KR102295678B1 - 광전자 반도체 칩 - Google Patents

광전자 반도체 칩 Download PDF

Info

Publication number
KR102295678B1
KR102295678B1 KR1020197024064A KR20197024064A KR102295678B1 KR 102295678 B1 KR102295678 B1 KR 102295678B1 KR 1020197024064 A KR1020197024064 A KR 1020197024064A KR 20197024064 A KR20197024064 A KR 20197024064A KR 102295678 B1 KR102295678 B1 KR 102295678B1
Authority
KR
South Korea
Prior art keywords
quantum well
radiation
semiconductor chip
layer
optoelectronic semiconductor
Prior art date
Application number
KR1020197024064A
Other languages
English (en)
Other versions
KR20190102293A (ko
Inventor
안드레아스 루돌프
마르쿠스 브뢸
볼프강 슈미드
요하네스 바우어
마틴 루돌프 베링거
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20190102293A publication Critical patent/KR20190102293A/ko
Application granted granted Critical
Publication of KR102295678B1 publication Critical patent/KR102295678B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 광전자 반도체 칩(10)에 관한 것으로, 상기 광전자 반도체 칩은 - p-타입 반도체 영역(4), - n-타입 반도체 영역(9), - 상기 p-타입 반도체 영역(4)과 상기 n-타입 반도체 영역(9) 사이에 배치된 활성층(6)을 포함하고, 상기 활성층은 다중-양자 우물 구조물(6A, 6B)로 형성되어 있고 교대하는 양자 우물 층들(6A) 및 배리어 층들(6B)을 포함하며, 상기 양자 우물 층들(6A)은 제1 파장 범위 내 제1 방사선(21)을 방출하기 위해 적합하고, 그리고 - 하나 이상의 추가 양자 우물 층(7A)을 포함하며, 상기 추가 양자 우물 층은 상기 다중-양자 우물 구조물(6A, 6B) 외부에 배치되어 있고 제2 파장 범위 내 제2 방사선(22)을 방출하기 위해 적합하며, - 상기 제1 파장 범위는 사람 눈에 보이지 않는 적외선 스펙트럼 범위 내에 놓이고, 그리고 - 상기 제2 파장 범위는 적어도 부분적으로 사람 눈에 보이는 파장들을 포함한다.

Description

광전자 반도체 칩
본 발명은 광전자 반도체 칩, 특히 적외선을 방출하기 위해 적합한 광전자 반도체 칩에 관한 것이다.
본 특허 출원서는 독일 특허 출원서 10 2017 103 856.6의 우선권을 청구하며, 그에 따라 상기 출원서의 공개 내용은 인용의 방식으로 본 특허 출원서에 수용된다.
높은 출력 밀도를 갖는 적외선을 방출하는 광전자 반도체 칩들의 경우, 특히 눈과 같은 신체 부위들이 높은 방사 출력에 노출되면서 손상될 위험이 발생한다. 이와 같은 위험은 적외선을 방출하는 광전자 반도체 칩들을 사용하는 경우에 특히, 상기 적외선이 사람 눈에 보이지 않기 때문에 발생한다.
본 발명의 과제는, 작동 시에 특히 눈과 같은 신체 부위들이 적외선에 의해 손상될 위험이 감소하는, 적외선을 방출하는 광전자 반도체 칩을 제시하는 것이다.
이와 같은 과제는 독립 특허 청구항 제1 항에 따른 광전자 반도체 칩에 의해 해결된다. 본 발명의 바람직한 형성예들 및 개선예들은 종속 청구항들의 대상이다.
하나 이상의 형성예에 따르면, 광전자 반도체 칩은 p-타입 반도체 영역, n-타입 반도체 영역 및 상기 p-타입 반도체 영역과 상기 n-타입 반도체 영역 사이에 배치된 활성층을 포함하고, 상기 활성층은 다중-양자 우물 구조물로 형성되어 있다.
하나 이상의 형성예에 따르면, 다중-양자 우물 구조물은 교대하는 양자 우물 층들 및 배리어 층들을 포함한다. 상기 배리어 층들은 각각 상기 양자 우물 층들보다 더 큰 밴드 갭을 갖는다. 상기 다중-양자 우물 구조물의 양자 우물 층들은 제1 파장 범위 내 제1 방사선을 방출하기 위해 적합하다. 상기 제1 파장 범위는, 특히 사람 눈에 보이지 않는 적외선 스펙트럼 범위 내에 놓인다. 광전자 반도체 칩으로는 특히 적외선을 방출하는 다이오드(IRED)가 고려될 수 있다. 상기 다중-양자 우물 구조물의 양자 우물 층들은, 적외선 스펙트럼 범위 내 방출 파장에 상응하는 전자 밴드 갭(EQW1)을 갖는다. 특히 상기 다중-양자 우물 구조물의 모든 양자 우물 층들은 동일한 전자 밴드 갭(EQW1)을 갖는다.
하나 이상의 형성예에 따르면, 광전자 반도체 칩은 하나 이상의 추가 양자 우물 층을 포함하고, 상기 추가 양자 우물 층은 다중-양자 우물 구조물의 외부에 배치되어 있고 제2 파장 범위 내 제2 방사선을 방출하기 위해 설계되어 있다. 상기 제2 파장 범위는, 적어도 부분적으로 사람 눈에 보이는 파장들을 포함한다. 상기 제2 파장 범위는 특히 적어도 부분적으로 전자기 스펙트럼의 가시광선 범위 내에 놓이고 적어도 부분적으로 제1 파장 범위보다 더 짧은 파장들을 포함한다. 예를 들어 상기 제2 파장 범위는 적색 광을 포함할 수 있다.
광전자 반도체 칩의 작동 시에 바람직하게 다중-양자 우물 구조물의 제1 방사선과 하나 이상의 추가 양자 우물 층의 제2 방사선이 동시에 방출된다. 그에 따라 상기 광전자 반도체 칩은 한편으로 사람 눈에 식별되지 않는 제1 방사선과 동시에 사람 눈에 적어도 부분적으로 식별되는 제2 방사선을 방출한다. 상기 다중-양자 우물 구조물의 양자 우물 층들에 의해 방출되는 제1 방사선으로는 특히 광전자 반도체 칩들을 사용하기 위해 제공되는 유효 방사선이 고려된다.
추가로 존재하는 상기 하나 이상의 추가 양자 우물 층에 의해 방출된 제2 방사선은, 광전자 반도체 칩의 작동 시에 상기 광전자 반도체 칩이 방사선을 방출한다는 사실을 신호화하기 위해 제공되어 있다. 특히 제2 파장 범위 내에 포함된 가시광선은 상기 광전자 반도체 칩의 사용자에게 방출된 방사선이 어디에 입사하는지를 식별 가능하게 한다. 이와 같은 방식으로, 특히 사용자의 눈과 같은 신체 부위들에 인지되지 않는 상태로 광전자 반도체 칩의 적외선의 유효 방사선이 충돌하고 이와 같은 방식으로 아마도 상기 신체 부위들이 손상될 위험이 감소한다. 특히 상기 가시광선의 제2 방사선에 의해 사람 눈의 각막 반사가 발생할 수 있고, 이와 같은 방식으로 보이지 않는 상기 적외선의 제1 방사선에 의한 지나치게 높은 출력 흡수로부터 눈이 보호될 수 있다.
바람직한 하나의 형성예에서 제2 방사선은 750㎚ 내지 850㎚의 파장에서, 예를 들어 대략 800㎚에서 강도 최대치를 갖는다. 이와 같은 형성예에서 상기 제2 방사선의 강도 최대치는 특히 근적외선-스펙트럼 범위 내에 놓이고 사람 눈에 보이지 않는다. 상기 제2 방사선을 볼 수 있기 위해, 상기 제2 방사선의 스펙트럼의 단지 단파의 리지만이 가시광선의, 특히 적색의 스펙트럼 범위 내로 입사하는 경우가 충분하고 바람직하다. 특히 750㎚ 내지 850㎚의, 보이지 않는 적외선 스펙트럼 범위 내 제2 방사선의 강도 최대치의 위치는, 방출된 제2 방사선의 가시 비율이 지나치게 커지지 않는다는 장점을 갖는데, 상기 방출된 제2 방사선의 가시 비율이 지나치게 커짐으로써 광전자 반도체 칩의 사용 기능이 아마도 악영향을 받을 수 있다. 특히 이와 같은 방식으로, 가시광선에 의한 사용자의 눈부심이 방지된다.
다중-양자 우물 구조물에 의해 방출된 제1 방사선은 바람직하게 850㎚ 내지 1000㎚의 파장에서 강도 최대치를 갖는다. 광전자 반도체 칩을 사용하기 위해 제공된 상기 제1 방사선은 특히, 그 파장 범위가 완전히 사람 눈에 식별되지 않는 적외선 스펙트럼 범위 내에 놓이는 방출 스펙트럼을 갖는다.
하나 이상의 형성예에 따르면, 하나 이상의 추가 양자 우물 층은 다중-양자 우물 구조물의 양자 우물 층들의 밴드 갭(EQW1)보다 더 큰 밴드 갭(EQW2)을 갖는다. 더 큰 밴드 갭으로 인해 제2 방사선의 방출 파장 범위는 제1 방사선의 방출 파장 범위와 비교해서 더 짧은 파장들 쪽으로 이동했다. 상기 제2 방사선의 파장 범위를 적어도 부분적으로 가시광선 범위 내부까지 이동시키기 위해, 상기 하나 이상의 추가 양자 우물 층의 밴드 갭(EQW2)이 상기 다중-양자 우물 구조물의 양자 우물 층들의 밴드 갭(EQW1)보다 적어도 0.1eV만큼 더 큰 경우가 바람직하다. 특히 EQW2 - EQW1 ≥ 0.1ev 및 바람직하게 EQW2 - EQW1 ≥ 0.15ev이다.
바람직한 하나의 실시 형태에 따르면, 광전자 반도체 칩의 반도체 층들은 비화물 화합물 반도체, 인화물 화합물 반도체 또는 비화물-인화물 화합물 반도체에 기초한다. 특히 상기 반도체 층들은 각각 InxAlyGa1-x-yAsnP1-n을 포함할 수 있고, 이때 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 및 x + y ≤ 1 및 0 ≤ n ≤ 1이다. 이 경우, 이와 같은 재료는 반드시 상기 화학식에 따른 수학적으로 정확한 조성을 가질 필요는 없다. 오히려 상기 재료는, InxAlyGa1-x-yAsnP1-n 재료의 특징적인 물리적 특성들을 실질적으로 변경시키지 않는 하나 또는 복수의 도펀트 및 추가 성분들을 포함할 수 있다. 그러나 상기 화학식은 간소화를 위해, 결정 격자의 주요 성분들이 부분적으로 소량의 추가 물질들에 의해 대체될 수 있는 경우에도 단지 결정 격자의 주요 성분들(In, Al, Ga, As, P)만을 포함한다.
특히 다중-양자 우물 구조물의 양자 우물 층들 및 하나 이상의 추가 양자 우물 층은 각각 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 및 x + y ≤ 1인 InxAlyGa1-x-yAs을 포함할 수 있다.
양자 우물 층들의 밴드 갭 및 상기 양자 우물 층들 사이에 배치된 배리어 층들의 밴드 갭은 특히 재료 조성에 의해 설정될 수 있다. 특히 알루미늄 함량(y)이 증가하고, 그리고/또는 인듐 함량(x)이 감소함으로써, 밴드 갭의 확대가 달성될 수 있다. 따라서 바람직하게 추가 양자 우물 층의 알루미늄 함량(y)은 다중-양자 우물 구조물의 양자 우물 층들의 알루미늄 함량(y)보다 더 크고, 그리고/또는 추가 양자 우물 층의 인듐 함량(x)은 다중-양자 우물 구조물의 양자 우물 층들의 인듐 함량(x)보다 더 작다.
바람직한 하나 이상의 추가 형성예에 따르면, 하나 이상의 추가 양자 우물 층은 다중-양자 우물 구조물의 양자 우물 층들보다 더 작은 두께를 갖는다. 이와 같은 방식으로 재료 조성의 변경에 대해 추가적으로 또는 대안적으로 전자 밴드 갭의 확대가 야기될 수 있다. 바람직하게 상기 하나 이상의 추가 양자 우물 층의 두께는 5㎚ 이하이다. 상기 하나 이상의 추가 양자 우물 층은 예를 들어 3㎚ 이상 5㎚ 이하의 두께를 갖는다.
하나 이상의 형성예에 따르면, 하나 이상의 추가 양자 우물 층은 n-타입 반도체 영역을 향하는 다중-양자 우물 구조물의 측면에 배치되어 있다. 이와 같은 형성예에서 상기 하나 이상의 추가 양자 우물 층은 특히 상기 n-타입 반도체 영역을 향하는 상기 다중-양자 우물 구조물의 측면에 직접 인접할 수 있다. 상기 n-타입 반도체 영역을 향하는 상기 다중-양자 우물 구조물의 측면에서 상기 하나 이상의 추가 양자 우물 층의 배치는, 단지 소수의 정공만이 이와 같은 영역 내로 도달하고, 그에 따라 단지 소수의 전하 캐리어만이 이와 같은 영역 내에서 재조합된다는 장점을 갖는다. 그에 따라 상기 하나 이상의 추가 양자 우물 층에 의해 방출된 제2 방사선은 단지 바람직하게 낮은 강도를 갖는다. 이와 같은 강도는 광전자 반도체 칩의 작동 상태가 식별 가능할 정도로 충분하지만, 방출된 방사 출력의 단지 낮은 비율만이 상기 제2 방사선에 기여한다.
대안적인 하나의 형성예에 따르면, 하나 이상의 추가 양자 우물 층은 p-타입 반도체 영역을 향하는 다중-양자 우물 구조물의 측면에 배치되어 있다. 이와 같은 형성예에서 상기 다중-양자 우물 구조물은 특히 n-측 구속 층(n-confinement layer)과 p-측 구속 층(p-confinement layer) 사이에 배치될 수 있고, 이때 상기 p-측 구속 층은 상기 다중-양자 우물 구조물과 상기 하나 이상의 추가 양자 우물 층 사이에 배치되어 있다. 상기 하나 이상의 추가 양자 우물 층의 이와 같은 배치는, 단지 소수의 전자만이 이와 같은 영역 내로 도달하고, 그에 따라 단지 소수의 전하 캐리어만이 상기 추가 양자 우물 층 내에서 재조합된다는 장점을 갖는다. 그에 따라 상기 하나 이상의 추가 양자 우물 층에 의해 방출된 제2 방사선은 단지 바람직하게 낮은 강도를 갖는다.
적어도 부분적으로 보이는 상기 제2 방사선을 방출하기 위해, 광전자 반도체 칩에서 정확히 하나의 추가 양자 우물 층이 제공될 수 있다. 이는, 제2 파장 범위 내에서 단지 낮은 방사 출력을 달성하기 위해 바람직할 수 있다. 상기 광전자 반도체 칩에 의해 방출된 방사선의 대부분은 사용을 위해 제공된 제1 파장 범위 내에 놓인다. 그러나 대안적으로, 광전자 반도체 칩이 제2 방사선을 방출하기 위해 하나 이상의 추가 양자 우물 층을 포함하는 것도 가능하다. 하나 이상의 실시 형태에 따르면, 제2 방사선을 방출하기 위해 제공된 추가 양자 우물 층들의 개수는 1개 내지 3개이다. 추가 양자 우물 층들이 3개를 초과하는 경우, 방출된 전체 방사선에서, 방사선 방출을 가시화하기 위해 제공되고 사용을 위해 제공된 유효 방사선으로 제공되지 않은 제2 방사선의 비율이 바람직하지 않게 높다.
하나 이상의 형성예에 따르면, 제1 방사선을 방출하기 위해 제공된 양자 우물 층들의 개수는 제2 방사선을 방출하기 위해 제공된 추가 양자 우물 층(들)의 개수보다 5배 이상, 바람직하게 10배 이상 더 크다. 바람직한 하나의 형성예에서 다중-양자 우물 구조물은 3개 이상, 바람직하게 6개 이상의 양자 우물 층을 포함한다. 상기 다중-양자 우물 구조물은 바람직하게 30개 이하, 바람직하게 18개 이하의 양자 우물 층을 포함한다. 제1 방사선을 방출하는 다중-양자 우물 구조물의 양자 우물 층들의 개수가 제2 방사선을 방출하는 추가 양자 우물 층들의 개수보다 실질적으로 더 큼으로써, 광전자 반도체 칩의 방사선은 실질적으로 유효 방사선으로 제공된 제1 파장 범위 내에서 방출된다.
광전자 반도체 칩으로는 특히 고출력-적외선 다이오드가 고려될 수 있다. 제1 방사선은 바람직하게 4.5W 이상의 방사 출력을 갖는다. 광전자 반도체 칩은 예를 들어 1㎟ 또는 그보다 큰 방사선 출력면을 가질 수 있다. 광전자 반도체 칩의 작동 전류 세기는 바람직하게 5A 또는 그보다 높다.
본 발명은 다음에서 도 1 내지 도 4와 관련하여 실시예들에 의해 더 상세하게 설명된다.
도 1은 제1 실시예에 따른 광전자 반도체 칩을 절단한 개략적인 횡단면도이고,
도 2는 제1 실시예에 따른 광전자 반도체 칩에서 전도대의 에너지(EL)의 개략적인 그래프이며,
도 3은 제2 실시예에 따른 광전자 반도체 칩에서 전도대의 에너지(EL)의 개략적인 그래프이고, 그리고
도 4는 제2 실시예에 따른 광전자 반도체 칩을 절단한 개략적인 횡단면도이다.
도면들에서 동일한 또는 동일하게 작용하는 소자들은 동일한 도면 부호들에 의해 도시되어 있다. 도시된 구성 부품들 및 상기 구성 부품들의 상호 크기 비율들은 척도에 맞는 것으로 간주되지 않는다.
도 1에 도시된 하나의 실시예에 따른 광전자 반도체 칩(20)은, 적외선을 방출하기 위해 제공되어 있는 발광 다이오드 칩이다. 특히 상기 광전자 반도체 칩(20)은 IR-방사선을 방출하는 다이오드(IRED)이다. 상기 광전자 반도체 칩(20)은 p-타입 반도체 영역(4), n-타입 반도체 영역(9) 및 상기 p-타입 반도체 영역(4)과 상기 n-타입 반도체 영역(9) 사이에 배치된, IR-방사선을 방출하기 위해 적합한 활성층(6)을 포함한다. 상기 광전자 반도체 칩(20)의 실시예로는 소위 박막 반도체 칩이 고려되는데, 상기 박막 반도체 칩으로부터 본래 반도체 층들의 에피택셜 성장을 위해 사용된 성장 기판이 분리되었고, 그 대신에 반도체 층 시퀀스가 연결 층(2), 특히 땜납층에 의해 성장 기판과 다른 캐리어 기판(1)에 연결되었다.
이러한 박막 발광 다이오드 칩에서는 상기 p-타입 반도체 영역(4)이 일반적으로 상기 캐리어 기판(1)을 향한다. 상기 p-타입 반도체 영역(4)과 상기 캐리어 기판(1) 사이에는 바람직하게 미러층(3)이 배치되어 있고, 상기 미러층은 바람직하게 상기 캐리어 기판(1)의 방향으로 방출된 방사선을 상기 광전자 반도체 칩(20)의 방사선 출력면(12) 쪽 방향으로 편향시킨다. 상기 미러층(3)은 예를 들어, Ag, Al 또는 Au를 함유하는 금속층이다.
상기 광전자 반도체 칩(20)의 전기적 접촉을 위해서는 예를 들어 n-접속 층(10)이 상기 방사선 출력면(12)의 일 부분 영역 상에 제공될 수 있고, p-접속 층(11)이 상기 캐리어 기판(1)의 후면에 제공될 수 있다.
상기 p-타입 반도체 영역(4)과 상기 n-타입 반도체 영역(9)은 각각 복수의 부분 층으로 구성될 수 있고, 반드시 오로지 p-도핑 된 층들 또는 n-도핑 된 층들로만 구성될 필요가 없고, 오히려 예를 들어 하나 또는 복수의 도핑 되지 않은 층을 포함할 수도 있다.
도시된 실시예에 대해 대안적으로, 광전자 반도체 칩(20)은 반대 극성을 가질 수도 있는데, 다시 말해 n-타입 반도체 영역(9)이 기판을 향하고, p-타입 반도체 영역(4)이 상기 광전자 반도체 칩의 방사선 출력면(12)을 향할 수 있다(도시되지 않음). 이는, 반도체 층들의 에피택셜 성장을 위해 사용된 성장 기판이 분리되지 않는 광전자 반도체 칩들에서 일반적인데, 그 이유는 일반적으로 n-타입 반도체 영역이 가장 먼저 성장 기판상에서 성장하기 때문이다.
적외선을 방출하기 위해 제공된 상기 광전자 반도체 칩(20)의 활성층(6)은 다중-양자 우물 구조물(6A, 6B)로 형성되어 있다. 상기 다중-양자 우물 구조물(6A, 6B)은 교대로 배치된 복수의 양자 우물 층(6A) 및 배리어 층(6B)을 포함한다. 도시된 실시예에서 상기 다중-양자 우물 구조물은 각각 하나의 양자 우물 층(6A) 및 하나의 배리어 층(6B)으로 이루어진 12개의 층 쌍을 포함한다. 일반적으로 다중-양자 우물 구조물의 층 쌍의 개수는 바람직하게 3개 내지 30개, 바람직하게 6개 내지 18개이다. 상기 양자 우물 층들(6A)은 바람직하게 3㎚ 내지 10㎚의 두께를 갖는다. 상기 양자 우물 층들(6A)에 인접하는 상기 배리어 층들(6B)은 바람직하게 3㎚ 내지 30㎚, 바람직하게 3㎚ 내지 10㎚ 및 특히 바람직하게 5㎚ 내지 7㎚의 두께를 갖는다.
상기 활성층(6)은 p-측 구속 층(5)과 n-측 구속 층(8) 사이에 배치되어 있다. 상기 구속 층들(5, 8)은 바람직하게 상기 활성층(6) 내에 포함된 반도체 층들보다 더 큰 전자 밴드 갭을 갖고, 상기 활성층(6) 내에서 전하 캐리어의 방사성 재조합을 보장하기 위해, 상기 활성층(6) 내에서 전하 캐리어들(전자 및 정공)의 구속(confinement)에 이용된다.
상기 다중 양자 우물 구조물(6A, 6B)에서 상기 양자 우물 층들(6A)은 밴드 갭(EQW1)을 갖고 상기 배리어 층들(6B)은 밴드 갭(EB1 ＞ EQW1)을 갖는다. 상기 양자 우물 층들(6A)의 밴드 갭(EQW1)은, 상기 양자 우물 층들(6A)이 적외선 스펙트럼 범위 내 방사선을 방출하기 위해 적합하도록 선택되었다. 특히 상기 양자 우물 층들(6A)은, 사람 눈에 보이지 않는 적외선 스펙트럼 범위 내에 놓이는 제1 파장 범위 내 제1 방사선(21)을 방출하기 위해 적합하다. 상기 제1 방사선(21)은 특히 850㎚ 내지 1000㎚의 파장에서 강도 최대치를 가질 수 있다.
상기 광전자 반도체 칩(20)은 하나 이상의 추가 양자 우물 층(7A)을 포함하고, 상기 추가 양자 우물 층은 상기 다중-양자 우물 구조물(6A, 6B) 외부에 배치되어 있다. 이는 특히, 상기 다중-양자 우물 구조물(6A)의 양자 우물 층들(6A)이 상기 하나 이상의 추가 양자 우물 층(7A)의 단지 하나의 측면 상에만 배치되어 있다는 사실을 의미한다. 도 1에 도시된 실시예에서는 상기 광전자 반도체 칩(20)이 바람직하게 정확히 하나의 추가 양자 우물 층(7A)을 포함하고, 상기 추가 양자 우물 층은 상기 다중-양자 우물 구조물(6A, 6B)과 상기 n-측 구속 층(8) 사이에 배치되어 있다. 상기 하나 이상의 추가 양자 우물 층(7A)은 하나 이상의 추가 배리어 층(7B)에 인접할 수 있다. 이와 같은 방식으로 상기 하나 이상의 추가 양자 우물 층(7A) 및 상기 하나 이상의 추가 배리어 층(7B)은, 바람직하게 단일-양자 우물 구조물인 하나의 추가 양자 우물 구조물(7)을 형성한다.
상기 하나 이상의 추가 양자 우물 층(7A)은 전자 밴드 갭(EQW2 ＞ EQW1)을 갖고 제2 파장 범위 내 제2 방사선(22)을 방출하기 위해 적합하다. 상기 제2 파장 범위는 상기 제1 파장 범위보다 더 짧은 파장들을 포함함으로써, 결과적으로 상기 제2 방사선(22)은 적어도 부분적으로 사람 눈에 보인다. 바람직하게 EQW2 - EQW1 ＞ 0.1eV, 특히 바람직하게 EQW2 - EQW1 ＞ 0.15eV이다.
상기 하나 이상의 추가 양자 우물 층(7A)에 의해 방출된 제2 방사선(22)은 특히 눈에 보이는 적색 광을 포함할 수 있다. 그러나 반드시 전체 제2 방사선(22)이 가시광선 스펙트럼 범위 내에 놓일 필요는 없다. 오히려, 상기 제2 방사선(22)의 강도 최대치가 IR-범위 내에 놓이고, 상기 제2 방사선(22)의 단지 일부만이 상기 강도 최대치 아래의 파장들에서 가시광선 스펙트럼 범위 내로 입사하는 경우가 충분하고 심지어 바람직하다. 이와 같은 방식으로, 상기 하나 이상의 추가 양자 우물 층(7A) 내에서 단지 적은 손실 출력만이 발생한다. 상기 제2 방사선(22)의 강도 최대치는 바람직하게 750㎚ 내지 850㎚의 파장 범위 내에 놓인다.
상기 추가 양자 우물 층(7A)에 의해 야기된 상기 활성층(6)의 IR-방사선에 대한 가시광선의 혼합에 의해 바람직하게, 상기 광전자 반도체 칩(20)이 작동 상태에 있고 방사선을 방출한다는 사실이 사용자에게 식별 가능해진다. 이는 특히, 특히 눈과 같은 신체 부위들이 인지되지 않는 상태로 IR-방사선에 노출될 위험을 감소시키기 위해, 비교적 높은 방사 출력을 방출하는 IR-발광 다이오드 칩들을 위해 바람직하다. 상기 하나 이상의 추가 양자 우물 층(7A)의 제2 방사선(22)의 가시 비율은 바람직하게 예를 들어 눈의 각막 반사를 발생시킬 수 있다.
도 2에는 도 1의 실시예의 전도대 에지(EL)의 에너지(EL)가 개략적으로 도시되어 있다. 추가 양자 우물 층(7A)은 바람직하게 다중-양자 우물 구조물(6A, 6B)의 양자 우물 층들(6A)보다 더 큰 전자 밴드 갭 및 상응하게 더 높은 전도대 에지를 갖는다. 반도체 재료들의 밴드 갭은 특히, 반도체 재료 내 알루미늄 함량 및/또는 인듐 함량이 변경됨으로써 설정될 수 있다. 예를 들어 상기 양자 우물 층들(6A) 및 상기 하나 이상의 추가 양자 우물 층(7A)은 각각 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 및 x ＋ y ≤ 1인 InxAlyGa1-x-yAs 또는 InxAlyGa1-x-yP 조성을 갖는 반도체 재료들을 포함할 수 있고, 이때 상기 하나 이상의 추가 양자 우물 층(7A)은 상기 양자 우물 층들(6A)보다 더 높은 알루미늄 함량(x) 및/또는 더 낮은 인듐 함량을 갖는다.
대안적으로 또는 추가적으로 하나 이상의 추가 양자 우물 층(7A)은 다중-양자 우물 구조물(6A, 6B)의 양자 우물 층들(6A)보다 더 작은 두께를 가질 수 있다. 이와 같은 방식으로 재료 조성의 변경에 대해 추가적으로 또는 대안적으로 전자 밴드 갭의 확대가 야기될 수 있다. 바람직하게 상기 하나 이상의 추가 양자 우물 층(7A)의 두께는 5㎚ 이하이다. 상기 하나 이상의 추가 양자 우물 층(7A)은 예를 들어 3㎚ 이상 5㎚ 이하의 두께를 갖는다.
배리어 층들(6B) 및 추가 배리어 층들(7B)은 각각 인접하는 양자 우물 층들(6A, 7A)보다 더 큰 전자 밴드 갭을 갖는다. 상기 다중-양자 우물 구조물의 배리어 층들(6B) 및/또는 상기 추가 배리어 층들(7B)은 예를 들어 각각 AlGaAsP를 포함할 수 있다. 상기 추가 배리어 층들(7B)은 바람직하게 상기 다중-양자 우물 구조물의 배리어 층들(6B)보다 더 큰 밴드 갭을 갖는다. 이는 특히 상기 추가 배리어 층들(7B) 내 더 높은 알루미늄 함량에 의해 구현될 수 있다.
p-측 구속 층(5) 및 n-측 구속 층(8)은 바람직하게 상기 양자 우물 층들(6A, 7A) 및 배리어 층들(6B, 7B)보다 더욱더 큰 전자 밴드 갭을 갖는다. 상기 구속 층들(5, 8)은 특히 활성층(6) 내에서 전하 캐리어들의 구속에 이용된다. 바람직하게 상기 구속 층들(5, 8)은 각각 AlGaAs를 포함한다.
도 1 및 도 2에 따른 실시예에서 상기 추가 양자 우물 층(7A)은 상기 다중-양자 우물 구조물(6A, 6B)과 상기 n-측 구속 층(8) 사이에 배치되어 있다. 이와 같은 배치는 바람직한데, 그 이유는 단지 소수의 정공만이 p-측으로부터 전체 다중-양자 우물 구조물(6A, 6B)을 관통하여 상기 추가 양자 우물 층(7A)까지 도달하기 때문이다. 때문에 상기 추가 양자 우물 층(7A) 내에서 바람직하게 단지 적은 제2 방사선(22)만이 발생한다. 따라서 단지 광전자 반도체 칩(20)의 방사선 방출을 가시화하기 위해 이용되는 상기 제2 방사선(22)은 상기 광전자 반도체 칩(20)의 손실 출력에 단지 바람직하게 적게 기여한다.
도 3에는 광전자 반도체 칩(20)의 제2 실시예의 전도대 에지의 에너지가 도시되어 있고, 도 4에는 상기 제2 실시예에 따른 광전자 반도체 칩(20)을 절단한 개략적인 횡단면도가 도시되어 있다. 상기 제2 실시예는 실질적으로 상기 제1 실시예에 상응하지만, 이때 추가 양자 우물 층(7A)의 배치에서 차이가 발생한다.
상기 제2 실시예에서 추가 양자 우물 층(7A)은 p-타입 반도체 영역(4)을 향하는 다중-양자 우물 구조물(6A, 6B)의 측면에 배치되어 있다. 상기 제1 실시예에서와 다르게, 상기 추가 양자 우물 층(7A)은 상기 다중-양자 우물 구조물(6A, 6B)에 직접적으로 인접하지도 않는다. 오히려 p-구속 층(5)이 상기 다중-양자 우물 구조물(6A, 6B)과 상기 추가 양자 우물 층(7A) 사이에 배치되어 있다.
이와 같은 경우에 상기 p-구속 층(5)은, 상기 다중-양자 우물 구조물(6A, 6B)로부터 상기 추가 양자 우물 층(7A) 쪽으로 이동하는 전자들에 대한 추가 배리어로서 작용한다. 전자들에 대한 이와 같은 추가 배리어 작용은 바람직한데, 그 이유는 반도체 층 시퀀스 내부의 전자들은 정공들보다 더 높은 운동성을 갖기 때문이다. 상기 추가 양자 우물 층(7A)을 상기 다중-양자 우물 구조물(6A, 6B)의 p-측에 직접 배치하면, 비교적 많은 전자 및 정공이 상기 추가 양자 우물 층(7A)에 도달하고 그곳에서 방사성 재조합된다. 다중-양자 우물 구조물(6A, 6B)을 등지는 상기 p-구속 층(5)의 측면에서 상기 추가 양자 우물 층(7A)의 배치에 의해 특히 그곳에서 재조합을 위해 존재하는 전자들의 개수가 감소하고, 이와 같은 방식으로 바람직하게 상기 추가 양자 우물 층(7A) 내에서 단지 적은 개수의 전하 캐리어만이 재조합된다. 따라서 단지 방사선 방출을 가시화하기 위해서만 이용되는 상기 추가 양자 우물 층(7A)은 광전자 반도체 칩(20)의 손실 출력에 단지 적게 기여한다.
본 발명은 상기 실시예들을 참조하는 설명 내용에 의해서 제한되어 있지 않다. 오히려 본 발명은 각각의 새로운 특징 및 특징들의 각각의 조합을 포함하고, 이는 비록 이와 같은 특징 또는 이와 같은 조합 자체가 특허 청구항들 또는 실시예들에 명시적으로 제시되어 있지 않더라도, 특히 특징들의 각각의 조합이 특허 청구항들에 포함되어 있다는 사실을 의미한다.
1 캐리어 기판
2 연결 층
3 미러층
4 p-타입 반도체 영역
5 p-구속 층
6 다중-양자 우물 구조물
6A 양자 우물 층
6B 배리어 층
7 추가 양자 우물 구조물
7A 추가 양자 우물 층
7B 추가 배리어 층
8 n-구속 층
9 n-타입 반도체 영역
10 n-접속 층
11 p-접속 층
12 방사선 출력면
20 반도체 칩
21 제1 방사선
22 제2 방사선

Claims (16)

  1. 광전자 반도체 칩(10)으로서,
    p-타입 반도체 영역(4),
    n-타입 반도체 영역(9),
    상기 p-타입 반도체 영역(4)과 상기 n-타입 반도체 영역(9) 사이에 배치된 활성층(6) ― 상기 활성층은 다중-양자 우물 구조물(6A, 6B)로 형성되고 그리고 교대하는 양자 우물 층들(6A) 및 배리어 층들(6B)을 포함하며, 상기 양자 우물 층들(6A)은 제1 파장 범위 내의 제1 방사선(21)을 방출하기에 적합함 ―, 및
    상기 다중-양자 우물 구조물(6A, 6B) 외부에 배치된 적어도 하나의 추가 양자 우물 층(7A)
    을 포함하고,
    상기 추가 양자 우물 층은 제2 파장 범위 내의 제2 방사선(22)을 방출하기에 적합하며,
    상기 제1 파장 범위는 사람 눈에 보이지 않는 적외선 스펙트럼 범위 내에 있고,
    상기 제2 파장 범위는 적어도 부분적으로 사람 눈에 보이는 파장들을 포함하며,
    상기 제2 방사선(22)은 750㎚ 내지 850㎚의 파장에서 최대 강도를 가지고,
    상기 제1 방사선(21)은 850㎚ 내지 1000㎚의 파장에서 최대 강도를 가지며,
    상기 제2 방사선(22)을 방출하기 위해 제공된 상기 추가 양자 우물 층(들)(7A)의 개수는 1개 내지 3개이고, 그리고
    상기 제1 방사선(21)을 방출하기 위해 제공된 상기 양자 우물 층들(6A)의 개수는 3개 내지 30개인,
    광전자 반도체 칩.
  2. 제1 항에 있어서,
    상기 적어도 하나의 추가 양자 우물 층(7A)은, 상기 다중-양자 우물 구조물의 양자 우물 층들(6A)의 전자 밴드 갭(EQW1)보다 큰 전자 밴드 갭(EQW2)을 갖고, EQW2 - EQW1 ≥ 0.1ev가 적용되는,
    광전자 반도체 칩.
  3. 제1 항에 있어서,
    상기 다중-양자 우물 구조물의 양자 우물 층들(6A) 및 상기 적어도 하나의 추가 양자 우물 층(7A)은 각각 InxAlyGa1-x-yAs 또는 InxAlyGa1-x-yP를 포함하며, 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 및 x ＋ y ≤ 1인,
    광전자 반도체 칩.
  4. 제3 항에 있어서,
    상기 적어도 하나의 추가 양자 우물 층(7A)의 알루미늄 함량(y)은 상기 다중-양자 우물 구조물(6A, 6B)의 양자 우물 층들(6A)의 알루미늄 함량(y)보다 큰,
    광전자 반도체 칩.
  5. 제3 항에 있어서,
    상기 적어도 하나의 추가 양자 우물 층(7A)의 인듐 함량(x)은 상기 다중-양자 우물 구조물의 양자 우물 층들(6A)의 인듐 함량(x)보다 작은,
    광전자 반도체 칩.
  6. 제1 항 내지 제5 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 추가 양자 우물 층(7A)은 상기 다중-양자 우물 구조물(6A, 6B)의 양자 우물 층들(6A)보다 작은 두께를 갖는,
    광전자 반도체 칩.
  7. 제1 항 내지 제5 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 추가 양자 우물 층(7A)은, 상기 다중-양자 우물 구조물(6A, 6B)의 상기 n-타입 반도체 영역(9)을 향하는 측 상에 배치되는,
    광전자 반도체 칩.
  8. 제7 항에 있어서,
    상기 적어도 하나의 추가 양자 우물 층(7A)은 상기 다중-양자 우물 구조물(6A, 6B)에 직접 인접하는,
    광전자 반도체 칩.
  9. 제1 항 내지 제5 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 추가 양자 우물 층(7A)은, 상기 다중-양자 우물 구조물의 상기 p-타입 반도체 영역(4)을 향하는 측 상에 배치되는,
    광전자 반도체 칩.
  10. 제9 항에 있어서,
    상기 다중-양자 우물 구조물(6A, 6B)은 p-측 구속 층(p-confinement layer)(5)과 n-측 구속 층(n-confinement layer)(8) 사이에 배치되고,
    상기 p-측 구속 층(5)은 상기 다중-양자 우물 구조물(6A, 6B)과 상기 적어도 하나의 추가 양자 우물 층(7A) 사이에 배치되는,
    광전자 반도체 칩.
  11. 제1 항 내지 제5 항 중 어느 한 항에 있어서,
    상기 제1 방사선(21)을 방출하기 위해 제공된 상기 양자 우물 층들(6A)의 개수는 상기 제2 방사선(22)을 방출하기 위해 제공된 상기 추가 양자 우물 층(들)(7A)의 개수보다 적어도 5배보다 큰,
    광전자 반도체 칩.
  12. 제1 항 내지 제5 항 중 어느 한 항에 있어서,
    상기 제1 방사선(21)은 적어도 4.5W의 전력을 갖는,
    광전자 반도체 칩.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020197024064A 2017-02-24 2018-02-22 광전자 반도체 칩 KR102295678B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017103856.6 2017-02-24
DE102017103856.6A DE102017103856A1 (de) 2017-02-24 2017-02-24 Optoelektronischer Halbleiterchip
PCT/EP2018/054400 WO2018153994A1 (de) 2017-02-24 2018-02-22 Optoelektronischer halbleiterchip

Publications (2)

Publication Number Publication Date
KR20190102293A KR20190102293A (ko) 2019-09-03
KR102295678B1 true KR102295678B1 (ko) 2021-08-27

Family

ID=61258250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197024064A KR102295678B1 (ko) 2017-02-24 2018-02-22 광전자 반도체 칩

Country Status (5)

Country Link
US (1) US11094844B2 (ko)
KR (1) KR102295678B1 (ko)
CN (1) CN110337730A (ko)
DE (1) DE102017103856A1 (ko)
WO (1) WO2018153994A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140657B (zh) * 2021-05-13 2022-04-19 西安瑞芯光通信息科技有限公司 一种紫外led外延结构及其制备方法
CN115425521B (zh) * 2022-09-07 2023-07-21 武汉敏芯半导体股份有限公司 激光器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144382A (ja) 1999-09-03 2001-05-25 Univ Tohoku サブバンド間発光素子
KR101180248B1 (ko) 2004-12-09 2012-09-05 쓰리엠 이노베이티브 프로퍼티즈 컴파니 다색광 ｌｅｄ 및 이와 관련된 반도체 소자

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335718A (ja) 1995-06-08 1996-12-17 Daido Steel Co Ltd 発光ダイオード
US5699375A (en) 1996-07-08 1997-12-16 Xerox Corporation Multiple wavelength, surface emitting laser with broad bandwidth distributed Bragg reflectors
US7031365B2 (en) * 2003-05-02 2006-04-18 Xerox Corporation Locally-outcoupled cavity resonator having unidirectional emission
JP2005101853A (ja) 2003-09-24 2005-04-14 Fuji Xerox Co Ltd 光送信装置および光無線装置
DE102004004781A1 (de) 2004-01-30 2005-08-18 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
US7402831B2 (en) * 2004-12-09 2008-07-22 3M Innovative Properties Company Adapting short-wavelength LED's for polychromatic, broadband, or “white” emission
DE102006025964A1 (de) * 2006-06-02 2007-12-06 Osram Opto Semiconductors Gmbh Mehrfachquantentopfstruktur, strahlungsemittierender Halbleiterkörper und strahlungsemittierendes Bauelement
DE102007015233A1 (de) 2007-03-29 2008-10-02 Osram Gesellschaft mit beschränkter Haftung Leuchtdiodenlampe, Leuchte mit einer Leuchtdiodenlampe, Verfahren zum Betrieb einer Leuchte und Verfahren zur Erzeugung einer elektrischen Verlustleistung bei einer Leuchtdiodenlampe
KR100993085B1 (ko) 2009-12-07 2010-11-08 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 라이트 유닛
CN103117342B (zh) * 2011-11-17 2016-04-27 广东量晶光电科技有限公司 一种led发光结构
DE102013108782B4 (de) 2012-11-21 2024-05-08 Epistar Corp. Lichtemittierende Vorrichtung mit mehreren lichtemittierenden Stapelschichten
DE102013104351B4 (de) 2013-04-29 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterschichtenfolge und Verfahren zum Betreiben eines optoelektronischen Halbleiterchips
EP3009735A1 (fr) * 2014-10-16 2016-04-20 Valeo Vision Module lumineux comprenant une diode
DE102014117611A1 (de) 2014-12-01 2016-06-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN105470356A (zh) * 2015-12-08 2016-04-06 聚灿光电科技股份有限公司 一种双波长led芯片及其制备方法
CN105957929A (zh) * 2016-06-01 2016-09-21 聚灿光电科技股份有限公司 宽频谱GaN基LED外延结构及其制造方法
CN106410006B (zh) * 2016-06-22 2018-08-17 厦门乾照光电股份有限公司 一种集成可见光指示装置的紫外发光二极管及其生产方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144382A (ja) 1999-09-03 2001-05-25 Univ Tohoku サブバンド間発光素子
KR101180248B1 (ko) 2004-12-09 2012-09-05 쓰리엠 이노베이티브 프로퍼티즈 컴파니 다색광 ｌｅｄ 및 이와 관련된 반도체 소자

Also Published As

Publication number Publication date
US20190371966A1 (en) 2019-12-05
DE102017103856A1 (de) 2018-08-30
KR20190102293A (ko) 2019-09-03
WO2018153994A1 (de) 2018-08-30
US11094844B2 (en) 2021-08-17
CN110337730A (zh) 2019-10-15

Similar Documents

Publication Publication Date Title
CN107799639B (zh) 半导体器件及包括其的半导体器件封装
JP5289448B2 (ja) 放射放出用の半導体ボディ
US20110042643A1 (en) Optoelectronic Semiconductor Chip Having a Multiple Quantum Well Structure
US9252331B2 (en) Thin-film LED having a mirror layer and method for the production thereof
US11502222B2 (en) Optoelectronic semiconductor chip based on a phosphide compound semiconductor material
KR20130060189A (ko) 전류 확산 층을 구비한 발광 다이오드 칩
US20050207461A1 (en) Radiation-emitting semiconductor component
US8115219B2 (en) LED semiconductor body and use of an LED semiconductor body
US20120201264A1 (en) Light emitting device with varying barriers
KR102295678B1 (ko) 광전자 반도체 칩
US6037603A (en) Opto-electronic device with transparent high lateral conductivity current spreading layer
US9431580B2 (en) Method for producing an optoelectronic component, and an optoelectronic component
US8581236B2 (en) Electrically pumped optoelectronic semiconductor chip
US10217896B2 (en) Light emitting diode chip having temperature compensation of the wavelength
US11063178B2 (en) Semiconductor heterostructure with improved light emission
US10608413B2 (en) Laser assembly and operating method
US20060146903A1 (en) Semiconductor light emitting device suppressing radiation of light other than light having desired wavelength
CN111354759B (zh) 半导体元件
US20210399528A1 (en) A surface emitting laser device and light emitting device including the same
KR102569495B1 (ko) 표면 광방출 레이저 소자 및 이를 포함하는 발광장치
US20210159672A1 (en) Surface emitting laser device and light emitting device including same
US10263143B2 (en) Semiconductor chip
KR102430961B1 (ko) 표면발광 레이저소자 및 이를 포함하는 발광장치
US11784280B2 (en) Optoelectronic device with reduced optical loss
KR102447104B1 (ko) 표면발광 레이저소자 및 이를 포함하는 발광장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant