KR102294114B1 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- KR102294114B1 KR102294114B1 KR1020200088016A KR20200088016A KR102294114B1 KR 102294114 B1 KR102294114 B1 KR 102294114B1 KR 1020200088016 A KR1020200088016 A KR 1020200088016A KR 20200088016 A KR20200088016 A KR 20200088016A KR 102294114 B1 KR102294114 B1 KR 102294114B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- thin film
- film transistor
- semiconductor
- auxiliary electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 46
- 239000011229 interlayer Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13069—Thin film transistor [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명에 따른 표시 장치는 기판, 기판 위에 형성되어 있는 제1 도전층, 제1 도전층과 위에 형성되어 있고, 제1 입력 단자, 제1 출력 단자 및 제1 제어 단자를 가지는 제1 박막 트랜지스터, 제1 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하고, 제1 도전층은 제1 박막 트랜지스터와 중첩하고, 제1 입력 단자와 전기적으로 연결되어 있다.A display device according to the present invention includes a substrate, a first conductive layer formed on the substrate, a first thin film transistor formed on and on the first conductive layer, the first thin film transistor having a first input terminal, a first output terminal, and a first control terminal; It includes a pixel electrode connected to the first thin film transistor, the first conductive layer overlaps the first thin film transistor, and is electrically connected to the first input terminal.
Description
본 발명은 표시 장치에 관한 것으로, 특히 유기 발광 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly, to an organic light emitting display device.
유기 발광 표시 장치는 유기 발광 소자(organic light emitting element)와 이를 구동하기 위한 복수의 박막 트랜지스터를 포함한다. 이들은 복수의 박막으로 만들어지며 공정 상의 이유로 대개는 박막 트랜지스터는 아래 쪽에, 유기 발광 소자는 위쪽에 위치하며, 유기 발광 소자의 애노드(anode)는 아래 쪽에, 캐소드(cathode)는 위쪽에 위치한다.An organic light emitting diode display includes an organic light emitting element and a plurality of thin film transistors for driving the organic light emitting element. These are made of a plurality of thin films, and for reasons of process, the thin film transistor is usually located at the bottom and the organic light emitting device at the top, the anode of the organic light emitting device at the bottom and the cathode at the top.
이와 같은 유기 발광 표시 장치는 빛을 위로 방출하는 상부 방출(top emission) 방식과 아래 쪽으로 방출하는 하부 방출(bottom emission) 방식으로 나눌 수 있다. 하부 방출 방식의 경우 유기 발광 소자의 아래 쪽에 위치한 박막 트랜지스터 때문에 빛을 방출할 수 있는 면적이 좁기 때문에 박막 트랜지스터의 아래에는 차광 부재(black matrix)를 형성하지 않는다.Such an organic light emitting diode display may be divided into a top emission method in which light is emitted upward and a bottom emission method in which light is emitted downward. In the case of the bottom emission method, a light blocking member (black matrix) is not formed under the thin film transistor because an area capable of emitting light is narrow due to the thin film transistor positioned below the organic light emitting diode.
한편, 표시 장치를 구동하기 위한 박막 트랜지스터의 반도체는 비정질 규소를 결정화하여 형성한 다결정 규소로 형성할 수 있다.Meanwhile, a semiconductor of a thin film transistor for driving a display device may be formed of polycrystalline silicon formed by crystallizing amorphous silicon.
그러나 차광 부재를 형성하지 않으면 빛의 산란 등을 방지하기 위해서 편광판을 별도로 추가하여야 하는 문제점이 있다.However, if the light blocking member is not formed, there is a problem in that a polarizing plate must be separately added to prevent light scattering.
그리고 비정질 규소를 다결정화 한 경우 형성되는 박막 트랜지스터의 전기적 특성이 균일하지 않아 화질이 고르지 못하게 되는 문제점이 있다.In addition, when amorphous silicon is polycrystallized, electrical characteristics of the thin film transistor formed are not uniform, so there is a problem in that the image quality is not uniform.
따라서 본 발명은 편광판을 설치하지 않으면서도 킹크(kink) 효과를 감소하고 안정 전압(saturation voltage)을 감소시키고, 균일한 화질을 얻을 수 있는 표시 장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a display device capable of reducing a kink effect, reducing a saturation voltage, and obtaining a uniform image quality without installing a polarizer.
상기한 과제를 달성하기 위한 본 발명에 따른 표시 장치는 기판, 기판 위에 형성되어 있는 제1 보조 전극, 제1 보조 전극과 위에 형성되어 있고, 제1 입력 단자, 제1 출력 단자 및 제1 제어 단자를 가지는 제1 박막 트랜지스터, 제1 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하고, 제1 보조 전극은 제1 박막 트랜지스터와 중첩하고, 제1 입력 단자와 전기적으로 연결되어 있다.A display device according to the present invention for achieving the above object includes a substrate, a first auxiliary electrode formed on the substrate, and a first auxiliary electrode formed thereon, and a first input terminal, a first output terminal, and a first control terminal A first thin film transistor having a , a pixel electrode connected to the first thin film transistor, wherein the first auxiliary electrode overlaps the first thin film transistor and is electrically connected to the first input terminal.
제1 박막 트랜지스터는 불순물이 고농도로 도핑되어 있는 제1 소스 영역 및 제1 드레인 영역과 제1 소스 영역 및 제1 드레인 영역 사이에 형성되어 있는 제1 채널 영역을 포함하는 다결정 규소를 포함하며, 제1 보조 전극은 제1 소스 영역을 경유하여 제1 입력 단자와 연결되어 있다.The first thin film transistor includes polycrystalline silicon including a first source region heavily doped with impurities, a first drain region, and a first channel region formed between the first source region and the first drain region, The first auxiliary electrode is connected to the first input terminal via the first source region.
제1 보조 전극은 제1 입력 전극과 직접 연결되어 있다.The first auxiliary electrode is directly connected to the first input electrode.
제1 보조 전극은 불투명한 도전 물질로 이루어질 수 있다.The first auxiliary electrode may be formed of an opaque conductive material.
제1 보조 전극은 투명한 도전 물질로 이루어질 수 있다.The first auxiliary electrode may be made of a transparent conductive material.
제1 보조 전극은 기판 전면에 형성될 수 있다.The first auxiliary electrode may be formed on the entire surface of the substrate.
제1 신호선, 제1 신호선과 교차하는 제2 신호선, 제1 박막 트랜지스터의 제1 제어 단자에 연결되어 있는 제2 출력 단자, 제1 신호선과 연결되어 있는 제2 제어 단자, 제2 신호선과 연결되어 있는 제2 입력 단자를 포함하는 제2 박막 트랜지스터, 제2 박막 트랜지스터와 중첩하고, 제2 입력 단자와 전기적으로 연결되어 있는 제2 보조 전극을 더 포함할 수 있다.a first signal line, a second signal line crossing the first signal line, a second output terminal connected to the first control terminal of the first thin film transistor, a second control terminal connected to the first signal line, and a second signal line connected to A second thin film transistor including a second input terminal, the second auxiliary electrode overlapping the second thin film transistor, and electrically connected to the second input terminal may be further included.
제2 박막 트랜지스터는 불순물이 고농도로 도핑되어 있는 제2 소스 영역 및 제2 드레인 영역과 제2 소스 영역 및 제2 드레인 영역 사이의 제2 채널 영역을 포함하는 다결정 규소를 포함하고, 제2 보조 전극은 제2 소스 영역을 경유하여 제2 입력 전극과 연결되어 있다.The second thin film transistor includes polycrystalline silicon including a second source region and a second drain region doped with a high concentration of impurities and a second channel region between the second source region and the second drain region, and a second auxiliary electrode is connected to the second input electrode via the second source region.
제2 보조 전극은 제1 입력 전극과 직접 연결되어 있다.The second auxiliary electrode is directly connected to the first input electrode.
제2 보조 전극은 불투명한 도전 물질로 이루어질 수 있다.The second auxiliary electrode may be formed of an opaque conductive material.
화소 전극 위에 형성되어 있는 발광층을 더 포함할 수 있다.It may further include a light emitting layer formed on the pixel electrode.
본 발명의 실시예에서와 같이 보조 전극을 이용하여 반도체의 아래에 소스와 연결된 게이트를 형성하면 킹크 효과를 감소하고 안정 전압을 감소시켜 균일한 화질을 얻을 수 있다.As in the embodiment of the present invention, if the gate connected to the source is formed under the semiconductor using the auxiliary electrode, the kink effect is reduced and the stable voltage is reduced to obtain a uniform image quality.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 3은 도 2의 유기 발광 표시 장치를 III-III선을 따라 잘라 도시한 단면도이다.
도 4는 도 2의 유기 발광 표시 장치를 IV-IV선을 따라 잘라 도시한 단면도이다.
도 5 및 도 6은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 단면도로 도 2의 III-III선을 따라 잘라 도시한 단면도이다.1 is an equivalent circuit diagram of an organic light emitting diode display according to an exemplary embodiment.
2 is a layout view of an organic light emitting diode display according to an exemplary embodiment.
3 is a cross-sectional view illustrating the organic light emitting diode display of FIG. 2 taken along line III-III.
4 is a cross-sectional view illustrating the organic light emitting diode display of FIG. 2 taken along line IV-IV.
5 and 6 are cross-sectional views of an organic light emitting diode display according to another exemplary embodiment, taken along line III-III of FIG. 2 .
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Then, with reference to the accompanying drawings, the embodiments of the present invention will be described in detail so that those of ordinary skill in the art to which the present invention pertains can easily implement them.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In order to clearly express various layers and regions in the drawings, the thicknesses are enlarged. Throughout the specification, like reference numerals are assigned to similar parts. When a part of a layer, film, region, plate, etc. is said to be “on” another part, it includes not only cases where it is “directly on” another part, but also cases where there is another part in between. Conversely, when we say that a part is "just above" another part, we mean that there is no other part in the middle.
먼저 도 1을 참고하여 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 대하여 상세하게 설명한다.First, an organic light emitting diode display according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 1 .
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.1 is an equivalent circuit diagram of an organic light emitting diode display according to an exemplary embodiment.
도 1을 참고하면, 본 실시예에 따른 유기 발광 표시 장치는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다.Referring to FIG. 1 , the organic light emitting diode display according to the present exemplary embodiment includes a plurality of
신호선은 게이트 신호(또는 주사 신호)를 전달하는 복수의 게이트선(gate line)(121), 데이터 신호를 전달하는 복수의 데이터선(data line)(171), 구동 전압을 전달하는 복수의 구동 전압선(driving voltage line)(172)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다. 구동 전압선(172)은 대략 열 방향으로 뻗어 있다.The signal line includes a plurality of
각 화소(PX)는 스위칭 트랜지스터(switching transistor)(Qs), 구동 박막 트랜지스터(driving transistor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 소자(organic light emitting element)(LD)를 포함한다.Each pixel PX includes a switching transistor Qs, a driving transistor Qd, a storage capacitor Cst, and an organic light emitting element LD. include
스위칭 트랜지스터(Qs)는 제어 단자(control terminal), 입력 단자(input terminal) 및 출력 단자(output terminal)를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(121)으로부터 받은 주사 신호에 응답하여 데이터선(171)으로부터 받은 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.The switching transistor Qs has a control terminal, an input terminal, and an output terminal, the control terminal is connected to the
구동 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 소자(LD)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 흘린다.The driving transistor Qd also has a control terminal, an input terminal, and an output terminal. The control terminal is connected to the switching transistor Qs, the input terminal is connected to the
축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프(turn-off)된 뒤에도 이를 유지한다.The capacitor Cst is connected between the control terminal and the input terminal of the driving transistor Qd. The capacitor Cst charges the data signal applied to the control terminal of the driving transistor Qd and maintains it even after the switching transistor Qs is turned off.
유기 발광 소자(LD)는 예를 들면 유기 발광 다이오드(organic light emitting diode, OLED)로서, 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압선(172)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 소자(LD)는 구동 트랜지스터(Qd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.The organic light emitting diode LD is, for example, an organic light emitting diode (OLED), an anode connected to the output terminal of the driving transistor Qd, and a cathode connected to the
스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n-채널 전계 효과 트랜지스터(field effect transistor, FET)로서 이들 중 적어도 하나는 도 2에 도시한 것과 같은 구조를 가질 수 있다. 그러나 스위칭 트랜지스터(Qs)와 구동 트랜지스터(Qd) 중 적어도 하나는 p-채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(Qs, Qd), 축전기(Cst) 및 유기 발광 소자(LD)의 연결 관계가 바뀔 수 있다. 즉, 실시예에 따라서는 구동 트랜지스터(Qd)는 p-채널 전계 효과 트랜지스터이고, 스위칭 트랜지스터(Qs)는 n-채널 전계 효과 트랜지스터일 수 있다.The switching transistor Qs and the driving transistor Qd are n-channel field effect transistors (FETs), and at least one of them may have a structure as shown in FIG. 2 . However, at least one of the switching transistor Qs and the driving transistor Qd may be a p-channel field effect transistor. Also, the connection relationship between the transistors Qs and Qd, the capacitor Cst, and the organic light emitting diode LD may be changed. That is, in some embodiments, the driving transistor Qd may be a p-channel field effect transistor, and the switching transistor Qs may be an n-channel field effect transistor.
경우에 따라서는 스위칭 트랜지스터(Qs)와 구동 트랜지스터(Qd) 외에도 구동 트랜지스터(Qd)나 유기 발광 소자(LD)의 문턱 전압 보상을 위한 다른 트랜지스터들이 더 있을 수 있다.In some cases, in addition to the switching transistor Qs and the driving transistor Qd, there may be other transistors for compensating the threshold voltage of the driving transistor Qd or the organic light emitting diode LD.
그러면 도 1에 도시한 유기 발광 표시 장치의 상세 구조에 대하여 도 2 내지 도 4를 도 1과 함께 참고하여 상세하게 설명한다.Next, a detailed structure of the organic light emitting diode display shown in FIG. 1 will be described in detail with reference to FIGS. 2 to 4 together with FIG. 1 .
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 배치도이고, 도 3은 도 2의 유기 발광 표시 장치를 III-III선을 따라 잘라 도시한 단면도이고, 도 4는 도 2의 유기 발광 표시 장치를 IV-IV 선을 따라 잘라 도시한 단면도이다.2 is a layout view of an organic light emitting diode display according to an exemplary embodiment, FIG. 3 is a cross-sectional view of the organic light emitting diode display of FIG. 2 taken along line III-III, and FIG. 4 is the organic light emitting diode display of FIG. It is a cross-sectional view showing the display device cut along the IV-IV line.
도 2 내지 4를 참조하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에는 보조 전극(10)이 형성되어 있다. 보조 전극(10)은 불투명한 도전 물질로 이루어진다.2 to 4 , the
보조 전극(10)을 포함하는 기판(110) 위에 산화 규소 또는 질화 규소 등으로 이루어진 차단층(111)이 형성되어 있다. 차단층(111)은 보조 전극(10)을 노출하는 접촉 구멍(15)을 포함한다.A blocking
차단층(111) 위에는 제1 및 제2 반도체(151a, 151b)가 형성되어 있고, 제2 반도체(151b)에는 축전기용 반도체(157)가 연결되어 있다.First and
제1 및 제2 반도체(151a, 151b)는 보조 전극(10)과 중첩되어 있으며 접촉 구멍(15)을 통해서 보조 전극(10)과 연결되어 있다. 제1 및 제2 반도체(151a, 151b)는 비정질 규소를 결정화한 다결정 규소 따위로 이루어진다. The first and
제1 및 제2 반도체(151a, 151b)의 제1 및 제2 소스 영역(153a, 153b)과 제1 및 제2 드레인 영역(155a, 155b)은 n형 또는 p형 불순물로 도핑되어 있으며, 각각 다른 불순물로 도핑될 수 있다. 제1 및 제2 소스 영역(153a, 153b)과 채널 영역(154a, 154b) 사이, 제1 드레인 영역(155a, 155b)과 채널 영역(154a, 154b) 사이에는 저농도 도핑 영역(152) 또는 오프셋 영역이 형성될 수 있다.The first and
제1 소스 영역 및 제1 드레인 영역(153a, 155a) 사이에 고농도 도핑 영역(154c)을 포함할 수 있으며, 드레인 및 소스 영역으로 사용된다.A heavily doped
보조 전극(10)과 연결되는 반도체에도 도전형 불순물이 고농도로 도핑되는 것이 바람직하며, 예를 들어 소스 영역(153a, 153b)일 수 있다.The semiconductor connected to the
제1 및 제2 반도체(151a, 151b) 위에는 산화 규소 또는 질화 규소로 이루어진 게이트 절연막(140)이 형성되어 있다. A
게이트 절연막(140) 위에는 제1 제어 전극(124a)을 포함하는 게이트선(121) 및 제2 제어 전극(124b)이 형성되어 있다.A
게이트선(121)은 주로 가로 방향으로 뻗으며, 제1 제어 전극(124a)은 위로 돌출하여 스위칭 트랜지스터의 채널부(154a)와 중첩하고 있다. 게이트선(121)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함할 수 있다.The
제2 제어 전극(124b)은 게이트선(121)과 분리되어 있으며 구동 박막 트랜지스터의 채널부(154b)와 중첩하고 있다. The
제2 제어 전극(124b)은 세로 방향으로 길게 뻗은 유지 전극(127)을 포함하고, 유지 전극(127)은 반도체의 유지 전극부(157)와 중첩되어 있다.The
게이트선(121)과 제2 제어 전극(124b) 및 유지 전극(127)의 위에는 제1 층간 절연막(180p)이 형성되어 있고, 제1 층간 절연막(180p) 위에는 데이터 신호를 전달하는 데이터선(171), 구동 전압선(172), 제1 및 제2 출력 전극(175a, 175b)이 형성되어 있다.A first
데이터선(171) 및 구동 전압선(172)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)은 제1 제어 전극(124a)을 향하여 뻗은 제1 입력 전극(173a)을 포함하고, 구동 전압선(172)은 제2 제어 전극(124b)을 향하여 뻗은 제2 입력 전극(173b)을 포함한다.The
제1 및 제2 입력 전극(173a, 173b)은 제1 층간 절연막(180p) 및 게이트 절연막(140)에 형성된 접촉 구멍(161, 164)을 통해서 각각 제1 및 제2 소스 영역(153a, 153b)과 연결되어 있다. The first and
제1 및 제2 출력 전극(175a, 175b)은 서로 분리되어 있고 데이터선(171) 및 구동 전압선(172)과도 분리되어 있다. 제1 출력 전극(175a)은 제1 층간 절연막(180p) 및 게이트 절연막(140)에 형성된 접촉 구멍(162, 163)을 통해서 제1 드레인 영역(155a) 및 제2 입력 전극(124b)과 연결되어 있고, 제2 출력 전극(175b)은 제1 층간 절연막(180p) 및 게이트 절연막(140)에 형성된 접촉 구멍(165)을 통해서 제2 드레인 영역(155b)과 연결되어 있다.The first and
제1 입력 전극(173a)과 제1 출력 전극(175a)은 제1 제어 전극(124a)을 중심으로 서로 마주하며, 제2 입력 전극(173b)과 제2 출력 전극(175b)은 제2 제어 전극(124b)을 중심으로 서로 마주한다.The
제1 제어 전극(124a), 제1 입력 전극(173a) 및 제1 출력 전극(175a)은 제1 반도체(151a)와 함께 스위칭 박막 트랜지스터(thin film transistor, TFT)(Qs)를 이루며, 제2 제어 전극(124b), 제2 입력 전극(173b) 및 제2 출력 전극(175b)은 제2 반도체(151b)와 함께 구동 박막 트랜지스터(Qd)를 이룬다.The
앞에서 설명한 스위칭 박막 트랜지스터(Qs), 구동 박막 트랜지스터(Qd), 게이트선(121), 데이터선(171), 구동 전압선(172) 등의 구조는 하나의 예일 뿐이며 여러 가지 다른 예가 있을 수 있다.The structures of the switching thin film transistor Qs, the driving thin film transistor Qd, the
데이터선(171), 구동 전압선(172), 제1 및 제2 출력 전극(175a, 175b) 위에는 제2 층간 절연막(180q)이 형성되어 있다. 제2 층간 절연막(180q)은 질화규소나 산화규소 따위의 무기 절연물로 만들어진 하부막(도시하지 않음)과 유기 절연물로 만들어진 상부막(도시하지 않음)을 포함한다. 유기 절연물은 4.0 이하의 유전 상수를 가지는 것이 바람직하고, 감광성(photosensitivity)을 가질 수도 있으며, 평탄면을 제공할 수도 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어진 단일막 구조를 가질 수도 있다.A second
제2 층간 절연막(180q)에는 제2 출력 전극(175b)을 드러내는 접촉 구멍(185)이 형성되어 있다.A
제2 층간 절연막(180q) 위에는 화소 전극(pixel electrode)(191)이 형성되어 있다. A
화소 전극(191)은 ITO 또는 IZO 등으로 이루어진 투명 물질로 이루어지며, 접촉 구멍(185)을 통해 제2 출력 전극(175b)과 연결되어 있다.The
화소 전극(191) 위에는 격벽(partition)(360)이 형성되어 있다. 격벽(360)은 화소 전극(191) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부(opening)(365)를 정의하며, 유기 절연물 또는 무기 절연물로 만들어질 수 있는데, 특히 검정색 안료를 포함하는 감광제로 만들어질 수 있으며, 이 경우 격벽(360)이 차광 부재의 역할을 하며 그 형성 공정이 간단하다. A
격벽(360)이 정의하는 화소 전극(191) 위의 개구부(365) 내에는 유기 발광 부재(organic light emitting member)(370)가 형성되어 있다. 유기 발광 부재(370)는 발광층 및 발광층의 효율을 높이기 위한 부대층(auxiliary layer) 을 포함하는 복층 구조로 이루어질 수 있다.An organic
발광층은 적색, 녹색, 청색의 삼원색 등 기본색(primary color) 중 어느 하나의 빛을 고유하게 내는 유기 물질 또는 유기 물질과 무기 물질의 혼합물로 만들어질 수 있다. 유기 발광 표시 장치는 발광층에서 내는 기본색 색광의 공간적인 합으로 원하는 영상을 표시한다. The emission layer may be made of an organic material that uniquely emits light of any one of primary colors such as red, green, and blue three primary colors, or a mixture of an organic material and an inorganic material. An organic light emitting diode display displays a desired image by spatial sum of primary color light emitted from an emission layer.
부대층은 전자와 정공의 균형을 맞추기 위한 정공 수송층(hole transport layer), 전자 수송층(electron transport layer)과 전자와 정공의 주입을 강화하기 위한 정공 주입층(electron injecting layer) 및 전자 주입층(hole injecting layer)을 포함한다.The auxiliary layer includes a hole transport layer for balancing electrons and holes, an electron transport layer, and an electron injecting layer and an electron injection layer to enhance injection of electrons and holes. injecting layer).
발광 부재(370) 위에는 공통 전극(common electrode)(270)이 기판 전면에 형성되어 있다. A
공통 전극(270)은 전자 주입(electron injection)이 양호하고 유기 물질에 영향을 미치지 않는 도전 물질로 만들어 질 수 있으며, 몰리브덴, 크롬, 은, 알루미늄 또는 그 합금 등의 반사성 금속을 포함할 수 있다. The
이러한 유기 발광 표시 장치에서, 화소 전극(191), 유기 발광 부재(370) 및 공통 전극(270)은 유기 발광 소자(LD)를 이루며, 화소 전극(191)이 애노드, 공통 전극(270)이 캐소드가 된다.In such an organic light emitting diode display, the
이러한 유기 발광 표시 장치는 기판(110)의 아래쪽으로 빛을 내보내어 영상을 표시하며, 유기 발광 부재(370)에서 방출된 빛은 공통 전극(270)에 의하여 반사되어 아래쪽을 향한다.The organic light emitting display device displays an image by emitting light downwards from the
이때, 유기 발광 부재, 화소 전극(191) 및 공통 전극(270) 중 적어도 하나의 두께를 조절하여 적색, 녹색, 청색 화소에 따라서 발광되는 색의 파장을 증폭하게 하는 미세 공진 구조를 가지도록 형성할 수 있다. 이러한 미세 공진 구조는 광로 길이(optical length)만큼 떨어져 있는 화소 전극(191)과 공통 전극(270) 사이를 반복적으로 반사함으로써 보강 간섭에 의해 특정 파장의 빛을 증폭하는 것으로, 예를 들면, 화소 전극(191)의 두께를 적색>녹색>청색 순으로 다르게 형성하여 특정 파장을 강화시킬 수 있다. In this case, the thickness of at least one of the organic light emitting member, the
본 발명의 실시예에서는 반도체 아래에 도전 물질로 보조 전극을 형성하고, 보조 전극과 소스 전극을 전기적으로 연결함으로써 소스 전극과 연결된 보조 전극이 박막 트랜지스터의 게이트 전극으로 동작하여 버퍼층과 반도체 사이에도 채널이 형성되기 때문에 킹크 효과 및 안정 전압을 감소시킬 수 있다.In the embodiment of the present invention, an auxiliary electrode is formed with a conductive material under the semiconductor and electrically connected to the auxiliary electrode, so that the auxiliary electrode connected to the source electrode operates as a gate electrode of the thin film transistor, so that a channel is also formed between the buffer layer and the semiconductor. It can reduce the kink effect and the stabilizing voltage because of the formation.
또한, 불투명한 물질로 보조 전극을 형성하여 가려주므로 박막 트랜지스터에서의 빛샘을 방지할 수 있고, 또한 외부광이 박막 트랜지스터에 영향을 미치는 것을 방지할 수 있다.In addition, since the auxiliary electrode is formed of an opaque material to cover it, light leakage in the thin film transistor can be prevented, and external light can also be prevented from affecting the thin film transistor.
[제2 실시예][Second embodiment]
도 5는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 단면도로, 도 2의 III-III선을 따라 잘라 도시한 단면도이다.5 is a cross-sectional view of an organic light emitting diode display according to another exemplary embodiment of the present invention, and is a cross-sectional view taken along line III-III of FIG. 2 .
대부분의 층간 구조는 제1 실시예의 유기 발광 표시 장치와 동일하므로 다른 부분에 대해서만 구체적으로 설명한다.Since most of the interlayer structures are the same as those of the organic light emitting diode display of the first embodiment, only other parts will be described in detail.
도 5의 유기 발광 표시 장치는 소스 전극(173a, 173b)이 접촉 구멍(15)을 통해서 보조 전극(10)과 연결되어 있다. 제1 실시예에서는 소스 전극(173a, 173b)과 연결된 소스 영역(153a, 153b)을 통해서 보조 전극(10)과 연결하나, 제2 실시예에서는 소스 전극(173a, 173b)과 보조 전극(10)이 직접 연결되어 있다.In the organic light emitting diode display of FIG. 5 , the
[제3 실시예][Third embodiment]
도 6은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 단면도로, 도 2의 III-III선을 따라 잘라 도시한 단면도이다.6 is a cross-sectional view of an organic light emitting diode display according to another exemplary embodiment of the present invention, and is a cross-sectional view taken along line III-III of FIG. 2 .
대부분의 층간 구조는 제1 실시예의 유기 발광 표시 장치와 동일하므로 다른 부분에 대해서만 구체적으로 설명한다.Since most of the interlayer structures are the same as those of the organic light emitting diode display of the first embodiment, only other parts will be described in detail.
도 6의 유기 발광 표시 장치는 보조 전극(10)을 불투명한 도전 물질이 아닌 ITO 또는 IZO 와 같은 투명한 도전 물질로 형성하며, 제2 실시예와 달리 기판(110) 전면에 형성되어 있다. 따라서 보조 전극(10)을 형성하기 위하여 사진 식각 공정을 사용하지 않아도 되므로 제조 공정을 단순화할 수 있다. 도 6의 구조에서는 외부광이 박막 트랜지스터에 영향을 주는 것을 막고, 외부광이 산란되어 화질을 떨어뜨리는 것을 방지하기 위해서 부분적으로 편광판을 배치할 수 있다.In the organic light emitting diode display of FIG. 6 , the
또한, 제2 실시예에서와 같이 소스 전극(173a)과 보조 전극(10)을 직접 연결할 수 있다.Also, as in the second embodiment, the
110: 절연 기판 121: 게이트선
124a, 124a: 제어 전극 127: 유지 전극
140: 게이트 절연막 154a, 154b: 반도체
163a, 163b, 165a, 165b: 저항성 접촉 부재
171: 데이터선 172: 구동 전압선
173a, 173b: 입력 전극 175a, 175b: 출력 전극
180p, 180q: 층간 절연막
161, 162, 163, 164, 165, 185: 접촉 구멍
191: 화소 전극 270: 공통 전극
360: 격벽
365: 개구부 370: 유기 발광 부재
Cst: 유지 축전기 ILD: 구동 전류
LD: 유기 발광 소자 PX: 화소
Qs: 스위칭 트랜지스터 Qd: 구동 트랜지스터110: insulating substrate 121: gate line
124a, 124a: control electrode 127: sustain electrode
140:
163a, 163b, 165a, 165b: ohmic contact member
171: data line 172: driving voltage line
173a, 173b:
180p, 180q: interlayer insulating film
161, 162, 163, 164, 165, 185: contact hole
191: pixel electrode 270: common electrode
360: bulkhead
365: opening 370: organic light emitting member
Cst: holding capacitor I LD : driving current
LD: organic light emitting element PX: pixel
Qs: switching transistor Qd: driving transistor
Claims (13)
상기 기판 위에 형성되어 있는 제1 보조 전극,
상기 제1 보조 전극을 덮는 차단층,
상기 차단층 위에 형성되어 있는 제1 반도체,
상기 제1 반도체 위에 형성되어 있는 게이트 절연막,
상기 게이트 절연막 위에 형성되어 있는 제어 전극,
상기 제어 전극 및 상기 게이트 절연막을 덮는 층간 절연막,
상기 층간 절연막 위에 형성되어 있는 제1 입력 전극 및 제1 출력 전극,
구동 전압을 전달하며, 일 방향으로 연장되어 있는 복수의 구동 전압선,
데이터 신호를 전달하는 복수의 데이터선, 및
상기 제1 입력 전극 및 상기 제1 출력 전극보다 상부층에 형성되어 있는 화소 전극
을 포함하고,
상기 제1 반도체, 상기 제1 입력 전극, 상기 제1 출력 전극 및 상기 제어 전극은 제1 박막 트랜지스터를 구성하고,
상기 제1 반도체는 제1 소스 영역 및 제1 드레인 영역과 상기 제1 소스 영역 및 상기 제1 드레인 영역 사이에 형성되어 있는 채널 영역을 포함하며,
상기 제1 보조 전극은 상기 제1 반도체의 상기 제1 소스 영역에서부터 상기 채널 영역을 지나 상기 제1 드레인 영역까지 연속적으로 상기 제1 반도체와 중첩하고,
상기 제1 입력 전극은 상기 차단층 및 상기 층간 절연막에 형성되어있는 접촉 구멍을 통하여 상기 제1 보조 전극과 직접 연결되며,
상기 제1 입력 전극은 상기 층간 절연막에 형성되어 있는 접촉 구멍을 통하여 상기 제1 반도체의 상기 제1 소스 영역과 직접 연결되어 있으며,
상기 제1 박막 트랜지스터의 상기 제어 전극은 상기 데이터 신호를 전달받으며,
상기 제1 박막 트랜지스터가 턴 오프 상태인 경우, 상기 제1 보조 전극은 상기 복수의 구동 전압선과 연결되지 않아 상기 구동 전압을 인가받지 않는 표시 장치.Board,
a first auxiliary electrode formed on the substrate;
a blocking layer covering the first auxiliary electrode;
a first semiconductor formed on the blocking layer;
a gate insulating film formed on the first semiconductor;
a control electrode formed on the gate insulating film;
an interlayer insulating film covering the control electrode and the gate insulating film;
a first input electrode and a first output electrode formed on the interlayer insulating layer;
A plurality of driving voltage lines that transmit a driving voltage and extend in one direction;
a plurality of data lines carrying data signals, and
A pixel electrode formed on an upper layer than the first input electrode and the first output electrode
including,
The first semiconductor, the first input electrode, the first output electrode, and the control electrode constitute a first thin film transistor,
The first semiconductor includes a first source region and a first drain region, and a channel region formed between the first source region and the first drain region;
the first auxiliary electrode continuously overlaps the first semiconductor from the first source region of the first semiconductor to the first drain region through the channel region;
the first input electrode is directly connected to the first auxiliary electrode through a contact hole formed in the blocking layer and the interlayer insulating layer;
the first input electrode is directly connected to the first source region of the first semiconductor through a contact hole formed in the interlayer insulating layer;
The control electrode of the first thin film transistor receives the data signal,
When the first thin film transistor is turned off, the first auxiliary electrode is not connected to the plurality of driving voltage lines and the driving voltage is not applied thereto.
상기 제1 보조 전극은 불투명한 도전 물질 또는 투명한 도전 물질로 이루어지는 표시 장치.In claim 1,
The first auxiliary electrode is formed of an opaque conductive material or a transparent conductive material.
상기 데이터선과 교차하는 제1 신호선,
상기 제1 박막 트랜지스터의 상기 제어 전극에 연결되어 있는 제2 출력 전극, 상기 제1 신호선과 연결되어 있는 제어 전극, 상기 데이터선과 연결되어 있는 제2 입력 전극을 포함하는 제2 박막 트랜지스터,
상기 제2 박막 트랜지스터와 중첩하고, 상기 제2 박막 트랜지스터의 상기 제2 입력 전극과 전기적으로 연결되어 있는 제2 보조 전극을 더 포함하는 표시 장치.In claim 1,
a first signal line crossing the data line;
a second thin film transistor including a second output electrode connected to the control electrode of the first thin film transistor, a control electrode connected to the first signal line, and a second input electrode connected to the data line;
and a second auxiliary electrode overlapping the second thin film transistor and electrically connected to the second input electrode of the second thin film transistor.
상기 제2 박막 트랜지스터는 제2 소스 영역 및 제2 드레인 영역과 상기 제2 소스 영역 및 상기 제2 드레인 영역 사이의 채널 영역을 포함하는 제2 반도체를 더 포함하는 표시 장치.In claim 3,
The second thin film transistor further includes a second semiconductor including a second source region and a second drain region and a channel region between the second source region and the second drain region.
상기 제2 보조 전극은 상기 제2 박막 트랜지스터의 상기 제2 입력 전극과 직접 연결되어 있는 표시 장치.In claim 3,
The second auxiliary electrode is directly connected to the second input electrode of the second thin film transistor.
상기 제2 보조 전극은 불투명한 도전 물질로 이루어지는 표시 장치.6. In claim 4 or 5,
The second auxiliary electrode is made of an opaque conductive material.
상기 화소 전극 위에 형성되어 있는 발광층, 및
상기 발광층 위에 형성되어 있는 공통 전극을 더 포함하는 표시 장치.In claim 1,
a light emitting layer formed on the pixel electrode; and
and a common electrode formed on the emission layer.
상기 기판 위에 형성되어 있는 제1 보조 전극,
상기 기판 위에 형성되어 있으며, 제어 전극, 제1 입력 전극, 제1 출력 전극 및 제1 반도체를 포함하는 제1 박막 트랜지스터,
상기 기판 위에 형성되어 있으며, 제어 전극, 제2 입력 전극, 제2 출력 전극 및 제2 반도체를 포함하는 제2 박막 트랜지스터,
구동 전압을 전달하며, 일 방향으로 연장되어 있는 복수의 구동 전압선,
데이터 신호를 전달하는 복수의 데이터선, 및
상기 제1 박막 트랜지스터의 제1 출력 전극과 전기적으로 연결되어 있는 화소 전극을 포함하고,
상기 제1 반도체는 제1 소스 영역 및 제1 드레인 영역과 상기 제1 소스 영역 및 상기 제1 드레인 영역 사이에 형성되어 있는 채널 영역을 포함하고,
상기 제1 박막 트랜지스터의 제어 전극은 상기 제1 반도체의 상기 채널 영역과 중첩하고,
상기 제1 보조 전극은 상기 제1 반도체 및 상기 제1 박막 트랜지스터의 상기 제어 전극과 중첩하고,
상기 제1 보조 전극은 상기 제1 박막 트랜지스터의 상기 제어 전극과 다른 층에 위치하고,
상기 제1 보조 전극은 상기 제1 반도체의 상기 제1 소스 영역과 전기적으로 연결되고,
상기 제1 박막 트랜지스터의 상기 제1 입력 전극은 상기 제1 반도체의 상기 제1 소스 영역 및 상기 제1 보조 전극에 다른 보조 전극을 통하지 않고 직접 연결되어 있고,
상기 제1 반도체와 상기 제2 반도체는 같은 층 위에 위치하며,
상기 제1 박막 트랜지스터의 상기 제어 전극은 상기 제2 박막 트랜지스터를 통하여 상기 데이터 신호를 전달받으며,
상기 제1 박막 트랜지스터가 턴 오프 상태인 경우, 상기 제1 보조 전극은 상기 복수의 구동 전압선과 연결되지 않아 상기 구동 전압을 인가받지 않는 표시 장치.Board,
a first auxiliary electrode formed on the substrate;
a first thin film transistor formed on the substrate and including a control electrode, a first input electrode, a first output electrode, and a first semiconductor;
a second thin film transistor formed on the substrate and including a control electrode, a second input electrode, a second output electrode, and a second semiconductor;
A plurality of driving voltage lines that transmit a driving voltage and extend in one direction;
a plurality of data lines carrying data signals, and
a pixel electrode electrically connected to a first output electrode of the first thin film transistor;
the first semiconductor includes a first source region and a first drain region, and a channel region formed between the first source region and the first drain region;
a control electrode of the first thin film transistor overlaps the channel region of the first semiconductor;
the first auxiliary electrode overlaps the control electrode of the first semiconductor and the first thin film transistor;
the first auxiliary electrode is located on a different layer from the control electrode of the first thin film transistor;
the first auxiliary electrode is electrically connected to the first source region of the first semiconductor;
the first input electrode of the first thin film transistor is directly connected to the first source region and the first auxiliary electrode of the first semiconductor without passing through another auxiliary electrode;
The first semiconductor and the second semiconductor are located on the same layer,
The control electrode of the first thin film transistor receives the data signal through the second thin film transistor,
When the first thin film transistor is turned off, the first auxiliary electrode is not connected to the plurality of driving voltage lines and the driving voltage is not applied thereto.
상기 제1 보조 전극은 불투명한 도전 물질 또는 투명한 도전 물질로 이루어지는 표시 장치.In claim 8,
The first auxiliary electrode is formed of an opaque conductive material or a transparent conductive material.
상기 제1 보조 전극은 상기 제1 반도체의 상기 제1 소스 영역에서부터 상기 채널 영역을 지나 상기 제1 드레인 영역까지 연속적으로 상기 제1 반도체와 중첩하는 표시 장치.In claim 8,
The first auxiliary electrode continuously overlaps the first semiconductor from the first source region of the first semiconductor to the first drain region through the channel region.
상기 기판 위에 형성되어 있는 제2 보조 전극을 더 포함하며,
상기 제2 반도체는 제2 소스 영역 및 제2 드레인 영역과 상기 제2 소스 영역 및 제2 드레인 영역 사이에 형성되어 있는 채널 영역을 포함하고,
상기 제2 박막 트랜지스터의 상기 제어 전극은 상기 제2 반도체의 상기 채널 영역과 중첩하고,
상기 제2 보조 전극은 상기 제2 반도체 및 상기 제2 박막 트랜지스터의 상기 제어 전극과 중첩하고,
상기 제2 보조 전극은 상기 제2 박막 트랜지스터의 상기 제어 전극과 다른 층에 위치하고,
상기 제2 박막 트랜지스터의 상기 제어 전극과 상기 제2 보조 전극이 가지는 전압은 서로 다르고,
상기 제2 보조 전극은 상기 제2 반도체의 상기 제2 소스 영역과 전기적으로 연결되고,
상기 제2 박막 트랜지스터의 상기 제2 입력 전극은 상기 제2 반도체의 상기 제2 소스 영역 및 상기 제2 보조 전극에 다른 보조 전극을 통하지 않고 직접 연결되어 있는 표시 장치.In claim 8,
It further comprises a second auxiliary electrode formed on the substrate,
the second semiconductor includes a second source region and a second drain region, and a channel region formed between the second source region and the second drain region;
the control electrode of the second thin film transistor overlaps the channel region of the second semiconductor;
the second auxiliary electrode overlaps the control electrode of the second semiconductor and the second thin film transistor;
the second auxiliary electrode is located on a different layer from the control electrode of the second thin film transistor;
voltages of the control electrode and the second auxiliary electrode of the second thin film transistor are different from each other;
the second auxiliary electrode is electrically connected to the second source region of the second semiconductor;
and the second input electrode of the second thin film transistor is directly connected to the second source region and the second auxiliary electrode of the second semiconductor without passing through another auxiliary electrode.
상기 제1 박막 트랜지스터의 상기 제어 전극과 상기 제1 보조 전극은 서로 전기적으로 절연되어 있는 표시 장치.In claim 8,
The control electrode and the first auxiliary electrode of the first thin film transistor are electrically insulated from each other.
상기 기판 위에 형성되어 있는 제1 보조 전극,
상기 기판 위에 형성되어 있으며, 제어 전극, 제1 입력 전극, 제1 출력 전극 및 제1 반도체를 포함하는 제1 박막 트랜지스터,
상기 기판 위에 형성되어 있으며, 제어 전극, 제2 입력 전극, 제2 출력 전극 및 제2 반도체를 포함하는 제2 박막 트랜지스터,
구동 전압을 전달하며, 일 방향으로 연장되어 있는 복수의 구동 전압선,
데이터 신호를 전달하는 복수의 데이터선, 및
상기 제1 박막 트랜지스터의 제1 출력 전극과 전기적으로 연결되어 있는 화소 전극을 포함하고,
상기 제1 반도체는 제1 소스 영역 및 제1 드레인 영역과 상기 제1 소스 영역 및 상기 제1 드레인 영역 사이에 형성되어 있는 채널 영역을 포함하고,
상기 제1 보조 전극은 상기 제1 반도체 및 상기 제1 박막 트랜지스터의 상기 제어 전극과 중첩하고,
상기 제1 보조 전극은 상기 제1 박막 트랜지스터의 상기 제어 전극과 다른 층에 위치하고,
상기 제1 보조 전극은 상기 제1 반도체의 상기 제1 소스 영역과 전기적으로 연결되고,
상기 제1 박막 트랜지스터의 상기 제1 입력 전극은 상기 제1 반도체의 상기 제1 소스 영역 및 상기 제1 보조 전극에 다른 보조 전극을 통하지 않고 직접 연결되어 있고,
상기 제1 박막 트랜지스터의 상기 제어 전극은 상기 제2 박막 트랜지스터를 통하여 상기 데이터 신호를 전달받으며,
상기 제1 박막 트랜지스터가 턴 오프 상태인 경우, 상기 제1 보조 전극은 상기 복수의 구동 전압선과 연결되지 않아 상기 구동 전압을 인가받지 않으며,
상기 제1 박막 트랜지스터는 p-채널 전계 효과 트랜지스터이고, 상기 제2 박막 트랜지스터는 n-채널 전계 효과 트랜지스터인 표시 장치.Board,
a first auxiliary electrode formed on the substrate;
a first thin film transistor formed on the substrate and including a control electrode, a first input electrode, a first output electrode, and a first semiconductor;
a second thin film transistor formed on the substrate and including a control electrode, a second input electrode, a second output electrode, and a second semiconductor;
A plurality of driving voltage lines that transmit a driving voltage and extend in one direction;
a plurality of data lines carrying data signals, and
a pixel electrode electrically connected to a first output electrode of the first thin film transistor;
the first semiconductor includes a first source region and a first drain region, and a channel region formed between the first source region and the first drain region;
the first auxiliary electrode overlaps the control electrode of the first semiconductor and the first thin film transistor;
the first auxiliary electrode is located on a different layer from the control electrode of the first thin film transistor;
the first auxiliary electrode is electrically connected to the first source region of the first semiconductor;
the first input electrode of the first thin film transistor is directly connected to the first source region and the first auxiliary electrode of the first semiconductor without passing through another auxiliary electrode;
The control electrode of the first thin film transistor receives the data signal through the second thin film transistor,
When the first thin film transistor is turned off, the first auxiliary electrode is not connected to the plurality of driving voltage lines, so that the driving voltage is not applied;
The first thin film transistor is a p-channel field effect transistor, and the second thin film transistor is an n-channel field effect transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200088016A KR102294114B1 (en) | 2019-11-20 | 2020-07-16 | Display device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190149514A KR102136634B1 (en) | 2019-11-20 | 2019-11-20 | Display device |
KR1020200088016A KR102294114B1 (en) | 2019-11-20 | 2020-07-16 | Display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190149514A Division KR102136634B1 (en) | 2019-11-20 | 2019-11-20 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200091367A KR20200091367A (en) | 2020-07-30 |
KR102294114B1 true KR102294114B1 (en) | 2021-08-26 |
Family
ID=71839444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200088016A KR102294114B1 (en) | 2019-11-20 | 2020-07-16 | Display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102294114B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193129A (en) * | 2002-12-11 | 2004-07-08 | Samsung Electronics Co Ltd | Organic luminescent display board |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101143008B1 (en) * | 2005-11-15 | 2012-07-03 | 삼성전자주식회사 | Organic light emitting diode display |
-
2020
- 2020-07-16 KR KR1020200088016A patent/KR102294114B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193129A (en) * | 2002-12-11 | 2004-07-08 | Samsung Electronics Co Ltd | Organic luminescent display board |
Also Published As
Publication number | Publication date |
---|---|
KR20200091367A (en) | 2020-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101980757B1 (en) | Organic light-emitting diode display device | |
US9318537B2 (en) | Organic light emitting device, method of manufacturing the same, and shadow mask therefor | |
KR102526352B1 (en) | Thin film transistor and display panel using the same | |
US6933529B2 (en) | Active matrix type organic light emitting diode device and thin film transistor thereof | |
US20130056784A1 (en) | Organic Light-Emitting Display Device and Method of Fabricating the Same | |
KR101509112B1 (en) | Organic light emitting device | |
US20210143205A1 (en) | Photosensitive assembly and method for preparing the same, array substrate, and display device | |
US10916613B1 (en) | Array substrate and OLED display device | |
KR20100001597A (en) | Display device and manufacturing method thereof | |
KR20100012507A (en) | Organic light emitting device | |
KR20000062752A (en) | Display apparatus | |
KR20090105261A (en) | Organic light emitting device and manufacturing method thereof | |
KR100984359B1 (en) | Thin film transistor array panel | |
KR20150077877A (en) | Organic Light Emitting Display Device | |
WO2003091971A1 (en) | Display device | |
KR101592012B1 (en) | Organic light emitting device and manufacturing method thereof | |
KR20100009385A (en) | Thin film transistor and manufacturing method thereof | |
KR101437865B1 (en) | Organic light emitting device | |
KR102473069B1 (en) | Display device and manufacturing method thereof | |
US20210202632A1 (en) | Light emitting display device | |
KR101943589B1 (en) | Display device | |
US11257888B2 (en) | Display panel and method of fabricating thin film transistor | |
KR102294114B1 (en) | Display device | |
JP7295142B2 (en) | DISPLAY SUBSTRATE, DISPLAY DEVICE, AND DISPLAY SUBSTRATE MANUFACTURING METHOD | |
KR102136634B1 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant |