KR102291361B1 - 정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치 - Google Patents

정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR102291361B1
KR102291361B1 KR1020210051786A KR20210051786A KR102291361B1 KR 102291361 B1 KR102291361 B1 KR 102291361B1 KR 1020210051786 A KR1020210051786 A KR 1020210051786A KR 20210051786 A KR20210051786 A KR 20210051786A KR 102291361 B1 KR102291361 B1 KR 102291361B1
Authority
KR
South Korea
Prior art keywords
wiring
dummy pattern
signal
line
disposed
Prior art date
Application number
KR1020210051786A
Other languages
English (en)
Other versions
KR20210046635A (ko
Inventor
한화동
황순재
오두환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140192171A external-priority patent/KR102246382B1/ko
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210051786A priority Critical patent/KR102291361B1/ko
Publication of KR20210046635A publication Critical patent/KR20210046635A/ko
Application granted granted Critical
Publication of KR102291361B1 publication Critical patent/KR102291361B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치에 관한 것으로 일 측면에서 본 본 발명은 신호영역과 비신호영역으로 구성된 패드에 있어서, 신호영역과 비신호영역 사이에 신호영역의 배선과 동일하거나 유사한 패턴을 가지는 더미 패턴이 위치하는 표시장치 또는 표시패널을 제공한다.

Description

정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치{DISPLAY DEVICE AND DISPLAY PANEL WITH STATIC ELECTRICITY PREVENTING PATTERN}
본 발명은 정전기 방지 패턴을 포함하는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 다양한 표시장치가 활용되고 있다. 이러한 다양한 표시장치에는, 그에 맞는 표시패널이 포함된다.
이러한 표시패널은 외부로부터 데이터 신호를 인가하기 위한 패드가 형성된 비표시영역과 화소(pixel) 또는 부화소(subpixel)이 형성된 표시영역을 포함한다. 한편, 비표시영역에 형성되는 패드는 표시영역 내의 게이트라인 또는 데이터라인과 연결되는 배선 및 패드 간에 연결되는 배선들이 배치된다. 그런데, 각 배선들의 형태가 상이할 경우, 배선 사이에서 정전기가 발생할 수 있는데, 특히 데이터라인 또는 게이트라인에 연결된 배선에 정전기가 발생할 경우 연결된 박막 트랜지스터에 데미지가 발생할 수 있다. 이에, 표시패널 내의 트랜지스터에 가해지는 정전기로 인한 데미지를 제거하는 기술이 필요하다.
이러한 배경에서, 본 발명의 목적은 패드 영역에서 배선들의 급격한 변화를 방지하기 위해 더미 패턴이 배치된 표시패널과 표시장치를 제공하고자 한다.
본 발명의 다른 목적은 패드 영역의 배선들의 패턴의 이질성으로 인해 발생한 정전기가 더미 패턴에서 대신 발생하도록 하여 표시패널 내의 트랜지스터들이 정전기로 인해 데미지가 발생하는 것을 방지하는 데 있다.
본 발명의 또다른 목적은 더미 패턴에 표시영역 외의 배선에 연결되도록 하여 표시영역 외부와 표시영역 내부 사이의 배선의 패턴 차이로 인해 발생하는 정전기를 차단하는 데 있다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은 신호영역과 비신호영역으로 구성된 패드에 있어서, 신호영역과 비신호영역 사이에 신호영역의 배선과 동일하거나 유사한 패턴을 가지는 더미 패턴이 위치하는 표시장치 또는 표시패널을 제공한다.
다른 측면에서 본 발명은 패드의 신호영역과 비신호영역에 위치하는 더미 패턴이 표시패널의 표시영역의 외부에 확장되어 배치되는 표시장치 또는 표시패널을 제공한다.
또다른 측면에서 본 발명은 패드의 신호영역과 비신호영역 사이에 더미 패턴을 위치시켜 신호영역의 배선이 외부에서 전파되는 정전기가 더미 패턴에서 차단되는 표시장치 또는 표시패널을 제공한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 패드 영역에서 신호영역과 비신호영역 사이의 배선들의 급격한 변화가 더미 패턴으로 인해 방지되므로 신호영역의 배선이 안전하게 보호되는 표시패널과 표시장치를 제공할 수 있다.
또한, 본 발명에 의하면, 패드의 신호영역과 비신호영역에 더미 패턴을 배치하되, 표시영역의 외부에도 더미 패턴이 확장되어 배치되도록 하여, 표시 영역의 경계선에 위치하는 트랜지스터의 데미지를 방지하는 효과를 제공한다.
도 1은 실시예들에 따른 표시장치를 간략하게 나타낸 도면이다.
도 2 및 도 3은 본 발명의 일 실시예가 적용되는 표시패널(110)을 도시한 도면이다.
도 4는 게이트 패드 영역에서의 신호선들의 구성을 보여주는 도면이다.
도 5는 본 발명의 일 실시예에 의한 신호영역의 배선과 비신호영역의 배선 사이에 더미 패턴이 형성된 도면이다.
도 6은 본 발명의 일 실시예에 의한 최외곽 패드의 더미 패턴을 보여주는 도면이다.
도 7은 본 발명의 다른 실시예에 의한 최외곽 패드의 더미 패턴을 보여주는 도면이다.
도 8은 본 발명의 또다른 실시예에 의한 최외곽 패드의 더미 패턴을 보여주는 도면이다.
도 9는 본 발명의 또다른 실시예에 의한 최외곽 패드의 더미 패턴을 보여주는 도면이다.
도 10은 본 발명의 일 실시예에 의한 중간 부분의 패드 영역에 더미 패턴이 형성된 구조를 보여주는 도면이다.
도 11은 본 발명의 일 실시예에 의한 데이터 패드 영역에 더미 패턴이 형성된 구조를 보여주는 도면이다.
도 12는 본 발명의 일 실시예에 의한 더미 패턴이 둘 이상 배치된 경우, 더미 패턴의 구조를 보여주는 도면이다.
도 13은 본 발명의 다른 실시예에 의한 더미 패턴이 둘 이상 배치된 경우, 더미 패턴의 구조를 보여주는 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 실시예들에 따른 표시장치를 간략하게 나타낸 도면이다.
도 1을 참조하면, 실시예들에 따른 표시장치(100)는, 제1방향(예: 수직방향)으로 다수의 제1라인(VL1~VLm)이 형성되고, 제2방향(예: 수평방향)으로 다수의 제2라인(HL1~HLn)이 형성되는 표시패널(110)과, 다수의 제1라인(VL1~VLm)으로 제1신호를 공급하는 제1구동부(120)와, 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하는 제2구동부(130)와, 제1구동부(120) 및 제2구동부(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.
표시패널(110)에는, 제1방향(예: 수직방향)으로 형성된 다수의 제1라인(VL1~VLm)과 제2방향(예: 수평방향)으로 형성된 다수의 제2라인(HL1~HLn)의 교차에 따라 다수의 화소(P: Pixel)가 정의된다.
전술한 제1구동부(120) 및 제2구동부(130) 각각은, 영상 표시를 위한 신호를 출력하는 적어도 하나의 구동 집적회로(Driver IC)를 포함할 수 있다.
표시패널(110)에 제1방향으로 형성된 다수의 제1라인(VL1~VLm)은, 일 예로, 수직방향(제1방향)으로 형성되어 수직방향의 화소 열로 데이터 전압(제1신호)을 전달하는 데이터 배선일 수 있으며, 제1구동부(120)는 데이터 배선으로 데이터 전압을 공급하는 데이터 구동부일 수 있다.
또한, 표시패널(110)에 제2방향으로 형성된 다수의 제2라인(HL1~HLn)은 수평방향(제2방향)으로 형성되어 수평방향의 화소 열로 스캔 신호(제1신호)를 전달하는 게이트 배선일 수 있으며, 제2구동부(130)는 게이트 배선으로 스캔 신호를 공급하는 게이트 구동부일 수 있다.
또한, 제1구동부(120)와 제2구동부(130)와 접속하기 위해 표시패널(110)에는 패드부가 구성된다. 패드부는 제1구동부(120)에서 다수의 제1라인(VL1~VLm)으로 제1신호를 공급하면 이를 표시패널(110)로 전달하며, 마찬가지로 제2구동부(130)에서 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하면 이를 표시패널(110)로 전달한다.
표시패널(110)의 외측에는 전원과 신호를 공급하는 구성요소가 결합되어 있다. 표시패널(110) 내의 각 화소 영역에 형성된 박막 트랜지스터에 신호를 인가하기 위해 표시패널(110)의 외곽부에 다수의 패드가 형성되어 있다.
도 2 및 도 3은 본 발명의 일 실시예가 적용되는 표시패널(110)을 도시한 도면이다. 표시패널(110)의 중심부에는 표시영역(210)이 위치하며, 표시영역(210)의 주변에는 다수의 패드(220, 230)가 형성될 수 있다. 설명의 편의를 위하여 도 2, 3의 제2구동부(130) 또는 게이트 구동부로부터 신호를 수신하는 패드(230a~230h)를 게이트 패드라 지칭한다. 도 2 및 3에서는 게이트 패드(230a~230h)가 표시패널(110)의 양측에 위치하지만, 본 발명이 이에 한정되는 것은 아니며, 일측면에 배치될 수 있다. 도 1의 제1구동부(120) 또는 데이터 구동부로부터 신호를 수신하는 패드(220a~220e)를 데이터 패드라 지칭한다. 데이터 패드(220a~220e)의 개수 또는 게이트 패드(230a~230h)의 개수는 표시패널(110)의 크기와 회로 구조 등에 따라 가변될 수 있다. 또한 일측의 게이트패드(230a~230d)와 다른 측의 게이트패드(230e~230h)는 서로 마주보며 같은 게이트라인(센스 라인과 스캔 라인)에 연결되는 경우와 각각의 게이트라인(센스 라인과 스캔 라인)에 연결되는 경우를 달리 할 수 있다. 도 2는 230a와 230e, 230b와 230f, 230c와 230g, 230d와 230h가 같은 게이트라인에 연결된 패드인 경우를 보여준다.
데이터 패드(220)와 제1구동부(120)을 연결하기 위한 일 실시예로 연성 평면 케이블(Flexible Flat Cable, 이하 FFC) 또는 연성 인쇄 회로(Flextible Printed Circuit, FPC)를 구성할 수 있다.
도 2와 같이 표시패널의 표시영역(210)을 제외한 비표시영역에는 패드(220, 230)가 위치한다. 패드(220, 230)에 형성된 신호선은 표시영역(210)의 각 화소들에 인가되는 신호선이 될 수 있다. 도 2의 게이트 패드를 포함한 290을 확대하여 살펴보면 도 4와 같다.
도 3은 도 2와 달리 일측의 게이트패드(230a~230d)와 다른 측의 게이트패드(230e~230h)는 각각의 게이트라인(센스 라인과 스캔 라인)에 연결되는 경우를 보여준다.
도 4는 게이트 패드 영역에서의 신호선들의 구성을 보여주는 도면이다. 310은 표시패널(110) 내에 신호를 인가되는 배선들이 형성되는 영역인 신호영역을 지시한다. 배선들의 일 실시예로는 센싱을 위한 센스라인(311)과 스캔을 위한 스캔라인(312)이 교대로 위치할 수 있다. 센스라인(311)과 스캔라인(312)는 그 순서가 역순으로 될 수 있다. 즉, 311이 스캔라인이 될 수 있으며, 312가 센스라인이 될 수 있다. 본 발명은 게이트 패드 영역에서 신호영역의 최외곽 배선이 스캔라인 또는 센스라인인 모든 실시예에 적용된다. 센스라인은 보상을 위한 센싱 박막 트랜지스터를 제어한다. 스캔 라인은 구동 박막 트랜지스터를 제어한다.
한편 320 영역은 표시 패널에 신호를 인가하지 않는 배선이 형성된 영역으로 비신호영역으로 지시한다. 인접한 패드에 전달할 EVDD, EVSS 등을 위해 형성된 배선으로 인접한 패드와 연결될 수 있다. 신호영역(310) 및 비신호영역(320)을 비교할 때, 배선의 역할이 상이하므로 310과 320의 배선의 패턴은 상이하다. 이 경우, 신호영역(310) 및 비신호영역(320)의 경계에서 350과 같이 배선의 패턴에 변화가 발생하여 정전기가 355와 같이 발생할 수 있다. 예를 들어 350에서 지시된 방향으로 외부에서 마찰이 가해질 경우 배선의 패턴이 달라지는 영역에서 정전기가 발생하게 된다. 즉, 게이트 패드 영역을 일 실시예로 할 때, 패널 내에 신호를 인가하지 않는 배선(비신호영역의 배선)의 패턴과 패널 내에 신호를 인가하는 배선(신호영역의 배선)의 패턴의 형상에서 급격한 변화가 생길 경우 정전기에 기인한 불량이 발생할 수 있다. 특히, 비신호영역의 배선에 근접해있는 신호영역의 최외곽 배선에서 정전기가 발생할 수 있다. 예를 들어 355와 같은 정전기는 신호영역의 최외곽 배선인 첫번째 센스라인(311)과 연결된 센싱 트랜지스터에 데미지를 가할 수 있다. 따라서, 본 발명에서는 유사한 형태의 더미 패턴을 1개 이상 추가하여 정전기 발생시 신호영역의 배선에 대한 정전기 방파제 역할을 제공한다. 또한 더미 패턴을 추가하여 정전기에 기인한 불량을 해소할 수 있다.
도 5는 본 발명의 일 실시예에 의한 신호영역의 배선과 비신호영역의 배선 사이에 더미 패턴이 형성된 도면이다.
패드 영역에서 신호영역의 배선(이하 패널 배선이라 함)이 형성된 영역(310)과 비신호영역의 배선(이하 비패널 배선이라 함)이 형성된 영역(320) 사이에 410과 같은 더미 패턴이 형성되어 있다. 더미 패턴(410)은 패널 배선과 동일한 형상으로 구성되어 비패널 배선에서 패널 배선 방향으로 마찰이 발생할 경우, 첫번째 패널 배선(311) 대신 더미 패턴(410)에서 455와 같이 정전기가 발생한다. 더미 패턴(410)은 패널 내의 화소를 제어하는 트랜지스터와 연결되어 있지 않으므로, 더미 패턴(410)에서 정전기가 발생하여도 화소와 관련된 트랜지스터의 동작에 영향을 미치지 않아 표시영역의 트랜지스터가 정전기로부터 보호된다. 더미 패턴(410)은 첫번째 패널 배선(311)과 동일하거나 유사한 형태를 가지도록 하여 더미 패턴(410)에서 첫번째 패널 배선(311)으로 마찰하는 과정에서는 정전기가 발생하지 않도록 한다. 전술한 바와 같이 게이트패드인 경우, 더미 패턴은 표시영역의 최외곽에 위치하는 센스라인 또는 스캔라인에서 발생할 수 있는 정전기를 차단하여 센싱 박막 트랜지스터 또는 구동 박막 트랜지스터의 데미지를 방지한다. 후술할 도 6 내지 도 9에서 표시영역의 최외곽에는 센스라인 또는 스캔라인이 위치할 수 있으며, 더미패턴은 센스라인 또는 스캔라인에 인접하여 센스라인 또는 스캔라인과 동일하거나 유사한 패턴으로 배치되므로, 더미패턴에서만 정전기가 발생하여 스캔라인 또는 센스라인은 정전기로부터 차단되어 센싱 박막 트랜지스터 또는 구동 박막 트랜지스터의 데미지를 방지한다.
도 5는 게이트라인을 중심으로 설명하였으나 본 발명은 데이터라인에도 적용될 수 있다. 정리하면, 도 1에서 살펴본 데이터라인(VL1, ..., VLm), 게이트라인(HL1, ..., HLn)에 의해 제어되는 박막 트랜지스터로 구동되는 다수의 화소가 위치하는 표시영역의 외부에 하나 이상의 제1패드와 하나 이상의 제2패드가 위치한다. 제1패드는 데이터라인에 연결되는 배선이 위치하는 신호영역과 신호영역의 외곽에서 데이터라인에 연결되지 않은 배선이 위치하는 비신호영역으로 구성된다. 제2패드는 게이트라인에 연결되는 배선이 위치하는 신호영역과 신호영역의 외곽에서 게이트라인에 연결되지 않은 배선이 위치하는 비신호영역으로 구성된다. 그리고, 도 5에서 살펴본 바와 같이 제1패드 또는 제2패드 중 어느 하나 이상에는 신호영역과 비신호영역 사이에 410과 같은 더미 패턴이 위치할 수 있다. 더미 패턴은 비신호영역에서 신호영역으로 마찰이 발생할 경우 신호영역에서 발생하는 정전기가 신호영역 내의 배선에 발생하는 것을 차단한다. 그 결과 신호영역의 배선에 연결된 표시영역의 박막 트랜지스터에 정전기로 인한 데미지가 발생하지 않도록 하여 표시패널 또는 표시장치의 안정성을 제공한다. 특히, 비신호영역에서 신호영역으로는 공정 과정에서, 그리고 제품이 출하된 이후에도 마찰이 발생할 가능성이 높으므로, 표시패널의 화소와 연결되지 않은 더미 패턴은 이러한 마찰에 의한 정전기가 발생하여도 화소의 박막 트랜지스터에 데미지를 주지 않는 효과를 제공한다.
이하, 더미 패턴을 패드 영역에 형성하는 다양한 실시예에 대해 살펴본다. 더미 패턴은 패드가 위치하는 영역에 따라 다양하게 구성될 수 있다. 도 2 또는 도 3의 실시예에서 게이트 패드(230)들 중에서 외곽에 위치하는 230d, 230h 또는 230a, 230e와 같은 패드 영역에는 패드 영역에서 발생하는 정전기 외에 표시영역(210)의 외부에서 내부 방향으로 발생하는 정전기를 방지하기 위한 더미 패턴을 함께 배치할 수 있다. 일 실시예로 230d 및 230h에 형성되는 더미 패턴을 도 6 내지 도 9에서 살펴본다. 도 2는 양측의 게이트패드(230d, 230h)가 동일한 게이트라인을 제어하는 경우를 보여준다. 도 3은 양측의 게이트패드(230d, 230h)가 상이한 게이트라인을 제어하는 경우를 보여준다.
도 6은 본 발명의 일 실시예에 의한 최외곽 패드의 더미 패턴을 보여주는 도면이다. 도 2의 게이트패드(230d, 230h) 및 게이트 패드에 형성된 더미 패턴을 살펴본다. 도 2의 게이트패드(230d, 230h)는 서로 마주보는 구성이며 동일한 게이트라인(센스라인 및 스캔라인)에 신호를 인가한다. 한편 도 2의 게이트패드(230d, 230h)는 표시영역(210)의 가장 외곽에 위치한다.
가장 외곽의 게이트패드(230d, 230h)를 구성하는 배선들 중에서 가장 외곽에 위치하는 배선(311)에는 트랜지스터(610)가 표시영역(210) 내에 형성된다. 그리고 더미 패턴(410)이 외곽에 형성된다. 게이트패드(230d, 230h)가 최외곽에 위치하므로, 더미 패턴(410)은 게이트패드(230d, 230h)의 최외곽 배선(311)을 감싸는 형태로 양 게이트패드(230d, 230h) 사이에 연결된 형상으로 구성된다.
도 7은 본 발명의 다른 실시예에 의한 최외곽 패드의 더미 패턴을 보여주는 도면이다. 도 6과 동일하게 도 2의 게이트패드(230d, 230h) 및 게이트 패드에 형성된 더미 패턴을 살펴본다. 가장 외곽의 게이트패드(230d, 230h)를 구성하는 배선들 중에서 가장 외곽에 위치하는 배선(311)에는 트랜지스터(610)가 표시영역(210) 내에 형성된다. 더미 패턴(410)이 외곽에 형성되며, 게이트패드(230d, 230h)가 최외곽에 위치하므로, 더미 패턴(410)은 게이트패드(230d, 230h)의 최외곽 배선(311)을 감싸는 형태로 양 게이트패드(230d, 230h) 사이에 연결된 형상으로 구성된다. 또한, 표시영역(210) 내의 트랜지스터(610)를 보호하기 위해 최외곽 배선(311)의 트랜지스터(610)와 동일한 또는 유사한 형태로 710과 같이 더미 트랜지스터를 추가할 수 있다.
도 6 및 도 7은 도 2의 구성에서 외곽에 위치한 경우 더미 패턴을 형성함에 있어서 표시영역의 외곽을 통과하는 더미 패턴의 구조를 보여준다. 도 8 및 도 9는 도 3의 구성에서 더미 패턴을 표시영역의 외곽에 형성하되 패드영역을 연결하지 않는 구성을 보여주는 도면이다.
도 8은 본 발명의 또다른 실시예에 의한 최외곽 패드의 더미 패턴을 보여주는 도면이다. 도 3의 게이트패드(230h) 및 게이트 패드에 형성된 더미 패턴을 살펴본다. 도 3의 게이트패드(230h)는 표시영역(210)의 최외곽에 위치하며, 게이트라인(센스라인 및 스캔라인)에 신호를 인가한다. 한편 도 3의 게이트패드(230h)는 표시영역(210)의 가장 외곽에 위치한다. 가장 외곽의 게이트패드(230h)를 구성하는 배선들 중에서 가장 외곽에 위치하는 배선(311)에는 트랜지스터(610)가 표시영역(210) 내에 형성된다. 그리고 더미 패턴(410)이 외곽에 형성된다. 게이트패드(230h)가 최외곽에 위치하므로, 더미 패턴(410)은 게이트패드(230h)의 최외곽 배선(311)을 감싸는 형태로 표시영역(210)의 외부에 형성된다.
도 9는 본 발명의 또다른 실시예에 의한 최외곽 패드의 더미 패턴을 보여주는 도면이다. 도 3의 게이트패드(230h) 및 게이트 패드에 형성된 더미 패턴을 살펴본다. 도 3의 게이트패드(230h)는 표시영역(210)의 최외곽에 위치하며, 게이트라인(센스라인 및 스캔라인)에 신호를 인가한다. 한편 도 3의 게이트패드(230h)는 표시영역(210)의 가장 외곽에 위치한다. 가장 외곽의 게이트패드(230h)를 구성하는 배선들 중에서 가장 외곽에 위치하는 배선(311)에는 트랜지스터(610)가 표시영역(210) 내에 형성된다. 또한, 표시영역(210) 내의 트랜지스터(610)를 보호하기 위해 최외곽 배선(311)의 트랜지스터(610)와 동일한 또는 유사한 형태로 710과 같이 더미 트랜지스터를 추가할 수 있다.
도 6 및 도 8에서 살펴본 바와 같이 더미 패턴의 일단은 패드 영역의 외부로 확장되어 표시영역의 외부에 배치될 수 있다. 더미패턴은 표시영역에서 가장 인접한 데이터라인 또는 게이트라인과 평행하게 배치되며, 공정 과정 또는 제품의 출하 이후에도 표시영역 외부에서 내부로 마찰이 발생할 경우 정전기가 게이트라인 또는 데이터라인에 발생하는 것을 더미 패턴이 차단하여 표시영역의 화소들 특히, 박막 트랜지스터에서 발생가능한 정전기 데미지를 방지하여 표시장치 또는 표시패널의 안정성을 높인다.
도 7 및 도 9에서 살펴본 바와 같이 더미 패턴에는 박막 트랜지스터 구조를 가지만 실제 화소를 제어하지는 않는 더미 박막 트랜지스터가 배치될 수 있다. 이는 표시영역의 게이트라인 또는 데이터라인에 수많은 박막 트랜지스터들이 일렬로 배치되는데, 표시영역의 최외곽에 위치하는 게이트라인 또는 데이터라인의 박막 트랜지스터는 정전기로 인한 데미지가 발생할 가능성이 높다. 따라서, 최외곽에 위치하는 게이트라인 또는 데이터라인에 연결된 박막 트랜지스터를 보호하기 위해서 표시영역의 최외곽에 위치하는 패드의 더미 패턴은 표시영역의 박막 트랜지스터와 동일한 구조를 가지도록 더미 박막 트랜지스터가 배치되어 마찰로 인한 정전기가 더미 패턴에서 발생하도록 유도하여, 표시영역 내의 박막 트랜지스터를 보호할 수 있다.
도 10은 본 발명의 일 실시예에 의한 중간 부분의 패드 영역에 더미 패턴이 형성된 구조를 보여주는 도면이다. 도 2의 게이트패드(230c, 230g) 및 게이트 패드에 형성된 더미 패턴을 살펴본다. 도 2의 게이트패드(230c, 230g)는 서로 마주보는 구성이며 동일한 게이트라인(센스라인 및 스캔라인)에 신호를 인가한다. 한편 도 2의 게이트패드(230c, 230g)는 표시영역(210)의 중앙부에 위치한다. 따라서, 더미 패턴(410)은 표시영역(210) 외부에만 형성된다.
도 11은 본 발명의 일 실시예에 의한 데이터 패드 영역에 더미 패턴이 형성된 구조를 보여주는 도면이다.
데이터 패드 영역은 앞서 살펴본 게이트 패드와 유사하게 신호영역과 비신호영역 사이에 더미패턴이 배치되어 있다. 데이터패드(220a)의 일부(1100)를 확대하면, 데이터라인(1101)의 신호영역(1131)에는 데이터라인(1101)이 형성되어 있으며, 신호영역(1131)의 외곽부인 비신호영역(1132)과 신호영역(1131) 사이에는 더미 패턴(1110)이 형성되어 있다. 따라서 데이터패드의 비신호영역(1132)에서 신호영역(1131)으로 마찰이 발생할 경우 정전기가 더미패턴(1110)에서 발생하므로 데이터라인에서의 정전기 발생을 차단한다. 앞서 게이트패드에서 살펴본 바와 같이 데이터패드의 더미패턴 역시 다양하게 구성될 수 있으며, 앞서 도 6 내지 도 10의 구성을 그대로 적용할 수 있다. 다만, 게이트 패드가 양측에 위치할 경우에는 최외곽에 위치하는 데이터패드의 최외곽 더미 패턴이 길게 연장되지는 않는다. 일 실시예로 도 2 또는 도 3에서 좌측의 게이트패드(230a~230d)만 위치할 경우 최우측의 데이터패드(220e)의 최외곽 더미 패턴은 도 6 내지 도 9와 같이 표시영역의 외곽에 연장될 수 있다.
도 12는 본 발명의 일 실시예에 의한 더미 패턴이 둘 이상 배치된 경우, 더미 패턴의 구조를 보여주는 도면이다. 도 5의 1200 부분을 확대하였다.
더미패턴(410a, 410b)는 모두 311과 동일한 패턴이다. 따라서 비신호영역에서 발생된 마찰(1250 방향)에서 패턴의 차이로 인한 정전기는 410b에서 먼저 발생하고 그 다음으로 410a에 발생한다. 따라서 신호영역의 배선(311)은 안전하게 보호된다. 적어도 신호영역의 최외곽 배선에 가장 인접한 더미 패턴(410a)은 311과 동일 또는 유사한 패턴으로 배치하여 311 배선을 보호할 수 있다. 배선의 패턴이 동일 또는 유사하다는 의미는 배선의 폭이 동일하거나 유사한 것을 일 실시예로 한다. 또한 신호영역의 배선의 폭이 일정한 간격마다 넓어지거나 좁아질 경우, 그러한 간격의 특징이 반영되거나 일부가 반영된 것을 배선의 패턴이 동일 또는 유사하다의 일 실시예가 된다. 따라서, 더미 패턴(410a)는 최외곽 배선(311)과 그 폭에 있어서 같거나 혹은 유사할 수 있다.
도 13은 본 발명의 다른 실시예에 의한 더미 패턴이 둘 이상 배치된 경우, 더미 패턴의 구조를 보여주는 도면이다. 도 5의 1200 부분을 확대하였다. 더미패턴(410c, 410d) 중에서 신호영역의 최외곽 배선(311)에 가장 인접한 더미 패턴(410c)은 최외곽 배선(311)의 패턴과 동일 또는 유사하게 형성할 수 있다. 한편 신호영역에서 보다 멀리 배치된 더미패턴(410d)는 다른 더미 패턴(410c)과 비교할 때 최외곽 배선(311)과 동일하지 않게 배치할 수 있다. 즉, 410d으로 지시되는 더미 패턴은 311 배선보다 폭이 더 좁게 구성할 수 있다. 또 다른 실시예로, 410d로 지시되는 더미패턴은 312 배선과 동일한 폭으로 형성될 수 있다. 즉, 게이트패드와 같이 센스라인과 스캔라인이 교대로 위치하고 최외곽에 위치한 신호영역의 배선(311)이 센스라인인 경우, 이에 가장 근접한 더미 패턴(410c)은 센스라인과 같은 패턴으로, 그리고 신호영역의 다른 배선(312)이 스캔라인인 경우, 더미 패턴(410d)은 스캔라인과 같은 패턴으로 배치될 수 있다.
정리하면, 더미 패턴은 상기 신호영역의 배선 중 상기 비신호영역에 가장 인접한 배선의 패턴과 동일한 패턴 또는 유사한 패턴을 가짐으로써, 비신호영역에서 신호영역으로 마찰이 발생할 경우, 신호영역의 최외곽 배선에서 발생가능한 정전기를 더미 패턴에서 대신 발생하도록 하여 신호영역의 최외곽 배선과 여기에 연결된 박막 트랜지스터에 데미지가 발생하지 않도록 한다.
또한, 더미 패턴을 둘 이상 배치할 경우, 모든 더미 패턴을 신호영역의 배선 중 상기 비신호영역에 가장 인접한 배선의 패턴과 동일 또는 유사한 패턴으로 형성할 수도 있다. 그러나, 신호영역의 배선들이 하나의 패턴이 아닐 경우, 즉, 도 13과 같이 신호영역의 제2배선(312), 제1배선(311), 제1더미 패턴(410c), 제2더미 패턴(410d)의 순서로 배치된 경우에 제1배선(311)과 제1더미패턴(410c)이 동일 또는 유사한 형상으로 배치되며, 제2배선(312)과 제2더미 패턴(410d)가 동일 또는 유사한 형상으로 배치될 수 있다. 즉, 제1더미 패턴(410c)이 제2더미 패턴(410d) 보다 제1배선(311)에 더 유사하도록 구성할 수 있다. 더미 패턴을 둘 이상 배치할 경우 신호영역에 가까이 배치된 더미 패턴이 신호영역의 배선에 더 유사한 형태를 가지도록 배치하여 더미 패턴에서도 정전기의 발생을 최소화하여 결과적으로 신호영역에 인접한 더미 패턴에서도 정전기가 발생하지 않도록 안정성을 높일 수 있다.
본 발명의 실시예에서는 게이트 패드 또는 데이터 패드의 신호영역 외곽에 더미 패턴을 배치하여 정전기에 기인하여 박막 트랜지스터의 불량을 제거하여 표시장치의 성능을 개선할 수 있다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 전술한 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시패널
120: 제1구동부 130: 제2구동부
140: 타이밍 컨트롤러 210: 표시영역
220, 230: 패드 310: 신호영역
320: 비신호영역 410: 더미패턴
610: 박막 트랜지스터 710: 더미 박막 트랜지스터

Claims (21)

  1. 게이트라인들, 데이터라인들, 상기 게이트라인들과 상기 데이터라인들에 연결되는 박막트랜지스터들, 및 상기 박막 트랜지스터들에 의해 구동되는 복수의 화소를 포함하는 표시영역과, 신호영역과 비신호영역을 포함하는 비표시영역을 포함하는 표시패널;
    상기 신호영역에 배치되는 제1배선과 제2배선;
    상기 비신호영역에 배치되는 제3배선;
    상기 제1배선 또는 상기 제2배선에 연결되는 적어도 하나의 패드를 포함하는 복수의 패드; 및
    상기 신호영역과 상기 비신호영역 사이에 배치되는 더미 패턴을 포함하고,
    상기 제1배선은 상기 표시영역에서 상기 데이터라인 또는 상기 게이트라인에 연결되고,
    상기 제1배선과 상기 제2배선은 교번적으로 위치하는 표시장치.
  2. 제1항에 있어서,
    상기 더미 패턴은
    상기 신호영역의 가장 외곽에 배치된 상기 제2배선의 패턴과 동일한 패턴인 표시장치.
  3. 제2항에 있어서,
    상기 더미 패턴은 제1더미패턴과 제2더미패턴을 포함하고, 상기 신호영역의 가장 외곽에 배치된 상기 제2배선, 상기 제1더미패턴 및 상기 제2더미패턴은 순차적으로 배치되는 표시장치.
  4. 제1항에 있어서,
    상기 더미 패턴의 일단은 상기 복수의 패드 중 제1패드 또는 제2패드의 외부로 확장되고, 상기 표시영역의 외부에 제1방향 또는 제2방향으로 배치된 표시장치.
  5. 제4항에 있어서,
    상기 더미패턴 상에 배치되는 더미 박막 트랜지스터를 더 포함하고, 상기 더미 박막 트랜지스터는 상기 더미 패턴과 가장 인접한 상기 표시영역에서 상기 게이트 라인과 상기 데이터라인에 연결되는 상기 박막 트랜지스터와 동일한 구조를 구비하는 표시장치.
  6. 제1항에 있어서,
    상기 게이트 라인은 센싱 박막 트랜지스터에 연결된 센스라인 또는 구동 박막 트랜지스터에 연결된 스캔라인인 표시장치.
  7. 제1항에 있어서,
    상기 더미 패턴의 폭은 상기 데이터라인에 연결된 상기 제1배선의 폭보다 얇은 표시장치.
  8. 제1항에 있어서,
    상기 제3배선은 고전압(EVDD)라인 또는 저전압(EVSS)라인인 표시장치.
  9. 제1항에 있어서,
    상기 제3배선과 연결되는 인접 패드를 더 포함하는 표시장치.
  10. 제9항에 있어서,
    상기 복수의 패드 중 적어도 하나는 상기 인접 패드와 서로 인접한 표시장치.
  11. 제1항에 있어서,
    상기 복수의 패드 중 적어도 하나는 상기 표시패널의 제1측 또는 상기 표시패널의 상기 제1측의 반대측인 제2측에 형성되는 게이트 패드인 표시장치.
  12. 게이트라인들, 데이터라인들, 상기 게이트라인들과 상기 데이터라인들에 연결되는 박막트랜지스터들, 및 상기 박막 트랜지스터들에 의해 구동되는 복수의 화소를 포함하는 표시영역,
    신호영역과 비신호영역을 포함하는 비표시영역;
    상기 신호영역에 배치되는 제1배선과 제2배선;
    상기 비신호영역에 배치되는 제3배선;
    상기 제1배선 또는 상기 제2배선에 연결되는 적어도 하나의 패드를 포함하는 복수의 패드; 및
    상기 신호영역과 상기 비신호영역 사이에 배치되는 더미 패턴을 포함하고,
    상기 제1배선은 상기 표시영역에서 상기 데이터라인 또는 상기 게이트라인에 연결되고,
    상기 제1배선과 상기 제2배선은 교번적으로 위치하는 표시패널.
  13. 제12항에 있어서,
    상기 더미 패턴은
    상기 신호영역의 가장 외곽에 배치된 상기 제2배선의 패턴과 동일한 패턴인 표시패널.
  14. 제13항에 있어서,
    상기 더미 패턴은 제1더미패턴과 제2더미패턴을 포함하고, 상기 신호영역의 가장 외곽에 배치된 상기 제2배선, 상기 제1더미패턴 및 상기 제2더미패턴은 순차적으로 배치되는 표시패널.
  15. 제12항에 있어서,
    상기 더미패턴 상에 배치되는 더미 박막 트랜지스터를 더 포함하고, 상기 더미 박막 트랜지스터는 상기 더미 패턴과 가장 인접한 상기 표시영역에서 상기 게이트 라인과 상기 데이터라인에 연결되는 상기 박막 트랜지스터와 동일한 구조를 구비하는 표시패널.
  16. 제12항에 있어서,
    상기 게이트 라인은 센싱 박막 트랜지스터에 연결된 센스라인 또는 구동 박막 트랜지스터에 연결된 스캔라인인 표시패널.
  17. 제12항에 있어서,
    상기 더미 패턴의 폭은 상기 데이터라인에 연결된 상기 제1배선의 폭보다 얇은 표시패널.
  18. 제12항에 있어서,
    데이터 신호 영역에 배치되어 있는 상기 제1배선에 연결되는 데이터 패드는 상기 데이터라인과 연결되며,
    제1비신호영역에 배치되어 있는 제1비신호라인은 데이터라인과 연결되어 있지 않고,
    상기 데이터패드의 상기 제1비신호영역은 상기 신호영역의 외곽에 위치하는 표시패널.
  19. 제12항에 있어서,
    상기 제3배선은 고전압(EVDD)라인 또는 저전압(EVSS)라인인 표시패널.
  20. 제12항에 있어서,
    상기 제3배선과 연결되는 인접 패드를 더 포함하는 표시패널.
  21. 제12항에 있어서,
    상기 데이터라인은 기판 상에 배치되고,
    상기 복수의 패드 중 적어도 하나는 상기 기판의 제1측 또는 표시패널의 제1측과 반대인 제2측에 형성되는 게이트 패드이고,
    상기 복수의 패드 중 적어도 다른 하나는 상기 기판에 형성되는 데이터 패드인 표시패널.
KR1020210051786A 2014-12-29 2021-04-21 정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치 KR102291361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210051786A KR102291361B1 (ko) 2014-12-29 2021-04-21 정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140192171A KR102246382B1 (ko) 2014-12-29 2014-12-29 정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치
KR1020210051786A KR102291361B1 (ko) 2014-12-29 2021-04-21 정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140192171A Division KR102246382B1 (ko) 2014-12-29 2014-12-29 정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20210046635A KR20210046635A (ko) 2021-04-28
KR102291361B1 true KR102291361B1 (ko) 2021-08-20

Family

ID=75721265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210051786A KR102291361B1 (ko) 2014-12-29 2021-04-21 정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치

Country Status (1)

Country Link
KR (1) KR102291361B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101839334B1 (ko) * 2011-12-07 2018-03-19 엘지디스플레이 주식회사 액정 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20210046635A (ko) 2021-04-28

Similar Documents

Publication Publication Date Title
KR102246382B1 (ko) 정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치
KR101330421B1 (ko) 게이트 인 패널 구조의 액정표시장치
EP2952957B1 (en) Display panel and display apparatus having the same
US9398687B2 (en) Display device including line on glass
US9195103B2 (en) Display device
KR102534149B1 (ko) 표시 장치, 그것의 제조 방법, 및 멀티 표시 장치
US9671658B2 (en) Liquid crystal display
US10332440B2 (en) Display device
JP6147533B2 (ja) 表示装置
KR102190339B1 (ko) 표시 장치
KR102477744B1 (ko) 표시패널 및 표시장치
KR20150129179A (ko) 액정 표시 장치
KR20180079550A (ko) 표시패널
KR102268255B1 (ko) 표시 장치
KR102291361B1 (ko) 정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치
KR20080002336A (ko) 액정표시장치
JP5301241B2 (ja) 液晶パネルユニット、ディスプレイ装置及びその製造方法
KR20070077989A (ko) 박막 트랜지스터 기판 및 이를 포함한 액정 표시 패널
US10074324B2 (en) Liquid crystal display panel and liquid crystal display device
JP6164554B2 (ja) 表示装置
KR102201224B1 (ko) 디스플레이 패널
KR20160053234A (ko) 표시장치
KR20160060186A (ko) 액정표시패널
KR20170051779A (ko) 표시패널 및 표시장치
KR20170079757A (ko) 표시장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right