KR102290524B1 - 반도체 공정 진단 센서 장치 및 이의 제조 방법 - Google Patents

반도체 공정 진단 센서 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102290524B1
KR102290524B1 KR1020190078621A KR20190078621A KR102290524B1 KR 102290524 B1 KR102290524 B1 KR 102290524B1 KR 1020190078621 A KR1020190078621 A KR 1020190078621A KR 20190078621 A KR20190078621 A KR 20190078621A KR 102290524 B1 KR102290524 B1 KR 102290524B1
Authority
KR
South Korea
Prior art keywords
sensor device
semiconductor process
lower case
electronic component
circuit board
Prior art date
Application number
KR1020190078621A
Other languages
English (en)
Other versions
KR20210002844A (ko
Inventor
배정운
전호승
송정섭
Original Assignee
주식회사 이큐셀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이큐셀 filed Critical 주식회사 이큐셀
Priority to KR1020190078621A priority Critical patent/KR102290524B1/ko
Publication of KR20210002844A publication Critical patent/KR20210002844A/ko
Application granted granted Critical
Publication of KR102290524B1 publication Critical patent/KR102290524B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

본 발명은, 일면에 안착홈이 형성되는 하부 케이스와, 전자 부품을 실장하며 안착홈에 배치되는 회로 기판과, 일면에 전자 부품이 삽입되는 삽입홈이 형성되며 하부 케이스와 합착되는 상부 케이스와, 하부 케이스 및 상부 케이스의 일면 중 적어도 하나에 배치되는 금속층을 포함하는 반도체 공정 진단 센서 장치를 제공한다.

Description

반도체 공정 진단 센서 장치 및 이의 제조 방법{Sensor Mounted Wafer And Manufacturing Method Thereof}
본 발명은 반도체 공정 진단 센서 장치 및 이의 제조 방법에 관한 것으로, 특히 보다 정밀하게 온도를 센싱할 수 있는 반도체 공정 진단 센서 장치 및 이의 제조 방법에 관한 것이다.
반도체 제조에는 일반적으로 광학, 증착과 성장 및 식각 공정 등 다수의 공정을 거친다.
반도체 제조 공정에는 각 공정에서 공정 조건과 장비의 작동 상태를 주의 깊게 모니터링해야 한다. 예를 들면, 챔버나 웨이퍼의 온도, 가스 주입 상태, 압력 상태 또는 플라스마 밀도나 노출 거리 등을 제어하면서 최적의 반도체 수율을 위해 정밀한 모니터링이 필수적이다.
온도, 플라즈마, 압력, 유량 및 가스 등과 관련된 공정 조건에 오차가 발생하거나 장비가 오동작 하는 경우에는 불량이 다수 발생하여 전체 수율에 치명적이다.
한편, 종래 기술에서는 반도체 제조에서 챔버 내의 공정 조건을 간접적으로 측정하였으나 반도체 수율 향상을 위해 챔버의 내부 조건이나 그 챔버에 로딩된 웨이퍼의 상태 등을 직접 측정하기 위한 연구가 개발되고 있다. 그 중 하나가 웨이퍼의 온도 센싱 기술로서 SOW(Sensor On Wafer)가 개발 되었다.
SOW(Sensor On Wafer)는 테스트용 웨이퍼 상에 온도 센서를 장착하고, 이 온도 센서를 이용하여 반도체 제조 공정에서의 온도를 챔버 내에서 직접 센싱하는 기술이다. 이와 같은 SOW(Sensor On Wafer)에 있어서, 온도를 보다 정밀하게 센싱할 수 있는 기술이 필요한 실정이다.
본 발명은, 반도체 공정 진단 센서 장치가 로딩된 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 정밀하게 센싱할 수 있는 반도체 공정 진단 센서 장치 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 온도 상승으로 인해 발생하는 센서 장치 휨 현상을 방지할 수 있는 반도체 공정 진단 센서 장치 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명은 전술한 목적을 달성하기 위하여, 일면에 안착홈이 형성되는 하부 케이스와, 전자 부품을 실장하며 안착홈에 배치되는 회로 기판과, 일면에 전자 부품이 삽입되는 삽입홈이 형성되며 하부 케이스와 합착되는 상부 케이스와, 하부 케이스 및 상부 케이스의 일면 중 적어도 하나에 배치되는 금속층을 포함하는 반도체 공정 진단 센서 장치를 제공한다.
여기서, 금속층은, 하부 케이스 및 회로 기판 사이에 배치되는 제1 금속층과, 회로 기판 및 상부 케이스 사이에 배치되는 제2 금속층을 포함할 수 있다.
또한, 본 발명의 반도체 공정 진단 센서 장치는, 열전도성 물질을 포함하며, 상기 안착홈 및 삽입홈 내부에 배치되는 접착층을 더 포함할 수 있다.
또한, 전자 부품은 센서, IC(Integrated Circuit) 칩 및 배터리 중 적어도 하나를 포함할 수 있다.
또한, 접착층의 열팽창계수는 하부 케이스 및 상부 케이스 보다 작거나 하부 케이스 및 상부 케이스와 동일할 수 있다.
또한, 접착층은 전자 부품을 감싸는 형태로 배치될 수 있다.
또한, 전자 부품의 하부는 안착홈 내부에 위치하고, 전자 부품의 상부는 삽입홈 내부에 위치할 수 있다.
또한, 안착홈은 회로 기판과 대응하는 형상으로 형성되고, 삽입홈은 전자 부품과 대응하는 형상으로 형성될 수 있다.
또한, 회로 기판은, 동심원 형태를 갖는 안테나 기판과, 안테나 기판의 외측원에서 외측으로 연장되며 방사형으로 배열되는 복수의 센서 기판을 포함할 수 있다.
또한, 안테나 기판의 내측원에는 충전 안테나가 코일 형태로 구비되고, 안테나 기판의 외측원에는 통신 안테나가 코일 형태로 구비되고, 센서 기판에는 복수의 센서가 구비될 수 있다.
또한, 금속층은 안테나 기판이 배치되는 영역을 제외한 나머지 영역에 배치될 수 있다.
또한, 회로 기판은 센서 기판이 안테나 기판에서 연장되는 영역에 배치되는 제어 기판을 더 포함할 수 있다.
또한, 제어 기판에는 제어 IC(Integrated Circuit)칩, 통신 IC칩, 충전 IC칩 및 메모리 중 적어도 하나를 구비할 수 있다.
또한, 본 발명은, 회로 기판에 센서, IC(Integrated Circuit) 칩 및 배터리 중 적어도 하나를 포함하는 전자 부품을 실장하는 단계와, 하부 케이스 일면에 회로 기판과 대응하는 형상으로 안착홈을 형성하는 단계와, 상부 케이스 일면에 전자 부품과 대응하는 형상으로 삽입홈을 형성하는 단계와, 하부 케이스 및 상부 케이스의 일면 중 적어도 하나에 금속층을 형성하는 단계와, 안착홈에 회로 기판을 안착하는 단계와, 회로 기판이 안착된 안착홈에 열전도성 물질을 포함하는 접착제를 도포하고 이를 경화하는 단계와, 삽입홈에 접착제를 도포하고, 삽입홈에 전자 부품이 삽입되도록 하부 케이스 및 상부 케이스를 합착하는 단계를 반도체 공정 진단 센서 장치 제조 방법을 제공한다.
여기서, 금속층을 형성하는 단계는, 안착홈이 형성된 하부 케이스 일면에 제1 금속층을 형성하는 단계와, 삽입홈이 형성된 상부 케이스 일면에 제2 금속층을 형성하는 단계를 포함할 수 있다.
또한, 하부 케이스 및 상부 케이스를 합착하는 단계는, 삽입홈은 위를 향하도록 하고, 안착홈은 아래를 향하도록 하여 하부 케이스 및 상부 케이스를 합착하는 단계일 수 있다.
또한, 하부 케이스 및 상부 케이스를 합착하는 단계는, 합착 과정에서 전자 부품으로 인해 삽입홈에 도포된 접착제가 하부 케이스 및 상부 케이스의 합착면으로 퍼지는 단계와, 합착면으로 퍼진 접착제를 경화하는 단계를 포함할 수 있다.
또한, 본 발명의 반도체 공정 진단 센서 장치 제조 방법은, 동심원 형태를 갖는 안테나 기판과, 안테나 기판의 외측원에서 외측으로 연장되며 방사형으로 배열되는 복수의 센서 기판을 포함하는 회로 기판을 생성하는 단계를 더 포함할 수 있다.
또한, 금속층을 형성하는 단계는, 안테나 기판이 배치되는 영역을 제외한 나머지 영역에 형성하는 단계일 수 있다.
본 발명에 따르면, 센서 장치 내부에 금속층을 구비하여 열을 효과적으로 분산시킴으로써, 각 센서의 위치 별 온도 편차를 효과적으로 줄일 수 있고, 이를 통해 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 위치 별로 정밀하게 센싱할 수 있는 이점이 있다.
또한, 본 발명에 따르면, 금속층이 전자 부품을 둘러싸기 때문에 EMI(Electromagnetic Interference)를 차폐하여 전자 부품을 보호할 수 있다.
또한, 본 발명에 따르면, 금속층을 안테나 기판이 배치되는 영역에 배치하지 않음으로써, 금속 재질로 이루어진 금속층에 의해 발생되는 통신 교란 또는 충전 방해를 방지할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 열전도도가 비교적 높은 접착층이 센서를 감싸는 형태로 배치됨으로써, 반도체 공정 진단 센서 장치가 로딩된 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 정밀하게 센싱할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 센서가 수용되는 센서 장치의 안착홈 및 삽입홈 내부에 기공이 포함되지 않도록 접착층을 배치함으로써, 온도 상승에 따른 기공 팽창으로 인해 발생하는 센서 장치 휨(Warpage) 현상을 방지할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 센서가 수용되는 센서 장치의 안착홈 및 삽입홈 내부에 열팽창계수가 비교적 작은 접착층을 배치함으로써, 온도 상승에 따른 제1 접착층 팽창으로 인해 발생하는 센서 장치 휨 현상을 방지할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 사시도이다.
도 2는 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치에 구비된 회로 기판의 사시도이다.
도 3은 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 하부 케이스의 평면도이다.
도 4는 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 상부 케이스의 평면도이다.
도 5는 도 3의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
도 6은 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 단면도로서, 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도 7a 내지 도 7j는 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법의 순서도이다.
이하, 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략할 수 있고, 명세서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 부호를 사용할 수 있다.
본 발명의 일 실시 예에서, “또는”, “적어도 하나” 등의 표현은 함께 나열된 단어들 중 하나를 나타내거나, 또는 둘 이상의 조합을 나타낼 수 있다. 예를 들어, “A 또는 B”, “A 및 B 중 적어도 하나”는 A 또는 B 중 하나만을 포함할 수 있고, A와 B를 모두 포함할 수도 있다.
도 1은 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 사시도이고, 도 2는 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치에 구비된 회로 기판의 사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는 하부 케이스(100), 회로 기판(200) 및 상부 케이스(300)을 포함하여 구성될 수 있다.
하부 케이스(100) 및 상부 케이스(300)는 원판형으로 형성될 수 있으며, 동일한 재질로 이루어질 수 있다. 특히, 하부 케이스(100) 및 상부 케이스(300)는 전기적 특성이 우수한 재질로서 실리콘(Si) 및 갈륨 아세나이드(GaAs) 등을 포함할 수 있다.
회로 기판(200)은, 전자 부품(240)을 실장하며, 하부 케이스(100) 및 상부 케이스(300) 사이에 배치된다. 또한, 회로 기판(200)은, 안테나 기판(210), 센서 기판(220) 및 제어 기판(250)을 포함하여 구성될 수 있다. 여기서, 전자 부품(240)은 전자 회로의 구성품으로서, 센서(241), IC(Integrated Circuit) 칩(242, 243, 244) 및 배터리(미도시) 중 적어도 하나를 포함할 수 있다.
또한, 도면에는 도시하지 않았지만, 회로 기판(200)은, PCB(Printed Circuit Board)로서, 센서(241), IC칩(242, 243, 244) 및 배터리(미도시)가 전기적으로 연결되도록 배선이 인쇄되어 있다.
안테나 기판(210)은 회로 기판(200) 중앙에 동심원 형태로 구비될 수 있다. 이와 같은, 안테나 기판(210)의 내측원(212)에는 충전 안테나(231)가 구비되고, 외측원(211)에는 통신 안테나(232)가 구비될 수 있다. 또한, 충전 안테나(231) 및 통신 안테나(232)는 안테나 기판(210)에 인쇄된 형태로 형성될 수 있다.
센서 기판(220)은, 복수 개로 구비되어, 안테나 기판(210)의 외측원(211)에서 외측으로 연장되며 방사형으로 배열될 수 있다. 그리고, 센서 기판(220)에는 복수의 센서(241)가 구비될 수 있다.
여기서, 복수의 센서(241)는 반도체 공정 진단 센서 장치의 정해진 센싱 위치에 내장되어 해당 위치에서 반도체 공정 모니터링을 위한 센싱을 수행한다. 구체적으로, 센서(241)는 센서 기판(220)의 일단(안테나 기판(210)과 연결되는 지점)에서 타단까지 일정 간격으로 배치될 수 있다.
이와 달리, 도 2에 도시한 바와 같이, 센서 기판(220)을 일단부, 타단부 및 중앙부로 구분하였을 때, 일단부, 중앙부 및 타단부에 센서(241)가 구비된 제1 센서 기판과, 일단부를 제외한 중앙부 및 타단부에 센서(241)가 구비된 제2 센서 기판이 교대로 배열될 수 있다. 이와 같이 제1 센서 기판 및 제2 센서 기판이 교대로 배열되기 위해 센서 기판(220)은 짝수 개로 구비될 수 있다.
또한, 센서(241)는 반도체 공정 진단 센서 장치 중심에서의 온도를 센싱하기 위해 회로 기판(200) 중심에 추가로 구비될 수 있다.
또한, 센서(241)는 온도 센서 및 압력 센서 등을 포함할 수 있으며 다양한 반도체 공정 환경을 센싱할 수 있다. 예를 들어, 센서(241)는 반도체 공정 진단 센서 장치가 로딩된 챔버 내부 상태(온도, 압력 및 기체 등)나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 상태(온도 등)를 센싱할 수 있다.
제어 기판(250)은, 안테나 기판(210)이 배치된 반도체 공정 진단 센서 장치 중앙에 배치될 경우 통신 교란 또는 충전 방해를 일으킬 수 있기 때문에, 반도체 공정 진단 센서 장치 중앙 보다는 센서 기판(220)이 안테나 기판(210)에서 연장되는 영역에 배치되는 것이 바람직하다.
이와 같은, 제어 기판(250)에는 제어 IC(Integrated Circuit)칩(242), 통신 IC칩(243), 충전 IC칩(미도시) 및 메모리(244) 중 적어도 하나를 구비할 수 있다.
통신 IC칩(243)은 외부와의 무선 통신을 위한 구성으로 센서(241)에 의해 센싱된 센싱 정보를 무선으로 송신하고, 센서(241)의 동작을 제어하기 위한 제어 정보를 무선으로 수신한다.
여기서, 제어 정보는 반도체 공정 진단 센서 장치가 사용될 공정과 그 공정에 요구되는 조건을 포함할 수 있다. 예를 들어, 제어 정보는 반도체 공정 진단 센서 장치가 어느 공정에 사용되는지를 정의하고, 그 정의된 공정에서의 센싱 온도, 센싱 시간 및 센싱 방식 등에 대한 설정 값을 포함할 수 있다.
제어 IC(242)는 제어 정보를 이용하여 센서(241)의 동작을 제어할 수 있다. 즉, 제어 IC(242)는 제어 정보에 포함된 설정 값에 기반하여 센서(241)가 동작하도록 제어할 수 있다.
통신 IC칩(243)은 외부와 무선 통신을 수행하기 위해 통신 안테나(232)에 연결된다. 여기서, 통신 안테나(232)는 나선 루프의 코일 형태로 이루어지며 회로 기판(200)의 중앙에 고리 형상으로 형성될 수 있으나 이에 한정되는 것은 아니다.
센서 기판(220)은 배터리(미도시)가 장착되는 배터리 단자(245a)를 구비할 수 있다. 여기서, 배터리(미도시)는, 센서(241), 통신 IC칩(243) 및 제어 IC칩(242)을 포함하여 반도체 공정 진단 센서 장치에 구비되는 구성 요소들의 구동을 위한 전원을 공급한다.
충전 IC칩(미도시)은 배터리(미도시)에 대한 무선 충전을 수행하며, 무선 충전을 위해 충전 안테나(231)와 연결된다. 여기서, 충전 안테나(231)는 나선 루프의 코일 형태로 이루어지며, 회로 기판(200)의 중앙에 원형으로 형성될 수 있으나 이에 한정되는 것은 아니다.
메모리(244)는 센서(241)의 동작을 제어하기 위한 제어 정보를 저장하고, 센서(241)에 의해 센싱된 센싱 정보를 저장할 수 있다. 또한, 메모리(244)는 반도체 공정 진단 센서 장치가 사용된 공정을 기록한 로그 데이터를 저장할 수 있다.
여기서, 로그 데이터는 반도체 공정 진단 센서 장치가 어떤 공정에서 어떤 조건으로 사용되었는지에 대한 정보를 포함할 수 있다
도 3은 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 하부 케이스의 평면도이고, 도 4는 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 상부 케이스의 평면도이고, 도 5는 도 3의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
도 3 내지 도 5를 참조하면, 금속층(150, 350)이 하부 케이스(100) 및 상부 케이스(300)의 일면에 각각 배치되는 것으로 도시하였지만, 이에 한정되는 것은 아니며, 하부 케이스(100) 및 상부 케이스(300)의 일면 중 적어도 하나에 배치되면 족하다.
도 3 및 도 5를 참조하면, 하부 케이스(100)는, 일면에 회로 기판(200)이 안착되는 안착홈(110)이 회로 기판(200)과 대응하는 형상으로 형성된다. 구체적으로, 안착홈(110)은, 동심원 형태의 안테나 기판(210)의 하부면과 대응하는 형상과, 방사형의 센서 기판(220)의 하부면과 대응하는 형상과, 제어 기판(250)의 하부면과 대응하는 형상으로 각각 형성될 수 있다.
또한, 안착홈(110)이 형성된 하부 케이스(100) 일면에는 제1 금속층(150)이 배치된다. 여기서, 제1 금속층(150)은 티나늄(Ti) 및 구리(Cu) 등의 열전도성이 비교적 우수한 금속 재질로 이루어질 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 제1 금속층(150)은 티나늄(Ti), 구리(Cu) 및 티타늄(Ti)의 적층 구조로 배치될 수 있으며, 이 경우 티타늄(Ti)의 두께는 500Å, 구리(Cu)의 두께는 10000~20000Å로 형성될 수 있다.
이와 같은, 제1 금속층(150)은 안테나 기판(210)이 배치되는 영역을 제외한 나머지 영역에 배치될 수 있다. 즉, 제1 금속층(150)은 안테나 기판(210)이 안착되는 영역에는 배치되지 않고, 센서 기판(220) 및 제어 기판(250)이 안착되는 영역을 포함한 나머지 영역에만 배치될 수 있다.
도 4 및 도 5를 참조하면, 상부 케이스(300)는, 전자 부품(240)이 삽입되는 삽입홈(320)이 전자 부품(240)과 대응하는 형상으로 형성된다. 구체적으로, 삽입홈(310)은 회로 기판(200)에 전자 부품(240)이 실장된 위치에 전자 부품(240) 상부면과 대응하는 형상으로 형성될 수 있다.
또한, 삽입홈(310)이 형성된 상부 케이스(300) 일면에는 제2 금속층(350)이 배치된다. 여기서, 제2 금속층(350)은 티나늄(Ti) 및 구리(Cu) 등의 열전도성이 비교적 우수한 금속 재질로 이루어질 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 제2 금속층(350)은 티나늄(Ti), 구리(Cu) 및 티타늄(Ti)의 적층 구조로 배치될 수 있으며, 이 경우 티타늄(Ti)의 두께는 500Å, 구리(Cu)의 두께는 10000~20000Å로 형성될 수 있다.
제2 금속층(350)은 안테나 기판(210)이 배치되는 영역을 제외한 나머지 영역에 배치될 수 있다. 즉, 제2 금속층(350)은 하부 케이스(100) 및 상부 케이스(300) 합착 시 제1 금속층(150)과 대칭적인 형상으로 형성될 수 있다.
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는, 상부 및 하부 케이스(100, 300)가 합착되는 일면에 각각 제1 및 제2 금속층(150, 350)을 배치하여, 열을 효과적으로 분산시킴으로써, 각 센서(241)의 위치 별 온도 편차를 효과적으로 줄일 수 있고, 이를 통해 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 위치 별로 정밀하게 센싱할 수 있는 이점이 있다.
또한, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는, 제1 및 제2 금속층(150, 350)이 전자 부품(240)을 둘러싸기 때문에 EMI(Electromagnetic Interference)를 차폐하여 전자 부품(240)을 보호할 수 있다.
또한, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는, 제1 및 제2 금속층(150, 350)을 안테나 기판(210)이 배치되는 영역에 배치하지 않음으로써, 금속 재질로 이루어진 제1 및 제2 금속층(150, 350)에 의해 발생되는 통신 교란 또는 충전 방해를 방지할 수 있다.
전술한 안착홈(110) 및 삽입홈(310)은 Ÿ‡ 에칭(Wet etching) 기법으로 형성되는 것이 바람직하지만, 이에 한정되는 것은 아니다. 또한, 제1 및 제2 금속층(150, 350)은 다양한 증착 기법으로 하부 케이스(100) 및 상부 케이스(300) 일면에 증착될 수 있다.
도 6은 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 단면도로서, 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도 6을 참조하면, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는, 하부 케이스(100), 회로 기판(200), 상부 케이스(300), 금속층(150, 350) 및 제1 접착층(121)을 포함하여 구성될 수 있다.
금속층(150, 350)은 하부 케이스(100) 및 상부 케이스(300)의 일면 중 적어도 하나에 배치될 수 있다. 이하에서는 금속층(150, 350)이 하부 케이스(100) 및 상부 케이스(300)의 일면에 각각 배치되는 경우를 일예로 설명하겠다.
도 6에 도시한 바와 같이, 금속층(150, 350)은, 하부 케이스(100) 및 회로 기판 사이(200)에 배치되는 제1 금속층(150)과, 회로 기판(200) 및 상부 케이스(300) 사이에 배치되는 제2 금속층(350)을 포함할 수 있다.
하부 케이스(100)는 일면에 안착홈(110)이 형성되며, 안착홈(110)이 형성된 하부 케이스(100) 일면에 제1 금속층(150)이 배치된다.
회로 기판(200)은, 전자 부품(240)을 실장하며, 안착홈(110) 내 제1 금속층(150) 상부에 배치된다. 여기서, 전자 부품(240)은 회로 기판(200)의 배선에 솔더링(Soldering)되고, 회로 기판(200)은 접착제에 의해 하부 케이스(100)의 안착홈(110) 내 제1 금속층(150) 상부에 부착될 수 있다.
상부 케이스(300)는, 일면에 전자 부품(240)이 삽입되는 삽입홈(310)이 형성되며, 삽입홈(310)이 형성된 상부 케이스(300) 일면에 제2 금속층(350)이 배치된다.
여기서, 상부 케이스(300)는 전자 부품(240)의 상부가 삽입홈(310)에 삽입되도록 하부 케이스(100)와 합착된다. 이에 따라, 삽입홈(310) 내 제2 금속층(350)은 전자 부품(240)의 상부를 감싸게 되고, 안테나 기판(210)을 제외한 나머지 기판들(220, 250)은 제1 및 제2 금속층(150, 350)에 의해 둘러 싸이게 된다.
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는, 상부 및 하부 케이스(100, 300)가 합착되는 일면에 각각 제1 및 제2 금속층(150, 350)을 배치하여, 열을 효과적으로 분산시킴으로써, 각 센서(241)의 위치 별 온도 편차를 효과적으로 줄일 수 있고, 이를 통해 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 위치 별로 정밀하게 센싱할 수 있는 이점이 있다.
또한, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는, 제1 및 제2 금속층(150, 350)을 안테나 기판(210)이 배치되는 영역에 배치하지 않음으로써, 금속 재질로 이루어진 제1 및 제2 금속층(150, 350)에 의해 발생되는 통신 교란 또는 충전 방해를 방지할 수 있다.
한편, 전술한 제1 금속층(150)의 배치 형태로 인해 하부 케이스(100) 및 회로 기판(200) 간 유격이 발생될 수 있으며, 이 유격된 영역에는 후술할 제1 접착층(121)이 배치될 수 있다. 마찬가지로, 제2 금속층(350)의 배치 형태로 인해 하부 케이스(100) 및 상부 케이스(300) 간 유격이 발생될 수 있으며, 이 유격된 영역에는 후술할 제1 접착층(121)이 배치될 수 있다.
제1 접착층(121)은, 하부 케이스(100) 및 상부 케이스(300) 사이 특히, 안착홈(110) 및 삽입홈(310) 내부에 배치된다. 여기서, 제1 접착층(121)은 경도가 shore A40 이하이고, 연신률이 30% 이상인 Si 계열 물질로 이루어질 수 있다.
하부 케이스(100) 및 상부 케이스(300)가 합착되면, 제1 접착층(121)은 안착홈(110) 및 삽입홈(310)에 완전히 채워져 전자 부품(240)을 감싸는 형태로 배치됨으로써, 하부 케이스(100)와 상부 케이스(300)가 합착된 상태에서, 안착홈(110) 및 삽입홈(310) 내부에 기공이 포함되지 않도록 하는 것을 특징으로 한다.
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는 안착홈(110) 및 삽입홈(310) 내부에 기공이 포함되지 않도록 제1 접착층(121)을 배치함으로써, 온도 상승에 따른 기공 팽창으로 인해 발생하는 센서 장치 휨(Warpage) 현상을 방지할 수 있다.
또한, 제1 접착층(121)은 열팽창계수가 하부 케이스(100) 및 상부 케이스(300) 보다 작거나 하부 케이스(100) 및 상부 케이스(300)와 동일한 것을 특징으로 한다.
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는 열팽창계수가 비교적 작은 제1 접착층(121)을 안착홈(110) 및 삽입홈(310) 사이에 배치함으로써, 온도 상승에 따른 제1 접착층(121) 팽창으로 인해 발생하는 센서 장치 휨(Warpage) 현상을 방지할 수 있다.
본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는, 전자 부품(240)이 실장된 영역 즉, 솔더링 영역에 배치되는 제2 접착층(122)을 더 포함하여 구성될 수 있다. 여기서, 솔더링 영역은 회로 기판(200)과 전자 부품(240) 사이의 빈 공간을 포함하게 되는데, 제2 접착층(122)은 이 빈 공간에 접착제를 언더필(Underfill) 공정으로 채워 넣어 형성된 것으로, 회로 기판(200)에 전자 부품(240)을 견고하게 고정하는 역할을 수행함으로써, 센서 장치 휨 현상으로 인해 발생되는 전자 부품(240)의 박리를 방지할 수 있다.
제2 접착층(122)은 경도 shore D50 이상이고, 연신률이 5% 이하인 접촉 에폭시 물질로 이루어질 수 있다.
본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는 제1 접착층(121)의 열전도도가 제2 접착층(122) 보다 더 높은 것을 특징으로 한다. 예를 들어, 제1 접착층(121)의 열전도도는 0.8W/m*K 이상일 수 있다. 이를 위해, 제1 접착층(121)은 별도의 열전도성 물질을 포함할 수 있다, 그리고, 이 열전도성 물질은 전자 부품(240)의 쇼트(Shrot)를 방지하기 위해 도전성이 없는 물질인 것이 바람직하다.
구체적으로, 제1 접착층(121)은 안착홈(110) 및 삽입홈(310)에 완전히 채워진 형태로 배치되어 센서(241)를 감싸게 되는데, 열전도도가 비교적 높은 제1 접착층(121)을 이와 같은 형태로 배치함으로써, 반도체 공정 진단 센서 장치가 로딩된 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 정밀하게 센싱할 수 있게 된다. 반면, 제2 접착층(122)은 센서(241)의 온도 센싱을 정밀하게 하는 구성이 아니라 전자 부품(240)을 회로 기판(200)에 견고히 고정시키는 역할을 수행하는 구성으로 열전도도가 비교적 낮더라도 무방하다.
도 6을 참조하면, 하부 케이스(100)와 상부 케이스(200)가 합착되고 나면, 전자 부품(240)의 하부는 하부 케이스(100)의 안착홈(110) 내부에 위치하게 되고, 전자 부품(240)의 상부는 상부 케이스(300)의 삽입홈(310) 내부에 위치할 수 있다.
한편, 도면과 달리, 상부 케이스(300)의 삽입홈(310)의 크기를 전자 부품(240) 보다 더 크게 형성하고, 삽입홈(310)의 깊이도 하부 케이스(100)와 상부 케이스(300) 합착 시 전자 부품(240)이 삽입홈(310) 내 제2 금속층(350)과 맞닿지 않도록 형성할 수도 있다.
도 7a 내지 도 7j는 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법의 순서도이다.
이하, 도 1 내지 도 7j를 참조하여, 본 발명의 실시예에 다른 반도체 공정 진단 센서 장치 제조 방법을 설명하되, 전술한 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치와 동일한 내용에 대해서는 생략하겠다.
먼저, 도 2를 참조하면, 동심원 형태를 갖는 안테나 기판(210)과, 안테나 기판(210)의 외측원에서 외측으로 연장되며 방사형으로 배열되는 복수의 센서 기판(220)과, 센서 기판(220)이 안테나 기판(210)에서 연장되는 영역에 제어 기판(250)을 포함하는 회로 기판(200)을 생성한다.
다음, 회로 기판(200) 상부에 센서(241), IC(Integrated Circuit) 칩(242, 234, 244) 및 배터리(미도시) 중 적어도 하나를 포함하는 전자 부품(240)을 실장한다. 즉, 전자 부품(240)을 회로 기판(200)의 배선에 솔더링(Soldering)한다.
구체적으로, 안테나 기판(210)의 내측원(212)에 코일 형태의 충전 안테나(231)를 형성하고, 안테나 기판(210)의 외측원(211)에 코일 형태의 통신 안테나(232)를 형성하고, 복수의 센서 기판(220)에 복수의 센서(241)를 실장하고, 제어 기판(250)에 제어 IC(Integrated Circuit)칩(242), 통신 IC칩(243) 및 메모리(244) 중 적어도 하나를 실장한다.
다음, 도 7a에 도시한 바와 같이, 하부 케이스(100)에 회로 기판(200)과 대응하는 형상으로 안착홈(110)을 형성한다. 여기서, 안착홈(110)은 Ÿ‡ 에칭(Wet etching) 기법으로 형성될 수 있다.
다음, 도 7b에 도시한 바와 같이, 안착홈(110)이 형성된 하부 케이스(100) 일면에 제1 금속층(150)을 형성한다. 여기서, 제1 금속층(150)은 다양한 증착 기법으로 하부 케이스(100) 일면에 증착될 수 있다.
또한, 제1 금속층(150)은 티나늄(Ti) 및 구리(Cu) 등의 열전도성이 비교적 우수한 금속 재질로 이루어질 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 제1 금속층(150)은 티나늄(Ti), 구리(Cu) 및 티타늄(Ti)의 적층 구조로 배치될 수 있으며, 이 경우 티타늄(Ti)의 두께는 500Å, 구리(Cu)의 두께는 10000~20000Å로 형성될 수 있다.
이와 같은, 제1 금속층(150)은 안테나 기판(210)이 배치되는 영역을 제외한 나머지 영역에 배치될 수 있다.
다음, 도 7c에 도시한 바와 같이, 하부 케이스(100) 일면에 형성된 안착홈(110) 내 제1 금속층(150) 상부에 회로 기판(200)을 안착한다. 여기서, 회로 기판(200)은 접착제에 의해 안착홈(110) 내 제1 금속층(150) 상부에 부착될 수 있다.
다음, 도 7d에 도시한 바와 같이, 안착홈(110)에 제1 접착제(121a)를 도포하기 전 전자 부품(240)이 실장된 영역 즉, 솔더링 영역에 제2 접착제(122a)를 언더필하고 이를 경화하여 제2 접착층(122)을 형성한다.
여기서, 솔더링 영역은 회로 기판(200)과 전자 부품(240) 사이의 빈 공간을 포함하게 되는데, 제2 접착제(122a)를 이 빈 공간에 언더필(Underfill) 공정으로 채워 넣고 경화한다. 이에 따라, 회로 기판(200)에 전자 부품(240)을 견고하게 고정할 수 있고, 센서 장치 휨 현상으로 인해 발생되는 전자 부품(240)의 박리를 방지할 수 있다.
다음, 도 7e에 도시한 바와 같이, 회로 기판(200)이 안착된 안착홈(110)에 열전도성 물질을 포함하는 제1 접착제(121a)를 도포하고 이를 경화한다. 여기서, 열전도성 물질은 전자 부품의 쇼트(Shrot)를 방지하기 위해 도전성이 없는 물질인 것이 바람직하다.
한편, 도 7c를 참조하면, 제1 금속층(150)의 배치 형태로 인해 하부 케이스(100) 및 회로 기판(200) 간 유격이 발생될 수 있으며, 이 유격된 영역에 제1 접착제(121a)가 흘러 들어가 경화됨으로써, 유격된 영역을 채울 수 있다.
다음, 도 7f에 도시한 바와 같이, 상부 케이스(300) 일면에 전자 부품(240)과 대응하는 형상으로 삽입홈(310)을 형성한다. 여기서, 삽입홈(310)은 Ÿ‡ 에칭(Wet etching) 기법으로 형성될 수 있다.
다음, 도 7g에 도시한 바와 같이, 삽입홈(310)이 형성된 상부 케이스(300) 일면에 제2 금속층(350)을 형성한다. 여기서, 제2 금속층(350)은 다양한 증착 기법으로 하부 케이스(300) 일면에 증착될 수 있다.
또한, 제2 금속층(350)은 티나늄(Ti) 및 구리(Cu) 등의 열전도성이 비교적 우수한 금속 재질로 이루어질 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 제2 금속층(350)은 티나늄(Ti), 구리(Cu) 및 티타늄(Ti)의 적층 구조로 배치될 수 있으며, 이 경우 티타늄(Ti)의 두께는 500Å, 구리(Cu)의 두께는 10000~20000Å로 형성될 수 있다.
이와 같은, 제2 금속층(350)은 안테나 기판(210)이 배치되는 영역을 제외한 나머지 영역에 배치될 수 있다. 즉, 제2 금속층(350)은 하부 케이스(100) 및 상부 케이스(300) 합착 시 제1 금속층(150)과 대칭적인 형상으로 형성될 수 있다.
이와 달리, 제1 금속층(150) 및 제2 금속층(350) 중 어느 하나만 하부 케이스(100) 또는 상부 케이스(300) 일면에 형성될 수도 있다.
한편, 전술한 회로 기판(200)에 전자 부품(240)을 실장하는 단계, 하부 케이스(100)에 안착홈(110) 및 제1 금속층(150)을 형성하는 단계 및 상부 케이스(300)에 삽입홈(310) 및 제2 금속층(350)을 형성하는 단계는 그 순서에 상관없이 개별적으로 형성될 수 있다.
다음, 도 7h 내지 도 7j에 도시한 바와 같이 상부 케이스(300)에 형성된 삽입홈(310)에 제1 접착제(121a)를 도포하고, 제1 접착제(121a)가 경화되기 전 삽입홈(310)에 전자 부품(240)이 삽입되도록 하부 케이스(100) 및 상부 케이스(300)를 합착한다.
여기서, 도 7g에 도시한 바와 같이, 상부 케이스(300)의 삽입홈(310)은 위를 향하도록 하고, 하부 케이스(100)의 안착홈(110)은 아래를 향하도록 하여 하부 케이스(100) 및 상부 케이스(300)를 합착한다. 이는, 상부 케이스(300)의 삽입홈(310)을 아래로 향하도록 하여 합착하게 되면, 합착 과정에서 아직 경화되지 않은 제1 접착제(121a)가 중력에 의해 아래로 흘러 내리기 때문에 이를 방지하기 위함이다.
한편, 제2 금속층(350)의 배치 형태로 인해 하부 케이스(100) 및 상부 케이스(300) 간 유격이 발생될 수 있으며, 이 유격된 영역에 제1 접착제(121a)가 흘러 들어가 경화됨으로써, 유격된 영역을 채울 수 있다.
전술한 합착 과정에서 전자 부품(240)으로 인해 삽입홈(310)에 도포된 제1 접착제(121a)가 하부 케이스(100) 및 상부 케이스(300)의 합착면으로 퍼지게 되고, 합착면으로 퍼진 제1 접착제(121a)를 경화하면 하부 케이스(100) 및 상부 케이스(300)는 합착되고, 제1 접착층(121)이 전자 부품(240)을 감싸는 형태로 형성된다.
이와 같이, 제1 접착층(121)이 안착홈(110) 및 삽입홈(310)에 완전히 채워져 전자 부품(240)을 감싸는 형태로 배치되어 센서(241)를 감싸게 되고, 제1 접착층(121)이 열전도성 물질을 포함함에 따라, 반도체 공정 진단 센서 장치가 로딩된 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 정밀하게 센싱할 수 있게 된다.
제1 접착제(121a)는 안착홈(110) 및 삽입홈(310)에 완전히 채워져 전자 부품을 감싸는 형태로 도포 및 경화됨으로써, 하부 케이스(100)와 상부 케이스(300)가 합착된 상태에서, 안착홈(110) 및 삽입홈(310) 내부에 기공이 포함되지 않도록 하는 것을 특징으로 한다.
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법은 내부에 기공이 포함되지 않도록 제1 접착층(121)을 형성함으로써, 온도 상승에 따른 기공 팽창으로 인해 발생하는 센서 장치 휨(Warpage) 현상을 방지할 수 있다.
또한, 제1 접착제(121a)는 열팽창계수가 하부 케이스(100) 및 상부 케이스(300) 보다 작거나 하부 케이스(100) 및 상부 케이스(300)와 동일한 것을 특징으로 한다.
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법은 열팽창계수가 비교적 작은 제1 접착제(121a)를 이용해 제1 접착층(121)을 형성함으로써, 온도 상승에 따른 제1 접착층(121) 팽창으로 인해 발생하는 센서 장치 휨(Warpage) 현상을 방지할 수 있다.
또한, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법은, 상부 및 하부 케이스(100, 300)가 합착되는 일면에 각각 제1 및 제2 금속층(150, 350)을 배치하여, 열을 효과적으로 분산시킴으로써, 각 센서(241)의 위치 별 온도 편차를 효과적으로 줄일 수 있고, 이를 통해 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 위치 별로 정밀하게 센싱할 수 있는 이점이 있다.
또한, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법은, 제1 및 제2 금속층(150, 350)이 전자 부품(240)을 둘러싸기 때문에 EMI(Electromagnetic Interference)를 차폐하여 전자 부품(240)을 보호할 수 있다.
또한, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법은, 제1 및 제2 금속층(150, 350)을 안테나 기판(210)이 배치되는 영역에 배치하지 않음으로써, 금속 재질로 이루어진 제1 및 제2 금속층(150, 350)에 의해 발생되는 통신 교란 또는 충전 방해를 방지할 수 있다.
지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다.
본 명세서와 도면에 개시된 본 발명의 실시 예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 범위는 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 하부 케이스
110: 안착홈
121: 제1 접착층
122: 제2 접착층
150: 제1 금속층
200: 회로 기판
240: 전자 부품
300: 상부 케이스
310: 삽입홈
350: 제2 금속층

Claims (17)

  1. 일면에 안착홈이 형성되는 하부 케이스;
    전자 부품을 실장하며 상기 안착홈에 배치되는 회로 기판;
    일면에 상기 전자 부품이 삽입되는 삽입홈이 형성되며 상기 하부 케이스와 합착되는 상부 케이스;
    상기 하부 케이스 및 상부 케이스의 일면 중 적어도 하나에 배치되는 금속층; 및
    열전도성 물질을 포함하며, 상기 안착홈 및 삽입홈 내부에 배치되는 접착층을 포함하고,
    상기 접착층의 열팽창계수는 상기 하부 케이스 및 상부 케이스 보다 작은
    반도체 공정 진단 센서 장치.
  2. 제 1 항에 있어서,
    상기 금속층은
    상기 하부 케이스 및 회로 기판 사이에 배치되는 제1 금속층; 및
    상기 회로 기판 및 상부 케이스 사이에 배치되는 제2 금속층을 포함하는
    반도체 공정 진단 센서 장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 전자 부품은
    센서, IC(Integrated Circuit) 칩 및 배터리 중 적어도 하나를 포함하는
    반도체 공정 진단 센서 장치.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 접착층은
    상기 전자 부품을 감싸는 형태로 배치되는
    반도체 공정 진단 센서 장치.
  7. 제 1 항에 있어서,
    상기 전자 부품의 하부는 상기 안착홈 내부에 위치하고,
    상기 전자 부품의 상부는 상기 삽입홈 내부에 위치하는
    반도체 공정 진단 센서 장치.
  8. 제 1 항에 있어서,
    상기 안착홈은
    상기 회로 기판과 대응하는 형상으로 형성되고,
    상기 삽입홈은
    상기 전자 부품과 대응하는 형상으로 형성되는
    반도체 공정 진단 센서 장치.
  9. 제 1 항에 있어서,
    상기 회로 기판은
    동심원 형태를 갖는 안테나 기판; 및
    상기 안테나 기판의 외측원에서 외측으로 연장되며 방사형으로 배열되는 복수의 센서 기판을 포함하는
    반도체 공정 진단 센서 장치.
  10. 제 9 항에 있어서,
    상기 안테나 기판의 내측원에는 충전 안테나가 코일 형태로 구비되고,
    상기 안테나 기판의 외측원에는 통신 안테나가 코일 형태로 구비되고,
    상기 센서 기판에는 복수의 센서가 구비되는
    반도체 공정 진단 센서 장치.
  11. 제 9 항에 있어서,
    상기 금속층은
    상기 안테나 기판이 배치되는 영역을 제외한 나머지 영역에 배치되는
    반도체 공정 진단 센서 장치.
  12. 회로 기판에 센서, IC(Integrated Circuit) 칩 및 배터리 중 적어도 하나를 포함하는 전자 부품을 실장하는 단계;
    하부 케이스 일면에 상기 회로 기판과 대응하는 형상으로 안착홈을 형성하는 단계;
    상부 케이스 일면에 상기 전자 부품과 대응하는 형상으로 삽입홈을 형성하는 단계;
    상기 하부 케이스 및 상부 케이스의 일면 중 적어도 하나에 금속층을 형성하는 단계;
    상기 안착홈에 상기 회로 기판을 안착하는 단계;
    상기 회로 기판이 안착된 상기 안착홈에 열전도성 물질을 포함하는 접착제를 도포하고 이를 경화하는 단계; 및
    상기 삽입홈에 상기 접착제를 도포하고, 상기 삽입홈에 상기 전자 부품이 삽입되도록 상기 하부 케이스 및 상부 케이스를 합착하는 단계를 포함하고,
    상기 안착홈 및 상기 삽입홈에 상기 접착제를 도포하는 단계는
    열팽창계수가 상기 하부 케이스 및 상부 케이스 보다 작은 상기 접착제를 도포하는 단계인
    반도체 공정 진단 센서 장치 제조 방법.
  13. 제 12 항에 있어서,
    상기 금속층을 형성하는 단계는
    상기 안착홈이 형성된 상기 하부 케이스 일면에 제1 금속층을 형성하는 단계; 및
    상기 삽입홈이 형성된 상기 상부 케이스 일면에 제2 금속층을 형성하는 단계를 포함하는
    반도체 공정 진단 센서 장치 제조 방법.
  14. 제 12 항에 있어서,
    상기 하부 케이스 및 상부 케이스를 합착하는 단계는
    상기 삽입홈은 위를 향하도록 하고, 상기 안착홈은 아래를 향하도록 하여 상기 하부 케이스 및 상부 케이스를 합착하는 단계인
    반도체 공정 진단 센서 장치 제조 방법.
  15. 제 12 항에 있어서,
    상기 하부 케이스 및 상부 케이스를 합착하는 단계는
    상기 합착 과정에서 상기 전자 부품으로 인해 상기 삽입홈에 도포된 상기 접착제가 상기 하부 케이스 및 상부 케이스의 합착면으로 퍼지는 단계; 및
    상기 합착면으로 퍼진 상기 접착제를 경화하는 단계를 포함하는
    반도체 공정 진단 센서 장치 제조 방법.
  16. 제 12 항에 있어서,
    상기 회로 기판에 상기 전자 부품을 실장하는 단계 이전에,
    동심원 형태를 갖는 안테나 기판과, 상기 안테나 기판의 외측원에서 외측으로 연장되며 방사형으로 배열되는 복수의 센서 기판을 포함하는 상기 회로 기판을 생성하는 단계
    를 더 포함하는 반도체 공정 진단 센서 장치 제조 방법.
  17. 제 16 항에 있어서,
    상기 금속층을 형성하는 단계는
    상기 안테나 기판이 배치되는 영역을 제외한 나머지 영역에 형성하는 단계인
    반도체 공정 진단 센서 장치 제조 방법.













KR1020190078621A 2019-07-01 2019-07-01 반도체 공정 진단 센서 장치 및 이의 제조 방법 KR102290524B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190078621A KR102290524B1 (ko) 2019-07-01 2019-07-01 반도체 공정 진단 센서 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190078621A KR102290524B1 (ko) 2019-07-01 2019-07-01 반도체 공정 진단 센서 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210002844A KR20210002844A (ko) 2021-01-11
KR102290524B1 true KR102290524B1 (ko) 2021-08-17

Family

ID=74129305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190078621A KR102290524B1 (ko) 2019-07-01 2019-07-01 반도체 공정 진단 센서 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102290524B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155882B1 (ko) * 2004-04-29 2012-07-06 센스어레이 코포레이션 집적 프로세스 상태 감지 웨이퍼 및 데이터 분석 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1337582C (en) * 1988-08-09 1995-11-21 Donald Robert Preuss Optical recording materials comprising antimony-tin alloys including a third element
US5372427A (en) * 1991-12-19 1994-12-13 Texas Instruments Incorporated Temperature sensor
JP2011221006A (ja) * 2010-03-23 2011-11-04 Tokyo Electron Ltd ウェハ型温度検知センサおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155882B1 (ko) * 2004-04-29 2012-07-06 센스어레이 코포레이션 집적 프로세스 상태 감지 웨이퍼 및 데이터 분석 시스템

Also Published As

Publication number Publication date
KR20210002844A (ko) 2021-01-11

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
JP4805901B2 (ja) 半導体パッケージ
US8441121B2 (en) Package carrier and manufacturing method thereof
US11355412B2 (en) Stacked silicon package assembly having thermal management
US7829995B2 (en) Semiconductor device and method of fabrication
US20210375699A1 (en) Sensor mounted wafer
US11081416B2 (en) Configuring a sealing structure sealing a component embedded in a component carrier for reducing mechanical stress
KR101531097B1 (ko) 인터포저 기판 및 이의 제조방법
JPH0590482A (ja) 半導体装置およびその製造方法
JP2016063178A (ja) 半導体装置及びその製造方法
KR101547207B1 (ko) 반도체 칩의 전기적 연결 구조 및 방법
KR102290524B1 (ko) 반도체 공정 진단 센서 장치 및 이의 제조 방법
KR102246964B1 (ko) 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법
KR102290523B1 (ko) 반도체 공정 진단 센서 장치 및 이의 제조 방법
US8415204B2 (en) Integrated circuit packaging system with heat spreader and method of manufacture thereof
KR102229055B1 (ko) 반도체 공정 진단 센서 장치 및 이의 제조 방법
US20150187676A1 (en) Electronic component module
KR102505962B1 (ko) 반도체 공정 진단 센서 장치 및 이의 제조 방법
KR20210001631A (ko) 반도체 공정 진단 센서 장치 및 이의 제조 방법
KR102382971B1 (ko) 반도체 공정 진단을 위한 온도 센서 장치 및 이의 제조 방법
US20230046603A1 (en) Sensor mounted wafer
KR102518112B1 (ko) 반도체 공정 진단을 위한 온도 센서 장치 및 이의 제조 방법
US11699675B2 (en) Semiconductor device with high heat dissipation efficiency
JP2005159133A (ja) 配線基板およびこれを用いた半導体装置
KR20220058152A (ko) 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant