KR102288936B1 - 복수의 프로세서를 포함하는 adr 시스템에서의 시각 동기화 방법 및 장치 - Google Patents

복수의 프로세서를 포함하는 adr 시스템에서의 시각 동기화 방법 및 장치 Download PDF

Info

Publication number
KR102288936B1
KR102288936B1 KR1020190178515A KR20190178515A KR102288936B1 KR 102288936 B1 KR102288936 B1 KR 102288936B1 KR 1020190178515 A KR1020190178515 A KR 1020190178515A KR 20190178515 A KR20190178515 A KR 20190178515A KR 102288936 B1 KR102288936 B1 KR 102288936B1
Authority
KR
South Korea
Prior art keywords
processor
time
processors
reference time
update signal
Prior art date
Application number
KR1020190178515A
Other languages
English (en)
Other versions
KR20210085466A (ko
Inventor
박영준
Original Assignee
주식회사대성엘텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사대성엘텍 filed Critical 주식회사대성엘텍
Priority to KR1020190178515A priority Critical patent/KR102288936B1/ko
Publication of KR20210085466A publication Critical patent/KR20210085466A/ko
Application granted granted Critical
Publication of KR102288936B1 publication Critical patent/KR102288936B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30076Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087Synchronisation or serialisation instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306Intercommunication techniques
    • G06F15/17325Synchronisation; Hardware support therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Traffic Control Systems (AREA)

Abstract

일 실시 예는 복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법을 제공함으로써, 2개 이상의 서로 다른 프로세서(MCU, CPU)의 시간 오차를 최소화하여 각각의 프로세스에 입력되는 이벤트 신호들을 시간 순서대로 정확하게 정렬할 수 있다.

Description

복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법 및 장치{Method and apparatus for time synchronization in ADR system including a pluralrity of processors}
실시 예는 복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법 및 장치에 관한 것이다.
차량용 블랙박스는 차량에 설치되어 차량 주변을 실시간으로 촬영하고 이를 저장하는 주행 자료 자동 기록 장치로서, 이렇게 기록되는 주행 자료는 사고가 났을 때 그 원인을 밝히는 데 중요한 구실을 한다.
이러한 차량용 블랙박스는 미국, 유럽 등의 일부 국가에서 상용차를 중심으로 설치를 의무화하는 법안이 진행중이며, 국내에도 일부 영업용 차량에 대해 블랙박스 설치를 의무화하고 있다. 현재 국내에서도 차량용 블랙박스의 개발이 활발하게 진행되고 있는데, 블랙박스는 통상적으로 탑재 카메라, 디스플레이 부 및 메모리를 포함하여 구성되고 있다. 최근에는, 이러한 차량용 블랙박스의 기능을 더 발전시켜, 다양한 영상 데이터, 예를 들면 전방, 후방, AVM(Around View Monitor) 영상과, 다양한 센서 데이터, 예를 들면 레이더, 라이다, 포즈 추정, V2X, 디지털 맵 데이터와, 차량 데이터를 함께 수집하여 사고 발생 데이터를 저장하는 장치로 발전하고 있다. 즉, 오작동, 기능저하, 고장원인을 식별하기 위해서는 사고발생 데이터가 저장되어야 하며, 테스트와 사건 재구성에 필요한 차량의 운행기록 및 사고기록을 차량의 내외부에서 복원 가능한 데이터 형태로 저장될 수 있도록 하는 장치를 의미한다.
하나의 제품 내 2개 이상의 서로 다른 프로세서(MCU, CPU)에서 하나의 시계를 기반으로 각각의 프로세스에 입력되는 이벤트 신호들을 시간순서대로 정렬하려면 2개 이상의 프로세서의 시간의 오차가 최소화되어야 한다. 일반적으로는 하나의 프로세서에서 기준 시간을 다른 프로세서에 통신으로 전달하게 되는데, 처음 시간을 읽는 프로세서에서 시간을 읽어 통신으로 전달하게 되면, 최소 수십 ms에서 수백 ms의 오차가 발생하게 된다. 각각의 프로세서에 입력되는 이벤트들에 각각의 프로세서의 시간 기준으로 time stamp를 찍게 되는데, 하나의 제품 내에 입력되는 모든 이벤트들을 시간순으로 정렬하게 될 때 각각의 프로세서에서 운영하는 시간의 오차로 인해 선후가 바뀌는 현상이 발생하는 문제점이 있다.
일 실시 예들은 2개 이상의 서로 다른 프로세서(MCU, CPU)의 시간 오차를 최소화하여 각각의 프로세스에 입력되는 이벤트 신호들을 시간 순서대로 정확하게 정렬할 수 있는, 복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법 및 장치를 제공하는 것이다.
일 실시 예에 따른 복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법은 제1 프로세서에서 제2 프로세서에 기준시간을 전송하는 단계; 상기 제1 프로세서에서 상기 기준시간이 업데이트될 때마다 상기 제2 프로세서에 업데이트 신호를 전송하는 단계; 상기 제2 프로세서에 상기 전송된 업데이트 신호에 상응하는 캘리브레이션 신호를 전송하는 단계; 및 상기 업데이트 신호를 검출한 후에, 상기 수신된 캘리브레이션 신호에 따라 상기 기준시간을 업데이트 하는 단계를 포함한다.
상기 복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법은 상기 제1 및 제2 프로세서 각각에서 업데이트된 기준시간에 상응하는 타임스탬프를 입력된 이벤트 정보에 기록하는 것을 특징으로 한다.
상기 이벤트 정보는, 상기 ADR 시스템을 포함한 복수의 차량 ECUs 및 차량에 구비된 복수의 카메라 시스템으로부터 입력된 것을 특징으로 한다.
상기 제1 프로세서 및 상기 제2 프로세서는, 상기 기준시간을 송수신하는 제1 네트워크와, 상기 업데이트 신호 및 상기 캘리브레이션 신호를 송수신하는 제2 네트워크로 접속된 것을 특징으로 한다.
상기 제2 프로세서는 복수인 것을 특징으로 한다.
상기 복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법은 상기 제1 프로세서는 상기 업데이트 신호를 상기 제2 프로세서에 주기적으로 전송하는 것을 특징으로 한다.
상기 제1 프로세서 또는 상기 제2 프로세서는, 상기 업데이트 신호를 검출한 후, 시간 변화 정보를 계산하고, 상기 계산된 시간 정보를 기초로 상기 기준시간을 업데이트하고, 상기 업데이트된 기준시간을 각각의 내부 메모리에 저장하는 것을 특징으로 한다.
다른 실시 예에 따른 복수의 프로세서를 포함하는 ADR 시스템에 있어서, 제1 프로세서 및 제2 프로세서를 포함하고, 상기 제1 프로세서에서 상기 제2 프로세서에 기준시간을 전송하고, 상기 제1 프로세서에서 상기 기준시간이 업데이트될 때마다 상기 제2 프로세서에 업데이트 신호를 전송하고, 상기 제2 프로세서에 상기 전송된 업데이트 신호에 상응하는 캘리브레이션 신호를 전송하고, 상기 업데이트 신호를 검출한 후에, 상기 수신된 캘리브레이션 신호에 따라 상기 기준시간을 업데이트 한다.
상기 복수의 프로세서를 포함하는 ADR 시스템은 상기 제1 및 제2 프로세서 각각에서 업데이트된 기준시간에 상응하는 타임스탬프를 입력된 이벤트 정보에 기록하는 것을 특징으로 한다.
상기 이벤트 정보는, 복수의 차량 ECUs 및 차량에 구비된 복수의 카메라 시스템으로부터 입력된 것을 특징으로 한다.
상기 제2 프로세서는 복수인 것을 특징으로 한다.
상기 제1 프로세서 및 상기 제2 프로세서는, 상기 기준시간을 송수신하는 제1 네트워크와, 상기 업데이트 신호 및 상기 캘리브레이션 신호를 송수신하는 제2 네트워크로 접속된 것을 특징으로 한다.
상기 제1 프로세서는 상기 업데이트 신호를 상기 제2 프로세서에 주기적으로 전송하는 것을 특징으로 한다.
상기 제1 프로세서 또는 상기 제2 프로세서는, 상기 업데이트 신호를 검출한 후, 시간 변화 정보를 계산하고, 상기 계산된 시간 정보를 기초로 상기 기준시간을 업데이트하고, 상기 업데이트된 기준시간을 각각의 내부 메모리에 저장하는 것을 특징으로 한다.
또 다른 실시 예에 따른 복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체를 포함한다.
일 실시 예는 복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법을 제공함으로써, 2개 이상의 서로 다른 프로세서(MCU, CPU)의 시간 오차를 최소화하여 각각의 프로세스에 입력되는 이벤트 신호들을 시간 순서대로 정확하게 정렬할 수 있다.
도 1은 차량용 블랙박스를 포함한 예시 도이다.
도 2는 일 실시 예에 따른 ADR(200)의 개략 도이다.
도 3은 도 2에 도시된 복수의 프로세서들을 포함한 ADR의 개략 도이다.
도 4는 도 3에 도시된 제1 프로세서(210)의 개략 도이다.
도 5는 도 3에 도시된 제2 프로세서(220)의 개략 도이다.
도 6은 다른 실시 예에 따른 복수의 프로세서들을 포함한 ADR의 개략 도이다.
도 7은 또 다른 실시 예에 따른 복수의 프로세서에서의 시각 동기화 방법을 설명하기 위한 흐름 도이다.
도 8은 또 다른 실시 예에 따른 이벤트 데이터를 정렬하는 것을 설명하기 위한 예시 도이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명에 대해 구체적으로 설명하기로 한다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 해당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
실시 예에서, 용어 ADR(Accident Data Recorder, 이하 ADR이라 한다)은 사고 데이터 기록장치로서, 현재의 차량용 블랙박스를 포함하고, 다수의 영상 데이터, 예를 들면 전후방영상, AVM 영상 등과, 다수의 센서 데이터, 예를 들면, 차량 센서 데이터로서 EDR에서 기록하는 차량 데이터를 포함하여, 자율주행차량에 구비된 다양한 센서 데이터, 예를 들면 레이다 센서, 라이다 센서로부터 측정된 센서 데이터를 저장 및 기록할 수 있다.
실시 예에서, 용어 MCU와 CPU는 동일하게 프로세서를 의미하는 것으로 사용되지만, ADR의 구체적인 적용 및 설계에서는, MCU는 CPU를 포함한 다른 구성, 예를 들면 입출력인터페이스, 메모리(RAM, ROM), UART 등이 하나의 칩에 집적되어, ADR을 구동하는 역할을 수행한다.
실시 예에서, 용어 EDR은 이벤트 데이터 기록장치로서, EDR은 차가 충돌하는 시점에서 약 5초간의 각종 차량 정보를 기록하는 장비를 의미한다. EDR(사고기록장치)은 자동차의 에어백이나 엔진 ECU(electronic control unit)에 내장된 일종의 데이터 기록용 블랙박스(black box)로서 영상과 음성기록을 제외한 자동차의 속도(speed), 브레이크(brake) 작동여부, 엔진회전수(rpm), 시트벨트(seat belt) 착용여부, 충격의 심각도(crash severity; delta_v), 가속페달 위치(accelerator pedal position), 조향각도(steering wheel angle), 타이어공기압(tire pressure), 변속기어 위치(transmission gear position), 에어백의 전개정보(airbag deployment data) 등과 같은 각종 사고 및 충돌 정보를 기록하는 장치이다.
실시 예에서, 용어 충격량 센서 또는 G 센서는 충돌을 감지해서 에어백의 기동, 작동을 담당하고, 정확한 센싱과 신뢰성이 요구되는 중요한 부품. 센싱 시스템에는 전자식과 기계식이 있는데, 기본적으로는 G센서(가속도 센서)다. 센서는 차체 전면의 좌우와 중앙의 복수 곳에 설치되었으나, 설정 조정을 포함한 용이성 때문에 싱글포인트 센서가 주류가 되고 있다. 에어백의 전개 속도는 G센서에 발생한 가속도와 작용한 시간으로 설정 속도를 결정하고 있다. 국내 제조사는 내수 판매 모델에 자체적으로 세운 기준으로 에어백 정면센서 기준 충돌속도 30km/h, 오차각도 30% 이내에서 작동이 시작된다. 국내 자동차관리법에 에어백 성능에 대한 기준과 규정은 마련되어 있지 않다. 일본 자동차에서는 약20~30km/h가 전개의 개시 속도다. 실시 예에서, 충격량 센서는 EDR의 기록 트리거를 위한 신호로서 사용될 뿐만 아니라, ADR의 데이터 동기화 및 검증을 위해서도 사용된다.
도 1은 차량용 블랙박스를 포함한 예시 도이다.
차량용 블랙박스는 차량의 외부를 촬영할 수 있다. 차량의 운전자는 영상 처리 장치에서 촬영된 차량 외부 영상을 통해 차량의 전방에서 주행중인 다른 차량에 관한 정보를 획득할 수 있다. 차량용 블랙박스는 차량의 외부를 촬영하면서, 차량의 상태 및 차량의 주변 환경의 상태에 관한 센싱 정보를 획득할 수 있다. 여기에서, 차량의 상태에 관한 센싱 정보는 차량에 충격이 가해졌는지 여부 등의 정보가 포함될 수 있다. 또한, 차량의 주변 환경의 상태에 관한 센싱 정보는 차량 주변의 소음, 기압 등의 정보가 포함될 수 있다. 블랙박스는 센싱 정보를 기초로 획득된 차량 외부 영상 내에서 기설정된 이벤트가 발생된 구간을 선택할 수 있다. 여기에서, 기설정된 이벤트는 차량 주변에서 일정 dB 이상의 소음이 발생하는 이벤트, 차량에 일정 크기 이상의 충격이 가해지는 이벤트 등이 포함될 수 있으나, 이는 일 예일 뿐 본 발명이 이에 한정되는 것은 아니다. 또한, 블랙박스는 기 설정된 이벤트가 발생된 경우, 이벤트가 발생된 시점부터 임계시간 동안 촬영 해상도를 고해상도로 설정하여 차량 전방의 영상을 촬영할 수 있다.
실시 예에서, 블랙박스를 예로서 설명하지만, 그 용어에 한정되지 않고, 도 2를 참조하여 설명할 ADR을 포함하는 의미로 해석되어야 한다. 최근에는 엔진 및 차량 속도, 스로틀 위치, 브레이크 스위치 ON/OFF상태 등까지도 기록하며, 메모리 기술 발달과 더불어 기록하는 항목을 점차 늘려가고 있다. 이러한 센서 데이터들은 각각의 ECU들에서, 데이터를 수집하여 CAN을 통해 EDR에 전송하게 된다. CAN은 비동기식 통신방식이며, 이벤트 발생 유무만 알 수 있을 뿐 언제 이벤트가 발생했는지에 대한 정보를 가지고 있지 않다. 또한, 이미 정해진 각 ECU(Electronic Control Unit, 이하 ECU라 한다)들의 우선순위 때문에 먼저 발생한 이벤트라고 하더라도 ECU 내부에서 이벤트를 처리하는 과정에서 네트워크상에 출력하는 이벤트 선후가 바뀌기도 할 뿐만 아니라, 우선 발생한 이벤트 데이터를 출력하려는 우선순위가 낮은 ECU와 늦게 발생한 이벤트 데이터를 출력하려는 우선순위가 높은 ECU가 동일 네트워크상에서 동시에 데이터를 출력하려고 할 경우 이벤트 발생 선후가 아닌 각 ECU의 우선순위에 의해서 네트워크가 점유된다.
도 2는 일 실시 예에 따른 ADR(200)의 개략 도이다.
도 2를 참조하면, ADR(200)은 사고 데이터 기록장치로서, 현재의 차량용 블랙박스를 포함하고, 다수의 영상 데이터, 예를 들면 전후방영상, AVM 영상 등과, 다수의 센서 데이터, 예를 들면, 차량 센서 데이터로서 전술한 EDR에서 기록하는 차량 데이터를 포함한다. 또한, 자율주행차량 센서, 예를 들면 레이다 센서, 라이다 센서 등으로부터 측정된 센서 데이터를 저장 및 기록할 수 있다.
ADR(200)은 복수의 프로세서, 예를 들면 MCU와 CPU를 포함할 수 있다. ADR(200)은 각각의 프로세서에 입력되는 이벤트들에 각각의 프로세서의 시간 기준으로 타임스탬프를 찍는다. 여기서, 타임스탬프는 하나의 제품 내에 입력되는 모든 이벤트들을 시간순으로 정렬하게 될 때 각각의 프로세서에서 운영하는 시간의 오차로 인해 선후가 바뀌는 현상이 방지하는 역할을 한다. 전술한 것처럼, 2개 이상의 서로 다른 프로세서(MCU, CPU)에서 하나의 시계를 기반으로 각각의 프로세스에 입력되는 이벤트 신호들을 시간 순서대로 정렬하려면 2개 이상의 프로세서의 시간의 오차가 최소화되어야 한다. 일반적으로는 하나의 프로세서에서 기준 시간을 다른 프로세서에 통신으로 전달하게 되는데, 처음 시간을 읽는 프로세서에서 시간을 읽어 통신으로 전달하게 되면, 최소 수십 ms에서 수백 ms의 오차가 발생하게 된다.
실시 예에서, 전술한 프로세서 간의 시간 오차를 줄이기 위해, 시간을 점유하고 있는 프로세서와 이 시간을 통신을 통해 전달받는 다른 프로세서 간에 시간 보정신호를 전달한다. 이를 위해, 먼저, 시간을 점유하고 있는 프로세서가 기준 시간은 통신을 통해 전달한다. 그리고 기준 시간이 업데이트 될 때마다 업데이트 신호(Update Signal)를 다른 프로세서에 알려준다. 업데이트 신호와 함께 보정 신호(Calibaration Signal)를 각각의 프로세서에서 전달한다. 이를 수신한 프로세서에서는 업데이트 신호를 검출한 후 시간변화(Δt)를 계산하여 각각의 프로세서가 가지고 있는 시간 업데이트한다.
이하 도 3 내지 6을 참조하여 복수의 프로세서를 포함한 ADR 시스템에서의 시각 동기화를 상세히 설명한다. 도 3은 도 2에 도시된 복수의 프로세서들을 포함한 ADR의 개략 도이고, 도 4는 도 3에 도시된 제1 프로세서(210)의 개략 도이고, 도 5는 도 3에 도시된 제2 프로세서(220)의 개략 도이다.
도 3을 참조하면, ADR 시스템(200)은 제1 프로세서(210)와 제2 프로세서(220)를 포함한다.
제1 프로세서(210)는 시간 정보를 점유하고 있고, 기준시간을 제2 프로세서(220)에 전송한다. 제1 프로세서(210)는 제2 프로세서(220)에 주기적으로 기준시간을 전송할 수 있다. 여기서, 제2 프로세서(220)는 복수 개일 수 있다. 제1 프로세서(210)는 기준시간이 업데이트될 때마다 제2 프로세서(220)에 업데이트 신호를 전송한다. 그리고 제1 프로세서(210)는 업데이트 신호에 상응하는 캘리브레이션 신호를 제2 프로세서(220)에 전송한다.
제2 프로세서(220)는 업데이트 신호를 검출한 후에, 수신된 캘리브레이션 신호에 따라 기준시간을 업데이트 한다. 그리고 업데이트된 기준시간에 상응하는 타임스탬프를 입력된 이벤트 정보에 기록한다. 여기서, 타임스탬프를 이벤트 정보에 기록하는 것으로 설명하였지만, 이에 한정되지 않고, 내부 메모리에 저장한 후 이후 사용할 수 있음은 물론이다. 제2 프로세서(220)는 업데이트 신호를 검출한 후, 시간 변화 정보를 계산하고, 계산된 시간 정보를 기초로 기준시간을 업데이트한다.
여기서, 제1 프로세서(210)와 제2 프로세서(220)는 기준시간을 송수신하는 제1 네트워크와, 업데이트 신호 및 캘리브레이션 신호를 송수신하는 제2 네트워크로 접속된다.
도 4를 참조하면, 제1 프로세서(210)는 기준시간 전송부(211), 업데이트 신호 전송부(212) 및 보정 신호 전송부(213)를 포함하고, 도 5를 참조하면, 제2 프로세서(220)는 기준시간 수신부(221), 업데이트 신호 검출부(222) 및 시간 업데이트 부(223)를 포함한다.
도 6은 다른 실시 예에 따른 복수의 프로세서들을 포함한 ADR의 개략 도이다.
도 6을 참조하면, 제1 프로세서(210)는 복수의 차량 내의 ECUs(600 내지 620)와 접속되고, 제2 프로세서(220)는 차량 내에 구비된 다수의 카메라 시스템들, 도 6에 도시된 것처럼, 전방 카메라(630), 후방 카메라(640) 및 AVM(650)과 접속된다.
제1 프로세서(210)는 CAN 통신 네트워크를 통해 다양한 차량 센서와 접속되거나, 다양한 자율주행 센서들과 CAN-FD(CAN with Flexible Data rate), LIN(Local Interconnect Network), FlexRay, Ethernet 등을 통해 접속된다.
CAN-FD는 기존 CAN 프로토콜의 8Bytes에서 64Bytes로 확장하였고, 데이터 전송 속도도 100Kbit/s 내지 5Mbit/s이다. CAN FD 표준에서 최고 15Mbit/s까지 허용한다. 데이터 보안을 위해, CRC(Cyclic Redundancy Check) Filed 증가하고, 확장된 데이터 길이에도 기존 CAN 프로토콜과 동일한 요건 충족한다.
LIN은 싱글 와이어(Single Wire)를 이용하며 데이터 전송 최대 속도가 20Kbit/s로 통신을 한다. LIN은 Master/Slave의 통신방식을 적용하여 하나의 Master와 하나 이상, 예를 들면 최대 16개의 Slave로 구성할 수 있다. LIN Master는 전송 시기와 전송할 프레임을 결정하며 LIN Slave는 LIN Master가 전송한 명령을 실행하는 방식으로 CAN과 달리 LIN은 Master에서 모든 네트워크를 관리한다. LIN은 주로 CAN의 보조 통신으로 사용되며 높은 성능이 필요하지 않은 선루프, 미러, 시트 컨트롤 모터 등에서 사용될 수 있다.
FlexRay는 Time Triggered Protocol(TTP) 통신 방식을 사용한다. 하지만 TTP 통신 방식은 대역폭 낭비라는 문제가 발생 할 수 있기 때문에 Event Triggered Protocol(ETP)와 함께 사용한다. FlexRay는 CAN에서 발생할 수 있는 문제를 해결 할 수 있는 차량 통신 네트워크 기술로써 데이터의 안전도를 필요로 하는 브레이크 시스템, 크루즈 컨트롤 등에서 주로 사용된다.
제1 프로세서(210)는 GPS와 UART(universal asynchronous receiver/transmitter)를 통해 연결되어, 시간 정보를 점유할 수 있다. UART는 병렬 데이터를 직렬 비트 스트림으로 변환, 또는 복원하고, 패리티 비트를 추가하거나 패리티를 검출, 제거하며, 비동기 통신을 위해 시작 비트와 정지 비트를 추가하고 삭제하는 기능들을 수행할 수도 있다.
제2 프로세서(220)는 이더넷을 통해 다수의 카메라 시스템인 전방 카메라(630), 후방 카메라(640) 및 AVM(650)과 접속된다. 전방 카메라(630), 후방 카메라(640) 및 AVM(650)를 통해 전송된 영상을 저장 및 기록한다. 차량용 이더넷의 경우 데이터 전송 최대 속도가 100Mbit/s로 FlexRay보다 약 10배 정도 더 빠르다. 또한 CSMA/CD와 스위치를 사용하는 통신방식을 사용하여 네트워킹을 수행한다. 차량용 이더넷은 차량과 사용자간의 네트워크를 연결해주는 기술(오디오, 비디오) 즉, 인포테인먼트 시스템에 사용될 뿐만 아니라 다양한 기술개발과 함께 거의 모든 데이터가 차량용 이더넷을 통해 연결된다.
실시 예에서, 제1 프로세서(210)는 MCU(Micro Control Unit, 이하 MCU라 한다)이고, 제2 프로세서(220)는 CPU(Central Processing Unit, 이하 CPU라 한다)일 수 있다. 이하, ADR시스템에서 제1 프로세서(210)는 MCU이고, 제2 프로세서(220)는 CPU인 것으로 상세히 설명한다. 실시 예에서, ADR은 다음의 신호들을 입력받아 내부 메모리에 저장한다. 일반적인 차량 네트워크 데이터 정보, 자율차 센서 정보 입력받고, 카메라 영상 신호(전방/후방/AVM 영상 신호), GPS 신호, 가속도 센서 신호, 시간 정보 등을 입력받는다. 여기서, 전술한 신호들을 예로서 설명하지만, 이에 한정되지 않고, 추가적으로 신호들을 입력받을 수 있음은 물론이다.
ADR 시스템은 전술한 신호들 각각을 CPU와 MCU에서 별도로 입력받을 수 있다. 예를 들면, MCU로의 입력은 CAN/CAN-FD 통신, GPS 신호, 가속도 센서, 시간 정보를 포함하고, CPU로의 입력은 Ethernet 통신, 카메라 영상 신호를 포함한다.
ADR 시스템은 MCU가 Master Clock을 가지고 있다. 이는 차량의 시동을 OFF할 경우 암전류 또는 백업전류(bakcup current)가 1mA 또는 0.25mA 이하이기 때문에 CPU의 전원을 오프(OFF)하고, MCU는 스탠바이모드(Standby mode)등으로 동작하여 RTC(Real Time Clock)와 External Interrupt만 활성화한다. 이때 MCU 전원이 OFF되지 않기 때문에, 차량의 시동이 오프되더라도 최소한의 전류만 소모하면서 동작할 수 있기 때문에 MCU가 Master Clock을 가지게 구성한다. 이어, 차량의 시동이 온되면 MCU가 가지고 있던 Master Clock을 CPU로 전달하는데, 일반적으로 시간정보 관련하여 요구되는 정확도가 크지 않기 때문에 MCU와 CPU 사이의 UART, SPI 등의 통신을 통해 Clock을 전달하고, 이를 1분 또는 1시간 단위로 보정한다.
하지만, 통신이라는 것이 송신 시 오차가 발생하고, 수신 시에도 오차가 나기 때문에 MCU와 CPU가 가지는 시간은 수백ms ~ 오차가 커지면 1~2초 정도 발생할 수 있다. ADR은 1~2초의 오차로 인해 MCU와 CPU에서 입력받은 센서 신호 및 네트워크 신호들의 선후가 바뀌게 되어 정확한 데이터 분석이 어려워지기 때문에 이에 대한 개선이 필요하다.
실시 예에서, 시간에 대한 텍스트 정보는 기존과 동일하게 Uart/SPI 등 MCU와 CPU간, 또는 CPU와 CPU간의 사용 가능한 인터페이스를 사용하고, 정밀한 동기화를 위해 하드와이어 신호 Hardwired Signal(Update Signal과 Calibration Signal)을 ECU 내부에 사용되는 CPU 또는 MCU에 연결하여 3가지 신호를 Master Clock을 가지고 있는 MCU에서 주기적으로 보정한다.
MCU에서 전송하는 신호는 3가지로, 업데이트된 시간 정보 텍스트, 하드와이어 업데이트 신호(Hardwired Update Signal), 하드와이어 캘리브레이션 신호(Hardwired Calibration Signal)를 포함한다. 여기서, 하드와이어는 프로그램에 의하지 않고, 배선에 의한 신호 전송을 의미한다. 업데이트된 시간 정보 텍스트는 주기적으로, 예를 들면 1분마다 CPU로 UART 통신을 통해 전달한다. 업데이트된 시간 정보 텍스트를 전송하기 위해, 업데이트 신호는 하드와이어 신호로서, 예를 들면 low-to-high로, 이후 1s가 업데이트된 경우, 하드와이어 업데이트 신호를 high-to-low로 CPU에 출력한다. 하드와이어 캘리브레이션 신호는 소정의 주파수, 예를 들면 100Hz 주파수 신호를 CPU로 전달한다. 전술한 예시에서 설명한 값들은 정확도를 위해서 변경할 수 있으며, CPU 및 MCU의 성능을 고려하여 적절한 값으로 설정할 수 있음은 물론이다.
CPU에서 다음 수학식 1과 같이 시간을 계산할 수 있다.
[수학식 1]
보정 시간 = 수신된 업데이트된 시간 + 하드와이어 업데이트 신호에 의한 1s + 하드와이어 업데이트 신호가 high-to-low 지점으로부터 하드와이어 캘리브레이션 신호 카운트 * 10ms
실시 예에서, 10ms를 곱한 것은, 시간 오차를 10ms 이내로 하기 위한 것으로, 시스템의 허용 오차 범위에 따라 값은 변경 가능한 값이다.
도 7은 또 다른 실시 예에 따른 복수의 프로세서에서의 시각 동기화 방법을 설명하기 위한 흐름 도이다.
도 7을 참조하면, 단계 700에서, 제1 프로세서에서 제2 프로세서에게 기준시간을 전송한다.
단계 702에서, 제1 프로세서에서 기준시간이 업데이트될 때마다 제2 프로세서에 업데이트 신호를 전송한다.
단계 704에서, 제2 프로세서에 전송된 업데이트 신호에 상응하는 캘리브레이션 신호를 전송한다.
단계 704에서, 제2 프로세서에서, 업데이트 신호를 검출한 후에, 수신된 캘리브레이션 신호에 따라 기준시간을 업데이트 한다.
도 8은 또 다른 실시 예에 따른 이벤트 데이터를 정렬하는 것을 설명하기 위한 예시 도이다.
도 8을 참조하면, 복수의 프로세서를 포함하는 ADR 시스템은 전술한 시각 동기화 방법을 통해, 하나의 제품 내 2개 이상의 서로 다른 프로세서(MCU, CPU)에서 하나의 시계를 기반으로 각각의 프로세스에 입력되는 이벤트 신호들을 시간 순서대로 정렬하는 데 필요한 시간의 오차가 최소화할 수 있다.
도 8에 도시된 것처럼, 제1 슬레이브 ECU(충격감지센서)로부터 15시30분20초에 충격감지에 해당하는 이벤트 데이터를 수신하고, 제2 슬레이브 ECU(카메라 센서)로부터 15시30분15초에 전각객체감지에 해당하는 이벤트 데이터를 수신하고, 제3 슬레이브 ECU(브레이크 센서)로부터 15시30분 18초에 급브레이크 동작에 해당하는 이벤트 데이터를 수신하였다. 이러한 데이터들은 ECU에서 수신된 데이터와 해당 시각의 타임 스탬프를 기초로 생성된 것이다. 그리고, 15시30분16초에 전방 카메라로부터 전방 영상을 수신하고, 15시 30분 17초에 AVM으로부터 AVM 영상을 수신하였다. 이러한 데이터들은 CPU에서 수신된 데이터와 해당 시각의 타임 스탬프를 기초로 생성된 것이다. 실시 예에서, ADR은 전술한 각각의 프로세서에서 획득된 이벤트 데이터와 해당 이벤트 데이터에 포함된 타임 스탬프를 기초로 이벤트의 선후 관계를 정확하게 파악할 수 있다.
실시 예에 따른 복수의 프로세서를 포함하는 ADR 시스템은 전술한 시각 동기화 방법 및 장치는 2개 이상의 서로 다른 프로세서(MCU, CPU)에서 하나의 시계를 기반으로 각각의 프로세스에 입력되는 이벤트 신호들을 시간 순서대로 정렬하기 위해, 2개 이상의 프로세서의 시간의 오차가 최소화할 수 있다.
일 실시 예에 따른 장치는 프로세서, 프로그램 데이터를 저장하고 실행하는 메모리, 디스크 드라이브와 같은 영구 저장부(permanent storage), 외부 장치와 통신하는 통신 포트, 터치 패널, 키(key), 버튼 등과 같은 사용자 인터페이스 장치 등을 포함할 수 있다. 소프트웨어 모듈 또는 알고리즘으로 구현되는 방법들은 상기 프로세서상에서 실행 가능한 컴퓨터가 읽을 수 있는 코드들 또는 프로그램 명령들로서 컴퓨터가 읽을 수 있는 기록 매체상에 저장될 수 있다. 여기서 컴퓨터가 읽을 수 있는 기록 매체로 마그네틱 저장 매체(예컨대, ROM(read-only memory), RAM(random-access memory), 플로피 디스크, 하드 디스크 등) 및 광학적 판독 매체(예컨대, 시디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc)) 등이 있다. 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템들에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다. 매체는 컴퓨터에 의해 판독 가능하며, 메모리에 저장되고, 프로세서에서 실행될 수 있다.
도면에 도시된 실시 예들에서 참조 부호를 기재하였으며, 실시 예들을 설명하기 위하여 특정 용어들을 사용하였으나, 특정 용어에 의해 본 발명이 한정되는 것은 아니며, 실시 예는 당업자에 있어서 통상적으로 생각할 수 있는 모든 구성 요소들을 포함할 수 있다.
실시 예는 기능적인 블록 구성들 및 다양한 처리 단계들로 나타내어질 수 있다. 이러한 기능 블록들은 특정 기능들을 실행하는 다양한 개수의 하드웨어 또는/및 소프트웨어 구성들로 구현될 수 있다. 예를 들어, 실시 예는 하나 이상의 마이크로프로세서들의 제어 또는 다른 제어 장치들에 의해서 다양한 기능들을 실행할 수 있는, 메모리, 프로세싱, 로직(logic), 룩 업 테이블(look-up table) 등과 같은 직접 회로 구성들을 채용할 수 있다. 본 발명에의 구성 요소들이 소프트웨어 프로그래밍 또는 소프트웨어 요소들로 실행될 수 있는 것과 유사하게, 실시 예는 데이터 구조, 프로세스들, 루틴들 또는 다른 프로그래밍 구성들의 조합으로 구현되는 다양한 알고리즘을 포함하여, C, C++, 자바(Java), 어셈블러(assembler) 등과 같은 프로그래밍 또는 스크립팅 언어로 구현될 수 있다. 기능적인 측면들은 하나 이상의 프로세서들에서 실행되는 알고리즘으로 구현될 수 있다. 또한, 실시 예는 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기술을 채용할 수 있다. "매커니즘", "요소", "수단", "구성"과 같은 용어는 넓게 사용될 수 있으며, 기계적이고 물리적인 구성들로서 한정되는 것은 아니다. 상기 용어는 프로세서 등과 연계하여 소프트웨어의 일련의 처리들(routines)의 의미를 포함할 수 있다.
실시 예에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 실시 예의 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다. 또한, "필수적인", "중요하게" 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.
실시 예의 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 실시 예에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 실시 예에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 실시 예들이 한정되는 것은 아니다. 실시 예에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 실시 예를 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 실시 예의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.

Claims (15)

  1. 제1 프로세서에서 제2 프로세서에 기준시간을 전송하는 단계;
    상기 제1 프로세서에서 상기 기준시간이 업데이트될 때마다 상기 제2 프로세서에 업데이트 신호를 전송하는 단계;
    상기 제2 프로세서에 상기 전송된 업데이트 신호에 상응하는 캘리브레이션 신호를 전송하는 단계; 및
    상기 업데이트 신호를 검출한 후에, 수신된 캘리브레이션 신호에 따라 상기 기준시간을 업데이트 하는 단계를 포함하고,
    상기 제1 프로세서 및 상기 제2 프로세서는,
    상기 기준시간을 송수신하는 제1 네트워크와, 상기 업데이트 신호 및 상기 캘리브레이션 신호를 송수신하는, 상기 제1 네트워크와는 다른 제2 네트워크로 접속된 것을 특징으로 하는 복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 프로세서 각각에서 업데이트된 기준시간에 상응하는 타임 스탬프를 입력된 이벤트 정보에 기록하는 것을 특징으로 하는 복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법.
  3. 제 2 항에 있어서,
    상기 이벤트 정보는,
    상기 ADR 시스템을 포함한 복수의 차량 ECUs 및 차량에 구비된 복수의 카메라 시스템으로부터 입력된 것을 특징으로 하는 복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제2 프로세서는 복수인 것을 특징으로 하는 복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법.
  6. 제 1 항에 있어서,
    상기 제1 프로세서는 상기 업데이트 신호를 상기 제2 프로세서에 주기적으로 전송하는 것을 특징으로 하는 복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법.
  7. 제 1 항에 있어서,
    상기 제1 프로세서 또는 상기 제2 프로세서는,
    상기 업데이트 신호를 검출한 후, 시간 변화 정보를 계산하고, 상기 계산된 시간 정보를 기초로 상기 기준시간을 업데이트하고, 상기 업데이트된 기준시간을 각각의 내부 메모리에 저장하는 것을 특징으로 하는 복수의 프로세서를 포함하는 ADR 시스템에서의 시각 동기화 방법.
  8. 제 1 항 내지 제 3 항, 제 5 항 내지 제 7 항 중 어느 한 항에 따른 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체.
  9. 복수의 프로세서를 포함하는 ADR 시스템에 있어서,
    제1 프로세서 및 제2 프로세서를 포함하고,
    상기 제1 프로세서에서 상기 제2 프로세서에 기준시간을 전송하고,
    상기 제1 프로세서에서 상기 기준시간이 업데이트될 때마다 상기 제2 프로세서에 업데이트 신호를 전송하고,
    상기 제2 프로세서에 상기 전송된 업데이트 신호에 상응하는 캘리브레이션 신호를 전송하고,
    상기 업데이트 신호를 검출한 후에, 수신된 캘리브레이션 신호에 따라 상기 기준시간을 업데이트 하고,
    상기 제1 프로세서 및 상기 제2 프로세서는,
    상기 기준시간을 송수신하는 제1 네트워크와, 상기 업데이트 신호 및 상기 캘리브레이션 신호를 송수신하는, 상기 제1 네트워크와는 다른 제2 네트워크로 접속된 것을 특징으로 하는, 복수의 프로세서를 포함하는 ADR 시스템.
  10. 제 9 항에 있어서,
    상기 제1 및 제2 프로세서 각각에서 업데이트된 기준시간에 상응하는 타임 스탬프를 입력된 이벤트 정보에 기록하는 것을 특징으로 하는 복수의 프로세서를 포함하는 ADR 시스템.
  11. 제 10 항에 있어서,
    상기 이벤트 정보는,
    복수의 차량 ECUs 및 차량에 구비된 복수의 카메라 시스템으로부터 입력된 것을 특징으로 하는 복수의 프로세서를 포함하는 ADR 시스템.
  12. 제 9 항에 있어서,
    상기 제2 프로세서는 복수인 것을 특징으로 하는 복수의 프로세서를 포함하는 ADR 시스템.
  13. 삭제
  14. 제 9 항에 있어서,
    상기 제1 프로세서는 상기 업데이트 신호를 상기 제2 프로세서에 주기적으로 전송하는 것을 특징으로 하는 복수의 프로세서를 포함하는 ADR 시스템.
  15. 제 9 항에 있어서,
    상기 제1 프로세서 또는 상기 제2 프로세서는,
    상기 업데이트 신호를 검출한 후, 시간 변화 정보를 계산하고, 상기 계산된 시간 정보를 기초로 상기 기준시간을 업데이트하고, 상기 업데이트된 기준시간을 각각의 내부 메모리에 저장하는 것을 특징으로 하는 복수의 프로세서를 포함하는 ADR 시스템.
KR1020190178515A 2019-12-30 2019-12-30 복수의 프로세서를 포함하는 adr 시스템에서의 시각 동기화 방법 및 장치 KR102288936B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190178515A KR102288936B1 (ko) 2019-12-30 2019-12-30 복수의 프로세서를 포함하는 adr 시스템에서의 시각 동기화 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190178515A KR102288936B1 (ko) 2019-12-30 2019-12-30 복수의 프로세서를 포함하는 adr 시스템에서의 시각 동기화 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20210085466A KR20210085466A (ko) 2021-07-08
KR102288936B1 true KR102288936B1 (ko) 2021-08-12

Family

ID=76894341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190178515A KR102288936B1 (ko) 2019-12-30 2019-12-30 복수의 프로세서를 포함하는 adr 시스템에서의 시각 동기화 방법 및 장치

Country Status (1)

Country Link
KR (1) KR102288936B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3331695B2 (ja) * 1993-09-17 2002-10-07 富士通株式会社 時刻同期方法
KR20040049561A (ko) * 2002-12-06 2004-06-12 엘지전자 주식회사 알엔씨 시스템 시간 동기화 방법
KR101583136B1 (ko) * 2014-04-04 2016-01-08 재단법인 다차원 스마트 아이티 융합시스템 연구단 차량용 블랙박스 또는 차량용 전자기기의 시각 동기화 방법 및 장치
KR20150121529A (ko) * 2014-04-21 2015-10-29 주식회사 알리온 차량용 블랙박스의 충격 감지에 따른 이벤트 영상 녹화 방법 및 그 시스템

Also Published As

Publication number Publication date
KR20210085466A (ko) 2021-07-08

Similar Documents

Publication Publication Date Title
KR102124198B1 (ko) Adr 데이터와 edr 데이터의 동기화 및 검증을 위한 방법과 그 장치
US10614639B2 (en) In-vehicle control device and in-vehicle recording system
US10270619B2 (en) In-vehicle recording system and in-vehicle control apparatus
US8504864B2 (en) Data sensor coordination using time synchronization in a multi-bus controller area network system
RU2706887C2 (ru) Система и способ блокирования компьютерной атаки на транспортное средство
JP5561186B2 (ja) 車載ネットワークシステム
JP5998891B2 (ja) 中継装置、車載システム
WO2017206192A1 (zh) 出租车乘客人数的监控方法及系统
CN111052681A (zh) 异常检测电子控制单元、车载网络系统及异常检测方法
CN104157027A (zh) 行车过程中突发状况的视频记录系统及方法
US10090996B2 (en) Communication system
KR100696889B1 (ko) 차량 내부 통신 시스템 및 게이트웨이
CN111002925B (zh) 一种车载主机信息的同步方法、装置、系统和存储介质
KR102288936B1 (ko) 복수의 프로세서를 포함하는 adr 시스템에서의 시각 동기화 방법 및 장치
US10661732B2 (en) In-vehicle relay device
KR20140147298A (ko) 디지털 운행기록 장치
WO2022045007A1 (ja) データ記録装置
KR20110073657A (ko) 자동차 운행 기록장치 및 그 방법
KR20190079335A (ko) 차량용 블랙박스의 데이터 동기화 장치 및 방법
US11276306B1 (en) Location tracking after power loss
EP3696775A1 (en) Acquisition terminal, vehicle travel reproduction system and acquisition method
EP4142189B1 (en) Determining correctness of actually received timestamp
CN117793673A (zh) 基于事件的车载互联系统
Herpel Performance evaluation of time-critical data transmission in automotive communication systems
Devi et al. Use of Communication Protocols in Automotive Software Development Process

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right