KR102283137B1 - 프리앰블 시퀀스를 전송하는 방법 및 장치 - Google Patents

프리앰블 시퀀스를 전송하는 방법 및 장치 Download PDF

Info

Publication number
KR102283137B1
KR102283137B1 KR1020140148975A KR20140148975A KR102283137B1 KR 102283137 B1 KR102283137 B1 KR 102283137B1 KR 1020140148975 A KR1020140148975 A KR 1020140148975A KR 20140148975 A KR20140148975 A KR 20140148975A KR 102283137 B1 KR102283137 B1 KR 102283137B1
Authority
KR
South Korea
Prior art keywords
sequence
preamble
coherent receiver
ternary
period
Prior art date
Application number
KR1020140148975A
Other languages
English (en)
Other versions
KR20150051162A (ko
Inventor
박창순
홍영준
지네쉬 피 나이르
강준성
김영수
수짓 조스
마노즈 초우드하리
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to PCT/KR2014/010300 priority Critical patent/WO2015065064A1/ko
Priority to CN201480071842.4A priority patent/CN105874761B/zh
Priority to JP2016526894A priority patent/JP6491657B2/ja
Priority to EP14856928.8A priority patent/EP3076624B1/en
Priority to US15/033,400 priority patent/US10256933B2/en
Publication of KR20150051162A publication Critical patent/KR20150051162A/ko
Application granted granted Critical
Publication of KR102283137B1 publication Critical patent/KR102283137B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H04J13/102—Combining codes
    • H04J13/107—Combining codes by concatenation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0011—Complementary
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0022—PN, e.g. Kronecker
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/16—Code allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/7097—Direct sequence modulation interference
    • H04B2201/709709—Methods of preventing interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/004—Orthogonal
    • H04J13/0044—OVSF [orthogonal variable spreading factor]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/245—Testing correct operation by using the properties of transmission codes
    • H04L1/247—Testing correct operation by using the properties of transmission codes three-level transmission codes, e.g. ternary
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2692—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation with preamble design, i.e. with negotiation of the synchronisation sequence with transmitter or sequence linked to the algorithm used at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)
  • Semiconductor Memories (AREA)

Abstract

프리앰블 시퀀스를 전송하는 방법 및 장치가 개시된다. 일 실시예에 따른 전송기는 -1, 0 또는 1의 원소들로 구성되는 터너리 프리앰블 시퀀스로부터, 난코히런트 수신기를 위한 제1 시퀀스 및 코히런트 수신기를 위한 제2 시퀀스를 추출하고, 복수의 비트로 구성된 프리앰블에 제1 시퀀스 및 제2 시퀀스를 매핑하여 난코히런트 수신기 및 코히런트 수신기에서 지원되는 제3 시퀀스를 생성할 수 있다.

Description

프리앰블 시퀀스를 전송하는 방법 및 장치{METHOD AND APPARATUS FOR TRANSMITTING PREAMBLE SEQUENCE}
아래의 실시 예들은 프리앰블 시퀀스를 전송하는 방법 및 장치에 관한 것이다.
디지털 무선 통신 시스템의 변조 방식은 크게 난코히런트 변조 방식(noncoherent modulation)과 코히런트 변조 방식(coherent modulation)으로 나뉠 수 있다. 난코히런트 변조 방식은 저전력 및 저복잡도를 갖는 난코히런트 수신기에 적합하고, 코히런트 변조 방식은 전력 및 복잡도에 대한 제한이 크지 않고, 우수한 성능을 갖는 코히런트 수신기에 적합할 수 있다.
일 실시예에 따른 전송기는 -1, 0 또는 1의 원소들로 구성되는 터너리 프리앰블 시퀀스(ternary preamble sequence)로부터, 난코히런트 수신기(non-coherent receiver)를 위한 제1 시퀀스 및 코히런트 수신기(coherent receiver)를 위한 제2 시퀀스를 추출하는 시퀀스 추출기; 및 복수의 비트로 구성된 프리앰블에 상기 제1 시퀀스 및 상기 제2 시퀀스를 매핑하여 상기 난코히런트 수신기 및 상기 코히런트 수신기에서 지원되는 제3 시퀀스를 생성하는 시퀀스 생성기를 포함할 수 있다.
상기 제1 시퀀스는, 0 또는 1의 원소들로 구성되고, 상기 제2 시퀀스는, -1 또는 1의 원소들로 구성될 수 있다.
상기 시퀀스 추출기는, 상기 제1 시퀀스의 주기를 기준으로, 상기 터너리 프리앰블 시퀀스의 원소들을 절대값으로 변환하여 상기 제1 시퀀스를 추출할 수 있다.
상기 시퀀스 추출기는, 상기 제2 시퀀스의 주기를 기준으로, 상기 터너리 프리앰블 시퀀스의 원소들 중 0의 원소를 1의 원소로 변환하여 상기 제2 시퀀스를 추출할 수 있다.
상기 시퀀스 생성기는, 상기 프리앰블의 상기 적어도 하나의 비트마다 상기 제1 시퀀스를 매핑하는 제1 매퍼(mapper); 및 상기 프리앰블의 상기 적어도 하나의 비트마다 매핑된 상기 제1 시퀀스에 상기 제2 시퀀스를 매핑하여 상기 제3 시퀀스를 생성하는 제2 매퍼를 포함할 수 있다.
상기 제1 매퍼는, 상기 제1 시퀀스의 주기에 따른 모듈로 카운터(modulo counter)에 기초하여 상기 제1 시퀀스의 인덱스(index)를 증가시키고, 상기 인덱스에 대응하는 상기 제1 시퀀스의 원소를 상기 프리앰블의 상기 적어도 하나의 비트에 매핑할 수 있다.
상기 제2 매퍼는, 상기 제2 시퀀스의 주기에 따른 모듈로 카운터에 기초하여 상기 제2 시퀀스의 인덱스를 증가시키고, 상기 인덱스에 대응하는 상기 제2 시퀀스의 원소를 상기 프리앰블의 상기 적어도 하나의 비트에 매핑된 상기 제1 시퀀스에 매핑할 수 있다.
상기 제2 매퍼는, 상기 프리앰블의 상기 적어도 하나의 비트에 매핑된 상기 제1 시퀀스에 상기 제2 시퀀스를 곱할 수 있다.
상기 제2 매퍼는. 상기 제1 시퀀스의 주기와 상기 제2 시퀀스의 주기의 비만큼 상기 제1 시퀀스를 반복하여 확장하고, 확장된 제1 시퀀스에 상기 제2 시퀀스를 곱할 수 있다.
상기 시퀀스 생성기는, 상기 프리앰블의 적어도 하나의 비트마다 상기 제1 시퀀스를 매핑하는 제1 이진 매퍼(binary mapper); 및 상기 제2 시퀀스의 원소들을 이진값(binary value)으로 변환하고, 상기 프리앰블의 적어도 하나의 비트에 매핑된 상기 제1 시퀀스에 상기 변환된 제2 시퀀스를 연접(aggregation)하여 상기 제3 시퀀스를 생성하는 제2 이진 매퍼를 포함할 수 있다.
상기 제2 이진 매퍼는, 상기 제2 시퀀스의 -1의 원소를 1로 변환하고, 상기 제2 시퀀스의 1의 원소를 0으로 변환할 수 있다.
상기 제1 시퀀스의 주기는, 상기 제2 시퀀스의 주기보다 짧을 수 있다.
상기 시퀀스 생성기는, 상기 프리앰블의 적어도 하나의 비트에 대응하는 기본 프리앰블 시퀀스를 생성하고, 상기 기본 프리앰블 시퀀스를 미리 정해진 횟수로 반복하여 상기 제3 시퀀스를 생성할 수 있다.
상기 시퀀스 생성기는, 상기 제1 시퀀스의 주기와 상기 제2 시퀀스의 주기의 비만큼 상기 제1 시퀀스를 반복적으로 확장하고, 확장된 제1 시퀀스를 제2 시퀀스와 곱하여 상기 기본 프리앰블 시퀀스를 생성할 수 있다.
상기 프리앰블의 프리앰블 포맷은 하기 [표 1]의 P1 프리앰블 포맷 또는 P2 프리앰블 포맷 중 하나이고, 상기 기본 프리앰블 시퀀스는, 상기 프리앰블 포맷에 따라 하기 [표 1]에 기재된 기본 프리앰블 패턴 및 반복 횟수를 가질 수 있다.
[표 1]
Figure 112014104491390-pat00001
상기 제1 시퀀스, 상기 제1 시퀀스의 주기, 상기 제2 시퀀스, 상기 제2 시퀀스의 주기는, 상기 프리앰블 포맷에 따라 아래 표 2에 기재된 값을 가질 수 있다.
[표 2]
Figure 112014104491390-pat00002
일 실시예에 따른 전송기는 상기 제3 시퀀스를 포함하는 프리앰블 필드, SFD(Start Frame Delimiter) 필드, PHR(Physical layer Header) 필드 및 PSDU(Physical Service Data Unit) 필드를 포함하는 전송 프레임을 상기 난코히런트 수신기 또는 상기 코히런트 수신기 중 적어도 하나에 송신하는 프레임 송신기를 더 포함할 수 있다.
일 실시예에 따른 시퀀스 추출 장치는 -1, 0 또는 1의 원소들로 구성되는 터너리 프리앰블 시퀀스를 획득하는 터너리 프리앰블 시퀀스 획득기; 상기 터너리 프리앰블 시퀀스로부터 0 또는 1의 원소들로 구성되고 난코히런트 수신기를 위한 제1 시퀀스를 추출하는 제1 시퀀스 추출기; 및 -1 또는 1의 원소들로 구성되고 코히런트 수신기를 위한 제2 시퀀스를 추출하는 제2 시퀀스 추출기를 포함할 수 있다.
상기 제1 시퀀스 추출기는, 상기 제1 시퀀스의 주기를 기준으로, 상기 터너리 프리앰블 시퀀스의 원소들을 절대값으로 변환하여 상기 제1 시퀀스를 추출할 수 있다.
상기 제2 시퀀스 추출기는, 상기 제2 시퀀스의 주기를 기준으로, 상기 터너리 프리앰블 시퀀스의 원소들 중 0의 원소를 1의 원소로 변환하여 상기 제2 시퀀스를 추출할 수 있다.
일 실시예에 따른 시퀀스 추출 장치는 상기 제1 시퀀스 및 상기 제2 시퀀스를 저장하는 저장기를 더 포함할 수 있다.
일 실시예에 따른 시퀀스 생성 장치는 프리앰블의 적어도 하나의 비트마다, 0 또는 1의 원소들로 구성되고 난코히런트 수신기를 위한 제1 시퀀스를 매핑하는 제1 매퍼; 및 상기 프리앰블에 매핑된 상기 제1 시퀀스에, -1 또는 1의 원소들로 구성되고 코히런트 수신기를 위한 제2 시퀀스를 매핑하여 상기 난코히런트 수신기 및 상기 코히런트 수신기에서 지원되는 제3 시퀀스를 생성하는 제2 매퍼를 포함할 수 있다.
상기 제1 시퀀스 및 상기 제2 시퀀스는 미리 저장될 수 있다.
상기 제1 매퍼는, 상기 프리앰블의 적어도 하나의 비트마다, 상기 제1 시퀀스의 주기에 따른 모듈로 카운터에 기초하여 상기 제1 시퀀스의 인덱스를 증가시키고, 상기 인덱스에 대응하는 상기 제1 시퀀스의 원소를 상기 프리앰블의 상기 적어도 하나의 비트에 매핑할 수 있다.
상기 제2 매퍼는, 상기 제2 시퀀스의 주기에 따른 모듈로 카운터에 기초하여 상기 제2 시퀀스의 인덱스를 증가시키고, 상기 인덱스에 대응하는 상기 제2 시퀀스의 원소를 상기 프리앰블의 상기 적어도 하나의 비트에 매핑된 상기 제1 시퀀스에 매핑할 수 있다.
상기 제2 매퍼는, 상기 프리앰블의 상기 적어도 하나의 비트에 매핑된 상기 제1 시퀀스에 상기 제2 시퀀스를 곱할 수 있다.
일 실시예에 따른 전송기는 프리앰블의 프리앰블 포멧에 따라 기본 프리앰블 패턴을 추출하는 기본 프리앰블 추출부; 및 상기 기본 프리앰블 패턴을 미리 정해진 반복 횟수로 반복하여 난코히런트 수신기 및 코히런트 수신기에서 지원되는 프리앰블 시퀀스를 생성하는 프리앰블 시퀀스 생성부를 포함할 수 있다.
상기 기본 프리앰블 추출부는, 하기 [표 3]의 P1 프리앰블 포맷 또는 P2 프리앰블 포맷 중 어느 하나의 프리앰블 포맷에 따라, 하기 [표 3]으로부터, 상기 기본 프리앰블 패턴 및 상기 미리 정해진 반복 횟수를 추출할 수 있다.
[표 3]
Figure 112014104491390-pat00003
일 실시예에 따른 전송기는 상기 프리앰블 시퀀스를 포함하는 프리앰블 필드, SFD(Start Frame Delimiter) 필드, PHR(Physical layer Header) 필드 및 PSDU(Physical Service Data Unit) 필드를 포함하는 전송 프레임을 상기 난코히런트 수신기 또는 상기 코히런트 수신기 중 적어도 하나에 송신하는 프레임 송신기를 더 포함할 수 있다.
일 실시예에 따른 전송기는 하기 [표 4]의 P1 프리앰블 포맷 또는 P2 프리앰블 포맷 중 어느 하나의 프리앰블 포맷에 따라, 하기 [표 4]로부터, 기본 프리앰블 패턴 및 미리 정해진 반복 횟수를 추출하는 기본 프리앰블 추출부; 상기 기본 프리앰블 패턴을 상기 미리 정해진 반복 횟수로 반복하여 난코히런트 수신기 및 코히런트 수신기에서 지원되는 프리앰블 시퀀스를 생성하는 프리앰블 시퀀스 생성부; 및 상기 프리앰블 시퀀스를 포함하는 프리앰블 필드, SFD(Start Frame Delimiter) 필드, PHR(Physical layer Header) 필드 및 PSDU(Physical Service Data Unit) 필드를 포함하는 전송 프레임을 상기 난코히런트 수신기 또는 상기 코히런트 수신기 중 적어도 하나에 송신하는 프레임 송신기를 포함할 수 있다.
[표 4]
Figure 112014104491390-pat00004
도 1은 일 실시예에 따른 무선 통신 시스템을 나타낸 도면이다.
도 2는 일 실시예에 따른 길이가 32 또는 16인 터너리 프리앰블을 생성하는 방법을 나타낸 동작 흐름도이다.
도 3은 일 실시예에 따른 64 길이 터너리 프리앰블을 생성하는 방법을 나타낸 동작 흐름도이다.
도 4는 일 실시예에 따른 전송 프레임을 나타낸 도면이다.
도 5는 일 실시예에 따른 전송기를 나타낸 위한 블록도이다.
도 6은 일 실시예에 따른 시퀀스 추출기를 나타낸 블록도이다.
도 7 및 도 8은 일 실시예에 따른 시퀀스 생성기의 일례를 설명하기 위한 도면이다.
도 9는 다른 일 실시예에 따른 시퀀스 생성기의 일례를 설명하기 위한 도면이다.
도 10은 일 실시예에 따른 터너리 시퀀스의 생성을 설명하기 위한 도면이다.
도 11은 다른 일 실시예에 따른 전송기를 나타낸 블록도이다.
도 12는 일 실시예에 따른 시퀀스 전송 방법을 나타낸 동작 흐름도이다.
도 13은 일 실시예에 따른 시퀀스 추출 방법을 나타낸 동작 흐름도이다.
도 14는 일 실시예에 따른 시퀀스 생성 방법을 나타낸 동작 흐름도이다.
도 15는 일 실시예에 따른 프리앰블 시퀀스 생성 방법을 나타낸 동작 흐름도이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명하는 실시예들에는 다양한 변경이 가해질 수 있다. 아래 설명하는 실시예들은 실시 형태에 대해 한정하려는 것이 아니며, 이들에 대한 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 일 실시예에 따른 무선 통신 시스템을 나타낸 도면이다.
도 1을 참조하면, 무선 통신 시스템은 코히런트 전송기(coherent transmitter)(110), 난코히런트 수신기(noncoherent receiver)(120) 및 코히런트 수신기(coherent receiver)(130)를 포함할 수 있다. 코히런트 전송기(110)는 데이터를 패킷 단위로 전송할 수 있다. 패킷은 코히런트 전송기(110)와 수신기들(120, 130) 간의 시간 동기를 맞추기 위한 프리앰블(preamble)을 포함할 수 있다. 프리앰블은 패킷의 앞부분에 위치하며, 미리 정해진 일정한 패턴의 심볼 시퀀스를 의미할 수 있다.
코히런트 전송기(110)는 코히런트 변조(coherent modulation) 기법을 이용하여 프리앰블을 변조할 수 있다. 코히런트 변조 기법에 의할 경우, 코히런트 전송기(110)는 프리앰블을 {-1, 0, +1}의 원소들을 이용하여 시퀀스의 형태로 변조하고, 변조된 프리앰블이 포함된 패킷을 수신기들(120, 130)에 전송할 수 있다. 일 실시예에서, {-1, 0, +1}의 원소로 구성된 프리앰블 시퀀스는 터너리 프리앰블 시퀀스(ternary preamble sequence)로 표현되고, {0, +1}의 원소로 구성된 시퀀스는 유니폴라 프리앰블 시퀀스(unipolar preamble sequence)로 표현되고, {-1, 1}의 원소로 구성된 시퀀스는 바이폴라 프리앰블 시퀀스(bipolar preamble sequence)로 표현될 수 있다. 여기서, +1 원소는 캐리어 신호(carrier signal)의 위상(phase)값을 0으로 설정하는 것을 의미하고, 0 원소는 캐리어 신호를 오프시키는 것을 의미하고, -1 원소는 캐리어 신호의 위상값을 180도로 설정하는 것을 의미할 수 있다. 난코히런트 수신기(120)가 코히런트 전송기(110)로부터 패킷을 수신하는 경우, 난코히런트 수신기(120)는 난코히런트 복조(noncoherent demodulation) 기법을 이용하여 프리앰블을 복조하기 때문에, 난코히런트 수신기(120)는 캐리어 신호의 서로 다른 위상을 구별할 수 없다. 이에 따라, 난코히런트 수신기(120)는 +1 원소와 -1 원소를 구별할 수 없으므로, 프리앰블의 터너리 프리앰블 시퀀스를 유니폴라 프리앰블 시퀀스로 인지할 수 있다. 코히런트 수신기(130)가 코히런트 전송기(110)로부터 패킷을 수신하는 경우, 코히런트 수신기(130)는 코히런트 복조(coherent demodulation) 기법을 이용하여 프리앰블을 복조하기 때문에, 난코히런트 수신기(120)와 달리, 프리앰블의 터너리 프리앰블 시퀀스를 터너리 프리앰블 시퀀스로 인지할 수 있다.
코히런트 전송기(110)의 프리앰블은 터너리 프리앰블 시퀀스가 복수번 반복되는 구조일 수 있다. 이에 따라, 난코히런트 수신기(120)가 복조한 프리앰블은 유니폴라 프리앰블 시퀀스가 복수번 반복되는 구조이고, 코히런트 수신기(130)가 복조한 프리앰블은 터너리 프리앰블 시퀀스가 복수번 반복되는 구조일 수 있다. 난코히런트 수신기(120)는 코히런트 수신기(130)보다 복잡도 및 운영 전력이 작기 때문에, 난코히런트 수신기(120)의 프리앰블에서 유니폴라 프리앰블 시퀀스의 반복 주기는 상대적으로 짧게 설계되고, 코히런트 수신기(130)의 프리앰블에서 터너리 프리앰블 시퀀스의 반복 주기는 상대적으로 길게 설계될 수 있다. 유니폴라 프리앰블 시퀀스의 반복 주기가 짧음에 따라, 난코히런트 수신기(120)에서 신호 처리시, 계산량이 줄어들고 수신 샘플들의 저장 공간이 감소되므로, 난코히런트 수신기(120)의 저복잡도 및 저전력 동작에 유리할 수 있다.
코히런트 전송기(110)는 난코히런트 수신기(120) 및 코히런트 수신기(130)에 적용될 수 있는 터너리 프리앰블 시퀀스를 유니폴라 프리앰블 시퀀스 및 바이폴라 프리앰블 시퀀스로 분해할 수 있고, 유니폴라 프리앰블 시퀀스 및 바이폴라 프리앰블 시퀀스를 재구성하여 공통의 프리앰블 시퀀스를 생성한 후, 이를 난코히런트 수신기(120) 및 코히런트 수신기(130)에 전송할 수 있다.
코히런트 전송기(110)가 터너리 프리앰블 시퀀스를 유니폴라 프리앰블 시퀀스 및 바이폴라 프리앰블 시퀀스로 분해함으로써, 코히런트 전송기(110)에 미리 저장되어야 할 저장량이 감소될 수 있다. 또한, 난코히런트 수신기(120) 또는 코히런트 수신기(130) 중 어느 하나의 수신기의 프리앰블 시퀀스의 수정이 필요할 경우, 보다 유연하게 대처할 수 있다.
이하에서는 난코히런트 수신기(120) 및 코히런트 수신기(130)에 적용될 수 있는 터너리 프리앰블 시퀀스를 설계하는 방법에 대해, 하기에서 도 2 및 도 3을 참조하여 상세하게 설명된다.
또한, 설계된 터너리 프리앰블 시퀀스를 기초로 난코히런트 수신기(120) 및 코히런트 수신기(130)에 프리앰블을 전송하는 방법에 대해, 하기에서 도 4 내지 도 13을 참조하여 상세하게 설명된다.
<터너리 프리앰블 시퀀스의 설계>
일 실시예는 가변적인 확산 인자(variable spreading factor)를 위한 원소(또는, alphabet)들을 갖는 난코히런트 확산 시퀀스(non-coherent spreading sequence)를 획득하기 위한 방법을 나타낸다.
가변적인 확산 인자를 위한 확산 시퀀스들은
Figure 112014104491390-pat00005
로 정의되고, 확산 인자는
Figure 112014104491390-pat00006
로 나타날 수 있다. 여기서, m은 확산 인자를 나타내고, Cm은 확산 인자 m을 위한 확산 시퀀스를 나타낸다.
프리앰블 심볼 길이(preamble symbol length)가 M이면, 프리앰블 시퀀스들은
Figure 112014104491390-pat00007
이 될 수 있다. 여기서, 모든 원소가 1로 이루어진 벡터 1m(all one vector)의 길이는 m이고,
Figure 112014104491390-pat00008
는 크로넥커 프로덕트 연산(Kronecker product operation)을 나타낼 수 있다.
Figure 112014104491390-pat00009
는 가변적인 확산 인자를 위한 코드북을 나타낼 수 있다. 여기서,
Figure 112014104491390-pat00010
은 코릴레이터 사이즈(correlator size)를 나타낸다.
Figure 112014104491390-pat00011
은 확산 인자 m 에 대한 코드워드이다. 여기서,
Figure 112014104491390-pat00012
및
Figure 112014104491390-pat00013
는 코릴레이션 시퀀스(correlation sequence)이고,
Figure 112014104491390-pat00014
및
Figure 112014104491390-pat00015
는 입력 시퀀스이다. 확산 인자에 대한 코릴레이션 출력(correlation output)은
Figure 112014104491390-pat00016
로 나타날 수 있다.
코릴레이션 출력을 기초로, 확산 인자의 블라인드 감지(blind detection) 및 패킷 감지는
Figure 112014104491390-pat00017
및
Figure 112014104491390-pat00018
각각에 의해 결정될 수 있다. 여기서,
Figure 112014104491390-pat00019
는 패킷이 전송되지 않았음을 나타내고,
Figure 112014104491390-pat00020
는 패킷이 전송되었음을 나타내고,
Figure 112014104491390-pat00021
는 패킷 감지를 위한 임계값을 나타낼 수 있다.
프리앰블 성능을 향상시키기 위하여, 가변적인 확산 인자를 위한 원형 쉬프트 등가 셋(circular shift equivalent set)에 기초한 직교 시퀀스 설계(orthogonal sequence design)가 요구될 수 있다.
원형 쉬프트 등가 셋은
Figure 112014104491390-pat00022
with
Figure 112014104491390-pat00023
로 정의될 수 있다.
난코히런트 가변 확산 인자 시퀀스들(non-coherent variable spreading factor sequences)를 위한 솔루션은 아래에 기술될 수 있다. 확산 시퀀스를 갖는 프리앰블의 반복 구조를 고려하면, 아래의 속성들이 추천될 수 있다.
속성 1. 0/1 균형 속성(0/1 balanced property)
속성 2. 비-반복 속성(non-repetition property): 연속적인 1 또는 0으로 인한 모호성을 방지할 수 있다. 이는,
Figure 112014104491390-pat00024
로 나타날 수 있다.
속성 3. 비-순환적 속성(non-circular property): 네스티드 코드워드들(nested codewords)로 인한 모호성을 방지할 수 있다. 이는
Figure 112014104491390-pat00025
로 나타낼 수 있다.
속성 4. 컨쥬게이트 속성(conjugate property): 이는
Figure 112014104491390-pat00026
로 나타낼 수 있다.
이러한 속성 1 내지 속성 4를 기초로, 확산 인자 m 에 따른 순환 쉬프트 등가 셋은 아래 표 1과 같이 나타날 수 있다.
[표 1]
Figure 112014104491390-pat00027

가변적인 확산 인자들을 위한 순환 쉬프트 등가 셋들에 기초하여, 일 실시예는 각각의 확산 인자로부터 서로 다른 코드워드를 결합하여 계층적인 코드북 구조를 추출할 수 있다.
상술한 속성 1 내지 속성 4를 획득하기 위하여, 일 실시예는 두 종류의 프리앰블 시퀀스들의 직교 전개(orthogonal expansion)를 나타낼 수 있다.
제1 직교 전개(Orthogonal Expansion)는
Figure 112014104491390-pat00028
및
Figure 112014104491390-pat00029
의 수식과 아래의 표 2와 같이 나타날 수 있다.
[표 2]
Figure 112014104491390-pat00030

제2 직교 전개는
Figure 112014104491390-pat00031
및
Figure 112014104491390-pat00032
의 수식과 아래의 표 3과 같이 나타날 수 있다.
[표 3]
Figure 112014104491390-pat00033

여기서, 컨쥬게이트 시퀀스는
Figure 112014104491390-pat00034
로 정의되고,
Figure 112014104491390-pat00035
는 이진 배타(binary exclusive) 연산 또는 XOR 연산을 나타낼 수 있다.
아래 표 4는 확산 인자 m이 4일 경우의 순환 쉬프트 등가 셋을 나타낸다.
[표 4]
Set 1
Figure 112014104491390-pat00036

아래 표 5 및 표 6은 확산 인자 m이 8일 경우의 순환 쉬프트 등가 셋을 나타낸다.
[표 5]
Set 1
Figure 112014104491390-pat00037

[표 6]
Set 2
Figure 112014104491390-pat00038

아래 표 7 내지 표 22은 확산 인자 m이 16일 경우의 순환 쉬프트 등가 셋을 나타낸다.
[표 7]
Set 1
Figure 112014104491390-pat00039

[표 8]
Set 2
Figure 112014104491390-pat00040

[표 9]
Set 3
Figure 112014104491390-pat00041

[표 10]
Set 4
Figure 112014104491390-pat00042

[표 11]
Set 5
Figure 112014104491390-pat00043

[표 12]
Set 6
Figure 112014104491390-pat00044

[표 13]
Set 7
Figure 112014104491390-pat00045

[표 14]
Set 8
Figure 112014104491390-pat00046

[표 15]
Set 9
Figure 112014104491390-pat00047

[표 16]
Set 10
Figure 112014104491390-pat00048

[표 17]
Set 11
Figure 112014104491390-pat00049

[표 18]
Set 12
Figure 112014104491390-pat00050

[표 19]
Set 13
Figure 112014104491390-pat00051

[표 20]
Set 14
Figure 112014104491390-pat00052

[표 21]
Set 15
Figure 112014104491390-pat00053

[표 22]
Set 16
Figure 112014104491390-pat00054

아래의 표 23은 일실시예에 따른 난코히런트 시퀀스들에 대한 내용을 간략히 나타낸 것이다. 기본 시퀀스의 반복 횟수는 시퀀스의 길이 및 시퀀스내의 1의 개수에 대응할 수 있다.
[표 23]
Figure 112014104491390-pat00055

난코히런트 시퀀스는 난코히런트 모드에서 동일할 수 있다. 수신기에서 터너리 시퀀스에 포락선 검출기를 적용한 결과를 나타내는 결과 시퀀스는 표 23에서의 난코히런트 시퀀스와 대응될 수 있다. 코히런트 모드에서, 난코히런트 시퀀스에서의 1 들은 {1 or -1}을 나타낼 수 있다. 난코히런트 시퀀스에서의 0 들은 변경되지 않을 수 있다.
난코히런트 시퀀스로부터 터너리 시퀀스를 획득하는 경우, 아래와 같은 사항이 나타날 있다.
a. 터너리 시퀀스의 원소(또는, alphabet)들은 {-1, 0, 1}일 수 있다.
b. 표 23에서의 난코히런트 시퀀스에 의존하여, 0들의 위치는 고정될 수 있다.
c. 난코히런트 시퀀스에서의 1은 {-1, 1}의 값을 가질 수 있다.
d. 상기 사항들에 따라, 모든 모드들을 위한 터너리 시퀀스들, 다시 말해, OOK-2, OOK-4, OOK-8 and OOK-16은 양호한 코릴레이션 속성(good correlation properties)이 요구될 수 있다.
코릴레이션이 실행된 터너리 시퀀스의 길이는 양호한 프로세싱 이득(good processing gain)을 획득하기에 충분히 길 수 있다. 다만, 저전력 통신에서 터너리 시퀀스의 길이는 메모리가 오버슈트될 정도로 길어서는 안될 수 있다. 일 실시예에서, 터너리 시퀀스의 길이는 16, 32 및 64일 수 있다. 터너리 시퀀스의 길이가 16인 경우와 32인 경우의 터너리 시퀀스의 설계방법은 동일할 수 있다. 이는 어프로치 기반 탐색을 이용하여 확인할 수 있다. 터너리 시퀀스의 길이가 64인 경우, 터너리 시퀀스의 길이가 16, 32인 경우와 동일한 터너리 시퀀스의 설계방법을 이용한다면, 탐색 공간이 커지고, 이에 따라 시퀀스의 시간 소비가 클 수 있다. 이에 따라, 터너리 시퀀스의 길이가 64인 경우에는 터너리 시퀀스의 설계방법이 상이할 수 있다.
터너리 시퀀스의 길이는 터너리 시퀀스의 주기를 결정할 수 있다. 복수의 주기들은 터너리 시퀀스의 동기화 성능을 향상시키기 위해 이용될 수 있다.
* 터너리 시퀀스의 길이가 16 및 32인 경우의 터너리 시퀀스의 설계 방법
도 2는 일 실시예에 따른 길이가 32 또는 16인 터너리 프리앰블을 생성하는 방법을 나타낸 동작 흐름도이다. 도 2를 참조하면, 터너리 시퀀스의 길이를 N이라 할 때, N=16 및 N=32인 경우의 터너리 시퀀스의 설계 방법은 아래와 같이 나타낼 수 있다.
제1 단계로, 코릴레이션 길이 N을 정의하고, 원소가 {+1, -1}이고 길이가 N/2인 바이너리 시퀀스의 모든 2N/2개의 조합을 생성할 수 있다(210).
제2 단계로, 원소가 {+1, 0, -1}이고 길이가 N인 터너리 시퀀스의 모든 2N/2개의 조합을 생성할 수 있다(220). 이러한 시퀀스는
Figure 112014104491390-pat00056
로 나타날 수 있다. 이 경우, 0들의 위치는 고정되고, 0들의 위치는 상술한 표 23에서의 난코히런트 시퀀스들로부터 결정될 수 있다. 길이 N의 시퀀스들에서의 N/2개의 1들의 위치는 {1 or -1}에 의해 대체될 수 있고, 2N/ 2개의 조합들은 생성될 수 있다.
아래는 제2 단계에서 획득된 터너리 시퀀스들로부터 터너리 동기화 프리앰블(ternary synchronization preamble)을 획득하는 방법에 대해 나타낸다.
제3 단계로, 2N/2개의 터너리 시퀀스들의 주기적인 코릴레이션들(cyclic correlations), 즉,
Figure 112014104491390-pat00057
을 계산할 수 있다(230).
제4 단계로, 2N/2개의 터너리 시퀀스들의 사이드 코릴레이션들(side correlations)의 합, 즉,
Figure 112014104491390-pat00058
를 계산할 수 있다(240).
제5 단계로, 사이드 코릴레이션들의 제곱들의 최소합을 갖는 시퀀스들의 셋인
Figure 112014104491390-pat00059
를 선택할 수 있다(250). 이러한 시퀀스들의 개수는 일반적으로 2N/2개와 비교하여 매우 작을 수 있다. 예를 들어, N=32일 때, 이러한 시퀀스들의 숫자는 일반적으로 216/50보다 작을 수 있다.
아래는 제5 단계로부터 획득된 시퀀스들의 셋으로부터 터너리 동기화 프리앰블(ternary synchronization preamble)을 획득하는 방법에 대해 나타낸다.
제6 단계로, 시퀀스들의 셋을 감소시키기 위하여, SNR 값들의 영역에서 정확성 검출의 확률(probability of correct detection over a range of SNR values)을 연산할 수 있다(260). SNR 범위는 정확성 검출의 확률이 0.1일 경우에 해당하는 SNR값부터, 정확성 검출의 확률이 1인 경우의 SNR값 중 가장 작은 SNR값의 범위 내에서 선택될 수 있다.
SNR 값들의 영역을 획득하기 위해, 터너리 시퀀스의 셋에서의 어느 하나의 터너리 시퀀스가 이용될 수 있다. 정확성 검출의 확률은 다양한 SNR들을 위해 연산될 수 있다. 정확성 검출의 확률이 0.1 부터 1 까지일 경우의 SNR 영역이 나타날 수 있다.
SNR 영역은 정확성 검출의 확률이 연산된 SNR 영역의 셋일 수 있다. 이러한 SNR 영역에서 모든 시퀀스들을 위한 정확성 검출의 확률이 연산될 수 있다.
정확성 검출을 위한 확률은 아래의 방법에 의하여 연산될 수 있다.
터너리 시퀀스 프리앰블은 패킷을 형성하기 위하여 20 바이트의 데이터 페이로드에 첨부될 수 있다. 랜덤 정수 오프셋들(random integer offsets)은 패킷에 추가될 수 있다. 이는 추가적인 화이트 가우시안 노이즈 채널(additive white Gaussian noise channel)을 통과하게 할 수 있다. 수신된 신호는 동일한 터너리 시퀀스 프리앰블과 코릴레이션될 수 있다.
[수학식 1]
Figure 112014104491390-pat00060

여기서,
Figure 112014104491390-pat00061
및
Figure 112014104491390-pat00062
는 각각 터너리 시퀀스와 수신된 신호의 표준편차를 나타낼 수 있다. 위의 코릴레이션은 미리 정해진 임계값이 비교될 수 있다. 만약, 코릴레이션
Figure 112014104491390-pat00063
이 미리 정해진 임계값을 초과하는 경우 패킷이 검출될 수 있다. 패킷은 만약 검출이 정확성 인덱스(correct index)에서 발생된다면 정확하게 검출될 수 있다. 반복되는 이러한 트라이얼(trial)이 다양한 패킷들, 다양한 랜덤 오프셋들에 대해 실행되고, 정확성 검출의 평균 확률이 계산될 수 있다. 이는 SNR 영역을 위해 수행될 수 있다.
제7 단계로, Z에서의 각 시퀀스를 위하여, SNR 영역에서 정확성 검출의 확률들의 합을 연산할 수 있다(270). 제6 단계에서의 정확성 검출의 확률들의 합이 최대가 되는 시퀀스를 터너리 동기화 프리앰블로서 선택할 수 있다(280).
상술한 터너리 시퀀스의 설계 방법은 임의적인 길이 N을 위해 이용될 수 있다. 시퀀스를 위한 탐색 공간은 지수적으로 증가할 수 있다.
코릴레이션을 위한 길이, 예를 들어, N=32일 경우의 대표적인 코드(exemplary codes)들은 아래의 표 24와 같이 나타날 수 있고, N=16일 경우의 대표적인 코드들은 아래의 표 25와 같이 나타낼 수 있다. 동기화 프리앰블 시퀀스들은 성능을 향상시키기 위하여, 복수의 터너리 시퀀스들을 이용할 수 있다.
[표 24]
Figure 112014104491390-pat00064

[표 25]
Figure 112014104491390-pat00065

* 터너리 시퀀스의 길이가 64인 경우의 터너리 시퀀스의 설계 방법
도 3은 일 실시예에 따른 64 길이 터너리 프리앰블을 생성하는 방법을 나타낸 동작 흐름도이다. 도 3을 참조하면, 상술한 터너리 시퀀스의 설계 방법이 N=64(오토 코릴레이션(auto-correlation)이 수행된 길이)인 경우에 적용된다면, 탐색 공간은 매우 높아질 수 있다.
일 실시예에서, 양호한 코릴레이션 속성들은 터너리 시퀀스들을 불균형하게 함으로써 획득될 수 있다. 예를 들어, 시퀀스의 1들(np)의 수를 -1들(nm)의 수보다 많게 하거나, 반대로 할 수 있다. 완벽한 주기적 코릴레이션(perfect periodic correlation)을 갖는 터너리 시퀀스에서 1들 및 -1들(np, nm)의 허용되는 값들은 (3, 1), (6, 3), (10, 6), (15, 10), (21, 15)일 수 있다.
터너리 시퀀스의 설계 방법은 32개의 0과 32개의 +1, -1로 구성된 64 길이의 터너리 시퀀스를 대상으로 할 수 있고, 상술한 값들 중 (21, 15)를 기초로 64 길이의 터너리 시퀀스를 설계할 수 있다. 여기서, (21, 15)는 +1의 개수가 -1의 개수보다 6개 많은 것을 의미할 수 있다. (21, 15)를 기초로 64 길이의 터너리 시퀀스를 설계하는 방법에 대해서는 아래와 같이 나타낼 수 있다.
제1 단계로, 32 길이의 PN 시퀀스를 생성할 수 있다. 생성된 시퀀스는 +1들의 개수 np=16, -1들의 개수 nm=15일 수 있다. 먼저, 32 길이의 균형 시퀀스(balanced sequence)는 -1을 맨 뒤에 붙여 생성될 수 있다. {+1, -1}을 원소로 갖는 32 길이의 시퀀스들은 대응하는 터너리 시퀀스들을 생성하기 위하여, OOK-2, OOK-4, OOK-8 및 OOK-16의 시퀀스들에서 1들의 위치에 삽입될 수 있다. 이에 따라, 시퀀스들을 위한 최대 사이드 코릴레이션(maximum side correlation)들은 8이고, 피크 코릴레이션(peak correlation)은 +32일 수 있다. 아래는 8 보다 작은 사이드 코릴레이션들을 획득하기 위하여, PN 시퀀스를 이용하여 마스킹 펑션 연산자들(masking function operators)을 정의할 수 있다.
제2 단계로, 마스킹 펑션들은 OOK-2, OOK-4, OOK-8 및 OOK-16 각각에서 M2, M4, M8 및 M16으로 정의할 수 있다(310). 마스킹 펑션들은 31 길이의 PN 시퀀스에 -1을 붙임으로써 획득된 32 길이 시퀀스들에서의 +1의 개수를 불균형하게 하기 위하여 정의될 수 있다. {1, -1}을 원소로 하는 31 길이 PN 시퀀스를 생성할 수 있고(320), 31 길이 PN 시퀀스의 끝에 -1을 붙여 32 길이 시퀀스 Bn을 생성할 수 있다(330). 32 길이 시퀀스는 Bn={b0,b1,...,bN /2-1}으로 나타낼 수 있다.
a. OOK-2를 위한 마스킹 펑션 M2는 아래와 같이 정의될 수 있다.
Figure 112014104491390-pat00066
여기서, 인덱스 i가 17, 30인 경우, 마스킹 펑션의 구성요소는 -1일 수 있고, 나머지 인덱스의 경우, 마스킹 펑션의 구성요소는 1일 수 있다.
b. OOK-4를 위한 마스킹 펑션 M4는 아래와 같이 정의될 수 있다.
Figure 112014104491390-pat00067
여기서, 인덱스 i가 7, 9, 17인 경우, 마스킹 펑션의 구성요소는 -1일 수 있고, 나머지 인덱스의 경우, 마스킹 펑션의 구성요소는 1일 수 있다.
c. OOK-8를 위한 마스킹 펑션 M8은 아래와 같이 정의될 수 있다.
Figure 112014104491390-pat00068
여기서, 인덱스 i가 2, 13, 31인 경우, 마스킹 펑션의 구성요소는 -1일 수 있고, 나머지 인덱스의 경우, 마스킹 펑션의 구성요소는 1일 수 있다.
d. OOK-16를 위한 마스킹 펑션 M16은 아래와 같이 정의될 수 있다.
Figure 112014104491390-pat00069
여기서, 인덱스 i가 7, 9, 17, 31인 경우, 마스킹 펑션의 구성요소는 -1일 수 있고, 나머지 인덱스의 경우, 마스킹 펑션의 구성요소는 1일 수 있다.
제3 단계로, 아래 수학식 3과 같이, 제2 단계에서 설명된 32 길이 시퀀스 Bn을 M2, M4, M8 및 M16 각각과 곱(element wise multiplication, *)하여 C2, C4, C8 및 C16을 생성할 수 있다(340).
[수학식 3]
Figure 112014104491390-pat00070

제1 단계에서 균형 터너리 시퀀스(balanced ternary sequence)의 최대 사이드 코릴레이션은 8일 수 있다. 제3 단계에서 획득된 시퀀스들은 최대 사이드 코릴레이션이 8보다 작으므로, 제1 단계에서 균형 터너리 시퀀스보다 유용할 수 있다.
일 실시예에서, 다양한 마스킹 펑션들이 생성될 수 있고, 결과 시퀀스들의 코릴레이션 속성들은 마스킹 펑션들 각각을 위해 검토될 수 있다. 모든 결과 시퀀스들에서, 최대 사이드 코릴레이션의 최소값을 갖는 시퀀스들은 후보 터너리 시퀀스들로 선택될 수 있다.
제4 단계로, 32 길이 시퀀스들 C2, C4, C8 및 C16을 OOK-2, OOK-4, OOK-8 및 OOK-16 각각과 관련된 64 길이 난코히런트 시컨스들에서의 1들의 위치에 삽입하여 대응하는 64 길이 터너리 시퀀스들을 획득할 수 있다(350).
예를 들어, 64 길이 난코히런트 OOK-2 프리앰블은 {1 0} 시퀀스가 32번 반복되어 형성될 수 있다. OOK-2를 위한 64 길이 터너리 시퀀스 D2를 획득하기 위하여, {1 0} 시퀀스에서, 1들의 위치에, 32 길이 시퀀스 C2가 삽입될 수 있다.
또한, 예를 들어, 64 길이 난코히런트 OOK-4 프리앰블은 {1 0 0 1} 시퀀스가 16번 반복되어 형성될 수 있다. OOK-4를 위한 64 길이 터너리 시퀀스 D4를 획득하기 위하여, {1 0 0 1} 시퀀스에서, 1들의 위치에, 32 길이 시퀀스 C4가 삽입될 수 있다.
또한, 예를 들어, 64 길이 난코히런트 OOK-8 프리앰블은 {1 0 1 0 0 1 0 1} 시퀀스가 8번 반복되어 형성될 수 있다. OOK-8를 위한 64 길이 터너리 시퀀스 D8을 획득하기 위하여, {1 0 1 0 0 1 0 1} 시퀀스에서, 1들의 위치에, 32 길이 시퀀스 C8이 삽입될 수 있다.
또한, 예를 들어, 64 길이 난코히런트 OOK-16 프리앰블은 {1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1} 시퀀스가 4번 반복되어 형성될 수 있다. OOK-16를 위한 64 길이 터너리 시퀀스 D16를 획득하기 위하여, {1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1} 시퀀스에서, 1들의 위치에, 32 길이 시퀀스 C16이 삽입될 수 있다.
제5 단계로, 동기화 시퀀스는 필요 조건(requirement)에 의존하여 D2, D4, D8 또는 D16의 복수의 반복을 포함할 수 있다. 이는 아래의 표 26과 같이 나타낼 수 있다.
[표 26]
Figure 112014104491390-pat00071

아래의 표 27은 대표적인 확산 시퀀스들을 나타낸다. 표 27의 확산 시퀀스들은 데이터 심볼들을 확산시키기 위해 이용될 수 있다. 확산 인자들은 각각 1, 2, 4, 8일 수 있다.
[표 27]
Figure 112014104491390-pat00072

아래의 표 28은 프리앰블 시퀀스들로써 이용되는 대표적인 확산 시퀀스들을 나타낼 수 있다. 표 28의 확산 시퀀스들은 상술한 표 23에 나타날 수 있다.
[표 28]
Figure 112014104491390-pat00073

아래의 표 29는 시작 프레임 디리미터 포맷들(start frame delimiters formats)을 나타낼 수 있다. 이 경우, +1의 개수와 -1의 개수는 동일할 수 있다.
[표 29]
Figure 112014104491390-pat00074

하기의 표 30(표 30-1, 표 30-2, 표 30-3으로 표현함)은 다양한 변조 포맷들, 즉 직교 가변 확산 인자 OOK를 위해 이용되는 확산 시퀀스들, 단일 펄스(single pulse) 및 슈도-랜덤 다중-펄스 위치 변조(pseudo-random multi-pulse position modulations) 들을 나타낼 수 있다.
[표 30-1]
Figure 112014104491390-pat00075

[표 30-2]
Figure 112014104491390-pat00076

[표 30-3]
Figure 112014104491390-pat00077

아래의 표 31은 프리앰블, 데이터 포션 및 시작 프레임 디리미터에서의 가변 확산 시퀀스들 및 변조들을 이용한 대표적인 전송 모드를 나타낼 수 있다. 프리앰블, SFD 및 페이로드를 위한 포맷 레이블들은 표 28 및 표 29로부터 획득될 수 있다.
[표 31]
Figure 112014104491390-pat00078

<터너리 프리앰블 시퀀스의 전송 방법>
이하에서는, 설계된 터너리 프리앰블 시퀀스를 전송기가 수신기에 전송하는 방법에 대해 설명한다. 이하에서, 프리앰블 시퀀스(또는, 터너리 프리앰블 시퀀스)를 생성하는 기법은 TASK(Ternary Amplitude Shift Keying) 또는 ULP-TASK(Ultra Low Power-Ternary Amplitude Shift Keying)로 표현될 수 있다.
도 4는 일 실시예에 따른 전송 프레임을 나타낸 도면이다.
도 4를 참조하면, 전송 프레임(400)은 프리앰블(preamble)(410), SFD(Start Frame Delimiter)(420), PHR(PHysical layer Header)(430), PSDU(Physical Service Data Unit)(440)를 포함할 수 있다. 일 실시예에서, 패킷은 전송 프레임(400)과 동일한 의미로 이용될 수 있다.
프리앰블(410)은 전송 프레임(400)의 선두에 기록되는 비트 열(bit string)일 수 있다. 프리앰블(410)은 시간 동기화(time synchronization)를 위한 특정한 비트-패턴을 포함할 수 있다.
SFD(420)는 프레임의 시작(beginning of the frame)을 식별하고, 동기화의 재확인을 식별할 수 있다. 또한, SFD(420)는 프레임 동기화(frame synchronization)를 획득하기 위한 필드를 의미할 수 있다.
PHR(430)은 물리적 계층(physical layer)에 관련된 유용한 정보들을 나타내는 필드일 수 있다. 예를 들어, 정보들은 길이 지시자, 사용된 모듈레이션 방식 및 사용된 부호화 방식에 관한 정보들일 수 있다. 또한, PHR(430)은 PSDU(440)의 형식에 관한 필드 및 헤더 체크 시퀀스(Header Check Sequence; HCS)를 포함할 수 있다. 여기서, HCS는 PHR(430)에 오류가 발생했는지 여부를 판단하는데 이용될 수 있다.
PSDU(440)는 물리적 계층의 상위 계층으로부터 전달된, 비트들의 형식의 부호화되지 않은 데이터의 유닛일 수 있다. PSDU(440)는 물리적 계층보다 상위 계층에서 실제로 송수신되는 데이터들을 포함할 수 있다. 일 실시예에서, PSDU(440)는 페이로드(payload)로 표현될 수 있다.
프리앰블(410)은 Nrep개의 반복되는 기본 프리앰블(411, 412, 413)로 구성될 수 있다. 기본 프리앰블(411, 412, 413)은 각각 기본 프리앰블 시퀀스로 구성될 수 있다. 예를 들어, 1개의 기본 프리앰블 시퀀스에 해당하는 비트가 기본 프리앰블일 수 있다. 일 실시예에서, 복수의 부호화 방식들의 각각에 대응하는 복수의 확산 인자들의 기본 프리엠블 시퀀스들은 서로 간에 코릴레이션 값이 직교하도록 설정될 수 있다.
도 5는 일 실시예에 따른 전송기를 나타낸 위한 블록도이다.
도 5를 참조하면, 전송기(500)는 시퀀스 추출기(510) 및 시퀀스 생성기(520)를 포함할 수 있다. 여기서, 전송기(500)는 도 1에서 설명된 코히런트 전송기(110)를 의미할 수 있다.
시퀀스 추출기(510)는 -1, 0 또는 1의 원소들로 구성되는 터너리 프리앰블 시퀀스로부터 제1 시퀀스 및 제2 시퀀스를 추출할 수 있다. 여기서, 터너리 프리앰블 시퀀스는 전송기(500)가 수신기에 전송하는 프리앰블 시퀀스 전체를 의미할 수도 있고, 프리앰블을 구성하는 기본 프리앰블 시퀀스를 의미할 수도 있다. 또한, 제1 시퀀스는 난코히런트 수신기를 위한 시퀀스로, 0 또는 1의 원소들로 구성될 수 있고, 제2 시퀀스는 코히런트 수신기를 위한 시퀀스로, -1 또는 1의 원소들로 구성될 수 있다. 일 실시예에서, 제1 시퀀스는 유니폴라 프리앰블 시퀀스 또는 유니폴라 시퀀스로 표현될 수 있고, 제2 시퀀스는 바이폴라 프리앰블 시퀀스 또는 바이폴라 시퀀스로 표현될 수 있다. 또한, 터너리 프리앰블 시퀀스, 제1 시퀀스 및 제2 시퀀스를 구성하는 원소들은 칩(chip)으로 표현될 수 있다.
시퀀스 추출기(510)는 터너리 프리앰블 시퀀스를 제1 시퀀스 및 제2 시퀀스로 분해할 수 있다. 일 실시예에서, 시퀀스 추출기(510)는 제1 시퀀스의 주기를 기준으로, 터너리 프리앰블 시퀀스의 원소들을 절대값으로 변환하여 제1 시퀀스를 추출할 수 있다. 여기서, 제1 시퀀스의 주기는 미리 정해질 수 있다. 예를 들어, 제1 시퀀스의 주기 N1이 4이고, 터너리 프리앰블 시퀀스가 [1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 -1 -1 0 0 1 -1 0 0 1 -1 0 0 1 -1 0 0 -1]인 경우, 시퀀스 추출기(510)는 터너리 프리앰블 시퀀스의 원소들을 절대값으로 변환하여, [1 0 0 1]이 반복되는 구조를 갖는 [1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1]의 시퀀스를 추출할 수 있다. 전송기(500)는 추출된 시퀀스로부터 주기 N1개의 원소를 갖는 제1 시퀀스 [1 0 0 1]를 추출할 수 있다.
다른 일 실시예에서, 시퀀스 추출기(510)는 제2 시퀀스의 주기를 기준으로, 터너리 프리앰블 시퀀스의 원소들 중 0의 원소를 1의 원소로 변환하여 제2 시퀀스를 추출할 수 있다. 여기서, 제2 시퀀스의 주기는 미리 정해질 수 있다. 이에 따라, 터너리 프리앰블 시퀀스의 -1의 원소는 제2 시퀀스에서 -1의 원소가 될 수 있고, 터너리 프리앰블 시퀀스의 0 및 1의 원소는 제2 시퀀스에서 1의 원소가 될 수 있다. 또한, 제2 시퀀스의 주기는 제1 시퀀스의 주기보다 길 수 있다. 이는 제2 시퀀스가 적용되는 코히런트 수신기가 제1 시퀀스가 적용되는 난코히런트 수신기보다 복잡도 및 운영 전력이 크기 때문이다.
예를 들어, 제2 시퀀스의 주기 N2가 32이고, 터너리 프리앰블 시퀀스가 앞서 설명한 터너리 프리앰블 시퀀스와 동일한 [1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 -1 -1 0 0 1 -1 0 0 1 -1 0 0 1 -1 0 0 -1]인 경우, 시퀀스 추출기(510)는 터너리 프리앰블 시퀀스의 원소들 중 0의 원소를 1의 원소로 변환하여, [1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 -1 -1 1 1 1 -1 1 1 1 -1 1 1 1 -1 1 1 -1]의 시퀀스를 추출할 수 있다. 전송기(500)는 주기 N2가 추출된 시퀀스의 개수와 동일한 32이므로, 추출된 시퀀스를 제2 시퀀스로 나타낼 수 있다.
일 실시예에서, 전송기(500)는 저장기(미도시)를 포함할 수 있고, 전송기(500)는 시퀀스 추출기(510)에서 추출된 제1 시퀀스 및 제2 시퀀스를 저장할 수 있다.
시퀀스 생성기(520)는 시퀀스 추출기(510)에서 추출된 제1 시퀀스 및 제2 시퀀스를 이용하여 터너리 프리앰블 시퀀스를 재구성할 수 있다. 일 실시예에서, 시퀀스 생성기(520)는 복수의 비트로 구성된 프리앰블 시퀀스에 제1 시퀀스 및 제2 시퀀스를 매핑하여 제3 시퀀스를 생성할 수 있다. 여기서, 제3 시퀀스는 재구성된 터너리 프리앰블 시퀀스를 의미할 수 있고, 난코히런트 수신기 및 코히런트 수신기에서 모두 지원될 수 있다.
프리앰블은 기본 프리앰블이 Nrep번 반복된 구조일 수 있다. 이 때, 기본 프리앰블은 프리앰블의 적어도 하나의 비트에 대응될 수 있다. 프리앰블을 구성하는 프리앰블 시퀀스는 기본 프리앰블 시퀀스가 하나 이상 반복된 구조일 수 있다. 예를 들어, 프리앰블이 32비트인 경우, 하나의 기본 프리앰블 시퀀스는 프리앰블의 하나의 비트에 대응될 수도 있고, 32비트에 대응될 수도 있다. 일 예로, 하나의 기본 프리앰블 시퀀스가 프리앰블의 1 비트에 대응될 경우, 프리앰블 시퀀스는 32개의 기본 프리앰블 시퀀스가 반복되는 구조일 수 있고, 하나의 기본 프리앰블 시퀀스가 프리앰블의 32 비트에 대응될 경우, 프리앰블 시퀀스는 하나의 기본 프리앰블 시퀀스로 구성될 수 있다. 기본 프리앰블 시퀀스가 대응되는 프리앰블의 비트수는 미리 정해질 수 있다. 이러한 프리앰블의 구조를 고려하여, 시퀀스 생성기(520)는 제1 시퀀스 및 제2 시퀀스를 재구성하여 제3 시퀀스를 생성할 수 있다.
일 실시예에서, 시퀀스 생성기(520)는 제1 매퍼 및 제2 매퍼를 포함할 수 있다. 일 예로, 제1 매퍼 및 제2 매퍼는 각각 제1 칩값 매퍼(chip value mapper) 및 제2 칩값 매퍼로 표현될 수 있다.
제1 매퍼는 프리앰블의 복수의 비트에 대하여, 프리앰블의 적어도 하나의 비트마다 제1 시퀀스를 매핑할 수 있다. 여기서, 적어도 하나의 비트는 기본 프리앰블 시퀀스가 프리앰블에 대응하는 비트를 의미할 수도 있고, 기본 프리앰블에 관계없이 미리 정해진 개수의 비트를 의미할 수도 있다. 제1 매퍼는 적어도 하나의 비트마다 한 주기의 제1 시퀀스를 매핑할 수 있다. 예를 들어, 적어도 하나의 비트가 1 비트인 경우, 제1 매퍼는 1 비트마다 제1 시퀀스의 주기인 N1개의 원소들을 할당시킬 수 있고, 순차적으로 인덱스를 증가시키면서 각 인덱스에 해당하는 원소를 1 비트에 매핑할 수 있다. 이 경우, 시퀀스 생성기(520)는 제1 시퀀스의 주기 N1에 따른 모듈로 카운터, modulo-N1 counter를 인덱스 카운터로 이용하여 제1 시퀀스의 인덱스를 증가시킬 수 있다.
제2 매퍼는 프리앰블의 적어도 하나의 비트마다 매핑된 제1 시퀀스에 제2 시퀀스를 매핑하여 제3 시퀀스를 생성할 수 있다. 예를 들어, 제1 시퀀스가 할당된 적어도 하나의 비트가 1 비트인 경우, 제2 매퍼는 1 비트마다 제2 시퀀스의 주기인 N2개의 원소들을 할당시킬 수 있고, 순차적으로 인덱스를 증가시키면서 각 인덱스에 해당하는 원소를 1 비트에 매핑할 수 있다. 이 경우, 시퀀스 생성기(520)는 제2 시퀀스의 주기 N2에 따른 모듈로 카운터, modulo-N2 counter를 인덱스 카운터로 이용하여 제2 시퀀스의 인덱스를 증가시킬 수 있다.
일 실시예에서, 제2 매퍼는 프리앰블의 적어도 하나의 비트에 매핑된 제1 시퀀스에 제2 시퀀스를 곱할 수 있다. 예를 들어, 프리앰블의 적어도 하나의 비트에 매핑된 제1 시퀀스가 [1 0 0 1]이고, 제2 시퀀스가 [1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 -1 -1 1 1 1 -1 1 1 1 -1 1 1 1 -1 1 1 -1]인 경우, 제2 매퍼는 제1 시퀀스와 제2 시퀀스를 곱하여 제3 시퀀스인 [ 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 -1 -1 0 0 1 -1 0 0 1 -1 0 0 1 -1 0 0 -1 ]를 생성할 수 있다. 이 경우, 제1 시퀀스의 주기 N1이 4이고, 제2 시퀀스의 주기 N2가 32이므로, 제2 매퍼는 제1 시퀀스의 주기 N1과 제2 시퀀스의 주기 N2의 비인 8 만큼 제1 시퀀스를 반복하여 확장하고, 확장된 제1 시퀀스 [1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1]과 제2 시퀀스를 곱하여 제3 시퀀스 [ 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 -1 -1 0 0 1 -1 0 0 1 -1 0 0 1 -1 0 0 -1 ]를 생성할 수 있다.
다른 일 실시예에서, 시퀀스 생성기(520)는 제1 이진 매퍼(binary mapper) 및 제2 이진 매퍼를 포함할 수 있다. 제1 이진 매퍼는 프리앰블의 적어도 하나의 비트마다 제1 시퀀스를 매핑할 수 있다. 제1 시퀀스는 0 또는 1의 원소로 구성되어 있으므로, 제1 이진 매퍼는 제1 시퀀스를 모두 이용할 수 있다.
제2 이진 매퍼는 제2 시퀀스의 원소들을 이진값으로 변환할 수 있다. 제2 시퀀스는 -1 또는 1의 원소들로 구성되어 있고, -1은 이진값이 아니므로 제2 이진 매퍼가 이용할 수 없을 수 있다. 이에 따라, 제2 이진 매퍼는 제2 시퀀스의 -1의 원소를 1로 변환하고, 1의 원소를 0으로 변환하여 제2 시퀀스를 이진값으로 변환할 수 있다. 제2 이진 매퍼는 프리앰블의 적어도 하나의 비트에 매핑된 제1 시퀀스에 이진값으로 변환된 제2 시퀀스를 연접하여 제3 시퀀스를 생성할 수 있다. ? 제1 시퀀스 및 제2 시퀀스를 연접한 제3 시퀀스는 제1 시퀀스의 n번째 원소를 첫번째 원소로, 제2 시퀀스의 n번째 원소를 두번째 원소로 구성한 길이 2의 시퀀스를 n번째 sub 시퀀스로 구성된 시퀀스를 나타낼 수 있다. 예를 들어, 제1 시퀀스가 [1 0 0 1], 이진값으로 변환된 제2 시퀀스가 [1 0 0 0]인 경우, 제1 시퀀스 및 제2 시퀀스를 연접한 제3 시퀀스는 [[1 1] [0 0] [0 0] [1 0]]으로 구성될 수 있다.
또 다른 일실시예에서, 시퀀스 생성기(520)는 프리앰블의 적어도 하나의 비트에 대응하는 기본 프리앰블 시퀀스를 생성하고, 기본 프리앰블 시퀀스를 미리 정해진 횟수로 반복하여 제3 시퀀스를 생성할 수 있다. 이 때, 시퀀스 생성기(520)는 제1 시퀀스의 주기와 제2 시퀀스의 주기의 비만큼 제1 시퀀스를 반복적으로 확장하고, 확장된 제1 시퀀스를 제2 시퀀스와 곱하여 기본 프리앰블 시퀀스를 생성할 수 있다. 예를 들어, 제1 시퀀스가 [1 0 1 0 0 1 0 1]이고, 제2 시퀀스가 [1 1 -1 1 1 -1 1 -1 1 1 1 1 1 -1 1 1 1 1 1 1 1 -1 1 1 -1 1 1 1 1 1 1 1]인 경우, 제1 시퀀스의 주기 N1이 8이고, 제2 시퀀스의 주기 N2가 32이므로, 시퀀스 생성기(520)는 제1 시퀀스의 주기 N1과 제2 시퀀스의 주기 N2의 비인 4 만큼 제1 시퀀스를 반복하여 확장하고, 확장된 제1 시퀀스 [1 0 1 0 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 0 1]와 제2 시퀀스를 곱하여 기본 프리앰블 시퀀스 [ 1 0 -1 0 0 -1 0 -1 1 0 1 0 0 -1 0 1 1 0 1 0 0 -1 0 1 -1 0 1 0 0 1 0 1]를 생성할 수 있다. 이 때, 미리 정해진 반복 횟수 Nrep가 8인 경우, 시퀀스 생성기(520)는 기본 프리앰블 시퀀스를 8번 반복하여 프리앰블 시퀀스를 생성할 수 있고, 프리앰블 시퀀스를 프리앰블의 복수의 비트에 매핑할 수 있다.
전송기(500)가 터너리 프리앰블 시퀀스로부터 제1 시퀀스 및 제2 시퀀스를 추출하고, 제1 시퀀스 및 제2 시퀀스를 재구성하여 제3 시퀀스를 생성함으로써, 전송기(500)는 터너리 프리앰블 시퀀스 전체를 저장할 필요 없이, 제1 시퀀스 및 제2 시퀀스만을 미리 저장할 수 있다. 이에 따라, 전송기(500)에 미리 저장되어야 할 저장량이 감소될 수 있다. 또한, 난코히런트 수신기 또는 코히런트 수신기 중 어느 하나의 수신기의 프리앰블 시퀀스의 수정이 필요할 경우, 보다 유연하게 대처할 수 있다.
일 실시예에서, 도 4의 식별부호 411 내지 413에 도시된 바와 같이, 프리앰블은 미리 정해진 반복 횟수가 Nrep이고, 32개의 원소(칩)을 갖는 기본 프리앰블 패턴을 포함할 수 있다. 이 때, 두 개의 프리앰블 포맷 P1 및 P2가 정의될 수 있다. 기본 프리앰블 시퀀스는 프리앰블 포맷에 따라 하기 표 32에 기재된 기본 프리앰블 패턴 및 반복 횟수 Nrep를 가질 수 있다.
[표 32]
Figure 112014104491390-pat00079

프리앰블 포맷 P1 및 P2는 두 개의 32 길이 터너리 시퀀스들로 구성될 수 있다. 코히런트 수신기 및 난코히런트 수신기에서의 서로 다른 복잡도 제한으로 인하여, 프리앰블 포맷 P1 및 P2에 따른 기본 프리앰블 시퀀스들은, 공통의 시퀀스를 코히런트 수신기 및 난코히런트 수신기에 전송하기 위하여, 서로 다른 주기를 가질수 있다. 즉, 코히런트 수신기를 위한 프리앰블은 난코히런트 수신기를 위한 프리앰블의 반복적인 확장을 기초로 설계될 수 있다. 이에 따라, 코히런트 수신기를 위한 P1 및 P2의 확산 인자는 각각 32일 수 있다. 또한, 난코히런트 수신기를 위한 P1 및 P2의 확산 인자는 각각 4 및 8일 수 있고, 이는 두 개의 직교적인 4 길이 바이너리 시퀀스 및 8 길이 바이너리 시퀀스들, 예를 들어, [1 0 0 1] 및 [1 0 1 0 0 1 0 1]과 대응할 수 있다. 프리앰블 포맷은 PSDU 포맷의 쓰루풋 효율(throughput efficiency)과 관련된 PSDU를 위한 코딩 포맷 및 SFD/PHR을 위한 확산 포맷(또는, 확산 인자)를 내재적으로 내재적으로 분류할 수 있다. 이 경우, 제1 시퀀스, 제1 시퀀스의 주기, 제2 시퀀스, 제2 시퀀스의 주기는 프리앰블 포맷에 따라 하기 표 33에 기재된 값을 가질 수 있다.
[표 33]
Figure 112014104491390-pat00080

일 실시예에서, 전송기(500)는 프레임 송신기(미도시)를 포함할 수 있다. 프레임 송신기(미도시)는 프리앰블 필드, SFD 필드, PHR 필드 및 PSDU 필드를 포함하는 전송 프레임을 생성할 수 있다. 이 때, 프리앰블 필드는 시퀀스 생성기(520)에서 생성된 제3 시퀀스를 포함할 수 있다. 프레임 송신기(미도시)는 난코히런트 수신기 또는 코히런트 수신기 중 적어도 하나에 송신할 수 있다.
도 6은 일 실시예에 따른 시퀀스 추출기를 나타낸 블록도이다.
도 6을 참조하면, 시퀀스 추출기(600)는 터너리 프리앰블 시퀀스 획득기(610), 제1 시퀀스 추출기(620) 및 제2 시퀀스 추출기(630)를 포함할 수 있다.
터너리 프리앰블 시퀀스 획득기(610)는 터너리 프리앰블 시퀀스를 획득할 수 있다. 여기서, 터너리 프리앰블 시퀀스는 -1, 0 또는 1의 원소들로 구성되는 시퀀스로, 프리앰블 시퀀스 전체를 의미할 수도 있고, 프리앰블을 구성하는 기본 프리앰블 시퀀스를 의미할 수도 있다. 일 실시예에서, 터너리 프리앰블 시퀀스 획득기(610)는 외부로부터 터너리 프리앰블 시퀀스를 수신할 수도 있고, 터너리 프리앰블 시퀀스가 미리 저장된 저장기로부터 획득할 수도 있다.
제1 시퀀스 추출기(620)는 제1 변환 매퍼(621) 및 유니폴라 시퀀스 추출기(622)를 포함할 수 있다. 제1 변환 매퍼(621)는 터너리 프리앰블 시퀀스의 원소들을 절대값으로 변환할 수 있다. 이에 따라, 제1 변환 매퍼(621)는 터너리 프리앰블 시퀀스의 -1의 원소를 1의 원소로 변환할 수 있다. 유니폴라 시퀀스 추출기(622)는 유니폴라 시퀀스의 주기를 기준으로 유니폴라 시퀀스를 추출할 수 있다. 여기서, 유니폴라 시퀀스의 주기는 미리 정해질 수 있다. 예를 들어, 제1 변환 매퍼(621)에서 변환된 시퀀스가 [1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1]이고, 유니폴라 시퀀스의 주기가 4인 경우, 유니폴라 시퀀스 추출기(622)는 변환된 시퀀스로부터 유니폴라 시퀀스 [1 0 0 1]을 추출할 수 있다.
제2 시퀀스 추출기(630)는 제2 변환 매퍼(631) 및 바이폴라 시퀀스 추출기(632)를 포함할 수 있다. 제2 변환 매퍼(631)는 터너리 프리앰블 시퀀스의 원소들 중 0의 원소를 1의 원소로 변환할 수 있다. 바이폴라 시퀀스 추출기(632)는 바이폴라 시퀀스의 주기를 기준으로 바이폴라 시퀀스를 추출할 수 있다. 여기서, 바이폴라 시퀀스의 주기는 미리 정해질 수 있다. 예를 들어, 제2 변환 매퍼(631)에서 변환된 시퀀스가 [1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 -1 -1 1 1 1 -1 1 1 1 -1 1 1 1 -1 1 1 -1]이고, 바이폴라 시퀀스의 주기가 32인 경우, 바이폴라 시퀀스 추출기(632)는 변환된 시퀀스를 바이폴라 시퀀스로 추출할 수 있다.
도 7 및 도 8은 일 실시예에 따른 시퀀스 생성기의 일례를 설명하기 위한 도면이다.
도 7은 일 실시예에 따른 시퀀스 생성기를 나타낸 블록도이다.
도 7을 참조하면, 시퀀스 생성기(700)는 제1 매퍼(710), 모듈로 N1 카운터(711), 제2 매퍼(720), 모듈로 N2 카운터(721) 및 곱 연산기(730)을 포함할 수 있다. 여기서, N1은 유니폴라 시퀀스의 주기를 나타내고, N2는 바이폴라 시퀀스의 주기를 나타낼 수 있다.
제1 매퍼(710)는 프리앰블의 복수의 비트에 대하여, 프리앰블의 적어도 하나의 비트마다 유니폴라 시퀀스를 매핑할 수 있다. 여기서, 유니폴라 시퀀스는 난코히런트 수신기에서 인식 가능한 시퀀스를 의미하는 것으로, 0 또는 1의 원소(또는, 칩)들로 구성될 수 있다. 제1 매퍼(710)는 적어도 하나의 비트마다 한 주기의 유니폴라 시퀀스를 매핑할 수 있다. 제1 매퍼(710)는 적어도 하나의 비트에 유니폴라 시퀀스의 주기인 N1개의 원소들을 할당시킬 수 있고, 순차적으로 인덱스를 증가시키면서 각 인덱스에 해당하는 원소를 적어도 하나의 비트에 매핑할 수 있다. 이 때, 제1 매퍼(710)는 모듈로 N1 카운터(711)를 인덱스 카운터로 이용하여 유니폴라 시퀀스를 적어도 하나의 비트에 매핑할 수 있다. 예를 들어, 유니폴라 시퀀스가 [1 0 0 1]일 때, 모듈로 N1 카운터는 유니폴라 시퀀스의 원소들의 인덱스를 순서대로 1, 2, 3, 4로 설정할 수 있다. 제1 매퍼(710)는 인덱스에 따라, 적어도 하나의 비트에 원소 1, 0, 0, 1을 차례대로 매핑할 수 있다.
제2 매퍼(720)는 바이폴라 시퀀스를 곱 연산기(730)에 제공할 수 있다. 여기서, 바이폴라 시퀀스는 코히런트 수신기에서 인식 가능한 시퀀스를 의미하는 것으로, -1 또는 1의 원소(또는, 칩)들로 구성될 수 있다. 도 7에서, 제2 매퍼(720)과 곱 연산기(730)는 서로 분리된 것으로 표현되었지만, 일 실시예에서, 제2 매퍼(720)는 곱 연산기(730)를 포함할 수 있다.
제2 매퍼(720)는 모듈로 N2 카운터(721)를 인덱스 카운터로 이용하여 바이폴라 시퀀스를 곱 연산기(730)에 제공할 수 있다. 예를 들어, 바이폴라 시퀀스가 [1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 -1 -1 1 1 1 -1 1 1 1 -1 1 1 1 -1 1 1 -1]일 때, 모듈로 N2 카운터(721)는 바이폴로 시퀀스의 원소들의 인덱스를 1 내지 32로 설정할 수 있다. 제2 매퍼(720)는 인덱스에 따라, 곱 연산기(730)에 바이폴라 시퀀스의 원소들을 순서대로 제공할 수 있다.
곱 연산기(730)는 프리앰블의 적어도 하나의 비트마다 매핑된 유니폴라 시퀀스에 제2 매퍼(720)로부터 제공받은 바이폴라 시퀀스를 곱하여 터너러 프리앰블 시퀀스(또는, 터너리 프리앰블 칩 시퀀스)를 생성할 수 있다.
도 8은 일 실시예에 따른 시퀀스 생성기의 동작을 설명하기 위한 동작 흐름도이다.
도 8을 참조하면, 시퀀스 생성기는 비트 카운터 b를 1로 설정하고, 칩 카운터 n1 및 n2를 각각 1로 설정할 수 있다(810). 여기서, 칩은 시퀀스의 원소를 의미할 수 있다. 칩 카운터 n1은 유니폴라 시퀀스의 인덱스와 대응될 수 있고, 칩 카운터 n2는 바이폴라 시퀀스의 인덱스와 대응될 수 있다.
또한, 시퀀스 생성기는 유니폴라 시퀀스 c1(n1)과 바이폴라 시퀀스 c2(n2)를 곱할 수 있다(820). 단계 810에서, n1 및 n2는 1로 설정되었으므로, 시퀀스 생성기는 유니폴라 시퀀스 c1(1)과 바이폴라 시퀀스 c2(1)을 곱할 수 있다. 또한, 시퀀스 생성기는 n1을 n1+1로, n2를 n2+1로 업데이트 할 수 있다(830). 이는 유니폴라 시퀀스 c1과 바이폴라 시퀀스 c2의 인덱스를 하나씩 증가시키는 것을 의미할 수 있다.
또한, 시퀀스 생성기는 n1이 N1 이하인지 여부를 판단할 수 있다(840). 여기서, N1은 유니폴라 시퀀스의 주기를 의미할 수 있다. n1이 N1보다 큰 경우, 시퀀스 생성기는 n1을 1로 설정하고, b를 b+1로 업데이트하고, 후술할 단계 850을 수행할 수 있다.
또한, n1이 N1 이하인 경우, 시퀀스 생성기는 n2가 N2 이하인지 여부를 판단할 수 있다(850). 여기서, N2는 바이폴라 시퀀스의 주기를 의미할 수 있다. n2가 N2보다 큰 경우, 시퀀스 생성기는 n2를 1로 설정하고, 후술할 단계 860을 수행할 수 있다.
또한, n2가 N2 이하인 경우, 시퀀스 생성기는 비트 카운터 b가 bmax 이하인지 여부를 판단할 수 있다(860). 여기서, bmax는 프리앰블의 전체 비트에서 유니폴라 시퀀스가 반복하여 매핑되는 횟수를 의미할 수 있다. b가 bmax 이하인 경우, 시퀀스 생성기는 단계 820 내지 860을 반복하여 수행할 수 있다. b가 bmax를 초과하는 경우, 시퀀스 생성기는 단계 820에서 곱해진 값들을 터너리 시퀀스의 원소로 설정하여 터너리 시퀀스를 생성할 수 있다.
예를 들어, 유니폴라 시퀀스가 c1이 [1 0 0 1]이고, 바이폴라 시퀀스 c2가 [1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 -1 -1 1 1 1 -1 1 1 1 -1 1 1 1 -1 1 1 -1]인 경우, 단계 810에서, 시퀀스 생성기는 b, n1 및 n2를 모두 1로 설정할 수 있다. 단계 820에서, 시퀀스 생성기는 유니폴라 시퀀스의 첫번째 원소 1과 바이폴라 시퀀스 c2의 첫번째 원소 1을 곱할 수 있다. 단계 830에서, 시퀀스 생성기는 n1을 2로, n2를 2로 업데이트할 수 있다. 단계 840에서 n1이 N1 이하인지 여부를 판단한 결과, n1은 2로 N1인 4보다 작으므로, 시퀀스 생성기는 단계 850을 수행할 수 있다. 단계 850에서, n2가 N2 이하인지 여부를 판단한 결과, n2는 2로 N2인 32보다 작으므로, 시퀀스 생성기는 단계 860을 수행할 수 있다. bmax가 32로 미리 정해진 경우, 단계 860에서, b가 bmax 이하인지 여부를 판단한 결과, b는 1로 bmax인 32보다 작으므로, 단계 820 내지 단계 860을 반복하여 수행할 수 있다.
이와 같은 과정이 반복되어, 유니폴라 시퀀스의 4개의 원소가 바이폴라 시퀀스의 4개의 원소와 곱해진 경우, n1은 5가 될 수 있고, 이에 따라, 단계 840에서 n1이 N1보다 큰 것으로 판단되어, 시퀀스 생성기는 단계 841을 수행하여 n1을 1로 설정하고, b를 2로 업데이트 할 수 있다.
또한, 이와 같은 과정이 반복되어, 유니폴라 시퀀스가 8번 반복되어 바이폴라 시퀀스과 곱해진 경우, n2는 33이 될 수 있고, 이에 따라, 단계 850에서 n2가 N2보다 큰 것으로 판단되어, 시퀀스 생성기는 단계 851를 수행하여 n2를 1로 설정할 수 있다.
또한, 이와 같은 과정이 반복되어, 유니폴라 시퀀스가 32번, 바이폴라 시퀀스가 4번 반복되어 유니폴라 시퀀스의 원소들과 바이폴라 시퀀스의 원소들이 곱해진 경우, b는 5가 될 수 있고, 이에 따라, 단계 860에서 b가 bmax보다 큰 것으로 판단되어, 시퀀스 생성기는 단계 820에서 곱해진 값들을 터너리 시퀀스의 원소로 설정하여 터너리 시퀀스를 생성할 수 있다. 이에 따라, 터너리 시퀀스는 유니폴라 시퀀스가 32번, 바이폴라 시퀀스가 4번 반복되어 상호간에 곱해진, 총 128개의 원소를 포함할 수 있다.
도 9는 다른 일 실시예에 따른 시퀀스 생성기의 일례를 설명하기 위한 도면이다.
도 9를 참조하면, 시퀀스 생성기(900)은 제1 이진 매퍼(910), 모듈로 N1 카운터(911), 제2 이진 매퍼(920), 모듈로 N2 카운터(921) 및 연접 연산기(930)을 포함할 수 있다. 여기서, N1은 유니폴라 시퀀스의 주기를 나타내고, N2는 바이폴라 시퀀스의 주기를 나타낼 수 있다.
제1 이진 매퍼(910)는 프리앰블의 복수의 비트에 대하여, 프리앰블의 적어도 하나의 비트마다 유니폴라 시퀀스를 매핑할 수 있다. 제1 이진 매퍼(910)는 적어도 하나의 비트마다 한 주기의 유니폴라 시퀀스를 매핑할 수 있다. 제1 이진 매퍼(910)는 적어도 하나의 비트에 유니폴라 시퀀스의 주기인 N1개의 원소들을 할당시킬 수 있고, 순차적으로 인덱스를 증가시키면서 각 인덱스에 해당하는 원소를 적어도 하나의 비트에 매핑할 수 있다. 이 때, 제1 이진 매퍼(910)는 모듈로 N2 카운터(911)를 인덱스 카운터로 이용하여 유니폴라 시퀀스를 적어도 하나의 비트에 매핑할 수 있다.
제2 이진 매퍼(920)는 바이폴라 시퀀스를 연접 연산기(930)에 제공할 수 있다. 도 9에서, 제2 이진 매퍼(920)와 연접 연산기(930)는 서로 분리된 것으로 표현되었지만, 일 실시예에서, 제2 이진 매퍼(920)는 연접 연산기(930)를 포함할 수 있다. 제2 이진 매퍼(920)는 바이폴라 시퀀스의 원소들을 이진값으로 변환할 수 있다. 바이폴라 시퀀스는 -1 또는 1의 원소들로 구성되어 있고, -1은 이진값이 아니므로 제2 이진 매퍼(920)가 이용할 수 없을 수 있다. 이에 따라, 제2 이진 매퍼(920)는 바이폴라 시퀀스의 -1의 원소를 1로 변환하고, 1의 원소를 0으로 변환하여 바이폴라 시퀀스를 이진값으로 변환할 수 있다. 제2 이진 매퍼(920)는 모듈로 N2 카운터(921)를 인덱스 카운터로 이용하여 변환된 바이폴라 시퀀스를 연접 연산기(930)에 순서대로 제공할 수 있다.
연접 연산기(930)는 프리앰블의 적어도 하나의 비트마다 매핑된 유니폴라 시퀀스에 제2 이진 매퍼(920)로부터 제공받은 변환된 바이폴라 시퀀스를 연접하여 터너러 프리앰블 시퀀스(또는, 터너리 프리앰블 칩 시퀀스)를 생성할 수 있다.
도 10은 일 실시예에 따른 터너리 시퀀스의 생성을 설명하기 위한 도면이다.
도 10을 참조하면, 프리앰블 포맷은 P1 및 P2로 정의될 수 있고, 프리앰블 포맷에 따라 반복 횟수 Nrep, 기본 프리앰블 패턴, 수신기에서의 기본 프리앰블이 미리 정해질 수 있다. 예를 들어, 표 1100에서와 같이, P1은 Nrep 가 4로 설정되고, 기본 프리앰블 패턴은 [1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 -1 -1 0 0 1 -1 0 0 1 -1 0 0 1 -1 0 0 -1]으로 설정될 수 있고, P2는 Nrep 가 8로 설정되고, 기본 프리앰블 패턴이 [1 0 -1 0 0 -1 0 -1 1 0 1 0 0 -1 0 1 1 0 1 0 0 -1 0 1 -1 0 1 0 0 1 0 1]로 설정될 수 있다. 전송기는 기본 프리앰블 패턴으로부터 유니폴라 시퀀스 및 바이폴라 시퀀스를 추출할 수 있다. 전송기는 기본 프리앰블 패턴의 원소들을 절대값으로 변환하여, 난코히런트 수신기에서의 등가 기본 프리앰블 패턴을 추출하고, 기본 프리앰블의 패턴의 원소들 중 0의 원소를 1의 원소로 변환하여 코히런트 수신기에서의 등가 기본 프리앰블 패턴을 추출할 수 있다. 전송기는 난코히런트 수신기에서의 등가 기본 프리앰블 패턴으로부터 유니폴라 시퀀스를 추출하고, 코히런트 수신기에서의 등가 기본 프리앰블 패턴으로부터 바이폴라 시퀀스를 추출할 수 있다.
또한, 전송기는 유니폴라 시퀀스 및 바이폴라 시퀀스를 재구성하여 터너리 프리앰블 시퀀스를 생성할 수 있다. 예를 들어, P1인 경우, 전송기는 유니폴라 시퀀스(1011)를 32번 반복하고, 바이폴라 시퀀스(1012)를 4번 반복하고, 반복된 유니폴라 시퀀스 및 바이폴라 시퀀스를 재구성하여 터너리 프리앰블 시퀀스를 생성할 수 있다. 또한, P2인 경우, 전송기는 유니폴라 시퀀스(1021)를 32번 반복하고, 바이폴라 시퀀스(1022)를 8번 반복하고, 반복된 유니폴라 시퀀스 및 바이폴라 시퀀스를 재구성하여 터너리 프리앰블 시퀀스를 생성할 수 있다. 전송기는 생성된 터너리 프리앰블 시퀀스를 난코히런트 수신기 및 코히런트 수신기에 전송할 수 있다.
도 11은 다른 일 실시예에 따른 전송기를 나타낸 블록도이다.
도 11을 참조하면, 전송기(1100)는 기본 프리앰블 추출부(1110) 및 프리앰블 시퀀스 생성부(1120)를 포함할 수 있다.
기본 프리앰블 추출부(1110)는 프리앰블의 프리앰블 포멧에 따라 기본 프리앰블 패턴을 추출할 수 있다. 이 때, 기본 프리앰블 추출부(1110)는 표 34의 P1 프리앰블 포맷 또는 P2 프리앰블 포맷 중 어느 하나의 프리앰블 포맷에 따라, 표 34로부터, 기본 프리앰블 패턴 및 상기 미리 정해진 반복 횟수를 추출할 수 있다.
프리앰블 시퀀스 생성부(1120)는 기본 프리앰블 패턴을 미리 정해진 반복 횟수로 반복하여 난코히런트 수신기 및 코히런트 수신기에서 지원되는 프리앰블 시퀀스를 생성할 수 있다.
또한, 전송기(1100)는 프레임 송신기를 포함할 수 있다.
프레임 송신기는 프리앰블 시퀀스를 포함하는 프리앰블 필드, SFD(Start Frame Delimiter) 필드, PHR(Physical layer Header) 필드 및 PSDU(Physical Service Data Unit) 필드를 포함하는 전송 프레임을 난코히런트 수신기 또는 코히런트 수신기 중 적어도 하나에 송신할 수 있다.
도 11에 도시된 다른 일 실시예에 따른 전송기에는 도 1 내지 도 10을 통해 설명된 내용이 그대로 적용될 수 있으므로, 보다 상세한 설명은 생략한다.
도 12는 일 실시예에 따른 시퀀스 전송 방법을 나타낸 동작 흐름도이다.
도 12를 참조하면, 전송기는 -1, 0 또는 1의 원소들로 구성되는 터너리 프리앰블 시퀀스로부터, 난코히런트 수신기를 위한 제1 시퀀스 및 코히런트 수신기를 위한 제2 시퀀스를 추출할 수 있다(1210).
또한, 전송기는 복수의 비트로 구성된 프리앰블에 제1 시퀀스 및 제2 시퀀스를 매핑하여 난코히런트 수신기 및 코히런트 수신기에서 지원되는 제3 시퀀스를 생성할 수 있다(1220).
도 12에 도시된 일 실시예에 따른 시퀀스 전송 방법에는 도 1 내지 도 10을 통해 설명된 내용이 그대로 적용될 수 있으므로, 보다 상세한 설명은 생략한다.
도 13은 일 실시예에 따른 시퀀스 추출 방법을 나타낸 동작 흐름도이다.
도 13을 참조하면, 시퀀스 추출 장치는 -1, 0 또는 1의 원소들로 구성되는 터너리 프리앰블 시퀀스를 획득할 수 있다(1310).
또한, 시퀀스 추출 장치는 터너리 프리앰블 시퀀스로부터 0 또는 1의 원소들로 구성되고 난코히런트 수신기를 위한 제1 시퀀스를 추출할 수 있다(1320).
또한, 시퀀스 추출 장치는 -1 또는 1의 원소들로 구성되고 코히런트 수신기를 위한 제2 시퀀스를 추출할 수 있다(1330).
도 13에 도시된 일 실시예에 따른 시퀀스 추출 방법에는 도 1 내지 도 10을 통해 설명된 내용이 그대로 적용될 수 있으므로, 보다 상세한 설명은 생략한다.
도 14는 일 실시예에 따른 시퀀스 생성 방법을 나타낸 동작 흐름도이다.
도 14를 참조하면, 시퀀스 생성 장치는 프리앰블의 적어도 하나의 비트마다, 0 또는 1의 원소들로 구성되고 난코히런트 수신기를 위한 제1 시퀀스를 매핑할 수 있다(1410).
또한, 시퀀스 생성 장치는 프리앰블에 매핑된 제1 시퀀스에, -1 또는 1의 원소들로 구성되고 코히런트 수신기를 위한 제2 시퀀스를 매핑하여 난코히런트 수신기 및 코히런트 수신기에서 지원되는 제3 시퀀스를 생성할 수 있다(1420).
도 14에 도시된 일 실시예에 따른 시퀀스 전송 방법에는 도 1 내지 도 10을 통해 설명된 내용이 그대로 적용될 수 있으므로, 보다 상세한 설명은 생략한다.
도 15는 일 실시예에 따른 프리앰블 시퀀스 생성 방법을 나타낸 동작 흐름도이다.
도 15를 참조하면, 전송기는 프리앰블의 프리앰블 포멧에 따라 기본 프리앰블 패턴을 추출할 수 있다(1510).
또한, 전송기는 기본 프리앰블 패턴을 미리 정해진 반복 횟수로 반복하여 난코히런트 수신기 및 코히런트 수신기에서 지원되는 프리앰블 시퀀스를 생성할 수 있다(1520).
도 15에 도시된 일 실시예에 따른 프리앰블 시퀀스 생성 방법에는 도 1 내지 도 10을 통해 설명된 내용이 그대로 적용될 수 있으므로, 보다 상세한 설명은 생략한다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (30)

  1. -1, 0 또는 1의 원소들로 구성되는 터너리 프리앰블 시퀀스(ternary preamble sequence)로부터, 난코히런트 수신기(non-coherent receiver)를 위한 제1 시퀀스 및 코히런트 수신기(coherent receiver)를 위한 제2 시퀀스를 추출하는 시퀀스 추출기; 및
    복수의 비트로 구성된 프리앰블에 상기 제1 시퀀스 및 상기 제2 시퀀스를 매핑하여 상기 난코히런트 수신기 및 상기 코히런트 수신기에서 지원되는 제3 시퀀스를 생성하는 시퀀스 생성기
    를 포함하는,
    전송기.
  2. 제1항에 있어서,
    상기 제1 시퀀스는,
    0 또는 1의 원소들로 구성되고,
    상기 제2 시퀀스는,
    -1 또는 1의 원소들로 구성되는,
    전송기.
  3. 제2항에 있어서,
    상기 시퀀스 추출기는,
    상기 제1 시퀀스의 주기를 기준으로, 상기 터너리 프리앰블 시퀀스의 원소들을 절대값으로 변환하여 상기 제1 시퀀스를 추출하는,
    전송기.
  4. 제2항에 있어서,
    상기 시퀀스 추출기는,
    상기 제2 시퀀스의 주기를 기준으로, 상기 터너리 프리앰블 시퀀스의 원소들 중 0의 원소를 1의 원소로 변환하여 상기 제2 시퀀스를 추출하는,
    전송기.
  5. 제1항에 있어서,
    상기 시퀀스 생성기는,
    상기 프리앰블의 적어도 하나의 비트마다 상기 제1 시퀀스를 매핑하는 제1 매퍼(mapper); 및
    상기 프리앰블의 상기 적어도 하나의 비트마다 매핑된 상기 제1 시퀀스에 상기 제2 시퀀스를 매핑하여 상기 제3 시퀀스를 생성하는 제2 매퍼
    를 포함하는,
    전송기.
  6. 제5항에 있어서,
    상기 제1 매퍼는,
    상기 제1 시퀀스의 주기에 따른 모듈로 카운터(modulo counter)에 기초하여 상기 제1 시퀀스의 인덱스(index)를 증가시키고, 상기 인덱스에 대응하는 상기 제1 시퀀스의 원소를 상기 프리앰블의 상기 적어도 하나의 비트에 매핑하는,
    전송기.
  7. 제5항에 있어서,
    상기 제2 매퍼는,
    상기 제2 시퀀스의 주기에 따른 모듈로 카운터에 기초하여 상기 제2 시퀀스의 인덱스를 증가시키고, 상기 인덱스에 대응하는 상기 제2 시퀀스의 원소를 상기 프리앰블의 상기 적어도 하나의 비트에 매핑된 상기 제1 시퀀스에 매핑하는,
    전송기.
  8. 제5항에 있어서,
    상기 제2 매퍼는,
    상기 프리앰블의 상기 적어도 하나의 비트에 매핑된 상기 제1 시퀀스에 상기 제2 시퀀스를 곱하는,
    전송기.
  9. 제8항에 있어서,
    상기 제2 매퍼는.
    상기 제1 시퀀스의 주기와 상기 제2 시퀀스의 주기의 비만큼 상기 제1 시퀀스를 반복하여 확장하고, 확장된 제1 시퀀스에 상기 제2 시퀀스를 곱하는,
    전송기.
  10. 제2항에 있어서,
    상기 시퀀스 생성기는,
    상기 프리앰블의 적어도 하나의 비트마다 상기 제1 시퀀스를 매핑하는 제1 이진 매퍼(binary mapper); 및
    상기 제2 시퀀스의 원소들을 이진값(binary value)으로 변환하고, 상기 프리앰블의 적어도 하나의 비트에 매핑된 상기 제1 시퀀스에 상기 변환된 제2 시퀀스를 연접(aggregation)하여 상기 제3 시퀀스를 생성하는 제2 이진 매퍼
    를 포함하는,
    전송기.
  11. 제10항에 있어서,
    상기 제2 이진 매퍼는,
    상기 제2 시퀀스의 -1의 원소를 1로 변환하고,
    상기 제2 시퀀스의 1의 원소를 0으로 변환하는,
    전송기.
  12. 제5항에 있어서,
    상기 제1 시퀀스의 주기는,
    상기 제2 시퀀스의 주기보다 짧은,
    전송기.
  13. 제2항에 있어서,
    상기 시퀀스 생성기는,
    상기 프리앰블의 적어도 하나의 비트에 대응하는 기본 프리앰블 시퀀스를 생성하고,
    상기 기본 프리앰블 시퀀스를 미리 정해진 횟수로 반복하여 상기 제3 시퀀스를 생성하는,
    전송기.
  14. 제13항에 있어서,
    상기 시퀀스 생성기는,
    상기 제1 시퀀스의 주기와 상기 제2 시퀀스의 주기의 비만큼 상기 제1 시퀀스를 반복적으로 확장하고, 확장된 제1 시퀀스를 제2 시퀀스와 곱하여 상기 기본 프리앰블 시퀀스를 생성하는,
    전송기.
  15. 제13항에 있어서,
    상기 프리앰블의 프리앰블 포맷은
    하기 [표 1]의 P1 프리앰블 포맷 또는 P2 프리앰블 포맷 중 하나이고,
    상기 기본 프리앰블 시퀀스는,
    상기 프리앰블 포맷에 따라 하기 [표 1]에 기재된 기본 프리앰블 패턴 및 반복 횟수를 갖는,
    전송기.
    [표 1]
    Figure 112014104491390-pat00081

  16. 제15항에 있어서,
    상기 제1 시퀀스, 상기 제1 시퀀스의 주기, 상기 제2 시퀀스, 상기 제2 시퀀스의 주기는,
    상기 프리앰블 포맷에 따라 아래 표 2에 기재된 값을 갖는,
    전송기.
    [표 2]
    Figure 112014104491390-pat00082

  17. 제2항에 있어서,
    상기 제3 시퀀스를 포함하는 프리앰블 필드, SFD(Start Frame Delimiter) 필드, PHR(Physical layer Header) 필드 및 PSDU(Physical Service Data Unit) 필드를 포함하는 전송 프레임을 상기 난코히런트 수신기 또는 상기 코히런트 수신기 중 적어도 하나에 송신하는 프레임 송신기
    를 더 포함하는,
    전송기.
  18. -1, 0 또는 1의 원소들로 구성되는 터너리 프리앰블 시퀀스를 획득하는 터너리 프리앰블 시퀀스 획득기;
    상기 터너리 프리앰블 시퀀스로부터 0 또는 1의 원소들로 구성되고 난코히런트 수신기를 위한 제1 시퀀스를 추출하는 제1 시퀀스 추출기; 및
    -1 또는 1의 원소들로 구성되고 코히런트 수신기를 위한 제2 시퀀스를 추출하는 제2 시퀀스 추출기
    를 포함하고,
    상기 제1 시퀀스 추출기는 상기 터너리 프리앰블 시퀀스의 원소들을 절대값으로 변환하고 상기 변환 결과에서 특정 시퀀스가 반복되는 경우 상기 반복되는 특정 시퀀스를 상기 제1 시퀀스로 결정하는,
    시퀀스 추출 장치.
  19. 삭제
  20. 제18항에 있어서,
    상기 제2 시퀀스 추출기는,
    상기 제2 시퀀스의 주기를 기준으로, 상기 터너리 프리앰블 시퀀스의 원소들 중 0의 원소를 1의 원소로 변환하여 상기 제2 시퀀스를 추출하는,
    시퀀스 추출 장치.
  21. 제18항에 있어서,
    상기 제1 시퀀스 및 상기 제2 시퀀스를 저장하는 저장기
    를 더 포함하는,
    시퀀스 추출 장치.
  22. 프리앰블의 적어도 하나의 비트마다, 0 또는 1의 원소들로 구성되고 난코히런트 수신기를 위한 제1 시퀀스를 매핑하는 제1 매퍼; 및
    상기 프리앰블에 매핑된 상기 제1 시퀀스에, -1 또는 1의 원소들로 구성되고 코히런트 수신기를 위한 제2 시퀀스를 매핑하여 상기 난코히런트 수신기 및 상기 코히런트 수신기에서 지원되는 제3 시퀀스를 생성하는 제2 매퍼
    를 포함하는,
    시퀀스 생성 장치.
  23. 제22항에 있어서,
    상기 제1 시퀀스 및 상기 제2 시퀀스는 미리 저장되는,
    시퀀스 생성 장치.
  24. 제22항에 있어서,
    상기 제1 매퍼는,
    상기 프리앰블의 적어도 하나의 비트마다, 상기 제1 시퀀스의 주기에 따른 모듈로 카운터에 기초하여 상기 제1 시퀀스의 인덱스를 증가시키고, 상기 인덱스에 대응하는 상기 제1 시퀀스의 원소를 상기 프리앰블의 상기 적어도 하나의 비트에 매핑하는,
    시퀀스 생성 장치.
  25. 제22항에 있어서,
    상기 제2 매퍼는,
    상기 제2 시퀀스의 주기에 따른 모듈로 카운터에 기초하여 상기 제2 시퀀스의 인덱스를 증가시키고, 상기 인덱스에 대응하는 상기 제2 시퀀스의 원소를 상기 프리앰블의 상기 적어도 하나의 비트에 매핑된 상기 제1 시퀀스에 매핑하는,
    시퀀스 생성 장치.
  26. 제22항에 있어서,
    상기 제2 매퍼는,
    상기 프리앰블의 상기 적어도 하나의 비트에 매핑된 상기 제1 시퀀스에 상기 제2 시퀀스를 곱하는,
    시퀀스 생성 장치.
  27. 프리앰블의 프리앰블 포멧에 따라 기본 프리앰블 패턴을 추출하는 기본 프리앰블 추출부; 및
    상기 기본 프리앰블 패턴을 미리 정해진 반복 횟수로 반복하여 난코히런트 수신기 및 코히런트 수신기에서 지원되는 프리앰블 시퀀스를 생성하는 프리앰블 시퀀스 생성부
    를 포함하고,
    상기 프리앰블 시퀀스 생성부는,
    상기 기본 프리앰블 패턴의 원소들을 절대값으로 변환하고 상기 변환 결과에서 특정 시퀀스가 반복되는 경우 상기 반복되는 특정 시퀀스를 상기 난코히런트 수신기를 위한 제1 시퀀스로 결정하는,
    전송기.
  28. 제27항에 있어서,
    상기 기본 프리앰블 추출부는,
    하기 [표 3]의 P1 프리앰블 포맷 또는 P2 프리앰블 포맷 중 어느 하나의 프리앰블 포맷에 따라, 하기 [표 3]으로부터, 상기 기본 프리앰블 패턴 및 상기 미리 정해진 반복 횟수를 추출하는,
    전송기.
    [표 3]
    Figure 112014104491390-pat00083

  29. 제27항에 있어서,
    상기 프리앰블 시퀀스를 포함하는 프리앰블 필드, SFD(Start Frame Delimiter) 필드, PHR(Physical layer Header) 필드 및 PSDU(Physical Service Data Unit) 필드를 포함하는 전송 프레임을 상기 난코히런트 수신기 또는 상기 코히런트 수신기 중 적어도 하나에 송신하는 프레임 송신기
    를 더 포함하는,
    전송기.
  30. 하기 [표 4]의 P1 프리앰블 포맷 또는 P2 프리앰블 포맷 중 어느 하나의 프리앰블 포맷에 따라, 하기 [표 4]로부터, 기본 프리앰블 패턴 및 미리 정해진 반복 횟수를 추출하는 기본 프리앰블 추출부;
    상기 기본 프리앰블 패턴을 상기 미리 정해진 반복 횟수로 반복하여 난코히런트 수신기 및 코히런트 수신기에서 지원되는 프리앰블 시퀀스를 생성하는 프리앰블 시퀀스 생성부; 및
    상기 프리앰블 시퀀스를 포함하는 프리앰블 필드, SFD(Start Frame Delimiter) 필드, PHR(Physical layer Header) 필드 및 PSDU(Physical Service Data Unit) 필드를 포함하는 전송 프레임을 상기 난코히런트 수신기 또는 상기 코히런트 수신기 중 적어도 하나에 송신하는 프레임 송신기
    를 포함하고,
    상기 프리앰블 시퀀스 생성부는 상기 기본 프리앰블 패턴의 원소들을 절대값으로 변환하고 상기 변환 결과에서 특정 시퀀스가 반복되는 경우 상기 반복되는 특정 시퀀스를 상기 난코히런트 수신기를 위한 제1 시퀀스로 결정하는,
    전송기.
    [표 4]
    Figure 112021024992407-pat00084
KR1020140148975A 2013-10-30 2014-10-30 프리앰블 시퀀스를 전송하는 방법 및 장치 KR102283137B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/KR2014/010300 WO2015065064A1 (ko) 2013-10-30 2014-10-30 프리앰블 시퀀스를 전송하는 방법 및 장치
CN201480071842.4A CN105874761B (zh) 2013-10-30 2014-10-30 用于发送前导序列的方法及装置
JP2016526894A JP6491657B2 (ja) 2013-10-30 2014-10-30 プリアンブルシーケンスを送信する方法及び装置
EP14856928.8A EP3076624B1 (en) 2013-10-30 2014-10-30 Method and device for transmitting preamble sequence
US15/033,400 US10256933B2 (en) 2013-10-30 2014-10-30 Method and device for transmitting preamble sequence

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IN4895CH2013 2013-10-30
IN4895/CHE/2013 2013-10-30

Publications (2)

Publication Number Publication Date
KR20150051162A KR20150051162A (ko) 2015-05-11
KR102283137B1 true KR102283137B1 (ko) 2021-07-29

Family

ID=53004490

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157015877A KR102345071B1 (ko) 2013-10-30 2014-10-22 가변 확산 인자들을 갖는 확산 시퀀스들을 선택하기 위한 방법 및 시스템
KR1020140148975A KR102283137B1 (ko) 2013-10-30 2014-10-30 프리앰블 시퀀스를 전송하는 방법 및 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157015877A KR102345071B1 (ko) 2013-10-30 2014-10-22 가변 확산 인자들을 갖는 확산 시퀀스들을 선택하기 위한 방법 및 시스템

Country Status (5)

Country Link
US (1) US9998251B2 (ko)
EP (1) EP3063912B1 (ko)
KR (2) KR102345071B1 (ko)
CN (1) CN105706406B (ko)
WO (1) WO2015064949A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6491657B2 (ja) * 2013-10-30 2019-03-27 サムスン エレクトロニクス カンパニー リミテッド プリアンブルシーケンスを送信する方法及び装置
KR102509820B1 (ko) * 2015-10-13 2023-03-14 삼성전자주식회사 적어도 두 개의 송신기들에 의해 수신기들로 독립 데이터를 전송하는 방법 및 시스템
US10091731B2 (en) 2016-02-05 2018-10-02 Samsung Electronics Co., Ltd. Method and apparatus for detecting packet
CN111543011B (zh) 2018-01-29 2022-01-14 中兴通讯股份有限公司 用于生成扩展序列码本的方法和装置
EP4088436A1 (en) * 2020-02-07 2022-11-16 Huawei Technologies Co., Ltd. First and second communication devices with improved reference signal design
CN118694469A (zh) * 2023-03-23 2024-09-24 中国移动通信有限公司研究院 扩频序列码本的构造方法、激活序列检测方法及相关设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008026310A (ja) * 2006-07-24 2008-02-07 Mitsubishi Electric Research Laboratories Inc 環境内の物体を検出するための方法およびシステム
US20090303089A1 (en) * 2006-05-03 2009-12-10 Agency For Science, Technology And Research Method and System for Decompressing at Least Two Two-Valued Symbol Sequences Into a Three-Valued Communication Sequence

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026118A (en) * 1998-01-05 2000-02-15 Intel Corporation Method for using circular spreading codes to achieve high bit densities in a direct-sequence spread spectrum communication system
KR100661378B1 (ko) 1998-12-14 2006-12-27 인터디지탈 테크날러지 코포레이션 임의 접근 채널 프리앰블 감지
JP2001057545A (ja) 1999-06-02 2001-02-27 Texas Instr Inc <Ti> スペクトラム拡散チャネルの推定方法と装置
US6522269B2 (en) 2000-08-29 2003-02-18 International Business Machines Corporation System and method for a self-delineating serial link for very high-speed data communication interfaces
KR20050115236A (ko) * 2003-02-14 2005-12-07 포커스 인핸스먼츠, 인코포레이티드 주파수 분할 다중화 장치 및 방법
US8374289B2 (en) * 2004-02-25 2013-02-12 Ternarylogic Llc Generation and detection of non-binary digital sequences
SE0402210D0 (sv) * 2004-09-13 2004-09-13 Ericsson Telefon Ab L M a telecommunication system
WO2006052185A1 (en) * 2004-11-10 2006-05-18 Telefonaktiebolaget Lm Ericsson (Publ) A method and apparatus for reducing peak power in code multiplexed downlink control channels
DE102005006893B4 (de) * 2005-02-15 2011-11-24 Siemens Ag Funkstation und Verfahren zur Übertragung von Daten
WO2007002252A2 (en) * 2005-06-22 2007-01-04 Shattil, Steve Systems and method for generating a common preamble for use in wireless communication system
WO2007011345A2 (en) 2005-07-18 2007-01-25 Mitsubishi Electric Research Laboratories Method, apparatus and system for modulating and demodulating signals compatible with multiple receiver types and designed for improved receiver performance
WO2008004984A1 (en) 2006-07-03 2008-01-10 Agency For Science, Technology And Research Method and system for detecting a first symbol sequence in a data signal, method and system for generating a sub-sequence of a transmission symbol sequence, and computer program products
US7949073B2 (en) 2007-02-28 2011-05-24 Freescale Semiconductor, Inc. Dual-mode system and method for receiving wireless signals
KR100907532B1 (ko) * 2007-12-11 2009-07-14 한국전자통신연구원 펄스방식 초광대역 무선시스템의 수신장치, 수신방법,위상추적장치 및 위상추적방법
US8385187B2 (en) 2008-02-08 2013-02-26 Ecole Polytechnique Federale De Lausanne (Epfl) Method for retrieving data from ultra wideband radio transmission signals and receiver implementing said method
EP2144378B1 (en) 2008-07-11 2011-10-26 Stichting IMEC Nederland Methods for fast and low-power UWB IR baseband receiver synchronization
US9191877B2 (en) * 2010-03-01 2015-11-17 Siemens Aktiengesellschaft Method and apparatus for wireless transmission of data packets
JP2014508528A (ja) * 2011-03-10 2014-04-10 オスロ ウニヴェルスィテーツスィーケフース ハーエフ 消化管癌の検出方法および検出マーカー
US9439141B2 (en) * 2013-04-09 2016-09-06 Telefonaktiebolaget L M Ericsson (Publ) Decoding algorithm for the HS-DPCCH HARQ message exploiting the pre-and postambles
KR102241411B1 (ko) * 2013-09-02 2021-04-19 삼성전자주식회사 광범위 확산 계수의 직교 코드를 생성하는 장치 및 방법
US9071340B2 (en) * 2013-09-02 2015-06-30 Samsung Electronics Co., Ltd. Method and apparatus for generating orthogonal codes with wide range of spreading factor
JP6491657B2 (ja) * 2013-10-30 2019-03-27 サムスン エレクトロニクス カンパニー リミテッド プリアンブルシーケンスを送信する方法及び装置
US9641285B2 (en) * 2014-03-06 2017-05-02 Samsung Electronics Co., Ltd. Ultra low power (ULP) decoder and decoding processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090303089A1 (en) * 2006-05-03 2009-12-10 Agency For Science, Technology And Research Method and System for Decompressing at Least Two Two-Valued Symbol Sequences Into a Three-Valued Communication Sequence
JP2008026310A (ja) * 2006-07-24 2008-02-07 Mitsubishi Electric Research Laboratories Inc 環境内の物体を検出するための方法およびシステム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Francois Chin et al, "Impulse Radio Signaling for Communication and Ranging", IEEE 802.15-05-0231-07-004a(2005.07.18.)*
Zhongding Lei et al., "UWB ranging with energy detectors using ternary preamble sequences", IEEE WCNC 2006(2006.04.06.)*

Also Published As

Publication number Publication date
KR20160082489A (ko) 2016-07-08
KR102345071B1 (ko) 2021-12-30
CN105706406B (zh) 2019-07-26
CN105706406A (zh) 2016-06-22
US9998251B2 (en) 2018-06-12
KR20150051162A (ko) 2015-05-11
WO2015064949A1 (en) 2015-05-07
EP3063912A4 (en) 2017-06-28
EP3063912B1 (en) 2019-01-09
US20160261359A1 (en) 2016-09-08
EP3063912A1 (en) 2016-09-07

Similar Documents

Publication Publication Date Title
CN105874761B (zh) 用于发送前导序列的方法及装置
KR102283137B1 (ko) 프리앰블 시퀀스를 전송하는 방법 및 장치
KR102265073B1 (ko) 페이로드 시퀀스 전송 방법 및 장치
JP2017503368A5 (ko)
JP2016538775A5 (ko)
JP4327842B2 (ja) 通信システム、通信方法、ならびに、プログラム
KR101269849B1 (ko) 통신 시스템의 채널 확산을 위한 수열 족의 생성 장치 및 방법
KR102190781B1 (ko) 태그 송신 장치 및 그 신호 송신 방법
CN109962751A (zh) 一种数据处理方法及装置
JPWO2010007674A1 (ja) 通信システム、送信装置、受信装置、ならびに、情報記録媒体

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right