KR102276295B1 - Multilevel Element haiving Indium Oxide Semiconductor Layer and the Manufacturing Method of the Elmement - Google Patents

Multilevel Element haiving Indium Oxide Semiconductor Layer and the Manufacturing Method of the Elmement Download PDF

Info

Publication number
KR102276295B1
KR102276295B1 KR1020190160646A KR20190160646A KR102276295B1 KR 102276295 B1 KR102276295 B1 KR 102276295B1 KR 1020190160646 A KR1020190160646 A KR 1020190160646A KR 20190160646 A KR20190160646 A KR 20190160646A KR 102276295 B1 KR102276295 B1 KR 102276295B1
Authority
KR
South Korea
Prior art keywords
indium oxide
active layer
oxide active
indium
layer
Prior art date
Application number
KR1020190160646A
Other languages
Korean (ko)
Other versions
KR20200073132A (en
Inventor
성명모
박진선
윤홍로
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Publication of KR20200073132A publication Critical patent/KR20200073132A/en
Application granted granted Critical
Publication of KR102276295B1 publication Critical patent/KR102276295B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

인듐 산화물 반도체층을 구비하는 멀티레벨 소자 및 멀티레벨 소자의 제조방법을 제공한다. 멀티레벨 소자는 게이트 전극, 액티브 구조체, 및 상기 액티브 구조체의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함한다. 상기 액티브 구조체는 상기 게이트 전극에 중첩하는 제1 인듐 산화물 액티브층, 제2 인듐 산화물 액티브층, 및 상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층을 분리하는 배리어층을 포함한다. 상기 제1 인듐 산화물 액티브층에 채널을 형성시키는 문턱 전압과 상기 제2 인듐 산화물 액티브층에 채널을 형성시키는 문턱 전압은 서로 다른 값을 갖는다.Provided are a multilevel device including an indium oxide semiconductor layer and a method of manufacturing the multilevel device. The multilevel device includes a gate electrode, an active structure, and source and drain electrodes electrically connected to both ends of the active structure, respectively. The active structure includes a first indium oxide active layer overlapping the gate electrode, a second indium oxide active layer, and a barrier layer separating the first indium oxide active layer and the second indium oxide active layer. A threshold voltage for forming a channel in the first indium oxide active layer and a threshold voltage for forming a channel in the second indium oxide active layer have different values.

Description

인듐 산화물 반도체층을 구비하는 멀티레벨 소자 및 멀티레벨 소자의 제조방법 {Multilevel Element haiving Indium Oxide Semiconductor Layer and the Manufacturing Method of the Elmement}Multilevel Element haiving Indium Oxide Semiconductor Layer and the Manufacturing Method of the Elmement

본 발명은 반도체층 및 이를 구비하는 반도체 소자에 관한 것으로, 보다 상세하게는 멀티레벨 소자에 관한 것이다.The present invention relates to a semiconductor layer and a semiconductor device having the same, and more particularly, to a multi-level device.

최근 들어, 스마트 기기, 인공 지능 컴퓨터 기술의 발전에 따라 고성능화, 다기능화와 같은 보다 높은 성능의 소자에 대한 요구가 급격히 증가하고 있다.In recent years, with the development of smart devices and artificial intelligence computer technology, the demand for higher performance devices such as high performance and multifunctionality is rapidly increasing.

그러나, 기존 반도체 산업을 이끌어온 바이너리 소자 제조 기술은 지속적인 초소형화와 고집적화를 통해 기술적·경제적·원리적 측면에서 극한에 얼마 남지 않았다고 예측되고 있다. 즉, 기존의 MOSFET 미세화를 통한 개발 방법은, 미세화 기술 자체의 어려움을 가지고 있기 때문에 다운 스케일링(down scaling)을 통한 접근 방식은 근본적인 한계를 가지고 있는 것으로 평가된다.However, it is predicted that the binary device manufacturing technology that has led the existing semiconductor industry is not far from the limit in terms of technology, economy, and principle through continuous miniaturization and high integration. That is, the conventional development method through miniaturization of MOSFETs has difficulties in the miniaturization technology itself, so the approach through downscaling is evaluated to have fundamental limitations.

이를 보완하기 위하여, 멀티레벨 소자에 대한 연구가 이루어지고 있다. 기존에 연구된 멀티레벨 소자기술로는 단전자트랜지스터(SET) 및 공명터널링트랜지스터(RTT)가 연구되어 왔다. 단전자트랜지스터(SET) 및 공명터널링트랜지스터(RTT)의 경우, 멀티레벨 특성이 주로 극저온에서만 관측되고, 복잡한 제조 공정을 요구하며, 회로 구현을 위한 집적화가 쉽지 않아 기술 실현에 어려움이 있다.In order to compensate for this, research on multi-level devices is being made. Single-electron transistor (SET) and resonant tunneling transistor (RTT) have been studied as multi-level device technologies previously studied. In the case of single-electron transistors (SETs) and resonance tunneling transistors (RTTs), multi-level characteristics are mainly observed only at cryogenic temperatures, require a complex manufacturing process, and integration for circuit implementation is not easy, so it is difficult to realize the technology.

본 발명이 해결하고자 하는 과제는, 제조 공정이 간이하면서도 우수한 멀티레벨 특성을 제공하는 인듐 산화물 반도체막, 그를 포함하는 멀티레벨 소자, 및 멀티레벨 소자의 제조방법을 제공함에 있다.An object of the present invention is to provide an indium oxide semiconductor film having a simple manufacturing process and providing excellent multi-level characteristics, a multi-level device including the same, and a method of manufacturing the multi-level device.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 멀티레벨 소자를 제공한다. 멀티레벨 소자는 게이트 전극, 액티브 구조체, 및 상기 액티브 구조체의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함한다. 상기 액티브 구조체는 상기 게이트 전극에 중첩하는 제1 인듐 산화물 액티브층, 제2 인듐 산화물 액티브층, 및 상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층을 분리하는 배리어층을 포함한다. 상기 제1 인듐 산화물 액티브층에 채널을 형성시키는 문턱 전압과 상기 제2 인듐 산화물 액티브층에 채널을 형성시키는 문턱 전압은 서로 다른 값을 갖는다.In order to achieve the above technical problem, an aspect of the present invention provides a multi-level device. The multilevel device includes a gate electrode, an active structure, and source and drain electrodes electrically connected to both ends of the active structure, respectively. The active structure includes a first indium oxide active layer overlapping the gate electrode, a second indium oxide active layer, and a barrier layer separating the first indium oxide active layer and the second indium oxide active layer. A threshold voltage for forming a channel in the first indium oxide active layer and a threshold voltage for forming a channel in the second indium oxide active layer have different values.

상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층 중 적어도 하나의 층은 In2O3층일 수 있다. 상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층 중 적어도 하나의 층은 수 내지 수십 nm의 두께를 가질 수 있다. 상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층 중 적어도 하나의 층은 비정질 매트릭스 내에 복수이 결정립들이 불규칙하게 분산되어 배치된 것일 수 있다. 상기 결정립들은 수 nm의 평균 직경을 가질 수 있다.At least one of the first indium oxide active layer and the second indium oxide active layer may be an In 2 O 3 layer. At least one of the first indium oxide active layer and the second indium oxide active layer may have a thickness of several to several tens of nm. At least one of the first indium oxide active layer and the second indium oxide active layer may have a plurality of grains irregularly dispersed in an amorphous matrix. The crystal grains may have an average diameter of several nm.

상기 게이트 전극에 인가되는 게이트 전압이 양의 방향으로 커질 때, 상기 제1 인듐 산화물 액티브층에 채널이 형성된 후, 상기 제2 인듐 산화물 액티브층에 채널이 형성되기 전에, 상기 제1 인듐 산화물 액티브층에 흐르는 전류는 포화될 수 있다. 상기 게이트 전극에 인가되는 게이트 전압이 양의 방향으로 커질 때, 상기 게이트 전압에 대한 상기 액티브 구조체를 흐르는 전류의 비가 제1 기울기를 갖는 제1 게이트 전압 범위, 제1 기울기 대비 낮은 제2 기울기를 갖는 제2 게이트 전압 범위, 및 제2 기울기 대비 높은 제3 기울기를 갖는 제3 게이트 전압 범위로 구분될 수 있다. 상기 제2 기울기는 0일 수 있다.When the gate voltage applied to the gate electrode increases in a positive direction, after a channel is formed in the first indium oxide active layer and before a channel is formed in the second indium oxide active layer, the first indium oxide active layer The current flowing through it may be saturated. When the gate voltage applied to the gate electrode increases in a positive direction, the ratio of the current flowing through the active structure to the gate voltage has a first gate voltage range having a first slope, and a second slope lower than the first slope It may be divided into a second gate voltage range and a third gate voltage range having a third slope higher than the second slope. The second slope may be zero.

상기 배리어층은 제1 배리어층이고, 상기 액티브 구조체는 상기 게이트 전극과 제1 인듐 산화물 액티브층 사이에 배치된 제2 배리어층을 더 포함하여, 상기 제1 인듐 산화물 액티브층은 제1 배리어층과 제2 배리어층 사이에 개재되어 양자우물을 형성할 수 있다. 상기 배리어층은 적어도 하나의 유기 단분자층을 구비할 수 있다. 상기 배리어층이 둘 이상의 유기 단분자층들을 구비하는 경우에, 상기 유기 단분자층들 사이에 배치된 금속 원자층을 더 포함할 수 있다.The barrier layer is a first barrier layer, and the active structure further includes a second barrier layer disposed between the gate electrode and the first indium oxide active layer, wherein the first indium oxide active layer includes the first barrier layer and the first indium oxide active layer. It may be interposed between the second barrier layers to form a quantum well. The barrier layer may include at least one organic monolayer. When the barrier layer includes two or more organic monolayers, it may further include a metal atomic layer disposed between the organic monolayers.

상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층 중 적어도 하나의 층은, 비정질 영역 및 상기 비정질 영역에 의하여 둘러싸이는 복수의 결정질 영역을 포함하되, 상기 비정질 영역이 가지는 에너지 상태들 중 일부와 상기 결정질 영역이 가지는 에너지 상태들 중 일부가 매칭되어 전도대 내의 모빌리티 엣지보다 높은 에너지에서 양자화된 전도 상태를 제공할 수 있다. 상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층 중 적어도 하나의 층은, 면내 X축 방향 및 Y축 방향, 그리고 두께 방향인 Z축 방향으로 양자 구속 효과를 제공할 수 있다. 상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층 중 적어도 하나의 층은, 전도대 내의 모빌리티 엣지보다 높은 에너지에서 익스텐디드 상태들을 제1 상태 수로 제공하는 제1 에너지 범위와 익스텐디드 상태들을 제2 상태 수로 제공하는 제2 에너지 범위를 갖되, 상기 제1 에너지 범위와 상기 제2 에너지 범위는 서로 중복되지 않을 수 있다.At least one of the first indium oxide active layer and the second indium oxide active layer includes an amorphous region and a plurality of crystalline regions surrounded by the amorphous region, some of the energy states of the amorphous region and some of the energy states of the crystalline region may be matched to provide a quantized conduction state at an energy higher than a mobility edge in the conduction band. At least one of the first indium oxide active layer and the second indium oxide active layer may provide a quantum confinement effect in an in-plane X-axis direction and a Y-axis direction, and a thickness direction in a Z-axis direction. At least one of the first indium oxide active layer and the second indium oxide active layer has an extended state and a first energy range providing a first number of extended states at an energy higher than a mobility edge in the conduction band. may have a second energy range that provides them as a second number of states, wherein the first energy range and the second energy range do not overlap with each other.

상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 멀티레벨 소자 제조방법을 제공한다. 멀티레벨 소자는 게이트 전극, 상기 게이트 전극에 중첩하는 액티브 구조체, 및 상기 액티브 구조체의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 구비하고, 상기 액티브 구조체는, 제1 인듐 산화물 액티브층 형성단계, 상기 제1 인듐 산화물 액티브층 상에 배리어층을 형성하는 배리어층 형성단계, 및 상기 배리어층 상에 제2 인듐 산화물 액티브층을 형성하는 제2 인듐 산화물 액티브층 형성단계를 포함하여 제조된다. 상기 제1형 인듐 산화물 액티브층 형성단계와 상기 제2형 액티브층 형성단계 중 하나의 단계는, 챔버 내에 기판을 투입하고 상기 챔버의 유출구를 닫은 상태에서 인듐 전구체를 공급하여 상기 챔버 내 반응압력을 증가시켜 상기 인듐 전구체를 상기 기판 표면 상에 흡착시키는 인듐 전구체 가압 도징 단계; 인듐 전구체 가압 도징 단계 후, 상기 챔버를 퍼지하는 인듐 전구체 퍼지 단계; 상기 인듐 전구체 퍼지 단계 후, 반응가스를 상기 챔버 내로 공급하여 상기 기판 상에 흡착된 인듐 전구체와 반응시키는 반응가스 공급 단계; 및 상기 반응가스 공급 단계 후, 상기 챔버를 퍼지하는 반응가스 퍼지 단계를 포함하는 단위 사이클을 다수회 진행하는 것을 포함한다. 상기 인듐 전구체 가압 도징 단계와 상기 인듐 전구체 퍼지 단계는 인듐 전구체 서브 사이클을 구성하고, 상기 반응가스 공급 단계 전에, 상기 인듐 전구체 서브 사이클을 다수회 수행할 수 있다.In order to achieve the above technical problem, an aspect of the present invention provides a method for manufacturing a multi-level device. The multilevel device includes a gate electrode, an active structure overlapping the gate electrode, and source and drain electrodes electrically connected to opposite ends of the active structure, respectively, wherein the active structure includes a first indium oxide active layer It is manufactured including the steps of forming a barrier layer forming a barrier layer on the first indium oxide active layer, and forming a second indium oxide active layer forming a second indium oxide active layer on the barrier layer. In one of the first type indium oxide active layer forming step and the second type active layer forming step, the reaction pressure in the chamber is increased by supplying an indium precursor in a state in which the substrate is put into the chamber and the outlet of the chamber is closed. an indium precursor pressurized dosing step of increasing the indium precursor to adsorb the indium precursor onto the substrate surface; an indium precursor purge step of purging the chamber after the indium precursor pressure dosing step; after the indium precursor purging step, a reaction gas supply step of supplying a reaction gas into the chamber to react with the indium precursor adsorbed on the substrate; and performing a unit cycle including a reaction gas purge step of purging the chamber after the reaction gas supply step a plurality of times. The indium precursor pressurized dosing step and the indium precursor purge step constitute an indium precursor subcycle, and the indium precursor subcycle may be performed multiple times before the reaction gas supply step.

상기 반응가스 공급단계는 상기 챔버의 유출구를 닫은 상태에서 상기 반응가스를 공급하여 상기 챔버 내 반응압력을 증가시킨 상태에서 진행하는 반응가스 가압 도징 단계로 진행할 수 있다. 상기 반응가스 가압 도징 단계와 상기 반응가스 퍼지 단계는 반응가스 서브 사이클을 구성하고, 상기 단위 사이클은 상기 반응가스 서브 사이클을 연속하여 다수회 수행할 수 있다.The reaction gas supply step may proceed to a reaction gas pressurization dosing step in which the reaction pressure in the chamber is increased by supplying the reaction gas in a state in which the outlet of the chamber is closed. The reaction gas pressurization dosing step and the reaction gas purge step may constitute a reaction gas sub-cycle, and the unit cycle may continuously perform the reaction gas sub-cycle a plurality of times.

상기 배리어층은 분자층 증착법을 사용하여 형성한 적어도 하나의 유기 단분자층을 구비할 수 있다. 상기 인듐 전구체는 인듐과 [((C1-C5)알킬)n실릴]m아미노기(n은 1, 2, 또는 3이고 m은 1 또는 2)인 리간드를 구비할 수 있다.The barrier layer may include at least one organic monolayer formed using a molecular layer deposition method. The indium precursor may include indium and a ligand that is [((C 1 -C 5 )alkyl) n silyl] m amino group (n is 1, 2, or 3 and m is 1 or 2).

상술한 바와 같이 본 발명의 일 실시예에 따르면, 멀티레벨 소자는 복수의 turn-on 전압 즉, 문턱 전압을 가질 수 있음에 따라 멀티레벨 전도도를 제공할 수 있다. As described above, according to an embodiment of the present invention, a multi-level device may have a plurality of turn-on voltages, that is, a threshold voltage, thereby providing multi-level conductivity.

나아가, 본 발명의 일 실시예에 따른 멀티레벨 소자는 기존의 소자에서는 발생하지 않는 게이트 전압 범위, 즉, 게이트 전압이 증가하더라도 전류의 크기 변화가 적거나 없는 범위를 가질 수 있으므로, 멀티레벨 전도도를 안정적으로 제공할 수 있다.Furthermore, the multi-level device according to an embodiment of the present invention may have a gate voltage range that does not occur in conventional devices, that is, a range in which there is little or no change in the magnitude of the current even when the gate voltage increases, so that the multi-level conductivity can be provided stably.

그러나, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the effects of the present invention are not limited to the above-mentioned effects, and other effects not mentioned will be clearly understood by those skilled in the art from the following description.

도 1은 본 발명의 일 실시예에 따른 멀티레벨 소자를 나타낸 사시도이다. 도이다.
도 2a 및 도 2b는 각각 본 발명의 일 실시예에 따른 인듐 산화물 액티브층을 나타낸 평면도 및 단면도이다.
도 3은 본 발명의 일 실시예에 따른 인듐 산화물 액티브층의 에너지 상태를 나타낸 개략도이다.
도 4 는 본 발명의 일 실시예에 따른 인듐 산화물 액티브층의 DOS (density of state)를 나타낸 개략도이다.
도 5는 도 1을 참조하여 설명한 멀티레벨소자의 전달특성을 나타낸 그래프이다.
도 6a, 도 7a, 도 8a, 및 도 9a는 도 1을 참조하여 설명한 멀티레벨소자의 동작 단계별 특징을 설명하기 위한 단면도들이다.
도 6b, 도 7b, 도 8b, 및 도 9b는 도 1을 참조하여 설명한 멀티레벨소자의 동작 단계별 밴드 다이어그램을 나타낸 개략도들이다.
도 10은 본 발명의 다른 실시예에 따른 멀티레벨 소자를 나타낸 단면도이다.
도 11은 도 10에 따른 멀티레벨 소자의 전달특성을 나타낸 그래프이다.
도 12은 본 발명의 다른 실시예에 따른 멀티레벨 소자를 나타낸 단면도이다.
도 13은 도 12에 따른 멀티레벨 소자의 전달특성을 나타낸 그래프이다.
도 14는 본 발명의 일 실시예에 따른 멀티레벨 소자의 제조방법 중 액티브 구조체의 제조방법을 나타낸 순서도이다.
도 15는 본 발명의 일 실시예에 따른 액티브 구조체에 해당하는 도 6a의 A영역을 확대하여 나타낸 개략도이다.
도 16은 본 발명의 일 실시예에 따른 인듐 산화물 액티브층의 제조를 위한 인듐 전구체 가스 주입, 퍼지 가스 주입, 및 산화제 가스 주입 타이밍도이다.
도 17은 본 발명의 다른 실시예에 따른 인듐 산화물 액티브층의 제조를 위한 인듐 전구체 가스 주입, 퍼지 가스 주입, 및 산화제 가스 주입 타이밍도이다.
도 18은 본 제조예에 따른 인듐 산화물 단위층 제조를 위한 단위 사이클의 파라미터들을 정리하여 나타낸 표이다.
도 19는 인듐 산화물 박막 제조예에 따른 인듐 산화물 박막의 단면을 촬영한 TEM(Transmission electron microscopy) 이미지이다.
도 20a 및 도 20b는 멀티레벨소자 제조예에 따라 제조된 멀티레벨 소자의 전달특성을 나타낸 그래프들이다.
1 is a perspective view showing a multi-level device according to an embodiment of the present invention. It is also
2A and 2B are a plan view and a cross-sectional view of an indium oxide active layer according to an embodiment of the present invention, respectively.
3 is a schematic diagram illustrating an energy state of an indium oxide active layer according to an embodiment of the present invention.
4 is a schematic diagram illustrating a density of state (DOS) of an indium oxide active layer according to an embodiment of the present invention.
FIG. 5 is a graph showing the transmission characteristics of the multi-level device described with reference to FIG. 1 .
6A, 7A, 8A, and 9A are cross-sectional views for explaining the characteristics of each operation step of the multi-level device described with reference to FIG. 1 .
6B, 7B, 8B, and 9B are schematic diagrams illustrating band diagrams for each operation step of the multi-level device described with reference to FIG. 1 .
10 is a cross-sectional view illustrating a multilevel device according to another embodiment of the present invention.
11 is a graph showing the transfer characteristics of the multilevel device according to FIG. 10 .
12 is a cross-sectional view illustrating a multi-level device according to another embodiment of the present invention.
13 is a graph showing the transfer characteristics of the multilevel device according to FIG. 12 .
14 is a flowchart illustrating a method of manufacturing an active structure among a method of manufacturing a multi-level device according to an embodiment of the present invention.
15 is an enlarged schematic view of a region A of FIG. 6A corresponding to an active structure according to an embodiment of the present invention.
16 is a timing diagram of indium precursor gas injection, purge gas injection, and oxidant gas injection timing diagrams for manufacturing an indium oxide active layer according to an embodiment of the present invention.
17 is a timing diagram of indium precursor gas injection, purge gas injection, and oxidizer gas injection timing diagrams for manufacturing an indium oxide active layer according to another embodiment of the present invention.
18 is a table summarizing parameters of a unit cycle for manufacturing an indium oxide unit layer according to Preparation Example.
19 is a transmission electron microscopy (TEM) image of a cross-section of an indium oxide thin film according to Preparation Example of an indium oxide thin film.
20A and 20B are graphs illustrating transfer characteristics of a multi-level device manufactured according to a manufacturing example of the multi-level device.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 본 실시예들에서 "제1", "제2", 또는 "제3"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.Hereinafter, preferred embodiments according to the present invention will be described in more detail with reference to the accompanying drawings in order to describe the present invention in more detail. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. In the drawings, when a layer is said to be “on” another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. In the present embodiments, "first", "second", or "third" is not intended to impose any limitation on the components, but should be understood as terms for distinguishing the components.

본 명세서에서 "멀티레벨 소자"라 함은 0, 1 상태를 가지는 바이너리 상태가 아니라, 0, 1, 2 이상의 상태를 가질 수 있는 터너리(ternary) 이상의 상태를 가지는 소자를 의미할 수 있다. 즉, 기존의 소자가 on, off 2개의 상태만을 가질 수 있었다면, 본 발명의 일 실시 예에 따른 멀티레벨 소자는 on, off 외에 또 다른 제3의 상태를 가질 수 있다. As used herein, the term “multi-level device” may refer to a device having a ternary or higher state that may have 0, 1, or 2 or more states, rather than a binary state having 0, 1 states. That is, if the existing device could have only two states, on and off, the multilevel device according to an embodiment of the present invention may have another third state in addition to on and off.

도 1은 본 발명의 일 실시예에 따른 멀티레벨 소자를 나타낸 사시도이다. 도이다.1 is a perspective view showing a multi-level device according to an embodiment of the present invention. It is also

도 1을 참조하면, 멀티레벨 소자(100)는 기판(110) 상에 형성될 수 있다.Referring to FIG. 1 , the multilevel device 100 may be formed on a substrate 110 .

상기 기판(110)은 반도체 기판, 금속 기판, 유리 기판, 또는 플렉시블 기판일 수 있다. 상기 반도체 기판은 실리콘 기판일 수 있다. 상기 플렉시블 기판은 고분자 기판, 일 예로서 PET(polyethylene terephthalate) 또는 PI (polyimide) 기판일 수 있다. 상기 기판(110) 상에는 동작회로 등을 위한 소자들이 형성되어 있거나, 상기 기판을 덮는 절연막 등의 보호층(미도시)이 형성되어 있거나, 혹은 상기 소자와 상기 소자를 덮는 보호층이 형성된 것일 수 있다. 상기 기판(110) 표면을 세척하거나 또는 필요에 따라 표면처리할 수 있다.The substrate 110 may be a semiconductor substrate, a metal substrate, a glass substrate, or a flexible substrate. The semiconductor substrate may be a silicon substrate. The flexible substrate may be a polymer substrate, for example, a PET (polyethylene terephthalate) or PI (polyimide) substrate. Devices for an operation circuit may be formed on the substrate 110, a protective layer (not shown) such as an insulating film covering the substrate may be formed, or the device and a protective layer covering the device may be formed. . The surface of the substrate 110 may be washed or treated if necessary.

상기 기판(110) 상에 일방향으로 연장되는 게이트 전극(120)을 형성할 수 있다. 상기 게이트 전극(120)은 Al, Cr, Cu, Ta, Ti, Mo, W, 또는 이들의 합금을 사용하여 형성할 수 있다. 상기 게이트 전극(120) 상에 게이트 절연막(130)을 형성할 수 있다. 상기 게이트 절연막(130)은 실리콘 산화막, 실리콘 산질화막, 알루미늄 산화막, 알루미늄 산질화막, 하프늄 산화막, 하프늄 산질화막, 또는 이들의 복합막일 수 있다. 상기 게이트 절연막(130)은 원자층 증착법을 사용하여 형성할 수 있으며, 일 예로서 알루미늄 산화막일 수 있다. 상기 게이트 절연막(130)의 두께는 인가되는 게이트 전압의 동작 범위에서 절연파괴되지 않을 정도의 범위 내에 있을 수 있다. 예를 들어, 게이트 전압의 동작 범위가 낮은 경우, 게이트 절연막(130)의 두께는, 게이트 전압의 동작 범위가 높은 경우에 대비하여 얇을 수 있다.A gate electrode 120 extending in one direction may be formed on the substrate 110 . The gate electrode 120 may be formed using Al, Cr, Cu, Ta, Ti, Mo, W, or an alloy thereof. A gate insulating layer 130 may be formed on the gate electrode 120 . The gate insulating layer 130 may be a silicon oxide layer, a silicon oxynitride layer, an aluminum oxide layer, an aluminum oxynitride layer, a hafnium oxide layer, a hafnium oxynitride layer, or a composite layer thereof. The gate insulating layer 130 may be formed using an atomic layer deposition method, and may be, for example, an aluminum oxide layer. The thickness of the gate insulating layer 130 may be within a range in which insulation is not broken in the operating range of the applied gate voltage. For example, when the operating range of the gate voltage is low, the thickness of the gate insulating layer 130 may be thinner than when the operating range of the gate voltage is high.

상기 게이트 절연막(130) 상에 상기 게이트 전극(120)과 중첩하여 배치되도록 패터닝된 액티브 구조체(135)를 형성할 수 있다. 상기 액티브 구조체(135)의 양측 단부들 상에 소오스 전극(180)과 드레인 전극(185)을 형성할 수 있다. 상기 소오스 전극(180)과 드레인 전극(185)은 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금, 또는 금속산화물 전도성막 일 예로서, ITO(Indium Tin Oxide)을 사용하여 형성할 수 있다.An active structure 135 patterned to overlap the gate electrode 120 may be formed on the gate insulating layer 130 . A source electrode 180 and a drain electrode 185 may be formed on both ends of the active structure 135 . The source electrode 180 and the drain electrode 185 may include at least one of aluminum (Al), neodymium (Nd), silver (Ag), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum (Mo). As an example of one metal or an alloy including these, or a metal oxide conductive layer, it may be formed using ITO (Indium Tin Oxide).

상기 액티브 구조체(135)는 적어도 한 층의 인듐 산화물 액티브층과 적어도 한 층의 배리어층을 포함할 수 있다. 구체적으로, 상기 액티브 구조체(135)는 2 층 이상의 인듐 산화물 액티브층들과 상기 서로 인접하는 인듐 산화물 액티브층들 사이에 배치된 배리어층을 구비할 수 있다. 일 예로서, 상기 액티브 구조체(135)는 차례로 적층된 제1 인듐 산화물 액티브층(150), 배리어층(160), 및 제1 인듐 산화물 액티브층(170)을 구비할 수 있다. 이 때, 제1 인듐 산화물 액티브층 하부에 배리어층(140)을 추가적으로 더 구비할 수 있다. 이 경우, 상기 액티브 구조체(135)는 차례로 적층된 제1 배리어층(140), 제1 인듐 산화물 액티브층(150), 제2 배리어층(160), 및 제1 인듐 산화물 액티브층(170)을 구비할 수 있다. 다른 예로서, 상기 액티브 구조체(135)는 차례로 적층된 제1 인듐 산화물 액티브층(150), 배리어층(160), 제2 인듐 산화물 액티브층(170), 및 배리어층(미도시)을 구비할 수 있다. 또 다른 예로서, 상기 액티브 구조체(135)는 차례로 적층된 제1 인듐 산화물 액티브층(150), 배리어층(160), 제2 인듐 산화물 액티브층(170), 배리어층(미도시), 및 제3 인듐 산화물 액티브층(미도시)을 구비할 수 있다. 이 때, 게이트 전극(120)으로부터 멀어질수록 인듐 산화물 액티브층의 두께는 증가할 수 있다. 이와 달리, 게이트 전극(120)으로부터의 거리에 무관하게 액티브층의 두께는 일정할 수 있다.The active structure 135 may include at least one indium oxide active layer and at least one barrier layer. Specifically, the active structure 135 may include two or more indium oxide active layers and a barrier layer disposed between the indium oxide active layers adjacent to each other. As an example, the active structure 135 may include a first indium oxide active layer 150 , a barrier layer 160 , and a first indium oxide active layer 170 sequentially stacked. In this case, the barrier layer 140 may be further provided under the first indium oxide active layer. In this case, the active structure 135 includes a first barrier layer 140 , a first indium oxide active layer 150 , a second barrier layer 160 , and a first indium oxide active layer 170 that are sequentially stacked. can be provided As another example, the active structure 135 may include a first indium oxide active layer 150 , a barrier layer 160 , a second indium oxide active layer 170 , and a barrier layer (not shown) sequentially stacked. can As another example, the active structure 135 may include a first indium oxide active layer 150 , a barrier layer 160 , a second indium oxide active layer 170 , a barrier layer (not shown), and a first indium oxide active layer (not shown) sequentially stacked. 3 An indium oxide active layer (not shown) may be provided. In this case, as the distance from the gate electrode 120 increases, the thickness of the indium oxide active layer may increase. Alternatively, the thickness of the active layer may be constant regardless of the distance from the gate electrode 120 .

상기 배리어층들(140, 160)은 절연층으로서, 상기 인듐 산화물 액티브층들(150, 170)에 비해 밴드갭이 큰 층일 수 있다. 일 예로서, 상기 각 인듐 산화물 액티브층들(150, 170)은 서로에 관계없이 밴드갭이 2 내지 4 eV 일 예로서, 2.5 내지 3.5 eV 이고, 상기 배리어층은 밴드갭이 6 내지 8 eV일 수 있다. 이러한 배리어층들(140, 160)은 상기 인듐 산화물 액티브층(150)과 인접 계면을 형성하고, 상기 인듐 산화물 액티브층(150)은 제1 배리어층(140)과 제2 배리어층(160) 사이에 개재되어 양자우물(quantum well)을 형성할 수 있다. 다른 예에서, 제1 인듐 산화물 액티브층(150) 하부에 위치한 제1 배리어층(140)이 생략되더라도 제1 인듐 산화물 액티브층(150)은 게이트 절연막(130)과 제2 배리어층(160) 사이에 개재되어 양자 우물을 형성할 수 있다.The barrier layers 140 and 160 are insulating layers, and may have a larger bandgap than the indium oxide active layers 150 and 170 . As an example, each of the indium oxide active layers 150 and 170 has a bandgap of 2 to 4 eV, for example, 2.5 to 3.5 eV, regardless of each other, and the barrier layer has a bandgap of 6 to 8 eV. can These barrier layers 140 and 160 form an interface adjacent to the indium oxide active layer 150 , and the indium oxide active layer 150 is disposed between the first barrier layer 140 and the second barrier layer 160 . may be interposed to form a quantum well. In another example, even if the first barrier layer 140 positioned below the first indium oxide active layer 150 is omitted, the first indium oxide active layer 150 is disposed between the gate insulating layer 130 and the second barrier layer 160 . may be interposed to form a quantum well.

상기 배리어층들(140, 160) 중 적어도 하나의 층은 유기물층, 무기물층, 혹은 유무기 복합층일 수 있다. 상기 배리어층은 상기 인듐 산화물 액티브층을 보호할 수 있다. 예를 들어, 상기 제1 인듐 산화물 액티브층(150) 형성 이후, 다른 층이 형성될 때, 상기 배리어층(160)은 상기 제1 인듐 산화물 액티브층(150)이 의도치 않게 도핑되거나, 다른 층 증착에 따른 전구체가 상기 제1 인듐 산화물 액티브층(150)으로 침투하는 것을 최소화할 수 있다. 일 실시예에 따르면, 상기 인듐 산화물 액티브층과 상기 액티브층에 인접하는 배리어층은 서로 초 격자 구조(super lattice structure)를 이룰 수 있다. 초 격자 구조에 의하여 안정성이 향상될 수 있다.At least one of the barrier layers 140 and 160 may be an organic material layer, an inorganic material layer, or an organic/inorganic composite layer. The barrier layer may protect the indium oxide active layer. For example, when another layer is formed after the formation of the first indium oxide active layer 150 , the barrier layer 160 may be unintentionally doped with the first indium oxide active layer 150 or another layer. Penetration of the precursor according to the deposition into the first indium oxide active layer 150 may be minimized. According to an embodiment, the indium oxide active layer and the barrier layer adjacent to the active layer may form a super lattice structure with each other. Stability can be improved by the super lattice structure.

상기 인듐 산화물 액티브층들(150, 170)은 상기 인듐 산화물층은 InOx일 수 있고, 일 예로서, In2O3일 수 있다. In the indium oxide active layers 150 and 170 , the indium oxide layer may be InO x , and for example, In 2 O 3 .

상기 각 인듐 산화물 액티브층(150, 170)은 수 내지 수십 nm의 두께를 가질 수 있다. 상기 각 인듐 산화물 액티브층(150, 170)은 두께 방향의 양자화가 가능할 수 있다. 일 예로서, 각 인듐 산화물 액티브층(150, 170)은 1 내지 20 nm, 2 내지 15nm, 3 내지 10nm, 5.5 nm 내지 9.5 nm, 또는 6 내지 8 nm의 두께를 가질 수 있다.Each of the indium oxide active layers 150 and 170 may have a thickness of several to several tens of nm. Each of the indium oxide active layers 150 and 170 may be quantized in a thickness direction. As an example, each of the indium oxide active layers 150 and 170 may have a thickness of 1 to 20 nm, 2 to 15 nm, 3 to 10 nm, 5.5 nm to 9.5 nm, or 6 to 8 nm.

상기 인듐 산화물 액티브층에 대한 구체 설명 및 배리어층과 인듐 산화물 액티브층의 제조방법에 대한 설명은 후술하기로 한다.A detailed description of the indium oxide active layer and a method of manufacturing the barrier layer and the indium oxide active layer will be described later.

도 1에서 박막트랜지스터의 일 예로서, 바텀게이트-탑컨택형 즉, 바텀게이트 스태거드(staggered) 박막트랜지스터를 도시하고 있으나, 이에 한정되지 않고 바텀게이트-바텀컨택형 (바텀게이트 코플라나), 탑게이트-바텀컨택형(탑게이트 스태거드), 혹은 탑게이트-탑컨택형(탑게이트 코플라나) 형태의 박막트랜지스터에도 적용가능하다. 다만, 액티브 구조체(135)의 상부면 또는 하부면 상에 게이트 전극(120)이 구비되고, 액티브 구조체(135)가 상기 게이트 전극(120)에 인접하는 면의 반대면 상에 소오스 및 드레인 전극들(180, 185)이 구비된 스태거드 형태의 박막트랜지스터가 바람직할 수 있다.As an example of the thin film transistor in FIG. 1, a bottom gate-top contact type, that is, a bottom gate staggered thin film transistor is shown, but the present invention is not limited thereto, but a bottom gate-bottom contact type (bottom gate coplanar), It is also applicable to thin film transistors of the top gate-bottom contact type (top gate staggered) or top gate-top contact type (top gate coplanar) type. However, the gate electrode 120 is provided on the upper surface or the lower surface of the active structure 135 , and source and drain electrodes are provided on the surface opposite to the surface of the active structure 135 adjacent to the gate electrode 120 . A staggered type thin film transistor having (180, 185) may be preferable.

도 2a 및 도 2b는 각각 본 발명의 일 실시예에 따른 인듐 산화물 액티브층을 나타낸 평면도 및 단면도이다.2A and 2B are a plan view and a cross-sectional view of an indium oxide active layer according to an embodiment of the present invention, respectively.

도 2a 및 도 2b를 참조하면, 도 1의 제1 및 제2 인듐 산화물 액티브층(150, 170) 중 적어도 하나의 인듐 산화물 액티브층은 비정질 영역(Amorphous Region; AM_R) 및 상기 비정질 영역(AM_R)에 의하여 둘러싸이는 복수의 결정립들 혹은 결정질 영역들(NC_R)을 포함하는 막(layer)일 있다. 다시 말해서, 상기 액티브층 내에는, 비정질 영역 혹은 비정질 매트릭스(AM_R) 내에 결정질 영역(NC_R)이 아일랜드 형상(island shape)으로 불규칙하게 분산되어 배치될 수 있다. 상기 결정질 영역(NC_R)은 대략 구의 형태를 나타낼 수 있다. 상기 비정질 영역 혹은 비정질 매트릭스(AM_R) 및 결정질 영역(NC_R) 모두 인듐 산화물이되, 원자 배열 상태만 달리하는 것일 수 있다.2A and 2B , at least one of the first and second indium oxide active layers 150 and 170 of FIG. 1 includes an amorphous region (AM_R) and the amorphous region (AM_R). There may be a layer including a plurality of crystal grains or crystalline regions NC_R surrounded by . In other words, in the active layer, the amorphous region or the crystalline region NC_R in the amorphous matrix AM_R may be irregularly dispersed in an island shape. The crystalline region NC_R may have a substantially spherical shape. Both the amorphous region or the amorphous matrix AM_R and the crystalline region NC_R may be indium oxide, but only the atomic arrangement state may be different.

상기 결정질 영역(NC_R) 각각은 나노 사이즈로 이루어져 양자 구속 효과(quantum confinement effect)를 가질 수 있다. 구체적으로 상기 결정질 영역(NC_R)은 수 nm의 크기 예를 들어, 10 nm 이하의 직경 일 예로서, 0.5 내지 8nm, 0.8 내지 5nm, 2 내지 4 nm의 평균 직경을 가질 수 있다. 또한, 결정질 영역들(NC_R) 사이의 평균 거리 또한 수 nm일 수 있다. 이러한 결정질 영역(NC_R)은 나노 결정(nanocrystal)으로 불리워질 수도 있으며, 면내 X축 방향 및 Y축 방향, 그리고 두께 방향 즉 Z축 방향으로 양자 구속 효과를 제공할 수 있다. 다시 말해서, 결정질 영역(NC_R) 나아가, 인듐 산화물 액티브층은 3축 방향으로 양자 구속 효과를 제공할 수 있다. Each of the crystalline regions NC_R may have a nano-size to have a quantum confinement effect. Specifically, the crystalline region NC_R may have a size of several nm, for example, a diameter of 10 nm or less, and may have an average diameter of 0.5 to 8 nm, 0.8 to 5 nm, and 2 to 4 nm. Also, the average distance between the crystalline regions NC_R may be several nm. The crystalline region NC_R may be referred to as a nanocrystal, and may provide a quantum confinement effect in the in-plane X-axis direction and Y-axis direction, and in the thickness direction, that is, the Z-axis direction. In other words, the crystalline region NC_R and the indium oxide active layer may provide a quantum confinement effect in the triaxial direction.

상기 결정질 영역들(NC_R)은 상기 액티브층(150)의 두께 방향으로 단일층 존재할 수도 있고 다수층 적층될 수도 있다. The crystalline regions NC_R may exist in a single layer in the thickness direction of the active layer 150 or may be stacked in multiple layers.

도 3은 본 발명의 일 실시예에 따른 인듐 산화물 액티브층의 에너지 상태를 나타낸 개략도이고, 도 4 는 본 발명의 일 실시예에 따른 인듐 산화물 액티브층의 DOS (density of state)를 나타낸 개략도이다. 3 is a schematic diagram illustrating an energy state of an indium oxide active layer according to an embodiment of the present invention, and FIG. 4 is a schematic diagram illustrating a density of state (DOS) of an indium oxide active layer according to an embodiment of the present invention.

도 3을 참조하면, 인듐 산화물 액티브층 내의 비정질 영역(AM_R)은 수 많은 편재 상태(localized state)들을 가질 수 있다. 이와 달리, 인듐 산화물 액티브층 내의 결정질 영역(NC_R)은 상기 비정질 영역(AM_R)의 편재 상태들 보다 적은 소수의 이격화된 편재 상태(discrete localized state)들을 가질 수 있다. 이 경우, 상기 비정질 영역(AM_R)이 가지는 편재된 에너지 상태들 중 특정 에너지 상태(AM_E)와 상기 결정질 영역(NC_R)이 가지는 편재된 에너지 상태들 중 특정 에너지 상태(NC_E)가 서로 공명 에너지 매칭(resonant energy matching)을 이룰 수 있다. Referring to FIG. 3 , the amorphous region AM_R in the indium oxide active layer may have many localized states. Alternatively, the crystalline region NC_R in the indium oxide active layer may have fewer discrete localized states than the localized states of the amorphous region AM_R. In this case, a specific energy state AM_E among the localized energy states of the amorphous region AM_R and a specific energy state NC_E among the localized energy states of the crystalline region NC_R are resonance energy matching ( resonant energy matching) can be achieved.

상기 공명 에너지 매칭에 의한 하이브리드화(hybridization)는 양자화된 전도성 상태(quantized conduction state)를 제공할 수 있다. 상기 양자화된 전도성 상태는 불연속적인 전도성 상태를 제공하고, 또한 상기 양자화된 전도성 상태에서는 제한된 전류 이동을 제공할 수 있다. 상기 양자화된 전도성 상태에 대하여 도 4를 참조하여 보다 상세히 설명하기로 한다.The hybridization by the resonance energy matching may provide a quantized conduction state. The quantized conductive state may provide a discontinuous conductive state, and may also provide limited current movement in the quantized conductive state. The quantized conductivity state will be described in more detail with reference to FIG. 4 .

도 4를 참조하면, 에너지에 따른 상태 밀도 (DOS, density of state) 변화를 나타난다. Referring to FIG. 4 , a change in density of state (DOS) according to energy is shown.

본 발명의 일 실시예에 따른 인듐 산화물 액티브층은 가전자대(valence band)와 전도대(conduction band)를 가질 수 있다. 다만, 인듐 산화물 액티브층이 도 3을 참조하여 설명한 바와 같이, 상기 비정질 영역(AM_R)에 의하여 둘러싸이는 복수의 결정립들 혹은 결정질 영역들(NC_R)을 포함함에 따라, 하기와 같은 특이한 상태 밀도 분포를 가질 수 있다.The indium oxide active layer according to an embodiment of the present invention may have a valence band and a conduction band. However, as the indium oxide active layer includes a plurality of crystal grains or crystalline regions NC_R surrounded by the amorphous region AM_R, as described with reference to FIG. 3 , the following specific density of states distribution is obtained. can have

인듐 산화물 액티브층에서 상기 가전자대는 모빌리티 엣지(mobility edge, Ev)에 의하여 비편재 상태인 익스텐디드 상태(extended state)와 편재 상태로 구분될 수 있고, 상기 전도대 또한 모빌리티 엣지(Ec)에 의하여 익스텐디드 상태와 편재 상태로 구분될 수 있다. 또한, 인듐 산화물 액티브층은 모빌리티 엣지(Ec) 보다 높은 에너지를 갖는 전도대 내에, 불연속적인 혹은 서로 중복되지 않는 제1 에너지 범위와 제2 에너지 범위를 가질 수 있다. In the indium oxide active layer, the valence band may be divided into an extended state, which is a non-localized state, and a localized state by a mobility edge (Ev), and the conduction band is also divided by a mobility edge (Ec) It can be divided into an extended state and a ubiquitous state. In addition, the indium oxide active layer may have a first energy range and a second energy range that are discontinuous or do not overlap each other in a conduction band having a higher energy than the mobility edge Ec.

제1 에너지 범위에서는 익스텐디드 상태들이 제1 상태 수(number of states)[개수/cm3]로 제공되고, 제2 에너지 범위에서는 익스텐디드 상태들이 제2 상태 수[개수/cm3]로 제공될 수 있다. 상기 제1 에너지 범위가 상기 제2 에너지 범위에 비해 모빌리티 엣지(Ec)에 더 인접하여 배치될 수 있다. 상기 제1 에너지 범위와 상기 제2 에너지 범위 사이에 편재 상태(localized)가 제공될 수 있다. 상기 편재 상태에서, 상태 밀도는 0일 수 있다. 상기 제1 에너지 범위에서의 상태 밀도[개수/cm3·eV]의 변화를 나타내는 제1 상태 밀도 곡선과, 상기 제2 에너지 범위에서의 상태 밀도[개수/cm3·eV]의 변화를 나타내는 제2 상태 밀도 곡선은 서로 중복되지 않고 불연속적일 수 있다. 제1 상태 밀도 곡선은 정규 분포를 가질 수 있다. 상기 제1 에너지 범위의 최고 에너지 값은, 상기 제2 에너지 범위의 최저 에너지 값보다 작을 수 있다. In the first energy range, extended states are provided as a first number of states [number/cm 3 ], and in the second energy range, extended states are provided as a second number of states [number/cm 3 ] may be provided. The first energy range may be disposed closer to the mobility edge Ec than the second energy range. A localized may be provided between the first energy range and the second energy range. In the localized state, the density of states may be zero. The indicating a change of the first state density in the energy range [number / cm 3 · eV] first state density curve and the second state density in the energy range [number / cm 3 · eV] represents the change in the The two density curves do not overlap each other and can be discontinuous. The first density of states curve may have a normal distribution. The highest energy value of the first energy range may be smaller than the lowest energy value of the second energy range.

제1 상태 수[개수/cm3]는 제2 상태 수[개수/cm3] 대비 적을 수 있고, 또한 제1 에너지 범위에서의 상태 밀도들[개수/cm3·eV] 중 최대 상태 밀도는 제2 에너지 범위에서의 상태 밀도들[개수/cm3·eV] 중 최대 상태 밀도 대비 적을 수 있다. First state number [number / cm 3] may be less than the second state number [number / cm 3], also up to the state density of the density of states [number / cm 3 · eV] in the first energy range is the Among the densities of states [number/cm 3 ·eV] in the 2 energy range, it may be less than the maximum density of states.

이는 도 3을 참조하여 설명한 바와 같이, 인듐 산화물 액티브층의 비정질 영역(AM_R)이 가지는 편재 상태의 에너지 레벨과, 결정질 영역(NC_R)이 가지는 편재 상태의 에너지 레벨이 매칭되되, 모빌리티 엣지(Ec) 보다 높은 에너지에서 매칭됨을 의미할 수 있다. 이 때, 모빌리티 엣지(Ec) 보다 높은 에너지에서 제1 상태 수 [개수/cm3]를 가지는 제1 에너지 범위에서의 전도 상태를 양자화된 익스텐디드 상태(quantized extended state) 혹은 양자화된 전도 상태로 정의할 수 있으며, 이 상태를 통해 흐르는 캐리어 밀도를 제한할 수 있다.As described with reference to FIG. 3, the energy level of the localization state of the amorphous region AM_R of the indium oxide active layer matches the energy level of the localization state of the crystalline region NC_R, but the mobility edge Ec It may mean matching at higher energy. At this time, the conduction state in the first energy range having the first number of states [number/cm 3 ] at energy higher than the mobility edge Ec is converted into a quantized extended state or a quantized conduction state. can be defined, and the carrier density flowing through this state can be limited.

또한, 상기 제1 에너지 범위와 상기 제2 에너지 범위 사이에서 상태 밀도는 0개일 수 있다. 이는 인듐 산화물 액티브층의 결정질 영역(NC_R)이 상기 제1 에너지 범위와 상기 제2 에너지 범위 사이에서 에너지 상태를 가지지 않음을 의미할 수 있다. 이에 따라 상기 제1 에너지 범위와 상기 제2 에너지 범위 사이의 에너지 범위에서는 결정질 영역(NC_R)과 비정질 영역(AM_R) 간에 공명 에너지 매칭되지 않게 된다.Also, the density of states may be zero between the first energy range and the second energy range. This may mean that the crystalline region NC_R of the indium oxide active layer does not have an energy state between the first energy range and the second energy range. Accordingly, resonance energy does not match between the crystalline region NC_R and the amorphous region AM_R in the energy range between the first energy range and the second energy range.

상기 결정질 영역(NC_R)이 3축 방향으로 양자 구속 효과를 가지기 때문에, 상기 제1 에너지 범위에서 상태 밀도[개수/cm3·eV]에 의하여 정의되는 곡선은 매우 제한된 면적을 가질 수 있다. 이는 제1 상태 수[개수/cm3]를 가지는 제1 에너지 범위 즉, 양자화된 익스텐디드 상태(quantized extended state) 혹은 양자화된 전도 상태에서는 매우 제한된 캐리어가 존재할 수 있음을 의미할 수 있다.Since the crystalline region NC_R has a quantum confinement effect in the triaxial direction, a curve defined by the density of states [number/cm 3 ·eV] in the first energy range may have a very limited area. This may mean that very limited carriers may exist in a first energy range having a first number of states [number/cm 3 ], that is, in a quantized extended state or a quantized conduction state.

반면, 종래의 결정질 영역 만을 포함하는 반도체층 또는 비정질 영역 만을 포함하는 반도체층은, 모빌리티 엣지(Ec) 보다 높은 에너지에서 양자화된 익스텐디드 상태 혹은 양자화된 전도 상태를 갖지 않을 수 있다.On the other hand, the conventional semiconductor layer including only the crystalline region or the semiconductor layer including only the amorphous region may not have a quantized extended state or a quantized conduction state at energy higher than the mobility edge Ec.

도 5는 도 1을 참조하여 설명한 멀티레벨소자의 전달특성을 나타낸 그래프이다. 도 6a, 도 7a, 도 8a, 및 도 9a는 도 1을 참조하여 설명한 멀티레벨소자의 동작 단계별 특징을 설명하기 위한 단면도들이다. 도 6b, 도 7b, 도 8b, 및 도 9b는 도 1을 참조하여 설명한 멀티레벨소자의 동작 단계별 밴드 다이어그램을 나타낸 개략도들이다. 후술하는 것을 제외하고는 앞서 설명한 부분을 참고하기로 한다.FIG. 5 is a graph showing the transmission characteristics of the multi-level device described with reference to FIG. 1 . 6A, 7A, 8A, and 9A are cross-sectional views for explaining the characteristics of each operation step of the multi-level device described with reference to FIG. 1 . 6B, 7B, 8B, and 9B are schematic diagrams illustrating band diagrams for each operation step of the multi-level device described with reference to FIG. 1 . Except for the description below, reference will be made to the above-described parts.

도 6a, 및 도 6b를 참조하면, 게이트 전극(120), 소스 전극(180) 및 드레인 전극(185)이 모두 플로팅 상태에 있는 경우로, 게이트 전극(120), 액티브층들(150, 170), 및 소스 전극(180)의 페르미 레벨들이 거의 동일한 레벨에 있을 수 있다.Referring to FIGS. 6A and 6B , in a case in which the gate electrode 120 , the source electrode 180 , and the drain electrode 185 are all in a floating state, the gate electrode 120 and the active layers 150 and 170 are , and Fermi levels of the source electrode 180 may be at approximately the same level.

배리어층들(140, 160)은 절연층으로서, 인듐 산화물 액티브층들(150, 170)에 비해 밴드갭이 큰 층일 수 있다. 일 예로서, 상기 각 인듐 산화물 액티브층들(150, 170)은 서로에 관계없이 밴드갭이 2 내지 4 eV이고, 상기 배리어층(140, 160)은 밴드갭이 6 내지 8 eV일 수 있다. 이러한 배리어층들(140, 160)은, 상기 인듐 산화물 액티브층(150)과 인접 계면을 형성함으로써, 상기 인듐 산화물 액티브층(150)은 양자 우물(quantum well)을 형성할 수 있다. 또한, 상기 인듐 산화물 액티브층들(150, 170) 중 적어도 하나의 액티브층(150)은 도 2a, 도 2b, 도 3, 도 4를 참조하여 설명한 바와 같이, 결정질 영역(NC_R)과 비정질 영역(AM_R)의 공명 에너지 매칭에 의하여 생성된, 전도대 내에서 모빌리티 엣지(Ec) 이상의 에너지를 갖는 양자화된 익스텐디드 상태(quantized extended state) 혹은 양자화된 전도 상태를 제공한다. The barrier layers 140 and 160 are insulating layers and may have a larger bandgap than the indium oxide active layers 150 and 170 . As an example, each of the indium oxide active layers 150 and 170 may have a bandgap of 2 to 4 eV regardless of each other, and the barrier layers 140 and 160 may have a bandgap of 6 to 8 eV. The barrier layers 140 and 160 form an interface adjacent to the indium oxide active layer 150 , so that the indium oxide active layer 150 may form a quantum well. In addition, as described with reference to FIGS. 2A, 2B, 3, and 4, at least one active layer 150 of the indium oxide active layers 150 and 170 includes a crystalline region NC_R and an amorphous region ( A quantized extended state or a quantized conduction state having energy greater than or equal to the mobility edge Ec in the conduction band generated by resonance energy matching of AM_R is provided.

도 5, 7a, 및 도 7b를 참조하면, 소오스 전극(180)에 그라운드 전압(VS)가 인가된 상태에서 드레인 전극(185)에 양의 값을 갖는 드레인 전압(VD)이 그리고 게이트 전극(120)에 제1 문턱전압 혹은 제1 turn-on 전압(Vth1) 이상의 전압이 인가될 때, 상기 제1 인듐 산화물 액티브층(150) 내에 채널을 형성할 수 있을 정도로 전자가 충분히 축적됨에 따라 상기 제1 인듐 산화물 액티브층(150)은 활성화 즉, turn-on 될 수 있다. 이에 따라, 상기 소스 전극(180) 및 상기 드레인 전극(185) 사이에는 양의 값을 갖는 전류(ID)가 흐를 수 있다. 5, 7A, and 7B , in a state in which the ground voltage V S is applied to the source electrode 180 , the drain voltage V D having a positive value is applied to the drain electrode 185 and the gate electrode When a voltage equal to or higher than the first threshold voltage or the first turn-on voltage (V th1 ) is applied to 120 , electrons are sufficiently accumulated to form a channel in the first indium oxide active layer 150 . The first indium oxide active layer 150 may be activated, that is, turned on. Accordingly, a positive current I D may flow between the source electrode 180 and the drain electrode 185 .

구체적으로, 상기 소스 전극(180)에서 전자가 상기 제2 인듐 산화물 액티브층(170)을 지나 제2 배리어층(160)을 터널링(tunneling)한 뒤, 상기 제1 인듐 산화물 액티브층(150)을 따라 흐를 수 있다. 상기 제1 인듐 산화물 액티브층(150)을 흐른 전자는 다시 상기 제2 배리어층(160)을 터널링한 후 상기 제2 인듐 산화물 액티브층(170)을 지나 상기 드레인 전극(185)으로 제공될 수 있다. Specifically, in the source electrode 180 , electrons pass through the second indium oxide active layer 170 and tunnel the second barrier layer 160 , and then the first indium oxide active layer 150 is formed. can flow along. The electrons flowing through the first indium oxide active layer 150 may be provided to the drain electrode 185 through the second indium oxide active layer 170 after tunneling through the second barrier layer 160 again. .

게이트 전극(120)에 인가되는 전압이 제1 게이트 전압 범위(R1) 내에서 서서히 양의 방향으로 증가함에 따라, 상기 제1 인듐 산화물 액티브층(150) 내에 흐르는 전류의 절대값 또한 증가할 수 있다. 즉, 제1 게이트 전압 범위(R1) 내에서 게이트 전압의 변화량에 대한 상기 액티브 구조체(135)를 흐르는 전류 즉, 소스/드레인 전극 간 전류 변화량의 비는 제1 기울기를 가질 수 있다.As the voltage applied to the gate electrode 120 gradually increases in the positive direction within the first gate voltage range R1 , the absolute value of the current flowing in the first indium oxide active layer 150 may also increase. . That is, a ratio of a current flowing through the active structure 135 to a change amount of the gate voltage within the first gate voltage range R1 , that is, a current change amount between the source/drain electrodes may have a first slope.

이 때, 제2 인듐 산화물 액티브층(170)은 비 활성화 즉, turn-off 상태일 수 있는데, 이는 제1 게이트 전압 범위(R1) 내에서 게이트 전극(120)에 인가되는 전압이 제1 인듐 산화물 액티브층(150)을 흐르는 전류에 의하여 차폐되고(shielding effect), 및/또는 배리어층(160)을 통한 지연 혹은 전압강하에 의해 감소되어, 제2 인듐 산화물 액티브층(170)에 미치는 전압의 실제 세기가 제2 액티브층(170)을 활성화시키기에 충분하지 않기 때문이다. 이를 위해, 배리어층(160)은 적절한 두께 및/또는 유전상수를 가질 수 있다. 배리어층(160)의 적절한 두께는 게이트 전극(120)에 인가되는 전압 범위 등 여러가지 파라미터에 의해 영향을 받을 수 있으나, 일 예로서, 5 내지 수십 nm, 일 예로서 6 내지 20nm, 7 내지 15nm, 또는 8 내지 12nm일 수 있다.At this time, the second indium oxide active layer 170 may be in an inactive, that is, a turn-off state, which means that the voltage applied to the gate electrode 120 within the first gate voltage range R1 is the first indium oxide. The actual voltage applied to the second indium oxide active layer 170 is shielded by the current flowing through the active layer 150 , and/or reduced by a delay or voltage drop through the barrier layer 160 . This is because the intensity is not sufficient to activate the second active layer 170 . To this end, the barrier layer 160 may have an appropriate thickness and/or dielectric constant. The appropriate thickness of the barrier layer 160 may be affected by various parameters such as the voltage range applied to the gate electrode 120, but as an example, 5 to tens of nm, as an example 6 to 20 nm, 7 to 15 nm, or 8 to 12 nm.

도 5, 8a, 및 도 8b를 참조하면, 게이트 전극(120)에 인가되는 전압이 양의 방향으로 더 증가할 때 상기 액티브 구조체(135)를 흐르는 전류 즉, 소스/드레인 전극 사이에 흐르는 전류 크기가 제1 게이트 전압 범위(R1)에서의 상기 제1 기울기보다 적은 제2 기울기로 변할 수 있다. 이 범위를 제2 게이트 전압 범위(R2)로 명명하기로 하며, 제2 게이트 전압 범위(R2)에 진입할 때의 게이트 전압을 포화전압(Vsat)로 명명하기로 한다. 5, 8A, and 8B, when the voltage applied to the gate electrode 120 further increases in the positive direction, the current flowing through the active structure 135, that is, the current flowing between the source/drain electrodes may change to a second slope smaller than the first slope in the first gate voltage range R1 . This range will be referred to as a second gate voltage range R2, and a gate voltage when entering the second gate voltage range R2 will be referred to as a saturation voltage Vsat.

구체적으로, 제2 게이트 전압 범위(R2) 내에서 소스/드레인 전극(180, 185) 사이에 흐르는 전류 크기는 거의 일정 즉, 일 예에서, 제2 기울기는 거의 0일 수 있다. 이는 제2 게이트 전압 범위(R2) 내에서는, 상기 제1 인듐 산화물 액티브층(150)만 turn-on 상태일 수 있고, 앞서 설명한 바와 같은 차폐 효과 및/또는 전압 강하에 의해 제2 인듐 산화물 액티브층(170)은 turn-off 상태이며, 상기 제1 인듐 산화물 액티브층(150)을 흐르는 전류의 양이 거의 포화(saturation) 되었음을 의미할 수 있다. 즉, 제2 게이트 전압 범위(R2)는 게이트 전압의 증가하더라도 전류가 유지된다는 점에서 중개(intermediate) 전압 범위로 이해될 수 있다. Specifically, the magnitude of the current flowing between the source/drain electrodes 180 and 185 within the second gate voltage range R2 may be substantially constant. That is, in one example, the second slope may be substantially zero. In this case, within the second gate voltage range R2, only the first indium oxide active layer 150 may be in a turn-on state, and the second indium oxide active layer may be turned on by the shielding effect and/or voltage drop as described above. Reference numeral 170 denotes a turn-off state, and may mean that the amount of current flowing through the first indium oxide active layer 150 is almost saturated. That is, the second gate voltage range R2 may be understood as an intermediate voltage range in that the current is maintained even when the gate voltage is increased.

일 예에서, 상기 제1 인듐 산화물 액티브층(150)을 흐르는 전류의 양이 거의 포화(saturation)되는 것은, 결정질 영역(NC_R)과 비정질 영역(AM_R)의 공명 에너지 매칭에 의하여 생성된 전도대 내에서 모빌리티 엣지(Ec) 보다 높은 에너지를 갖는 양자화된 익스텐디드 상태(quantized extended state) 혹은 양자화된 전도 상태가 제한된 상태 밀도를 제공하기 때문으로 이해될 수 있다. In one example, the almost saturation of the amount of current flowing through the first indium oxide active layer 150 is within the conduction band generated by resonance energy matching between the crystalline region NC_R and the amorphous region AM_R. It can be understood that this is because a quantized extended state or a quantized conduction state having higher energy than the mobility edge Ec provides a limited density of states.

도 5, 9a, 및 도 9b를 참조하면, 게이트 전극(120)에 인가되는 전압이 양의 방향으로 더 증가하여 제2 문턱전압 혹은 제2 turn-on 전압(Vth2) 이상의 전압이 인가될 때, 상기 제2 인듐 산화물 액티브층(170) 내에도 채널을 형성할 수 있을 정도로 전자가 충분히 축적됨에 따라 상기 제2 인듐 산화물 액티브층(170) 또한 활성화가 즉, turn-on 될 수 있다. 즉, 제2 turn-on 전압(Vth2) 이상의 전압범위 즉, 제3 게이트 전압 범위(R3) 내에서는 상기 제1 및 제2 게이트 전압 범위(R1, R2)과 달리, 제1 및 제2 인듐 산화물 액티브층(150, 170)이 모두 활성화된 상태이기 때문에, 제1 게이트 전압 범위(R1) 혹은 제2 게이트 전압 범위(R2) 보다 많은 전류가 상기 소스 및 드레인 전극(180, 185) 사이에 흐를 수 있다. 상기 제3 게이트 전압 범위(R3) 내에서 게이트 전압이 증가함에 따라, 상기 소스 및 상기 드레인 전극(180, 185) 사이에 흐르는 전류 크기는 제3 기울기로 증가할 수 있다. 즉, 제3 게이트 전압 범위(R3) 내의 게이트 전압 증가에 대한 전류 증가의 비는 제3 기울기로 증가할 수 있다.5, 9A, and 9B, when the voltage applied to the gate electrode 120 further increases in the positive direction and a voltage equal to or greater than the second threshold voltage or the second turn-on voltage V th2 is applied , as electrons are sufficiently accumulated to form a channel in the second indium oxide active layer 170 , the second indium oxide active layer 170 may also be activated, that is, turn-on. That is, in a voltage range above the second turn-on voltage V th2 , that is, within the third gate voltage range R3 , unlike the first and second gate voltage ranges R1 and R2 , the first and second indium Since both the oxide active layers 150 and 170 are in an activated state, more current than the first gate voltage range R1 or the second gate voltage range R2 flows between the source and drain electrodes 180 and 185 . can As the gate voltage increases within the third gate voltage range R3 , the current flowing between the source and drain electrodes 180 and 185 may increase with a third slope. That is, the ratio of the increase in the current to the increase in the gate voltage within the third gate voltage range R3 may increase with the third slope.

제3 게이트 전압 범위(R3)의 게이트 전압이 인가되는 경우, 도 9a에 도시된 바와 같이, 필드 침투(field penetration)에 의하여 게이트 전압이 제2 인듐 산화물 액티브층(170)에 미치게 된다. 이에 따라 제2 액티브층(170)이 turn-on 될 수 있다. When the gate voltage of the third gate voltage range R3 is applied, the gate voltage reaches the second indium oxide active layer 170 due to field penetration, as shown in FIG. 9A . Accordingly, the second active layer 170 may be turned on.

정리하면, 상기 제1 게이트 전압 범위(R1) 즉, 제1 turn-on 전압(Vth1) 이상 포화 전압(Vsat) 미만의 게이트 전압이 게이트 전극(120)에 인가되면, 제1 인듐 산화물 액티브층(150)만 활성화되고, 제2 인듐 산화물 액티브층(170)은 활성화되지 못할 수 있다. 이어서 상기 제1 게이트 전압 범위(R2) 보다 양의 방향으로 큰 제2 게이트 전압 범위(R2)의 게이트 전압 즉, 포화 전압(Vsat) 이상 제2 turn-on 전압(Vth2) 미만의 게이트 전압이 인가되면, 제1 인듐 산화물 액티브층(150)의 활성화 상태는 유지되되, 전류 이동은 포화 상태에 이를 수 있다. 또한 제2 인듐 산화물 액티브층(170)은 여전히 비 활성 상태일 수 있다. 이 후 상기 제2 게이트 전압 범위(R2) 보다 양의 방향으로 큰 제3 게이트 전압 범위(R3)의 게이트 전압 즉, 제2 turn-on 전압(Vth2) 이상의 게이트 전압이 인가되면, 제1 및 제2 인듐 산화물 액티브층(150, 170) 모두 활성화될 수 있다. In summary, when a gate voltage equal to or greater than the first turn-on voltage V th1 and less than the saturation voltage V sat is applied to the gate electrode 120 in the first gate voltage range R1 , the first indium oxide active Only the layer 150 may be activated, and the second indium oxide active layer 170 may not be activated. Subsequently, the gate voltage of the second gate voltage range R2 larger in the positive direction than the first gate voltage range R2, that is, the gate voltage equal to or greater than the saturation voltage V sat and less than the second turn-on voltage V th2 . When this is applied, the activated state of the first indium oxide active layer 150 may be maintained, but the current may reach a saturation state. Also, the second indium oxide active layer 170 may still be in an inactive state. After that, when a gate voltage of a third gate voltage range R3 larger in a positive direction than the second gate voltage range R2, that is, a gate voltage greater than or equal to the second turn-on voltage V th2 is applied, the first and Both the second indium oxide active layers 150 and 170 may be activated.

이에 따라 본 발명의 일 실시예에 따른 멀티레벨 소자는 복수의 turn-on 전압 즉, 문턱 전압을 가질 수 있음에 따라 멀티레벨 전도도를 제공할 수 있다. 나아가, 본 발명의 일 실시예에 따른 멀티레벨 소자는 기존의 소자에서는 발생하지 않는 제2 게이트 전압 범위, 즉, 게이트 전압이 증가하더라도 전류의 크기 변화가 적거나 없는 범위를 가질 수 있으므로, 멀티레벨 전도도를 안정적으로 제공할 수 있다. 다시 말해서, 제1 게이트 전압 범위(R1)에 의한 제1 turn on 전압과 제3 게이트 전압 범위(R3)에 의한 제2 turn on 전압이 명확히 구분될 수 있는 것이다. 따라서, 게이트 전압의 동작 마진(operating margin)을 넓게 하더라도 에러(error) 발생율을 줄일 수 있다.Accordingly, the multi-level device according to an embodiment of the present invention may have a plurality of turn-on voltages, that is, a threshold voltage, thereby providing multi-level conductivity. Furthermore, the multi-level device according to an embodiment of the present invention may have a second gate voltage range that does not occur in a conventional device, that is, a range in which the magnitude of the current changes even when the gate voltage is increased. Conductivity can be stably provided. In other words, the first turn-on voltage by the first gate voltage range R1 and the second turn-on voltage by the third gate voltage range R3 can be clearly distinguished. Therefore, even if the operating margin of the gate voltage is widened, an error rate can be reduced.

상술한 내용을 정리하면, 본 발명의 일 실시 예에 따른 멀티레벨 소자는 도 5에 도시된 바와 같이, 게이트 전압의 스윕(sweep)에도 불구하고 전류 크기에는 변화가 없는 제2 게이트 전압 범위를 가진다. 즉, 제2 게이트 전압 범위는 제1 및 제3 게이트 전압 범위에서, 제1 및 제3 게이트 전압 범위를 확연히 구분할 수 있다. 이는 제2 게이트 전압 범위에 의하여 멀티레벨 전도도 특성이 안정적으로 제공됨을 의미한다. In summary, the multilevel device according to an embodiment of the present invention has a second gate voltage range in which the magnitude of the current does not change despite the sweep of the gate voltage, as shown in FIG. 5 . . That is, the second gate voltage range may clearly distinguish the first and third gate voltage ranges from the first and third gate voltage ranges. This means that multi-level conductivity characteristics are stably provided by the second gate voltage range.

제1 및 제3 게이트 전압 범위와 구분되는 제2 게이트 전압 범위에서의 소자 거동은 인듐 산화물 액티브층이 전도대 내에서 모빌리티 엣지(Ec) 이상의 에너지를 갖는 양자화된 익스텐디드 상태를 가지기 때문에, 특정 게이트 전압 범위에서 제한된 캐리어 밀도를 나타내기 때문으로 풀이될 수 있다. 즉, 제2 게이트 전압 범위(R2)에서는, 인듐 산화물 액티브층을 흐르는 전류의 변화가 실질적으로 발생하지 않는데, 이는 인듐 산화물 액티브층이 제2 게이트 전압 범위(R2)에서는 이미 양자화된 익스텐디드 상태에 의하여 흐를 수 있는 최대의 전류가 흐르고 있기 때문인 것으로 해석될 수 있다. 이와 같이, 본 발명의 일 실시예에 따른 멀티레벨 소자는, 모빌리티 엣지 상에서 양자화된 전도성 상태를 가진다는 점에서, 멀티 전도도 특성을 안정적으로 제공할 수 있다. The device behavior in the second gate voltage range, which is distinct from the first and third gate voltage ranges, is because the indium oxide active layer has a quantized extended state with energy greater than or equal to the mobility edge (Ec) in the conduction band. This can be interpreted as showing a limited carrier density in the voltage range. That is, in the second gate voltage range R2 , there is substantially no change in the current flowing through the indium oxide active layer, which is an extended state in which the indium oxide active layer is already quantized in the second gate voltage range R2 . It can be interpreted that this is because the maximum current that can flow by As such, the multi-level device according to an embodiment of the present invention may stably provide multi-conductivity characteristics in that it has a quantized conductivity state on the mobility edge.

또한, 앞서 설명한 바와 같이, 양자화된 전도성 상태라는 특유의 현상은 인듐 산화물 액티브층의 막 특성에서 발현될 수 있다. 즉, 액티브층의 비정질 영역(AM_R)이 가지는 편재된 에너지 상태들 중 특정 에너지 상태(AM_E)와 상기 결정질 영역(NC_R)이 가지는 편재된 에너지 상태들 중 특정 에너지 상태(NC_E)가 서로 공명 에너지 매칭을 이룰 수 있다. 상기 공명 에너지 매칭에 의한 하이브리드화에 의하여 양자화된 전도성 상태(quantized conduction state)가 제공될 수 있다. 다만, 양자화된 전도성 상태가, 공명 에너지 매칭에 의하여 발현될 수 있음은 일 예이며, 이와 다른 방식에 의하여 발현될 수 있음은 물론이다.Also, as described above, the characteristic phenomenon of a quantized conductive state can be expressed in the film properties of the indium oxide active layer. That is, the specific energy state AM_E among the localized energy states of the amorphous region AM_R of the active layer and the specific energy state NC_E among the localized energy states of the crystalline region NC_R are resonance energy matching with each other. can achieve A quantized conduction state may be provided by hybridization by the resonance energy matching. However, it is of course that the quantized conductivity state may be expressed by resonance energy matching, and may be expressed by a different method.

도 10은 본 발명의 다른 실시예에 따른 멀티레벨 소자를 나타낸 단면도이고, 도 11은 도 10에 따른 멀티레벨 소자의 전달특성을 나타낸 그래프이다. 본 실시예에 따른 소자에 후술하는 것을 제외하고는 위에서 설명한 내용이 적용될 수 있다.10 is a cross-sectional view showing a multi-level device according to another embodiment of the present invention, and FIG. 11 is a graph showing the transfer characteristics of the multi-level device according to FIG. 10 . The contents described above may be applied to the device according to the present embodiment, except as described later.

도 10 및 도 11을 참조하면, 멀티레벨 소자는, 상기 제2 인듐 산화물 액티브층(170) 상에 제3 배리어층(172)을 더 포함할 수 있다. 이 경우, 상기 소스 및 드레인 전극(180, 185)는 상기 제3 배리어층(172)과 접촉할 수 있다. 다시 말해, 상기 소스 및 드레인 전극(180, 185)은 제1 배리어층(140), 제1 인듐 산화물 액티브층(150), 제2 배리어층(160), 제2 인듐 산화물 액티브층(170)과는 접촉하지 않을 수 있다. 10 and 11 , the multilevel device may further include a third barrier layer 172 on the second indium oxide active layer 170 . In this case, the source and drain electrodes 180 and 185 may contact the third barrier layer 172 . In other words, the source and drain electrodes 180 and 185 include a first barrier layer 140 , a first indium oxide active layer 150 , a second barrier layer 160 , and a second indium oxide active layer 170 , and may not be in contact.

상기 소스 및 드레인 전극(180, 185)이 상기 제3 배리어층(172)과 접촉하기 때문에, 제1 게이트 전압 범위 내지 제4 게이트 전압 범위(R1 내지 R4)가 제공될 수 있다. 즉, 상기 제2 인듐 산화물 액티브층(170)도 제2 및 제3 배리어층(160, 172)에 의하여 양자화된 전도성 상태를 가지는 양자 우물을 제공할 수 있다. 이에 따라, 제4 게이트 전압 범위(R4)에서 게이트 전압이 증가하더라도 소스 및 드레인 전극(180, 185) 간의 전류는 일정하게 유지될 수 있다.Since the source and drain electrodes 180 and 185 are in contact with the third barrier layer 172 , a first gate voltage range to a fourth gate voltage range R1 to R4 may be provided. That is, the second indium oxide active layer 170 may also provide a quantum well having a quantized conductivity state by the second and third barrier layers 160 and 172 . Accordingly, even if the gate voltage increases in the fourth gate voltage range R4 , the current between the source and drain electrodes 180 and 185 may be maintained constant.

도 12은 본 발명의 다른 실시예에 따른 멀티레벨 소자를 나타낸 단면도이고, 도 13은 도 12에 따른 멀티레벨 소자의 전달특성을 나타낸 그래프이다. 본 실시예에 따른 소자에 후술하는 것을 제외하고는 위에서 설명한 내용이 적용될 수 있다.12 is a cross-sectional view showing a multi-level device according to another embodiment of the present invention, and FIG. 13 is a graph showing the transfer characteristics of the multi-level device according to FIG. 12 . The contents described above may be applied to the device according to the present embodiment, except as described later.

도 12 및 도 13을 참조하면, 제3 배리어층(172) 상에 제3 인듐 산화물 액티브층(174)이 더 제공될 수 있다. 또한 상기 소스 및 드레인 전극(180, 185)은 제3 인듐 산화물 액티브층(174)과 접촉할 수 있다. 즉, 상기 소스 및 드레인 전극(180, 185)은 제1 배리어층(140), 제1 인듐 산화물 액티브층(150), 제2 배리어층(160), 제2 인듐 산화물 액티브층(170) 및 제3 배리어층(172)과는 접촉하지 않을 수 있다. 제1 인듐 산화물 액티브층(150) 및 제2 인듐 산화물 액티브층(170), 나아가 제3 인듐 산화물 액티브층(174)은 모두 도 1, 도 2a, 도 2b, 도 3, 도 4를 참조하여 설명한 액티브층일 수 있다.12 and 13 , a third indium oxide active layer 174 may be further provided on the third barrier layer 172 . Also, the source and drain electrodes 180 and 185 may contact the third indium oxide active layer 174 . That is, the source and drain electrodes 180 and 185 include a first barrier layer 140 , a first indium oxide active layer 150 , a second barrier layer 160 , a second indium oxide active layer 170 and a second 3 It may not contact the barrier layer 172 . The first indium oxide active layer 150 , the second indium oxide active layer 170 , and furthermore the third indium oxide active layer 174 are all described with reference to FIGS. 1 , 2A , 2B , 3 and 4 . It may be an active layer.

본 실시예에서는 제3 인듐 산화물 액티브층(174)이 추가로 제공되기 때문에, 제1 게이트 전압 범위 내지 제5 게이트 전압 범위(R1 내지 R5)가 제공될 수 있다. 즉, 상기 제2 및 제4 게이트 전압 범위(R2, R4)에서, 양자화된 전도성 상태에 의한 포화 전류가 발생할 수 있고, 상기 제5 게이트 전압 범위(R5)에서 제3 인듐 산화물 액티브층(174)과 소스/드레인 전극(180, 185)의 접촉에 의하여 전류는 증가할 수 있다.In this embodiment, since the third indium oxide active layer 174 is additionally provided, the first gate voltage range to the fifth gate voltage range R1 to R5 may be provided. That is, in the second and fourth gate voltage ranges R2 and R4 , a saturation current due to a quantized conductivity state may occur, and in the fifth gate voltage range R5 , the third indium oxide active layer 174 . The current may increase due to the contact of the source/drain electrodes 180 and 185 with each other.

도 14는 본 발명의 일 실시예에 따른 멀티레벨 소자의 제조방법 중 액티브 구조체의 제조방법을 나타낸 순서도이다. 도 15는 본 발명의 일 실시예에 따른 액티브 구조체에 해당하는 도 6a의 A영역을 확대하여 나타낸 개략도이다. 도 16은 본 발명의 일 실시예에 따른 인듐 산화물 액티브층의 제조를 위한 인듐 전구체 가스 주입, 퍼지 가스 주입, 및 산화제 가스 주입 타이밍도이다. 도 17은 본 발명의 다른 실시예에 따른 인듐 산화물 액티브층의 제조를 위한 인듐 전구체 가스 주입, 퍼지 가스 주입, 및 산화제 가스 주입 타이밍도이다. 14 is a flowchart illustrating a method of manufacturing an active structure among a method of manufacturing a multi-level device according to an embodiment of the present invention. 15 is an enlarged schematic view of a region A of FIG. 6A corresponding to an active structure according to an embodiment of the present invention. 16 is a timing diagram of indium precursor gas injection, purge gas injection, and oxidant gas injection timing diagrams for manufacturing an indium oxide active layer according to an embodiment of the present invention. 17 is a timing diagram illustrating injection of an indium precursor gas, injection of a purge gas, and injection of an oxidizer gas for manufacturing an indium oxide active layer according to another embodiment of the present invention.

도 1, 도 14, 및 도 15를 참고하면, 본 발명의 일 실시예에 따른 멀티레벨 소자의 제조방법 중 액티브 구조체(135)의 제조방법은, 제1 배리어층 형성 단계(S110), 제1 인듐 산화물 액티브층 형성 단계(S120), 제2 배리어층 형성 단계(S130) 및 제2 인듐 산화물 액티브층 형성 단계(S140) 중 적어도 하나의 단계를 포함하여 이루어질 수 있다. 이하 각 단계에 대하여 설명하기로 한다.1, 14, and 15 , in the method of manufacturing the active structure 135 in the method of manufacturing a multi-level device according to an embodiment of the present invention, a first barrier layer forming step ( S110 ), a first At least one of the indium oxide active layer forming step S120 , the second barrier layer forming step S130 , and the second indium oxide active layer forming step S140 may be included. Hereinafter, each step will be described.

제1 배리어층 형성 단계(S110)First barrier layer forming step (S110)

도 1, 도 14, 및 도 15를 참고하면, 게이트 절연막(130) 상에 제1 배리어층(140)이 형성될 수 있다. 상기 제1 배리어층(140)은 인듐 산화물 액티브층(150) 대비 큰 밴드갭을 가져 인듐 산화물 액티브층(150)을 양자우물 구조로 만들 수 있다.1 , 14 , and 15 , the first barrier layer 140 may be formed on the gate insulating layer 130 . The first barrier layer 140 has a larger bandgap than the indium oxide active layer 150 , so that the indium oxide active layer 150 may have a quantum well structure.

본 실시예에서는 상기 제1 배리어층(140)은 적어도 한층의 유기단분자층을 포함할 수 있으며, 분자층 증착법을 사용하여 형성할 수 있다. 구체적으로, 상기 제1 배리어층(140)은 상기 게이트 절연막(130)이 형성된 기판을 반응챔버 내에 위치시키고, 금속 전구체 도징 단계, 제1 퍼지 단계, 유기 전구체 도징 단계, 및 제2 퍼지 단계를 구비하는 단위 사이클을 수 내지 수십회 반복하여 형성할 수 있다. 금속 전구체 도징 단계에서는 상기 반응챔버 내에 금속 전구체를 도징하여 상기 게이트 절연막(130)의 표면 작용기 혹은 하기 화학식 1으로 나타낸 유기전구체의 Y1 및/또는 Y2(Y)에 상기 금속 전구체의 금속(M2)을 화학결합시키고, 제1 퍼지 단계에서는 퍼지가스를 공급하여 미반응 금속 전구체 및 반응 생성물을 퍼지하고, 유기 전구체 도징 단계에서는 하기 화학식 1으로 나타낸 하나 또는 둘 이상의 유기전구체를 도징하여 하기 화학식 1으로 나타낸 유기전구체의 X1 및/또는 X2(X)와 상기 금속 전구체의 금속(M2)을 화학결합 구체적으로 공유결합시키고, 제2 퍼지 단계에서는 퍼지가스를 공급하여 미반응 유기 전구체 및 반응 생성물을 퍼지할 수 있다. 도 15에서는 이러한 단위 사이클이 2회 반복된 것을 도시하고 있으나, 이에 한정되는 것은 아니다. 상기 배리어층(140)의 증착을 수행하는 챔버의 온도는 90 내지 120도(℃) 구체적으로 100 내지 115도(℃)일 수 있다. In this embodiment, the first barrier layer 140 may include at least one organic monolayer, and may be formed using a molecular layer deposition method. Specifically, the first barrier layer 140 includes a metal precursor dosing step, a first purge step, an organic precursor dosing step, and a second purge step by placing the substrate on which the gate insulating layer 130 is formed in a reaction chamber. The unit cycle can be formed by repeating several to several tens of times. In the metal precursor dosing step, a metal precursor is dosed into the reaction chamber to the surface functional group of the gate insulating layer 130 or Y 1 and/or Y 2 (Y) of the organic precursor represented by the following Chemical Formula 1, the metal (M2) of the metal precursor. ) is chemically bonded, and in the first purge step, a purge gas is supplied to purge the unreacted metal precursor and the reaction product, and in the organic precursor dosing step, one or two or more organic precursors represented by the following Chemical Formula 1 are dosed to obtain the following Chemical Formula 1 Specifically, the chemical bond between X 1 and/or X 2 (X) of the organic precursor shown and the metal (M2) of the metal precursor is covalently bonded, and in the second purge step, a purge gas is supplied to remove the unreacted organic precursor and the reaction product. can be purged. 15 illustrates that this unit cycle is repeated twice, but is not limited thereto. The temperature of the chamber for depositing the barrier layer 140 may be 90 to 120 degrees (°C), specifically, 100 to 115 degrees (°C).

상기 금속 전구체는 알킬금속, 금속 알콕사이드, 금속 할라이드, 금속 하이드록사이드, 및 이들의 혼합물로 이루어진 군으로부터 선택할 수 있으며, 일 예로서 TMA(trimethylaluminium), 또는 다이에틸징크 (diethylzinc (DEZ)일 수 있다.The metal precursor may be selected from the group consisting of alkyl metals, metal alkoxides, metal halides, metal hydroxides, and mixtures thereof, and may be, for example, trimethylaluminium (TMA), or diethylzinc (DEZ). .

[화학식 1] [Formula 1]

Figure 112019125858799-pat00001
Figure 112019125858799-pat00001

상기 화학식 1에서, X1, X2, Y1, 및 Y2는 서로에 관계없이 O, S, Se, NH, 또는 PH이고, a, b, c, 및 d의 각각은 1 또는 0이되, a+b는 1이상이고, c+d는 1이상이고, Ar은 적어도 하나의 방향족기를 포함하는 작용기로서, 둘 이상의 방향족기들이 구비되는 경우 이 방향족기들은 연결기를 통해 연결되어 있을 수 있다. 상기 방향족기는 C5 내지 C8의 방향족 탄화수소기 혹은 C3 내지 C7의 헤테로고리 방향족기일 수 있다. 일 예로서, 상기 방향족기는 페닐기일 수 있다. L1 및 L2는 Ar과 X1 및 X2를 각각 연결하는 작용기이고 L3 및 L4는 Ar과 Y1 및 Y2를 각각 연결하는 작용기로서, L1, L2, L3, 및 L4는 서로에 관계없이 결합 또는 C1 내지 C3의 알킬렌기일 수 있다. X1 또는 X2는 Y1 또는 Y2에 비해 반응성이 더 큰 것일 수 있다. 일 예로서, X1 또는 X2는 O일 수 있고, Y1 또는 Y2는 S, Se, NH, 또는 PH일 수 있다.In Formula 1, X 1 , X 2 , Y 1 , and Y 2 are O, S, Se, NH, or PH independently of each other, and each of a, b, c, and d is 1 or 0, a+b is 1 or more, c+d is 1 or more, and Ar is a functional group including at least one aromatic group. When two or more aromatic groups are provided, the aromatic groups may be connected through a linking group. The aromatic group may be a C5 to C8 aromatic hydrocarbon group or a C3 to C7 heterocyclic aromatic group. As an example, the aromatic group may be a phenyl group. L 1 and L 2 are functional groups connecting Ar and X 1 and X 2 , respectively, L 3 and L 4 are functional groups connecting Ar and Y 1 and Y 2 , respectively, L 1 , L 2 , L 3 , and L 4 may be a bond or a C1 to C3 alkylene group regardless of each other. X 1 or X 2 may be more reactive than Y 1 or Y 2 . As an example, X 1 or X 2 may be O, and Y 1 or Y 2 may be S, Se, NH, or PH.

상기 화학식 1로 나타낸 유기전구체는 하기 화합물들 (18) 내지 (34) 중 어느 하나 혹은 이들 중 둘 이상의 조합일 수 있다.The organic precursor represented by Formula 1 may be any one of the following compounds (18) to (34) or a combination of two or more thereof.

Figure 112019125858799-pat00002
Figure 112019125858799-pat00003
Figure 112019125858799-pat00004
Figure 112019125858799-pat00005
Figure 112019125858799-pat00006
Figure 112019125858799-pat00007
Figure 112019125858799-pat00008
Figure 112019125858799-pat00009
Figure 112019125858799-pat00010
Figure 112019125858799-pat00011
Figure 112019125858799-pat00012
Figure 112019125858799-pat00013
Figure 112019125858799-pat00014
Figure 112019125858799-pat00015
Figure 112019125858799-pat00016
Figure 112019125858799-pat00017
Figure 112019125858799-pat00018
Figure 112019125858799-pat00002
Figure 112019125858799-pat00003
Figure 112019125858799-pat00004
Figure 112019125858799-pat00005
Figure 112019125858799-pat00006
Figure 112019125858799-pat00007
Figure 112019125858799-pat00008
Figure 112019125858799-pat00009
Figure 112019125858799-pat00010
Figure 112019125858799-pat00011
Figure 112019125858799-pat00012
Figure 112019125858799-pat00013
Figure 112019125858799-pat00014
Figure 112019125858799-pat00015
Figure 112019125858799-pat00016
Figure 112019125858799-pat00017
Figure 112019125858799-pat00018

상기 제1 배리어층(140)의 두께는 수 내지 수십 nm로 형성할 수 있다. The first barrier layer 140 may have a thickness of several to several tens of nm.

이와 같이 생성된 제1 배리어층(140)은 적어도 한층의 유기 단분자층(X-R-Y)을 구비할 수 있다. 또한, 상기 배리어층이 둘 이상의 유기 단분자층들(X-R-Y)을 구비하는 경우에, 상기 유기 단분자층들(X-R-Y) 사이에 배치된 금속 원자층(M2)이 배치될 수 있다. 금속 원자층(M2)는 일 예로서 알루미늄 또는 아연일 수 있고, 상기 유기 단분자층(X-R-Y)은 하기 화학식 2로 나타낼 수 있다.The first barrier layer 140 generated as described above may include at least one organic monolayer (X-R-Y). Also, when the barrier layer includes two or more organic monolayers X-R-Y, a metal atomic layer M2 disposed between the organic monolayers X-R-Y may be disposed. The metal atomic layer M2 may be, for example, aluminum or zinc, and the organic monolayer X-R-Y may be represented by Formula 2 below.

[화학식 2][Formula 2]

Figure 112019125858799-pat00019
Figure 112019125858799-pat00019

상기 화학식 2에서, Ar, X1, X2, Y1, Y2, L1, L2, L3, L4, a, b, c, 및 d는 상기 화학식 1에서 정의한 바와 같다. *는 상기 단분자층의 하부층 내의 원소와의 결합 또는 수소를 의미하되, 상기 단분자층의 하부층 내의 원소와의 결합은 1개 이상이다. #는 상기 단분자층의 상부층 내의 원소와의 결합 또는 수소를 의미하되, 상기 단분자층의 상부층 내의 원소와의 결합은 1개 이상이다. 또한, 도 15에서의 R은 상기 화학식 2에서의 (L1)(L2)Ar(L3)(L4)에 대응할 수 있다. In Formula 2, Ar, X 1 , X 2 , Y 1 , Y 2 , L 1 , L 2 , L 3 , L 4 , a, b, c, and d are the same as defined in Formula 1 above. * denotes hydrogen or a bond with an element in the lower layer of the monomolecular layer, and the number of bonds with an element in the lower layer of the monomolecular layer is at least one. # means hydrogen or a bond with an element in the upper layer of the monomolecular layer, and the number of bonds with an element in the upper layer of the monomolecular layer is at least one. In addition, R in FIG. 15 may correspond to (L 1 )(L 2 )Ar(L 3 )(L 4 ) in Formula 2 above.

상기 화학식 2로 나타낸 물질은 하기 화합물들 (1) 내지 (17) 중 어느 하나 혹은 이들 중 둘 이상의 조합일 수 있다.The material represented by Chemical Formula 2 may be any one of the following compounds (1) to (17) or a combination of two or more thereof.

Figure 112019125858799-pat00020
Figure 112019125858799-pat00021
Figure 112019125858799-pat00022
Figure 112019125858799-pat00023
Figure 112019125858799-pat00024
Figure 112019125858799-pat00025
Figure 112019125858799-pat00026
Figure 112019125858799-pat00027
Figure 112019125858799-pat00028
Figure 112019125858799-pat00029
Figure 112019125858799-pat00030
Figure 112019125858799-pat00031
Figure 112019125858799-pat00032
Figure 112019125858799-pat00033
Figure 112019125858799-pat00034
Figure 112019125858799-pat00035
Figure 112019125858799-pat00036
Figure 112019125858799-pat00020
Figure 112019125858799-pat00021
Figure 112019125858799-pat00022
Figure 112019125858799-pat00023
Figure 112019125858799-pat00024
Figure 112019125858799-pat00025
Figure 112019125858799-pat00026
Figure 112019125858799-pat00027
Figure 112019125858799-pat00028
Figure 112019125858799-pat00029
Figure 112019125858799-pat00030
Figure 112019125858799-pat00031
Figure 112019125858799-pat00032
Figure 112019125858799-pat00033
Figure 112019125858799-pat00034
Figure 112019125858799-pat00035
Figure 112019125858799-pat00036

이러한 배리어층(140) 내에서 서로 인접하여 배치된 상기 화학식 2로 나타낸 분자들은, 인접하는 분자들에 포함된 방향족기들 간의 π-π결합에 의해 안정화될 수 있다.The molecules represented by Chemical Formula 2 disposed adjacent to each other in the barrier layer 140 may be stabilized by π-π bonds between aromatic groups included in the adjacent molecules.

상기 제1 배리어층(40)을 형성하는 방법은 위에 한정되는 것은 아니며, 상기 제1 배리어층(40)은 유기막, 무기막 혹은 다른 유무기 복합막일 수 도 있다.The method of forming the first barrier layer 40 is not limited thereto, and the first barrier layer 40 may be an organic film, an inorganic film, or other organic-inorganic composite film.

제1 인듐 산화물 액티브층 형성 단계 (S120)Forming a first indium oxide active layer (S120)

도 1, 도 14, 도 15, 도 16, 및 도 17을 참조하면, 본 발명의 일 실시예에 따른 제1 인듐 산화물 액티브층(150) 제조방법은, 인듐 전구체 단위 사이클(M-UC)과 반응 가스 단위 사이클(O-UC)을 포함하는 단위 사이클을 수 내지 수백회 반복하여 형성할 수 있다. 반응 가스가 산화제인 경우, 상기 제1 인듐 산화물 액티브층(150)은, 인듐원자층(M1)과 산소층(Z) 적층된 단위층이 수 내지 수백층 적층된 인듐 산화물 층으로 형성될 수 있다.1, 14, 15, 16, and 17 , the method for manufacturing the first indium oxide active layer 150 according to an embodiment of the present invention includes an indium precursor unit cycle (M-UC) and A unit cycle including a reactive gas unit cycle (O-UC) may be formed by repeating several to hundreds of times. When the reaction gas is an oxidizing agent, the first indium oxide active layer 150 may be formed of an indium oxide layer in which several to hundreds of unit layers in which the indium atomic layer M1 and the oxygen layer Z are stacked are stacked. .

인듐 전구체 단위 사이클(M-UC)은 인듐 전구체 가압 도징 단계(MD1, ME1)와 인듐 전구체 퍼지 단계(MP1)를 포함하는 인듐 전구체 서브 사이클(M-SCn)을 적어도 1회 포함할 수 있고, 반응 가스 단위 사이클(O-UC)은 반응 가스 도징 단계(OD1, OE1)와 반응 가스 퍼지 단계(OP1)를 포함하는 반응 가스 서브 사이클(O-SCn)을 적어도 1회 포함할 수 있다. 인듐 전구체 서브 사이클(M-SCn)은 1회 내지 다수회, 구체적으로 1 내지 10회(n=1 ~ 10), 예를 들어 2 내지 7회(n=2~7), 또는 3 내지 5회 (n=3~5) 실시할 수 있다. 반응 가스 서브 사이클(O-SCn)은 1회 내지 다수회, 구체적으로 1 내지 10회(n=1 ~ 10), 예를 들어 2 내지 7회(n=2~7), 또는 3 내지 5회 (n=3~5) 실시할 수 있다.The indium precursor unit cycle (M-UC) will include at least one indium precursor subcycle (M-SC n ) comprising an indium precursor pressurized dosing step (MD 1 , ME 1 ) and an indium precursor purge step (MP 1 ). and the reactant gas unit cycle (O-UC) is a reactant gas subcycle (O-SC n ) comprising a reactant gas dosing step (OD 1 , OE 1 ) and a reactant gas purge step (OP 1 ) at least once may include The indium precursor subcycle (M-SC n ) is 1 to many times, specifically 1 to 10 times (n=1 to 10), for example 2 to 7 times (n=2 to 7), or 3 to 5 times. It can be carried out several times (n=3 to 5). The reactant gas sub-cycle (O-SC n ) is 1 to many times, specifically 1 to 10 times (n=1 to 10), for example 2 to 7 times (n=2 to 7), or 3 to 5 times. It can be carried out several times (n=3 to 5).

제1 인듐 산화물 액티브층(150)을 형성하는 챔버의 온도는 20 내지 250 ℃, 50 내지 200 ℃, 80 내지 150 ℃, 100 내지 140 ℃, 또는 110 내지 135 ℃으로 비교적 저온일 수 있다. The temperature of the chamber for forming the first indium oxide active layer 150 may be relatively low, such as 20 to 250 °C, 50 to 200 °C, 80 to 150 °C, 100 to 140 °C, or 110 to 135 °C.

인듐 전구체 가압 도징 단계(MDIndium precursor pressure dosing step (MD 1One , ME, ME 1One ))

상기 인듐 전구체 가압 도징 단계는 인듐 전구체 공급 단계(MD1)와 인듐 전구체 노출 단계(ME1)를 구비할 수 있으나, 인듐 전구체 노출 단계(ME1)는 경우에 따라 생략될 수도 있다.The indium precursor pressurized dosing step may include an indium precursor supply step (MD 1 ) and an indium precursor exposure step (ME 1 ), but the indium precursor exposure step (ME 1 ) may be omitted in some cases.

인듐 전구체 공급 단계(MD1)에서는 가스 유입구 및 가스 유출구을 구비하는 챔버의 가스 유출구를 닫은 상태에서, 인듐 전구체 가스를 챔버 내로 공급할 수 있다. 인듐 전구체는 인듐 산화물 액티브층(150)을 형성하기 위한 전구체로서 인듐-유기 화합물 일 예로서, 중심금속 이온으로 인듐을 포함하고 리간드로 C1-C5 알킬, ((C1-C5)알킬)m아미노기(m은 1 또는 2), ((C1-C5)알킬)m아미노(C1-C5)알킬기(m은 1 또는 2), 사이클로펜다다이에닐(cyclopentadienyl), [((C1-C5)알킬)n실릴]m아미노기(n은 1, 2, 또는 3이고 m은 1 또는 2), (실릴(C1-C5)알킬)m아미노기(m은 1 또는 2), (C1-C5)알킬알콕시기, 및 ((C1-C5)알킬)m아미노(C1-C5)알콕시기(m은 1 또는 2)로 이루어진 군에서 선택되는 적어도 하나의 리간드를 가질 수 있다. 상기 리간드는 일 예로서, [((C1-C5)알킬)n실릴]m아미노기(n은 3이고 m은 2)일 수 있다. 상기 인듐 전구체는 일 예로서, TMIn (trimethyl Indium, In(CH3)3), InCA-1 ([1,1,1-trimethyl-N-(trimethylsilyl)silanaminato]indium), DADI ([3-(dimethylamino)propyl] dimethyl indium), 및 InCp (cyclopentadienyl indium)으로 이루어진 군에서 선택되는 적어도 하나일 수 있다. 일 구체예에서, 상기 인듐 전구체는 리간드로 [((C1-C5)알킬)n실릴]m아미노기(n은 1, 2, 또는 3이고 m은 1 또는 2)를 하나 구비하는 것일 수 있다. 구체적으로, 상기 인듐 전구체는 InCA-1일 수 있다.In the indium precursor supply step (MD 1 ), the indium precursor gas may be supplied into the chamber while the gas outlet of the chamber having the gas inlet and the gas outlet is closed. The indium precursor is an indium-organic compound as a precursor for forming the indium oxide active layer 150, and includes indium as a central metal ion and C 1 -C 5 alkyl, ((C 1 -C 5 )alkyl as a ligand. ) m amino group (m is 1 or 2), ((C 1 -C 5 )alkyl) m amino (C 1 -C 5 )alkyl group (m is 1 or 2), cyclopentadienyl, [( (C 1 -C 5 )alkyl) n silyl] m amino group (n is 1, 2, or 3 and m is 1 or 2), (silyl(C 1 -C 5 )alkyl) m amino group (m is 1 or 2) ), (C 1 -C 5 )alkylalkoxy group, and ((C 1 -C 5 )alkyl) m amino (C 1 -C 5 )alkoxy group (m is 1 or 2) at least one selected from the group consisting of may have a ligand of The ligand may be, for example, a [((C 1 -C 5 )alkyl) n silyl] m amino group (n is 3 and m is 2). The indium precursor is, for example, TMIn (trimethyl Indium, In(CH 3 ) 3 ), InCA-1 ([1,1,1-trimethyl-N-(trimethylsilyl)silanaminato]indium), DADI ([3-( dimethylamino)propyl] dimethyl indium), and InCp (cyclopentadienyl indium) may be at least one selected from the group consisting of. In one embodiment, the indium precursor may have one [((C 1 -C 5 )alkyl) n silyl] m amino group (n is 1, 2, or 3 and m is 1 or 2) as a ligand. . Specifically, the indium precursor may be InCA-1.

상기 인듐 전구체는 소정의 증기압으로 챔버 내로 공급되되, 캐리어 가스 없이 공급될 수 있다. 상기 인듐 전구체는 가스 유출구가 닫긴 상태에서 공급되므로, 상기 챔버 내에 축적되면서 상기 챔버 내의 압력을 증가시킬 수 있다. 상기 인듐 전구체는 상기 챔버의 압력이 반응압력(PM)에 이를 때까지 공급될 수 있다. 반응압력 즉, 인듐 전구체 가스의 압력은 수십 내지 수백 mTorr의 범위, 구체적으로 20 내지 700 mTorr, 100 내지 600 mTorr, 200 내지 500 mTorr, 300 내지 400 mTorr, 또는 320 내지 380 mTorr일 수 있다.The indium precursor is supplied into the chamber at a predetermined vapor pressure, but may be supplied without a carrier gas. Since the indium precursor is supplied while the gas outlet is closed, the pressure in the chamber may be increased while being accumulated in the chamber. The indium precursor may be supplied until the pressure of the chamber reaches the reaction pressure (P M ). The reaction pressure, that is, the pressure of the indium precursor gas may be in the range of tens to hundreds of mTorr, specifically 20 to 700 mTorr, 100 to 600 mTorr, 200 to 500 mTorr, 300 to 400 mTorr, or 320 to 380 mTorr.

인듐 전구체 노출 단계(ME1)에서는 반응압력에 이르면 소정 시간 챔버를 밀폐시킬 수 있다. In the indium precursor exposure step (ME 1 ), the chamber may be sealed for a predetermined time when the reaction pressure is reached.

인듐 전구체 가압 도징 단계 즉, 상기 인듐 전구체 공급 단계(MD1)와 상기 인듐 전구체 노출 단계(ME1)에서 인듐 전구체 가스는 기판 혹은 기판 상에 기 형성된 층 일 예로서, 상기 제1 배리어층(140)의 표면에 화학흡착(chemisorption) 및 자기포화반응(self-saturated reaction)에 의해 증착될 수 있다. 상기 인듐 전구체 가스의 화학 흡착과 자기포화반응은 가압된 환경 구체적으로, 라미나 플로우 환경이 아닌 가압된 정체 환경(stagnant environment)에서 진행되므로, 상기 인듐 전구체 가스의 기판 혹은 기판 상에 기 형성된 층의 표면에의 화학 흡착률 혹은 표면 커버리지가 크게 향상될 수 있다.In the indium precursor pressurized dosing step, that is, the indium precursor supply step (MD 1 ) and the indium precursor exposure step (ME 1 ), the indium precursor gas is a substrate or a pre-formed layer on the substrate, as an example, the first barrier layer 140 ) can be deposited on the surface by chemisorption and self-saturated reaction. Since the chemical adsorption and self-saturation reaction of the indium precursor gas proceeds in a pressurized environment, specifically, in a pressurized stagnant environment rather than a lamina flow environment, the substrate of the indium precursor gas or the layer formed on the substrate The rate of chemisorption or surface coverage on the surface can be greatly improved.

인듐 전구체 퍼지 단계(MPIndium precursor purge step (MP 1One ))

이 후, 챔버를 퍼지시킬 수 있다. 구체적으로, 퍼지 가스를 챔버 내의 기판 표면 상으로 흘려보내 기판의 표면에 흡착되지 못한 과잉 인듐 전구체 가스 및 인듐 전구체 가스와 기판 표면 사이의 반응에 의해 생성된 반응 산물을 제거할 수 있다. 이 때, 퍼지 가스는 불활성 가스로 불활성 가스는 예를 들어, 아르곤(Ar), 질소(N2) 또는 이들의 조합인 가스를 구비할 수 있다.After this, the chamber may be purged. Specifically, the purge gas may be flowed onto the surface of the substrate in the chamber to remove excess indium precursor gas that has not been adsorbed on the surface of the substrate and a reaction product generated by a reaction between the indium precursor gas and the substrate surface. In this case, the purge gas is an inert gas, and the inert gas may include, for example, argon (Ar), nitrogen (N 2 ), or a combination thereof.

상기 인듐 전구체 서브 사이클들을 다수회 수행할 때(M-SC1, M-SC2, … M-SCn, n≥2), 도 16에 도시된 것과 같은 실시예에서는 인듐 전구체 가압 도징 단계들(MD1, MD2, … MDn, ME1, ME2, … MEn, n≥2)에서의 반응압력(PM)은 실질적으로 동일할 수 있고, 도 17에 도시된 것과 같은 실시예에서는 인듐 전구체 가압 도징 단계들(MD1, MD2, … MDn, ME1, ME2, … MEn, n≥2)에서의 반응압력(PM1, PM2, PM3)은 서로 다를 수 있다. 도 17에서는 인듐 전구체 가압 도징 단계들(MD1, MD2, … MDn, ME1, ME2, … MEn, n≥2)의 횟수가 증가할수록 반응압력(PM1, PM2, PM3)을 점차 증가시키는 것으로 도시하였으나, 이에 한정되지 않고 반응압력은 점차 감소할 수도 있다.When performing the indium precursor sub-cycles multiple times (M-SC 1 , M-SC 2 , ... M-SC n , n≥2), in the embodiment as shown in FIG. 16 , the indium precursor pressurized dosing steps ( The reaction pressure (P M ) at MD 1 , MD 2 , ... MD n , ME1 , ME2 , ... MEn, n ≥ 2) may be substantially the same, and in an embodiment such as that shown in FIG. 17 , the indium precursor is pressed The reaction pressures P M1 , P M2 , P M3 in the dosing steps MD 1 , MD 2 , ... MD n , ME1 , ME2 , ... MEn, n≥2 may be different from each other. In FIG. 17, as the number of indium precursor pressurized dosing steps (MD 1 , MD 2 , ... MD n , ME1, ME2, ... MEn, n≥2) increases, the reaction pressure (P M1 , P M2 , P M3 ) is gradually increased. Although illustrated as increasing, the reaction pressure is not limited thereto and the reaction pressure may be gradually decreased.

반응 가스 도징 단계(ODReaction gas dosing step (OD) 1One , OE, OE 1One ))

반응 가스 도징 단계는 반응 가스 공급 단계(OD1)와 반응 가스 노출 단계(OE1)를 구비할 수 있으나, 반응 가스 노출 단계(OE1)는 경우에 따라 생략될 수도 있다.The reactant gas dosing step may include a reactant gas supply step OD 1 and a reactant gas exposure step OE 1 , but the reactant gas exposure step OE 1 may be omitted in some cases.

반응 가스 공급 단계(OD1)에서는 반응 가스를 상기 챔버 내로 공급하여 상기 기판 상에 흡착된 인듐 전구체와 반응시킬 수 있다. 일 실시예에서, 챔버의 가스 유출구를 닫은 상태에서, 반응 가스를 챔버 내로 공급할 수 있고, 공급되는 반응가스는 캐리어 가스없이 공급될 수 있다. 상기 반응 가스는 가스 유출구가 닫긴 상태에서 공급되므로, 상기 챔버 내에 축적되면서 상기 챔버 내의 압력을 증가시킬 수 있다. 상기 반응 가스는 상기 챔버의 압력이 반응압력(POX)에 이를 때까지 공급될 수 있다. 반응압력 즉, 반응 가스의 압력은 백 mTorr 내지 십 Torr의 범위, 구체적으로 100 mTorr 내지 10 Torr, 1 내지 8 Torr, 3 내지 7 Torr, 또는 4 내지 6 Torr 일 수 있다.In the reaction gas supply step (OD 1 ), the reaction gas may be supplied into the chamber to react with the indium precursor adsorbed on the substrate. In one embodiment, in a state in which the gas outlet of the chamber is closed, the reaction gas may be supplied into the chamber, and the supplied reaction gas may be supplied without a carrier gas. Since the reaction gas is supplied while the gas outlet is closed, it is possible to increase the pressure in the chamber while accumulating in the chamber. The reaction gas may be supplied until the pressure of the chamber reaches the reaction pressure ( PO OX ). The reaction pressure, that is, the pressure of the reaction gas may be in the range of one hundred mTorr to ten Torr, specifically, 100 mTorr to 10 Torr, 1 to 8 Torr, 3 to 7 Torr, or 4 to 6 Torr.

반응 가스 노출 단계(OE1)에서는 반응압력(POX)에 이르면 소정 시간 챔버를 밀폐시킬 수 있다. In the reaction gas exposure step (OE 1 ), when the reaction pressure ( PO OX ) is reached, the chamber may be closed for a predetermined time.

이와 같이, 상기 반응 가스와 상기 인듐 전구체층의 반응은 가압된 환경 구체적으로, 라미나 플로우 환경이 아닌 가압된 정체 환경(stagnant environment)에서 진행될 수 있다. 그러나, 이에 한정되지 않고 반응 가스는 가스 유출구를 연 상태에서 공급되어 챔버 내에서 라미나 플로우를 형성한 상태에서 상기 인듐 전구체층과 반응할 수도 있다. As such, the reaction of the reaction gas and the indium precursor layer may be performed in a pressurized environment, specifically, in a pressurized stagnant environment rather than a lamina flow environment. However, the present invention is not limited thereto, and the reactive gas may be supplied in a state in which the gas outlet is opened to react with the indium precursor layer while forming a lamina flow in the chamber.

상기 반응 가스 가압 도징 단계 즉, 상기 반응 가스 공급 단계(OD1)와 상기 반응 가스 노출 단계(OE1)에서 반응 가스는 산화제일 수 있고, 산화제는 H2O, H2O2, O2, 또는 O3일 수 있으나 이에 한정되는 것은 아니다. 일 구체예에서, 상기 산화제는 H2O2일 수 있다. In the reaction gas pressurized dosing step, that is, the reaction gas supply step (OD 1 ) and the reaction gas exposure step (OE 1 ), the reaction gas may be an oxidizing agent, and the oxidizing agent is H 2 O, H 2 O 2 , O 2 , Or O 3 It may be, but is not limited thereto. In one embodiment, the oxidizing agent may be H 2 O 2 .

반응가스 퍼지 단계 (OPReaction gas purge step (OP 1One ))

이 후, 챔버를 퍼지시킬 수 있다. 구체적으로, 퍼지 가스를 기판 표면 상으로 흘려보내 인듐 전구체층과 반응하지 못한 과잉 반응 가스 및 반응 가스와 인듐 전구체 사이의 반응에 의해 생성된 반응 산물을 제거할 수 있다. 이 때, 퍼지 가스는 불활성 가스로 불활성 가스는 예를 들어, 아르곤(Ar), 질소(N2) 또는 이들의 조합인 가스를 구비할 수 있다.After this, the chamber may be purged. Specifically, the purge gas may be flowed onto the substrate surface to remove excess reactive gas that did not react with the indium precursor layer and a reaction product generated by the reaction between the reactive gas and the indium precursor. In this case, the purge gas is an inert gas, and the inert gas may include, for example, argon (Ar), nitrogen (N 2 ), or a combination thereof.

상기 반응 가스 서브 사이클들을 다수회 수행할 때(O-SC1, O-SC2, … O-SCn, n≥2), 도 16에 도시된 것과 같은 실시예에서는 반응 가스 가압 도징 단계들(OD1, OD2, … ODn, OE1, OE2, … OEn, n≥2)에서의 반응압력(POX)은 실질적으로 동일할 수 있고, 도 17에 도시된 것과 같은 실시예에서는 반응 가스 가압 도징 단계들(OD1, OD2, … ODn, OE1, OE2, … OEn, n≥2)에서의 반응압력(POX1, POX2, POX3)은 서로 다를 수 있다. 도 17에서는 반응 가스 가압 도징 단계들(OD1, OD2, … ODn, OE1, OE2, … OEn, n≥2)의 횟수가 증가할수록 반응압력(POX1, POX2, POX3)을 점차 증가시키는 것으로 도시하였으나, 이에 한정되지 않고 반응압력은 점차 감소할 수도 있다.When performing the reaction gas subcycles multiple times (O-SC 1 , O-SC 2 , ... O-SC n , n≥2), in an embodiment such as that shown in FIG. 16 , the reaction gas pressurization dosing steps ( OD 1 , OD 2 , ... OD n , OE 1 , OE 2 , ... OE n , n ≥ 2), the reaction pressure ( PO OX ) may be substantially the same, and in the embodiment shown in FIG. 17 , The reaction pressures (P OX1 , P OX2 , P OX3 ) in the reaction gas pressurized dosing steps (OD 1 , OD 2 , ... OD n , OE 1 , OE 2 , ... OE n , n≥2) may be different from each other . In FIG. 17, as the number of reaction gas pressurization dosing steps (OD 1 , OD 2 , ... OD n , OE 1 , OE 2 , ... OE n , n≥2) increases, the reaction pressure (P OX1 , P OX2 , P OX3 ) ) is shown to be gradually increased, but the present invention is not limited thereto, and the reaction pressure may be gradually decreased.

상기 인듐 전구체 단위 사이클(M-UC) 1회와 상기 반응 가스 단위 사이클(O-UC) 1회를 수행하였을 때, 상기 인듐 산화물 액티브층(150) 즉, 인듐 산화물층의 두께는 약 2 내지 5 Å 구체적으로 2.5 내지 3.5 Å의 두께로 형성될 수 있다. 이 후, 상기 인듐 전구체 단위 사이클(M-UC)과 상기 산화제 단위 사이클(O-UC)을 교호적으로 반복 수행할 수 있다. 반복 수행의 횟수는 상기 금속 산화물층 즉, 인듐 산화물 액티브층(150)의 최종 두께를 결정할 수 있다. When the indium precursor unit cycle (M-UC) and the reactive gas unit cycle (O-UC) are performed once, the indium oxide active layer 150 , that is, the indium oxide layer has a thickness of about 2 to 5 Å Specifically, it may be formed to a thickness of 2.5 to 3.5 Å. Thereafter, the indium precursor unit cycle (M-UC) and the oxidizer unit cycle (O-UC) may be alternately repeated. The number of repetitions may determine the final thickness of the metal oxide layer, that is, the indium oxide active layer 150 .

이와 같이 형성된 인듐 산화물 액티브층(150)은 적어도 반응압력을 높힌 가압된 정체 환경(stagnant environment)에서 인듐 전구체 가스의 흡착이 진행되었기 때문에, 이는 일반 ALD법 즉, 가압된 환경이 아닌 라미나 플로우 환경에서 인듐 전구체를 도징할 경우 얻어지는 약 1Å의 두께 대비 매우 큰 단위 사이클당 두께를 얻을 수 있고 나아가, 표면 거칠기가 수 Å (RMS, Root Mean Square) 정도로 매우 낮은 값을 나타내는 등 우수한 표면 몰폴러지를 나타낼 수 있다.Since the indium oxide active layer 150 thus formed has adsorption of the indium precursor gas in at least a pressurized stagnant environment in which the reaction pressure is increased, this is a general ALD method, that is, a lamina flow environment rather than a pressurized environment. In the case of dosing the indium precursor, it is possible to obtain a very large thickness per unit cycle compared to the thickness of about 1 Å obtained, and furthermore, the surface roughness shows a very low value of several Å (RMS, Root Mean Square), indicating excellent surface morphology. can

또한, 제조된 인듐 산화물 액티브층 즉, 인듐 전구체 가압 도징 단계를 포함하여 제조된 인듐 산화물 액티브층은 도 2a와 도 2b에서 도시된 바와 같이 비정질 영역 혹은 비정질 매트릭스(AM_R) 내에 결정질 영역(NC_R)이 아일랜드 형상(island shape)으로 불규칙하게 분산되어 배치된 막으로 형성될 수 있고, 이는 도 3 및 도 4를 통해 설명된 바와 같이 양자화된 전도성 상태, 보다 구체적으로는 모빌리티 엣지(Ec) 보다 높은 에너지에서 양자화된 익스텐디드 상태 혹은 양자화된 전도 상태를 제공할 수 있다.In addition, the prepared indium oxide active layer, that is, the indium oxide active layer prepared including the indium precursor pressure dosing step, has an amorphous region or a crystalline region NC_R in the amorphous matrix AM_R as shown in FIGS. 2A and 2B . It can be formed as a film arranged irregularly in an island shape, which is a quantized conductive state, more specifically, at a higher energy than the mobility edge (Ec) as described through FIGS. 3 and 4 . It can provide a quantized extended state or a quantized conduction state.

제2 배리어층 형성 단계(S130)Forming a second barrier layer (S130)

제1 인듐 산화물 액티브층(150) 상에 제2 배리어층(160)이 증착될 수 있다. 상기 제2 배리어층(160)은 인듐 산화물 액티브층(150) 대비 큰 밴드갭을 가져 인듐 산화물 액티브층(150)을 양자우물 구조로 만들 수 있다. 제2 배리어층(160)은 앞서 설명한 제1 배리어층(140)과 거의 동일한 방법(S110)에 의해 형성할 수 있으므로, 구체적인 설명을 생략하기로 한다. 그러나, 이에 한정되지 않고, 상기 제2 배리어층(160)은 도 5를 참조하여 설명한 바와 같이 게이트 전극에 게이트 전압이 걸릴 때 제1 인듐 산화물 액티브층(150)과 제2 인듐 산화물 액티브층(170)이 서로 구분되는 턴-온 전압을 가질 수 있도록 적절한 전압강하를 제공할 수 있는 절연막이면, 상기 제1 배리어층(140)과는 다른 유무기 복합막이거나 혹은 유기막 또는 무기막일 수 있다.A second barrier layer 160 may be deposited on the first indium oxide active layer 150 . The second barrier layer 160 has a larger bandgap than the indium oxide active layer 150 , so that the indium oxide active layer 150 may have a quantum well structure. Since the second barrier layer 160 can be formed by the same method ( S110 ) as the first barrier layer 140 described above, a detailed description thereof will be omitted. However, the present invention is not limited thereto, and the second barrier layer 160 includes the first indium oxide active layer 150 and the second indium oxide active layer 170 when a gate voltage is applied to the gate electrode as described with reference to FIG. 5 . ) is an insulating layer capable of providing an appropriate voltage drop to have turn-on voltages distinct from each other, and may be an organic/inorganic composite layer different from the first barrier layer 140 , or an organic or inorganic layer.

제2 인듐 산화물 액티브층 형성 단계(S140)Forming a second indium oxide active layer (S140)

제2 배리어층(160) 상에 제2 인듐 산화물 액티브층(170)이 증착될 수 있다. 제2 인듐 산화물 액티브층은 앞서 설명한 제1 인듐 산화물 액티브층과 거의 동일한 방법(S120)에 의해 형성할 수 있으므로, 구체적인 설명을 생략하기로 한다. A second indium oxide active layer 170 may be deposited on the second barrier layer 160 . Since the second indium oxide active layer can be formed by the same method ( S120 ) as the first indium oxide active layer described above, a detailed description thereof will be omitted.

이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.Hereinafter, a preferred experimental example (example) is presented to help the understanding of the present invention. However, the following experimental examples are only for helping understanding of the present invention, and the present invention is not limited by the following experimental examples.

인듐 산화물 박막 제조예Indium oxide thin film preparation example

도 18은 본 제조예에 따른 인듐 산화물 단위층 제조를 위한 단위 사이클의 파라미터들을 정리하여 나타낸 표이다.18 is a table summarizing parameters of a unit cycle for manufacturing an indium oxide unit layer according to Preparation Example.

가스 유입구와 가스 유출구를 구비하는 챔버 내에 실리콘 기판을 로딩하고, 챔버를 125 ℃로 가열하였다. 가스 유출구를 닫은 상태에서, 상기 가스 유입구를 통해 상기 기판 상에 인듐 전구체인 [1,1,1-trimethyl-N-(trimethylsilyl)silanaminato]indium (InCA-1)를 공급하였다(인듐 전구체 공급 단계). 이 때, 상기 인듐 전구체는 캐리어 가스 없이 공급되고, 챔버 내의 압력이 0.35 Torr에 이를 때까지 공급하였다. 이 후, 챔버 유입구도 닫아 챔버 압력을 0.35 Torr로 유지한 상태에서 상기 기판 표면 상에 상기 인듐 전구체를 5초간 반응시켰다(인듐 전구체 노출 단계). 이 후, 가스 유입구와 가스 유출구를 모두 연 상태에서 가스 유입구로 퍼지 가스인 아르곤을 100초간 공급하여 반응부산물 및 잔여반응가스를 퍼지하였다(인듐 전구체 퍼지 단계). 상기 인듐 전구체 공급 단계, 상기 인듐 전구체 노출 단계, 및 상기 인듐 전구체 퍼지 단계는 인듐 전구체 서브 사이클을 구성하고, 상기 인듐 전구체 서브 사이클을 4회 반복 수행하여 인듐 원자층을 형성하였다.A silicon substrate was loaded into a chamber having a gas inlet and a gas outlet, and the chamber was heated to 125°C. In a state in which the gas outlet was closed, [1,1,1-trimethyl-N-(trimethylsilyl)silanaminato]indium (InCA-1), an indium precursor, was supplied to the substrate through the gas inlet (indium precursor supply step) . At this time, the indium precursor was supplied without a carrier gas, and was supplied until the pressure in the chamber reached 0.35 Torr. Thereafter, the indium precursor was reacted on the substrate surface for 5 seconds while the chamber inlet was also closed and the chamber pressure was maintained at 0.35 Torr (indium precursor exposure step). Thereafter, argon as a purge gas was supplied to the gas inlet for 100 seconds while both the gas inlet and the gas outlet were opened to purify the reaction byproducts and the residual reaction gas (indium precursor purge step). The indium precursor supply step, the indium precursor exposure step, and the indium precursor purge step constitute an indium precursor subcycle, and the indium precursor subcycle was repeated four times to form an indium atomic layer.

이 후, 가스 유출구를 닫은 상태에서, 상기 가스 유입구를 통해 상기 인듐 원자층 상에 산화제인 H2O2를 공급하였다. 이 때, 상기 산화제는 캐리어 가스 없이 공급되고, 챔버 내의 압력이 5 Torr에 이를 때까지 공급하였다(반응 가스 공급 단계). 이 후, 챔버 유입구도 닫아 챔버 압력을 5 Torr 로 유지한 상태에서 상기 인듐 원자층 표면 상에 H2O2를 5초간 반응시켰다(반응 가스 노출 단계). 이 후, 가스 유입구와 가스 유출구를 모두 연 상태에서 가스 유입구로 퍼지 가스인 아르곤을 50초간 공급하여 반응부산물 및 잔여반응가스를 퍼지하였다(반응 가스 퍼지 단계). 상기 반응 가스 공급 단계, 상기 반응 가스 노출 단계, 및 상기 반응 가스 퍼지 단계는 반응 가스 서브 사이클을 구성하고, 상기 반응 가스 서브 사이클을 4회 반복 수행하여 상기 인듐 원자층 상에 산소 원자층을 형성하였다. 이에 따라, 인듐 산화물 단위층이 형성되었다.Thereafter, in a state in which the gas outlet was closed, an oxidizing agent H 2 O 2 was supplied on the indium atomic layer through the gas inlet. At this time, the oxidizing agent was supplied without a carrier gas, and was supplied until the pressure in the chamber reached 5 Torr (reaction gas supply step). Thereafter, H 2 O 2 was reacted on the surface of the indium atomic layer for 5 seconds while maintaining the chamber pressure at 5 Torr by closing the chamber inlet (reaction gas exposure step). Thereafter, argon as a purge gas was supplied to the gas inlet for 50 seconds while both the gas inlet and the gas outlet were opened to purify the reaction by-products and the residual reaction gas (reaction gas purge step). The reaction gas supply step, the reaction gas exposure step, and the reaction gas purge step constitute a reaction gas subcycle, and the reaction gas subcycle was repeated four times to form an oxygen atomic layer on the indium atomic layer. . Accordingly, an indium oxide unit layer was formed.

상기 4회의 인듐 전구체 서브 사이클들과 상기 4회의 반응 가스 서브 사이클들은 인듐 산화물 박막 제조를 위한 단위 사이클을 구성한다. 단위 사이클당 생성된 인듐 산화물 박막의 두께는 약 2.9 Å이었다.The 4 times of the indium precursor sub-cycles and the 4 times of the reaction gas sub-cycles constitute a unit cycle for manufacturing the indium oxide thin film. The thickness of the indium oxide thin film produced per unit cycle was about 2.9 Å.

도 19는 인듐 산화물 박막 제조예에 따른 인듐 산화물 박막의 단면을 촬영한 TEM(Transmission electron microscopy) 이미지이다. 이 때, 인듐 산화물 박막은 인듐 산화물 박막 제조예에서 기술된 단위 사이클을 12회 수행하여 얻은 약 3.5nm의 두께를 갖는 박막이다.19 is a transmission electron microscopy (TEM) image of a cross-section of an indium oxide thin film according to Preparation Example of an indium oxide thin film. At this time, the indium oxide thin film is a thin film having a thickness of about 3.5 nm obtained by performing the unit cycle described in Preparation Example of the indium oxide thin film 12 times.

도 19를 참조하면, 인듐 산화물(In2O3) 박막은 수nm 일 예로서, 약 1 내지 3nm의 직경을 갖는 결정 방향이 서로 다른 결정입자들이 비정질 매트릭스 내에 분산되어 배치된 것을 알 수 있다.Referring to FIG. 19 , the indium oxide (In 2 O 3 ) thin film is an example of several nm, and it can be seen that crystal grains having different crystal directions and having a diameter of about 1 to 3 nm are dispersed in an amorphous matrix.

멀티레벨 소자 제조예Multi-level device manufacturing example

300nm 두께의 실리콘 웨이퍼를 기판으로 준비하고, 실리콘 웨이퍼 상에 섀도우 마스크를 사용한 열기상증착법을 사용하여 70nm 두께의 알루미늄 게이트 전극을 증착하였다. A 300 nm-thick silicon wafer was prepared as a substrate, and an aluminum gate electrode with a thickness of 70 nm was deposited on the silicon wafer using a hot vapor deposition method using a shadow mask.

게이트 전극 상에 게이트 절연막으로서, 산화 알루미늄(Al2O3)을 증착하였다. Al2O3층은 알루미늄 전구체인 트리에틸알루미늄 (trimethylaluminum (TMA), Aldrich, 97%)과 캐리어 가스인 아르곤의 혼합가스 제공단계, 퍼지 가스인 아르곤 제공단계, 산화제인 H2O와 캐리어 가스인 아르곤의 혼합가스 제공단계, 및 퍼지 가스인 아르곤 제공단계를 구비하는 단위 사이클을 반복하여 형성하였다. As a gate insulating film on the gate electrode, aluminum oxide (Al 2 O 3 ) was deposited. Al 2 O 3 layer is an aluminum precursor triethylaluminum (trimethylaluminum (TMA), Aldrich, 97%) and a mixed gas providing step of argon as a carrier gas, a step of providing argon as a purge gas, H 2 O as an oxidizing agent and a carrier gas A unit cycle including a step of providing a mixed gas of argon and a step of providing argon as a purge gas was repeatedly formed.

상기 게이트 절연막인 Al2O3층 상에 제1 배리어층을 증착하였다. 이를 위하여 TMA 소스 가스와 아르곤의 혼합가스를 2초간 20도의 온도에서 제공하고, 아르곤 퍼지 가스를 20초간 제공하고, 유기전구체인 4MP((4-mercaptophenol) 와 캐리어 가스인 아르곤의 혼합가스를 20초간 75도의 온도에서 제공하고, 아르곤 퍼지 가스를 200초간 제공하는 단위 사이클을 수회 진행하여 약 9nm 두께의 제1 배리어층으로 Al-4MP층을 증착하였다.A first barrier layer was deposited on the Al 2 O 3 layer as the gate insulating layer. For this, a mixed gas of TMA source gas and argon is provided at a temperature of 20 degrees for 2 seconds, an argon purge gas is provided for 20 seconds, and a mixed gas of 4MP ((4-mercaptophenol), an organic precursor, and argon, a carrier gas, is provided for 20 seconds. An Al-4MP layer was deposited as a first barrier layer with a thickness of about 9 nm by performing a unit cycle of providing at a temperature of 75 degrees and providing an argon purge gas for 200 seconds several times.

상기 제1 배리어층 상에 제1 액티브층을 증착하였다. 이를 위하여 상기 인듐 산화물 박막 제조예에 따른 단위 사이클을 12회 수행하여 약 3.5nm의 인듐 산화물 박막을 형성하였다.A first active layer was deposited on the first barrier layer. For this, the indium oxide thin film having a thickness of about 3.5 nm was formed by performing the unit cycle according to the indium oxide thin film preparation example 12 times.

이 후, 상기 제1 배리어층 형성방법과 동일한 방법으로 제2 배리어층을 형성한 후, 제2 배리어층 상에 제1 액티브층 형성방법과 동일한 방법으로 제2 액티브층을 형성하였다.Thereafter, a second barrier layer was formed in the same manner as in the method of forming the first barrier layer, and then a second active layer was formed on the second barrier layer in the same manner as in the method of forming the first active layer.

이 후 섀도우 마스크를 사용한 열기상증착법을 사용하여 70nm 두께의 알루미늄 패턴들을 형성하여 소스 및 드레인 전극을 형성하였다.Thereafter, aluminum patterns having a thickness of 70 nm were formed using a hot vapor deposition method using a shadow mask to form source and drain electrodes.

도 20a 및 도 20b는 멀티레벨소자 제조예에 따라 제조된 멀티레벨 소자의 전달특성을 나타낸 그래프들이다.20A and 20B are graphs illustrating transfer characteristics of a multi-level device manufactured according to a manufacturing example of the multi-level device.

도 20a 및 도 20b를 참조하면, 제조된 멀티레벨 소자는 도 5를 참조하여 설명한 바와 같이, 제1 내지 제3 게이트 전압 범위(R1 내지 R3)를 가지는 것으로 확인되었다. 제1 문턱 전압(VTH1)은 약 0V로 확인되었고, 포화 전압(Vsat)은 약 0.5V로 확인되었으며, 제2 문턱 전압(VTH2)은 약 1.5V로 확인되었다. 따라서, 거의 일정한 전류 크기를 나타내는 중개(intermediate) 전압 범위 즉, 제2 게이트 전압 범위는 약 0.5V에서 1.5V 사이의 영역으로 확인되었다. Referring to FIGS. 20A and 20B , it was confirmed that the manufactured multilevel device has the first to third gate voltage ranges R1 to R3 as described with reference to FIG. 5 . The first threshold voltage V TH1 was confirmed to be about 0V, the saturation voltage V sat was confirmed to be about 0.5V, and the second threshold voltage V TH2 was confirmed to be about 1.5V. Accordingly, the intermediate voltage range, ie, the second gate voltage range, showing a nearly constant current magnitude was identified as a region between about 0.5V and 1.5V.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.Above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications and changes by those skilled in the art within the technical spirit and scope of the present invention This is possible.

Claims (20)

게이트 전극;
상기 게이트 전극에 중첩하는 제1 인듐 산화물 액티브층, 제2 인듐 산화물 액티브층, 및 상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층을 분리하는 배리어층을 포함하는 액티브 구조체; 및
상기 액티브 구조체의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함하되,
상기 제1 인듐 산화물 액티브층에 채널을 형성시키는 문턱 전압과 상기 제2 인듐 산화물 액티브층에 채널을 형성시키는 문턱 전압은 서로 다른 값을 가지고,
상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층 중 적어도 하나의 층은 비정질 매트릭스 내에 복수의 결정립들이 불규칙하게 분산되어 배치된 멀티레벨 소자.
gate electrode;
an active structure including a first indium oxide active layer overlapping the gate electrode, a second indium oxide active layer, and a barrier layer separating the first indium oxide active layer and the second indium oxide active layer; and
including source and drain electrodes electrically connected to both ends of the active structure, respectively,
a threshold voltage for forming a channel in the first indium oxide active layer and a threshold voltage for forming a channel in the second indium oxide active layer have different values;
At least one of the first indium oxide active layer and the second indium oxide active layer is a multi-level device in which a plurality of grains are irregularly dispersed in an amorphous matrix.
청구항 1에 있어서,
상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층 중 적어도 하나의 층은 In2O3층들인 멀티레벨 소자.
The method according to claim 1,
At least one of the first indium oxide active layer and the second indium oxide active layer is In 2 O 3 layers.
청구항 1에 있어서,
상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층 중 적어도 하나의 층은 수 내지 수십 nm의 두께를 갖는 멀티레벨 소자.
The method according to claim 1,
At least one of the first indium oxide active layer and the second indium oxide active layer has a thickness of several to several tens of nm.
삭제delete 청구항 1에 있어서,
상기 결정립들은 수 nm의 평균 직경을 갖는 멀티레벨 소자.
The method according to claim 1,
The crystal grains are multilevel devices having an average diameter of several nm.
청구항 1에 있어서,
상기 게이트 전극에 인가되는 게이트 전압이 양의 방향으로 커질 때,
상기 제1 인듐 산화물 액티브층에 채널이 형성된 후,
상기 제2 인듐 산화물 액티브층에 채널이 형성되기 전에,
상기 제1 인듐 산화물 액티브층에 흐르는 전류는 포화되는 멀티레벨 소자.
The method according to claim 1,
When the gate voltage applied to the gate electrode increases in a positive direction,
After a channel is formed in the first indium oxide active layer,
Before a channel is formed in the second indium oxide active layer,
A multilevel device in which the current flowing through the first indium oxide active layer is saturated.
청구항 1에 있어서,
상기 게이트 전극에 인가되는 게이트 전압이 양의 방향으로 커질 때,
상기 게이트 전압에 대한 상기 액티브 구조체를 흐르는 전류의 비가 제1 기울기를 갖는 제1 게이트 전압 범위, 제1 기울기 대비 낮은 제2 기울기를 갖는 제2 게이트 전압 범위, 및 제2 기울기 대비 높은 제3 기울기를 갖는 제3 게이트 전압 범위로 구분되는 멀티레벨 소자.
The method according to claim 1,
When the gate voltage applied to the gate electrode increases in a positive direction,
A ratio of a current flowing through the active structure to the gate voltage is a first gate voltage range having a first slope, a second gate voltage range having a second slope lower than the first slope, and a third slope higher than the second slope A multilevel device divided by a third gate voltage range having
청구항 7에 있어서,
상기 제2 기울기는 0인 멀티레벨 소자.
8. The method of claim 7,
The second slope is a multi-level device of zero.
청구항 1에 있어서,
상기 배리어층은 제1 배리어층이고,
상기 액티브 구조체는 상기 게이트 전극과 제1 인듐 산화물 액티브층 사이에 배치된 제2 배리어층을 더 포함하여,
상기 제1 인듐 산화물 액티브층은 제1 배리어층과 제2 배리어층 사이에 개재되어 양자우물을 형성하는 멀티레벨 소자.
The method according to claim 1,
The barrier layer is a first barrier layer,
The active structure further comprises a second barrier layer disposed between the gate electrode and the first indium oxide active layer,
The first indium oxide active layer is interposed between the first barrier layer and the second barrier layer to form a quantum well.
청구항 1에 있어서,
상기 배리어층은 적어도 하나의 유기 단분자층을 구비하는 멀티레벨 소자.
The method according to claim 1,
The barrier layer is a multi-level device having at least one organic monolayer.
청구항 10에 있어서,
상기 배리어층이 둘 이상의 유기 단분자층들을 구비하는 경우에, 상기 유기 단분자층들 사이에 배치된 금속 원자층을 더 포함하는 멀티레벨 소자.
11. The method of claim 10,
When the barrier layer includes two or more organic monolayers, the multilevel device further comprising a metal atomic layer disposed between the organic monolayers.
청구항 1에 있어서,
상기 비정질 영역이 가지는 에너지 상태들 중 일부와 상기 결정질 영역이 가지는 에너지 상태들 중 일부가 매칭되어 전도대 내의 모빌리티 엣지보다 높은 에너지에서 양자화된 전도 상태를 제공하는 멀티레벨 소자.
The method according to claim 1,
A multilevel device for providing a quantized conduction state at an energy higher than a mobility edge in a conduction band by matching some of the energy states of the amorphous region and some of the energy states of the crystalline region.
게이트 전극;
상기 게이트 전극에 중첩하는 제1 인듐 산화물 액티브층, 제2 인듐 산화물 액티브층, 및 상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층을 분리하는 배리어층을 포함하는 액티브 구조체; 및
상기 액티브 구조체의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함하되,
상기 제1 인듐 산화물 액티브층에 채널을 형성시키는 문턱 전압과 상기 제2 인듐 산화물 액티브층에 채널을 형성시키는 문턱 전압은 서로 다른 값을 가지고,
상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층 중 적어도 하나의 층은, 면내 X축 방향 및 Y축 방향, 그리고 두께 방향인 Z축 방향으로 양자 구속 효과를 제공하는 멀티레벨 소자.
gate electrode;
an active structure including a first indium oxide active layer overlapping the gate electrode, a second indium oxide active layer, and a barrier layer separating the first indium oxide active layer and the second indium oxide active layer; and
including source and drain electrodes electrically connected to both ends of the active structure, respectively,
a threshold voltage for forming a channel in the first indium oxide active layer and a threshold voltage for forming a channel in the second indium oxide active layer have different values;
At least one layer of the first indium oxide active layer and the second indium oxide active layer provides a quantum confinement effect in an in-plane X-axis direction and a Y-axis direction, and a thickness direction in a Z-axis direction.
게이트 전극;
상기 게이트 전극에 중첩하는 제1 인듐 산화물 액티브층, 제2 인듐 산화물 액티브층, 및 상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층을 분리하는 배리어층을 포함하는 액티브 구조체; 및
상기 액티브 구조체의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함하되,
상기 제1 인듐 산화물 액티브층에 채널을 형성시키는 문턱 전압과 상기 제2 인듐 산화물 액티브층에 채널을 형성시키는 문턱 전압은 서로 다른 값을 가지고,
상기 제1 인듐 산화물 액티브층과 상기 제2 인듐 산화물 액티브층 중 적어도 하나의 층은, 전도대 내의 모빌리티 엣지보다 높은 에너지에서 익스텐디드 상태들을 제1 상태 수로 제공하는 제1 에너지 범위와 익스텐디드 상태들을 제2 상태 수로 제공하는 제2 에너지 범위를 갖되, 상기 제1 에너지 범위와 상기 제2 에너지 범위는 서로 중복되지 않는 멀티레벨 소자.
gate electrode;
an active structure including a first indium oxide active layer overlapping the gate electrode, a second indium oxide active layer, and a barrier layer separating the first indium oxide active layer and the second indium oxide active layer; and
including source and drain electrodes electrically connected to both ends of the active structure, respectively,
a threshold voltage for forming a channel in the first indium oxide active layer and a threshold voltage for forming a channel in the second indium oxide active layer have different values;
At least one of the first indium oxide active layer and the second indium oxide active layer has an extended state and a first energy range providing a first number of extended states at an energy higher than a mobility edge in the conduction band. A multilevel device having a second energy range that provides a second number of states, wherein the first energy range and the second energy range do not overlap each other.
게이트 전극, 상기 게이트 전극에 중첩하는 액티브 구조체, 및 상기 액티브 구조체의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 구비하는 소자의 제조방법에 있어서,
상기 액티브 구조체는, 제1 인듐 산화물 액티브층 형성단계, 상기 제1 인듐 산화물 액티브층 상에 배리어층을 형성하는 배리어층 형성단계, 및 상기 배리어층 상에 제2 인듐 산화물 액티브층을 형성하는 제2 인듐 산화물 액티브층 형성단계를 포함하여 제조되되,
상기 제1 인듐 산화물 액티브층 형성단계와 상기 제2 인듐 산화물 액티브층 형성단계 중 하나의 단계는,
챔버 내에 기판을 투입하고 상기 챔버의 유출구를 닫은 상태에서 인듐 전구체를 공급하여 상기 챔버 내 반응압력을 증가시켜 상기 인듐 전구체를 상기 기판 표면 상에 흡착시키는 인듐 전구체 가압 도징 단계; 인듐 전구체 가압 도징 단계 후, 상기 챔버를 퍼지하는 인듐 전구체 퍼지 단계; 상기 인듐 전구체 퍼지 단계 후, 반응가스를 상기 챔버 내로 공급하여 상기 기판 상에 흡착된 인듐 전구체와 반응시키는 반응가스 공급 단계; 및 상기 반응가스 공급 단계 후, 상기 챔버를 퍼지하는 반응가스 퍼지 단계를 포함하는 단위 사이클을 다수회 진행하는 것을 포함하여, 비정질 매트릭스 내에 복수의 결정립들이 불규칙하게 분산되어 배치된 인듐 산화물 액티브층을 형성하는 멀티레벨 소자 제조방법.
A method of manufacturing a device comprising a gate electrode, an active structure overlapping the gate electrode, and source and drain electrodes electrically connected to both ends of the active structure, respectively,
The active structure may include a first indium oxide active layer forming step, a barrier layer forming step of forming a barrier layer on the first indium oxide active layer, and a second indium oxide active layer forming step on the barrier layer. Manufactured including the step of forming an indium oxide active layer,
One of the first indium oxide active layer forming step and the second indium oxide active layer forming step may include:
an indium precursor pressurized dosing step of increasing a reaction pressure in the chamber by supplying an indium precursor in a state in which the substrate is inserted into the chamber and the outlet of the chamber is closed to adsorb the indium precursor onto the surface of the substrate; an indium precursor purging step of purging the chamber after the indium precursor pressure dosing step; after the indium precursor purging step, a reaction gas supply step of supplying a reaction gas into the chamber to react with the indium precursor adsorbed on the substrate; and performing a unit cycle including a reaction gas purge step of purging the chamber a plurality of times after the reaction gas supply step, wherein a plurality of crystal grains are irregularly dispersed in an amorphous matrix to form an indium oxide active layer A method for manufacturing a multi-level device.
청구항 15에 있어서,
상기 인듐 전구체 가압 도징 단계와 상기 인듐 전구체 퍼지 단계는 인듐 전구체 서브 사이클을 구성하고,
상기 반응가스 공급 단계 전에, 상기 인듐 전구체 서브 사이클을 다수회 수행하는 멀티레벨 소자 제조방법.
16. The method of claim 15,
The indium precursor pressurized dosing step and the indium precursor purge step constitute an indium precursor subcycle,
Before the step of supplying the reaction gas, a multi-level device manufacturing method of performing the indium precursor sub-cycle a plurality of times.
청구항 15에 있어서,
상기 반응가스 공급단계는
상기 챔버의 유출구를 닫은 상태에서 상기 반응가스를 공급하여 상기 챔버 내 반응압력을 증가시킨 상태에서 진행하는 반응가스 가압 도징 단계로 진행하는 멀티레벨 소자 제조방법.
16. The method of claim 15,
The reaction gas supply step is
A method of manufacturing a multi-level device in which the reaction gas pressurized dosing step proceeds in a state in which the reaction pressure in the chamber is increased by supplying the reaction gas in a state in which the outlet of the chamber is closed.
청구항 17에 있어서,
상기 반응가스 가압 도징 단계와 상기 반응가스 퍼지 단계는 반응가스 서브 사이클을 구성하고,
상기 단위 사이클은 상기 반응가스 서브 사이클을 연속하여 다수회 수행하는 것을 포함하는 멀티레벨 소자 제조방법.
18. The method of claim 17,
The reaction gas pressure dosing step and the reaction gas purge step constitute a reaction gas subcycle,
The unit cycle includes continuously performing the reaction gas subcycle a plurality of times.
청구항 15에 있어서,
상기 배리어층은 분자층 증착법을 사용하여 형성한 적어도 하나의 유기 단분자층을 구비하는 멀티레벨 소자 제조방법.
16. The method of claim 15,
The barrier layer is a multi-level device manufacturing method comprising at least one organic monolayer formed using a molecular layer deposition method.
청구항 15에 있어서,
상기 인듐 전구체는 인듐과 [((C1-C5)알킬)n실릴]m아미노기(n은 1, 2, 또는 3이고 m은 1 또는 2)인 리간드를 구비하는 인듐-유기화합물인 멀티레벨 소자 제조방법.
16. The method of claim 15,
The indium precursor is an indium-organic compound having a ligand that is indium and [((C 1 -C 5 )alkyl) n silyl] m amino groups (n is 1, 2, or 3 and m is 1 or 2). Multilevel Device manufacturing method.
KR1020190160646A 2018-12-12 2019-12-05 Multilevel Element haiving Indium Oxide Semiconductor Layer and the Manufacturing Method of the Elmement KR102276295B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180160165 2018-12-12
KR20180160165 2018-12-12

Publications (2)

Publication Number Publication Date
KR20200073132A KR20200073132A (en) 2020-06-23
KR102276295B1 true KR102276295B1 (en) 2021-07-13

Family

ID=71138440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190160646A KR102276295B1 (en) 2018-12-12 2019-12-05 Multilevel Element haiving Indium Oxide Semiconductor Layer and the Manufacturing Method of the Elmement

Country Status (1)

Country Link
KR (1) KR102276295B1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161965A (en) * 1993-12-10 1995-06-23 Fujitsu Ltd Semiconductor device and multivalued logical circuit
US7544572B2 (en) * 2005-11-30 2009-06-09 Advanced Micro Devices, Inc. Multi-operational mode transistor with multiple-channel device structure
KR102196949B1 (en) * 2013-03-29 2020-12-30 엘지디스플레이 주식회사 Thin film transistor, method for manufacturing the same and display device comprising the same
KR101629696B1 (en) * 2014-07-21 2016-06-13 한국화학연구원 Novel indium derivatives, its preparation method and the thin film using the same
KR102077819B1 (en) * 2017-04-21 2020-02-14 한양대학교 산학협력단 Thin Film Transistor, and the Manufacturing Method of the same

Also Published As

Publication number Publication date
KR20200073132A (en) 2020-06-23

Similar Documents

Publication Publication Date Title
KR100550641B1 (en) Dielectric layer alloyed hafnium oxide and aluminium oxide and method for fabricating the same
US11177449B2 (en) P-type semiconductor layer, P-type multilevel element, and manufacturing method for the element
Kim et al. Atomic layer deposition for nanoscale oxide semiconductor thin film transistors: review and outlook
KR102265038B1 (en) P-Type Semiconductor Layer, P-Type Multilevel Element and the Manufacturing Method of the Emement
KR102276293B1 (en) Ambipolar Multilevel Element
KR102618332B1 (en) P-type multilevel element including Tellurium layers as active layers
KR102276295B1 (en) Multilevel Element haiving Indium Oxide Semiconductor Layer and the Manufacturing Method of the Elmement
US10985247B2 (en) Layer, multilevel element, method for fabricating multilevel element, and method for driving multilevel element
Chan et al. Nonvolatile Memory Effect in Indium Gallium Arsenide-Based Metal–Oxide–Semiconductor Devices Using II–VI Tunnel Insulators
KR102250003B1 (en) Layer, Multilevel Element, the Manufacturing Method thereof, the Operating Method thereof
KR102434741B1 (en) Thin Film Transistor
US11985835B2 (en) Film structure, element, and multilevel element
JP7207784B2 (en) Membrane structures, devices and multilevel devices
KR102430533B1 (en) Semiconductor device including high dielectric constant aluminium oxide layer
KR20230155963A (en) Hydrogen Resistant Thin Film Transistor and Manufacturing Method Thereof
KR20230058333A (en) Method for Enhancement of Charge Mobility by Passivation Using Amorphous Hydrocarbon Thin Films
KR20120077952A (en) Production method of silicide nanowire having ruthenium capping layer
Thin ALD Applications Room Premier Ballroom-Session AA-MoP ALD Applications Poster Session

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant