KR102077819B1 - Thin Film Transistor, and the Manufacturing Method of the same - Google Patents
Thin Film Transistor, and the Manufacturing Method of the same Download PDFInfo
- Publication number
- KR102077819B1 KR102077819B1 KR1020180045450A KR20180045450A KR102077819B1 KR 102077819 B1 KR102077819 B1 KR 102077819B1 KR 1020180045450 A KR1020180045450 A KR 1020180045450A KR 20180045450 A KR20180045450 A KR 20180045450A KR 102077819 B1 KR102077819 B1 KR 102077819B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- metal monoatomic
- monoatomic layer
- stabilization
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000010410 layer Substances 0.000 claims abstract description 311
- 229910052751 metal Inorganic materials 0.000 claims abstract description 167
- 239000002184 metal Substances 0.000 claims abstract description 167
- 230000004888 barrier function Effects 0.000 claims abstract description 66
- 239000002356 single layer Substances 0.000 claims abstract description 16
- 230000006641 stabilisation Effects 0.000 claims description 52
- 238000011105 stabilization Methods 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 31
- 239000002243 precursor Substances 0.000 claims description 25
- 229910052721 tungsten Inorganic materials 0.000 claims description 22
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 21
- 239000010937 tungsten Substances 0.000 claims description 21
- 239000010408 film Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 description 13
- 238000010926 purge Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- BXAVKNRWVKUTLY-UHFFFAOYSA-N 4-sulfanylphenol Chemical compound OC1=CC=C(S)C=C1 BXAVKNRWVKUTLY-UHFFFAOYSA-N 0.000 description 7
- 239000002052 molecular layer Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000000376 reactant Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 4
- 230000002776 aggregation Effects 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005685 electric field effect Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- WSWMGHRLUYADNA-UHFFFAOYSA-N 7-nitro-1,2,3,4-tetrahydroquinoline Chemical compound C1CCNC2=CC([N+](=O)[O-])=CC=C21 WSWMGHRLUYADNA-UHFFFAOYSA-N 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 230000002195 synergetic effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910015275 MoF 6 Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052713 technetium Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
- H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
-
- H01L51/0562—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 일 실시 예에 따른 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극 및 상기 게이트 전극 상에 마련된, 적어도 하나의 층으로 이루어진 금속 단원자층 및 상기 금속 단원자층과 접촉하는 배리어층으로 이루어진 채널층을 포함하여 이루어질 수 있다.The thin film transistor according to an exemplary embodiment of the present invention may include a gate electrode, a source electrode and a drain electrode, and a channel single layer formed on the gate electrode and a metal monolayer formed of at least one layer and a barrier layer in contact with the metal monolayer. It may be made, including.
Description
본 발명은 박막 트랜지스터, 및 그 제조 방법에 관련된 것으로 보다 구체적으로는 금속 단원자층이 채널층으로 동작하는 박막 트랜지스터 및 그 제조 방법에 관련된 것이다.BACKGROUND OF THE
최근 들어 하드웨어나 소프트웨어 적으로 보다 높은 사양의 성능이 요구되고 있다. 이에 보다 빠르고, 용량이 크고, 저 전력의 특성을 가지는 전자 소자에 대한 연구가 활발히 진행되고 있다.Recently, higher specification performance is required in hardware and software. Accordingly, studies on electronic devices having faster, larger capacity, and lower power characteristics have been actively conducted.
그러나, 기존의 MOSFET을 미세화 한다고 하더라도 미세화에는 한계가 있다. 왜냐하면, 미세화 자체에 따른 문제가 발생하기 때문이다. 예를 들어, 집적회로 상의 소자 밀도가 증가함에 따라 고온이 발생하게 되고 이는 소자의 신뢰성을 열화시키는 문제를 야기시키게 된다.However, even if the existing MOSFET is miniaturized, there is a limit to miniaturization. This is because a problem due to miniaturization itself occurs. For example, as device densities on integrated circuits increase, high temperatures occur, which leads to problems that degrade device reliability.
따라서, 다운 스케일링(down scaling)을 통한 접근 방식은 미래에 요구되는 전자 소자의 특성을 달성하기에 근본적인 한계를 가지고 있다. Therefore, an approach through down scaling has fundamental limitations in achieving the characteristics of electronic devices required in the future.
이에 본 발명자들은, 미래 지향적인 소자에 적용될 수 있는 창의적인 소재를 통하여 종래 기술의 문제점을 해결하고자 한다.The present inventors seek to solve the problems of the prior art through a creative material that can be applied to future-oriented devices.
본 발명이 해결하고자 하는 일 기술적 과제는, 금속 단원자층 채널을 포함하는 박막 트랜지스터 및 그 제조 방법을 제공하는 데 있다.One technical problem to be solved by the present invention is to provide a thin film transistor including a metal monoatomic layer channel and a method of manufacturing the same.
본 발명이 해결하고자 하는 다른 기술적 과제는, 고 점멸비를 가지는 박막 트랜지스터, 및 그 제조 방법을 제공하는 데 있다. Another technical problem to be solved by the present invention is to provide a thin film transistor having a high flashing ratio and a manufacturing method thereof.
본 발명이 해결하고자 하는 또 다른 기술적 과제는 고 신뢰성을 가지는 박막 트랜지스터 및 그 제조 방법을 제공하는 데 있다.Another technical problem to be solved by the present invention is to provide a thin film transistor having a high reliability and a method of manufacturing the same.
본 발명의 일 실시 예에 따른 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극 및 상기 게이트 전극 상에 마련된, 적어도 하나의 층으로 이루어진 금속 단원자층 및 상기 금속 단원자층과 접촉하는 배리어층으로 이루어진 채널층을 포함하여 이루어질 수 있다.The thin film transistor according to an exemplary embodiment of the present invention may include a gate electrode, a source electrode and a drain electrode, and a channel single layer formed on the gate electrode and a metal monolayer formed of at least one layer and a barrier layer in contact with the metal monolayer. It may be made, including.
일 실시 예에 따르면, 상기 게이트 전극에 게이트 전압이 인가되는 경우, 상기 채널층을 통하여 상기 소스 전극과 상기 드레인 전극 간에 전류가 흐를 수 있다.According to an embodiment, when a gate voltage is applied to the gate electrode, a current may flow between the source electrode and the drain electrode through the channel layer.
일 실시 예에 따르면, 상기 금속 단원자층은 상기 게이트 전극에 인가되는 게이트 전압에 따라 채널로 동작할 수 있다.According to an embodiment, the metal monoatomic layer may operate as a channel according to a gate voltage applied to the gate electrode.
일 실시 예에 따르면, 상기 금속 단원자층이 텅스텐으로 이루어진 경우, 상기 금속 단원자층은 3층 이상 6층 이하로 이루어질 수 있다.According to an embodiment, when the metal monoatomic layer is made of tungsten, the metal monoatomic layer may be made of three or more layers and six or less layers.
일 실시 예에 따르면, 상기 금속 단원자층과 직접 계면하는 안정화층을 더 포함하며, 상기 금속 단원자층과 상기 안정화층의 결합에도, 상기 금속 단원자층의 금속성(metallic property)은 유지될 수 있다.According to an embodiment, the method may further include a stabilization layer directly interfacing with the metal monoatomic layer. Even when the metal monoatomic layer and the stabilization layer are coupled, the metallic property of the metal monoatomic layer may be maintained.
일 실시 예에 따르면, 상기 금속 단원자층은 이차원(2 dimensional) 층상 구조를 가지고, 상기 금속 단원자층 상에 마련된 안정화층을 더 포함하며, 상기 안정화층은 상기 금속 단원자층의 이차원 층상 구조의 구조적 형태를 유지시킬 수 있다.According to one embodiment, the metal monoatomic layer has a two-dimensional layer structure, and further comprises a stabilization layer provided on the metal monoatomic layer, the stabilization layer is a structural form of a two-dimensional layer structure of the metal monoatomic layer Can be maintained.
일 실시 예에 따르면, 상기 배리어층은 무기물로 이루어질 수 있다.According to one embodiment, the barrier layer may be made of an inorganic material.
일 실시 예에 따르면, 상기 배리어층은 ZnO로 이루어질 수 있다.According to one embodiment, the barrier layer may be made of ZnO.
일 실시 예에 따르면, 상기 배리어층은 상기 소스 전극 및 상기 드레인 전극과 상기 금속 단원자층 사이에 마련되되, 상기 배리어층은 상기 소스 전극 및 상기 드레인 전극과 쇼트키 배리어를 형성할 수 있다.In an embodiment, the barrier layer may be provided between the source electrode, the drain electrode, and the metal monoatomic layer, and the barrier layer may form a schottky barrier with the source electrode and the drain electrode.
일 실시 예에 따르면, 상기 소스 전극 및 상기 드레인 전극과 상기 배리어층 사이에 마련된 제2 안정화층을 더 포함할 수 있다.According to an embodiment, the method may further include a second stabilization layer provided between the source electrode, the drain electrode, and the barrier layer.
일 실시 예에 따르면, 상기 게이트 전극 상에 마련된 게이트 절연막을 더 포함하며, 상기 게이트 절연막과 상기 금속 단원자층 사이에 마련된 제1 안정화층을 더 포함할 수 있다.According to an embodiment, the semiconductor device may further include a gate insulating layer formed on the gate electrode, and may further include a first stabilization layer provided between the gate insulating layer and the metal monoatomic layer.
일 실시 예에 따르면, 상기 게이트 전극 상에 상기 소스 전극 및 상기 드레인 전극이 마련되고, 상기 소스 전극 및 상기 드레인 전극과 같은 레벨에 상기 금속 단원자층이 마련되고, 상기 소스 전극 및 상기 드레인 전극 상에 상기 배리어층이 마련될 수 있다.According to one embodiment, the source electrode and the drain electrode is provided on the gate electrode, the metal monoatomic layer is provided on the same level as the source electrode and the drain electrode, on the source electrode and the drain electrode The barrier layer may be provided.
본 발명의 일 실시 예에 따른 박막 트랜지스터는 적어도 하나의 층으로 이루어진 금속 단원자층, 상기 금속 단원자층 상에 마련된 배리어층 및 상기 배리어층 상에 마련된 안정화층으로 이루어진 채널층을 포함할 수 있다.The thin film transistor according to an exemplary embodiment of the present invention may include a channel monolayer formed of at least one layer, a barrier layer provided on the metal monolayer, and a stabilization layer provided on the barrier layer.
본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법은, 가압 분위기에서, 원자층성장법(atomic layer deposition, ALD)을 통하여, 금속 단원자층을 형성하는 단계 및 상기 금속 단원자층 상에, 쇼트키 배리어를 형성하는 배리어층을 형성하는 단계를 포함할 수 있다.In a method of manufacturing a thin film transistor according to an embodiment of the present invention, forming a monoatomic layer through atomic layer deposition (ALD) in a pressurized atmosphere and on the metal monoatomic layer, the Schottky Forming a barrier layer forming a barrier.
일 실시 예에 따르면, 상기 금속 단원자층 및 상기 배리어층은 채널층을 이룰 수 있다.According to an embodiment, the metal monoatomic layer and the barrier layer may form a channel layer.
일 실시 예에 따르면, 상기 금속 단원자층을 형성하는 단계는, 상기 금속 단원자층이 반도체 특성을 가지는 두께를 가지도록 수회 반복될 수 있다.According to an embodiment, the forming of the metal monoatomic layer may be repeated several times so that the metal monoatomic layer has a thickness having semiconductor characteristics.
일 실시 예에 따르면, 상기 금속 단원자층을 형성하는 단계의 횟수가 증가할수록 가압의 세기가 세질 수 있다.According to one embodiment, the strength of the pressure may be increased as the number of steps of forming the metal monoatomic layer increases.
일 실시 예에 따르면, 상기 금속 단원자층을 형성하는 단계는, 챔버 내를 밀폐시킨 상태에서 금속 전구체로 이루어진 금속 전구체 가스를 제공하는 단계를 포함할 수 있다.According to an embodiment, the forming of the metal monoatomic layer may include providing a metal precursor gas made of a metal precursor in a sealed state in the chamber.
본 발명의 일 실시 예에 따른 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극 및 상기 게이트 전극 상에 마련된, 적어도 하나의 층으로 이루어진 금속 단원자층 및 상기 금속 단원자층과 접촉하는 배리어층으로 이루어진 채널층을 포함하여 이루어질 수 있다.The thin film transistor according to an exemplary embodiment of the present invention may include a gate electrode, a source electrode and a drain electrode, and a channel single layer formed on the gate electrode and a metal monolayer formed of at least one layer and a barrier layer in contact with the metal monolayer. It may be made, including.
이에 따라, 상기 게이트 전극에 게이트 전압이 인가되는 경우, 상기 채널층을 통하여 상기 소스 전극과 상기 드레인 전극 간에 전류가 흐를 수 있다. 즉 상기 채널층이 금속 소재를 기반으로 함에도 전계 효과를 제공할 수 있다.Accordingly, when a gate voltage is applied to the gate electrode, a current may flow between the source electrode and the drain electrode through the channel layer. That is, even if the channel layer is based on a metal material, it may provide an electric field effect.
또한, 일 실시 예에 따르면 우수한 점멸비를 제공할 수 있다. In addition, according to one embodiment it can provide an excellent flashing ratio.
도 1 및 도 2는 본 발명의 일 실시 예에 따른 박막 트랜지스터를 설명하기 위한 도면이다.
도 3 내지 도 5는 본 발명의 일 실시 예에 따른 박막 트랜지스터 제조 방법을 설명하기 위한 도면이다.
도 6은 금속 단원자층의 두께에 따른 표면 거칠기를 나타내는 도면이다.
도 7은 XPS를 통한 금속 단원자층의 금속성에 대한 실험 결과를 도시한다.
도 8은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 FET 특성에 대한 실험 결과를 나타낸다.
도 9는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 쇼트키 배리어에 대한 실험 결과를 나타낸다.
도 10은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 안정성 특성에 대한 실험 결과를 나타낸다.
도 11 및 도 12는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 Top contact과 Bottom contact에서 FET 특성에 대한 실험 결과를 나타낸다. 1 and 2 are diagrams for describing a thin film transistor according to an exemplary embodiment.
3 to 5 are views for explaining a method of manufacturing a thin film transistor according to an embodiment of the present invention.
6 is a diagram illustrating surface roughness according to the thickness of the metal monoatomic layer.
7 shows experimental results on the metallicity of the metal monoatomic layer through XPS.
8 illustrates an experimental result of the FET characteristics of the thin film transistor according to an embodiment of the present invention.
9 illustrates experimental results of a Schottky barrier of a thin film transistor according to an exemplary embodiment of the present invention.
10 shows experimental results of stability characteristics of a thin film transistor according to an exemplary embodiment.
11 and 12 illustrate experimental results of FET characteristics in top and bottom contacts of a thin film transistor according to an exemplary embodiment of the present invention.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical idea of the present invention is not limited to the exemplary embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed contents are thorough and complete, and that the spirit of the present invention to those skilled in the art can fully convey.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. In the present specification, when a component is mentioned as being on another component, it means that it may be formed directly on the other component or a third component may be interposed therebetween. In addition, in the drawings, the thicknesses of films and regions are exaggerated for effective explanation of technical contents.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.In addition, in various embodiments of the present specification, terms such as first, second, and third are used to describe various components, but these components should not be limited by these terms. These terms are only used to distinguish one component from another. Thus, what is referred to as the first component in one embodiment may be referred to as the second component in other embodiments. Each embodiment described and illustrated herein also includes its complementary embodiment. In addition, the term 'and / or' is used herein to include at least one of the components listed before and after.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다. In the specification, the singular encompasses the plural unless the context clearly indicates otherwise. In addition, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, element, or combination thereof described in the specification, and one or more other features, numbers, steps, configurations. It should not be understood to exclude the possibility of the presence or the addition of elements or combinations thereof. In addition, the term "connection" is used herein to mean both indirectly connecting a plurality of components, and directly connecting.
본 명세서에서 “가 B 상에 마련된다”는 용어는 A가 직접 B와 접촉하면서 B 상에 마련되는 경우 뿐 아니라, A가 B와 접촉하지는 않으나 B 상에 마련되는 경우를 포함할 수 있다. 또한, “가 B 상에 마련된다”는 용어는 A가 B 위에 마련되는 경우 뿐 아니라, A가 B 아래에 마련되는 경우를 포함할 수 있다.As used herein, the term “is provided on B” may include not only the case where A is provided on B while directly contacting B, but also the case where A does not contact B but is provided on B. In addition, the term "is provided on B" may include a case where A is provided below B as well as a case where A is provided above B.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.In addition, in the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
도 1 및 도 2는 본 발명의 일 실시 예에 따른 박막 트랜지스터를 설명하기 위한 도면이다.1 and 2 are diagrams for describing a thin film transistor according to an exemplary embodiment.
본 발명의 일 실시 예에 따르면, 금속 기반 소재를 활성층으로 사용하는 박막 트랜지스터를 제공할 수 있다. 이를 위하여, 도 1 및 도 2에 도시된 바와 같이, 기판(110) 상에, 게이트 전극(120), 게이트 절연막(130), 적어도 한 층의 금속 단원자층(150), 배리어층(160), 소스 전극(180) 및 드레인 전극(190) 중 적어도 하나를 포함할 수 있다. 이하 각 구성에 대하여 상세히 설명한다.According to an embodiment of the present invention, a thin film transistor using a metal-based material as an active layer may be provided. To this end, as shown in FIGS. 1 and 2, on the
상기 기판(110)은 박막 트랜지스터(100)가 형성될 수 있는 어떠한 소재로도 이루어질 수 있다. 예를 들어, 상기 기판(110)은 리지드 기판일 수도 있고 유연 기판일 수도 있다.The
상기 게이트 전극(120)은 박막 트랜지스터(100)에 게이트 전압이 인가되는 구성일 수 있다. 이를 위하여 상기 게이트 전극(120)은 금속 물질로 이루어질 수 있다.The
상기 게이트 절연막(130)은 상기 게이트 전극(120) 상에 위치할 수 있다. 이 때, 상기 게이트 절연막(130)은 상기 게이트 전극(120)과 직접 접촉할 수 있다. 상기 게이트 절연막(130)은 예를 들어, Al2O3일 수 있다. 상기 게이트 절연막(130)의 소재가 이에 제한되는 것은 아니다.The
상기 게이트 절연막(130) 상에는 적어도 한 층의 금속 단원자층(150)이 위치할 수 있다. 상기 금속 단원자층(150)은 상기 게이트 절연막(130)과 직접 접촉 할 수도 있고, 비 접촉할 수도 있다. At least one
상기 금속 단원자층(150)은 2차원(2D) 층 구조가 가능한 금속 예를 들어, 4족, 5족 또는 6족의 금속으로 이루어질 수 있다. 보다 구체적으로, 금속 단원자층을 이루는 금속은, Ti, V, Cr, Mn, Fe, Co,Ni, Cu, Zn, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Hf, Ta, W, Re, Os, Ir, Pt,Au, Hg 중 적어도 하나의 금속으로 이루어질 수 있다.The
상기 금속 단원자층(150)은 반도체성을 가지는 소정의 두께를 가질 수 있다. 상기 금속 단원자층(150)의 두께가 미리 정해진 기준보다 얇으면, 부도체 특성을 가지게 되고, 미리 정해진 기준보다 두꺼우면 벌크 금속의 특성을 가지게 된다. 즉 본 발명의 일 실시 예에 따르면 상기 금속 단원자층(150)의 층 수 제어를 통하여 반도체성을 제공할 수 있다.The
예를 들어, 상기 금속 단원자층(150)이 텅스텐으로 이루어진 경우, 소정의 두께 예를 들어, 3층 미만인 경우 부도체의 특성을 가지고, 6층 초과인 경우 도체의 특성을 가질 수 있다. 이에 따라 상기 금속 단원자층(150)은 3층 이상 6층 이하의 두께를 가질 수 있다. 다른 관점에서 상기 금속 단원자층(150)이 텅스텐으로 이루어진 경우, 1nm 이상 2nm 이하의 두께를 가질 수 있다.For example, when the
상기 배리어층(160)은 상기 금속 단원자층(150) 상에 형성될 수 있다. 예를 들어, 상기 배리어층(160)은 상기 금속 단원자층(150)과 직접 접촉하면서, 상기 금속 단원자층(150) 상에 마련될 수 있다. The
상기 배리어층(160)은 후술할 소스 전극(180) 및 드레인 전극(190)과의 사이에서 쇼트키 배리어(schottky barrier)를 형성할 수 있다. 이를 위하여, 상기 배리어층(160)은 무기물 예를 들어, ZnO로 이루어질 수 있다.The
상기 배리어층(160) 상에는 소스 전극(180) 및 드레인 전극(190)이 마련될 수 있다. 상기 소스 전극(180) 및 상기 드레인 전극(190)은 상기 배리어층(160)과 직접 접촉할 수도 있고, 비 접촉할 수도 있다. 다른 관점에서 상기 배리어층(160)은 소스 전극(180) 및 드레인 전극(190)과 금속 단원자층(150) 사이에 마련될 수 있다.The
이와 달리, 상기 금속 단원자층(150)이 상기 소스 전극(180) 및 상기 드레인 전극(190)과 같은 레벨에 마련되고, 상기 배리어층(160)이 상기 금속 단원자층(150), 상기 소스 전극(180) 및 상기 드레인 전극(190)과 직접 접촉하도록 마련될 수 있다.In contrast, the
상기 금속 단원자층(150) 및 상기 배리어층(160)은 채널층을 형성할 수 있다. 즉, 게이트 전극(120)에 게이트 전압이 인가되는 경우, 소스 전극(180) 및 드레인 전극(190) 간에는 상기 금속 단원자층(150) 및 상기 배리어층(160)으로 이루어진 채널층을 통하여 전류가 흐를 수 있다. 즉 상기 금속 단원자층(150)은 상기 게이트 전극(120)에 인가되는 게이트 전압에 따라 채널로 동작할 수 있는 것이다.The
일 실시 예에 따른 안정화층을 더 포함할 수 있다. 상기 안정화층은 상기 금속 단원자층의 2차원 층상 구조를 안정화시키는 기능을 수행할 수 있다. 즉, 상기 금속 단원자층은 금속의 높은 반응성으로 인하여 단원자층이 응집되는 등의 불안정성이 있으나, 안정화층의 도입으로 금속 단원자층의 층상 구조가 유지될 수 있다.A stabilization layer according to an embodiment may further include. The stabilization layer may perform a function of stabilizing the two-dimensional layered structure of the metal monoatomic layer. That is, the metal monoatomic layer may have instability such as aggregation of the monoatomic layer due to the high reactivity of the metal, but the layered structure of the metal monoatomic layer may be maintained by the introduction of the stabilization layer.
상기 제1 및 제2 안정화층(140, 170)은 유기층으로 이루어질 수 있다. 예를 들어, 상기 제1 및 제2 안정화층(140, 170)은 BDT, 4MP 중 적어도 하나의 물질로 이루어질 수 있고, 상기 제1 및 제2 안정화층(140, 170)의 소재가 이에 제한되는 것은 아니다.The first and second stabilization layers 140 and 170 may be formed of an organic layer. For example, the first and second stabilization layers 140 and 170 may be made of at least one material of BDT and 4MP, and the materials of the first and second stabilization layers 140 and 170 may be limited thereto. It is not.
상기 안정화층은 제1 안정화층(140)과 제2 안정화층(170) 중 적어도 하나를 포함할 수 있다. 상기 제1 안정화층(140)은 상기 금속 단원자층(150)의 일 면에 마련되고, 상기 제2 안정화층(170)은 상기 금속 단원자층(150)의 타 면에 마련될 수 있다. 다른 관점에서, 상기 금속 단원자층(150)은 상기 제1 및 제2 안정화층(140, 170)에 의하여 샌드위치된 구조를 가질 수 있다. The stabilization layer may include at least one of the
이 때, 상기 금속 단원자층(150)은 상기 제1 및 제2 안정화층(140, 170) 중 적어도 한 층과 직접 접촉할 수 있다. 예를 들어, 상기 금속 단원자층(150)이 도 1 및 도 2에 도시된 바와 같이, 상기 제1 안정화층(140)과 직접 접촉할 수 있다. 이 경우, 상기 제2 안정화층(170)은 상기 배리어층(160)과 상기 소스 전극(180) 및 상기 드레인 전극(190) 사이에 마련될 수 있다.In this case, the
이 때, 상기 금속 단원자층과 상기 유기분자층의 결합에도, XPS(X-ray Photoelectron Spectroscopy) 분석에 따른 상기 금속 단원자층의 금속성(metallic property)은 유지될 수 있다. 이는 금속 단원자층을 이루는 금속이 텅스텐이고, 텅스텐층이 유기분자층의 결합 분자와 결합하더라도, 이들 간의 화학적 결합에 의한 산화 상태가 생성되지 않고, 텅스텐이라는 금속성이 유지됨을 의미한다.At this time, the metal property of the metal monoatomic layer according to X-ray photoelectron spectroscopy (XPS) analysis may be maintained even when the metal monoatomic layer and the organic molecular layer are combined. This means that even if the metal constituting the metal monoatomic layer is tungsten and the tungsten layer is bonded to the binding molecules of the organic molecular layer, the oxidation state due to chemical bonding between them is not generated, and the metallicity of tungsten is maintained.
이상 도 1 및 도 2를 참조하여 본 발명의 일 실시 예에 따른 박막 트랜지스터를 설명하였다. 이하 도 3 내지 도 5를 참조하여 본 발명의 일 실시 예에 따른 박막 트랜지스터 제조 방법을 설명하기로 한다.The thin film transistor according to the exemplary embodiment of the present invention has been described above with reference to FIGS. 1 and 2. Hereinafter, a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention will be described with reference to FIGS. 3 to 5.
도 3 내지 도 5는 본 발명의 일 실시 예에 따른 박막 트랜지스터 제조 방법을 설명하기 위한 도면이다.3 to 5 are views for explaining a method of manufacturing a thin film transistor according to an embodiment of the present invention.
도 3을 참조하면 본 발명의 일 실시 예에 따른 박막 트랜지스터 제조 방법은, 가압 분위기에서, 원자층성장법(Atomic Layer Deposition, ALD)을 통하여, 금속 단원자층을 형성하는 단계(S110) 및 상기 금속 단원자층 상에, 배리어층을 형성하는 단계(S120)를 포함할 수 있다.Referring to FIG. 3, in the method of manufacturing a thin film transistor according to an exemplary embodiment of the present disclosure, in the pressurized atmosphere, forming a monoatomic layer through atomic layer deposition (ALD) (S110) and the metal On the monoatomic layer, the method may include forming a barrier layer (S120).
단계 S110의 수행 전에 도 4에 도시된 단계 S102, S104 및 S106이 수행될 수 있다. Before performing step S110, steps S102, S104, and S106 shown in FIG. 4 may be performed.
단계 S102Step S102
단계 S102에서, 기판이 준비될 수 있다. 예를 들어, 유리 기판이 준비될 수 있다.In step S102, the substrate may be prepared. For example, a glass substrate can be prepared.
단계 S104Step S104
단계 S104에서, 게이트 절연막이 형성될 수 있다. 게이트 절연막은 공지의 증착 방법으로 수행될 수 있다. 이를 통해, 게이트 전극 상에 게이트 절연막이 마련될 수 있다.In step S104, a gate insulating film may be formed. The gate insulating film may be performed by a known deposition method. As a result, a gate insulating layer may be provided on the gate electrode.
단계 S106Step S106
단계 S106에서, 게이트 절연막 상에 제1 안정화층이 형성될 수 있다. 상기 제1 안정화층은 예를 들어, 분자층성장법(Molecular Layer Deposition, MLD)으로 형성될 수 있다. 분자층성장법은 유기 분자를 자체제어 표면반응을 통하여 분자 단위로 조절 가능한 기상증착법을 의미할 수 있다.In step S106, a first stabilization layer may be formed on the gate insulating layer. The first stabilization layer may be formed by, for example, molecular layer deposition (MLD). The molecular layer growth method may refer to a vapor deposition method in which organic molecules can be controlled on a molecular basis through self-controlled surface reactions.
일 예를 들어, 제1 안정화층으로써, 4MP(4-Mercaptophenol)를 형성하는 경우, 전구체로 4MP를 사용하고 퍼징 가스로 아르곤을 사용할 수 있다. 이 때, 4MP 전구체를 도징하는 단계의 압력은 200mTorr, 20초간, 퍼징하는 단계는 60초간 지속될 수 있고, 각 공정의 압력은 100도일 수 있다. For example, when 4MP (4-Mercaptophenol) is formed as the first stabilization layer, 4MP may be used as a precursor and argon may be used as a purging gas. At this time, the pressure of the step of dosing the 4MP precursor may last 200mTorr, 20 seconds, the step of purging 60 seconds, the pressure of each process may be 100 degrees.
단계 S110Step S110
다시 도 3의 단계 S110을 참조하면, 상기 제1 안정화층 상에 금속 단원자층이 형성될 수 있다. 상기 금속 단원자층은 원자층성장법으로 형성될 수 있다. 상기 원자층성장법은 원자 단위에서 자체제어반응을 이용하여 단원자층을 증착하는 기술로서 기질 표면에서의 화학적 흡착과 탈착 과정을 이용하여 단원자층의 증착을 가능케 할 수 있다.Referring back to step S110 of FIG. 3, a metal monoatomic layer may be formed on the first stabilization layer. The metal monoatomic layer may be formed by an atomic layer growth method. The atomic layer growth method is a technique of depositing a monoatomic layer by using a self-control reaction in the atomic unit can enable the deposition of a monoatomic layer using a chemical adsorption and desorption process on the substrate surface.
단계 S110은 적어도 한 층의 금속 단원자층을 형성하기 위한 공정으로써, 구체적으로는 금속 전구체를 도징하는 단계, 퍼징하는 단계, 반응체를 도징하는 단계, 퍼징하는 단계로 이루어진 단위 사이클(cycle)을 포함할 수 있다. 단위 사이클에 의하여 한 층의 금속단원자층이 형성될 수 있다. 즉, 단위 사이클이 반복됨에 따라 증착되는 금속 단원자층의 층 수가 제어될 수 있다.Step S110 is a process for forming at least one metal monoatomic layer, and specifically includes a unit cycle consisting of dosing a metal precursor, purging, dosing a reactant, and purging. can do. One unit metal layer may be formed by a unit cycle. That is, as the unit cycle is repeated, the number of layers of the metal monoatomic layer deposited may be controlled.
금속 전구체를 도징하는 단계에서, 금속 전구체는 증착하고자 하는 금속 단원자층에 따라 선택될 수 있다. 예를 들어, 텅스텐 금속 단원자층을 증착하고자 하는 경우, 금속 전구체 가스는 텅스텐 헥사플로라이드(WF6)로 이루어질 수 있다. 또한 몰리브덴 금속 단원자층을 증착하고자 하는 경우, 금속 전구체 가스는, 몰리브덴 헥사플로라이드(MoF6)로 이루어질 수 있다.In the step of dosing the metal precursor, the metal precursor may be selected according to the metal monoatomic layer to be deposited. For example, when the tungsten metal monoatomic layer is to be deposited, the metal precursor gas may be made of tungsten hexafluoride (WF 6 ). In addition, when the molybdenum metal monoatomic layer is to be deposited, the metal precursor gas may be made of molybdenum hexafluoride (MoF6).
퍼징하는 단계에서, 불활성 가스가 이용될 수 있으며, 불활성 가스는 예를 들어, 아르곤(Ar), 또는 질소(N2) 가스로 이루어질 수 있다. 퍼징하는 단계에 의하여, 기판의 표면에 흡착되지 못한 과잉 금속 전구체가 제거될 수 있다.In the purging step, an inert gas may be used, and the inert gas may be made of, for example, argon (Ar) or nitrogen (N 2) gas. By purging, excess metal precursor that has not been adsorbed onto the surface of the substrate can be removed.
반응체를 도징하는 단계에서, 반응체는, 금속 전구체 가스를 금속으로 환원시키기 위한 물질로 이루어질 수 있다. 예를 들어, 금속 전구체가 텅스텐 헥사플로라이드(WF6)또는 몰리브덴 헥사플로라이드(MoF6)인 경우, 반응 가스는 다이실란(Si2H6)으로 이루어질 수 있다.In the step of dosing the reactant, the reactant may be made of a material for reducing the metal precursor gas to the metal. For example, when the metal precursor is tungsten hexafluoride (WF 6 ) or molybdenum hexafluoride (MoF 6 ), the reaction gas may be made of disilane (Si 2 H 6 ).
반응체를 도징하는 단계 후에 퍼징하는 단계가 더 수행될 수 있다. 이로서, 기판의 표면에 흡착되지 못한 과잉 공급 가스가 제거되고 금속 단원자층이 형성될 수 있다. Purging may be further performed after dosing the reactant. As a result, the excess supply gas which is not adsorbed on the surface of the substrate can be removed and the metal monoatomic layer can be formed.
상술한 금속 전구체를 도징하는 단계, 퍼징하는 단계, 반응체를 도징하는 단계, 퍼징하는 단계로 이루어진 단위 사이클이 반복됨으로써, 다층의 금속 단원자층이 형성될 수 있다.By repeating the unit cycle consisting of the step of dosing, purging, dosing the reactant, purging the metal precursor described above, a multi-layered metal monoatomic layer can be formed.
일 실시 예에 따르면, 금속 전구체를 도징하는 단계는 가압 분위기에서 수행될 수 있다. 다시 말해, 금속 전구체를 도징하는 단계는 고압의 분위기에서 수행될 수 있으며,According to one embodiment, the step of dosing the metal precursor may be performed in a pressurized atmosphere. In other words, dosing the metal precursor may be performed in an atmosphere of high pressure,
이 때, 금속 전구체를 도징하는 횟수가 증가하는 경우, 압력은 동일하거나 특히 점차적으로 증가할 수 있다. 이는 가압 도징 단계로 약칭될 수 있다. 설명의 편의를 위하여, 금속 전구체의 가압 도징 단계에 대해서 상술하나, 반응체를 도징하는 단계에서도 가압 도징이 수행될 수 있음은 물론이다.At this time, when the number of dosing the metal precursor is increased, the pressure may be the same or in particular gradually increased. This may be abbreviated as a pressurized dosing step. For convenience of description, the pressure dosing step of the metal precursor is described above, but pressure dosing may also be performed in the step of dosing the reactant.
일 실시 예에 따른 가압 도징 단계는, 기판이 마련된 챔버 내를 밀폐시킨 상태에서 수행될 수 있다. 예를 들어, 챔버의 유출 밸브를 닫은 상태에서, 금속 전구체를 챔버 내로 공급함으로써, 챔버 내를 고압으로 유도하고 유도된 고압을 유지할 수 있다. 고압을 소정 시간 유지함으로써, 고압의 분위기에서 금속 전구체 가스가 대상면에 흡착되도록 유도할 수 있다.The pressurized dosing step according to an embodiment may be performed in a sealed state in the chamber in which the substrate is provided. For example, by supplying a metal precursor into the chamber with the outlet valve of the chamber closed, it is possible to induce the inside of the chamber to a high pressure and maintain the induced high pressure. By maintaining the high pressure for a predetermined time, the metal precursor gas can be induced to be adsorbed to the target surface in the high pressure atmosphere.
일 실시 예에 따르면, 가압 도징 단계에 있어서, 챔버 내의 압력은 0.3Torr 내지 100Torr로 유지되는 것이 바람직할 수 있다. 만약, 챔버 내의 압력이 0.3 Torr 보다 낮은 경우에는 금속 전구체의 흡착율이 현저히 떨어지게 된다. 다만, 챔버 내의 압력이 100Torr보다 큰 경우에는 기판 표면이 손상될 우려가 있다. 따라서, 가압 도징 단계에서, 챔버 내의 압력의 범위는 고압인 0.3Torr 내지 100Torr로 형성될 수 있다. 이에 따라, 금속 전구체가 기판 표면에 흡착될 수 있다.According to one embodiment, in the pressure dosing step, the pressure in the chamber may be preferably maintained at 0.3 Torr to 100 Torr. If the pressure in the chamber is lower than 0.3 Torr, the adsorption rate of the metal precursor is significantly lowered. However, if the pressure in the chamber is greater than 100 Torr, the substrate surface may be damaged. Therefore, in the pressure dosing step, the pressure range in the chamber may be formed from 0.3 Torr to 100 Torr, which is a high pressure. Accordingly, the metal precursor can be adsorbed on the substrate surface.
또한, 단계 S110의 각 서브 단계들은 서로 동일한 온도에서 수행될 수 있으며 특히 저온에서 수행될 수 있다. 본 명세서에서 의미하는 저온이라 함은 200도 이하를 의미하는 것으로 바람직하게는 100도 이상 200도 이하를 의미할 수 있다. 통상적으로 금속 단원자층의 경우 반응성이 크기 때문에 뭉침 현상이 발생할 수 있다. 따라서, 공정의 온도를 100도 이상 200도 이하의 저온으로 유지함으로써, 금속 단원자층의 뭉침 현상을 방지할 수 있다.In addition, the respective sub-steps of step S110 may be performed at the same temperature with each other, in particular, may be performed at low temperatures. Low temperature as used herein means 200 degrees or less, and preferably 100 degrees or more and 200 degrees or less. In general, agglomeration may occur because of the high reactivity of the metal monoatomic layer. Therefore, by keeping the temperature of the process at a low temperature of 100 degrees or more and 200 degrees or less, the aggregation phenomenon of the metal monoatomic layer can be prevented.
이로써, 단계 S110에 의하여 금속 단원자층이 제1 안정화층 상에 증착될 수 있고, 나아가 가압 도징에 의하여 보다 효과적으로 증착될 수 있다.As a result, the metal monoatomic layer may be deposited on the first stabilization layer by step S110, and may be more effectively deposited by pressure dosing.
단계 S120Step S120
계속하여 도 3을 참조하면, 단계 S120에서 금속 단원자층 상에 배리어층이 증착될 수 있다. 예를 들어, 상기 배리어층도 원자층성장법에 따라 증착될 수 있다. 상기 배리어층으로 ZnO를 사용하는 경우, DEZ를 30mTorr 압력에서 2초간 도징하고, 20초 퍼징, H2O를 30 mTorr 압력에서 2초간 도징하고, 20초 퍼징하는 단계를 통하여 ZnO층을 증착할 수 있다. 이 때 ZnO를 증착하는 원자층성장법도 100도의 온도에서 수행될 수 있다.3, a barrier layer may be deposited on the metal monolayer in step S120. For example, the barrier layer may also be deposited by the atomic layer growth method. When ZnO is used as the barrier layer, the ZnO layer may be deposited by dosing DEZ for 2 seconds at 30 mTorr pressure,
이로써, 금속 단원자층 상에 배리어층이 형성될 수 있다.As a result, a barrier layer may be formed on the metal monoatomic layer.
단계 S122Step S122
도 5를 참조하면, 배리어층 상에 제2 안정화층이 형성될 수 있다. 상기 제2 안정화층은 분자층성장법에 따라 형성될 수 있다. 일 예를 들어, 상기 제2 안정화층은 상기 제1 안정화층과 동일 물질로 이루어질 수 있다. 이 경우, 단계 S122는 상술한 단계 S106과 동일할 수 있다.Referring to FIG. 5, a second stabilization layer may be formed on the barrier layer. The second stabilization layer may be formed by a molecular layer growth method. For example, the second stabilization layer may be made of the same material as the first stabilization layer. In this case, step S122 may be the same as step S106 described above.
이로써, 상기 배리어층 상에 제2 안정화층이 형성될 수 있다.As a result, a second stabilization layer may be formed on the barrier layer.
단계 S124Step S124
상기 제2 안정화층 상에 소스 전극 및 드레인 전극이 형성될 수 있다. 상기 소스 전극 및 상기 드레인 전극은 공지의 방법으로 증착될 수 있다.A source electrode and a drain electrode may be formed on the second stabilization layer. The source electrode and the drain electrode may be deposited by a known method.
도 3 내지 도 5를 참조하여 설명한 실시 예에 따라, 도 1 및 도 2를 참조하여 설명한 본 발명의 일 실시 예에 따른 박막 트랜지스터가 제조될 수 있다.According to the exemplary embodiment described with reference to FIGS. 3 to 5, the thin film transistor according to the exemplary embodiment described with reference to FIGS. 1 and 2 may be manufactured.
이하 도 6 내지 도 12를 참조하여 본 발명의 일 실시 예에 따른 박막 트랜지스터의 성능 특성을 설명하기로 한다.Hereinafter, performance characteristics of the thin film transistor according to the exemplary embodiment will be described with reference to FIGS. 6 to 12.
성능 특성을 실험하기 위하여, 게이트 전극 상에 Al2O3로 이루어진 게이트 절연막을 형성하였다. 게이트 절연막 상에, 분자층 성장법을 통하여 4MP를 제1 안정화층으로 증착하였다.In order to test the performance characteristics, a gate insulating film made of Al 2 O 3 was formed on the gate electrode. On the gate insulating film, 4 MP was deposited as the first stabilization layer through the molecular layer growth method.
구체적으로, 4MP 전구체를 도징하는 단계의 압력은 200mTorr, 20초간, 퍼징하는 단계는 60초간 지속하였고, 각 공정의 압력은 100도로 하였다. Specifically, the pressure of dosing the 4MP precursor was 200 mTorr, 20 seconds, the purging step was 60 seconds, the pressure of each process was 100 degrees.
제1 안정화층 상에 텅스텐 금속 단원자층을 가압식 원자층성장법을 통하여 증착하였다. A tungsten metal monoatomic layer was deposited on the first stabilization layer through a pressurized atomic layer growth method.
보다 구체적으로, 가압식 원자층성장법의 공정 조건을 아래 표 1과 표2로 정리하였다. More specifically, the process conditions of the pressurized atomic layer growth method are summarized in Table 1 and Table 2 below.
이 때, 텅스텐 금속 단원자층의 층 수는 단위 사이클의 횟수를 통하여 제어하였다. 특히 표 1 및 표 2에 기재된 바와 같이, 상기 금속 단원자층을 형성하는 단계의 횟수가 증가할수록 가압의 세기를 증가시켰다. 또한, 텅스텐 금속 단원자층을 형성하는 동안, 챔버 내를 밀폐시킨 상태에서 WF6전구체 가스를 제공하였다.At this time, the number of layers of the tungsten metal monoatomic layer was controlled through the number of unit cycles. In particular, as described in Tables 1 and 2, the strength of the pressurization was increased as the number of steps of forming the metal monoatomic layer increased. In addition, while forming the tungsten metal monoatomic layer, the WF 6 precursor gas was provided while being sealed in the chamber.
상기 금속 단원자층 상에 배리어층을 형성하였다. 상기 배리어층은 원자층성장법으로 증착하였으며, DEZ를 30mTorr 압력에서 2초간 도징하고, 20초 퍼징, H2O를 30 mTorr 압력에서 2초간 도징하고, 20초 퍼징하는 단계를 통하여 ZnO층을 증착하였다. 이 때 ZnO를 증착하는 원자층성장법도 100도의 온도에서 수행하였다. 이로써, 1nm의 배리어층을 증착할 수 있었다.A barrier layer was formed on the metal monoatomic layer. The barrier layer was deposited by atomic layer growth, and deposited ZnO layer by dosing DEZ for 2 seconds at 30 mTorr pressure,
상기 배리어층 상에 제2 안정화층을 상기 제1 안정화층과 동일한 방법으로 형성하였고, 제2 안정화층 상에 소스 전극 및 드레인 전극을 형성하였다.A second stabilization layer was formed on the barrier layer in the same manner as the first stabilization layer, and a source electrode and a drain electrode were formed on the second stabilization layer.
도 6은 금속 단원자층의 두께에 따른 표면 거칠기를 나타내는 도면이다.6 is a diagram illustrating surface roughness according to the thickness of the metal monoatomic layer.
도 6의 좌측의 경우, 텅스텐 금속 단원자층을 3층으로 증착한 경우이고, 도 6의 중간의 경우, 4층으로 증착한 경우이고, 도 6의 우측은 5층으로 증착한 경우이다.In the left side of FIG. 6, the tungsten metal monoatomic layer is deposited in three layers, in the middle of FIG. 6, in the case of four layers, and in the right side of FIG. 6, in the case of five layers.
도시된 바와 같이, 텅스텐 금속 단원자층이 반도체 특성을 가지는 3 층 내지 5층으로 증착된 경우, 표면 거칠기가 상당이 낮은 것을 확인할 수 있다. 이는 텅스텐 금속 단원자층 자체의 불안정성에도 불구하고 응집이 발생하지 않는 안정한 상태가 유지됨을 의미한다. 다시 말해, 4MP로 이루어진 제1 및 제2 안정화층이 텅스텐 금속 단원자층의 2D 층상 구조를 유지시키는 것으로 볼 수 있다.As shown, when the tungsten metal monoatomic layer is deposited in three to five layers having semiconductor characteristics, it can be confirmed that the surface roughness is substantially low. This means that despite the instability of the tungsten metal monoatomic layer itself, a stable state in which aggregation does not occur is maintained. In other words, it can be seen that the first and second stabilization layers made of 4MP maintain the 2D layered structure of the tungsten metal monoatomic layer.
도 7은 XPS를 통한 금속 단원자층의 금속성에 대한 실험 결과를 도시한다.7 shows experimental results on the metallicity of the metal monoatomic layer through XPS.
도 7을 참조하면, 금속 단원자층이 유기분자층으로 이루어진 제1 안정화층 및 무기층으로 이루어진 배리어층과 계면함에도 불구하고, 금속 단원자층의 금속성이 유지됨을 확인할 수 있다. Referring to FIG. 7, although the metal monoatomic layer interfaces with the first stabilization layer made of the organic molecular layer and the barrier layer made of the inorganic layer, it may be confirmed that the metal monolayer is maintained in the metallicity.
도 8은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 FET 특성에 대한 실험 결과를 나타낸다.8 shows experimental results of FET characteristics of a thin film transistor according to an exemplary embodiment of the present invention.
도 8에 도시된 실험 결과를 아래 표 3으로 정리하였다.The experimental results shown in FIG. 8 are summarized in Table 3 below.
금속 단원자층의 두께tungsten
Thickness of metal monolayer
도 8 및 표 3의 FET 특성 실험 결과를 보면, 텅스텐 금속 단원자층의 두께가 1nm 미만 즉 2층 이하인 경우, 부도체의 특성을 확인할 수 있다. 이와 달리, 텅스텐 금속 단원자층의 두께가 2nm 초과 즉 7층 이상인 경우, 도체의 특성을 확인할 수 있다. 이에 반해 금속 단원자층의 두께가 1nm 내지 2nm 인 경우 즉 3 층 내지 6층 인 경우, 전계 효과가 있음이 확인되었다. Referring to the results of the FET characteristics experiment of FIG. 8 and Table 3, when the thickness of the tungsten metal monoatomic layer is less than 1 nm, that is, 2 layers or less, the characteristics of the insulator can be confirmed. On the contrary, when the thickness of the tungsten metal monoatomic layer is more than 2 nm, that is, 7 or more layers, the characteristics of the conductor can be confirmed. In contrast, when the thickness of the metal monoatomic layer is 1 nm to 2 nm, that is, when the thickness is 3 to 6 layers, it is confirmed that there is an electric field effect.
나아가 텅스텐 금속 단원자층의 두께가 2nm인 경우, On/Off ratio가 2.41X10^6으로 상당히 우수한 것으로 확인되었다.Furthermore, when the thickness of the tungsten metal monoatomic layer was 2 nm, the on / off ratio was 2.41 × 10 6.
또한 텅스텐 금속 단원자층의 두께 제어를 통하여 On/Off ratio 및 Turn on voltage 제어가 가능한 것을 확인할 수 있다.In addition, it can be seen that the on / off ratio and turn on voltage control are possible through the thickness control of the tungsten metal monolayer.
기존의 경우, 금속 단원자층 단독 또는 무기물층 단독으로는 전계 효과가 나타나지 않았으나, 금속 단원자층과 배리어층의 시너지 효과로 인하여 FET 특성이 나타나는 것을 확인할 수 있었다. In the conventional case, the field effect of the metal monoatomic layer alone or the inorganic layer alone did not appear, but the FET characteristics appeared due to the synergistic effect of the metal monoatomic layer and the barrier layer.
도 9는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 쇼트키 배리어에 대한 실험 결과를 나타낸다.9 illustrates experimental results of a Schottky barrier of a thin film transistor according to an exemplary embodiment of the present invention.
쇼트키 배리어를 확인하기 위하여, 320 ~ 350 K 의 온도 범위에서 트랜지스터 소자의 transfer 특성을 측정하였다. 측정된 Transfer 특성을 Richardson equation을 이용하여 소스 전극 및 드레인 전극과 ZnO 배리어층 간의 쇼트키 베리어를 측정하였다. 측정 결과, 0.6eV의 쇼트키 배리어가 있는 것으로 확인되었다.In order to confirm the Schottky barrier, the transfer characteristics of the transistor device were measured in the temperature range of 320 to 350 K. The measured transfer characteristics were measured using the Richardson equation to measure the Schottky barrier between the source and drain electrodes and the ZnO barrier layer. As a result, it was confirmed that there is a Schottky barrier of 0.6 eV.
즉 배리어층에 의한 쇼트키 배리어에 의하여, 도 8에 도시된 transfer curve에서 off current가 10^-11 ~ 10^-12 A 수준으로 낮게 측정될 수 있는 것으로 해석된다.That is, by the Schottky barrier by the barrier layer, it can be interpreted that the off current in the transfer curve shown in FIG. 8 can be measured as low as 10 ^ -11 to 10 ^ -12 A.
따라서, 금속 단원자층 단독으로 이루어진 채널층과 달리, 금속 단원자층과 배리어층으로 이루어진 채널층은 쇼트키 배리어 형성이 가능하며, 이에 따라 우수한 점멸비(On/Off ratio) 특성을 제공하는 것으로 해석할 수 있다.Therefore, unlike the channel layer composed of the metal monoatomic layer alone, the channel layer composed of the metal monoatomic layer and the barrier layer can form a Schottky barrier, and thus can be interpreted as providing an excellent on / off ratio characteristic. Can be.
도 10은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 안정성 특성에 대한 실험 결과를 나타낸다.10 shows experimental results of stability characteristics of a thin film transistor according to an exemplary embodiment.
안정성 특성 실험을 위하여, 텅스텐 금속 단원자층 두께 1.6nm으로 하였고, 그 외 구성은 동일하게 하였다. 실험 결과, 본 발명의 일 실시 예에 따른 박막 트랜지스터의 FET 특성은 시간의 경과에도 불구하고 우수한 것으로 나타났다.In order to test the stability characteristics, the thickness of the tungsten metal monoatomic layer was 1.6 nm, and the other configurations were the same. As a result, the FET characteristics of the thin film transistor according to the exemplary embodiment of the present invention were found to be excellent despite the passage of time.
도 11 및 도 12는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 Top contact과 Bottom contact에서 FET 특성에 대한 실험 결과를 나타낸다. 참고로 도 11 및 도 12에서는 제1 및 제2 안정화층을 생략하고 도시하였으나, 실험 샘플에서는 제1 및 제2 안정화층을 형성하였다.11 and 12 illustrate experimental results of FET characteristics in top and bottom contacts of a thin film transistor according to an exemplary embodiment of the present invention. For reference, although the first and second stabilization layers are omitted in FIGS. 11 and 12, the first and second stabilization layers are formed in the experimental sample.
구체적으로 도 11은 Bottom gate top contact 구조에 본 발명의 실시 예를 따른 채널층을 적용한 것이고, 도 12는 Bottom gate bottom contact 구조에 본 발명의 실시 예에 따른 채널층을 적용한 것이다.In detail, FIG. 11 illustrates a channel layer according to an embodiment of the present invention in a bottom gate top contact structure, and FIG. 12 illustrates a channel layer according to an embodiment of the present invention in a bottom gate bottom contact structure.
도 11 및 도 12에 도시된 어떤 구조에서도 본 발명의 실시 예에 따른 채널층이 FET 특성을 나타냄을 확인할 수 있다.In any of the structures shown in FIGS. 11 and 12, it can be seen that the channel layer according to the embodiment of the present invention exhibits FET characteristics.
이상 상술한 본 발명의 일 실시 예에 따른 채널층은, 금속 단원자층과 배리어층으로 이루어질 수 있다. 금속 단원자층은, 금속 전구체를 고압 도징함으로써, 컨포멀(conformal)하고 높은 표면 커버리지를 가지도록 형성될 수 있다. 상기 금속 단원자층 상에 배리어층으로 역할하는 무기물층이 형성될 수 있다. 금속 단원자층과 배리어층의 시너지 효과를 통해, 전계 효과에 의한 고 점멸비의 특성을 제공할 수 있다.The channel layer according to an embodiment of the present invention described above may be formed of a metal monoatomic layer and a barrier layer. The metal monoatomic layer can be formed to be conformal and have high surface coverage by high pressure dosing of the metal precursor. An inorganic layer serving as a barrier layer may be formed on the metal monoatomic layer. Through the synergy effect of the metal monoatomic layer and the barrier layer, it is possible to provide the characteristics of the high flashing ratio due to the electric field effect.
기존의 기상에서 금속 박막을 증착하기 위해 사용되는 방법은 PVD(Physical Vapor Deposition, 물리기상증착법)와 CVD(Chemical Vapor Deposition, 화학기상증착법)가 있다. 그러나, 기존의 방법으로 제작된 일반적인 금속 박막의 경우, 밴드 갭이 없고 높은 전하농도를 갖는 특성으로 인해 전계 효과를 보이지 않았다. 따라서 전계 효과 트랜지스터에서 활성층으로 사용될 수 없었고, 전극으로만 이용되었다. 또한 반도체 특성을 나타내는 무기물 박막 역시 다양한 물리적·화학적 방법을 통해 제조될 수 있으나 특정 두께 이상에서만 구동을 할 수 있다. Conventional methods used to deposit metal thin films in the vapor phase include PVD (Physical Vapor Deposition) and CVD (Chemical Vapor Deposition). However, in the case of a general metal thin film manufactured by the conventional method, there is no band gap and no electric field effect is exhibited due to the property of having a high charge concentration. Therefore, it could not be used as an active layer in field effect transistors, but only as an electrode. In addition, inorganic thin films exhibiting semiconductor characteristics may also be manufactured by various physical and chemical methods, but may be driven only at a specific thickness or more.
기술의 발전에 따라 초고집적 및 초미세 소자 개발, 이를 기반으로 한 2진 이상의 멀티레벨 소자 개발을 위해서는 매우 얇고 균일한 활성층이 필요하나 현재 사용할 만한 소재가 부재한 상황이다. 특히, 활성층이 수직(vertical)으로 집적된 구조를 갖는 멀티레벨 소자에서는 전계의 방패(shielding) 효과로 인해 활성층의 두께가 매우 중요한 요소인데, 이를 만족하는 소재의 발견이 매우 어려운 상태였다.According to the development of technology, the development of ultra-high density and ultra-fine devices, and the development of binary or higher multilevel devices based on this requires a very thin and uniform active layer, but there is no material available. In particular, in a multilevel device having a vertically integrated structure, the thickness of the active layer is a very important factor due to the shielding effect of the electric field, and it is very difficult to find a material satisfying the active layer.
그러나, 금속 단원자층 단층에서 만은 나타나지 않았던 FET 특성이 본 발명의 일 실시 예에 따른 무기층과 금속 단원자층으로 이루어진 채널층에서는 나타남을 확인하였다. 즉 무기층과 금속 단원자층의 두 소재의 시너지 효과로 인해 FET 특성 나아가 높은 점멸비가 제공됨을 확인하였다. 따라서, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 기존에 구동된 적이 없었던 금속 기반 소재를 활성층으로 사용할 수 있다. 이에 따라 초 박막으로 이루어진 소자가 가능케될 수 있다. However, it was confirmed that FET characteristics, which did not appear only in the metal monoatomic layer, appeared in the channel layer composed of the inorganic layer and the metal monoatomic layer according to an embodiment of the present invention. That is, it was confirmed that the synergistic effect of the two materials, the inorganic layer and the metal monoatomic layer, provided the FET characteristics and high flashing ratio. Therefore, the thin film transistor according to an exemplary embodiment of the present invention may use a metal-based material that has not been previously driven as an active layer. Accordingly, an element made of an ultra thin film may be enabled.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.As mentioned above, although this invention was demonstrated in detail using the preferable embodiment, the scope of the present invention is not limited to a specific embodiment, Comprising: It should be interpreted by the attached Claim. In addition, those of ordinary skill in the art should understand that many modifications and variations are possible without departing from the scope of the present invention.
Claims (19)
상기 게이트 전극 상에 마련된, 적어도 한 층의 금속 단원자층 및 상기 금속 단원자층 상에 마련되고 쇼트키 배리어를 형성하는 배리어층을 구비하는 채널층; 및
상기 금속 단원자층 하부에 마련된 안정화층을 포함하며,
상기 금속 단원자층은 이차원(2 dimensional) 층상 구조를 가지고,
상기 안정화층은 상기 금속 단원자층의 이차원 층상 구조의 구조적 형태를 유지시키는, 박막 트랜지스터.A gate electrode, a source electrode, and a drain electrode;
A channel layer on the gate electrode, the channel layer including at least one metal monoatomic layer and a barrier layer on the metal monoatomic layer and forming a Schottky barrier; And
It includes a stabilization layer provided under the metal monolayer layer,
The metal monoatomic layer has a two-dimensional layered structure,
And the stabilization layer maintains the structural form of the two-dimensional layered structure of the metal monoatomic layer.
상기 게이트 전극에 게이트 전압이 인가되는 경우, 상기 채널층을 통하여 상기 소스 전극과 상기 드레인 전극 간에 전류가 흐르는, 박막 트랜지스터.According to claim 1,
And when a gate voltage is applied to the gate electrode, a current flows between the source electrode and the drain electrode through the channel layer.
상기 금속 단원자층은 상기 게이트 전극에 인가되는 게이트 전압에 따라 채널로 동작하는, 박막 트랜지스터.According to claim 1,
And the metal monoatomic layer operates as a channel according to a gate voltage applied to the gate electrode.
상기 금속 단원자층이 텅스텐층인 경우, 상기 적어도 한층의 금속 단원자층은 3층 이상 6층 이하의 금속 단원자층들인, 박막 트랜지스터.The method of claim 3, wherein
And the metal monoatomic layer is a tungsten layer, wherein the at least one metal monoatomic layer is three to six metal monolayers.
상기 안정화층은 금속 단원자층과 결합하며,
상기 금속 단원자층과 상기 안정화층의 결합에도, 상기 금속 단원자층의 금속성(metallic property)은 유지되는, 박막 트랜지스터.According to claim 1,
The stabilization layer is combined with the metal monoatomic layer,
The metal property of the metal monoatomic layer is maintained even when the metal monoatomic layer and the stabilization layer are bonded to each other.
상기 배리어층은 무기물층인, 박막 트랜지스터.According to claim 1,
The barrier layer is a thin film transistor.
상기 배리어층은 ZnO층인, 박막 트랜지스터.The method of claim 7, wherein
And the barrier layer is a ZnO layer.
상기 배리어층은 상기 소스 전극 및 상기 드레인 전극과 상기 금속 단원자층 사이에 마련되는 박막 트랜지스터.According to claim 1,
The barrier layer is a thin film transistor provided between the source electrode and the drain electrode and the metal monoatomic layer.
상기 소스 전극 및 상기 드레인 전극과 상기 배리어층 사이에 마련된 안정화층을 더 포함하는 박막 트랜지스터.The method of claim 9,
And a stabilization layer provided between the source electrode and the drain electrode and the barrier layer.
상기 게이트 전극 상에 마련된 게이트 절연막을 더 포함하며,
상기 안정화층은 상기 게이트 절연막과 상기 금속 단원자층 사이에 마련되는 박막 트랜지스터.According to claim 1,
Further comprising a gate insulating film provided on the gate electrode,
The stabilization layer is a thin film transistor provided between the gate insulating film and the metal monoatomic layer.
상기 게이트 전극 상에 상기 소스 전극 및 상기 드레인 전극이 마련되고,
상기 소스 전극 및 상기 드레인 전극과 같은 레벨에 상기 금속 단원자층이 마련되고,
상기 소스 전극 및 상기 드레인 전극 상에 상기 배리어층이 마련된, 박막 트랜지스터.According to claim 1,
The source electrode and the drain electrode are provided on the gate electrode,
The metal monoatomic layer is provided at the same level as the source electrode and the drain electrode,
The barrier layer is provided on the source electrode and the drain electrode.
가압 분위기에서, 원자층성장법(Atomic Layer Deposition, ALD)을 통하여, 상기 안정화층 상에 적어도 한 층의 금속 단원자층을 형성하는 단계; 및
상기 금속 단원자층 상에, 쇼트키 배리어를 형성하는 배리어층을 형성하는 단계를 포함하고,
상기 금속 단원자층은 이차원(2 dimensional) 층상 구조를 가지고,
상기 안정화층은 상기 금속 단원자층의 이차원 층상 구조의 구조적 형태를 유지시키는, 박막 트랜지스터 제조 방법.Forming a stabilization layer;
Forming at least one metal monoatomic layer on the stabilization layer through an atomic layer growth method (ALD) in a pressurized atmosphere; And
Forming a barrier layer on the metal monoatomic layer to form a schottky barrier,
The metal monoatomic layer has a two-dimensional layered structure,
And the stabilization layer maintains the structural form of the two-dimensional layered structure of the metal monoatomic layer.
상기 금속 단원자층 및 상기 배리어층은 채널층을 형성하는, 박막 트랜지스터 제조 방법.The method of claim 14,
And the metal monoatomic layer and the barrier layer form a channel layer.
상기 적어도 한 층의 금속 단원자층을 형성하는 단계는, 금속 단원자층을 형성하는 단계를 수회 반복하여 다수층의 금속 단원자층들을 형성하는 것인 박막 트랜지스터 제조 방법.The method of claim 14,
The forming of the at least one metal monoatomic layer may include forming a plurality of metal monoatomic layers by repeating the step of forming the metal monoatomic layer several times.
상기 금속 단원자층을 형성하는 단계의 횟수가 증가할수록 가압의 세기가 세지는, 박막 트랜지스터 제조 방법.The method of claim 16,
The strength of the pressurization increases as the number of steps of forming the metal monoatomic layer increases.
상기 금속 단원자층을 형성하는 단계는, 챔버 내를 밀폐시킨 상태에서 금속 전구체 가스를 제공하는 단계를 포함하는, 박막 트랜지스터 제조 방법.The method of claim 14,
The forming of the metal monoatomic layer may include providing a metal precursor gas in a sealed state in the chamber.
상기 적어도 한층의 금속 단원자층은 산화되지 않은 상태에 있는 박막 트랜지스터.According to claim 1,
And the at least one metal monoatomic layer is in an unoxidized state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2018/004567 WO2018194399A1 (en) | 2017-04-21 | 2018-04-19 | Thin-film transistor and method for manufacturing same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170051352 | 2017-04-21 | ||
| KR20170051352 | 2017-04-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180118541A KR20180118541A (en) | 2018-10-31 |
| KR102077819B1 true KR102077819B1 (en) | 2020-02-14 |
Family
ID=64099817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180045450A KR102077819B1 (en) | 2017-04-21 | 2018-04-19 | Thin Film Transistor, and the Manufacturing Method of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102077819B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102276295B1 (en) * | 2018-12-12 | 2021-07-13 | 한양대학교 산학협력단 | Multilevel Element haiving Indium Oxide Semiconductor Layer and the Manufacturing Method of the Elmement |
| KR102265038B1 (en) * | 2018-12-12 | 2021-06-16 | 한양대학교 산학협력단 | P-Type Semiconductor Layer, P-Type Multilevel Element and the Manufacturing Method of the Emement |
| US11177449B2 (en) | 2018-12-12 | 2021-11-16 | Industry-University Cooperation Foundation Hanyang University | P-type semiconductor layer, P-type multilevel element, and manufacturing method for the element |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101432737B1 (en) * | 2011-07-28 | 2014-08-22 | 한양대학교 산학협력단 | Hybrid organic-inorganic thin film and producing method of the same |
-
2018
- 2018-04-19 KR KR1020180045450A patent/KR102077819B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180118541A (en) | 2018-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10038141B2 (en) | Fabrication of correlated electron material devices | |
| KR102077819B1 (en) | Thin Film Transistor, and the Manufacturing Method of the same | |
| US9496355B2 (en) | Conductive nanoparticles | |
| US11732354B2 (en) | Method and apparatus for forming layer, metal oxide transistor and fabrication method thereof | |
| KR101906737B1 (en) | Stabilized Metal Monolayer Structure and the Manufacturing Method Thereof | |
| US10985247B2 (en) | Layer, multilevel element, method for fabricating multilevel element, and method for driving multilevel element | |
| KR20200073130A (en) | P-Type Semiconductor Layer, P-Type Multilevel Element and the Manufacturing Method of the Emement | |
| KR102241043B1 (en) | Amorphous Mono Metal Layer, and Structure comprising the Same | |
| KR102201378B1 (en) | Metal Oxide Transistor and the Manufacturing Method thereof | |
| KR102196005B1 (en) | Layer and Multilevel Element | |
| JP7207784B2 (en) | Membrane structures, devices and multilevel devices | |
| US11985835B2 (en) | Film structure, element, and multilevel element | |
| WO2018194399A1 (en) | Thin-film transistor and method for manufacturing same | |
| TW202213828A (en) | Methods for controlling switching characteristics of a correlated electron material device | |
| KR20200073132A (en) | Multilevel Element haiving Indium Oxide Semiconductor Layer and the Manufacturing Method of the Elmement | |
| KR20200072408A (en) | Indium oxide layer, tft having the indium oxide layer as channel laeyr, and manufacturing method for the tft |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |