KR102274307B1

KR102274307B1 - Electric conductivity meter

Info

Publication number: KR102274307B1
Application number: KR1020190088547A
Authority: KR
Inventors: 오사무 모모세; 고이치 마마다
Original assignee: 아즈빌주식회사
Priority date: 2018-07-24
Filing date: 2019-07-22
Publication date: 2021-07-08
Also published as: JP2020016500A; CN110780123A; JP7132015B2; CN110780123B; KR20200011372A

Abstract

본 발명은 전극을 접속하는 전극 배선의 선간 용량에 의한 영향을 억제하여, 높은 정밀도로 전기 전도율을 계측하는 것을 목적으로 한다.
측정관(3)에 부착되어 있는 전극(T1, T2)의 근방 위치에 서브 기판(2)을 배치하고, 구형파(矩形波) 신호를 생성하는 신호 생성 회로(21), 및 전극(T1, T2)으로부터 검출한 검출 신호를 안정화하여 출력하는 버퍼 증폭기(22) 중, 적어도 어느 한쪽 또는 양쪽을, 서브 기판(2)에 탑재한다.An object of the present invention is to measure the electrical conductivity with high precision by suppressing the influence of the interline capacitance of the electrode wiring connecting the electrodes.
A signal generating circuit 21 for generating a square wave signal by arranging the sub-substrate 2 at a position in the vicinity of the electrodes T1 and T2 attached to the measurement tube 3, and the electrodes T1 and T2 ), at least one or both of the buffer amplifiers 22 for stabilizing and outputting the detected signal is mounted on the sub-board 2 .

Description

ELECTRIC CONDUCTIVITY METER

본 발명은 액체의 전기 전도율을 계측하기 위한 전기 전도율 계측 기술에 관한 것이다.The present invention relates to an electrical conductivity measuring technique for measuring the electrical conductivity of a liquid.

액체의 전기 전도율(도전율)을 계측하는 기기로서, 2전극 방식의 전기 전도율계가 알려져 있다. 2전극 방식의 전기 전도율계는, 2개의 전극 사이에 정현파나 방형파(方形波) 등의 교류 신호를 인가하고, 전극 사이에 발생한 전기 신호를 검출함으로써 액체의 전기 전도율을 구하는 계측기이다. 2전극 방식의 전기 전도율계의 종래 기술에 대해서는, 특허문헌 1 내지 3에 개시가 있다.As an apparatus for measuring the electrical conductivity (conductivity) of a liquid, a two-electrode type electrical conductivity meter is known. A two-electrode type electric conductivity meter is a measuring instrument that applies an alternating current signal such as a sine wave or a square wave between two electrodes and detects an electric signal generated between the electrodes to obtain the electric conductivity of a liquid. About the prior art of the electric conductivity meter of a two-electrode system, there exists an indication in patent documents 1 - 3.

예컨대, 특허문헌 1에는, 2개의 전극을 계측 대상인 액체 중에 담근 상태에 있어서, 한쪽의 전극에 교류 전압을 인가했을 때의 다른쪽의 전극에 유입되는 전류를 검출함으로써, 계측 대상인 액체의 전기 저항으로부터 전기 전도율을 계측하는 2전극 방식의 전기 전도율계가 개시되어 있다. 또한, 특허문헌 2, 3에는, 2개의 전극이 막대형으로 형성된 2전극 방식의 전기 전도율계가 개시되어 있다.For example, in Patent Document 1, in a state in which two electrodes are immersed in a liquid to be measured, current flowing into the other electrode when an alternating voltage is applied to one electrode is detected from the electrical resistance of the liquid to be measured. A two-electrode type electrical conductivity meter for measuring electrical conductivity is disclosed. Further, Patent Documents 2 and 3 disclose a two-electrode type electric conductivity meter in which two electrodes are formed in a rod shape.

[특허문헌 1] 일본 특허 공고 평성 제7-15490호 공보[Patent Document 1] Japanese Patent Publication No. Hei 7-15490 [특허문헌 2] 일본 특허 공개 제2005-148007호 공보[Patent Document 2] Japanese Patent Laid-Open No. 2005-148007 [특허문헌 3] 일본 특허 공개 제2002-296312호 공보[Patent Document 3] Japanese Patent Laid-Open No. 2002-296312

이러한 2전극 방식의 전기 전도율계에서는, 2개의 전극과 전기 전도율을 도출하는 회로를 한 쌍의 배선으로 연결할 필요가 있는데, 이들 배선의 길이에 따라서는 배선의 임피던스가 커져, 전기 전도율의 계측에 있어서 무시할 수 없게 된다. 따라서, 배선 임피던스의 영향에 의해 전극으로 검출한 신호 파형에 변형이 발생하여, 전기 전도율의 계측 정밀도가 저하된다고 하는 문제점이 있었다.In such a two-electrode type electrical conductivity meter, it is necessary to connect two electrodes and a circuit for deriving electrical conductivity with a pair of wirings. Depending on the length of these wirings, the impedance of the wiring becomes large, so that in measuring electrical conductivity, cannot be ignored. Accordingly, there is a problem that the signal waveform detected by the electrode is deformed due to the influence of the wiring impedance, and the measurement accuracy of the electrical conductivity is lowered.

이 점에 대해서는, 특허문헌 1에 있어서 검토되어 있다. 도 20은 종래의 전기 전도율계의 신호 처리 회로를 도시한 회로도이다. 도 21은 도 20의 전극 사이 및 케이블에 관한 등가 회로이다.About this point, it is examined in patent document 1. 20 is a circuit diagram showing a signal processing circuit of a conventional electrical conductivity meter. Fig. 21 is an equivalent circuit between the electrodes and with respect to the cable of Fig. 20;

도 20에 도시된 신호 처리 회로(50)에 있어서, 신호 생성 회로(51)에서 생성된 교류 구형파(矩形波)의 인가 전압(Vg)은, 버퍼 증폭기(U1)에서 인가 전압(Vg')으로 안정화된 후, 단자(N1) 및 전극 배선(LT1)을 통해 전극(T1)에 인가된다. 전극(T2)에 발생한 검출 전류(It)는, 전극 배선(LT2) 및 단자(N2)를 통해 연산 증폭기(U2)와 귀환 저항(Rf)에 입력되고, 검출 전압(Vt)으로 변환된 후, 동기 정류 회로(52)에서 정류되어 직류 전압(Et)으로 변환 출력된다.In the signal processing circuit 50 shown in Fig. 20, the applied voltage Vg of the AC square wave generated by the signal generating circuit 51 is converted to the applied voltage Vg' by the buffer amplifier U1. After being stabilized, it is applied to the electrode T1 through the terminal N1 and the electrode wiring LT1. The detection current It generated in the electrode T2 is input to the operational amplifier U2 and the feedback resistor Rf through the electrode wiring LT2 and the terminal N2, and is converted into a detection voltage Vt, It is rectified in the synchronous rectification circuit 52 and converted into a DC voltage Et and output.

도 21에 도시된 등가 회로에 있어서, Cp, Rp는, 전극(T1, T2)이 액체와 접액(接液)할 때에 전극-액체 사이에 발생하는 분극 용량 및 분극 저항이고, Rl은, 전극(T1, T2) 사이의 액체에 관한 액체 저항이다. 또한, Cw는, 전극 배선(LT1, LT2) 사이에 발생하는 선간 용량이고, Rw는, LT1, LT2가 갖는 배선 저항이다.In the equivalent circuit shown in Fig. 21, Cp and Rp are the polarization capacitance and polarization resistance generated between the electrode-liquid when the electrodes T1 and T2 come into contact with the liquid, and Rl is the electrode ( It is the liquid resistance with respect to the liquid between T1 and T2). Incidentally, Cw is the interline capacitance generated between the electrode wirings LT1 and LT2, and Rw is the wiring resistance of the LT1 and LT2.

도 21에 도시된 바와 같이, 신호 처리 회로(50)측으로부터 단자(N1, N2)를 통해 전극(T1, T2)측을 본 경우, 분극 용량(Cp) 및 분극 저항(Rp)의 병렬 회로와 액체 저항(Rl)과의 직렬 회로에 대해, 선간 용량(Cw)과 배선 저항(Rw)의 직렬 회로가 병렬 접속되어 있는 것처럼 보인다.As shown in Fig. 21, when the electrode T1, T2 side is viewed from the signal processing circuit 50 side through the terminals N1 and N2, the parallel circuit of the polarization capacitance Cp and the polarization resistance Rp and With respect to the series circuit with the liquid resistance Rl, the series circuit of the line-to-line capacitance Cw and the wiring resistance Rw appears to be connected in parallel.

특허문헌 1에서는, 이러한 Cp, Cw에 의한 검출 전압(Vt)의 변형의 영향이 작은 타이밍, 예컨대 인가 전압(Vg')의 출력 개시 직후에 발생하는 미분 노이즈의 후이며, 인가 전압(Vg')의 출력 정지 전까지의 기간에 복수 회 Vt를 샘플링하고, 얻어진 복수의 샘플 전압으로부터 Cp, Cw의 영향을 받지 않는 Vt를 계산식으로 구하고 있다.In Patent Document 1, after the differential noise generated immediately after the start of the output of the applied voltage Vg', for example, at a timing when the influence of the deformation of the detected voltage Vt by Cp and Cw is small, the applied voltage Vg' Vt is sampled a plurality of times in the period before output stop of , and Vt that is not affected by Cp and Cw is calculated from a plurality of sample voltages obtained.

그러나, 상기 계산식에서는 선간 용량(Cw)을 무시할 수 있다고 가정하고 있기 때문에, 전극 배선(LT1, LT2)이 길어 Cw를 무시할 수 없는 경우에는, 높은 정밀도로 전기 전도율을 계측할 수 없다고 하는 문제점이 있었다.However, since the above formula assumes that the interline capacitance Cw is negligible, when the electrode wirings LT1 and LT2 are long and Cw cannot be ignored, there is a problem that the electrical conductivity cannot be measured with high precision. .

일반적으로, 분극 용량(Cp)의 영향을 억제하기 위해서는, T1, T2 사이에 인가하는 인가 전압(Vg)의 주파수를 높게 할 필요가 있다. 그러나, 인가 전압(Vg)의 주파수를 높게 하면 선간 용량(Cw)의 영향이 커지고, T1, T2로부터 얻어지는 검출 전압(Vt)의 변형이 커져, 전기 전도율의 계측 정밀도가 저하되는 원인이 된다. 또한, 전극 배선(LT1, LT2)이 길어지면 길어질수록 Cw가 커지고, 검출 전압(Vt)의 변형이 커져, 전기 전도율의 계측 정밀도가 저하되는 원인이 된다.In general, in order to suppress the influence of the polarization capacitance Cp, it is necessary to increase the frequency of the applied voltage Vg applied between T1 and T2. However, when the frequency of the applied voltage Vg is increased, the influence of the interline capacitance Cw becomes large, the deformation of the detection voltage Vt obtained from T1 and T2 becomes large, and this causes a decrease in the measurement accuracy of the electrical conductivity. In addition, as the electrode wirings LT1 and LT2 become longer, Cw increases, and the deformation of the detection voltage Vt increases, which causes a decrease in the measurement accuracy of electrical conductivity.

본 발명은 이러한 과제를 해결하기 위한 것으로, 전극을 접속하는 전극 배선의 선간 용량에 의한 영향을 억제하여, 높은 정밀도로 전기 전도율을 계측할 수 있는 전기 전도율 계측 기술을 제공하는 것을 목적으로 하고 있다.An object of the present invention is to provide an electrical conductivity measurement technique capable of measuring electrical conductivity with high precision by suppressing the influence of the interline capacitance of electrode wirings for connecting electrodes.

이러한 목적을 달성하기 위해서, 본 발명에 따른 전기 전도율계는, 측정관 내의 액체에 관한 전기 전도율을 계측하는 전기 전도율계로서, 미리 설정된 신호 주파수를 갖는 구형파 신호를 생성하는 신호 생성 회로와, 상기 측정관에 부착되어 상기 구형파 신호를 상기 액체에 인가하는 제1 및 제2 전극과, 상기 제1 및 제2 전극으로부터 검출한 검출 신호를 안정화하여 출력하는 버퍼 증폭기와, 상기 버퍼 증폭기의 출력을 샘플링함으로써 상기 검출 신호의 진폭을 검출하는 검출 회로와, 상기 진폭에 기초하여 상기 액체에 관한 전기 전도율을 연산 처리에 의해 구하는 연산 처리 회로와, 상기 제1 및 제2 전극의 근방 위치에 배치한 프린트 배선 기판을 구비하고, 상기 신호 생성 회로 및 상기 버퍼 증폭기 중, 적어도 어느 한쪽 또는 양쪽이, 상기 프린트 배선 기판에 탑재되어 있는 것이다.In order to achieve this object, the electrical conductivity meter according to the present invention is an electrical conductivity meter for measuring the electrical conductivity of a liquid in a measuring tube, comprising: a signal generating circuit for generating a square wave signal having a preset signal frequency; First and second electrodes attached to the tube and applying the square wave signal to the liquid, a buffer amplifier stabilizing and outputting the detection signal detected from the first and second electrodes, and sampling the output of the buffer amplifier A detection circuit for detecting the amplitude of the detection signal, an arithmetic processing circuit for calculating the electrical conductivity of the liquid based on the amplitude by arithmetic processing, and a printed wiring board disposed in the vicinity of the first and second electrodes and at least one or both of the signal generating circuit and the buffer amplifier are mounted on the printed wiring board.

또한, 본 발명에 따른 상기 전기 전도율계의 일 구성예는, 상기 신호 생성 회로가, 상기 구형파 신호로서 일정 진폭을 갖는 교류의 구형파 전압으로 이루어지는 구형파 정전압 신호를 생성하도록 한 것이다.Further, in one configuration example of the electrical conductivity meter according to the present invention, the signal generating circuit generates a square wave constant voltage signal composed of an alternating square wave voltage having a constant amplitude as the square wave signal.

또한, 본 발명에 따른 상기 전기 전도율계의 일 구성예는, 상기 신호 생성 회로가, 상기 구형파 신호로서 일정 진폭을 갖는 교류의 구형파 전류로 이루어지는 구형파 정전류 신호를 생성하도록 한 것이다.Further, in one configuration example of the electrical conductivity meter according to the present invention, the signal generating circuit generates a square wave constant current signal composed of an alternating square wave current having a constant amplitude as the square wave signal.

또한, 본 발명에 따른 상기 전기 전도율계의 일 구성예는, 상기 제1 전극이, 상기 액체와 접액하는 접액 전극으로 이루어지고, 상기 제2 전극은, 상기 측정관의 외주부에 형성되고, 상기 액체와 접액하고 있지 않는 비접액 전극으로 이루어지는 것이다.In addition, in one configuration example of the electrical conductivity meter according to the present invention, the first electrode is made of a contact electrode in contact with the liquid, the second electrode is formed on the outer periphery of the measurement tube, the liquid and a non-contact electrode that is not in contact with the

또한, 본 발명에 따른 상기 전기 전도율계의 일 구성예는, 상기 프린트 배선 기판이 상기 측정관이 삽입되는 관 구멍을 갖고, 상기 관 구멍과 상기 측정관의 외주면이 접촉함으로써, 상기 외주면에 부착되는 것이다.In addition, in one configuration example of the electrical conductivity meter according to the present invention, the printed wiring board has a tube hole into which the measurement tube is inserted, and the tube hole and the outer peripheral surface of the measurement tube are in contact with the outer peripheral surface to be attached to the outer peripheral surface. will be.

또한, 본 발명에 따른 상기 전기 전도율계의 일 구성예는, 상기 프린트 배선 기판의 패턴면에, 상기 제1 및 제2 전극에의 전극 배선을 접속하기 위한 전극 접속 단자와, 상기 신호 생성 회로 및 상기 버퍼 증폭기 중, 적어도 어느 한쪽 또는 양쪽과 상기 전극 접속 단자를 접속하기 위한 배선 패턴이 형성되어 있는 것이다.In addition, one configuration example of the electrical conductivity meter according to the present invention includes, on the pattern surface of the printed wiring board, electrode connection terminals for connecting electrode wirings to the first and second electrodes, the signal generating circuit and A wiring pattern for connecting at least one or both of the buffer amplifiers to the electrode connection terminal is formed.

본 발명에 의하면, 신호 생성 회로나 버퍼 증폭기와 제1 및 제2 전극을 접속하는 전극 배선의 길이를 짧게 할 수 있고, 전극 배선 사이의 선간 용량을 작게 할 수 있다. 이 때문에, 비교적 높은 신호 주파수를 이용해도, 높은 정밀도로 전기 전도율을 계측하는 것이 가능해진다.According to the present invention, the length of the electrode wiring connecting the signal generating circuit or the buffer amplifier and the first and second electrodes can be shortened, and the interline capacitance between the electrode wirings can be reduced. For this reason, even if it uses a relatively high signal frequency, it becomes possible to measure electrical conductivity with high precision.

도 1은 제1 실시형태에 따른 전기 전도율계의 회로 구성을 도시한 블록도이다.
도 2는 제1 실시형태에 따른 전기 전도율계의 측면도이다.
도 3은 제1 실시형태에 따른 전기 전도율계의 상면도이다.
도 4는 제1 실시형태에 따른 전기 전도율계의 사시도이다.
도 5는 제1 실시형태에 따른 전기 전도율계의 다른 사시도이다.
도 6은 서브 기판을 도시한 정면도이다.
도 7은 서브 기판을 도시한 이면도이다.
도 8은 제1 실시형태에 따른 전기 전도율계의 동작을 도시한 신호 파형도이다.
도 9는 제1 실시형태에 따른 전극측의 등가 회로이다.
도 10은 진폭 데이터와 전기 전도율의 대응 관계를 도시한 특성도이다.
도 11은 제1 실시형태에 따른 전기 전도율계의 동작을 도시한 다른 신호 파형도이다.
도 12는 제2 실시형태에 따른 전기 전도율계의 회로 구성을 도시한 블록도이다.
도 13은 구형파 전류원의 구성예이다.
도 14는 제2 실시형태에 따른 전기 전도율계의 동작을 도시한 신호 파형도이다.
도 15는 제2 실시형태에 따른 전극측의 등가 회로이다.
도 16은 제3 실시형태에 따른 전기 전도율계의 측면도이다.
도 17은 제3 실시형태에 따른 전기 전도율계의 상면도이다.
도 18은 제3 실시형태에 따른 전기 전도율계의 사시도이다.
도 19는 제3 실시형태에 따른 전기 전도율계의 다른 사시도이다.
도 20은 종래의 전기 전도율계의 신호 처리 회로를 도시한 회로도이다.
도 21은 도 20의 전극 사이 및 케이블에 관한 등가 회로이다.BRIEF DESCRIPTION OF THE DRAWINGS It is a block diagram which shows the circuit structure of the electrical conductivity meter which concerns on 1st Embodiment.
2 is a side view of an electrical conductivity meter according to the first embodiment.
3 is a top view of an electrical conductivity meter according to the first embodiment.
4 is a perspective view of an electrical conductivity meter according to the first embodiment.
5 is another perspective view of an electrical conductivity meter according to the first embodiment.
6 is a front view showing a sub-substrate.
7 is a rear view illustrating a sub-substrate.
Fig. 8 is a signal waveform diagram showing the operation of the electric conductivity meter according to the first embodiment.
Fig. 9 is an equivalent circuit on the electrode side according to the first embodiment.
10 is a characteristic diagram showing a correspondence relationship between amplitude data and electrical conductivity.
11 is another signal waveform diagram showing the operation of the electrical conductivity meter according to the first embodiment.
Fig. 12 is a block diagram showing the circuit configuration of the electrical conductivity meter according to the second embodiment.
13 is a configuration example of a square wave current source.
14 is a signal waveform diagram showing the operation of the electrical conductivity meter according to the second embodiment.
Fig. 15 is an equivalent circuit on the electrode side according to the second embodiment.
16 is a side view of an electrical conductivity meter according to a third embodiment.
17 is a top view of an electrical conductivity meter according to a third embodiment.
18 is a perspective view of an electrical conductivity meter according to a third embodiment.
19 is another perspective view of an electrical conductivity meter according to a third embodiment.
20 is a circuit diagram showing a signal processing circuit of a conventional electrical conductivity meter.
Fig. 21 is an equivalent circuit between the electrodes and with respect to the cable of Fig. 20;

다음으로, 본 발명의 실시형태에 대해 도면을 참조하여 설명한다.EMBODIMENT OF THE INVENTION Next, embodiment of this invention is described with reference to drawings.

[제1 실시형태][First embodiment]

먼저, 도 1 내지 도 5를 참조하여, 본 발명의 제1 실시형태에 따른 전기 전도율계(10)에 대해 설명한다. 도 1은 제1 실시형태에 따른 전기 전도율계의 회로 구성을 도시한 블록도이다. 도 2는 제1 실시형태에 따른 전기 전도율계의 측면도이다. 도 3은 제1 실시형태에 따른 전기 전도율계의 상면도이다. 도 4는 제1 실시형태에 따른 전기 전도율계의 사시도이다. 도 5는 제1 실시형태에 따른 전기 전도율계의 다른 사시도이다.First, an electric conductivity meter 10 according to a first embodiment of the present invention will be described with reference to FIGS. 1 to 5 . BRIEF DESCRIPTION OF THE DRAWINGS It is a block diagram which shows the circuit structure of the electrical conductivity meter which concerns on 1st Embodiment. 2 is a side view of an electrical conductivity meter according to the first embodiment. 3 is a top view of an electrical conductivity meter according to the first embodiment. 4 is a perspective view of an electrical conductivity meter according to the first embodiment. 5 is another perspective view of an electrical conductivity meter according to the first embodiment.

본 발명에 따른 전기 전도율계(10)는, 도 1 내지 도 5에 도시된 바와 같이, 측정관(3)에 부착된 2개의 전극(T1, T2) 사이에 교류의 구형파 신호(SG)를 인가하고, T1, T2 사이로부터 검출한 검출 신호 즉 검출 전압(Vt)의 진폭에 기초하여, 측정관(3) 내의 액체에 관한 전기 전도율을 구하는 기능을 갖고 있다.The electrical conductivity meter 10 according to the present invention, as shown in FIGS. 1 to 5 , applies a square wave signal SG of alternating current between the two electrodes T1 and T2 attached to the measuring tube 3 . and has a function of determining the electrical conductivity of the liquid in the measurement tube 3 based on the amplitude of the detection signal detected from between T1 and T2, that is, the detection voltage Vt.

도 1에 도시된 바와 같이, 전기 전도율계(10)는, 주된 회로부로서, 검출 회로(11), 연산 처리 회로(12), 설정·표시 회로(13), 전송 회로(14), 신호 생성 회로(21), 버퍼 증폭기(22)를 구비하고 있다.As shown in FIG. 1 , the electrical conductivity meter 10 is a main circuit part, and includes a detection circuit 11 , an arithmetic processing circuit 12 , a setting/display circuit 13 , a transmission circuit 14 , and a signal generating circuit. (21), a buffer amplifier 22 is provided.

본 발명은 이들 회로부 중, 신호 생성 회로(21) 및 버퍼 증폭기(22) 중, 적어도 어느 한쪽 또는 양쪽을, 측정관(3)의 외주면 중 전극(T1, T2)의 근방 위치에 부착된 서브 기판(프린트 배선 기판)(2)에 실장하고, 점퍼선(J1, J2)을 통해 전극(T1, T2)을 서브 기판(2)에 전기적으로 접속하도록 한 것이다. 이하에서는, 검출 회로(11), 연산 처리 회로(12), 설정·표시 회로(13), 및 전송 회로(14)를 메인 기판(프린트 배선 기판)(1)에 실장하고, 신호 생성 회로(21) 및 버퍼 증폭기(22)를 서브 기판(2)에 실장한 경우를 예로서 설명한다.In the present invention, at least one or both of the signal generating circuit 21 and the buffer amplifier 22 among these circuit units is attached to a sub-substrate on the outer peripheral surface of the measuring tube 3 at a position near the electrodes T1 and T2. It is mounted on the (printed wiring board) 2, and it is made to electrically connect the electrodes T1, T2 to the sub-board 2 via jumper wires J1, J2. Hereinafter, the detection circuit 11 , the arithmetic processing circuit 12 , the setting/display circuit 13 , and the transmission circuit 14 are mounted on the main board (printed wiring board) 1 , and the signal generation circuit 21 . ) and the buffer amplifier 22 are mounted on the sub-board 2 as an example.

검출 회로(11)는, 신호 생성 회로(21)를 제어함으로써, 전극(T1, T2)에 대해 미리 설정된 신호 주파수(fg)를 갖는 교류의 구형파 신호(SG)를 인가하는 기능과, 전극(T1, T2)에 발생한 검출 전압(Vt)의 진폭을 검출하여 연산 처리 회로(12)에 출력하는 기능을 갖고 있다.The detection circuit 11 has a function of applying an alternating square wave signal SG having a preset signal frequency fg to the electrodes T1 and T2 by controlling the signal generating circuit 21, and the electrode T1 , T2) and has a function of detecting the amplitude of the detected voltage Vt and outputting it to the arithmetic processing circuit 12 .

본 발명에 따른 전기 전도율계(10)의 바리에이션에 대해서는, 전극(T2)으로서 액체에 접액하지 않는 비접액 전극을 이용해도 좋고, 액체에 접액하는 접액 전극을 이용해도 좋다. 또한, 구형파 신호(SG)로서 일정 진폭을 갖는 교류의 구형파 전압으로 이루어지는 구형파 정전압 신호를 이용해도 좋고, 일정 진폭을 갖는 교류의 구형파 전류로 이루어지는 구형파 정전류 신호를 이용해도 좋다.Regarding the variation of the electrical conductivity meter 10 according to the present invention, as the electrode T2, a non-contact electrode that does not come into contact with a liquid may be used, or a liquid electrode that does not come into contact with a liquid may be used. Further, as the square wave signal SG, a square wave constant voltage signal comprising an alternating square wave voltage having a constant amplitude may be used, or a square wave constant current signal comprising an alternating square wave current having a constant amplitude may be used.

본 실시형태에서는, 전극(T2)이 비접액 전극이고, 구형파 신호(SG)가 구형파 정전압 신호인 경우를 예로서 설명한다. 한편, 구형파 신호(SG)가 구형파 정전류 신호인 경우나, 전극(T2)이 접액 전극인 경우에 대해서는, 다른 실시형태에서 후술한다.In this embodiment, the case where the electrode T2 is a non-contact electrode and the square wave signal SG is a square wave constant voltage signal is demonstrated as an example. On the other hand, the case where the square wave signal SG is a square wave constant current signal and the case where the electrode T2 is a liquid electrode will be described later in another embodiment.

검출 회로(11)는, 주된 회로부로서, 클록 생성 회로(11A), 샘플 홀드 회로(SH 회로)(11B), 및 A/D 변환 회로(ADC 회로)(11C)를 구비하고 있다.The detection circuit 11 is provided with a clock generation circuit 11A, a sample and hold circuit (SH circuit) 11B, and an A/D conversion circuit (ADC circuit) 11C as main circuit units.

클록 생성 회로(11A)는, 연산 처리 회로(12)로부터의 클록 신호(CLK0)에 기초하여, 구형파 신호(SG) 생성용의 클록 신호(CLKs)와, 샘플링 제어용의 클록 신호(CLKh, CLKl)를 생성하는 기능을 갖고 있다.The clock generation circuit 11A, based on the clock signal CLK0 from the arithmetic processing circuit 12, includes a clock signal CLKs for generating the square wave signal SG, and clock signals CLKh and CLKl for sampling control. It has the ability to create

샘플 홀드 회로(11B)는, 클록 생성 회로(11A)로부터의 클록 신호(CLKh, CLKl)에 기초하여 스위치(SWh, SWl)를 온 오프 제어함으로써, 버퍼 증폭기(22)로부터의 출력 전압(Vt')을 샘플 홀드하고, 얻어진 검출 전압(VH, VL)을 A/D 변환 회로(11C)에 출력하는 기능을 갖고 있다.The sample and hold circuit 11B turns on/off the switches SWh and SW1 based on the clock signals CLKh and CLK1 from the clock generation circuit 11A, thereby controlling the output voltage Vt' from the buffer amplifier 22. ) is sampled and held, and the obtained detection voltages VH and VL are outputted to the A/D conversion circuit 11C.

A/D 변환 회로(11C)는, 샘플 홀드 회로(11B)로부터의 VH, VL의 차분 전압, 즉 Vt의 진폭 전압을 A/D 변환하고, 얻어진 진폭 데이터(DA)를 연산 처리 회로(12)에 출력하는 기능을 갖고 있다.The A/D conversion circuit 11C performs A/D conversion on the difference voltage between VH and VL from the sample and hold circuit 11B, that is, the amplitude voltage of Vt, and converts the obtained amplitude data DA to the arithmetic processing circuit 12 . It has a function to output to .

메인 기판(1)에 실장되어 있는 커넥터(CN1)는, 4심의 접속 배선(LC)을 통해 서브 기판(2)에 실장되어 있는 커넥터(CN2)와 접속되어 있다. 이에 의해, 메인 기판(1)과 서브 기판(2)이 전기적으로 접속되어 있다. 구체적으로는, CN1의 단자(T11)로부터 LC를 통해 CN2의 단자(T21)에 클록 신호(CLKs)가 공급되고 있다. 또한, CN1의 단자(T12)로부터 LC를 통해 CN2의 단자(T22)에 기준 전압(Vs)이 공급되고 있다. 또한, CN1의 단자(T13)로부터 LC를 통해 CN2의 단자(T23)에 접지 전압(GND)이 공급되고 있다. 또한, CN2의 단자(T24)로부터 LC를 통해 CN1의 단자(T14)에 버퍼 증폭기(22)의 출력 전압(Vt')이 공급되고 있다.The connector CN1 mounted on the main board 1 is connected to the connector CN2 mounted on the sub board 2 via a 4-core connection wiring LC. Thereby, the main board 1 and the sub board|substrate 2 are electrically connected. Specifically, the clock signal CLKs is supplied from the terminal T11 of CN1 to the terminal T21 of CN2 via LC. Further, the reference voltage Vs is supplied from the terminal T12 of CN1 to the terminal T22 of CN2 through LC. Further, the ground voltage GND is supplied from the terminal T13 of CN1 to the terminal T23 of CN2 through LC. Further, the output voltage Vt' of the buffer amplifier 22 is supplied from the terminal T24 of CN2 to the terminal T14 of CN1 via LC.

또한, 서브 기판(2)은, 점퍼선(J1, J2)을 통해 제1 및 제2 전극(T1, T2)과 전기적으로 접속되어 있다. 구체적으로는, 서브 기판(2)에 형성된 패드(전극 접속 단자)(P1)가, 점퍼선(J1)을 통해 제1 전극(T1)과 접속되어 있고, 서브 기판(2)에 형성된 패드(전극 접속 단자)(P2)가, 점퍼선(J2)을 통해 제2 전극(T2)과 접속되어 있다. P1은, 서브 기판(2)에 형성된 배선 패턴(LP1)을 통해 서브 기판(2) 상의 접지 전압(GND)과 접속되어 있고, P2는, 서브 기판(2)에 형성된 배선 패턴(LP2)을 통해 서브 기판(2) 상의 신호 생성 회로(21) 및 버퍼 증폭기(22)와 접속되어 있다.Further, the sub-substrate 2 is electrically connected to the first and second electrodes T1 and T2 via jumper lines J1 and J2. Specifically, a pad (electrode connection terminal) P1 formed on the sub substrate 2 is connected to the first electrode T1 via a jumper line J1 , and a pad (electrode) formed on the sub substrate 2 . A connection terminal) P2 is connected to the second electrode T2 via a jumper wire J2. P1 is connected to the ground voltage GND on the sub-board 2 through the wiring pattern LP1 formed on the sub-board 2 , and P2 is connected to the ground voltage GND on the sub-board 2 through the wiring pattern LP2 formed on the sub-board 2 . It is connected to the signal generating circuit 21 and the buffer amplifier 22 on the sub substrate 2 .

신호 생성 회로(21)는, 미리 설정된 신호 주파수(fg)를 갖는 구형파 신호(SG), 여기서는 일정 진폭을 갖는 교류의 구형파 전압으로 이루어지는 구형파 정전압 신호를 생성하는 기능을 갖고 있다. 구체적으로는, 신호 생성 회로(21)는, 한쪽의 입력 단자가 T22의 기준 전압(Vs)에 접속되고, 다른쪽의 입력 단자가 T23의 접지 전압(GND)에 접속되며, 제어 단자가 T21에 접속된 스위치(SWg)와, 일단이 SWg의 출력 단자에 접속되고, 타단이 LP2를 통해 P2에 접속된 저항 소자(Rg)를 구비하고 있다. 신호 생성 회로(21)는, 검출 회로(11)로부터의 클록 신호(CLKs)에 기초하여, 스위치(SWg)를 전환 제어함으로써, 진폭이 Vs에서 CLKs와 동일한 신호 주파수(fg)를 갖는 구형파 신호(SG)를 생성한다.The signal generating circuit 21 has a function of generating a square wave signal SG having a preset signal frequency fg, here a square wave constant voltage signal comprising an alternating square wave voltage having a constant amplitude. Specifically, in the signal generating circuit 21, one input terminal is connected to the reference voltage Vs of T22, the other input terminal is connected to the ground voltage GND of T23, and the control terminal is connected to T21. A connected switch SWg is provided, and a resistance element Rg having one end connected to the output terminal of SWg and the other end connected to P2 via LP2. The signal generating circuit 21 switches and controls the switch SWg based on the clock signal CLKs from the detection circuit 11, whereby a square wave signal having an amplitude equal to the signal frequency fg from Vs to CLKs ( SG) is created.

버퍼 증폭기(22)는, 예컨대 연산 증폭기나 버퍼 회로로 이루어지고, 전극(T1, T2)으로부터 검출한 검출 전압(검출 신호)(Vt)을 안정화하여, 출력 전압(Vt')으로서 출력하는 기능을 갖고 있다. 구체적으로는, 버퍼 증폭기(22)에 있어서, 입력 단자는 LP2를 통해 패드(P2)에 접속되고, 출력 단자는 T24에 접속되어 있다.The buffer amplifier 22 includes, for example, an operational amplifier or a buffer circuit, and has a function of stabilizing the detection voltage (detection signal) Vt detected from the electrodes T1 and T2 and outputting it as the output voltage Vt'. have it Specifically, in the buffer amplifier 22, the input terminal is connected to the pad P2 via LP2, and the output terminal is connected to T24.

연산 처리 회로(12)는, CPU와 프로그램을 협동시킴으로써, 검출 회로(11)에서 얻어진 진폭 데이터(DA)에 기초하여, 측정관(3) 내의 액체에 관한 전기 전도율을 연산 처리에 의해 구하는 기능을 갖고 있다. 연산 처리 회로(12)는, 주된 처리부로서, 전기 전도율 산출부(12A)와 빈 상태 판정부(12B)를 구비하고 있다.The arithmetic processing circuit 12 cooperates with a CPU and a program, and based on the amplitude data DA obtained by the detection circuit 11, a function of calculating the electrical conductivity of the liquid in the measuring tube 3 by arithmetic processing. have it The arithmetic processing circuit 12 is provided with the electrical conductivity calculation part 12A and the empty state determination part 12B as a main processing part.

전기 전도율 산출부(12A)는, 검출 회로(11)에서 얻어진 진폭 데이터(DA)에 기초하여, 측정관(3) 내의 액체에 관한 전기 전도율을 산출하는 기능을 갖고 있다. 구체적으로는, 미리 설정되어 있는 전기 전도율 산출식을 이용하여, 검출 회로(11)로부터의 진폭 데이터(DA)에 대응하는 전기 전도율을 계산해도 좋으나, 진폭 데이터(DA)와 전기 전도율의 대응 관계를 미리 계측하고, 얻어진 특성을 룩업 테이블로서 미리 설정해 두며, 검출 회로(11)로부터의 진폭 데이터(DA)에 기초하여 룩업 테이블을 참조함으로써, 측정관(3) 내의 액체에 관한 전기 전도율을 도출해도 좋다.The electrical conductivity calculation unit 12A has a function of calculating the electrical conductivity of the liquid in the measurement tube 3 based on the amplitude data DA obtained by the detection circuit 11 . Specifically, the electrical conductivity corresponding to the amplitude data DA from the detection circuit 11 may be calculated using a preset electrical conductivity calculation formula, but the correspondence relationship between the amplitude data DA and the electrical conductivity may be calculated. The electrical conductivity of the liquid in the measurement tube 3 may be derived by measuring in advance and setting the obtained characteristics as a lookup table in advance, and referring to the lookup table based on the amplitude data DA from the detection circuit 11 . .

빈 상태 판정부(12B)는, 전기 전도율 산출부(12A)에 의해 산출된 전기 전도율에 기초하여, 측정관(3) 내의 액체의 유무를 판정하는 기능을 갖고 있다. 구체적으로는, 빈 상태 판정부(12B)는, 전기 전도율 산출부(12A)에 의해 산출된 전기 전도율과, 미리 설정되어 있는 임계값 전도율을 비교하고, 산출된 전기 전도율이 임계값 전도율보다 작은 경우, 측정관(3) 내에 액체가 존재하지 않는, 즉 빈 상태라고 판정한다.The empty state determination unit 12B has a function of determining the presence or absence of liquid in the measurement tube 3 based on the electrical conductivity calculated by the electrical conductivity calculation unit 12A. Specifically, the empty state determination unit 12B compares the electrical conductivity calculated by the electrical conductivity calculation unit 12A with a preset threshold conductivity, and when the calculated electrical conductivity is smaller than the threshold conductivity , it is determined that there is no liquid in the measuring tube 3, that is, it is in an empty state.

설정·표시 회로(13)는, 조작용 버튼이나 LED·LCD 등의 표시 장치를 구비하고, 작업자의 설정 조작 입력을 검출하여 연산 처리 회로(12)에 출력하는 기능과, 연산 처리 회로(12)로부터의 각종 데이터를 표시하는 기능을 구비하고 있다.The setting/display circuit 13 includes a display device such as an operation button and an LED/LCD, and a function for detecting and outputting an operator's setting operation input to the arithmetic processing circuit 12, and the arithmetic processing circuit 12 It has a function to display various data from

전송 회로(14)는, 전송로(LT)를 통해 컨트롤러 등의 상위 장치(도시하지 않음)와의 사이에서 데이터 전송을 행하는 기능과, 연산 처리 회로(12)에서 얻어진 전기 전도율이나 빈 상태 판정 결과를, 상위 장치에 송신하는 기능을 구비하고 있다.The transmission circuit 14 transmits data to and from a higher-level device (not shown) such as a controller via the transmission path LT, and transmits the electrical conductivity and empty state determination results obtained by the arithmetic processing circuit 12 . , and a function to transmit to the host device.

[전기 전도율계의 구조][Structure of Electrical Conductivity Meter]

다음으로, 도 2 내지 도 5를 참조하여, 본 실시형태에 따른 전기 전도율계(10)의 구조에 대해 설명한다. 한편, 이하에서는, 편의상, 측정관(3)이 연장되는 방향을 제1 방향(X)이라고 하고, 제1 방향(X)에 직교하는 측정관(3)의 좌우 방향을 제2 방향(Y)이라고 하며, 제1 및 제2 방향(X, Y)에 직교하는 측정관(3)의 상하 방향을 제3 방향(Z)이라고 한다.Next, the structure of the electrical conductivity meter 10 according to the present embodiment will be described with reference to FIGS. 2 to 5 . In the following, for convenience, the direction in which the measuring tube 3 extends is referred to as the first direction X, and the left and right direction of the measuring tube 3 orthogonal to the first direction X is referred to as the second direction (Y). The vertical direction of the measuring tube 3 orthogonal to the first and second directions (X, Y) is referred to as the third direction (Z).

측정관(3)은, 원통 형상을 이루는 세라믹이나 수지 등의 절연성 및 유전성이 우수한 재료로 이루어지고, 하측 케이스(4)의 내부에 수납되어 있다. 하측 케이스(4)는, 상측에 개구부(4D)를 갖는 바닥이 있는 상자형의 수지, 또는 금속 케이스로 구성되어 있다.The measuring tube 3 is made of a material having excellent insulation and dielectric properties such as ceramic or resin having a cylindrical shape, and is housed in the lower case 4 . The lower case 4 is made of a bottomed box-shaped resin or metal case having an opening 4D on the upper side.

하측 케이스(4)의 측면 중 제1 방향(X)과 직교하는 한 쌍의 측면(4A)에는, 전기 전도율계(10)의 외부에 설치되는 배관(도시하지 않음)과 측정관(3)을 연결 가능한, 금속 재료(예컨대, SUS)로 구성된 관형의 조인트(5A, 5B)가 배치되어 있다. 측정관(3)은, 제1 방향(X)을 따라 하측 케이스(4)의 내부에 수납되고 측정관(3)의 양단부에는, 한 쌍의 O링(OR)을 사이에 두고 조인트(5A)와 조인트(5B)가 각각 연결된다.On a pair of side surfaces 4A orthogonal to the first direction X among the side surfaces of the lower case 4, a pipe (not shown) installed outside the electrical conductivity meter 10 and a measuring pipe 3 are provided. A connectable, tubular joint 5A, 5B made of a metallic material (eg SUS) is arranged. The measurement tube 3 is accommodated in the lower case 4 along the first direction X, and at both ends of the measurement tube 3, a pair of O-rings OR is interposed therebetween by a joint 5A. and the joint 5B are respectively connected.

여기서, 조인트(5A, 5B) 중 적어도 한쪽은, 전극(제1 전극)(T1)으로서 기능한다. 예컨대, 조인트(5A)는, 접지 전압(GND)(공통 전위)에 접속됨으로써, 외부의 배관과 측정관(3)을 연결할 뿐만이 아니라, 전극(T1)으로서도 기능한다.Here, at least one of the joints 5A and 5B functions as an electrode (first electrode) T1. For example, by being connected to the ground voltage GND (common potential), the joint 5A not only connects the external pipe and the measurement pipe 3 but also functions as the electrode T1 .

이와 같이, 전극(T1)을 금속으로 이루어지는 조인트(5A)에 의해 실현함으로써, T1이 액체와 접촉하는 면적이 커진다.In this way, by realizing the electrode T1 by the joint 5A made of metal, the area where T1 comes into contact with the liquid becomes large.

이에 의해, T1에 이물의 부착이나 부식이 발생한 경우라도, 이물의 부착이나 부식이 발생한 부분의 면적이 T1의 전체 면적에 대해 상대적으로 작아지기 때문에, 분극 용량의 변화에 의한 측정 오차를 억제하는 것이 가능해진다. 또한, 조인트(5A)에 접지 전압(GND)이 인가되기 때문에, 조인트(5A)에 접속되는 외부 배관이 금속이어도, 외부 배관이 안테나가 되어 전자파 노이즈를 방사해 버리는 일은 없다. 또한, 조인트(5A)가 전극(T1)으로서 겸용되기 때문에, 별도로 T1을 설치할 필요가 없어, 전기 전도율계(10)의 소형화를 도모할 수 있다.Accordingly, even when foreign matter adhesion or corrosion occurs in T1, since the area of the portion where foreign matter adhesion or corrosion occurs is relatively small with respect to the total area of T1, it is important to suppress measurement errors due to changes in polarization capacity. it becomes possible Moreover, since the ground voltage GND is applied to the joint 5A, even if the external pipe connected to the joint 5A is made of metal, the external pipe does not become an antenna and radiate electromagnetic noise. Further, since the joint 5A is also used as the electrode T1, it is not necessary to separately provide T1, and the size of the electrical conductivity meter 10 can be reduced.

한편, 하측 케이스(4)의 측면 중 제2 방향(Y)과 직교하는 한 쌍의 측면(4B)과 하측 케이스(4)의 바닥면(4E)의 외측면에는, 단면 コ자 형상의 금속판으로 이루어지는 실드(6)가 부착되어 있다. 이에 의해, 전기 전도율계(10)로부터 외부에 방사되는 노이즈를 저감할 수 있다.On the other hand, on the outer surface of a pair of side surfaces 4B orthogonal to the second direction Y among the side surfaces of the lower case 4 and the bottom surface 4E of the lower case 4, a metal plate having a U-shape in cross section is formed. A shield 6 formed is attached. Thereby, noise radiated to the outside from the electrical conductivity meter 10 can be reduced.

또한, 측정관(3)의 외주면(3A) 중, 서브 기판(2)을 사이에 두고 조인트(5A)와 반대측에는, 측정관(3)의 전체 둘레에 걸쳐 박막 도체로 이루어지는 면전극(제2 전극)(T2)이, 비접액 전극으로서 패턴 형성되어 있다. 또한, T2 중 서브 기판(2)측의 측단부에는, 패드(P3)가 서브 기판(2)을 향해 돌출되어 형성되어 있다.Further, on the side opposite to the joint 5A of the outer peripheral surface 3A of the measurement tube 3 with the sub-substrate 2 interposed therebetween, a surface electrode (second surface) made of a thin film conductor over the entire circumference of the measurement tube 3 . The electrode) T2 is pattern-formed as a non-contact electrode. Further, a pad P3 is formed to protrude toward the sub-substrate 2 at the side end of the sub-substrate 2 during T2.

전술한 바와 같이, 신호 생성 회로(21) 및 버퍼 증폭기(22) 중, 적어도 어느 한쪽을, 측정관(3)의 외주면(3A) 중 전극(T1, T2)의 근방 위치에 부착된 서브 기판(프린트 배선 기판)(2)에 실장하고, 점퍼선(J1, J2)을 통해 전극(T1, T2)을 서브 기판(2)에 전기적으로 접속하도록 한 것이다.As described above, at least one of the signal generating circuit 21 and the buffer amplifier 22 is attached to a sub-substrate ( It is mounted on a printed wiring board) 2 , and the electrodes T1 and T2 are electrically connected to the sub-board 2 via jumper wires J1 and J2 .

도 6은 서브 기판을 도시한 정면도이다. 도 7은 서브 기판을 도시한 이면도이다.6 is a front view showing a sub-substrate. 7 is a rear view illustrating a sub-substrate.

도 6에 도시된 바와 같이, 서브 기판(2) 중, 조인트(5A)로 이루어지는 전극(T1)측의 기판면(2A)에는, 제2 방향(Y)을 따라 관 구멍(2H)의 측면 위치에 패드(P1)가 패턴 형성되어 있고, J1을 통해 이 P1과 T1을 접속하고 있다. J1은 P1 및 T1의 외표면에 납땜된다.As shown in FIG. 6 , in the sub-substrate 2 , on the substrate surface 2A on the electrode T1 side made of the joint 5A, the side position of the tube hole 2H along the second direction Y The pad P1 is patterned, and the P1 and T1 are connected via J1. J1 is soldered to the outer surfaces of P1 and T1.

또한, 도 7에 도시된 바와 같이, 서브 기판(2) 중, 전극(T2)측의 기판면(2B)에는, 제3 방향(Z)을 따라 관 구멍(2H)의 상측 위치에 패드(P2)가 패턴 형성되어 있고, J2를 통해 이 P2와 P3을 접속하고 있다. J2는 P2 및 P3에 납땜된다.Further, as shown in FIG. 7 , on the substrate surface 2B on the electrode T2 side of the sub substrate 2, a pad P2 is positioned above the tube hole 2H along the third direction Z. ) is patterned, and this P2 and P3 are connected via J2. J2 is soldered to P2 and P3.

또한, 기판면(2B) 중, 패드(P2)를 포함하는 관 구멍(2H)의 상측에는, 회로 실장 영역(2G)이 형성되어 있고, 신호 생성 회로(21)나 버퍼 증폭기(22), 나아가서는 커넥터(CN2)가 실장되며, 배선 패턴(LP1, LP2)(도시하지 않음)을 통해 P1, P2가 접속되어 있다.Further, on the substrate surface 2B, above the tube hole 2H including the pad P2, a circuit mounting region 2G is formed, the signal generating circuit 21, the buffer amplifier 22, and furthermore A connector CN2 is mounted, and P1 and P2 are connected via wiring patterns LP1 and LP2 (not shown).

이에 의해, 서브 기판(2)과 전극(T1, T2)을 접속하는 전극 배선, 즉 점퍼선(J1, J2)의 길이를 매우 짧게 할 수 있고, J1, J2의 임피던스를 매우 낮게 억제할 수 있다. 또한, 서브 기판(2)에 신호 생성 회로(21) 또는 버퍼 증폭기(22)를 실장했기 때문에, 메인 기판(1)과 서브 기판(2)을 접속하는 접속 배선(LC)의 임피던스도 낮게 억제할 수 있다. 이 때문에, 전기 전도율의 계측에 있어서, 점퍼선(J1, J2) 나아가서는 접속 배선(LC)의 임피던스를 무시할 수 있다.Thereby, the length of the electrode wiring connecting the sub-substrate 2 and the electrodes T1 and T2, that is, the jumper wires J1 and J2, can be made very short, and the impedance of J1 and J2 can be kept very low. . In addition, since the signal generating circuit 21 or the buffer amplifier 22 is mounted on the sub-board 2, the impedance of the connection wiring LC connecting the main board 1 and the sub-board 2 can also be kept low. can For this reason, in the measurement of electrical conductivity, the impedance of the jumper lines J1, J2, and also the connection wiring LC can be disregarded.

도 2에 도시된 바와 같이, 하측 케이스(4)의 상부에는, 개구부(4D)를 덮도록 상측 케이스(9)가 부착된다. 메인 기판(1)은, 이 상측 케이스(9) 내에 고정되어 있고, 검출 회로(11), 연산 처리 회로(12), 설정·표시 회로(13), 전송 회로(14) 등의 각 회로부가 실장되어 있다. 서브 기판(2)의 커넥터(CN2)는, 접속 배선(LC)을 통해 메인 기판(1)의 커넥터(CN1)와 접속되어 있다.As shown in FIG. 2 , an upper case 9 is attached to the upper portion of the lower case 4 so as to cover the opening 4D. The main board 1 is fixed in this upper case 9, and each circuit part, such as the detection circuit 11, the arithmetic processing circuit 12, the setting/display circuit 13, and the transmission circuit 14, is mounted. has been The connector CN2 of the sub-board 2 is connected to the connector CN1 of the main board 1 via the connection wiring LC.

한편, 서브 기판(2) 중, 회로 부품이나 배선 패턴 이외의 영역에, 접지 전압(GND)과 접속된 접지 패턴을 형성해도 좋다. 이에 의해, 전기 전도율계(10)의 외부로부터 전극(T2)에 혼입되는 노이즈를 저감할 수 있고, 측정 오차를 억제하는 것이 가능해진다.In addition, you may form the ground pattern connected to the ground voltage GND in the area|region other than a circuit component and a wiring pattern of the sub board|substrate 2 . Thereby, noise mixed into the electrode T2 from the outside of the electrical conductivity meter 10 can be reduced, and it becomes possible to suppress a measurement error.

서브 기판(2)에 대해서는, 측정관(3)의 외주면(3A)이면 어느 방향에 부착해도 좋으나, 본 실시형태는, 서브 기판(2)에 형성한 관 구멍(2H)에 측정관(3)을 압입함으로써, 서브 기판(2)을 측정관(3)에 고정하고 있다.The sub-substrate 2 may be attached in any direction as long as it is the outer peripheral surface 3A of the measuring tube 3 , but in the present embodiment, the measuring tube 3 is disposed in the tube hole 2H formed in the sub-substrate 2 . The sub-substrate 2 is being fixed to the measurement tube 3 by press-fitting.

도 6 및 도 7에 도시된 바와 같이, 서브 기판(2) 중, 지면(紙面)을 향해 좌우의 방향인 좌우 방향(Y)의 중앙 위치에는, 측정관(3)을 압입하기 위한 관 구멍(2H)이 형성되어 있다. 이에 의해, 부착 나사 등의 고정 부재를 이용하지 않고 매우 간소한 구성으로, 서브 기판(2)을 측정관(3)에 고정할 수 있다.As shown in FIGS. 6 and 7 , in the sub-substrate 2, in the central position in the left-right direction Y, which is the left-right direction toward the paper surface, a tube hole for press-fitting the measuring tube 3 ( 2H) is formed. Thereby, the sub-substrate 2 can be fixed to the measurement tube 3 with a very simple structure without using fixing members, such as an attachment screw.

관 구멍(2H)의 크기는, 측정관(3)의 외주부의 크기와 동일하거나 혹은 약간 작게 설정되어 있다. 이때, 관 구멍(2H)은, 측정관(3)의 외주 형상에 맞춰 진원(眞圓) 형상으로 할 필요는 없고, 대략 다각형 형상, 도 6 및 도 7에서는 대략 팔각형 형상으로 해도 좋다. 이에 의해, 관 구멍(2H)의 단부가 외주면(3A)과 부분적으로 접촉하게 되고, 관 구멍(2H)의 단부의 전체 둘레에 걸쳐 외주면(3A)과 접하는 구성과 비교하여, 측정관(3)으로부터 서브 기판(2)에 실장한 신호 생성 회로(21)나 버퍼 증폭기(22)에 전해지는 열의 영향을 억제할 수 있다.The size of the tube hole 2H is set equal to or slightly smaller than the size of the outer peripheral portion of the measurement tube 3 . At this time, it is not necessary for the tube hole 2H to be made into a perfect circle shape according to the outer periphery shape of the measurement tube 3, It is good also as a substantially polygonal shape, and a substantially octagonal shape in FIGS. Thereby, the end of the tube hole 2H comes into partial contact with the outer peripheral surface 3A, and compared with the configuration in which the end portion of the tube hole 2H is in contact with the outer peripheral surface 3A over the entire circumference of the end of the tube hole 2H, the measurement tube 3 It is possible to suppress the influence of heat transmitted to the signal generating circuit 21 and the buffer amplifier 22 mounted on the sub-substrate 2 from the above.

또한, 관 구멍(2H)과 측정관(3) 사이에 간극(2S)이 이산(離散)되어 형성되기 때문에, 관 구멍(2H)에 대해 측정관(3)을 용이하게 압입할 수 있어, 압입 전용의 지그를 준비할 필요가 없고, 작업 부담을 경감할 수 있다.Further, since the gap 2S is discretely formed between the tube hole 2H and the measurement tube 3, the measurement tube 3 can be easily press-fitted into the tube hole 2H, There is no need to prepare a dedicated jig, and the work load can be reduced.

한편, 관 구멍(2H)의 형상에 대해서는 대략 다각형 형상에 한정되는 것은 아니며, 관 구멍(2H)의 구멍 벽면에 복수의 볼록부를 구비하고, 이 볼록부가 외주면(3A)과 접촉하도록 해도 좋다. 혹은, 관 구멍(2H)의 둘레부의 일부가 서브 기판(2)의 측단부를 향해 직접 개구되는 절결이나 간접적으로 개구되는 슬릿을 형성해도 좋다. 이에 의해, 전술과 동일한 작용 효과를 얻을 수 있다.On the other hand, the shape of the tube hole 2H is not limited to a substantially polygonal shape, and a plurality of convex portions may be provided on the hole wall surface of the tube hole 2H, and the convex portions may be brought into contact with the outer peripheral surface 3A. Alternatively, a notch in which a part of the peripheral portion of the tube hole 2H is directly opened toward the side end of the sub substrate 2 or a slit opened indirectly may be formed. Thereby, it is possible to obtain the same effects as those described above.

또한, 본 실시형태에 있어서, 하측 케이스(4)의 측면(4B)의 내벽부(4C)에는, 볼록형 또는 오목형의 레일로 이루어지는 한 쌍의 가이드부(7X, 7Y)가 형성되어 있다. 서브 기판(2)의 측단부(2X, 2Y)가 이들 가이드부(7X, 7Y)에 감합(嵌合)되도록, 하측 케이스(4)의 개구부(4D)로부터 삽입함으로써, 서브 기판(2)을 통해 측정관(3)이 하측 케이스(4)에 부착된다. 이에 의해, 매우 간소한 구조로 서브 기판(2) 나아가서는 측정관(3)을 하측 케이스(4)의 내부에 부착할 수 있다.Further, in the present embodiment, a pair of guide portions 7X and 7Y made of a convex or concave rail is formed on the inner wall portion 4C of the side surface 4B of the lower case 4 . The sub-board 2 is inserted by inserting it from the opening 4D of the lower case 4 so that the side ends 2X, 2Y of the sub-board 2 are fitted to these guide parts 7X, 7Y. The measuring tube (3) is attached to the lower case (4) through the. Thereby, the sub-substrate 2 and thus the measuring tube 3 can be attached to the inside of the lower case 4 with a very simple structure.

한편, 가이드부(7X, 7Y)에 대해서는, 볼록형 부분 또는 오목형 부분이 연장되어 형성되어 있을 필요는 없고, 측단부(2X, 2Y)가 원활하게 삽입되는 간격으로, 볼록형 부분 또는 오목형 부분을 복수로 분리하여 형성해도 좋다. 또한, 도 3에서는, 가이드부(7X, 7Y)가 2개의 돌출부로 이루어지는 경우가 예로서 도시되어 있으나, 돌출부를 대신하여 측단부(2X, 2Y)가 삽입되는 홈이어도 좋다.On the other hand, with respect to the guide portions 7X and 7Y, it is not necessary that the convex portion or the concave portion is formed to extend, and the convex portion or the concave portion is formed at an interval at which the side ends 2X and 2Y are smoothly inserted. You may separate it into plurality and form it. In addition, although the case where the guide parts 7X and 7Y consists of two protrusions is shown as an example in FIG. 3, it may replace with the protrusion part, and the groove|channel into which the side ends 2X, 2Y are inserted may be sufficient.

또한, 가이드부(7X, 7Y)로 서브 기판(2)을 고정할 필요는 없고, 반대로 약간 여유가 있는 편이 조인트(5A, 5B)에 의한 나사 고정 시에, 측정관(3) 혹은 서브 기판(2)에 가해지는 기계적 스트레스를 완화할 수 있다.In addition, it is not necessary to fix the sub-substrate 2 with the guides 7X, 7Y, and on the contrary, it is not necessary to have a little leeway when screwing with the joints 5A and 5B, the measuring tube 3 or the sub-substrate ( 2) can relieve the mechanical stress applied to it.

[제1 실시형태의 동작][Operation of the first embodiment]

다음으로, 도 8을 참조하여, 본 실시형태에 따른 전기 전도율계(10)의 동작에 대해 설명한다. 도 8은 제1 실시형태에 따른 전기 전도율계의 동작을 도시한 신호 파형도이다.Next, with reference to FIG. 8, the operation|movement of the electrical conductivity meter 10 which concerns on this embodiment is demonstrated. Fig. 8 is a signal waveform diagram showing the operation of the electric conductivity meter according to the first embodiment.

여기서는, 전극(T2)이 비접액 전극이고, 구형파 신호(SG)가 구형파 정전압 신호인 경우를 예로서 설명한다.Here, the case where the electrode T2 is a non-contact electrode and the square wave signal SG is a square wave constant voltage signal will be described as an example.

클록 생성 회로(11A)는, 연산 처리 회로(12)로부터의 클록 신호(CLK0)에 기초하여, 구형파 신호(SG) 생성용의 클록 신호(CLKs)와, 샘플링 제어용의 클록 신호(CLKh, CLKl)를 생성한다. 여기서는, CLKs의 주파수, 즉 구형파 신호(SG)의 신호 주파수(fg)가 3 ㎒인 경우가 나타나 있다.The clock generation circuit 11A, based on the clock signal CLK0 from the arithmetic processing circuit 12, includes a clock signal CLKs for generating the square wave signal SG, and clock signals CLKh and CLKl for sampling control. create Here, the case where the frequency of CLKs, ie, the signal frequency fg of the square wave signal SG, is 3 MHz is shown.

신호 생성 회로(21)는, CLKs에 기초하여 스위치(SWg)를 온 오프 제어한다. 이에 의해, 도 8에 도시된 바와 같이, 검출 회로(11)로부터 공급된 기준 전압(Vs)과 접지 전압(GND)이, 스위치(SWg)에 의해 신호 주파수(fg)의 반주기마다 전환되고, 저항 소자(Rr)를 통해 전극(T2)에 인가되게 된다. 따라서, 신호 생성 회로(21)로부터 공급된 기준 전압(Vs)은, 저항 소자(Rg)와 전극(T1, T2) 사이의 임피던스로 분압되고, 그 분압 전압이 전극(T1, T2) 사이의 전압, 즉 검출 전압(Vt)이 된다.The signal generating circuit 21 turns on/off the switch SWg based on CLKs. Thereby, as shown in Fig. 8, the reference voltage Vs and the ground voltage GND supplied from the detection circuit 11 are switched by the switch SWg every half cycle of the signal frequency fg, and the resistance It is applied to the electrode T2 through the element Rr. Accordingly, the reference voltage Vs supplied from the signal generating circuit 21 is divided by the impedance between the resistance element Rg and the electrodes T1 and T2, and the divided voltage is the voltage between the electrodes T1 and T2. , that is, the detection voltage Vt.

샘플 홀드 회로(11B)는, 클록 생성 회로(11A)로부터의 CLKh에 기초하여, 버퍼 증폭기(22)에서 Vt가 안정화(임피던스 변환)되어 얻어진 출력 전압(Vt') 중, Vs가 공급되고 있는 하이 레벨 기간(TH)(SG의 반주기)에 있어서의 검출 전압(VH)을 샘플링한다. 또한, 샘플 홀드 회로(11B)는, 클록 생성 회로(11A)로부터의 CLKl에 기초하여, Vt' 중, GND가 공급되고 있는 로우 레벨 기간(TL)(SG의 반주기)에 있어서의 검출 전압(VL)을 샘플링한다.The sample and hold circuit 11B has a high output voltage Vt' obtained by stabilizing (impedance conversion) in the buffer amplifier 22 based on the CLKh from the clock generation circuit 11A, to which Vs is supplied. The detection voltage VH in the level period TH (half cycle of SG) is sampled. In addition, the sample and hold circuit 11B, based on CLK1 from the clock generation circuit 11A, detects voltage VL in the low level period TL (half cycle of SG) to which GND is supplied among Vt'. ) is sampled.

VH, VL을 샘플링하는 타이밍에 대해서는, TH, TL의 전환에 따르는 Vt의 파형 변화나, Vt의 포화의 영향을 받지 않는 시간 위치가 바람직하다. 또한, TH, TL의 개시 시점을 기준으로 한 동일 시간 위치에서 VH, VL을 샘플링하는 것이 바람직하다. 따라서, 예컨대 Vt가 안정되고 있는 TH, TL(SG의 반주기)의 중앙 위치에서 VH, VL을 샘플링하면 된다.As for the timing for sampling VH and VL, it is preferable to have a time position that is not affected by the waveform change of Vt accompanying the switching of TH and TL or the saturation of Vt. In addition, it is preferable to sample VH and VL at the same time position with respect to the start time of TH and TL. Therefore, for example, VH and VL may be sampled at the center positions of TH and TL (half cycle of SG) where Vt is stable.

A/D 변환 회로(11C)는, 샘플 홀드 회로(11B)에서 얻어진 VH와 VL의 차분 전압(ΔVt)을 진폭 데이터(DA)로 A/D 변환하여 출력한다.The A/D conversion circuit 11C A/D-converts the difference voltage ?Vt between VH and VL obtained by the sample-and-hold circuit 11B into amplitude data DA, and outputs it.

일반적으로는, 교류의 검출 전압(Vt)을 전파(全波) 정류하는 방법, 예컨대 TL에 있어서의 검출 전압(Vt)을 Vt의 중간 레벨에서 되접어 TH의 Vt와 가산하는 방법이 고려된다. 그러나, 이러한 방법에서는, TL과 TH의 Vt가 동일하지 않으면, 전파 정류해도 맥류가 남아, 안정된 직류 전압이 되지 않기 때문에, 계측 오차의 원인이 된다.In general, a method of full-wave rectification of the detection voltage Vt of an alternating current, for example, a method in which the detection voltage Vt in TL is folded back at an intermediate level of Vt and added to Vt of TH is considered. However, in this method, if the Vt of TL and TH are not equal, a pulsating current remains even after full-wave rectification, and a stable DC voltage is not obtained, which causes a measurement error.

본 실시형태에 의하면, 교류의 검출 전압(Vt)을 전파 정류하지 않고, TL과 TH에서 각각 별개로 샘플링하고, 얻어진 VH, VL의 차분 전압을 진폭 데이터로서 취득하고 있다.According to the present embodiment, the difference voltage between VH and VL obtained by sampling separately at TL and TH without full-wave rectification of the detected voltage Vt of the alternating current is acquired as amplitude data.

이 때문에, 액체의 유속 변화 등에 의해 Vt에 흔들림이 포함되어 있는 것과 같은 경우나, 외부로부터 액체를 통해 공통 모드 노이즈가 Vt에 혼입되어 있는 것과 같은 경우에도, 진폭 데이터에의 영향을 회피할 수 있고, 전기 전도율의 안정된 계측을 실현할 수 있다.For this reason, the influence on the amplitude data can be avoided even when fluctuations are included in Vt due to a change in the flow velocity of the liquid, etc. or when common mode noise is mixed into Vt through the liquid from the outside. , stable measurement of electrical conductivity can be realized.

전기 전도율 산출부(12A)는, A/D 변환 회로(11C)로부터의 DA에 기초하여, 액체의 전기 전도율을 산출한다.The electrical conductivity calculation unit 12A calculates the electrical conductivity of the liquid based on DA from the A/D conversion circuit 11C.

또한, 빈 상태 판정부(12B)는, 전기 전도율 산출부(12A)에서 얻어진 전기 전도율을 임계값 전도율과 비교함으로써, 측정관(3) 내가 빈 상태인지 아닌지 판정한다.Moreover, the empty state determination part 12B determines whether the inside of the measuring tube 3 is an empty state by comparing the electrical conductivity obtained by the electrical conductivity calculation part 12A with the threshold electrical conductivity.

도 9는 제1 실시형태에 따른 전극측의 등가 회로이다. 전술한 바와 같이, 구형파 신호(SG)의 진폭을 나타내는 인가 전압(Vg)은, 저항 소자(Rg)와 전극(T1, T2) 사이의 임피던스로 분압된다. 이 때문에, 도 9에 도시된 바와 같이, 서브 기판(2)으로부터 본 전극측의 등가 회로는, 신호 생성 회로(21)에 상당하는 구형파 전압원(VG)에 대해, 신호 생성 회로(21)의 저항 소자(Rg)와, 전극(T1, T2) 사이의 임피던스를 나타내는 측의 등가 회로(Zt)가 직렬 접속된 형식이 된다.Fig. 9 is an equivalent circuit on the electrode side according to the first embodiment. As described above, the applied voltage Vg representing the amplitude of the square wave signal SG is divided by the impedance between the resistance element Rg and the electrodes T1 and T2. For this reason, as shown in FIG. 9 , the equivalent circuit on the electrode side viewed from the sub-substrate 2 has the resistance of the signal generating circuit 21 with respect to the square wave voltage source VG corresponding to the signal generating circuit 21 . The element Rg and the equivalent circuit Zt on the side representing the impedance between the electrodes T1 and T2 are connected in series.

이때, Zt에 있어서, 전극(T1, T2)과 액체의 접액 시에 전극-액체 사이에 분극 용량(Cp) 및 분극 저항(Rp)이 발생하고, T2가 비접액 전극이기 때문에, 액체와 전극(T2) 사이에 전극 용량(Ct)이 발생한다. 따라서, 전극(T1, T2) 사이의 액체에 관한 액체 저항을 Rl이라고 하면, Zt는, 분극 용량(Cp) 및 분극 저항(Rp)의 병렬 회로와, 액체 저항(Rl)과, 전극 용량(Ct)이 직렬 접속된 등가 회로로 나타난다. 여기서, 구형파 신호(SG)의 신호 주파수(fg)가 비교적 높은 경우, Cp, Ct의 임피던스는 매우 작아져, 도 8에 도시된 바와 같이, Cp, Rp의 양단 전압(Vcp) 및 Ct의 양단 전압(Vct)은 무시할 수 있는 레벨이 된다. 이에 의해, Zt는, 액체 저항(Rl)만으로 간주할 수 있다.At this time, in Zt, polarization capacitance (Cp) and polarization resistance (Rp) are generated between the electrode-liquid when the electrodes (T1, T2) and the liquid are in contact with the liquid, and since T2 is the non-contact electrode, the liquid and the electrode ( The electrode capacitance Ct is generated between T2). Therefore, if the liquid resistance with respect to the liquid between the electrodes T1 and T2 is R1, Zt is the polarization capacitance Cp and the polarization resistance Rp in parallel circuit, the liquid resistance R1, and the electrode capacitance Ct ) is shown as an equivalent circuit connected in series. Here, when the signal frequency fg of the square wave signal SG is relatively high, the impedances of Cp and Ct become very small, and, as shown in FIG. 8 , the voltages Vcp and both ends of Cp and Rp and Ct. (Vct) becomes a negligible level. Accordingly, Zt can be regarded as only the liquid resistance Rl.

구형파 신호(SG)가, Vs의 중점(Vs/2)을 중심으로 하여 ±Vs/2의 진폭을 갖는 교류 신호라고 생각한 경우, Vg=Vs인 하이 레벨 기간(TH)에 검출된 검출 전압(Vt)을 VH라고 하면, Rg의 양단 전압은 VrgH=Vs-VH가 되고, Zt의 양단 전압(Vz) 즉 액체 저항(Rl)의 양단 전압은 VrlH=VH-Vs/2가 된다. 또한, Vg=GND인 로우 레벨 기간(TL)에 검출된 검출 전압(Vt)을 VL이라고 하면, Rg의 양단 전압은 VrgL=VL이 되고, 액체 저항(Rl)의 양단 전압은 VrlL=Vs/2-VL이 된다.When the square wave signal SG is considered to be an AC signal having an amplitude of ±Vs/2 centered on the midpoint Vs/2 of Vs, the detected voltage Vt detected in the high level period TH where Vg = Vs ) is VH, then the voltage across Rg becomes VrgH=Vs-VH, and the voltage across Zt (Vz), that is, the voltage across the liquid resistance Rl, becomes VrlH=VH-Vs/2. Further, assuming that the detected voltage Vt in the low level period TL where Vg = GND is VL, the voltage across Rg becomes VrgL = VL, and the voltage across the liquid resistance Rl is VrlL = Vs/2 becomes -VL.

따라서, VrgHL=VrgH+VrgL이라고 하고, VrlHL=VrlH+VrlL이라고 한 경우, VrgHL과 VrlHL의 비는, 다음의 식 (1)이 된다.Therefore, when VrgHL = VrgH + VrgL and VrlHL = VrlH + VrlL, the ratio of VrgHL to VrlHL becomes the following formula (1).

[식 (1)][Formula (1)]

여기서, VrgHL과 VrlHL의 비는, Rg와 Rl(≒Zt)의 비와 거의 동일하다고 간주할 수 있기 때문에, Rl은 다음의 식 (2)로 구해진다.Here, since the ratio of VrgHL and VrlHL can be considered to be substantially equal to the ratio of Rg and R1 (≈ Zt), R1 is obtained by the following formula (2).

[식 (2)][Formula (2)]

이때, 식 (2)에 있어서, Rg 및 Vs는 기지이고, 차분 전압(VH-VL)은, SH 회로(11B)에서 검출되고 A/D 변환 회로(11C)에서 진폭 데이터(DA)로 변환되어 연산 처리 회로(12)에 입력된다. 따라서, 전기 전도율 산출부(12A)는, 이들 데이터에 기초하여 Rl을 용이하게 산출할 수 있다.At this time, in Equation (2), Rg and Vs are known, and the differential voltage VH-VL is detected by the SH circuit 11B and converted into amplitude data DA by the A/D conversion circuit 11C. It is input to the arithmetic processing circuit 12 . Accordingly, the electrical conductivity calculation unit 12A can easily calculate R1 based on these data.

도 10은 진폭 데이터와 전기 전도율의 대응 관계를 도시한 특성도이고, 종축이 진폭 데이터(DA)를 나타내고, 횡축이 전기 전도율을 나타내고 있다. 전기 전도율이 기지의 표준 유체를 복수 종 이용하여 캘리브레이션 작업을 행함으로써, 이러한 진폭 데이터(DA)와 전기 전도율의 대응 관계를 미리 계측하고, 얻어진 특성을 룩업 테이블로서, 예컨대 반도체 메모리(도시하지 않음)에 설정해 두며, 검출 회로(11)로부터의 진폭 데이터(DA)에 기초하여, 전기 전도율 산출부(12A)가, 룩업 테이블을 참조하여, 측정관(3) 내의 액체에 관한 전기 전도율을 도출해도 좋다.Fig. 10 is a characteristic diagram showing the correspondence relationship between amplitude data and electrical conductivity, in which the vertical axis indicates amplitude data DA and the horizontal axis indicates electrical conductivity. By performing a calibration operation using a plurality of standard fluids with known electrical conductivity, the correspondence relationship between such amplitude data DA and electrical conductivity is measured in advance, and the obtained characteristics are used as a lookup table, for example, in a semiconductor memory (not shown). may be set to , and based on the amplitude data DA from the detection circuit 11 , the electrical conductivity calculation unit 12A may refer to the lookup table to derive the electrical conductivity of the liquid in the measurement tube 3 . .

도 11은 제1 실시형태에 따른 전기 전도율계의 동작을 도시한 다른 신호 파형도이다. 도 8에서는, Cp 및 Ct의 임피던스를 무시할 수 있는 레벨의 신호 주파수로서 fg=3 ㎒인 경우를 예로서 설명하였다. 그러나, fg가 비교적 낮은 경우, 예컨대 도 11에 도시된 바와 같이, fg=150 ㎑인 경우, Cp, Ct의 임피던스를 무시할 수 없게 된다. 이 때문에, Vct나 Vrl, 나아가서는 Vt가 각각의 시정수로 지수 함수적으로 변화하게 되어, VH, VL을 안정되게 검출할 수 없게 된다.11 is another signal waveform diagram showing the operation of the electrical conductivity meter according to the first embodiment. In FIG. 8 , the case where fg = 3 MHz as a signal frequency at a level where the impedances of Cp and Ct can be ignored has been described as an example. However, when fg is relatively low, for example, when fg=150 kHz as shown in FIG. 11, the impedances of Cp and Ct cannot be ignored. For this reason, Vct, Vrl, and further Vt change exponentially with each time constant, and it becomes impossible to detect VH and VL stably.

이와 같이, Vt의 파형이 변형된 경우, 진폭 데이터(DA)의 검출 시에 오차가 포함되기 쉬워지고, 결과로서 전기 전도율에 관한 측정 정밀도의 저하의 요인이 된다. 이 때문에, fg로서, Cp, Ct의 임피던스를 무시할 수 있을 정도의 높은 주파수를 이용할 필요가 있다. 한편, fg를 높게 하면, 도 21에 도시된 종래의 등가 회로와 같이 전극 배선의 선간 용량(Cw)에 의한 영향이 커져 전극 배선에서 신호 누설이 발생하여, Vt의 파형이 변형되는 원인이 된다.In this way, when the waveform of Vt is deformed, errors are likely to be included in the detection of the amplitude data DA, and as a result, it becomes a factor of a decrease in the measurement accuracy regarding the electrical conductivity. For this reason, as fg, it is necessary to use a frequency high enough to ignore the impedances of Cp and Ct. On the other hand, when fg is made high, the influence of the interline capacitance Cw of the electrode wiring increases, as in the conventional equivalent circuit shown in FIG. 21, and signal leakage occurs in the electrode wiring, which causes the waveform of Vt to be deformed.

본 실시형태에서는, 신호 생성 회로(21) 및 버퍼 증폭기(22) 중, 적어도 어느 한쪽 또는 양쪽을, 측정관(3)의 외주면(3A) 중 전극(T1, T2)의 근방 위치에 부착된 서브 기판(2)에 실장하고, 점퍼선(J1, J2)을 통해 전극(T1, T2)을 서브 기판(2)에 전기적으로 접속하도록 한 것이다. 이에 의해, J1, J2에 상당하는 전극 배선의 길이를 매우 짧게 할 수 있고, J1, J2 사이의 선간 용량(Cw)을 작게 할 수 있다. 이 때문에, fg로서, Cp, Ct의 임피던스를 무시할 수 있을 정도의 높은 주파수를 이용해도, J1, J2 사이에서의 신호 누설을 낮게 억제할 수 있다. 따라서, 높은 정밀도로 전기 전도율을 계측하는 것이 가능해진다.In the present embodiment, at least one or both of the signal generating circuit 21 and the buffer amplifier 22 is attached to a position in the vicinity of the electrodes T1 and T2 in the outer peripheral surface 3A of the measuring tube 3 . It is mounted on the substrate 2 , and the electrodes T1 and T2 are electrically connected to the sub substrate 2 via jumper wires J1 and J2 . Thereby, the length of the electrode wiring corresponding to J1 and J2 can be made very short, and the interline capacitance Cw between J1 and J2 can be made small. For this reason, as fg, even when a frequency high enough to disregard the impedances of Cp and Ct is used, the signal leakage between J1 and J2 can be suppressed to a low level. Therefore, it becomes possible to measure electrical conductivity with high precision.

[제1 실시형태의 효과][Effect of the first embodiment]

이와 같이, 본 실시형태는, 측정관(3)에 부착되어 있는 전극(T1, T2)의 근방 위치에 서브 기판(2)을 배치하고, 구형파 신호(SG)를 생성하는 신호 생성 회로(21), 및 전극(T1, T2)으로부터 검출한 검출 신호를 안정화하여 출력하는 버퍼 증폭기(22) 중, 적어도 어느 한쪽 또는 양쪽을, 서브 기판(2)에 탑재하도록 한 것이다.As described above, in the present embodiment, the sub-substrate 2 is disposed in the vicinity of the electrodes T1 and T2 attached to the measurement tube 3 , and the signal generating circuit 21 generates the square wave signal SG. , and at least one or both of the buffer amplifiers 22 that stabilize and output the detection signals detected from the electrodes T1 and T2 are mounted on the sub substrate 2 .

보다 구체적으로는, 신호 생성 회로(21)가, 구형파 신호(SG)로서 일정 진폭을 갖는 교류의 구형파 전압으로 이루어지는 구형파 정전압 신호를 생성하도록 한 것이다. 또한, 전극(T1)은, 액체와 접액하는 접액 전극으로 이루어지고, 전극(T2)은, 측정관(3)의 외주부에 형성되고, 액체와 접액하고 있지 않는 비접액 전극으로 이루어지는 것이다.More specifically, the signal generating circuit 21 generates a square wave constant voltage signal composed of an alternating square wave voltage having a constant amplitude as the square wave signal SG. In addition, the electrode T1 consists of a liquid contact electrode which is in contact with a liquid, and the electrode T2 consists of a non-contact electrode which is formed in the outer peripheral part of the measuring tube 3 and does not come into contact with a liquid.

이에 의해, 신호 생성 회로(21)나 버퍼 증폭기(22)와 전극(T1, T2)을 접속하는 전극 배선, 즉 점퍼선(J1, J2)의 길이를 대폭 단축할 수 있고, 전극 배선 사이의 선간 용량을 작게 할 수 있다. 이 때문에, 비교적 높은 신호 주파수를 이용해도, 높은 정밀도로 전기 전도율을 계측하는 것이 가능해진다. 또한, 전극을 접속하는 전극 배선의 선간 용량에 의한 영향을 억제하여, 높은 정밀도로 전기 전도율을 계측할 수 있다.Thereby, the length of the electrode wiring connecting the signal generating circuit 21 or the buffer amplifier 22 and the electrodes T1 and T2, that is, the jumper lines J1 and J2, can be greatly shortened, and the length of the line between the electrode wirings can be shortened significantly. capacity can be reduced. For this reason, even if it uses a relatively high signal frequency, it becomes possible to measure electrical conductivity with high precision. Moreover, the influence by the interline capacitance of the electrode wiring which connects an electrode can be suppressed, and electrical conductivity can be measured with high precision.

또한, 전극(T2)이 비접액 전극이기 때문에, 전극면에의 오물 부착이나 전극의 부식에 기인하는 계측 오차의 발생을 억제할 수 있다. 또한, 백금흑과 같은 고가의 접액 전극을 이용할 필요가 없어, 대폭적인 비용 절감을 도모할 수 있다.Further, since the electrode T2 is a non-contact electrode, it is possible to suppress the occurrence of measurement errors due to adhesion of dirt to the electrode surface or corrosion of the electrode. In addition, it is not necessary to use an expensive liquid contact electrode such as platinum black, and a significant cost reduction can be achieved.

또한, 본 실시형태에 있어서, 서브 기판(2)에 측정관(3)이 삽입되는 관 구멍(2H)을 형성하고, 관 구멍(2H)과 측정관(3)의 외주면(3A)이 접촉함으로써, 외주면(3A)에 부착되도록 해도 좋다.Further, in the present embodiment, a tube hole 2H into which the measurement tube 3 is inserted is formed in the sub-substrate 2, and the tube hole 2H and the outer peripheral surface 3A of the measurement tube 3 come into contact with each other. , may be attached to the outer peripheral surface 3A.

이에 의해, 부착 나사 등의 고정 부재를 이용하지 않고 매우 간소한 구성으로, 서브 기판(2)을 측정관(3)에 고정할 수 있다.Thereby, the sub-substrate 2 can be fixed to the measurement tube 3 with a very simple structure without using fixing members, such as an attachment screw.

또한, 이러한 구성에 의해, 전극(T1)과 전극(T2) 사이에 측정관(3)의 길이 방향과 직교시켜 서브 기판(2)을 배치할 수 있다. 이 때문에, 서브 기판(2)으로부터 전극(T1, T2)까지의 전극 배선, 즉 점퍼선(J1, J2)을, 상이한 위치 및 방향에 배치·접속할 수 있고, 전극 배선 사이의 선간 용량을 매우 작게 할 수 있다. 또한, 전극(T1)인 조인트(5A)에 금속 배관이 접속된 경우, 액체에의 인가 전류가 금속 배관으로 돌아 들어가 계측 오차가 발생할 가능성이 있으나, 상기 구성에 의해, T1로부터 어느 정도의 거리를 갖고 T2를 용이하게 배치할 수 있다. 따라서, 금속 배관에 대한 인가 전류의 돌아 들어감을 억제할 수 있고, 정밀도 좋게 전기 전도율을 계측하는 것이 가능해진다.In addition, with this configuration, the sub-substrate 2 can be disposed between the electrode T1 and the electrode T2 in a direction perpendicular to the longitudinal direction of the measurement tube 3 . For this reason, the electrode wirings from the sub-substrate 2 to the electrodes T1 and T2, that is, the jumper wires J1, J2, can be arranged and connected in different positions and directions, and the interline capacitance between the electrode wirings is very small. can do. In addition, when a metal pipe is connected to the joint 5A, which is the electrode T1, the current applied to the liquid returns to the metal pipe and there is a possibility that a measurement error may occur. and T2 can be easily deployed. Accordingly, it is possible to suppress the rotation of the applied current to the metal pipe, and it is possible to measure the electrical conductivity with high accuracy.

또한, 본 실시형태에 있어서, 서브 기판(2)의 패턴면에, 전극(T1, T2)에의 전극 배선을 접속하기 위한 패드(전극 접속 단자)와, 신호 생성 회로(21) 및 버퍼 증폭기(22) 중, 적어도 어느 한쪽 또는 양쪽과 패드를 접속하기 위한 배선 패턴을 형성하도록 해도 좋다.Further, in the present embodiment, on the pattern surface of the sub-substrate 2 , a pad (electrode connection terminal) for connecting electrode wirings to the electrodes T1 and T2 , a signal generating circuit 21 , and a buffer amplifier 22 . ), a wiring pattern for connecting at least one or both and the pad may be formed.

이에 의해, 커넥터를 이용하지 않고, 서브 기판(2)에 실장되어 있는 신호 생성 회로(21)나 버퍼 증폭기(22)와, 전극(T1, T2)을 점퍼선(J1, J2)에 의해 매우 용이하게 접속할 수 있다.Thereby, the signal generating circuit 21 and the buffer amplifier 22 mounted on the sub-board 2 and the electrodes T1 and T2 are very easily connected by the jumper wires J1 and J2 without using a connector. can connect to

[제2 실시형태][Second embodiment]

다음으로, 도 12를 참조하여, 본 발명의 제2 실시형태에 따른 전기 전도율계(10)에 대해 설명한다. 도 12는 제2 실시형태에 따른 전기 전도율계의 회로 구성을 도시한 블록도이다.Next, with reference to FIG. 12, the electrical conductivity meter 10 which concerns on 2nd Embodiment of this invention is demonstrated. Fig. 12 is a block diagram showing the circuit configuration of the electrical conductivity meter according to the second embodiment.

본 실시형태에서는, 전극(T2)이 비접액 전극이고, 구형파 신호(SG)가 구형파 정전류 신호인 경우를 예로서 설명한다.In this embodiment, the case where the electrode T2 is a non-contact electrode and the square wave signal SG is a square wave constant current signal is demonstrated as an example.

도 12에 도시된 바와 같이, 신호 생성 회로(21)는, 미리 설정된 신호 주파수(fg)를 갖는 구형파 신호(SG), 여기서는 일정 진폭[설정 전류(Is)]을 갖는 교류의 구형파 정전류 신호를 생성하는 기능을 갖고 있다. 구체적으로는, 신호 생성 회로(21)는, 전체로서 온 오프 동작하는 구형파 전류원(IG)으로 이루어지고, T22의 기준 전압(Vs)과 T23의 접지 전압(GND)에 접속되며, T21의 클록 신호(CLKs)에 기초하여, 진폭이 설정 전류(Is)에서 CLKs와 동일한 신호 주파수(fg)를 갖는 구형파 신호(SG)를 생성하는 기능을 갖고 있다.As shown in Fig. 12, the signal generating circuit 21 generates a square wave signal SG having a preset signal frequency fg, here an alternating square wave constant current signal having a constant amplitude (set current Is). has the function to Specifically, the signal generating circuit 21 is composed of a square wave current source IG that operates on and off as a whole, is connected to a reference voltage Vs of T22 and a ground voltage GND of T23, and is a clock signal of T21. Based on (CLKs), it has a function of generating a square wave signal SG having a signal frequency fg whose amplitude is equal to CLKs at the set current Is.

도 13은 구형파 전류원의 구성예이다. 도 13에 도시된 바와 같이, 구형파 전류원(IG)은, 스위치(SWi), 연산 증폭기(Ug), 및 전류 검출 회로(DET)를 구비하고 있다. SWi는, CLKs에 기초하여 Vs와 GND를 전환 출력하는 아날로그 스위치이다. DET는, IG로부터 출력되는 인가 전류(Ig)의 전류값을 검출하는 회로이다. Ug는, DET로부터의 전류 검출 출력에 기초하여 Ig의 전류값을 설정 전류(Is)로 유지 제어하고, SWi의 출력에 기초하여 Ig의 출력을 온 오프 제어하는 기능을 갖고 있다.13 is a configuration example of a square wave current source. As shown in Fig. 13, the square wave current source IG includes a switch SWi, an operational amplifier Ug, and a current detection circuit DET. SWi is an analog switch that switches and outputs Vs and GND based on CLKs. The DET is a circuit for detecting the current value of the applied current Ig output from the IG. Ug has a function of maintaining and controlling the current value of Ig to a set current Is based on the current detection output from the DET, and turning on/off control of the output of Ig based on the output of SWi.

전술한 저항 소자(Rg)는 불필요하기 때문에, 신호 생성 회로(21)의 출력, 즉 IG의 출력 단자는, 서브 기판(2)에 형성된 배선 패턴(LP2)을 통해 패드(P2)에 접속되어 있다.Since the above-described resistance element Rg is unnecessary, the output terminal of the signal generating circuit 21 , that is, the output terminal of IG is connected to the pad P2 via the wiring pattern LP2 formed on the sub-board 2 . .

본 실시형태에 따른 전기 전도율계(10)에 관한, 그 외의 회로 구성, 및 측정관(3), 전극(T1, T2), 서브 기판(2) 등의 구조에 대해서는, 제1 실시형태와 동일하며, 여기서의 상세한 설명은 생략한다.Other circuit configurations and structures of the measuring tube 3 , electrodes T1 and T2 , sub-substrate 2 and the like related to the electrical conductivity meter 10 according to the present embodiment are the same as in the first embodiment. and a detailed description thereof will be omitted.

[제2 실시형태의 동작][Operation of the second embodiment]

다음으로, 도 14를 참조하여, 본 실시형태에 따른 전기 전도율계(10)의 동작에 대해 설명한다. 도 14는 제2 실시형태에 따른 전기 전도율계의 동작을 도시한 신호 파형도이다.Next, with reference to FIG. 14, the operation|movement of the electrical conductivity meter 10 which concerns on this embodiment is demonstrated. 14 is a signal waveform diagram showing the operation of the electrical conductivity meter according to the second embodiment.

여기서는, 전극(T2)이 비접액 전극이고, 구형파 신호(SG)가 구형파 정전류 신호인 경우를 예로서 설명한다. 한편, 진폭 데이터(DA)에 기초한 전기 전도율의 기본적인 연산 처리에 대해서는, 제1 실시형태와 동일하며, 여기서의 설명은 생략한다.Here, the case where the electrode T2 is a non-contact electrode and the square wave signal SG is a square wave constant current signal will be described as an example. In addition, about the basic calculation process of the electrical conductivity based on the amplitude data DA, it is the same as that of 1st Embodiment, and a description here is abbreviate|omitted.

클록 생성 회로(11A)는, 연산 처리 회로(12)로부터의 클록 신호(CLK0)에 기초하여, 구형파 신호(SG) 생성용의 클록 신호(CLKs)와, 샘플링 제어용의 클록 신호(CLKh, CLKl)를 생성한다. 여기서는, CLKs의 주파수, 즉 구형파 신호(SG)의 신호 주파수(fg)가 150 ㎑인 경우가 나타나 있다.The clock generation circuit 11A, based on the clock signal CLK0 from the arithmetic processing circuit 12, includes a clock signal CLKs for generating the square wave signal SG, and clock signals CLKh and CLKl for sampling control. create Here, the case where the frequency of CLKs, ie, the signal frequency fg of the square wave signal SG, is 150 kHz is shown.

신호 생성 회로(21)는, CLKs에 기초하여 구형파 전류원(IG)을 온 오프 제어한다. 이에 의해, 도 14에 도시된 바와 같이, 신호 주파수(fg)의 반주기마다 인가 전류(Ig)가, 미리 설정되어 있는 설정 전류(Is)와 제로 사이에서 전환되어, 전극(T2)에 인가되게 된다. 따라서, 신호 생성 회로(21)로부터 공급된 인가 전류(Ig)에 의해, 전극(T1, T2) 사이에 있어서의 액체의 액체 저항으로 발생한 전압이 전극(T1, T2) 사이의 전압, 즉 검출 전압(Vt)이 된다.The signal generating circuit 21 turns on/off the square wave current source IG based on CLKs. As a result, as shown in FIG. 14 , the applied current Ig is switched between the preset current Is and zero at every half cycle of the signal frequency fg, and is applied to the electrode T2. . Therefore, the voltage generated by the liquid resistance of the liquid between the electrodes T1 and T2 by the applied current Ig supplied from the signal generating circuit 21 is the voltage between the electrodes T1 and T2, that is, the detection voltage. becomes (Vt).

샘플 홀드 회로(11B)는, 클록 생성 회로(11A)로부터의 CLKh에 기초하여, 버퍼 증폭기(22)에서 Vt가 안정화(임피던스 변환)되어 얻어진 출력 전압(Vt') 중, Is가 공급되고 있는 하이 레벨 기간(TH)(SG의 반주기)에 있어서의 검출 전압(VH)을 샘플링한다. 또한, 샘플 홀드 회로(11B)는, 클록 생성 회로(11A)로부터의 CLKl에 기초하여, Vt' 중, 제로가 공급되고 있는 로우 레벨 기간(TL)(SG의 반주기)에 있어서의 검출 전압(VL)을 샘플링한다.The sample and hold circuit 11B has a high output voltage Vt' obtained by stabilizing (impedance conversion) in the buffer amplifier 22 based on the CLKh from the clock generation circuit 11A, to which Is is supplied. The detection voltage VH in the level period TH (half cycle of SG) is sampled. In addition, the sample and hold circuit 11B, based on CLK1 from the clock generation circuit 11A, detects the voltage VL in the low level period TL (half cycle of SG) in which zero is supplied among Vt'. ) is sampled.

도 15는 제2 실시형태에 따른 전극측의 등가 회로이다. 본 실시형태에서는, 구형파 신호(SG)로서 구형파 정전류 신호를 이용하고 있기 때문에, 저항 소자(Rg)를 이용할 필요가 없다. 이 때문에, 도 15에 도시된 바와 같이, 서브 기판(2)으로부터 본 전극측의 등가 회로는, 신호 생성 회로(21)의 구형파 전류원(IG)에 대해, 전극(T1, T2) 사이의 임피던스를 나타내는 측의 등가 회로(Zt)가 접속된 형식이 된다.Fig. 15 is an equivalent circuit on the electrode side according to the second embodiment. In this embodiment, since the square wave constant current signal is used as the square wave signal SG, it is not necessary to use the resistance element Rg. For this reason, as shown in FIG. 15 , the equivalent circuit on the electrode side viewed from the sub-substrate 2 has an impedance between the electrodes T1 and T2 with respect to the square wave current source IG of the signal generating circuit 21 . It becomes a type in which the equivalent circuit Zt of the side shown is connected.

이때, Zt에 있어서, 전극(T1, T2)과 액체의 접액 시에 전극-액체 사이에 분극 용량(Cp) 및 분극 저항(Rp)이 발생하고, T2가 비접액 전극이기 때문에, 액체와 전극(T2) 사이에 전극 용량(Ct)이 발생한다. 따라서, 전극(T1, T2) 사이의 액체에 관한 액체 저항을 Rl이라고 하면, Zt는, 분극 용량(Cp) 및 분극 저항(Rp)의 병렬 회로와, 액체 저항(Rl)과, 전극 용량(Ct)이 직렬 접속된 등가 회로로 나타난다. 여기서, 구형파 신호(SG)의 신호 주파수를 fg=150 ㎑로 한 경우, Cp의 임피던스는 비교적 작으나, Ct의 임피던스가 어느 정도 커지기 때문에, Ct의 양단 전압(Vct) 나아가서는 Vt가 과도적으로 변화하게 된다.At this time, in Zt, polarization capacitance (Cp) and polarization resistance (Rp) are generated between the electrode-liquid when the electrodes (T1, T2) and the liquid are in contact with the liquid, and since T2 is the non-contact electrode, the liquid and the electrode ( The electrode capacitance Ct is generated between T2). Therefore, if the liquid resistance with respect to the liquid between the electrodes T1 and T2 is R1, Zt is the polarization capacitance Cp and the polarization resistance Rp in parallel circuit, the liquid resistance R1, and the electrode capacitance Ct ) is shown as an equivalent circuit connected in series. Here, when the signal frequency of the square wave signal SG is set to fg = 150 kHz, the impedance of Cp is relatively small, but since the impedance of Ct is increased to some extent, the voltage across both ends of Ct (Vct) and thus Vt change transiently. will do

도 11에 도시된 바와 같이, 구형파 신호(SG)로서 일정 진폭을 갖는 교류의 구형파 전압으로 이루어지는 구형파 정전압 신호를 이용한 경우, Vct나 액체 저항(Rl)의 양단 전압(Vrl), 나아가서는 Vt가 각각의 시정수로 지수 함수적으로 변화하게 되어, VH, VL을 안정되게 검출할 수 없게 된다.As shown in Fig. 11, when a square wave constant voltage signal composed of an alternating square wave voltage having a constant amplitude is used as the square wave signal SG, Vct, the voltage across both ends of the liquid resistance Rl (Vrl), and further, Vt, respectively It changes exponentially with a time constant of , making it impossible to stably detect VH and VL.

이와 같이, Vt의 파형이 변형된 경우, 진폭 데이터(DA)의 검출 시에 오차가 포함되기 쉬워지고, 결과로서 전기 전도율에 관한 측정 정밀도의 저하의 요인이 된다. 이 때문에, fg로서, Cp, Ct의 임피던스를 무시할 수 있을 정도의 높은 주파수를 이용할 필요가 있다. 한편, fg를 높게 하면, 도 21에 도시된 종래의 등가 회로와 같이 전극 배선의 선간 용량(Cw)에 의한 영향이 커져 전극 배선에서 신호 누설이 발생하여, Vt의 파형이 변형되는 원인이 된다.In this way, when the waveform of Vt is deformed, an error tends to be included in the detection of the amplitude data DA, and as a result, it becomes a factor of a decrease in the measurement accuracy regarding electrical conductivity. For this reason, as fg, it is necessary to use a frequency high enough to ignore the impedances of Cp and Ct. On the other hand, when fg is made high, the effect of the interline capacitance Cw of the electrode wiring increases, as in the conventional equivalent circuit shown in FIG. 21, and signal leakage occurs in the electrode wiring, which causes the waveform of Vt to be deformed.

이에 대해, 본 실시형태에서는, 구형파 신호(SG)로서 구형파 정전류 신호를 이용하고 있기 때문에, fg=150 ㎑로 한 경우에도, Vct 및 Vt의 경사가 직선적이 되어, VH, VL을 안정되게 검출할 수 있다.On the other hand, in the present embodiment, since a square wave constant current signal is used as the square wave signal SG, even when fg = 150 kHz, the slopes of Vct and Vt become linear, enabling stable detection of VH and VL. can

인가 전류(Ig)가 설정 전류(Is)인 하이 레벨 기간(TH)에 검출된 검출 전압(Vt)을 VH로 하고, 그때의 Vrl 및 Vct를 VrlH 및 VctH라고 하면, VH=VrlH+VctH가 된다. 또한, Ig=0인 로우 레벨 기간(TL)에 검출된 검출 전압(Vt)을 VL로 하고, 그때의 Vrl 및 Vct를 VrlL 및 VctL이라고 하면, VL=VrlL+VctL이 된다.Assuming that the detected voltage Vt in the high-level period TH in which the applied current Ig is the set current Is is VH, and Vrl and Vct at that time are VrlH and VctH, VH = VrlH + VctH. . Further, if the detected voltage Vt in the low level period TL in which Ig = 0 is defined as VL, and Vrl and Vct at that time are defined as VrlL and VctL, VL = VrlL+VctL.

이때, 검출한 VH, VL에는, Vct가 포함되지만, CLKh 및 CLKl이 TH, TL(SG의 반주기)의 중앙 위치를 나타내고 있기 때문에, 샘플링된 VH와 VL에 포함되는 VctH와 VctL은 동일해진다. 이에 의해, VH와 VL의 차분 전압(ΔVt)을 채용함으로써 VctH와 VctL이 상쇄되어, Vct를 포함하지 않는 진폭 데이터(DA)를 얻을 수 있다.At this time, although Vct is included in the detected VH and VL, since CLKh and CLKl indicate the central position of TH and TL (half cycle of SG), VctH and VctL included in the sampled VH and VL become the same. Accordingly, by employing the differential voltage ?Vt between VH and VL, VctH and VctL are canceled, and amplitude data DA not including Vct can be obtained.

즉, ΔVt=VH-VL=VrlH-VrlL이 된다. 이에 의해, Ig가 일정하기 때문에, Rl은 다음의 식 (3)으로 구해진다.That is, ?Vt=VH-VL=VrlH-VrlL. Thereby, since Ig is constant, Rl is calculated|required by the following formula (3).

[식 (3)][Equation (3)]

식 (3)에 있어서, Ig는 기지이고, 차분 전압(VH-VL)은, SH 회로(11B)에서 검출되고 A/D 변환 회로(11C)에서 진폭 데이터(DA)로 변환되어 연산 처리 회로(12)에 입력된다. 따라서, 전기 전도율 산출부(12A)는, 이들 데이터에 기초하여 Rl을 용이하게 산출할 수 있다.In Equation (3), Ig is known, and the differential voltage VH-VL is detected by the SH circuit 11B and converted into amplitude data DA by the A/D conversion circuit 11C and converted to the amplitude data DA by the arithmetic processing circuit ( 12) is entered. Accordingly, the electrical conductivity calculation unit 12A can easily calculate R1 based on these data.

이에 의해, fg=150 ㎑인 경우에도, VH, VL을 안정되게 정밀도 좋게 검출할 수 있다. 이에 의해, fg=3 ㎒인 경우와 비교하여, 전극 배선, 즉 점퍼선(J1, J2)의 선간 용량에 의한 영향을 매우 작게 할 수 있고, 매우 높은 정밀도로 전기 전도율을 계측하는 것이 가능해진다.Thereby, even when fg = 150 kHz, VH and VL can be detected stably and accurately. Thereby, compared with the case of fg=3 MHz, the influence of the interline capacitance of the electrode wirings, that is, the jumper wires J1 and J2, can be very small, and it becomes possible to measure the electrical conductivity with very high precision.

[제2 실시형태의 효과][Effect of the second embodiment]

보다 구체적으로는, 신호 생성 회로(21)가, 구형파 신호(SG)로서 일정 진폭을 갖는 교류의 구형파 전류로 이루어지는 구형파 정전류 신호를 생성하도록 한 것이다. 또한, 전극(T1)은, 액체와 접액하는 접액 전극으로 이루어지고, 전극(T2)은, 측정관(3)의 외주부에 형성되고, 액체와 접액하고 있지 않는 비접액 전극으로 이루어지는 것이다.More specifically, the signal generating circuit 21 generates a square wave constant current signal composed of an alternating square wave current having a constant amplitude as the square wave signal SG. In addition, the electrode T1 consists of a liquid contact electrode which is in contact with a liquid, and the electrode T2 consists of a non-contact electrode which is formed in the outer peripheral part of the measuring tube 3 and does not come into contact with a liquid.

이에 의해, 신호 생성 회로(21)나 버퍼 증폭기(22)와 전극(T1, T2)을 접속하는 전극 배선, 즉 점퍼선(J1, J2)의 길이를 짧게 할 수 있고, 전극 배선 사이의 선간 용량을 작게 할 수 있다. 이 때문에, 비교적 낮은 신호 주파수를 이용해도, 높은 정밀도로 전기 전도율을 계측하는 것이 가능해진다.Thereby, the length of the electrode wiring connecting the signal generating circuit 21 or the buffer amplifier 22 and the electrodes T1 and T2, that is, the jumper lines J1 and J2, can be shortened, and the interline capacitance between the electrode wirings can be shortened. can be made smaller. For this reason, even if it uses a relatively low signal frequency, it becomes possible to measure electrical conductivity with high precision.

또한, 구형파 신호(SG)로서 일정 진폭을 갖는 교류의 구형파 전류로 이루어지는 구형파 정전류 신호를 이용함으로써, 비접액 전극(T2)을 이용한 경우에 특유의, 액체와 전극(T2) 사이에 발생하는 전극 용량(Ct)의 영향을 대폭 저감할 수 있다. 이에 의해, 구형파 신호(SG)의 신호 주파수(fg)로서 비교적 낮은 주파수를 이용할 수 있기 때문에, J1, J2의 선간 용량에 의한 영향을 더욱 저감할 수 있고, 매우 높은 정밀도로 전기 전도율을 계측하는 것이 가능해진다.In addition, by using a square wave constant current signal composed of an alternating square wave current having a constant amplitude as the square wave signal SG, the electrode capacitance generated between the liquid and the electrode T2 is characteristic when the non-contact electrode T2 is used. The influence of (Ct) can be significantly reduced. Thereby, since a relatively low frequency can be used as the signal frequency fg of the square wave signal SG, the influence by the interline capacitance of J1 and J2 can be further reduced, and it is possible to measure the electrical conductivity with very high precision. it becomes possible

또한, 본 실시형태에 있어서, 검출 회로(11)가, 구형파 신호(SG)의 반주기의 중앙 시간 위치에서, 검출 전압(Vt)을 샘플링하도록 해도 좋다.In addition, in this embodiment, you may make it the detection circuit 11 sample the detection voltage Vt at the center time position of the half period of the square wave signal SG.

이에 의해, T2로서 비접액 전극을 이용한 경우에도, 하이 레벨 기간(TH)에 샘플링한 VH에 포함되는 T2의 전극 용량(Ct)의 양단 전압(VctH)과, 로우 레벨 기간(TL)에 샘플링한 VL에 포함되는 Ct의 양단 전압(VctL)이 동일해진다. 따라서, VH와 VL의 차분 전압(ΔVt)을 채용함으로써 VctH와 VctL이 상쇄되어, Vct를 포함하지 않는 진폭 데이터(DA)를 얻을 수 있다. 이 때문에, 높은 정밀도로 전기 전도율을 계측하는 것이 가능해진다.Accordingly, even when a non-contact electrode is used as T2, the voltage VctH across the electrode capacitance Ct of T2 included in VH sampled in the high level period TH and the voltage VctH sampled in the low level period TL. The voltage (VctL) at both ends of Ct included in VL becomes the same. Accordingly, by employing the differential voltage ?Vt between VH and VL, VctH and VctL are canceled and amplitude data DA not including Vct can be obtained. For this reason, it becomes possible to measure electrical conductivity with high precision.

또한, 본 실시형태에 있어서, 신호 생성 회로(21)의 구형파 전류원(IG)을, 구형파 정전류 신호의 크기를 검출하는 전류 검출 회로(DET)와, 신호 주파수(fg)를 나타내는 클록 신호(CLKs)와 전류 검출 회로(DET)로부터의 검출 결과에 기초하여, 구형파 정전류 신호인 인가 전류(Ig)의 진폭을 설정 전류(Is)로 유지하는 연산 증폭기(Ug)에 의해 구성해도 좋다.Further, in the present embodiment, the square wave current source IG of the signal generating circuit 21 includes a current detection circuit DET for detecting the magnitude of the square wave constant current signal, and a clock signal CLKs indicating the signal frequency fg. Based on the detection result from the eddy current detection circuit DET, the operational amplifier Ug may be configured to maintain the amplitude of the applied current Ig, which is a square wave constant current signal, at the set current Is.

이에 의해, 비교적 간소한 구성으로, 정밀도가 높은 안정된 인가 전류(Ig)를 생성할 수 있다.Thereby, it is possible to generate a stable applied current Ig with high precision with a relatively simple configuration.

[제3 실시형태][Third embodiment]

다음으로, 도 16 내지 도 19를 참조하여, 본 발명의 제3 실시형태에 따른 전기 전도율계(10)에 대해 설명한다. 도 16은 제3 실시형태에 따른 전기 전도율계의 측면도이다. 도 17은 제3 실시형태에 따른 전기 전도율계의 상면도이다. 도 18은 제3 실시형태에 따른 전기 전도율계의 사시도이다. 도 19는 제3 실시형태에 따른 전기 전도율계의 다른 사시도이다.Next, an electric conductivity meter 10 according to a third embodiment of the present invention will be described with reference to FIGS. 16 to 19 . 16 is a side view of an electrical conductivity meter according to a third embodiment. 17 is a top view of an electrical conductivity meter according to a third embodiment. 18 is a perspective view of an electrical conductivity meter according to a third embodiment. 19 is another perspective view of an electrical conductivity meter according to a third embodiment.

제1 및 제2 실시형태에서는, 전극(T2)으로서 액체에 접액하지 않는 비접액 전극을 이용한 경우를 예로서 설명하였다. 본 실시형태에서는, 전극(T2)으로서 액체에 접액하는 접액 전극을 이용하는 경우에 대해 설명한다. 한편, 본 실시형태는, 제1 및 제2 실시형태의 어느 것에도 적용할 수 있다.In the first and second embodiments, the case where a non-contact electrode that does not come into contact with a liquid was used as the electrode T2 was described as an example. In the present embodiment, a case in which a liquid contact electrode that is in contact with a liquid is used as the electrode T2 will be described. In addition, this embodiment is applicable to either of 1st and 2nd embodiment.

[전기 전도율계의 구조][Structure of Electrical Conductivity Meter]

다음으로, 도 16 내지 도 19를 참조하여, 본 실시형태에 따른 전기 전도율계(10)의 구조에 대해 설명한다. 한편, 이하에서는, 편의상, 측정관(3)이 연장되는 방향을 제1 방향(X)이라고 하고, 제1 방향(X)에 직교하는 측정관(3)의 좌우 방향을 제2 방향(Y)이라고 하며, 제1 및 제2 방향(X, Y)에 직교하는 측정관(3)의 상하 방향을 제3 방향(Z)이라고 한다.Next, with reference to Figs. 16 to 19, the structure of the electric conductivity meter 10 according to the present embodiment will be described. In the following, for convenience, the direction in which the measuring tube 3 extends is referred to as the first direction X, and the left and right direction of the measuring tube 3 orthogonal to the first direction X is referred to as the second direction (Y). The vertical direction of the measuring tube 3 orthogonal to the first and second directions (X, Y) is referred to as the third direction (Z).

측정관(3)은, 원통 형상을 이루는 세라믹이나 수지 등의 절연성 및 유전성이 우수한 재료로 이루어지고, 하측 케이스(4)의 내부에 수납되어 있다. 하측 케이스(4)는, 바닥이 있는 상자형의 수지, 또는 금속 케이스로 구성되어 있다.The measuring tube 3 is made of a material having excellent insulation and dielectric properties such as ceramic or resin having a cylindrical shape, and is housed in the lower case 4 . The lower case 4 is made of a bottomed box-shaped resin or metal case.

하측 케이스(4)의 측면 중 제1 방향(X)과 직교하는 한 쌍의 측면(4A)에는, 전기 전도율계(10)의 외부에 설치되는 배관(도시하지 않음)과 측정관(3)을 연결 가능한, 금속 재료(예컨대, SUS)로 구성된 관형의 조인트(5A, 5B)가 배치되어 있다. 이때, 측정관(3)은, 길이 방향(X)을 따라 하측 케이스(4)의 내부에 수납되고, 측정관(3)의 양단부에는, 한 쌍의 O링(OR)을 사이에 두고 조인트(5A)와 조인트(5B)가 각각 연결된다.On a pair of side surfaces 4A orthogonal to the first direction X among the side surfaces of the lower case 4, a pipe (not shown) installed outside the electrical conductivity meter 10 and a measuring pipe 3 are provided. A connectable, tubular joint 5A, 5B made of a metallic material (eg SUS) is arranged. At this time, the measuring tube 3 is accommodated inside the lower case 4 along the longitudinal direction X, and at both ends of the measuring tube 3, a pair of O-rings (OR) is interposed between the joint ( 5A) and the joint 5B are respectively connected.

이와 같이, 전극(T1)을 금속으로 이루어지는 조인트(5A)에 의해 실현함으로써, T1이 액체와 접촉하는 면적이 커진다. 이에 의해, T1에 이물의 부착이나 부식이 발생한 경우라도, 이물의 부착이나 부식이 발생한 부분의 면적이 T1의 전체 면적에 대해 상대적으로 작아지기 때문에, 분극 용량의 변화에 의한 측정 오차를 억제하는 것이 가능해진다.In this way, by realizing the electrode T1 by the joint 5A made of metal, the area where T1 comes into contact with the liquid becomes large. Accordingly, even when foreign matter adhesion or corrosion occurs in T1, since the area of the portion where foreign matter adhesion or corrosion occurs is relatively small with respect to the total area of T1, it is important to suppress measurement errors due to changes in polarization capacity. it becomes possible

또한, 측정관(3)의 외주면(3A) 중, 서브 기판(2)을 사이에 두고 조인트(5A)와 반대측에는, 측정관(3)의 벽부를 관통하여 측정관(3) 내로 돌출되도록, 금속 봉체(棒體)로 이루어지는 접액 전극(제2 전극)(T2)이 부착되어 있다. 측정관(3) 내로 돌출된 부분은, 측정관(3) 내의 액체와 접액하게 된다.In addition, among the outer peripheral surfaces 3A of the measurement tube 3, on the opposite side to the joint 5A with the sub-substrate 2 interposed therebetween, it penetrates the wall of the measurement tube 3 and protrudes into the measurement tube 3, A liquid contact electrode (second electrode) T2 made of a metal rod is attached. The portion protruding into the measurement tube 3 comes into contact with the liquid in the measurement tube 3 .

전술한 바와 같이, 신호 생성 회로(21) 및 버퍼 증폭기(22) 중, 적어도 어느 한쪽을, 측정관(3)의 외주면(3A) 중 전극(T1, T2)의 근방 위치에 부착된 서브 기판(2)에 실장하고, 점퍼선(J1, J2)을 통해 전극(T1, T2)을 서브 기판(2)에 전기적으로 접속하도록 한 것이다. 이때, 구체적으로는, J1은 P1 및 T1의 외표면에 납땜되고, J2는 P2 및 T2에 납땜된다.As described above, at least one of the signal generating circuit 21 and the buffer amplifier 22 is attached to a sub-substrate ( 2), and the electrodes T1 and T2 are electrically connected to the sub-substrate 2 through the jumper wires J1 and J2. At this time, specifically, J1 is soldered to the outer surfaces of P1 and T1, and J2 is soldered to P2 and T2.

[제3 실시형태의 동작][Operation of the third embodiment]

다음으로, 본 실시형태에 따른 전기 전도율계(10)의 동작에 대해 설명한다.Next, the operation of the electrical conductivity meter 10 according to the present embodiment will be described.

전극(T2)을 비접액 전극으로부터 접액 전극으로 변경한 경우, 비접액 전극의 경우에 있어서의 T2와 액체 사이의 전극 용량(Ct)이 없어진다. 이 때문에, 도 9 및 도 15에 도시된 등가 회로(Zt)는, 분극 용량(Cp) 및 분극 저항(Rp)의 병렬 회로와, 액체 저항(Rl)이 직렬 접속된 등가 회로로 나타난다. 본 실시형태에 따른 이 외의 전기 전도율 계측 동작에 대해서는, 제1 및 제2 실시형태와 동일하며, 여기서의 상세한 설명은 생략한다.When the electrode T2 is changed from a non-contact electrode to a liquid electrode, the electrode capacitance Ct between T2 and the liquid in the case of the non-contact electrode disappears. For this reason, the equivalent circuit Zt shown in Figs. 9 and 15 is represented as an equivalent circuit in which the polarization capacitance Cp and the polarization resistor Rp are parallel circuits and the liquid resistance Rl are connected in series. The other electrical conductivity measurement operations according to the present embodiment are the same as in the first and second embodiments, and detailed description thereof is omitted.

[제3 실시형태의 효과][Effect of the third embodiment]

이와 같이, 본 실시형태는, 전극(T1, T2)이, 액체와 접액하는 접액 전극으로 이루어지는 것이다. 이에 의해, T2로서 비접액 전극을 이용한 경우에 특유의, 액체와 전극(T2) 사이에 발생하는 용량(Ct)에 의한 영향을 배제할 수 있고, 구형파 신호(SG)의 신호 주파수로서 비교적 낮은 주파수를 이용할 수 있다. 이 때문에, 전극 배선, 즉 점퍼선(J1, J2)의 선간 용량에 의한 영향을 매우 작게 할 수 있고, 매우 높은 정밀도로 전기 전도율을 계측하는 것이 가능해진다.As described above, in the present embodiment, the electrodes T1 and T2 are formed of a liquid contact electrode in contact with a liquid. Thereby, the influence by the capacitance Ct generated between the liquid and the electrode T2, which is characteristic when a non-contact electrode is used as T2, can be excluded, and a relatively low frequency as the signal frequency of the square wave signal SG. is available. For this reason, the influence by the interline capacitance of the electrode wiring, ie, the jumper wires J1, J2, can be made very small, and it becomes possible to measure the electrical conductivity with very high precision.

[실시형태의 확장][Expansion of embodiment]

이상, 실시형태를 참조하여 본 발명을 설명하였으나, 본 발명은 상기 실시형태에 한정되는 것이 아니다. 본 발명의 구성이나 상세에는, 본 발명의 스코프 내에서 당업자가 이해할 수 있는 여러 가지 변경을 할 수 있다. 또한, 각 실시형태에 대해서는, 모순되지 않는 범위에서 임의로 조합하여 실시할 수 있다.As mentioned above, although this invention was demonstrated with reference to embodiment, this invention is not limited to the said embodiment. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the scope of the present invention. In addition, about each embodiment, it can implement by combining arbitrarily in the range which does not contradict.

10: 전기 전도율계 1: 메인 기판
2: 서브 기판 2A, 2B: 기판면
2G: 회로 실장 영역 2H: 관 구멍
2S: 간극 2X, 2Y: 측단부
3: 측정관 3A: 외주면
4: 하측 케이스 4A, 4B: 측면
4C: 내벽부 4D: 개구부
4E: 바닥면 5A, 5B: 조인트
6: 실드 7X, 7Y: 가이드부
9: 상측 케이스 11: 검출 회로
11A: 클록 생성 회로 11B: 샘플 홀드 회로(SH 회로)
11C: A/D 변환 회로(ADC 회로) 12: 연산 처리 회로
13: 설정·표시 회로 14: 전송 회로
21: 신호 생성 회로 22: 버퍼 증폭기
VG: 구형파 전압원 IG: 구형파 전류원
T1, T2: 전극 P1, P2, P3: 패드
J1, J2: 점퍼선 LC: 접속 배선
CN1, CN2: 커넥터 LP1, LP2: 배선 패턴
SWg, SWh, SWl, SWi: 스위치 Rg: 저항 소자
CLK0, CLKs, CLKh, CLKl: 클록 신호 Vs: 기준 전압
GND: 접지 전압 SG: 구형파 신호
Vg: 인가 전압 Ig: 인가 전류
Vt, VH, VL: 검출 전압 Vt': 출력 전압
DA: 진폭 데이터10: electrical conductivity meter 1: main board
2: Sub substrate 2A, 2B: substrate surface
2G: circuit mounting area 2H: tube hole
2S: Gap 2X, 2Y: side end
3: Measuring tube 3A: Outer circumference
4: lower case 4A, 4B: side
4C: inner wall portion 4D: opening
4E: bottom surface 5A, 5B: joint
6: Shield 7X, 7Y: Guide part
9: upper case 11: detection circuit
11A: Clock generation circuit 11B: Sample and hold circuit (SH circuit)
11C: A/D conversion circuit (ADC circuit) 12: arithmetic processing circuit
13: setting/display circuit 14: transmission circuit
21: signal generation circuit 22: buffer amplifier
VG: square wave voltage source IG: square wave current source
T1, T2: Electrodes P1, P2, P3: Pad
J1, J2: Jumper wire LC: Connection wire
CN1, CN2: Connector LP1, LP2: Wiring pattern
SWg, SWh, SWl, SWi: switch Rg: resistance element
CLK0, CLKs, CLKh, CLKl: clock signal Vs: reference voltage
GND: Ground voltage SG: Square wave signal
Vg: applied voltage Ig: applied current
Vt, VH, VL: detection voltage Vt': output voltage
DA: Amplitude data

Claims

An electrical conductivity meter for measuring electrical conductivity of a liquid in a measuring tube, comprising:
a signal generating circuit for generating a square wave signal having a preset signal frequency;
first and second electrodes attached to the measuring tube to apply the square wave signal to the liquid;
a buffer amplifier stabilizing and outputting the detection signal detected from the first electrode and the second electrode;
a detection circuit for detecting the amplitude of the detection signal by sampling the output of the buffer amplifier;
an arithmetic processing circuit for calculating the electrical conductivity of the liquid based on the amplitude by arithmetic processing;
a printed wiring board disposed between the electrodes of the first electrode and the second electrode;
at least one or both of the signal generating circuit and the buffer amplifier are mounted on the printed wiring board;
the first electrode is connected to the wiring pattern of the first surface of the printed wiring board;
and the second electrode is connected to a wiring pattern on a second surface of the printed wiring board opposite to the first surface.

According to claim 1,
The signal generating circuit generates a square wave constant voltage signal composed of an alternating square wave voltage having a constant amplitude as the square wave signal.

According to claim 1,
The signal generating circuit generates a square wave constant current signal composed of an alternating square wave current having a constant amplitude as the square wave signal.

4. The method according to any one of claims 1 to 3,
The first electrode is composed of a contact electrode that is in contact with the liquid, and the second electrode is formed on the outer periphery of the measuring tube and is formed of a non-contact electrode that does not come into contact with the liquid. electrical conductivity meter.

4. The method according to any one of claims 1 to 3,
The printed wiring board has a tube hole into which the measurement tube is inserted, and is attached to the outer peripheral surface when the tube hole and the outer peripheral surface of the measurement tube come into contact with each other.

4. The method according to any one of claims 1 to 3,
On the pattern surface of the printed wiring board, an electrode connection terminal for connecting electrode wirings to the first electrode and the second electrode, and at least one or both of the signal generating circuit and the buffer amplifier, and the electrode connection An electrical conductivity meter characterized in that a wiring pattern for connecting terminals is formed.