KR102274190B1 - 열계면층을 포함하는 반도체 소자 패키지 및 그 제조 방법 - Google Patents

열계면층을 포함하는 반도체 소자 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR102274190B1
KR102274190B1 KR1020190170781A KR20190170781A KR102274190B1 KR 102274190 B1 KR102274190 B1 KR 102274190B1 KR 1020190170781 A KR1020190170781 A KR 1020190170781A KR 20190170781 A KR20190170781 A KR 20190170781A KR 102274190 B1 KR102274190 B1 KR 102274190B1
Authority
KR
South Korea
Prior art keywords
thermal interface
interface layer
core
metal
semiconductor device
Prior art date
Application number
KR1020190170781A
Other languages
English (en)
Other versions
KR20210046514A (ko
Inventor
이선영
김사라은경
임태협
Original Assignee
한양대학교 에리카산학협력단
서울과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단, 서울과학기술대학교 산학협력단 filed Critical 한양대학교 에리카산학협력단
Publication of KR20210046514A publication Critical patent/KR20210046514A/ko
Application granted granted Critical
Publication of KR102274190B1 publication Critical patent/KR102274190B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Abstract

반도체 소자 패키지의 제조 방법에 있어서, 반도체 소자를 준비하는 단계, 상기 반도체 소자 상에 열계면층을 제조하는 단계, 및 상기 열계면층 상에 방열부(heat spreader)를 배치하는 단계를 포함하되, 상기 열계면층은, 금속 코어, 및 상기 금속 코어를 감싸는 탄소 쉘을 포함하는 코어쉘 복합체를 포함할 수 있다.

Description

열계면층을 포함하는 반도체 소자 패키지 및 그 제조 방법{Semiconductor device package comprising thermal interface layer and method of fabricating of the same}
본 출원은 열계면층을 포함하는 반도체 소자 패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 금속 코어, 및 상기 금속코어를 감싸는 탄소 쉘을 포함하는 열계면층을 포함하는 반도체 소자 패키지 및 그 제조 방법에 관한 것이다.
반도체 소자의 고집적화 및 소형화가 진행되면서, 반도체 소자 내의 열 밀도가 증가되고 있다. 높아진 열 밀도는 반도체 소자의 수명 및 신뢰성에 악영향을 미칠 수 있다. 이에 따라, 반도체 소자 내의 높아진 열 밀도를 감소시키기 위해 다양한 열전도성 물질들이 개발되고 있다.
종래의 열전도성 물질은 서멀 그리스(thermal grease), 또는 열 페이스트(thermal paste)와 같은 고분자 재료를 주로 사용하였으나, 방열 특성을 향상시키기 위하여 금속, 세라믹, 카본 등의 열전도성 필러를 혼합하여 복합 재료를 제조하고 있다. 하지만, 고분자 재료, 및 열전도성 필러를 포함하는 복합 재료의 경우, 혼합 과정에서 필러가 균일하게 분산되지 않는 등의 단점이 있다.
이에 따라, 열전도성 물질을 포함하는 방열 필름으로 고분자 박막, 및 세라믹과 같은 열전도성 필러를 포함하는 박막이 다층 적층된 구조, 또는 고분자 없이 탄소계의 열전도성 필러가 다층으로 적층된 구조가 연구되고 있다. 예를 들어, 대한민국 등록 특허 공보 10-1739047(출원 번호 10-2015-0133524)에는 (1) 방열판을 산화시켜 방열판의 표면을 개질하는 단계, (2) 아민기 또는 아미드기로 표면 개질된 탄소나노튜브 분산 용액을 제조하는 단계, (3) 상기 방열판을 상기 탄소나노튜브 분산 용액에 딥핑(dipping)함으로써, 상기 방열판에 표면 개질된 탄소나노튜브 박막을 증착시키는 단계, (4) 상기 (3) 단계를 거친 방열판을 그래핀 산화물 분산 용액에 딥핑함으로써 상기 탄소나노튜브 박막에 그래핀 산화물을 증착시켜, 상기 방열판에 그래핀 산화물/탄소나노튜브 복합체 박막을 형성하는 단계, 및 (5) 상기 (3) 단계 및 (4) 단계를 순차적으로 반복하여 수행함으로써, 그래핀 산화물/탄소나노튜브 복합체 박막을 다층으로 적층하는 단계를 포함하고, 상기 표면 개질된 탄소나노튜브와 그래핀 산화물은 그 표면의 전하가 각각 서로 반대되는 것을 특징으로 하는, 다층으로 그래핀/탄소나노튜브 복합체 박막이 적층된 방열판의 제조방법이 개시된다.
본 출원이 해결하고자 하는 일 기술적 과제는, 금속 코어/탄소 쉘을 포함하며, 전기 전도도가 낮으면서도 열전도성이 향상된 열계면층을 포함하는 반도체 소자 패키지 및 그 제조 방법을 제공하는 데 있다.
본 출원이 해결하고자 하는 다른 기술적 과제는, 광소결 공정으로 제조된 초박형의 금속 박막을 포함하는 열계면층을 포함하는 반도체 소자 패키지 및 그 제조 방법을 제공하는 데 있다.
본 출원이 해결하고자 하는 또 다른 기술적 과제는, 전기 전도도가 낮으면서도 열전달 효율이 향상된 반도체 소자 패키지 및 그 제조 방법을 제공하는 데 있다.
본 출원이 해결하고자 하는 기술적 과제는, 상술된 것에 제한되지 않는다.
상기 기술적 과제를 해결하기 위해, 본 출원은, 반도체 소자 패키지의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 반도체 소자 패키지의 제조 방법은, 반도체 소자를 준비하는 단계, 상기 반도체 소자 상에 열계면층을 제조하는 단계, 및 상기 열계면층 상에 방열부(heat spreader)를 배치하는 단계를 포함하되, 상기 열계면층은, 금속 코어, 및 상기 금속 코어를 감싸는 탄소 쉘을 포함하는 코어쉘 복합체를 포함할 수 있다.
일 실시 예에 따르면, 상기 열계면층을 제조하는 단계는, 상기 반도체 소자 상에 열 페이스트층(thermal paste layer)을 형성하는 단계, 상기 열 페이스트층 상에 상기 코어쉘 복합체를 포함하는 제1 열계면층을 제조하는 단계. 상기 제1 열계면층 상에, 금속 입자, 및 상기 금속 입자의 표면에 티올기로 결합된 유기물을 포함하는 상기 금속-유기 복합체를 포함하는 예비 열계면층을 제조하는 단계, 및 상기 예비 열계면층을 광소결하여, 제2 열계면층을 제조하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 예비 열계면층을 광소결하는 단계는,상기 예비 열계면층을 제1 광소결하여, 상기 금속-유기 복합체의 상기 유기물을 제거하는 단계, 및 상기 제1 광소결된 상기 예비 열계면층을 제2 광소결하여, 상기 금속-유기 복합체의 상기 유기물이 제거되어 잔존된 상기 금속 입자 간의 소결로 금속 박막을 형성하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 제1 광소결된 상기 예비 열계면층을 상기 제2 광소결하는 단계는, 상기 제1 광소결된 상기 예비 열계면층에 인가되는 광에너지가 18.7J/mm 이상의 조건으로 수행되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 금속-유기 복합체의 상기 금속 입자는, 상기 코어쉘 복합체의 상기 금속 코어와 같은 종류의 금속일 수 있다.
일 실시 예에 따르면, 상기 금속-유기 복합체는, 반응기 내부에 상기 금속 입자, 및 기체 상태의 상기 유기물을 제공하여, 상기 금속 입자의 표면에 상기 유기물의 티올기를 결합시켜 제조되는 것을 포함하고, 상기 유기물은, 부탄티올, 옥탄티올, 또는 데칸티올 중에서 적어도 어느 하나를 포함할 수 있다.
일 실시 예에 따르면, 상기 열계면층을 제조하는 단계는, 상기 코어쉘 복합체, 및 서멀 그리스(thermal grease)를 포함하는 열계면물질을 준비하는 단계, 및 상기 반도체 소자 상에 상기 열계면물질을 제공하여, 상기 열계면층을 제조하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 코어쉘 복합체를 제조하는 단계는, 상기 금속 입자의 표면에 열 분해 고분자를 코팅하여 예비 복합체를 제조하는 단계, 및 상기 예비 복합체의 상기 열 분해 고분자를 열 분해하여, 상기 열 분해 고분자를 상기 탄소 쉘로 변환시키는 단계를 포함할 수 있다.
상기 기술적 과제를 해결하기 위해, 본 출원은 반도세 소자 패키지를 제공한다.
일 실시 예에 따르면, 상기 반도체 소자 패키지는, 반도체 소자, 방열부(heat speader), 및 상기 반도체 소자와 상기 방열부 사이에 열계면물질을 포함하는 열계면층을 포함하되, 상기 열계면층은, 금속 코어, 및 상기 금속 코어를 감싸는 탄소 쉘을 포함하는 코어쉘 복합체를 포함할 수 있다.
일 실시 예에 따르면, 상기 열계면층은, 상기 반도체 소자 상에 열 페이스트, 상기 열 페이스트 상에 상기 코어쉘 복합체를 포함하는 제1 열계면층, 및 상기 제1 열계면층 상에 상기 코어쉘 복합체와 동일한 금속을 포함하는 제2 열계면층을 포함할 수 있다.
일 실시 예에 따르면, 상기 제2 열 계면층은, 금속 입자가 용융 소결된 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 열계면층은, 상기 코어쉘 복합체, 및 서멀 그리스(thermal grease)를 포함할 수 있다.
일 실시 예에 따르면, 상기 금속 코어는, 구리를 포함할 수 있다.
본 발명의 실시 예에 따른 반도체 소자 패키지의 제조 방법은, 반도체 소자를 준비하는 단계, 상기 반도체 소자 상에 열계면층을 제조하는 단계, 및 상기 열계면층 상에 방열부(heat spreader)를 배치하는 단계를 포함할 수 있다.
이 때, 상기 열계면층은 금속 코어, 및 상기 금속 코어를 감싸는 탄소 쉘을 포함하는 코어쉘 복합체를 가질 수 있다. 이에 따라, 방열 특성이 높은 상기 열계면층이 제조될 수 있다.
구체적으로, 일 실시 예에 따르면, 상기 열계면층은, 열 페이스트층, 상기 코어쉘 복합체를 포함하는 제1 열계면층, 및 금속 박막을 포함하는 제2 열계면층이 순서대로 적층된 구조를 가질 수 있다.
이 경우, 상기 제2 열계면층은 금속 입자, 및 상기 금속 입자를 감싸는 유기물을 포함하는 금속-유기 복합체를 광소결시켜 제조될 수 있다. 상기 광소결시키는 단계는 상기 금속-유기 복합체의 상기 유기물을 제거하는 제1 광소결 단계, 및 상기 유기물이 제거된 상기 금속-유기 복합체 내에 잔존된 상기 금속 입자를 소결시켜 금속 박막을 제조하는 제2 광소결 단계를 포함할 수 있다.
이 때, 상기 코어쉘 복합체의 상기 금속 코어, 상기 제2 열계면층을 이루는 상기 금속 박막, 및 상기 방열부는 동일한 금속 원소를 포함할 수 있고, 이에 따라, 상기 제1 열계면층, 상기 제2 열계면층, 및 상기 발열부가 용이하게 접합될 수 있다.
또는, 다른 실시 예에 따르면, 상기 열계면층은 상기 코어쉘 복합체, 및 서멀 그리스를 포함하는 구조를 가질 수 있다. 상기 코어쉘 복합체는 금속 입자보다 열전도도, 기계적 및 물리적 특성이 높은 상기 탄소 쉘을 더 포함할 수 있다. 이에 따라, 상기 서멀 그리스, 및 상기 금속 입자를 포함하는 종래의 열계면층과 비교하여, 본 발명의 실시 예에 따른 상기 열계면층의 강도, 및 구조적 안정성 등이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 소자 패키지의 제조방법을 설명하기 위한 순서도이다.
도 2 내지 도 5는 본 발명의 제1 실시 예에 따른 열계면층을 포함하는 반도체 소자 패키지의 제조 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 제2 실시 예에 따른 열계면층을 포함하는 반도체 소자 패키지의 개략적인 모식도이다.
도 8 내지 도 11은 본 발명의 실험 예 1-1 내지 실험 예 1-4에 따른 열계면층의 주사전자현미경(SEM) 이미지, 및 에너지분산분광법(EDS)에 의한 스펙트럼을 나타내는 도면이다.
도 12는 본 발명의 실험 예 1-1 내지 실험 예 1-4에 따른 열계면층의 에너지 밀도에 따른 평균 비저항값을 나타내는 도면이다.
도 13은 본 발명의 실험 예 2-1 내지 실험 예 2-2에 따른 열계면층의 주사전자현미경(SEM) 이미지를 나타내는 도면이다.
도 14 내지 도 15는 본 발명의 실험 예 3-1 내지 실험 예 3-2에 따른 열계면층의 주사전자현미경(SEM) 이미지를 나타내는 도면이다.
도 16은 본 발명의 실험 예 3-1 내지 실험 예 3-2에 따른 열계면층의 평균 비저항값을 나타내는 도면이다.
도 17은 본 발명의 실험 예 4-1 내지 4-3에 따른 코어쉘 복합체의 SEM 사진들이다.
도 18은 본 발명의 실험 예 4-1 내지 4-3에 따른 코어쉘 복합체의 라만 스펙트럼이다.
도 19는 본 발명의 실험 예 5-1 내지 5-5에 따른 코어쉘 복합체의 SEM 사진들이다.
도 20은 본 발명의 실험 예 6-1 내지 6-2에 따른 코어쉘 복합체의 SEM 사진이다.
도 21은 본 발명의 실험 예 6-1 내지 6-2에 따른 코어쉘 복합체의 라만 스페트럼이다.
도 22는 본 발명의 실험 예 6-1 내지 6-2에 따른 코어쉘 복합체의 ID/IG 비율을 나타낸 그래프이다.
도 23은 본 발명의 실험 예 6-3에 따른 코어쉘 복합체의 SEM 사진이다.
도 24는 본 발명의 실험 예 6-3에 따른 코어쉘 복합체의 탄소쉘 두께를 설명하기 위한 TEM 사진이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
이하, 본 발명의 제1 실시 예에 따른 열계면층을 포함하는 반도체 소자 패키지의 제조 방법이 설명된다.
도 1은 본 발명의 실시 예에 따른 반도체 소자 패키지의 제조방법을 설명하기 위한 순서도이고, 도 2 내지 도 5는 본 발명의 제1 실시 예에 따른 열계면층을 포함하는 반도체 소자 패키지의 제조 방법을 설명하기 위한 도면이다.
도 1 내지 도 4를 참조하면, 반도체 소자(100)가 준비될 수 있다(S110). 예를 들어, 상기 반도체 소자(100)는 다이오드, 트랜지스터, 메모리, 이미지센서, AP(Application processer), 디스플레이 장치, 또는 중앙처리장치(CPU) 등 다양한 소자를 포함할 수 있다.
상기 반도체 소자(100) 상에 열계면층(200)이 제조될 수 있다(S120). 상기 열 계면층(200)을 제조하는 단계는, 상기 반도체 소자(100) 상에 열 페이스트층(210)을 형성하는 단계, 상기 열 페이스트층(210) 상에 제1 열계면층(220)을 형성하는 단계, 및 상기 제1열계면층(220) 상에 제2 열계면층(240)을 순차적으로 형성하는 단계를 포함할 수 있다.
도 2에 도시된 바와 같이, 상기 반도체 소자(100) 상에 열 페이스트를 도포하여 상기 열 페이스트층(210)이 형성될 수 있다. 상기 열 페이스트층(210)은 상기 반도체 소자(100), 및 상기 제1 열계면층(220) 간의 접착력을 향상시킬 수 있다.
상기 열 페이스트층(210) 상에 상기 제1열계면층(220)이 형성될 수 있다. 상기 제1열계면층(220)은, 코어쉘 복합체(226)를 포함할 수 있다. 상기 코어쉘 복합체(226)는 금속 코어(222), 및 상기 금속 코어(222)를 감싸는 탄소 쉘(224)을 포함할 수 있다.
구체적으로, 상기 코어쉘 복합체(226)는 상기 금속 코어(222)를 감싸는 열 분해 고분자를 코팅하여 예비 복합체를 제조하는 단계, 및 상기 열 분해 고분자를 열 분해시켜, 상기 열 분해 고분자를 탄소 쉘(224)로 변환시키는 단계를 순차적으로 수행하여 제조될 수 있다. 예를 들어, 상기 열 분해 고분자는 아래의 <화학식 1> 및 <화학식 2>로 표시되는 열분해 기능기를 포함할 수 있다.
<화학식 1>
Figure 112019131575916-pat00001
<화학식 2>
Figure 112019131575916-pat00002
여기서, 상기 예비 복합체를 제조하는 단계는 상기 열 분해 고분자를 포함하는 용액 내에 상기 금속 코어(222)의 전구체를 포함하는 용액을 점적하여 혼합 용액을 제조하는 단계, 및 상기 혼합 용액을 열처리하는 단계를 포함할 수 있다. 이 때, 상기 금속 코어(222)의 전구체를 포함하는 용액을 점적하는 단계에 의해, 상기 금속 코어(222)의 크기가 조절될 수 있다. 예를 들어, 상기 혼합 용액을 열처리하는 단계는 200℃의 온도에서 1시간 동안 수행될 수 있다. 또한, 상기 고분자를 탄화시키는 단계는 상기 예비 복합체를 800 내지 900℃의 온도 또는 950℃ 이상의 온도에서 열처리하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 예비 복합체는 소정의 기판 상에 제공된 후 급속 열처리(RTP)된 후 급냉하여 시트(sheet) 형태로 제공될 수 있고, 상기 예비 복합체로부터 상기 코어쉘 복합체(226)을 제조한 후, 상기 시트를 상기 기판으로부터 분리한 후, 상기 시트가 플레이크(flake) 형태로 제조될 수 있다. 이후, 플레이크 형태의 상기 코어쉘 복합체(226)를 서멀 그리스 또는 서멀 페이스트와 혼합한 후, 상기 반도체 소자(100) 상에 도포하여, 상기 제1 열 계면층(220)이 형성될 수 있다.
예를 들어, 상기 코어쉘 복합체(226)는 상기 금속 코어(222)가 구리일 수 있고. 일반적으로, 구리 금속은 전기 전도성 및 열전도성이 뛰어난 물질로 알려져 있다. 또한, 본 발명의 실시 예에 따르면, 상기 탄소 쉘(224)은 기공을 갖는 비결정질로 제조될 수 있고, 이에 따라, 전기 전도성은 낮으나, 열전도성은 높을 수 있다. 따라서, 상기 코어쉘 복합체(226)를 포함하는 상기 열계면층(200)은 높은 방열 특성을 가질 수 있다.
즉, 일 실시 예에 따르면, 상기 탄소 쉘(224)에 의해 상기 금속 코어(222)의 전기 전도성이 저하될 수 있다. 다시 말하면, 상기 탄소 쉘(224)이 형성되기 전의 상기 금속 코어(222)와 비교하여, 상기 금속 코어(222)의 표면에 상기 탄소 쉘(224)이 형성된 상기 코어쉘 복합체(226)의 전기 전도도가 더 낮을 수 있다.
일 실시 예에 따르면, 상기 탄소 쉘(224)에 의해, 상기 코어쉘 복합체(226)의 전기 전도도를 감소시키기 위해, 상기 탄소 쉘(224)의 두께가 제어될 수 있다. 구체적으로, 예를 들어, 상기 열 분해 고분자로 분자량이 높은 고분자(예를 들어, 45,000~55,000 분자량의 PVP)를 사용하는 경우, 상기 탄소 쉘(224)의 두께가 증가하고, 이로 인해, 상기 코어쉘 복합체(226)의 전기 전도도가 감소될 수 있다. 또는, 다른 예를 들어, 상기 예비 복합체의 제조 과정에서, 상기 열 분해 고분자를 포함하는 용액 내에 점적하는 상기 금속 코어(222)의 전구체를 포함하는 용액의 양을 증가시켜, 상기 탄소 쉘(224)의 두께가 증가되고, 이로 인해, 상기 코어쉘 복합체(226)의 전기 전도도가 감소될 수 있다.
상술된 바에 따라 제조된 상기 코어쉘 복합체(226)를 포함하는 소스 용액을 상기 열 페이스트층(210) 상에 도포한 후, 건조시키는 공정을 거쳐, 상기 제1 열계면층(220)이 제조될 수 있다.
상기 제2 열계면층(240)을 형성하는 단계는, 상기 제1 열계면층(220) 상에 예비 열계면층(230)을 형성하는 단계, 및 상기 예비 열계면층(230)을 광소결하여 상기 제2 열계면층(240)을 제조하는 단계를 포함할 수 있다.
상기 예비 열계면층(230)은 금속 입자(232), 및 상기 금속 입자(232)의 표면을 감싸는 유기물(234)을 포함하는 금속-유기 복합체(236)를 포함할 수 있다.
상기 금속-유기 복합체(236)는 상기 금속 입자(232)를 포함하는 반응 용기 내에 기체 상태의 상기 유기물(234)을 제공한 후, 상기 금속 입자(232)의 표면에 상기 유기물(234)의 티올기를 결합시켜 제조될 수 있다. 구체적으로 예를 들어, 상기 반응 용기는 진공 상태일 수 있고, 80 내지 200℃의 온도로 가열될 수 있다. 동시에, 상기 반응 용기는 회전될 수 있고, 이에 따라, 기체 상태의 상기 유기물(234)이 자기조립 반응에 의해 상기 금속 입자(232)의 표면에 결합될 수 있다. 예를 들어, 상기 유기물(234)은 부탄티올, 옥탄티올, 또는 데칸티올 중에서 적어도 어느 하나일 수 있다.
상기 예비 열계면층(230)이 광소결되어, 제2 열계면층(240)이 제조될 수 있다. 구체적으로, 도 3에 도시된 바와 같이, 상기 제2 열계면층(240)은 상기 예비 열계면층(230)을 제1 광소결하는 단계, 및 제1 광소결된 상기 예비 열계면층(230)을 제2 광소결하는 단계를 거쳐 제조될 수 있다.
상기 예비 열계면층(230)을 제1 광소결하는 단계는 상기 예비 열계면층(230) 상에 광을 조사하여, 상기 금속-유기 복합체(236)의 상기 유기물(234)을 제거하는 단계를 포함할 수 있다.
여기서, 상기 광에너지의 총량은 동일하되, 상기 광에너지의 세기가 낮을수록, 소결된 상기 예비 열계면층(230)을 포함하는 상기 열계면층(200)의 비저항값, 및 공극율이 감소될 수 있다. 구체적으로 예를 들어, 상기 제1 광소결하는 단계에서, 상기 예비 열계면층(230) 상에 인가된 광에너지의 총량은 6.3J/mm일 수 있다.
상술된 바와 달리, 제2 열계면층(240)은 상기 제1 광소결하는 단계없이 제조될 수 있다. 즉, 제2 열계면층(240)은 상기 예비 열계면층(230)을 제조하는 단계 직후에, 제2 광소결하는 단계를 거쳐 제조될 수 있다. 이 경우, 제조된 제2 열계면층(240)은 본 발명의 실시 예에 따라 제조된 제1 광소결하는 단계를 거쳐 제조된 제2 열계면층(240)보다 비교적으로 높은 기공도, 및 높은 비저항값을 가질 수 있다.
하지만, 상술된 바와 같이, 본 발명의 실시 예에 따르면, 제2 열계면층(240)은 상기 예비 열계면층(230)을 제1 광소결하는 단계, 및 제2 광소결하는 단계를 순차적으로 거쳐 제조될 수 있다. 이에 따라, 제2 열계면층(240)은 낮은 기공도, 및 낮은 비저항값을 가질 수 있다. 즉, 본 발명의 실시 예에 따라 제조된 상기 제2 열계면층(240)은 제1 광소결하는 단계를 포함하지 않고 제조된 제2 열계면층(240)보다 실질적으로 높은 방열 특성을 가질 수 있다.
도 3에 도시된 바와 같이, 제1 광소결된 상기 예비 열계면층(230)을 제2 광소결하는 단계는 상기 제1 광소결하는 단계보다 큰 에너지를 갖는 광을 제1 광소결된 상기 예비 열계면층(230)에 조사하여 수행될 수 있다. 이에 따라, 상기 금속-유기 복합체(236)의 상기 유기물(234)이 제거되어 잔존된 상기 금속 입자(232)의 표면이 용융될 수 있고, 이에 따라, 상기 금속 입자(232) 간의 소결이 일어날 수 있다. 즉, 제1 광소결된 상기 예비 열계면층(230)을 제2 광소결하여, 잔존된 상기 금속 입자(232)가 소결된 금속 박막의 구조를 갖는 제2 열계면층(240)이 형성될 수 있다.
구체적으로 예를 들어, 상기 제2 광소결하는 단계에서, 제1 광소결된 상기 예비 열계면층(230) 상에 인가된 광에너지의 총량은 20J/mm 초과 24J/mm 미만일 수 있다.
만약 상술된 바와 달리, 제1 광소결된 상기 예비 열계면층(230) 상에 인가되는 상기 광에너지의 총량이 20J/mm 이하인 경우, 상기 제2 열계면층(240)의 공극률이 증가될 수 있다. 즉, 상기 광에너지의 총량이 감소할수록, 상기 금속 입자(232)의 표면이 용융되는 정도가 감소될 수 있고, 이에 따라, 상기 금속 입자(232) 간의 소결되는 정도가 저하될 수 있다.
하지만, 본 발명의 실시 예에 따르면, 제1 광소결된 상기 예비 열계면층(230) 상에 인가된 광에너지의 총량이 20J/mm 초과 24J/mm 미만인 경우, 상기 제2 열계면층(240)을 포함하는 상기 열계면층(200)의 공극률이 감소될 수 있다.
일 실시 예에 따르면, 도 2에 도시된 바와 같이, 상기 예비 열계면층(230)은 단일층의 상기 금속-유기 복합체(236)로 제조될 수 있다. 즉, 상기 예비 열계면층(230)의 두께는 상기 금속-유기 복합체(236)의 직경과 실질적으로 동일한 값을 가질 수 있다.
상술된 바와 달리, 상기 예비 열계면층(230)은 상기 금속-유기 복합체(236)가 적층되어 제조될 수 있다. 즉, 상기 예비 열계면층(230)의 두께가 상기 금속-유기 복합체(236)의 직경보다 증가되는 경우, 상기 제1 열계면층(220) 및 상기 제2 열계면층(240)을 포함하는 제1 실시 예에 따른 열계면층의 절연 특성이 감소될 수 있다.
따라서, 상술된 바와 같이, 상기 예비 열계면층(230)은 단일층의 상기 금속-유기 복합체(236)로 제조될 수 있고, 이에 따라, 본 발명의 제1 실시 예에 따른 열계면층의 절연 특성이 향상될 수 있다.
도 1 및 도 5를 참조하면, 상기 열계면층(200) 상에 방열부(300)가 배치될 수 있다(S130).
예를 들어, 상기 방열부(300)는 구리인 것을 포함할 수 있다.
도 5에 도시된 바와 같이, 상기 방열부(300)는 상기 열계면층(200) 상에 제공될 수 있다. 상술된 바와 같이, 상기 제2 열계면층(240)은 상기 금속 박막일 수 있고, 이 때, 상기 금속 박막은 상기 방열부(300)와 동일한 금속을 포함할 수 있다. 이에 따라, 본 발명의 제1 실시 예에 따라 제조된 상기 열계면층(200)과 상기 방열부(300)가 용이하게 접착될 수 있다.
상술된 바에 따라, 상기 반도체 소자(100), 상기 반도체 소자(100) 상에 열계면층(200), 및 상기 열계면층(200) 상에 방열부(300)를 포함하는 반도체 소자 패키지가 제조될 수 있다. 구체적으로, 도 5에 도시된 바와 같이, 상기 반도체 소자 패키지는 상기 열 페이스트층(210), 상기 제1 열계면층(220), 및 상기 제2 열계면층(240)이 순차적으로 적층된 본 발명의 제1 실시 예에 따른 열계면층(200)을 포함할 수 있다.
이하, 본 발명의 제2 실시 예에 따른 열계면층을 포함하는 반도체 소자 패키지의 제조 방법이 설명된다.
도 6은 본 발명의 제2 실시 예에 따른 열계면층을 포함하는 반도체 소자 패키지의 개략적인 모식도이다.
도 6을 참조하면, 상기 반도체 소자(100), 상기 반도체 소자(100) 상의 상기 코어쉘 복합체(226)을 포함하는 본 발명의 제2 실시 예에 따른 열계면층(200), 및 상기 열계면층(200) 상에 방열부(300)를 포함하는 반도체 소자 패키지가 제조될 수 있다.
여기서, 상기 반도체 소자(100), 및 상기 방열부(300)는 본 발명의 제1 실시 예에 따른 열계면층(200)을 포함하는 반도체 소자 패키지의 제조 방법에서 상술된 상기 반도체 소자(100)에 대응되므로, 자세한 설명은 생략한다.
상술된 바와 같이, 본 발명의 제2 실시 예에 따른 열계면층(200)은 상기 반도체 소자(100) 상에 제조될 수 있다. 상기 코어쉘 복합체(226)는 본 발명의 제1 실시 예에 따른 열계면층(200)의 제조 방법에서 상술된 바와 같이 제조될 수 있다.
구체적으로, 본 발명의 제2 실시 예에 따른 열계면층(200)은 상기 코어쉘 복합체(226), 및 서멀 그리스(228)을 포함하는 열계면물질을 상기 반도체 소자(100) 상에 도포하여 제조될 수 있다. 예를 들어, 상기 열계면물질은 80중량부의 상기 코어쉘 복합체(226), 및 20중량부의 상기 서멀 그리스(228)를 포함할 수 있다.
이 때, 상기 서멀 그리스(228)는 상기 반도체 소자(100)와 상기 방열부(300) 사이에 개재되는 상기 열계면층(200)의 접착력을 향상시킬 수 있다. 이에 따라, 본 발명의 제1 실시 예에 따른 열계면층(200)와 달리, 제2 실시 예에 따른 열계면층(200)은 상기 코어쉘 복합체(226), 및 상기 서멀 그리스(228)를 포함하는 단일층의 구조로 제조될 수 있다. 예를 들어, 상기 서멀 그리스(228)은 세라믹, 또는 금속 중에서 적어도 어느 하나의 물질을 갖는 입자를 포함할 수 있다. 구체적으로 예를 들어, 상기 세라믹은 알루미늄 산화물 또는 질화붕소 등에서 선택되는 적어도 어느 하나일 수 있고, 상기 금속은 구리 또는 은 등에서 선택되는 적어도 어느 하나일 수 있다.
일반적으로, 종래의 열계면층은 금속 입자, 및 서멀 그리스를 포함하도록 제조되었다. 하지만, 본 발명의 제2 실시 예에 따른 열계면층(200)은 상기 금속 입자 대신에 상기 코어쉘 복합체(226)를 포함할 수 있다. 상술된 바와 같이, 상기 코어쉘 복합체(226)는 상기 금속 입자에 비하여, 상기 탄소 쉘(224)을 더 포함할 수 있고, 이에 따라, 기계적, 물리적 특성이 향상될 수 있다.
따라서, 본 발명의 제2 실시 예에 따른 열계면층(220)은 종래의 상기 열계면층보다 강도, 및 구조적 안정성 등의 기계적, 및 물리적 특성이 용이하게 향상될 수 있다.
도 1 내지 도 6을 참조하여 상술된 바와 같이, 상기 반도체 소자(100), 상기 반도체 소자(100) 상에 상기 코어쉘 복합체(226)를 포함하는 상기 열계면층(200), 및 상기 열계면층(200) 상에 상기 방열부(300)를 포함하는 상기 반도체 소자 패키지가 제조될 수 있다.
도 5에 도시된 바와 같이, 본 발명의 제1 실시 예에 따른 열계면층(200)은 상기 열 페이스트층(210), 상기 코어쉘 복합체(226)를 포함하는 제1 열계면층(220), 및 상기 금속 박막을 포함하는 제2 열계면층(240)이 순차적으로 적층된 구조를 가질 수 있다. 또한, 도 6에 도시된 바와 같이, 본 발명의 제2 실시 예에 따른 열계면층(200)은 상기 코어쉘 복합체(226), 및 상기 서멀 그리스(228)을 포함할 수 있다.
상술된 바와 같이, 상기 열계면층(200)은 상기 코어쉘 복합체(226)를 포함할 수 있고, 이에 따라, 방열 특성이 향상되어, 상기 반도체 소자(100)를 포함하는 액정표시장치(LCD) 또는 유기발광다이오드(OLED)와 같은 디스플레이장치, 자동차, 및 항공기 등의 방열이 요구되는 다양한 산업 분야에서 사용될 수 있다. 구체적으로, 상기 반도체 소자(100)는, 비메모리 소자, 전력 소자, LED 소자, 수광 소자 등 전력 사용이 높아 방열이 필요한 모든 소자를 포함하며, 본 발명의 실시 예에 따른 기술적 사상은 차세대 패키징 구조인 Si interposer 패키징, 3D 패키징과 같은 heterogeneous 패키징 구조에 적용될 수 있다.
도 7은 본 발명의 실시 예에 따른 열 계면층의 적용 예를 설명하기 위한 도면이다.
도 7을 참조하면, 반도체 패키징 구조체가 제공된다. 상술된 본 발명의 실시 예에 따른 열 계면층(510)은, 반도체 칩(500) 및 PCB층(520) 사이에 적용될 수 있다. 즉, 상기 반도체 칩(500) 및 상기 PCB층(520)의 연결을 위한 Sn/Ag 숄더와 함께 본 발명의 실시 예에 따른 상기 열 계면층(510)이 사용될 수 있다.
또는, 상기 PCB층(520) 하부에 Sn/Ag 숄더(530) 및 금속 플레이트(540)가 제공되고, 상기 금속 플레이트(540)와 방열핀(560) 사이에, 본 발명의 실시 예에 따른 열 계면층(550)이 적용될 수 있다.
그 외에, 방열을 위한 다양한 구조에 본 발명의 실시 예에 따른 열 계면층이 적용될 수 있으며, 구체적인 적용 범위에 본 발명의 실시 예에 따른 기술적 사상이 한정되지 않음은 자명하다.
이하, 본 발명의 구체적인 실험 예에 따른 열계면층의 제조 방법 및 특성 평가 결과가 설명된다.
실험 예 1-1에 따른 열계면층의 제조
회전하는 반응 용기 내에 구리 나노입자를 제공한 후, 상기 반응 용기의 내부를 진공 상태로 유지하며, 80 내지 200℃의 온도로 가열하였다.
상기 반응 용기의 내부로 액체 상태의 옥탄티올(1-octantiol)을 제공하여, 액체 상태의 상기 옥탄티올을 기화시켰다.
상기 반응 용기를 회전시켜, 상기 구리 나노입자의 표면에 상기 옥탄티올이 자기조립 반응에 의해 코팅된 금속-유기 복합체를 제조하였다.
30중량부의 옥탄올(1-octanol), 및 나머지 중량부의 상기 금속-유기 복합체를 혼합한 후, 30분 간 초음파 처리하여 잉크를 제조하였다.
상기 잉크를 폴리이미드(PI) 기판에 도포한 후, 건조시켜, 상기 기판 상에 상기 금속-유기 복합체를 포함하는 예비 열계면층을 제조하였다.
상기 예비 열계면층에 9.1J/cm2의 에너지밀도를 갖는 광에너지(1.5MW, 2ms)를 조사하여, 실험 예 1-1에 따른 열계면층을 제조하였다.
실험 예 1-2에 따른 열계면층의 제조
상술된 실험 예 1-1과 동일한 방법으로 수행하되, 상기 예비 열계면층에 9.1J/cm2의 에너지밀도를 갖는 광에너지(1.5MW, 2ms)대신 14.3J/cm2의 에너지밀도를 갖는 광에너지(1.5MW, 3ms)를 조사하여, 실험 예 1-2에 따른 열계면층을 제조하였다.
실험 예 1-3에 따른 열계면층의 제조
상술된 실험 예 1-1과 동일한 방법으로 수행하되, 상기 예비 열계면층에 9.1J/cm2의 에너지밀도를 갖는 광에너지(1.5MW, 2ms)대신 20J/cm2의 에너지밀도를 갖는 광에너지(1.5MW, 4ms)를 조사하여, 실험 예 1-3에 따른 열계면층을 제조하였다.
실험 예 1-4에 따른 열계면층의 제조
상술된 실험 예 1-1과 동일한 방법으로 수행하되, 상기 예비 열계면층에9.1J/cm2의 에너지밀도를 갖는 광에너지(1.5MW, 2ms)대신 24.7J/cm2의 에너지밀도를 갖는 광에너지(1.5MW, 5ms)를 조사하여, 실험 예 1-4에 따른 열계면층을 제조하였다.
상술된 실험 예 1-1 내지 실험 예 1-4에 따른 열계면층의 광소결 조건이 아래의 <표 1>에 작성되었다.
에너지 밀도(J/cm2) 에너지 세기(MW) 에너지 인가 시간
실험 예 1-1 9.1 1.5 2ms, 1pulse
실험 예 1-2 14.3 1.5 3ms, 1pulse
실험 예 1-3 20 1.5 4ms, 1pulse
실험 예 1-4 24.7 1.5 5ms, 1pulse
도 8 내지 도 11은 본 발명의 실험 예 1-1 내지 실험 예 1-4에 따른 열계면층의 주사전자현미경(SEM) 이미지, 및 에너지분산분광법(EDS)에 의한 스펙트럼을 나타내는 도면이다.
도 8 내지 도 11을 참조하면,<표 1>에서 알 수 있듯이, 본 발명의 실험 예 1-1 내지 실험 예 1-4에 따른 열계면층은 동일한 에너지 세기를 갖는 광에너지를 서로 다른 시간동안 조사하여 제조되었다.
도 8 내지 도 11에 도시된 바와 같이, 상기 광에너지의 인가 시간이 증가될수록, 상기 구리 나노입자 간의 넥킹(necking)이 증가되고, 이에 따라, 더욱 치밀화된 구리 박막이 제조되었다.
따라서, 도 11에서 알 수 있듯이, 실험 예 1-4에 따른 열계면층이 가장 치밀화된 상기 구리 박막을 갖는 것을 확인하였다.
도 12는 본 발명의 실험 예 1-1 내지 실험 예 1-4에 따른 열계면층의 에너지 밀도에 따른 평균 비저항값을 나타내는 도면이다.
도 12를 참조하면, 본 발명의 실험 예 1-1 내지 실험 예 1-4에 따른 열계면층의 평균 비저항값이 아래의 <표 2>에 작성되었다.
평균 비저항값(X10-7Ωㆍm)
실험 예 1-1 22.3
실험 예 1-2 5.5
실험 예 1-3 3.1
실험 예 1-4 2.7
도 12, 및 <표 1> 내지 <표 2>에서 알 수 있듯이, 상기 열계면층은 동일한 세기를 갖는 광에너지가 인가되되, 상기 광에너지의 인가 시간이 증가될수록, 낮은 평균 비저항값을 갖는 것을 알 수 있다.
실험 예 2-1에 따른 열계면층의 제조
상술된 실험 예 1-1과 동일한 방법으로 수행하되, 상기 예비 열계면층에 9.1J/cm2의 에너지밀도를 갖는 광에너지(1.5MW, 2ms), 즉, 18.6J/mm의 광에너지를 인가하는 대신 6.3J/mm의총량을 갖는 광에너지(0.25MW, 10ms)를 조사하여, 실험 예 2-1에 따른 열계면층을 제조하였다.
실험 예 2-2에 따른 열계면층의 제조
상술된 실험 예 1-1과 동일한 방법으로 수행하되, 상기 예비 열계면층에 9.1J/cm2의 에너지밀도를 갖는 광에너지(1.5MW, 2ms), 즉, 18.6J/mm의 광에너지를 인가하는 대신 6.3J/mm의 총량을 갖는 광에너지(0.5MW, 5ms)를 조사하여, 실험 예 2-2에 따른 열계면층을 제조하였다.
상술된 실험 예 2-1 내지 실험 예 2-2에 따른 열계면층의 광소결 조건이 아래의 <표 3>에 작성되었다.
에너지 총량(J/mm) 에너지 세기(MW) 에너지 인가 시간
실험 예 2-1 6.3 0.25 10ms, 1pulse
실험 예 2-2 6.3 0.5 5ms, 1pulse
도 13은 본 발명의 실험 예 2-1 내지 실험 예 2-2에 따른 열계면층의 주사전자현미경(SEM) 이미지를 나타내는 도면이다.
도 13을 참조하면, <표 2>에서 알 수 있듯이, 본 발명의 실험 예 2-1 내지 실험 예 2-2에 따른 열계면층은 인가되는 광에너지의 총량이 동일하되, 에너지의 세기 및 에너지의 인가 시간을 서로 다르게하여 제조되었다. 실험 예 2-1 내지 실험 예 2-2에 따른 열계면층의 평균 두께가 아래의 <표 4>에 작성되었다.
평균 두께(μm)
실험 예 2-1 1.55±0.11
실험 예 2-2 1.52±0.14
상술된 바와 같이, 도 12의 (a)에 도시된 실험 예 2-1에 따른 열계면층보다, 도 13의 (b)에 도시된 실험 예 2-2에 따른 열계면층이 높은 에너지를 짧게 인가하여 제조되었다.
하지만, 도 13 및 <표 4>에서 알 수 있듯이, 실험 예 2-1 내지 실험 예 2-2에 따른 열계면층은 실질적으로 서로 유사한 표면, 및 두께를 갖는 것을 알 수 있다.
실험 예 3-1에 따른 열계면층의 제조
상술된 실험 예 2-1과 동일한 방법으로 수행하되, 상기 예비 열계면층에 6.3J/mm의 총량을 갖는 광에너지(0.25MW, 10ms)를 조사한 후에, 상술된 실험 예 1-4와 같이 18.7J/mm의 총량을 갖는 광에너지(1.5MW, 5ms)를 더 조사하여, 실험 예 3-1에 따른 열계면층을 제조하였다.
실험 예 3-2에 따른 열계면층의 제조
상술된 실험 예 2-2과 동일한 방법으로 수행하되, 상기 예비 열계면층에 6.3J/mm의 총량을 갖는 광에너지(0.5MW, 5ms)를 조사한 후에, 상술된 실험 예 1-4와 같이 18.7J/mm의 총량을 갖는 광에너지(1.5MW, 5ms)를 더 조사하여, 실험 예 3-1에 따른 열계면층을 제조하였다.
상술된 실험 예 3-1 및 실험 예 3-2에 따른 열계면층의 광소결 조건이 아래의 <표 5>에 작성되었다.
제1 광소결 조건 제2 광소결 조건
실험 예 3-1 6.3J/mm(0.25MW, 10ms, 1pulse) 18.7J/mm
(1.5MW, 5ms, 1pulse)
실험 예 3-2 6.3J/mm(0.5MW, 5ms, 1pulse)
도 14 내지 도 15는 본 발명의 실험 예 3-1 내지 실험 예 3-2에 따른 열계면층의 주사전자현미경(SEM) 이미지를 나타내는 도면이다.
도 14 내지 도 15를 참조하면, 발명의 실험 예 3-1 내지 실험 예 3-2에 따른 열계면층은 도 13을 참조하여 상술된 실험 예 2-1 내지 실험 예 2-2에 따른 열계면층에 <표 1> 및 도 11을 참조하여 상술된 실험 예 1-4에 따른 열계면층의 제조방법에서와 같은 광소결 처리를 추가로 실시하여 제조하였다.
즉, 실험 예 3-1 내지 실험 예 3-2에 따른 열계면층은 제1 광소결 단계(실험 예 2-1 내지 실험 예 2-2에 따른 열계면층) 후에, 상기 제1 광소결단계보다 높은 에너지를 갖는 제2 광소결 단계(실험 예 1-4에 따른 열계면층)를 더 수행하여 제조되었다.
상술된 바에 따라 제조된 실험 예 3-1 내지 실험 예 3-2에 따른 열계면층의 평균 두께, 및 표면 기공도가 아래의 <표 6>에 작성되었다.
평균 두께(μm) 표면 기공도(%)
실험 예 3-1 1.59±0.13 3.8
실험 예 3-2 1.51±0.10 9.1
도 13에서 상술된 바와 달리, <표 6>, 도 14 및 도 15를 참조하면, 제1 광소결 단계에서 에너지의 총량은 동일하되, 비교적으로 낮은 세기를 갖는 광에너지를 긴 시간동안 조사하는 경우, 표면 기공도가 더 낮은, 즉, 더 치밀화된 구리 박막을 갖는 것을 알 수 있다.
도 16은 본 발명의 실험 예 3-1 내지 실험 예 3-2에 따른 열계면층의 평균 비저항값을 나타내는 도면이다.
도 16을 참조하면, 본 발명의 실험 예 3-1 및 실험 예 3-2에 따른 열계면층의 비저항값이 아래의 <표 7>에 작성되었다.
비저항값(X10-7Ωㆍm)
실험 예 3-1 0.84±0.36
실험 예 3-2 0.96±0.61
도 14 내지 도 15를 참조하여 상술된 바와 같이, 실험 예 3-1에 따른 열계면층이 실험 예 3-2에 따른 열계면층보다 치밀화된 구리 박막을 갖는 것을 알 수 있고, 이에 따라, 도 16 및 <표 7>에 도시된 바와 같이, 실험 예 3-1에 따른 열계면층이 실험 예 3-2에 따른 열계면층보다 낮은 비저항값을 갖는 것을 확인하였다.
도 14 내지 도 15에서 상술된 바와 같이, 제1 광소결 조건으로 제조된 실험 예 2-1에 따른 열계면층, 및 제2 광소결 조건으로 제조된 실험 예 1-4에 따른 열계면층의 평균 두께, 표면 기공도, 및 비저항값이 아래의 <표 8>에 작성되었다.
평균 두께(μm) 표면 기공도(%) 비저항값(X10-7Ωㆍm)
실험 예 2-1 1.52±0.14 48.7 X
실험 예 1-4 1.58±0.13 29.7 2.65±0.35
<표 6> 내지 <표 8>에서 알 수 있듯이, 제1 광소결 조건으로 제조된 상기 열계면층(실험 예 2-1)은 제2 광소결 조건으로 제조된 상기 열계면층(실험 예 1-4)보다 높은 표면 기공도를 갖는 것을 알 수 있다.
또한, 제1 광소결 없이 제2 광소결 조건으로만 제조된 상기 열계면층(실험 예 1-4)보다, 제1 광소결 및 제2 광소결을 모두 거쳐 제조된 실험 예 3-1에 따른 열계면층이 더 낮은 표면 기공도, 및 비저항값을 갖는 것을 확인하였다.
실험 예 4-1에 따른 코어쉘 복합체 제조
금속 코어로 100nm 사이즈의 구리 입자를 준비하고, 열 분해 고분자로 PVP를 준비하였다.
SiO2 기판 상에 PVP 및 구리 입자의 혼합 용액(PVP 20wt%)을 도포하고, 60℃/min의 승온 속도, Ar/H2 각 70sccm, 875℃ 공정 조건에서 2분 동안 열처리하고 약 10분 동안 냉각하여, 구리 코어 및 탄소 쉘을 갖는 코어쉘 복합체를 제조하였다.
실험 예 4-2에 따른 코어쉘 복합체 제조
상술된 실험 예 4-1과 동일한 방법을 수행하되, PVP를 30wt% 비율로 제어하여, 코어쉘 복합체를 제조하였다.
실험 예 4-3에 따른 코어쉘 복합체 제조
상술된 실험 예 4-1과 동일한 방법을 수행하되, PVP를 50wt% 비율로 제어하여, 코어쉘 복합체를 제조하였다.
PVP 비율
실험 예 4-1 20wt%
실험 예 4-2 30wt%
실험 예 4-3 50wt%
도 17은 본 발명의 실험 예 4-1 내지 4-3에 따른 코어쉘 복합체의 SEM 사진들이고, 도 18은 본 발명의 실험 예 4-1 내지 4-3에 따른 코어쉘 복합체의 라만 스펙트럼이다. 도 17 및 도 18에서 (a), (b), 및 (c)는 각각 실험 예 4-1 내지 4-3에 대응된다.
도 17을 참조하면, 실험 예 4-1 내지 4-3에 따른 코어쉘 복합체에 대해서 SEM 사진을 촬영하였다. 실험 예 4-1에 따라서 PVP의 비율이 20wt%인 경우 구리 입자 사이의 네킹 현상이 발견된다. 반면, 실험 예 4-2 및 4-3에 따라서 PVP의 비율이 30wt% 및 50wt%인 경우 네킹 현상이 감소하는 것을 확인할 수 있다. 또한, PVP의 비율이 증가할수록, 네킹이 감소되는 것을 확인할 수 있다.
결론적으로, 열 분해 고분자인 PVP의 비율을 20wt%초과 범위로 제어하는 것이, 구리 입자의 네킹을 방지하는 효율적인 방법인 것을 확인할 수 있다.
도 18을 참조하면, 실험 예 4-1 내지 4-3에 따른 코어쉘 복합체의 라만 스펙트럼을 측정하였다. 라만 스펙트럼에서, 실험 예 4-1, 4-2 및 4-3의 코어쉘 복합체의 ID/IG 비율이 0.837, 0.80 및 0.84로 측정되었다. 결론적으로 PVP의 비율을 20wt%초과 50wt% 미만으로 제어하는 경우 결함이 적은 탄소 쉘을 제조하는 효율적인 방법인 것을 확인할 수 있다.
실험 예 5-1 내지 실험 예 5-5에 따른 코어쉘 복합체 제조
상술된 실험 예 4-2와 동일한 공정을 수행하되, Ar 및 H2의 유량을 아래의 <표 10>과 같이 제어하면서 열처리 공정을 수행하였다.
Ar 유량
(sccm)		 H2 유량
(sccm)		 Ar/H2 비율
실험 예 5-1 70 70 1:1
실험 예 5-2 80 60 1:0.75
실험 예 5-3 93 47 1:0.5
실험 예 5-4 112 28 1:0.25
실험 예 5-5 140 0 1:0
도 19는 본 발명의 실험 예 5-1 내지 5-5에 따른 코어쉘 복합체의 SEM 사진들이다.
도 19를 참조하면, 실험 예 5-1 내지 5-5에 따른 코어쉘 복합체에 대해서 SEM 사진을 촬영하였다. 실험 예 5-1 내지 5-3에 따라서 Ar/H2의 비율이 1:1, 1:0.75, 1:0.5인 경우 구리 입자 사이의 네킹 현상이 실질적으로 발생하지 않은 것을 알 수 있다. 반면, 실험 예 5-4 및 5-5에 따라서 Ar/H2의 비율이 1:0.25 및 1:0인 경우 네킹 현상이 발생하는 것을 확인할 수 있다.
결론적으로, Ar/H2의 비율을 1:1~0.5로 제어하는 것이, 구리 입자의 네킹을 방지하는 효율적인 방법인 것을 확인할 수 있다.
실험 예 6-1에 따른 코어쉘 복합체 제조
금속 코어로 100nm 사이즈의 구리 입자를 준비하고, 열 분해 고분자로 PVP를 준비하였다.
SiO2 기판 상에 PVP 및 구리 입자의 혼합 용액(PVP 50wt%)을 도포하고, 60℃/min의 승온 속도, Ar/H2 각 70sccm, 875℃ 공정 조건에서 2분 동안 열처리하고 약 10분 동안 냉각하여, 구리 코어 및 탄소 쉘을 갖는 코어쉘 복합체를 제조하였다.
실험 예 6-2에 따른 코어쉘 복합체 제조
실험 예 6-1과 동일한 공정을 수행하되, 구리 호일을 덮은 상태에서 열처리 공정을 수행하였다.
도 20은 본 발명의 실험 예 6-1 내지 6-2에 따른 코어쉘 복합체의 SEM 사진이고, 도 21은 본 발명의 실험 예 6-1 내지 6-2에 따른 코어쉘 복합체의 라만 스페트럼이고, 도 22는 본 발명의 실험 예 6-1 내지 6-2에 따른 코어쉘 복합체의 ID/IG 비율을 나타낸 그래프이다.
도 20 내지 도 22를 참조하면, 본 발명의 실험 예 6-1 내지 6-2에 따른 코어쉘 복합체에 대해서 SEM 사진을 촬영하고 라만 스펙트럼을 측정하였다. 열 처리시 구리 호일을 덮은 실험 예 6-2에 따른 코어쉘 복합체의 경우 ID/IG 비율이 0.70으로 측정되었고, 구리 호일을 덮지 않은 실험 예 6-1에 따른 코어쉘 복합체의 경어 ID/IG 비율이 0.74로 측정되었다. 즉, 구리 호일을 덮은 상태에서 열처리를 수행하여, 산소 원자가 흡착되는 것을 방지하여 탄소 쉘 내의 결함이 감소한 것을 확인할 수 있으며, 열처리시 금속 호일을 덮는 것이 코어쉘 복합체의 탄소 쉘의 결함을 제거할 수 있는 효율적인 방법임을 확인할 수 있다.
실험 예 6-3에 따른 코어쉘 복합체 제조
금속 코어로 100nm 사이즈의 구리 입자를 준비하고, 열 분해 고분자로 PVP를 준비하였다.
SiO2 기판 상에 PVP 및 구리 입자의 혼합 용액(PVP 20wt%)을 도포하고, 60℃/min의 승온 속도, Ar/H2 각 70sccm, 구리호일을 덮은 상태에서 875℃ 공정 조건에서 2분 동안 열처리하고 약 10분 동안 냉각하여, 구리 코어 및 탄소 쉘을 갖는 코어쉘 복합체를 제조하였다.
도 23은 본 발명의 실험 예 6-3에 따른 코어쉘 복합체의 SEM 사진이다.
도 23을 참조하면, 본 발명의 실험 예 6-3에 따른 코어쉘 복합체의 SEM 사진을 촬영하였다. 도 23에서 알 수 있듯이, 네킹 없이, 구리 코어 및 탄소 쉘을 갖는 코어쉘 복합체가 형성된 것을 확인할 수 있다.
도 24는 본 발명의 실험 예 6-3에 따른 코어쉘 복합체의 탄소쉘 두께를 설명하기 위한 TEM 사진이다.
도 24를 참조하면, 실험 예 6-3에 따른 코어쉘 복합체의 탄소 쉘의 두께는 4nm인 것으로 측정되었고, 실험 예 6-3에 따른 코어쉘 복합체의 저항 값은 5.5*10-7Ωm인 것으로 측정되었다. 즉, 탄소 쉘을 두껍게 제어하는 것이, 코어쉘 복합체의 전기 전도도를 감소시키는 효율적인 방법인 것을 확인할 수 있다.
또한, 실험 예 6-3에 따른 코어쉘 복합체의 경우, 구리 입자와 비교하여, 저항이 약 30배 이상 증가한 것을 확인할 수 있다. 즉, 비정질 상태의 탄소 쉘에 의해 저항이 증가하고 전기 전도도가 감소한 것을 확인할 수 있다.
저항 전기 전도도
구리 입자 1.7 x 10-8 Ωm 58.8 x 106
실험 예 6-3 5.5 x 10-7Ωm 18.2 x 105
또한, 실험 예 6-3에 따른 코어쉘 복합체를 이용하여 지름 9.8 mm, 두께 0.77 mm의 펠렛을 제조하고 열 확산율을 <표 12>와 같이 측정하였다. 열확산율, 비열, 밀도의 값들을 곱한 결과 11.34 W/mK의 열전도도를 갖는 것으로 측정되었으며, High-grade의 Thermal grease의 열전도도가 8.5 W/mK인 점을 고려하면, 본 발명의 실시 예에 따른 코어쉘 복합체의 우수한 방열 특성을 확인할 수 있다.
Thermal diffusivity(mm2/s) 3.75
Specific heat(J/mK) 0.388
Density(g/cm3) 7.793
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100: 반도체 소자
200: 열계면층
210: 열페이스트층
220: 제1 열계면층
222: 금속 코어
224: 탄소 쉘
226: 코어쉘 복합체
228: 서멀 그리스(thermal grease)
230: 예비 열계면층
232: 금속 입자
234: 유기물
236: 금속-유기 복합체
240: 제2 열계면층
300: 방열부

Claims (13)

  1. 반도체 소자를 준비하는 단계;
    상기 반도체 소자 상에 열계면층을 제조하는 단계; 및
    상기 열계면층 상에 방열부(heat spreader)를 배치하는 단계를 포함하되,
    상기 열계면층을 제조하는 단계는,
    상기 반도체 소자 상에 열 페이스트층을 형성하는 단계;
    상기 열 페이스트층 상에 코어쉘 복합체를 포함하는 제1 열계면층을 제조하는 단계;
    상기 제1 열계면층 상에, 금속 입자, 및 상기 금속 입자의 표면에 티올기로 결합된 유기물을 포함하는 금속-유기 복합체를 포함하는 예비 열계면층을 제조하는 단계; 및
    상기 예비 열계면층을 광소결하여, 제2 열계면층을 제조하는 단계를 포함하고,
    상기 코어쉘 복합체는,금속 코어, 및 상기 금속 코어를 감싸는 탄소 쉘을 포함하는 포함하는 반도체 소자 패키지의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 예비 열계면층을 광소결하는 단계는,
    상기 예비 열계면층을 제1 광소결하여, 상기 금속-유기 복합체의 상기 유기물을 제거하는 단계; 및
    상기 제1 광소결된 상기 예비 열계면층을 제2 광소결하여, 상기 금속-유기 복합체의 상기 유기물이 제거되어 잔존된 상기 금속 입자 간의 소결로 금속 박막을 형성하는 단계를 포함하는 반도체 소자 패키지의 제조 방법.
  4. 제3 항에 있어서,
    제1 광소결된 상기 예비 열계면층을 상기 제2 광소결하는 단계는, 상기 제1 광소결된 상기 예비 열계면층에 인가되는 광에너지가 18.7J/mm 이상의 조건으로 수행되는 것을 포함하는 반도체 소자 패키지의 제조 방법.
  5. 제1 항에 있어서,
    상기 금속-유기 복합체의 상기 금속 입자는, 상기 코어쉘 복합체의 상기 금속 코어와 같은 종류의 금속인 것을 포함하는 반도체 소자 패키지의 제조 방법.
  6. 제1 항에 있어서,
    상기 금속-유기 복합체는, 반응기 내부에 상기 금속 입자, 및 기체 상태의 상기 유기물을 제공하여, 상기 금속 입자의 표면에 상기 유기물의 티올기를 결합시켜 제조되는 것을 포함하고,
    상기 유기물은, 부탄티올, 옥탄티올, 또는 데칸티올 중에서 적어도 어느 하나를 포함하는 반도체 소자 패키지의 제조 방법.
  7. 제1 항에 있어서,
    상기 제1 열계면층을 제조하는 단계는,
    상기 코어쉘 복합체, 및 서멀 그리스(thermal grease)를 포함하는 열계면물질을 준비하는 단계; 및
    상기 반도체 소자 상에 상기 열계면물질을 제공하여, 상기 제1 열계면층을 제조하는 단계를 포함하는 반도체 소자 패키지의 제조 방법.
  8. 제1 항에 있어서,
    상기 코어쉘 복합체를 제조하는 단계는,
    상기 금속 입자의 표면에 열 분해 고분자를 코팅하여 예비 복합체를 제조하는 단계; 및
    상기 예비 복합체의 상기 열 분해 고분자를 열 분해하여, 상기 열 분해 고분자를 상기 탄소 쉘로 변환시키는 단계를 포함하는 반도체 소자 패키지의 제조 방법.
  9. 반도체 소자;
    방열부(heat speader); 및
    상기 반도체 소자와 상기 방열부 사이에 열계면물질을 포함하는 열계면층을 포함하되,
    상기 열계면층은,
    상기 반도체 소자 상에 열페이스트;
    상기 열 페이스트 상에 코어쉘 복합체를 포함하는 제1 열계면층; 및
    상기 제1 열계면층 상에 제2 열계면층을 포함하고
    상기 코어쉘 복합체는, 금속 코어, 및 상기 금속 코어를 감싸는 탄소 쉘을 포함하는 반도체 소자 패키지.
  10. 제9 항에 있어서,
    상기 제2 열계면층은,
    상기 제1 열계면층 상에 상기 코어쉘 복합체와 동일한 금속을 포함하는 반도체 소자 패키지.
  11. 제10 항에 있어서,
    상기 제2 열 계면층은, 금속 입자가 용융 소결된 것을 포함하는 반도체 소자 패키지.
  12. 제9 항에 있어서,
    상기 제1 열계면층은,
    상기 코어쉘 복합체, 및 서멀 그리스(thermal grease)를 포함하는 반도체 소자 패키지.
  13. 제9 항에 있어서,
    상기 금속 코어는, 구리인 것을 포함하는 반도체 소자 패키지.
KR1020190170781A 2019-10-18 2019-12-19 열계면층을 포함하는 반도체 소자 패키지 및 그 제조 방법 KR102274190B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190129518 2019-10-18
KR20190129518 2019-10-18

Publications (2)

Publication Number Publication Date
KR20210046514A KR20210046514A (ko) 2021-04-28
KR102274190B1 true KR102274190B1 (ko) 2021-07-08

Family

ID=75538726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190170781A KR102274190B1 (ko) 2019-10-18 2019-12-19 열계면층을 포함하는 반도체 소자 패키지 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR102274190B1 (ko)
WO (1) WO2021075639A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008161907A (ja) 2006-12-28 2008-07-17 Hitachi Ltd 低温接合用材料及び接合方法
JP2016148104A (ja) 2015-02-10 2016-08-18 ニホンハンダ株式会社 ペースト状金属粒子組成物、金属製部材接合体の製造方法および多孔質金属粒子焼結物の製造方法
JP2017113934A (ja) 2015-12-22 2017-06-29 三菱マテリアル株式会社 伝熱部材及び伝熱部材の製造方法
JP2018502946A (ja) 2014-12-05 2018-02-01 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． 低い熱インピーダンスを有する高性能熱界面材料
JP2018206532A (ja) 2017-05-31 2018-12-27 ニホンハンダ株式会社 ペースト状金属粒子組成物、接合方法および電子装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047610B1 (ko) * 2009-10-15 2011-07-07 연세대학교 산학협력단 코어/쉘 구조를 갖는 열전 나노와이어의 제조방법
KR101346325B1 (ko) * 2011-07-19 2013-12-31 한국기계연구원 코어-쉘 구조 나노소재를 이용한 열전재료의 제조방법 및 이에 따라 제조되는 열전재료
KR101381646B1 (ko) * 2012-04-30 2014-04-14 한국에너지기술연구원 동시기화법을 이용한 코어-쉘 구조의 금속-탄소 복합체의 제조방법 및 이에 의해 제조된 코어-쉘 구조의 금속-탄소 복합체
KR101465616B1 (ko) * 2012-10-26 2014-11-27 엔트리움 주식회사 열 계면 물질(접착제) 및 이를 포함하는 반도체 칩 패키지
KR20140098353A (ko) * 2013-01-31 2014-08-08 연세대학교 산학협력단 열전성능이 우수한 코어/쉘 구조를 갖는 열전 나노와이어, 및 이를 포함하는 열전 나노소자 제조방법
WO2016006943A1 (ko) * 2014-07-09 2016-01-14 재단법인대구경북과학기술원 그래핀으로 코팅된 코어-쉘 구조를 가지는 금속 나노와이어 및 이의 제조방법
WO2016052406A1 (ja) * 2014-09-29 2016-04-07 積水化学工業株式会社 カーボン被覆熱伝導材料

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008161907A (ja) 2006-12-28 2008-07-17 Hitachi Ltd 低温接合用材料及び接合方法
JP2018502946A (ja) 2014-12-05 2018-02-01 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． 低い熱インピーダンスを有する高性能熱界面材料
JP2016148104A (ja) 2015-02-10 2016-08-18 ニホンハンダ株式会社 ペースト状金属粒子組成物、金属製部材接合体の製造方法および多孔質金属粒子焼結物の製造方法
JP2017113934A (ja) 2015-12-22 2017-06-29 三菱マテリアル株式会社 伝熱部材及び伝熱部材の製造方法
JP2018206532A (ja) 2017-05-31 2018-12-27 ニホンハンダ株式会社 ペースト状金属粒子組成物、接合方法および電子装置の製造方法

Also Published As

Publication number Publication date
KR20210046514A (ko) 2021-04-28
WO2021075639A1 (ko) 2021-04-22

Similar Documents

Publication Publication Date Title
EP1956110B1 (en) Metal-based composite material containing both micro-sized carbon fiber and nano-sized carbon fiber
Yan et al. Soft and self‐adhesive thermal interface materials based on vertically aligned, covalently bonded graphene nanowalls for efficient microelectronic cooling
KR101442070B1 (ko) 그래핀, 흑연나노플레이트, 카본나노튜브 및 나노금속으로 이루어진 복합체를 이용한 방열시트 및 그 제조방법
TWI622554B (zh) Method for producing nitrogen-doped graphene and manufacturing method of composite heat sink
CN114133918A (zh) 碳纳米管复合材料以及碳纳米管复合材料的制造方法
CN101057003A (zh) 金属基碳纤维复合材料及其制造方法
JP6713120B1 (ja) 銅焼結基板ナノ銀含浸型接合シート、製法及び接合方法
CN1784784A (zh) 复合材料及电路或电模块
TW201219520A (en) Bonding material, method, and structure
TWI726048B (zh) 附有銀基材層之金屬構件、附有銀基材層之絕緣電路基板、半導體裝置、附有散熱片之絕緣電路基板及附有銀基材層之金屬構件之製造方法
KR102274190B1 (ko) 열계면층을 포함하는 반도체 소자 패키지 및 그 제조 방법
CN114521271B (zh) 氧化铜糊剂及电子部件的制造方法
CN108486568B (zh) 一种用于导热的大鳞片石墨烯/金属异质结复合薄膜及其制备方法
CN112823214B (zh) 铝-碳粒子复合材料及其制造方法
US11232996B2 (en) Semiconductor device package comprising thermal interface layer and method of fabricating of the same
CN114760809B (zh) 碳材及其应用
KR101980961B1 (ko) 그래핀 및 무기 나노 입자의 층상 구조를 이용한 방열 필름 및 이의 제조 방법
KR20190096731A (ko) 반도체 장치용 소결 접합 방법
KR102384105B1 (ko) 방열복합소재 및 그 제조 방법
JP7328941B2 (ja) グラファイト積層体、グラファイトプレート、およびグラファイト積層体の製造方法
US20230260946A1 (en) Ag paste composition and bonding film produced using same
EP3291294B1 (en) Heat dissipation structure using graphene quantum dots and method of manufacturing the heat dissipation structure
KR101732533B1 (ko) 방열용 잉크의 제조방법 및 코팅층의 표면 활성화 방법
EP4122624A1 (en) Bonding sheet and bonded structure
Hossain et al. Enhancing heat dissipation in polyurethane sheets through the incorporation of freeze‐dried aluminum nitride nanofiber

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right