KR102272513B1 - 분극에 의한 계면의 고이동도 이차원 전하를 형성하는 방법 및 다이아몬드­반도체 접합 소자 - Google Patents

분극에 의한 계면의 고이동도 이차원 전하를 형성하는 방법 및 다이아몬드­반도체 접합 소자 Download PDF

Info

Publication number
KR102272513B1
KR102272513B1 KR1020190103115A KR20190103115A KR102272513B1 KR 102272513 B1 KR102272513 B1 KR 102272513B1 KR 1020190103115 A KR1020190103115 A KR 1020190103115A KR 20190103115 A KR20190103115 A KR 20190103115A KR 102272513 B1 KR102272513 B1 KR 102272513B1
Authority
KR
South Korea
Prior art keywords
diamond
layer
charge
polarization
crystal plane
Prior art date
Application number
KR1020190103115A
Other languages
English (en)
Other versions
KR20210023209A (ko
Inventor
남옥현
최의호
유근호
소병찬
곽태명
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to KR1020190103115A priority Critical patent/KR102272513B1/ko
Publication of KR20210023209A publication Critical patent/KR20210023209A/ko
Application granted granted Critical
Publication of KR102272513B1 publication Critical patent/KR102272513B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 분극에 의한 계면의 고이동도 이차원 전하를 형성하는 방법 및 다이아몬드-반도체 접합 소자에 관한 것이다. 본 발명의 2차원 전하 형성을 위한 층구조물 제작 방법은, 다이아몬드와 자발분극특성을 가지는 반도체 사이의 분극효과를 이용하여, 분극에 의한 계면에서의 우수한 안정성을 갖는 고이동도 2차원 전자가스층 및 2차원 정공가스층을 형성하는 방법을 제공하며, 다이아몬드-반도체 접합 소자 등에 활용될 수 있다.

Description

분극에 의한 계면의 고이동도 이차원 전하를 형성하는 방법 및 다이아몬드­반도체 접합 소자{Diamond-Semiconductor Junction Device Using High Mobility 2D Charge of Junction Interface By Polarization}
본 발명은 분극 현상을 이용한 새로운 다이아몬드 도핑 기술에 관한 것으로서, 특히, 분극에 의한 계면에서의 우수한 안정성을 갖는 고이동도 2차원 전자가스층 및 2차원 정공가스층을 형성하는 층구조물 제작 방법과 이를 이용한 다이아몬드-반도체 접합 소자에 관한 것이다.
단결정 다이아몬드는 광대역 밴드갭(ultra-wide bandgap) (5.5 eV) 물질로, 높은 열전도도 (22 W/cmK), 전자/정공 이동도 (4500/3800 cm2/Vs), 절연파괴강도 (10 MV/cm)등 반도체 물질로써 매우 우수한 물성을 갖는 물질로서 극한성능을 갖는 반도체 소자로 활용될 수 있다. 그러나 다이아몬드는 근본적으로 ultra-wide bandgap 반도체가 갖는 불순물의 높은 활성화 에너지(activation energy) (Ea)로 인해 전기적 특성을 바꾸는 도핑이 매우 어려운 물질이다. 따라서, 소자화 연구의 진척이 더디게 이루어지고 있는 실정이다.
다이아몬드 도핑연구를 살펴보면, p형(p-type) 도핑은 Boron (Ea = 0.37 eV)이 가장 많이 연구되어 왔으나 아직까지 고효율의 도핑특성을 얻지는 못하였다. n형(n-type) 도핑은 Phosphorus의 매우 높은 Ea (0.6 eV) 로 인하여 도핑이 더욱 어려운 문제점이 있다. 또한 다이아몬드 성장 소스 중에 포함된 수소 (H2)가 완전히 분해되지않아 박막 내에 포함되는 dopant-H complex에 의한 자가 보상(self-compensation) 및 이온화 에너지의 증가가 도핑의 효율을 더욱 저하시키는 것으로 알려져 있다. 　
따라서, 다이아몬드를 반도체 소자로 활용하기 위하여, 안정성을 갖는 p형 또는 n형으로의 다이아몬드 도핑 기술이 필요한 실정이다.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 다이아몬드와 자발분극특성을 가지는 반도체 사이의 분극효과를 이용하여, 분극에 의한 계면에서의 우수한 안정성을 갖는 고이동도 2차원 전자가스층 및 2차원 정공가스층을 형성하는 층구조물 제작 방법과 이를 이용한 다이아몬드-반도체 접합 소자를 제공하는 데 있다.
먼저, 본 발명의 특징을 요약하면, 상기의 목적을 달성하기 위한 본 발명의 일면에 따른 2차원 전하 형성을 위한 층구조물 제작 방법은, 다이아몬드 결정면의 표면 말단 원자 C 에 분극 전하 생성을 위한 원자를 결합시켜서 쌍극자를 형성하는 단계; 및 상기 분극 전하 생성을 위한 원자가 결합된 상기 다이아몬드 결정면 상에 자발분극에 의한 분극 전하를 갖는 반도체물질층을 형성하는 단계를 포함한다.
상기 다이아몬드 결정면과 상기 반도체물질층 사이의 계면에 양측의 분극 전하의 차이에 따른 2차원 전자가스층 또는 2차원 정공가스층을 형성하기 위한 것이다.
본 발명의 상기 층구조물 제작 방법은, 게이트전극, 소스전극 및 드레인전극을 갖는 다이아몬드-반도체 접합 소자에 적용하여, 상기 다이아몬드 결정면과 상기 반도체물질층의 접합 부분이 채널층으로 동작하고, 상기 게이트전극에 의해 온오프가 제어되고 상기 소스전극 및 상기 드레인전극 사이에서 상기 채널층의 전류가 흐르게 하기 위한 것을 특징으로 한다.
상기 분극 전하 생성을 위한 원자를 형성한 상기 다이아몬드 결정면 상에 상기 반도체물질층을 에피택시 성장하거나, 상기 다이아몬드 결정면 상에 상기 반도체물질층을 물리적으로 접촉시키고 열처리하여 층구조물을 획득할 수 있다.
상기 분극 전하 생성을 위한 원자는, 상기 다이아몬드 결정면과 상기 반도체물질층 사이의 계면에 2차원 전자가스층을 생성하기 위한 H, 또는 상기 계면에 2차원 정공가스층을 생성하기 위한 O를 포함한다.
상기 다이아몬드 결정면은 (001), (110), 또는 (111) 결정면을 포함한다.
상기 자발분극에 의한 분극 전하를 갖는 반도체물질층은, III-Nitride 또는 II-Oxide 화합물반도체를 포함한다. III-Nitride 화합물반도체는, GaN, AlN, 또는 InN을 포함할 수 있고, II-Oxides 화합물반도체는, ZnO, MgO, 또는 CdO를 포함할 수 있다.
상기 화합물반도체는, 상기 다이아몬드 결정면에 대하여 (0001) 또는 (000-1) 결정면으로 형성되는 것이 바람직하다. 상기 화합물반도체는, 우르츠광(wurtzite) 구조를 갖는 것을 특징으로 한다.
상기 자발분극에 의한 분극 전하를 갖는 반도체물질층은, 삼원계 이상의 물질로 이루어질 수도 있다.
상기 다이아몬드는, 고온고압법, 화학기상증착법, 또는 고온필라멘트법으로 단결정 성장된 것이거나, 천연 다이아몬드일 수 있다.
그리고, 본 발명의 다른 일면에 따라, 게이트전극에 의해 온오프가 제어되고 소스전극 및 드레인전극 사이에서 채널층의 전류가 흐르는 트랜지스터 구조를 갖는 다이아몬드-반도체 접합 소자에서, 상기 채널층은, 다이아몬드 결정면의 표면 말단 원자 C 에 분극 전하 생성을 위한 원자를 결합시켜서 쌍극자를 형성한 제1접합층; 및 상기 분극 전하 생성을 위한 원자가 결합된 상기 다이아몬드 결정면 상에 자발분극에 의한 분극 전하를 갖는 반도체물질층으로 형성된 제2접합층을 포함할 수 있다.
본 발명에 따른 2차원 전하 형성 방법은 다이아몬드와 자발분극특성을 가지는 반도체 사이의 분극에 의한 계면에서의 우수한 안정성을 갖는 고이동도 2차원 전자가스층 및 2차원 정공가스층을 형성함으로써, 다이아몬드-반도체 접합 소자에 활용하여, 단결정 다이아몬드가 가지는 우수한 열전도도, 절연파괴강도 등과 함께, 실리콘 소자나 3-5족/2-6족 화합물 반도체 소자를 대체할 수 있는 고성능 소자로서 활용될 수 있다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는 첨부도면은, 본 발명에 대한 실시예를 제공하고 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1a는 본 발명에 따른 계면에 2차원 전하 형성을 위한 H-말단 다이아몬드 결정면과 반도체물질층(AlN)의 접합에 의한 층구조물 제작 방법을 설명하기 위한 도면이다.
도 1b는 본 발명에 따른 계면에 2차원 전하 형성을 위한 O-말단 다이아몬드 결정면과 반도체물질층(AlN)의 접합에 의한 층구조물 제작 방법을 설명하기 위한 도면이다.
도 2a는 도 1a 구조에서의 에너지 밴드 다이어그램을 나타낸다.
도 2b는 도 1b 구조에서의 에너지 밴드 다이어그램을 나타낸다.
도 3은 H-말단 다이아몬드 결정면들에서의 쌍극자 밀도와 전하 밀도를 예시적으로 나타낸다.
도 4는 O-말단 다이아몬드 결정면들에서의 쌍극자 밀도와 전하 밀도를 예시적으로 나타낸다.
도 5는 III-Nitride 화합물반도체들에서의 자발분극에 의한 전하 밀도를 예시적으로 나타낸다.
도 6은 본 발명의 다이아몬드-반도체 접합 층구조물을 이용한 트랜지스터 구조를 갖는 다이아몬드-반도체 접합 소자를 설명하기 위한 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 발명에 대해서 자세히 설명한다. 이때, 각각의 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타낸다. 또한, 이미 공지된 기능 및/또는 구성에 대한 상세한 설명은 생략한다. 이하에 개시된 내용은, 다양한 실시 예에 따른 동작을 이해하는데 필요한 부분을 중점적으로 설명하며, 그 설명의 요지를 흐릴 수 있는 요소들에 대한 설명은 생략한다. 또한 도면의 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니며, 따라서 각각의 도면에 그려진 구성요소들의 상대적인 크기나 간격에 의해 여기에 기재되는 내용들이 제한되는 것은 아니다.
본 발명의 실시예들을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시 예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하도록 해석되어서는 안 된다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
최근 음의 전자 친화도(negative electron affinity) 특성을 갖는 H-말단(H-terminated) 다이아몬드의 표면에 NO2, O3 등의 가스 혹은 TCNQ (Tetracyanoquinodimethane), CuPc (Copper phthalocyanine) 등의 유기물을 흡착시킨 후, 발생하는 전자의 표면 이동(surface transfer) 현상으로 형성시킨 2차원정공가스층 (2DHG)을 소자에 이용방법 등이 연구되고 있다. 그러나, 이러한 기술은 온도 및 소자 안정성 등 신뢰성이 낮아 상용화가 어려운 실정이다. 전자의 표면 이동(surface transfer) 도핑의 안정성을 향상시키기 위해 가스나 유기물이 아닌 산화물(MoO3, V2O5 등)을 이용한 방법 등이 있으며, 이러한 기술은 보다 안정된 소자 동작을 보여준다. 그러나 기술의 태생적 한계로 인하여 더 우수한 전자층의 형성은 불가능하며, 정공층만 형성시킬 수 있는 문제가 있다.
이하, 본 발명에 따른 2차원 전하 형성 방법은 다이아몬드와 자발분극특성을 가지는 반도체 사이의 분극에 의한 계면에서의 우수한 안정성을 갖는 고이동도 2차원 전자가스층(2DEG) 및 2차원 정공가스층(2DHG)을 형성하는 방법을 제안하며, 이를 다이아몬드-반도체 접합 소자에 활용하여, 단결정 다이아몬드가 가지는 우수한 열전도도, 절연파괴강도 등과 함께, 실리콘 소자나 3-5족/2-6족 화합물 반도체 소자를 대체할 수 있는 고성능 소자로서 활용될 수 있는 방법을 설명한다.
도 1a는 본 발명에 따른 계면에 2차원 전하 형성을 위한 H-말단 다이아몬드 결정면과 반도체물질층(AlN)의 접합에 의한 층구조물 제작 방법을 설명하기 위한 도면이다. 도 1b는 본 발명에 따른 계면에 2차원 전하 형성을 위한 O-말단 다이아몬드 결정면과 반도체물질층(AlN)의 접합에 의한 층구조물 제작 방법을 설명하기 위한 도면이다. 도 2a는 도 1a 구조에서의 에너지 밴드 다이어그램을 나타낸다. 도 2b는 도 1b 구조에서의 에너지 밴드 다이어그램을 나타낸다.
도 1a, 도 1b를 참조하면, 본 발명에 따른 계면에 2차원 전하 형성을 위한 층구조물 제작 방법은, 제1접합층(110)과 제2접합층(120)을 서로 접합하는 단계를 포함한다.
제1접합층(110)의 형성은, 탄소들(C)의 결합으로 이루어진 다이아몬드 결정면의 표면 말단 원자 C 에 분극 전하 생성을 위한 원자(예, H, O 등)를 결합시켜서 쌍극자(예, C-H, C-O 등)를 형성함으로써 획득된다. 여기서, 다이아몬드는, 광석에서 얻어진 천연 다이아몬드가 소자 제작 등에 적용을 위하여 표면 연마되고 소정의 크기로 제작된 형태일 수 있으며, 또는 고온고압법, 화학기상증착법, 또는 고온필라멘트법 등의 인공적인 방법으로 생산된 형태일 수도 있다.
여기서, 다이아몬드 결정면의 표면에 원자 H를 결합시켜서 H-말단(terminated) 표면을 형성하기 위하여, 예를 들어, MPCVD(microplasma chemical vapor deposition) 반응로 내에서 다이어몬드(Diamond)를 성장할 수 있고, 이에 따라 표면에 H-말단을 자연적으로 형성되게 할 수 있다. 또는, 예를 들어, MPCVD 등의 반응로 내에 다이아몬드 결정을 장입하고, 수소를 200-600 sccm으로 주입하면서 파워 1~2.2 kW, 압력 50~100 torr 정도로 플라즈마(plasm)를 형성시키면, 다이아몬드 표면에 H-말단을 형성할 수도 있다.
이와는 반대로, ICP-RIE(Inducted coupled plasma-reactive ion etching) 장비를 이용하는 경우, 반응로 내에 다이아몬드 결정을 장입하고, 산소를 30~70 sccm, ICP 파워 0.5~2.5 kW, RIE 파워 3~70 W, 압력 30 mTorr로 표면처리하면 O-말단 표면을 얻을 수 있다.
이와 같은 H-말단, 또는 O-말단 다이아몬드 표면처리 방법 및 조건이 유일한 방법은 아니며, 적절한 처리조건에 따라 H-말단 쌍극자와 O-말단 쌍극자가 혼재되어 있는 표면을 이용할 수도 있다.
한편, 제1접합층(110)과 제2접합층(120)을 서로 접합한 층구조물은, 제1접합층(110)상에, 즉, 분극 전하 생성을 위한 원자(예, H, O 등)가 결합된 다이아몬드 결정면 상에, 자발분극에 의한 분극 전하를 갖는 반도체물질층(예, AlN 등)으로 형성된 제2접합층(120)을 형성함으로써 획득될 수 있다. 여기서, 제2접합층(120)을 위한 반도체물질층으로서 III-Nitride 또는 II-Oxide 화합물반도체 등을 이용할 수 있다. III-Nitride(3족-질소) 화합물반도체는 GaN, AlN, InN 등을 포함할 수 있다. II-Oxides(2족-산소) 화합물반도체는 ZnO, MgO, CdO 등을 포함할 수 있다.
여기서, 자발분극에 의한 분극 전하를 갖는 반도체물질층으로서, 이와 같은 화합물반도체에 국한되는 것은 아니며 또한 자발분극이 발생하는 존재하는 모든 종류의 반도체와 모든 결정면이 이용될 수 있다. 또한, AlN, GaN 등의 이원계 (binary) 뿐만 아니라 AlGaN 등의 삼원계(ternary)(혹은 사원계 이상) 합금으로 다이아몬드 결정면과 접합할 시, 인위적으로 계면의 분극 차이를 변화시킴으로써 전자/정공의 농도를 조절할 수 있다. 이와 같은 원리는 원소의 조성 조절이나 기타 물성의 조절을 통해 가변하는 모든 물질에 의해, 자발분극 특성을 가지도록 삼원계 혹은 사원계 이상의 물질 형성이 가능하고, 이를 자발분극에 의한 분극 전하를 갖는 반도체물질층으로서 이용할 수 있다.
여기서, 제1접합층(110) 상에 제2접합층(120)을 에피택시 성장하여 접합이 이루어진 층구조물을 획득하거나, 제1접합층(110)과 제2접합층(120)을 물리적으로 서로 접촉시키고 열처리하여 접합된 층구조물을 획득할 수도 있다.
이에 따라, 제1접합층(110)의 다이아몬드 결정면과 제2접합층(120)의 반도체물질층(예, AlN 등) 사이의 계면(190)에, 양측의 분극 전하의 차이에 따른 도 2a와 같은 2차원 전자가스층(2DEG, 2 Dimensional Electron Gas), 또는 도 2b와 같은 2차원 정공가스층(2DHG, 2 Dimensional Hole Gas)을 형성할 수 있게 된다.
여기서, 제1접합층(110)의 다이아몬드 결정면과 제2접합층(120)의 반도체물질층(예, AlN 등) 사이의 계면(190)에, 2차원 전자가스층(2DEG)이 형성되기 위하여, 탄소들(C)의 결합으로 이루어진 다이아몬드 결정면의 표면 말단 원자 C 에 분극 전하 생성을 위한 원자 H(수소)가 결합된다.
제1접합층(110)의 다이아몬드 결정면과 제2접합층(120)의 반도체물질층(예, AlN 등) 사이의 계면(190)에, 2차원 정공가스층(2DHG)이 형성되기 위하여, 탄소들(C)의 결합으로 이루어진 다이아몬드 결정면의 표면 말단 원자 C 에 분극 전하 생성을 위한 원자 O(산소)가 결합된다.
이외에도, 제1접합층(110)의 다이아몬드 결정면과 제2접합층(120)의 반도체물질층(예, AlN 등) 사이의 계면(190)에, 2차원 전자가스층(2DEG) 또는 2차원 정공가스층(2DHG)을 형성하기 위한, 다이아몬드 결정면의 표면 말단 원자 C 에 결합시키는 원자는 F, N 등, 소자 등에 활용 가능한 정도의 분극 전하 밀도를 발생시키는 적절한 다른 원자가 이용될 수 있다.
여기서, 제1접합층(110)과 제2접합층(120)의 접합에 의한 층구조물의 획득을 위하여, 분극 전하 생성을 위한 원자(예, H, O 등)를 형성한 다이아몬드 결정면 상에 반도체물질층(예, AlN 등)을 에피택시 성장하거나, 위와 같은 다이아몬드 결정면 상에 반도체물질층(예, AlN 등)을 물리적으로 접촉시키고 열처리하여 층구조물을 획득할 수도 있다.
이와 같은 제1접합층(110)과 제2접합층(120)의 접합에 의한 층구조물은, 분극 전하 생성을 위한 원자(예, H, O 등)를 형성한 다이아몬드 결정면과 반도체물질층(예, AlN 등)의 접합 부분이 채널층으로 동작하는, 트랜지스터 구조(예, MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조)의 다이아몬드-반도체 접합 소자에 활용될 수 있다. 즉, 소정의 게이트전극에 의해 온오프가 제어되고 소스전극 및 드레인전극 사이에서 위와 같은 접합 부분(계면)의 채널층의 전류가 흐르도록 활용될 수 있다.
도 3은 H-말단 다이아몬드 결정면들에서의 쌍극자(예, C-H) 밀도와 전하 밀도를 예시적으로 나타낸다. 도 4는 O-말단 다이아몬드 결정면들에서의 쌍극자(예, C-O) 밀도와 전하 밀도를 예시적으로 나타낸다.
탄소들(C)의 결합으로 이루어진 다이아몬드 결정면의 표면 말단 원자 C 에, 예를 들어, 원자 H를 결합시켜, 쌍극자 C-H를 형성할 때, 도 3과 같이, 소자 등에 활용이 가능한 정도의 쌍극자 C-H의 밀도(dipole density)를 획득하기 위하여, 다이아몬드 결정면은 (001), (110), 또는 (111) 결정면이 사용되는 것이 바람직하다. 쌍극자가 전자한개 전하량의 0.05~0.1배로 나타나는 것으로 알려져 있으므로, 도 3에는 이때 쌍극자 밀도를 단위 면적당(m2) 분극 전하의 밀도(charge density)로 환산한 값을 나타내었다.
마찬가지로, 탄소들(C)의 결합으로 이루어진 다이아몬드 결정면의 표면 말단 원자 C 에, 예를 들어, 원자 O를 결합시켜, 쌍극자 C-O를 형성할 때, 도 4와 같이, 소자 등에 활용이 가능한 정도의 쌍극자 C-O의 밀도(dipole density)를 획득하기 위하여, 다이아몬드 결정면은 (001), (110), 또는 (111) 결정면이 사용되는 것이 바람직하다. 여기서도 쌍극자가 전자한개 전하량의 0.05~0.1배로 나타나는 것으로 알려져 있으므로, 도 4에는 이때 쌍극자 밀도를 단위 면적당(m2) 분극 전하의 밀도(charge density)로 환산한 값을 나타내었다.
도 5는 III-Nitride 화합물반도체들에서의 자발분극에 의한 전하 밀도를 예시적으로 나타낸다.
도 5를 참조하면, 위에서 기술한 바와 같은, 제2접합층(120), 즉, 자발분극에 의한 분극 전하를 갖는 반도체물질층은, 우르츠광(wurtzite) 구조를 가질 수 있다. 예를 들어, 제2접합층(120)을 위한 반도체물질층으로서 III-Nitride 또는 II-Oxide 화합물반도체 등을 이용할 수 있다. III-Nitride(3족-질소) 화합물반도체는 GaN, AlN, InN 등을 포함할 수 있다. II-Oxides(2족-산소) 화합물반도체는 ZnO, MgO, CdO 등을 포함할 수 있다.
소자 등에 활용이 가능한 정도의 자발 분극(spontaneous polarization)를 획득하기 위하여, 다이아몬드 결정면에 대하여 (0001) 또는 (000-1) 결정면이 사용되는 것이 바람직하다. 다만, 여기서, 자발분극에 의한 분극 전하를 갖는 반도체물질층으로서, 이와 같은 화합물반도체에 국한되는 것은 아니며 또한 자발분극이 발생하는 존재하는 모든 종류의 반도체와 모든 결정면이 이용될 수 있다. 또한, 우르츠광(wurtzite) 구조가 아닌 결정의 경우에도 해당 결정에 존재하는 자발분극현상을 나타내는 모든 결정면이 해당 될 수 있다. 도 5에는 이때 자발 분극에 의한 단위 면적당(m2) 분극 전하량을 나타내었다.
좀 더 구체적으로, H-말단(terminated) 다이아몬드 (111) 표면을 예로 들면, 도 3에서와 같이 표면 dipole의 밀도가 1.57 Х 1019 m-2으로 보고되어 있다. 이는 1 평방미터제곱 내에 1.57 Х 1019 개의 다이아몬드를 구성하는 탄소원자와 수소와의 결함에 의한 dipole이 존재한다는 것이며, 선행연구에서는 이들 dipole 하나가 발생시키는 전기적 분극이 전자한개 전하량의 0.05~0.1배인 것으로 보고되어 있다. 예를 들어 0.05배로 분극전하를 계산하면, 1 평방미터제곱 당 0.126 C/m2의 전하가 발생하게 되는 것으로 볼 수 있다.
도 1과 같이, 이러한 H-말단 다이아몬드 (111)면과 AlN (000-1)면이 계면을 형성하게 되면, AlN의 자발분극도 0.081 C/m2와 다이아몬드-AlN 간의 분극방향의 관계로 인하여 다이아몬드-AlN 계면에서 양의 분극전하가 0.045 C/m2 (0.126-0.081 C/m2) 만큼 발생하게 된다. 이는, 계면에서 발생한 순전하(net charge)와 0.045 C/m2에 대한 전하 중성(charge neutrality)을 위해, 계면에는 음의 전하(-0.045 C/m2)가 발생하게 되며, 이것이 도 2의 (a)에서 나타난 것과 같이 2DEG의 발생원인이 되는 것이다.
이때, 계면 2DEG층의 (캐리어) 면농도는 (Sheet concentration), 발생한 음의 전하 -0.045 C/m2를 전자의 전하량으로 나누고 meter 단위를 centimeter 단위로 변환하여 얻을 수 있다. 이렇게 얻어진 계산된 2DEG층의 면농도는 약 2.8 Х 1013 cm-2로서, 기존의 다이아몬드 n-type 도핑이나, surface transfer 현상을 이용한 도핑으로는 구현이 불가능한 매우 우수한 수치를 나타낸다.
도 6은 본 발명의 다이아몬드-반도체 접합 층구조물을 이용한 트랜지스터 구조를 갖는 다이아몬드-반도체 접합 소자(100)를 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 다이아몬드-반도체 접합 소자(100)는, 다이아몬드-반도체 접합 층구조물, 즉, 다이아몬드 결정면의 표면 말단 원자 C 에 분극 전하 생성을 위한 원자(예, H, O 등)를 결합시켜서 쌍극자(예, C-H, C-O 등)를 형성함으로써 획득된 제1접합층(110) 상에, 자발분극에 의한 분극 전하를 갖는 반도체물질층(예, AlN 등)으로 형성된 제2접합층(120)을 형성함으로써 획득된, 제1접합층(110)과 제2접합층(120)의 접합에 의한 층구조물을 포함한다.
본 발명의 다이아몬드-반도체 접합 소자(100)는, 제1접합층(110)과 제2접합층(120)의 접합에 의한 층구조물 사이의 계면(190)에 양측의 분극 전하의 차이에 따라 2DEG/2DHG가 생성되는 접하부분의 영역이, 전류 흐름의 통로가 되는 채널층으로 동작할 수 있다.
이를 위하여, 본 발명의 다이아몬드-반도체 접합 소자(100)는, 제1접합층(110)과 제2접합층(120)의 접합에 의한 층구조물 위에 게이트 절연막(예, 금속산화막, 실리콘산화막 등)(130)을 증착후 패턴 식각한 후, 금속(예, Cu, Au, Ag 등)을 증착 후 소스전극(141), 게이트전극(142), 드레인전극(143)가 형성되도록 패턴 식각될 수 있다.
이와 같은 예에서, 게이트전극(142)에 의해 온오프(2DEG/2DHG의 소멸/생성)가 제어될 수 있고 소스전극(141) 및 드레인전극(143) 사이에서 그 전압의 크기에 따라 위와 같은 접합 부분(계면)의 채널층의 2DEG/2DHG에 의한 전류가 흐르도록 제어될 수 있다.
상술한 바와 같이, 본 발명에 따른 2차원 전하 형성을 위한 층구조물 제작 방법은 다이아몬드와 자발분극특성을 가지는 반도체 사이의 분극에 의한 계면에서의 우수한 안정성을 갖는 고이동도 2차원 전자가스층 및 2차원 정공가스층을 형성함으로써, 다이아몬드-반도체 접합 소자에 활용하여, 단결정 다이아몬드가 가지는 우수한 열전도도, 절연파괴강도 등과 함께, 실리콘 소자나 3-5족/2-6족 화합물 반도체 소자를 대체할 수 있는 고성능 소자로서 활용될 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
제1접합층(110)
제2접합층(120)
계면(190)
게이트 절연막(130)
소스전극(141)
게이트전극(142)
드레인전극(143)

Claims (14)

  1. 단결정 다이아몬드를 이용한 2차원 전하 형성을 위한 층구조물 제작 방법에 있어서,
    반응로 내에 다이아몬드 결정을 장입하는 단계;
    상기 다이아몬드 결정의 다이아몬드 결정면의 표면 말단 원자 C 에 분극 전하 생성을 위한 원자를 결합시켜서 소정의 밀도 이상의 쌍극자를 형성하도록 처리하는 단계; 및
    상기 분극 전하 생성을 위한 원자가 결합된 상기 다이아몬드 결정면 상에 자발분극에 의한 분극 전하를 갖는 반도체물질층을 형성하는 단계를 포함하고,
    상기 분극 전하 생성을 위한 원자는, 상기 다이아몬드 결정면과 상기 반도체물질층 사이의 계면에 2차원 전자가스층을 생성하기 위한 원자를 포함하고,
    상기 다이아몬드 결정면과 상기 반도체물질층 사이의 계면에 양측의 분극 전하의 차이에 따라, 분극에 의해 유도된 전하밀도가 1013cm-2 이상이 되는 2차원 전자가스층을 형성하되,
    상기 자발분극에 의한 분극 전하를 갖는 반도체물질층은, MgO 또는 CdO를 포함하는 화합물반도체를 포함하고,
    상기 쌍극자를 형성하는 단계는, MPCVD 반응로 내에 장입된 상기 다이아몬드 결정에 대하여, 상기 MPCVD 반응로 내에 수소를 200-600 sccm으로 주입하면서 파워 1~2.2 kW, 압력 50~100 torr에서 플라즈마를 형성시킴으로써 상기 다이아몬드 결정의 상기 다이아몬드 결정면의 표면에 H-말단을 형성하는 단계를 포함하는 층구조물 제작 방법.
  2. 삭제
  3. 제1항에 있어서,
    게이트전극, 소스전극 및 드레인전극을 갖는 다이아몬드-반도체 접합 소자에 적용하여, 상기 다이아몬드 결정면과 상기 반도체물질층의 접합 부분이 채널층으로 동작하고, 상기 게이트전극에 의해 온오프가 제어되고 상기 소스전극 및 상기 드레인전극 사이에서 상기 채널층의 전류가 흐르게 하기 위한 것을 특징으로 하는 층구조물 제작 방법.
  4. 제1항에 있어서,
    상기 분극 전하 생성을 위한 원자를 형성한 상기 다이아몬드 결정면 상에 상기 반도체물질층을 에피택시 성장하거나, 상기 다이아몬드 결정면 상에 상기 반도체물질층을 물리적으로 접촉시키고 열처리하여 층구조물을 획득하는 것을 특징으로 하는 층구조물 제작 방법.
  5. 제1항에 있어서,
    상기 분극 전하 생성을 위한 원자는,
    상기 다이아몬드 결정면과 상기 반도체물질층 사이의 계면에 2차원 전자가스층을 생성하기 위한 H를 포함하는 것을 특징으로 하는 층구조물 제작 방법.
  6. 제1항에 있어서,
    상기 다이아몬드 결정면은 (001), (110), 또는 (111) 결정면을 포함하는 것을 특징으로 하는 층구조물 제작 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 화합물반도체는, 상기 다이아몬드 결정면에 대하여 (0001) 또는 (000-1) 결정면으로 형성된 것을 특징으로 하는 층구조물 제작 방법.
  11. 제1항에 있어서,
    상기 화합물반도체는, 우르츠광(wurtzite) 구조를 갖는 것을 특징으로 하는 층구조물 제작 방법.
  12. 제1항에 있어서,
    상기 자발분극에 의한 분극 전하를 갖는 반도체물질층은, 삼원계 이상의 물질을 포함하는 것을 특징으로 하는 층구조물 제작 방법.
  13. 제1항에 있어서,
    상기 다이아몬드는, 고온고압법, 화학기상증착법, 또는 고온필라멘트법으로 단결정 성장된 것이거나, 천연 다이아몬드인 것을 특징으로 하는 층구조물 제작 방법.
  14. 게이트전극에 의해 온오프가 제어되고 소스전극 및 드레인전극 사이에서 채널층의 전류가 흐르는 트랜지스터 구조를 갖는 다이아몬드-반도체 접합 소자로서, 단결정 다이아몬드를 이용하는 다이아몬드-반도체 접합 소자에 있어서,
    상기 채널층은,
    다이아몬드 결정면의 표면 말단 원자 C 에 분극 전하 생성을 위한 원자를 결합시켜서 소정의 밀도 이상의 쌍극자를 형성한 제1접합층; 및
    상기 분극 전하 생성을 위한 원자가 결합된 상기 다이아몬드 결정면 상에 자발분극에 의한 분극 전하를 갖는 반도체물질층으로 형성된 제2접합층을 포함하고,
    상기 분극 전하 생성을 위한 원자는, 상기 다이아몬드 결정면과 상기 반도체물질층 사이의 계면에 2차원 전자가스층을 생성하기 위한 원자를 포함하고,
    상기 다이아몬드 결정면과 상기 반도체물질층 사이의 계면에 양측의 분극 전하의 차이에 따라, 분극에 의해 유도된 전하밀도가 1013cm-2 이상이 되는 2차원 전자가스층을 형성하되,
    상기 자발분극에 의한 분극 전하를 갖는 반도체물질층은, MgO 또는 CdO를 포함하는 화합물반도체를 포함하고,
    상기 제1접합층의 상기 쌍극자는, MPCVD 반응로 내에 장입된 다이아몬드 결정에 대하여, 상기 MPCVD 반응로 내에 수소를 200-600 sccm으로 주입하면서 파워 1~2.2 kW, 압력 50~100 torr에서 플라즈마를 형성시킴으로써 상기 다이아몬드 결정의 상기 다이아몬드 결정면 표면에 형성한 H-말단 쌍극자를 포함하는 다이아몬드-반도체 접합 소자.
KR1020190103115A 2019-08-22 2019-08-22 분극에 의한 계면의 고이동도 이차원 전하를 형성하는 방법 및 다이아몬드­반도체 접합 소자 KR102272513B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190103115A KR102272513B1 (ko) 2019-08-22 2019-08-22 분극에 의한 계면의 고이동도 이차원 전하를 형성하는 방법 및 다이아몬드­반도체 접합 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190103115A KR102272513B1 (ko) 2019-08-22 2019-08-22 분극에 의한 계면의 고이동도 이차원 전하를 형성하는 방법 및 다이아몬드­반도체 접합 소자

Publications (2)

Publication Number Publication Date
KR20210023209A KR20210023209A (ko) 2021-03-04
KR102272513B1 true KR102272513B1 (ko) 2021-07-05

Family

ID=75174750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190103115A KR102272513B1 (ko) 2019-08-22 2019-08-22 분극에 의한 계면의 고이동도 이차원 전하를 형성하는 방법 및 다이아몬드­반도체 접합 소자

Country Status (1)

Country Link
KR (1) KR102272513B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078651A1 (en) * 2007-01-22 2010-04-01 Christopher John Howard Wort Electronic field effect devices and methods for their manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078651A1 (en) * 2007-01-22 2010-04-01 Christopher John Howard Wort Electronic field effect devices and methods for their manufacture

Also Published As

Publication number Publication date
KR20210023209A (ko) 2021-03-04

Similar Documents

Publication Publication Date Title
Wong et al. Vertical β-Ga₂O₃ power transistors: A review
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
CN107393890B (zh) 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法
Yamasaki et al. Doping and interface of homoepitaxial diamond for electronic applications
CN107393956A (zh) 包含p型超晶格的增强型高电子迁移率晶体管及制备方法
US20060163584A1 (en) Boron-doped diamond semiconductor
CN102130160A (zh) 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
TW201017879A (en) Schottky barrier quantum well resonant tunneling transistor
CN103123934B (zh) 具势垒层的氮化镓基高电子迁移率晶体管结构及制作方法
CN102789982A (zh) 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法
JP2019021753A (ja) ゲートスイッチング素子とその製造方法
CN113113469A (zh) 一种高耐压双栅极横向hemt器件及其制备方法
CN108054208A (zh) 横向型氮化镓基场效应晶体管及其制作方法
CN102931230B (zh) 铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法
CN106876443A (zh) 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法
US10388751B2 (en) Semiconductor device and method for forming n-type conductive channel in diamond using heterojunction
US8963151B2 (en) Nitride-based heterostructure field effect transistor having high efficiency
CN107195674B (zh) 具有石墨烯掩埋源极和纵向栅极的GaN HEMT元胞结构及制备方法
CN107706238B (zh) Hemt器件及其制造方法
KR102272513B1 (ko) 분극에 의한 계면의 고이동도 이차원 전하를 형성하는 방법 및 다이아몬드­반도체 접합 소자
CN105609551B (zh) 立体多槽栅增强型hemt器件及其制备方法
CN111682064A (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN106601790A (zh) 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法
US10804104B2 (en) Semiconductor device and method for forming p-type conductive channel in diamond using abrupt heterojunction
CN109659358A (zh) 一种氮化镓hemt低欧姆接触电阻结构及其制作方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant