KR102271162B1 - 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법, 이에 의한 구조체 그리고 그 구조체를 이용한 고출력 발광 다이오드의 제조방법 및 그 발광 다이오드 - Google Patents

표면적 제어 3차원 패턴을 이용한 구조체 형성 방법, 이에 의한 구조체 그리고 그 구조체를 이용한 고출력 발광 다이오드의 제조방법 및 그 발광 다이오드 Download PDF

Info

Publication number
KR102271162B1
KR102271162B1 KR1020190172598A KR20190172598A KR102271162B1 KR 102271162 B1 KR102271162 B1 KR 102271162B1 KR 1020190172598 A KR1020190172598 A KR 1020190172598A KR 20190172598 A KR20190172598 A KR 20190172598A KR 102271162 B1 KR102271162 B1 KR 102271162B1
Authority
KR
South Korea
Prior art keywords
surface area
pattern
control
control layer
layer
Prior art date
Application number
KR1020190172598A
Other languages
English (en)
Inventor
박형호
윤은정
황수진
황선용
정해용
정상현
신찬수
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020190172598A priority Critical patent/KR102271162B1/ko
Application granted granted Critical
Publication of KR102271162B1 publication Critical patent/KR102271162B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 표면적이 제어된 구조체의 형성 방법에 관한 것으로서, 기재 상부에 제1제어층을 형성하는 제1단계와, 상기 제1제어층 상부에 상기 제1제어층에 대해 상대적으로 높은 식각저항성을 갖는 제2제어층을 형성하는 제2단계와, 마스크패터닝 공정에 의해 상기 제2제어층에 제1패턴을 형성하는 제3단계와, 상기 제2제어층의 제1패턴에 연속되어 상기 제1제어층에 형성되며, 상기 제1패턴에 대해 확장컷(Extension-cut)을 이루는 제2패턴을 형성하는 제4단계와, 상기 제1제어층의 제2패턴에 의해 상기 기재에 표면적 제어 영역을 확보하는 제5단계와, 상기 제1패턴이 형성된 제2제어층 및 상기 제2패턴이 형성된 제1제어층을 식각 마스크로 하여, 상기 기재의 표면적 제어 영역에 표면적 제어 3차원 패턴을 형성하는 제6단계를 포함하는 것을 특징으로 하는 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법 및 이에 의한 구조체를 기술적 요지로 한다. 이에 의해 본 발명은 표면적이 제어된 구조체의 형성 방법에 관한 것으로서, 기재에 표면적 제어 3차원 패턴을 형성시켜 표면적을 확장시키고 형태의 제어가 용이한 표면적 제어 3차원 패턴을 이용한 구조체를 제공하며, 또한 본 발명은 기재 상부에 복수개의 표면 제어층을 형성하여, 기재의 표면적 제어의 정밀도 및 자유도를 높여 표면적 제어가 용이하고, 다양한 분야에의 그 적용성을 높일 수 있다.

Description

표면적 제어 3차원 패턴을 이용한 구조체 형성 방법, 이에 의한 구조체 그리고 그 구조체를 이용한 고출력 발광 다이오드의 제조방법 및 그 발광 다이오드{Method of forming of structure with surface area control 3D pattern, Structure thereby and Manufacturing method of high efficient LED using the structure, LED Thereby}
본 발명은 표면적이 제어된 구조체의 형성 방법에 관한 것으로서, 기재에 표면적 제어 3차원 패턴을 형성시켜 표면적을 확장시키고 형태의 제어가 용이한 표면적 제어 3차원 패턴을 이용한 구조체의 형성 방법 및 이에 의해 형성된 구조체에 관한 것이다.
또한, 본 발명은 발광 다이오드 최상부층에 표면적 제어 3차원 패턴을 형성하여, 최상부층의 표면적을 확장시키고 형태를 제어하여 광 추출 효율을 극대화하는 발광 다이오드의 제조 방법 및 이에 의해 제공되는 발광 다이오드에 관한 것이다.
전자소자의 고집적화, 소형화 추세에 따라 나노 또는 마이크로 구조체에 대한 연구가 매우 활발히 진행되고 있다. 특히, 전자소자의 고효율을 위한 구조체의 표면적 개선에 대해 관심이 집중되고 있다.
이러한 전자소자 중 발광 다이오드는 수명이 길고, 전력 소모와 유지 보수 비용이 절감되어 디스플레이, 반도체, 태양전지, 조명기기, 바이오, 광통신 등 다양한 분야에 활용되고 있다.
일반적으로 발광 다이오드는 n형 반도체층, 활성층, p형 반도체층을 포함하며, 상기 n형 반도체층 및 p형 반도체층에 순방향으로 전류가 흐르면, 상기 활성층 내로 주입된 전자와 정공이 재결합하면서 빛을 발생시키는 소자이다.
이러한 발광 다이오드에서의 광 효율은 내부 양자 효율과 광 추출 효율(외부 양자 효율)에 의해 결정되고 있으나, 내부 양자 효율과 달리 광 추출 효율은 발광 다이오드 내부 구조에서의 산란 또는 전반사에 의해 상당량 감소되어 발광 다이오드의 전체 광 효율을 저해하고 있다.
발광 다이오드에서의 광 추출 효율을 향상시키기 위해 다양한 방법들이 제안되고 있으나, 본 발명에서는 발광 다이오드 최상부층인 n형 반도체층 또는 p형 반도체층의 표면에 요철 패턴을 형성하는 방법에 대해 관심이 있다.
종래에는 이러한 요철 패턴을 형성하기 위해 습식 식각 공정을 주로 수행하였으나, 이 공정은 에칭되는 영역이 랜덤(random)한 형태로 분포하여, 반도체층 전체에 균일한 러프닝이 이루어지지 않아 광 추출 효율이 떨어지며, 재현성이 낮은 단점이 있다.
또한, 활성층에서의 광 방출시 반도체층과 공기의 굴절률 차이에 따른 광반사 또는 산란이 발생하게 되어, 광 추출 효율을 더욱 저하시키게 된다.
이러한 습식 식각 공정에 건식 식각 공정이나 임프린팅 공정 등을 추가하여 요철 패턴에 방향성을 부여하고, 보다 균일한 요철 패턴을 형성하고자 하는 시도가 있었으나, 여전히 광 추출 효율을 개선하기에는 미흡한 면이 있다.
한편, 최근 수~수십㎛ 크기의 마이크로 발광 다이오드(Micro-LED)가 다양한 분야에 활용되고 있다. 이러한 마이크로 발광 다이오드는 칩의 크기가 감소하게 됨에 따라 발광 효율이 급격히 저하되는 특성으로 인하여, 청색, 녹색, 적색 마이크로 발광 다이오드 모두 광 추출 효율의 극대화된 고출력이 요구되고 있다.
예컨대 1,000×1,000㎛2 크기의 고출력 발광 다이오드 광원 대비 50×50㎛2 크기의 마이크로 발광 다이오드 광원의 발광효율은 동일면적에서 30% 이하 수준으로 급격히 감소함을 보이며, 100㎛ 이하의 마이크로 발광 다이오드 칩의 경우 기존의 발광 다이오드 칩에 비하여 sidewall 면적이 급격하게 증가함을 보이며(도 1), 이에 따라 광추출 효율 극대화가 요구되는 실정이다.
본 발명은 상기 필요성에 의해 고안된 것으로서, 기재에 표면적 제어 3차원 패턴을 형성시켜 표면적을 확장시키고 형태의 제어가 용이한 표면적 제어 3차원 패턴을 이용한 구조체의 형성 방법 및 이에 의해 형성된 구조체의 제공을 그 목적으로 한다.
또한, 본 발명은 발광 다이오드 최상부층에 표면적 제어 3차원 패턴을 형성하여, 최상부층의 표면적을 확장시키고 형태를 제어하여 광 추출 효율을 극대화시키는 발광 다이오드의 제조 방법 및 이에 의해 제공되는 발광 다이오드의 제공을 또 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은, 기재 상부에 제1제어층을 형성하는 제1단계와, 상기 제1제어층 상부에 상기 제1제어층에 대해 상대적으로 높은 식각저항성을 갖는 제2제어층을 형성하는 제2단계와, 마스크패터닝 공정에 의해 상기 제2제어층에 제1패턴을 형성하는 제3단계와, 상기 제2제어층의 제1패턴에 연속되어 상기 제1제어층에 형성되며, 상기 제1패턴에 대해 확장컷(Extension-cut)을 이루는 제2패턴을 형성하는 제4단계와, 상기 제1제어층의 제2패턴에 의해 상기 기재에 표면적 제어 영역을 확보하는 제5단계와, 상기 제1패턴이 형성된 제2제어층 및 상기 제2패턴이 형성된 제1제어층을 식각 마스크로 하여, 상기 기재의 표면적 제어 영역에 표면적 제어 3차원 패턴을 형성하는 제6단계를 포함하는 것을 특징으로 하는 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법 및 이에 의한 구조체를 기술적 요지로 한다.
또한, 본 발명은, 발광 다이오드의 제조 방법에 있어서, n형 반도체층, p형 반도체층 그리고 그 사이에 형성된 활성층을 포함하는 반도체 적층체를 준비하는 (가)단계와, 상기 반도체 적층체의 최상부층에 형성된 n형 반도체층 또는 p형 반도체 상부에 제1제어층을 형성하는 (나)단계와, 상기 제1제어층 상부에 상기 제1제어층에 대해 상대적으로 높은 식각저항성을 갖는 제2제어층을 형성하는 (다)단계와, 마스크패터닝 공정에 의해 상기 제2제어층에 제1패턴을 형성하는 (라)단계와, 상기 제2제어층의 제1패턴에 연속되어 상기 제1제어층에 형성되며, 상기 제1패턴에 대해 확장컷(Extension-cut)을 이루는 제2패턴을 형성하는 (마)단계와, 상기 제1제어층의 제2패턴에 의해 상기 반도체 적층체의 최상부층에 표면적 제어 영역을 확보하는 (바)단계와, 상기 제1패턴이 형성된 제2제어층 및 상기 제2패턴이 형성된 제1제어층을 식각 마스크로 하여 식각 공정을 진행하여, 상기 반도체 적층체의 최상부층의 표면적 제어 영역에 표면적 제어 3차원 패턴을 형성하는 (사)단계와, 상기 반도체 적층체로부터 상기 제1제어층 및 제2제어층을 제거하는 (아)단계를 포함하는 것을 특징으로 하는 표면적 제어 3차원 패턴을 갖는 구조체를 이용한 고출력 발광 다이오드의 제조 방법 및 이에 의한 발광 다이오드를 또 다른 기술적 요지로 한다.
또한, 상기 제1제어층과 상기 제2제어층의 식각저항성비는 1 : 1.1~10인 것이 바람직하며, 포토레지스트 또는 감광성 금속-유기물 전구체로 이루어진 것을 특징으로 한다. 또한, 상기 포토레지스트는, Si(Silicon) 또는 금속산화물(Metal Oxide) 나노입자(Nanoparticle)를 포함하는 것이 바람직하다.
또한, 상기 제4단계는, 상기 제3단계의 마스크패터닝 공정에서의 현상 공정에 이어서 추가적인 현상 공정을 수행하여 상기 제2패턴을 형성하는 것이 바람직하다.
또한, 상기 제4단계는, 상기 현상 공정 후 또는 추가적인 현상 공정 후, 상기 제1제어층을 건식 식각 또는 습식 식각하여 상기 확장컷을 더욱 확장시킨 제2패턴을 형성하는 것이 바람직하다.
또한, 상기 제1제어층의 제2패턴의 면적은, 상기 현상 공정 중 현상 시간, 현상 온도, 상기 제1제어층의 경화도 중 어느 하나 이상에 의해 제어되는 것이 바람직하다.
또한, 상기 제5단계는, 상기 제4단계의 확장컷을 이루는 제2패턴의 면적 변화를 통하여 상기 표면적 제어 영역의 크기가 조절되는 것이 바람직하다.
또한, 상기 제6단계의 식각 공정은, 건식 식각 공정 또는 습식 식각 공정과 같은 단일 식각 공정, 건식 식각 공정 후 습식 식각 공정 또는 습식 식각 공정 후 건식 식각 공정과 같은 복합 식각 공정 중 어느 하나로 구현되는 것이 바람직하다.
또한, 상기 제6단계의 표면적 제어 3차원 패턴에, 상기 기재에 대해 굴절률이 다른 물질을 단층 또는 다층으로 증착하여, 굴절률을 제어하는 것이 바람직하다.
또한, 상기 굴절률 제어를 위해 증착되는 물질이 다층으로 증착되는 경우, 상기 기재에서부터 굴절률이 높은 물질부터 낮은 물질로 증착되거나, 상기 기재에서부터 굴절률이 낮은 물질부터 높은 물질로 증착되는 것이 바람직하다.
또한, 상기 굴절률 제어를 위해 증착되는 물질은, 금속, 금속산화물, 불화물, 인화물, 질화물 및 황화물 중 어느 하나 이상을 선택하여 박막으로 증착되는 것이 바람직하다.
또한, 상기 제6단계 이후에 또는 상기 제6단계의 표면적 제어 3차원 패턴에 굴절률 제어를 위해 물질을 증착한 경우에는 그 이후에, 상기 제1제어층 및 제2제어층을 제거하는 것이 바람직하다.
여기에서, 상기 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법에 의한 구조체는, 표면적 제어 영역이 확보된 기재와, 상기 기재 상의 표면적 제어 영역에 형성되며, 상기 기재의 표면적을 1차로 확장시키는 1차패턴, 상기 1차패턴에 중첩되어 상기 기재의 표면적을 2차로 확장시키는 2차패턴으로 이루어진 표면적 제어 3차원 패턴을 포함하여 이루어진 것을 특징으로 하는 표면적 제어 3차원 패턴이 형성된 구조체를 기술적 요지로 한다.
본 발명은 표면적이 제어된 구조체의 형성 방법에 관한 것으로서, 기재에 표면적 제어 3차원 패턴을 형성시켜 표면적을 확장시키고 형태의 제어가 용이한 표면적 제어 3차원 패턴을 이용한 구조체를 제공하는 효과가 있다.
또한, 본 발명은 기재 상부에 복수개의 표면 제어층을 형성하여, 기재의 표면적 제어의 정밀도 및 자유도를 높여 표면적 제어가 용이하고, 다양한 분야에의 그 적용성을 높일 수 있다.
또한, 본 발명은 현상 공정을 과도하게 수행함으로써, 제1제어층에 확장컷을 형성하여, 기재 상에 표면적 제어 영역의 확보가 용이하도록 하며, 이에 의해 기재의 표면에 1차패턴 및 2차패턴이 형성되어 표면적의 확장 및 제어가 용이하도록 한다.
또한, 본 발명은 발광 다이오드 최상부층에 표면적 제어 3차원 패턴을 형성하여, 최상부층의 표면적을 확장시키고 형태를 제어하여 광 추출 효율을 극대화시키는 발광 다이오드를 제공하는 효과가 있다.
또한, 본 발명에 따른 표면적 제어 3차원 패턴에 기재와 굴절률이 다른 물질을 증착하여, 기재의 굴절률 제어가 용이하며, 이를 발광 다이오드에 적용시 광 추출 효율을 더욱 개선시키는 효과가 있다.
도 1 - Large, Mini 및 마이크로 발광 다이오드 칩 치수 변화에 따른 상부 면적과 측면 면적의 비율을 나타낸 도.
도 2 - 본 발명의 일실시예에 따른 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법에 대한 모식도.
도 3 - 본 발명의 다른 실시예에 따른 표면적 제어 3차원 패턴을 갖는 구조체 형성 방법에 대한 모식도.
도 4 - 본 발명의 다른 실시예에 따른 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법에 대한 모식도.
도 5 - 본 발명의 다른 실시예에 따른 표면적 제어 3차원 패턴을 갖는 구조체 형성 방법에 대한 모식도.
도 6(a) - 종래의 제1패턴이 형성된 제2제어층 및 제2패턴이 형성된 제1제어층에 대한 광학 및 SEM 분석 결과를 나타낸 도.
도 6(b) - 본 발명의 일실시예에 따라 제1패턴이 형성된 제2제어층 및 제2패턴이 형성된 제1제어층에 대한 광학 및 SEM 사진을 나타낸 도.
도 7 - 본 발명에 따른 제2패턴의 확장컷(Extension-cut)에 대한 다양한 실시예의 SEM 사진을 나타낸 도.
도 8(a) - Flat한 기재에 습식 식각 공정을 진행한 경우에 대한 표면과 단면을 나타낸 도.
도 8(b) - 본 발명의 일실시예에 따라 현상 공정 및 건식 식각 공정을 수행한 경우의 기재 표면과 단면을 나타낸 도.
도 8(c) - 본 발명의 일실시예에 따라 현상 공정, 건식 식각 공정 및 습식 식각 공정을 수행한 경우의 기재 표면과 단면을 나타낸 도.
도 8(d) - 본 발명의 일실시예에 따라 현상 공정, 건식 식각 공정 및 습식 식각 공정을 수행한 후, 굴절률 제어층을 형성한 후, 제1제어층 및 제2제어층을 제거한 경우의 기재 표면과 단면을 나타낸 도.
도 9 - Flat한 기재와 상기 도 8(a) 내지 8(d)에 대한 PL(Photoluminescence)를 측정한 데이타를 나타낸 도.
도 10 - 도 9에 따른 PL의 세기(Intensity)와 Flat한 기재 대비 PL 증가율을 비교하여 나타낸 도.
본 발명은 표면적이 제어된 구조체의 형성 방법에 관한 것으로서, 기재에 표면적 제어 3차원 패턴을 형성시켜 표면적을 확장시키고 형태의 제어가 용이한 표면적 제어 3차원 패턴을 이용한 구조체의 형성 방법 및 이에 의해 형성된 구조체에 관한 것이다.
또한, 본 발명은 발광 다이오드 최상부층에 표면적 제어 3차원 패턴을 형성하여, 최상부층의 표면적을 확장시키고 형태를 제어하여 광 추출 효율을 극대화시키는 발광 다이오드의 제조 방법 및 이에 의해 제공되는 발광 다이오드에 관한 것이다.
이하에서는 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하고자 한다.
도 2는 본 발명의 일실시예에 따른 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법에 대한 모식도이고, 도 3은 본 발명의 다른 실시예에 따른 표면적 제어 3차원 패턴을 갖는 구조체 형성 방법에 대한 모식도이고, 도 4는 본 발명의 다른 실시예에 따른 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법에 대한 모식도이고, 도 5는 본 발명의 다른 실시예에 따른 표면적 제어 3차원 패턴을 갖는 구조체 형성 방법에 대한 모식도이고, 도 6(a)는 종래의 제1패턴이 형성된 제2제어층 및 제2패턴이 형성된 제1제어층에 대한 광학 및 SEM 분석 결과를 나타낸 도이고, 도 6(b)는 본 발명의 일실시예에 따라 제1패턴이 형성된 제2제어층 및 제2패턴이 형성된 제1제어층에 대한 광학 및 SEM 사진을 나타낸 도이고, 도 7은 본 발명에 따른 제2패턴의 확장컷(Extension-cut)에 대한 다양한 실시예의 SEM 사진을 나타낸 도이고, 도 8(a)는 Flat한 기재에 습식 식각 공정을 진행한 경우에 대한 표면과 단면을 나타낸 도이고, 도 8(b)는 본 발명의 일실시예에 따라 현상 공정 및 건식 식각 공정을 수행한 경우의 기재 표면과 단면을 나타낸 도이고, 도 8(c)는 본 발명의 일실시예에 따라 현상 공정, 건식 식각 공정 및 습식 식각 공정을 수행한 경우의 기재 표면과 단면을 나타낸 도이고, 도 8(d)는 본 발명의 일실시예에 따라 현상 공정, 건식 식각 공정 및 습식 식각 공정을 수행한 후, 굴절률 제어층을 형성한 후, 제1제어층 및 제2제어층을 제거한 경우의 기재 표면과 단면을 나타낸 도이고, 도 9는 Flat한 기재와 상기 도 8(a) 내지 8(d)에 대한 PL(Photoluminescence)를 측정한 데이터를 나타낸 도이고, 도 10은 도 9에 따른 PL의 세기(Intensity)와 Flat한 기재 대비 PL 증가율을 비교하여 나타낸 도이다.
도시된 바와 같이 본 발명에 따른 표면적 제어 3차원 패턴(400)을 이용한 구조체 형성 방법은, 기재(100) 상부에 제1제어층(200)을 형성하는 제1단계와, 상기 제1제어층(200) 상부에 상기 제1제어층(200)에 대해 상대적으로 높은 식각저항성을 갖는 제2제어층(300)을 형성하는 제2단계와, 마스크패터닝 공정에 의해 상기 제2제어층(300)에 제1패턴(310)을 형성하는 제3단계와, 상기 제2제어층(300)의 제1패턴(310)에 연속되어 상기 제1제어층(200)에 형성되며, 상기 제1패턴(310)에 대해 확장컷(Extension-cut)을 이루는 제2패턴(210)을 형성하는 제4단계와, 상기 제1제어층(200)의 제2패턴(210)에 의해 상기 기재(100)에 표면적 제어 영역(110)을 확보하는 제5단계와, 상기 제1패턴(310)이 형성된 제2제어층(300) 및 상기 제2패턴(210)이 형성된 제1제어층(200)을 식각 마스크로 하여, 상기 기재(100)의 표면적 제어 영역(110)에 표면적 제어 3차원 패턴(400)을 형성하는 제6단계를 포함하는 것을 특징으로 한다.
본 발명은 기재(100) 상부에 복수개의 표면 제어층을 형성하여, 기재(100) 표면의 표면적 제어의 정밀도 및 자유도를 높여 표면적 제어가 용이하고, 다양한 분야에의 그 적용성을 높이고자 하는 것이다.
먼저, 본 발명은 기재(100) 상부에 제1제어층(200)을 형성한다(제1단계).
본 발명에 따른 기재(100)는 응용 분야에 따라 기판 또는 박막, 반도체 소자, 특히 발광 다이오드에 적용될 수 있으며, 각각의 목적에 부합하게 그 표면에 표면적 제어 3차원 패턴(400)이 형성된 구조체로 제공되게 된다.
구체적으로는 상기 기재(100)는, 실리콘(Si), 갈륨비소(GaAs), 갈륨인(GaP), 갈륨비소인(GaAsP), 보론 나이트라이드(BN), SiC, GaN, ZnO, MgO, InP, Ge, InAs, GaSb, 사파이어, 석영 및 유리 중 어느 하나의 무기물 기판을 사용할 수 있다.
또는, 응용분야에 따라 폴리카보네이트(Polycarbonate, PC), 폴리에틸렌나프탈레이트(Polyethylene naphthalate, PEN), 폴리노르보넨(Polynorbornene, PN), 폴리아크릴레이트 (Polyacrylate), 폴리비닐알콜(Polyvinyl alcohol, PVA), 폴리이미드(polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리에테르설폰(Polyethersulfone, PES), 폴리스타일렌(Polystyrene, PS), 폴리프로필렌(Polypropylene, PP), 폴리에틸렌(Polyethylene, PE), 폴리염화비닐(polyvinylchloride, PVC), 폴리아미드(Polyamide, PA), 폴리부틸렌테레프탈레이트(Polybutyleneterephthalate, PBT), 폴리메타크릴레이트(Polymethyl methacrylate, PMMA) 및 폴리디메틸실록산(Polydimethylsiloxane, PDMS) 중 어느 하나의 고분자 기판을 사용할 수 있다.
본 발명의 일실시예로 상기 기재(100)는 최상부층으로 n형 반도체층 또는 p형 반도체층을 갖는 반도체 적층체일 수도 있으며, 상기 최상부층에 본 발명에 따른 표면적 제어 3차원 패턴(400)이 형성되게 된다.
상기 제1제어층(200)은 상기 기재(100)의 종류, 사용목적, 후술할 제2제어층(300)의 종류에 따라 적절한 재료를 선택하여 사용하며, 특히 상기 제2제어층(300)의 코팅성 및 도막성을 향상시키고, 제2제어층(300)에 비해 식각저항성이 낮은 재료를 사용한다.
또한, 상기 제1제어층(200)은 상기 기재(100) 상부에 형성되어 상기 기재(100)의 표면적 제어 영역(110) 확보에 관여하게 되므로, 상기 기재(100)의 표면적 제어 영역(110)의 면적을 고려하여 현상 공정 및 식각 공정에 따른 식각저항성을 고려하여 적절한 종류의 재료를 적절한 두께로 상기 기재(100) 상부에 형성한다.
이러한 상기 제1제어층(200)은, PVC(Polyvinyl Chloride), Neoprene, PVA(Polyvinyl Alcohol), PMMA(Poly Methyl Meta Acrylate), PBMA(Poly Benzyl Meta Acrylate), PolyStylene, SOG(Spin On Glass), PDMS(Polydimethylsiloxane), PVFM(Poly Vinyl formal), Parylene, Polyester, Epoxy, Polyether, Polyimide 및 LOR(Lift-Off Resist) 중 어느 하나 이상을 사용할 수 있다.
상기 제1제어층(200)은 기재(100) 상부에 스핀 코팅(Spin Coating), 딥 코팅(Dip coating) 또는 스프레이 코팅(Spray coating) 등의 방법으로 형성하고, 50℃~300℃ 온도로 30초~500초간 가열처리하여 대략 10㎛ 이하의 두께로 형성된다.
또는 제1제어층(200)의 종류와 두께에 따라, 증착 또는 코팅의 조건을 상이하게 설정할 수 있으며, 상기 제1제어층(200)의 증착 또는 코팅은 다양한 방식에 의해 이루어질 수 있다.
다음으로, 상기 제1제어층(200) 상부에 상기 제1제어층(200)에 대해 상대적으로 높은 식각저항성을 갖는 제2제어층(300)을 형성한다(제2단계).
여기에서 상기 식각저항성은 상기 제1제어층(200)과 제2제어층(300)을 동시에 식각할 때, 상기 제2제어층(300)에 비해 상기 제1제어층(200)의 식각률이 더 높은 것을 의미한다. 본 발명에서의 식각의 의미는 물리적, 화학적 모든 식각 공정을 포함하며, 특히 현상 공정에 따른 식각도 포함된다.
바람직하게는 상기 제1제어층(200)과 상기 제2제어층(300)의 식각저항성비는 1 : 1.1~10인 것을 특징으로 하며, 이는 상기 기재(100) 상부에 표면적 제어 영역(110) 확보를 위한 최적의 조건으로, 이보다 제1제어층(200)의 식각률이 높으면 제1제어층(200)으로 이루어진 격벽이 무너져 표면적 제어 영역(110)에 따른 패턴 형성이 되지 않거나 인접하는 패턴과 중첩되는 문제가 있으며, 이보다 식각률이 낮으면 표면적 제어 영역(110)으로써 효용성이 떨어지게 된다.
이러한 상기 제2제어층(300)은 상기 제1제어층(200)에 대해 상대적으로 높은 식각저항성을 갖는 포토레지스트 또는 감광성 금속-유기물 전구체 재료를 사용할 수 있다.
여기에서 상기 포토레지스트는, Si(Silicon) 또는 금속산화물(Metal Oxide) 나노입자(Nanoparticle)를 포함하여, 상기 제1제어층(200)에 대해 식각저항성이 더욱 높은 재료를 사용한다.
상기 감광성 금속-유기물 전구체는 금속-유기물 전구체와 유기 용매를 혼합하여 합성할 수 있으며, 감광성 Zn-유기물 전구체, 감광성 Sn-유기물 전구체, 감광성 Ti-유기물 전구체 등 다양한 금속이 상기 감광성 금속-유기물 전구체에 포함되어 상기 제1제어층(200)에 대해 식각저항성이 더 높도록 한다.
상기 포토레지스트 및 상기 감광성 금속 유기물 전구체는 상기 제1제어층(200) 상부에 스핀 코팅(Spin coating), 딥 코팅(Dip coating) 또는 스프레이 코팅(Spray coating) 등의 방법으로 코팅된 후 경화되되, 상기 표면적 제어 영역(110)의 면적을 고려하여 경화도(열, 광 또는 열과 광)가 조절되도록 한다.
그리고 마스크패터닝 공정에 의해 상기 제2제어층(300)에 제1패턴(310)을 형성한다(제3단계).
상기 제2제어층(300)의 제1패턴(310)의 형성은 상기 표면적 제어 영역(110)의 면적을 고려하여 설계된 마스크를 상기 제2제어층(300) 상측에 위치시키고, 에너지를 조사(자외선)한 후, 현상 공정을 거쳐 이루어진다.
여기에서 상기 현상 공정은 상기 표면적 제어 영역(110)의 면적을 고려하여 현상액의 종류, 농도, 현상 시간, 현상 온도 등과 같은 현상 공정 조건을 조절하여 수행한다.
그리고, 상기 제2제어층(300)의 제1패턴(310)에 연속되어 상기 제1제어층(200)에 형성되며, 상기 제1패턴(310)에 대해 확장컷(Extension-cut)을 이루는 제2패턴(210)을 형성한다(제4단계). 그리고 상기 제1제어층(200)의 제2패턴(210)에 의해 상기 기재(100)에 표면적 제어 영역(110)을 확보한다(제5단계).
그리고, 상기 제5단계는 상기 제4단계의 확장컷을 이루는 제2패턴(210)의 면적 변화를 통하여 상기 표면적 제어 영역(110)의 크기가 조절될 수 있다.
일반적인 현상 공정에 의하면, 상기 제2패턴(210)은 상기 제1패턴(310)의 아래에 상기 제1제어층(200)의 언더컷(Under-cut) 형상 정도로 형성되며, 본 발명에 따른 표면적 제어 영역(110)의 구현이 어렵다.
본 발명에서는 상기 제3단계의 마스크패터닝 공정에서의 현상 공정에 이어서 추가적인 과도한 현상 공정을 수행하여 언더컷에서 더욱 확장된 확장컷을 이루는 제2패턴(210)을 형성하는 것이다.
상기 추가적인 현상 공정은 상기 현상 공정 중 현상 시간을 더 늘리거나, 현상액의 농도 또는 현상 온도를 더 높이거나, 제1패턴(310) 형성시 사용했던 현상액과 제2패턴(210) 형성시 사용하는 현상액의 종류를 달리하는 것 등으로 실현될 수 있다.
따라서, 상기 제2제어층(300)의 상기 제1패턴(310)의 아래로 확장컷으로 형성된 제2패턴(210)을 이루며, 이에 의해 노출되는 기재(100)의 일부 영역은 표면적 제어 영역(110)으로 확보되게 된다.
즉, 상기 확장컷의 정도(제2패턴(210)의 면적)를 조절함으로써, 상기 기재(100)의 표면적 제어 영역(110)의 면적이 조절되며, 이는 곧 기재(100)의 표면적 제어(표면적 확장, 표면 형상 조절)로 이어지게 된다.
한편, 상기 현상 공정 또는 추가적인 현상 공정 후, 상기 제1제어층(200)을 건식 식각 또는 습식 식각하여, 상기 확장컷을 더욱 확장시킨 제2패턴(210)을 형성할 수 있다. 이는 사용 목적에 따라 기재(100)의 표면적 제어 영역(110)의 면적을 조절하고자 할 때 유용하게 사용될 수 있는 공정이다.
이러한, 상기 제1제어층(200)의 제2패턴(210)의 면적은 상기 현상 공정 중 상술한 바와 같이 현상 시간, 현상 온도와 더불어 상기 제1제어층(200)의 경화도(열, 광 또는 열과 광)에 의해 제어될 수 있다.
즉, 상기 제1제어층(200)의 경화도가 높으면 상대적으로 상기 기재(100)의 표면적 제어 영역(110)의 면적이 작게 확보될 수 있으며, 상기 경화도가 낮으면 상대적으로 상기 기재(100)의 표면적 제어 영역(110)의 면적을 크게 확보할 수 있어, 상기 기재(100)의 표면적 제어가 매우 용이하게 이루어질 수 있게 된다.
이와 같이 본 발명에 따른 기재(100)의 표면적 제어 영역(110)을 확보하기 위한 제1제어층(200)의 확장컷 형성은, 상기 제2제어층(300)의 제1패턴(310)의 크기 및 형상, 상기 제1제어층(200)의 제2패턴(210)의 크기 및 형상, 상기 제1제어층(200) 및 제2제어층(300)의 경화도(열, 광 또는 열과 광), 그리고 현상 공정 조건 또는 식각 공정 조건 등에 따라 제어되게 된다.
이에 의해 용도에 맞는 표면적 제어 3차원 패턴(400)이 형성된 기재(100)를 제공하게 되며, 복수개의 표면 제어층을 형성함으로써 기재(100) 표면의 표면적 제어의 정밀도 및 자유도를 높여 표면적 제어가 용이하고 그 적용성을 높이게 된다.
그리고 상기 제1패턴(310)이 형성된 제2제어층(300) 및 상기 제2패턴(210)이 형성된 제1제어층(200)을 식각 마스크로 하여, 상기 기재(100)의 표면적 제어 영역(110)에 표면적 제어 3차원 패턴(400)을 형성한다(제6단계).
상기 제6단계의 식각 공정은, 건식 식각 공정 또는 습식 식각 공정과 같은 단일 식각 공정으로 구현되거나, 건식 식각 공정 후 습식 식각 공정 또는 습식 식각 공정 후 건식 식각 공정과 같은 복합 식각 공정으로 구현된다.
도 2 및 도 3은 건식 식각 후 습식 식각 공정을 수행한 것이고, 도 4 및 도 5는 습식 식각 후 건식 식각 공정을 수행한 것이다.
도 2 및 도 3에 도시한 바와 같이, 상기 제1패턴(310)이 형성된 제2제어층(300) 및 상기 제2패턴(210)이 형성된 제1제어층(200)을 식각 마스크(도 2 및 도 3의 (a),(b),(c))로 하여, 건식 식각 공정을 수행하여 확장컷에 의해 형성된 기재(100)의 표면적 제어 영역(110)에 1차패턴(410)을 형성하고(도 2(d)), 도 3(d)), 상기 제1패턴(310)이 형성된 제2제어층(300) 및 상기 제2패턴(210)이 형성된 제1제어층(200)을 식각 마스크로 하여 추가로 습식 식각 공정(도 2(e), 도 3(e))을 수행하여 상기 1차패턴(410)에 중첩되게 2차패턴(420)을 형성한다.
그리고 도 4 및 도 5에 도시한 바와 같이, 상기 제1패턴(310)이 형성된 제2제어층(300) 및 상기 제2패턴(210)이 형성된 제1제어층(200)을 식각 마스크(도 4 및 도 5의 (a),(b),(c))로 하여, 습식 식각 공정을 수행하여 확장컷에 의해 형성된 기재(100)의 표면적 제어 영역(110)에 1차패턴(410)을 형성하고(도 4(d)), 도 5(d)), 상기 제1패턴(310)이 형성된 제2제어층(300) 및 상기 제2패턴(210)이 형성된 제1제어층(200)을 식각 마스크로 하여 추가로 건식 식각 공정(도 4(e), 도 5(e))을 수행하여 상기 1차패턴(410)에 중첩되게 2차패턴(420)을 형성한다.
즉 상기 1차패턴(410)은 상기 기재(100)의 표면적 제어 영역(110) 내에 형성되어 상기 기재(100)의 표면적을 1차로 확장시키고, 상기 2차패턴(420)은 상기 기재(100)의 표면적 제어 영역(110) 내에 상기 1차패턴(410)에 중첩되게 형성되어 상기 기재(100)의 표면적을 2차로 확장시킨다.
이와 같이 본 발명에 따른 표면적이 확장 제어된 구조체는 표면적 제어 영역(110)이 확보된 기재(100)와, 상기 기재(100) 상의 표면적 제어 영역(110)에 형성되며, 상기 기재(100)의 표면적을 1차로 확장시키는 1차패턴(410), 상기 1차패턴(410)에 중첩되어 상기 기재(100)의 표면적을 2차로 확장시키는 2차패턴(420)으로 이루어진 표면적 제어 3차원 패턴(400)을 포함하여 형성된다.
더욱 자세히 살펴보면, 상기 습식 식각 공정에 의한 패턴은 상기 기재(100)의 표면적 제어 전 영역에 등방성 식각 형태로 즉, 요철 형태로 형성되며, 건식 식각 공정에 의한 패턴은 상기 기재(100)의 표면적 제어의 일부 영역(제2제어층(300)의 제1패턴(310)의 하측)에 이방성 식각 형태로 즉, 상기 기재(100) 내부로 이방성 식각 패턴으로 형성된다.
이와 같이 기재(100)의 표면적 제어 전 영역에 등방성 식각에 의해 표면적을 확장시키고, 상기 제2제어층(300)의 제1패턴(310)에 대응하는 영역에는 이방성 식각에 의해 표면적을 확장시키게 되며, 상기 등방성 식각 패턴은 요철 형태로 일반적으로 나노 또는 수 마이크로 크기로 형성되며, 상기 이방성 식각 패턴은 상기 기재(100) 내부로 일정 깊이로 형성되는 마이크로 크기로 형성되는 3차원 패턴을 이루게 된다.
상술한 바와 같이, 상기 1차패턴(410) 및 2차패턴(420)은 상기 제1패턴(310) 및 확장컷을 이루는 제2패턴(210)의 크기에 유기적이면서 복합적으로 의존되게 되며, 상기 제1패턴(310) 및 제2패턴(210) 크기의 조절에 의해 상기 기재(100) 표면의 표면적이 제어되게 되어, 이에 따른 상기 기재(100) 표면에 표면적 제어 3차원 패턴(400)을 형성하게 된다.
이러한 상기 표면적 제어 3차원 패턴(400)에는 도 3 및 도 5에 도시한 바와 같이, 상기 기재(100)에 대해 굴절률이 다른 물질을 단층 또는 다층으로 증착하는 굴절률 제어층(500)을 형성하여 상기 기재(100)의 굴절률을 제어할 수도 있다.
본 발명의 일실시예에 따라 상기 제1제어층(200)의 확장컷에 의해 형성되는 표면적 제어 영역(110)에 건식 식각 공정 또는 습식 식각 공정을 수행하거나, 건식 식각 공정과 습식 식각 공정 또는 습식 식각 공정과 건식 식각 공정을 수행한 경우, 상기 표면적 제어 영역(110)에 습식 식각 패턴이 형성되고, 상기 기재(100) 내부로 이방성 식각 패턴이 형성되게 되는데, 도 3(f), 도 5(f)에 도시한 바와 같이, 상기 이방성 식각 패턴에 상기 기재(100)와는 굴절률이 다른 물질을 증착함으로써 굴절률 제어층(500)을 형성하여, 상기 기재(100)의 굴절률을 제어하도록 한 것이다.
상기 굴절률 제어층(500)이 다층으로 증착되는 경우, 상기 기재(100)에서부터 굴절률이 높은 물질부터 낮은 물질로 증착되거나, 상기 기재(100)에서부터 굴절률이 낮은 물질부터 높은 물질로 증착될 수 있다.
이는 상기 기재(100)의 용도에 따라 굴절률 제어를 통해 광 추출 효율을 개선하거나, 필요에 따라 빛의 난반사 또는 전반사를 유도하는 용도로 사용될 수도 있다.
본 발명의 일실시예로 상기 기재(100)의 표면이 발광 다이오드에 있어서 n형 반도체층 또는 p형 반도체층인 경우 상기 굴절률 제어층(500)은 상기 기재(100)보다 굴절률이 낮거나, 상기 기재(100)에서부터 굴절률이 높은 물질부터 낮은 물질로 증착되어, 상기 기재(100)와 공기 간의 굴절률 차이를 줄여 발광 다이오드의 광 추출 효율을 개선하도록 하는 것이다.
상기 굴절률 제어층(500)은, 상기 기재(100)의 용도에 따라 금속, 금속산화물, 불화물, 인화물, 질화물 및 황화물 중 어느 하나 이상을 선택하여 박막으로 증착될 수 있다.
그리고, 도 3(g) 및 도 5(g)에 도시한 바와 같이, 상기 제6단계 이후에 또는 상기 제6단계의 표면적 제어 3차원 패턴(400)에 굴절률 제어층(500)을 형성한 경우에는 그 이후에, 상기 제1제어층(200) 및 제2제어층(300)을 제거하여 상기 기재(100)에 표면적 제어 3차원 패턴(400)이 형성된 구조체를 제공할 수도 있다.
상기 제1제어층(200) 및 제2제어층(300)의 제거를 위한 용매는, Acetone, Isopropyl alcohol, Hydrofluoric acid(HF), Phosphoric acid(H3PO4), Hydrochloric acid(HCl), Nitric acid(HNO3), Acetic acid(CH3COOH), Sulfuric acid(H2SO4), Dihydrogen dioxide(H2O2), Potassium hydroxide(KOH), 4-Methyl-2-pentanone, Ketone, MIBK(Methyl Iso Butyl Ketone), Methyl Ethyl Ketone, Water(H2O), Methanol(CH3OH), Ethanol(C2H5OH), Propanol, Isopropanol, Butanol, Pentanol, Hexanol, DMSO(Dimethyl sulfoxide), DMF(Dimethylformamide), NMP(N-Methyl Pyrrolidone), Acetonitrile, THF(Tetrahydrofuran), Nonane(C9H20), Octane, Heptane, Pentane, 2-Methoxyethanol으로 이루어지는 군에서 선택된 적어도 어느 하나 이상을 사용한다.
한편, 상술한 바와 같이 본 발명의 일실시예로 도 3 및 도 5에 도시한 바와 같이, 상기 기재(100)의 표면은 발광 다이오드의 최상부층인 n형 반도체층 또는 p형 반도체층일 수 있으며, 본 발명에 따라 상기 발광 다이오드 최상부층의 표면적 제어를 통해 광 추출 효율을 개선시킬 수 있다.
이러한 본 발명에 따른 발광 다이오드의 제조 방법은, n형 반도체층, p형 반도체층 그리고 그 사이에 형성된 활성층을 포함하는 반도체 적층체를 준비하는 (가)단계(도 3(a), 도 5(a))와, 상기 반도체 적층체의 최상부층에 형성된 n형 반도체층 또는 p형 반도체 상부에 제1제어층(200)을 형성하는 (나)단계(도 3(a), 도 5(a))와, 상기 제1제어층(200) 상부에 상기 제1제어층(200)에 대해 상대적으로 높은 식각저항성을 갖는 제2제어층(300)을 형성하는 (다)단계(도 3(a), 도 5(a))와, 마스크패터닝 공정에 의해 상기 제2제어층(300)에 제1패턴(310)을 형성하는 (라)단계(도 3(b),(c), 도 5(b),(c))와, 상기 제2제어층(300)의 제1패턴(310)에 연속되어 상기 제1제어층(200)에 형성되며, 상기 제1패턴(310)에 대해 확장컷(Extension-cut)을 이루는 제2패턴(210)을 형성하는 (마)단계(도 3(b),(c), 도 5(b),(c))와, 상기 제1제어층(200)의 제2패턴(210)에 의해 상기 반도체 적층체의 최상부층에 표면적 제어 영역(110)을 확보하는 (바)단계(도 3(b),(c), 도 5(b),(c))와, 상기 제1패턴(310)이 형성된 제2제어층(300) 및 상기 제2패턴(210)이 형성된 제1제어층(200)을 식각 마스크로 하여 식각 공정을 진행하여, 상기 반도체 적층체의 최상부층의 표면적 제어 영역(110)에 표면적 제어 3차원 패턴(400)을 형성하는 (사)단계(도 3(d),(e), 도 5(d),(e))와, 상기 반도체 적층체로부터 상기 제1제어층(200) 및 제2제어층(300)을 제거하는 (아)단계(도 3(g), 도 5(g))를 포함한다.
이와 같이 발광 다이오드에 있어서, n형 반도체층, p형 반도체층 그리고 그 사이에 형성된 활성층을 포함하는 반도체 적층체의 최상부층에 형성된 n형 반도체층 또는 p형 반도체층에 상술한 추가 현상 공정 및 식각 공정에 의해 표면적 제어 3차원 패턴(400)을 형성하여 광 추출 효율을 개선시킨 것이다. 본 실시예에서는 상기의 기재(100)와 중복되는 설명은 일부 생략하기로 한다.
본 발명의 일실시예에 따른 표면적 제어 영역(110)이 확보된 반도체 적층체는, 상기 표면적 제어 영역(110)에 형성되며, 상기 반도체 적층체의 표면적을 1차로 확장시키는 1차패턴(410), 상기 1차패턴(410)에 중첩되어 상기 반도체 적층체의 표면적을 2차로 확장시키는 2차패턴(420)으로 이루어진 표면적 제어 3차원 패턴(400)을 포함하게 된다
본 발명에 따른 발광 다이오드에 있어서 상기 표면적 제어 3차원 패턴(400)에 상기 반도체 적층체의 최상부층보다 상대적으로 굴절률이 낮은 물질을 단층 또는 다층으로 형성하여, 상기 반도체 적층체의 최상부층의 굴절률을 제어하는 굴절률 제어층(500)을 형성한다((도 3(f),(g), 도 5(f),(g)).
여기에서, 상기 굴절률 제어층(500)이 다층으로 증착되는 경우, 상기 반도체 적층체의 최상부층에서부터 굴절률이 높은 물질부터 낮은 물질로 증착하여, 상기 반도체 적층체의 최상부층과 공기 간의 굴절률 차이를 줄여 발광 다이오드의 광 추출 효율을 개선하도록 하는 것이다.
상기 굴절률 제어층(500)은, 상기 기재(100)의 용도에 따라 금속, 금속산화물, 불화물, 인화물, 질화물 및 황화물 중 어느 하나 이상을 선택하여 박막으로 증착될 수 있다.
그리고 도 3(g) 및 도 5(g)에 도시한 바와 같이, 상기 (아)단계 이후 상기 제1제어층(200) 및 제2제어층(300)을 제거하거나, 상기 (아)단계의 표면적 제어 3차원 패턴(400)에 굴절률 제어층(500)을 증착한 경우에는 그 이후에, 상기 제1제어층(200) 및 제2제어층(300)을 제거하여 상기 반도체 적층체의 최상부층에 표면적 제어 3차원 패턴(400)이 형성된 구조체를 제공하게 된다.
이하에서는 첨부된 도면을 참조하여 본 발명의 공정 결과 데이터에 대해 설명하고자 한다.
본 발명의 일실시예에 따라 상기 기재가 발광 다이오드의 반도체 적층체인 경우, 상기 기재는 Red LED epi-wafer(p-AlGaInP/u-AlGaInP/MQW(AlGaInP/InGaP)/u-AlGaInP/n+GaAs/n-AlGaInP/GaAs substrate)를 사용하였다. 상기 Red LED epi-wafer 상에 제1패턴이 형성된 제2제어층(AZ GXR-601 레지스트) 및 제2패턴(확장컷)이 형성된 제1제어층(LOR [Lift-Off Resist])을 형성하였다.
더욱 구체적으로는, Red LED epi -wafer 상에 Hexamethyldisilazane(HMDS) [AZ AD Promoter-K, AZ Electronic Materials, Luxembourg]을 2000rpm으로 40초간 스핀코팅한 후 100℃ 120초간 건조하였으며, LOR 20B[MicroChem Corp., Japan]를 4000rpm으로 40초간 스핀코팅한 후 170℃에서 300초간 건조하여 2㎛ 두께의 제1제어층을 형성하였다.
상기 제1제어층 LOR 상에 제2제어층으로 AZ GXR-601 레지스트를 4500rpm으로 40초간 스핀코팅한 후 90℃에서 90초간 건조하여서 2㎛ 두께의 제2제어층을 형성하였다.
포토마스크를 사용하여 60mJ/cm2의 자외선을 국부적으로 조사한 후 Post Exposure Bake(PEB) 공정으로 110℃에서 90초간 건조한 후, 현상액(Developer)인 AZ 300 MIF[AZ Electronic Materials, Luxembourg]에 20초간 담근 후 Deionized(DI) water에 Rinsing 한 후 N2 blowing한 결과가 도 6(a)이다.
그리고, 도 6(b)의 경우 현상 공정을 과도하게 수행한 결과로서 현상액에 50초간 담근 후 DI water에 Rinsing 한 후 N2 blowing 한 결과이다.
즉, 도 6(a)는 종래의 제1패턴이 형성된 제2제어층 및 제2패턴(언더컷)이 형성된 제1제어층에 대한 광학 및 SEM 분석 결과를 나타낸 것이고, 도 6(b)는 본 발명의 일실시예에 따라 제1패턴이 형성된 제2제어층 및 제2패턴(확장컷)이 형성된 제1제어층에 대한 광학 및 SEM 사진을 나타낸 것이다.
도 6(b)에 도시한 바와 같이, 상기 제2제어층의 제1패턴에 대응하여 상기 제1제어층의 제2패턴이 상기 제1제어층에 확장컷으로 형성된 것을 확인할 수 있었으며, 이는 상기 기재 상에 표면적 제어 영역으로 작용하게 된다.
도 7은 본 발명에 따른 제2패턴의 확장컷(Extension-cut)에 대한 다양한 실시예의 SEM 사진을 나타낸 것으로, 상기 Red LED epi-wafer 상에 제1제어층(LOR [Lift-Off Resist]) 및 제2제어층(포토레지스트[AZ GXR-601])을 도포한 후, 포토마스크를 사용하여 국부적으로 자외선을 조사한 후 현상 시간 변화에 따른 상기 제1제어층의 제2패턴, 상기 제2제어층의 제1패턴의 형상 조절에 관하여 측정한 SEM 분석 결과이다.
도 7은 공정 순서에서 현상액에 담그는 현상 시간 변화에 따라 상기 제1제어층(200)의 제2패턴, 상기 제2제어층의 제1패턴의 형상 변화를 관찰한 결과로서, 현상 시간 조절을 통하여 하부의 제1제어층의 확장컷이 더욱 확장됨을 확인할 수 있었으며, 이에 따라 상기 기재 상에 표면적 제어 영역의 조절이 가능하게 된다.
도 8(a)는 Flat한 Red LED epi-wafer 상에 습식 식각 공정을 수행한 경우에 대한 표면과 단면을 나타낸 것이고, 도 8(b)는 본 발명의 일실시예에 따라 현상 공정 및 건식 식각 공정을 수행한 경우의 기재 표면과 단면을 나타낸 것이고, 도 8(c)는 본 발명의 일실시예에 따라 현상 공정, 건식 식각 공정 및 습식 식각 공정을 수행한 경우의 기재 표면과 단면을 나타낸 것이고, 도 8(d)는 본 발명의 일실시예에 따라 현상 공정, 건식 식각 공정 및 습식 식각 공정을 수행한 후, 굴절률 제어층을 형성한 후, 제1제어층 및 제2제어층을 제거한 경우의 기재 표면과 단면을 나타낸 것이다.
더욱 구체적으로는 도8(a)의 경우, Flat한 Red LED epi-wafer 상에 습식식각 [HCl : DI = 1 : 1]을 10초간 수행한 후 3D laser profiler를 이용하여 표면과 단면을 관찰할 결과이다.
도 8(b)는 도 3의 공정 순서에서 현상 시간을 40초로 하고 ICP etcher[Multiplex ICP, STS, America]으로 90초간 건식 식각을 수행한 후 제2패턴이 형성된 제1제어층(LOR)과 제1패턴이 형성된 제2제어층(AZ GXR-601 레지스트)을 제거한 이후에 3D laser profiler를 이용하여 표면과 단면을 관찰한 결과이다.
도 8(c)는 45초간 건식식각을 수행하고 추가적으로 습식식각 [HCl : DI = 1 : 1]을 10초간 수행하고 제1제어층(LOR)과 제2제어층(AZ GXR-601 레지스트)을 제거한 이후에 3D laser profiler를 이용하여 표면과 단면을 관찰한 결과이다.
도 8(d)의 경우 건식 및 습식식각 공정한 이후에 Electron beam evaporator [UEE, 울텍, 대한민국] 장비를 이용하여 250 nm-thick ZnS 박막과 250 nm-thick MgF2 박막을 증착한 이후 제1제어층(LOR)과 제2제어층(AZ GXR-601 레지스트)을 제거한 이후에 3D laser profiler와 SEM을 이용하여 표면과 단면을 관찰한 결과이다.
도 9는 Flat한 기재와 상기 도 8(a) 내지 8(d)에 대한 PL(Photoluminescence)를 측정한 데이타를 나타낸 도이고, 도 10은 도 9에 따른 PL의 세기(Intensity)와 Flat한 기재 대비 PL 증가율을 비교하여 나타낸 도이다.
도 9, 도 10에 도시한 바와 같이, 623nm 파장의 Intensity에서 Flat한 Surface 의 샘플을 기준으로 증가율을 계산해 보면 건식식각, 습식식각, 건식식각 후 습식식각 및 건식식각과 습식식각 이후 굴절률 제어층으로 상기 표면적 제어 3차원 패턴에 ZnS 및 MgF2 박막을 순차적으로 증착한 샘플(초록색)의 경우 증가율은 각각 102.62%, 213.75%, 701.15% 및 921.28%로 나타내었다.
즉 Flat한 Surface에 건식식각 후 습식식각 공정을 수행하여 표면적 제어 3차원 패턴을 형성함으로써 광 발광특성이 향상되었으며 추가적으로 상기 표면적 제어 3차원 패턴에 ZnS 및 MgF2 박막을 형성함으로써 굴절률 제어에 의한 표면 난반사 감소로 인하여 광 발광특성이 더욱 향상됨을 확인할 수 있었다.
100 : 기재 110 : 표면적 제어 영역
200 : 제1제어층 210 : 제2패턴
300 : 제2제어층 310 : 제1패턴
400 : 표면적 제어 3차원 패턴 410 : 1차패턴
420 : 2차패턴 500 : 굴절률 제어층

Claims (27)

  1. 기재 상부에 제1제어층을 형성하는 제1단계;
    상기 제1제어층 상부에 상기 제1제어층에 대해 상대적으로 높은 식각저항성을 가지고, 포토레지스트 또는 감광성 금속-유기물 전구체로 이루어진 제2제어층을 형성하는 제2단계;
    마스크패터닝 공정에 의해 상기 제2제어층에 제1패턴을 형성하는 제3단계;
    상기 제2제어층의 제1패턴에 연속되어 상기 제1제어층에 형성되며, 상기 제1패턴에 대해 확장컷(Extension-cut)을 이루는 제2패턴을 형성하는 제4단계;
    상기 제1제어층의 제2패턴에 의해 상기 기재에 표면적 제어 영역을 확보하는 제5단계;
    상기 제1패턴이 형성된 제2제어층 및 상기 제2패턴이 형성된 제1제어층을 식각 마스크로 하여, 상기 기재의 표면적 제어 영역에 표면적 제어 3차원 패턴을 형성하는 제6단계;를 포함하며,
    상기 제4단계는,
    상기 제3단계의 마스크패터닝 공정에서의 현상 공정에 이어서 추가적인 현상 공정을 수행하고, 상기 현상 공정 후 또는 추가적인 현상 공정 후, 상기 제1제어층을 건식 식각 또는 습식 식각하여 상기 확장컷을 더욱 확장시킨 제2패턴을 형성하고,
    상기 제1제어층 및 제2제어층의 경화도를 조절하여 상기 표면적 제어 영역의 면적을 조절하는 것을 특징으로 하는 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법.
  2. 제 1항에 있어서, 상기 제1제어층과 제2제어층의 식각저항성비는 1 : 1.1~10인 것을 특징으로 하는 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법.
  3. 삭제
  4. 제 1항에 있어서, 상기 포토레지스트는,
    Si(Silicon) 또는 금속산화물(Metal Oxide) 나노입자(Nanoparticle)를 포함하는 것을 특징으로 하는 3차원 패턴을 이용한 구조체 형성 방법.
  5. 삭제
  6. 삭제
  7. 제 1항에 있어서, 상기 제1제어층의 제2패턴의 면적은,
    상기 현상 공정 중 현상 시간, 현상 온도, 상기 제1제어층의 경화도 중 어느 하나 이상에 의해 제어되는 것을 특징으로 하는 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법.
  8. 제 1항에 있어서, 상기 제5단계는,
    상기 제4단계의 확장컷을 이루는 제2패턴의 면적 변화를 통하여 상기 표면적 제어 영역의 크기가 조절되는 것을 특징으로 하는 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법.
  9. 제 1항에 있어서, 상기 제6단계의 식각 공정은,
    건식 식각 공정 또는 습식 식각 공정과 같은 단일 식각 공정,
    건식 식각 공정 후 습식 식각 공정 또는 습식 식각 공정 후 건식 식각 공정과 같은 복합 식각 공정 중 어느 하나로 구현되는 것을 특징으로 하는 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법.
  10. 제 1항에 있어서, 상기 제6단계의 표면적 제어 3차원 패턴에,
    상기 기재에 대해 굴절률이 다른 물질을 단층 또는 다층으로 증착하여, 굴절률을 제어하는 굴절률 제어층을 형성하는 것을 특징으로 하는 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법.
  11. 제 10항에 있어서, 상기 굴절률 제어층이 다층으로 증착되는 경우, 상기 기재에서부터 굴절률이 높은 물질부터 낮은 물질로 증착되거나, 상기 기재에서부터 굴절률이 낮은 물질부터 높은 물질로 증착되는 것을 특징으로 하는 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법.
  12. 제 10항에 있어서, 상기 굴절률 제어층은,
    금속, 금속산화물, 불화물, 인화물, 질화물 및 황화물 중 어느 하나 이상을 선택하여 박막으로 증착되는 것을 특징으로 하는 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법.
  13. 제 1항, 제2항, 제4항, 제7항 내지 제 12항 중 어느 한 항에 있어서, 상기 제6단계 이후에 또는 상기 제6단계의 표면적 제어 3차원 패턴에 굴절률 제어층을 형성한 경우에는 그 이후에,
    상기 제1제어층 및 제2제어층을 제거하는 것을 특징으로 하는 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법.
  14. 제 13항에 있어서, 상기 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법에 의한 구조체는,
    표면적 제어 영역이 확보된 기재;
    상기 기재 상의 표면적 제어 영역에 형성되며, 상기 기재의 표면적을 1차로 확장시키는 1차패턴, 상기 1차패턴에 중첩되어 상기 기재의 표면적을 2차로 확장시키는 2차패턴으로 이루어진 표면적 제어 3차원 패턴;을 포함하여 이루어진 것을 특징으로 하는 표면적 제어 3차원 패턴이 형성된 구조체.
  15. 발광 다이오드의 제조 방법에 있어서,
    n형 반도체층, p형 반도체층 그리고 그 사이에 형성된 활성층을 포함하는 반도체 적층체를 준비하는 (가)단계;
    상기 반도체 적층체의 최상부층에 형성된 n형 반도체층 또는 p형 반도체 상부에 제1제어층을 형성하는 (나)단계;
    상기 제1제어층 상부에 상기 제1제어층에 대해 상대적으로 높은 식각저항성을 가지고, 포토레지스트 또는 감광성 금속-유기물 전구체로 이루어진 제2제어층을 형성하는 (다)단계;
    마스크패터닝 공정에 의해 상기 제2제어층에 제1패턴을 형성하는 (라)단계;
    상기 제2제어층의 제1패턴에 연속되어 상기 제1제어층에 형성되며, 상기 제1패턴에 대해 확장컷(Extension-cut)을 이루는 제2패턴을 형성하는 (마)단계;
    상기 제1제어층의 제2패턴에 의해 상기 반도체 적층체의 최상부층에 표면적 제어 영역을 확보하는 (바)단계;
    상기 제1패턴이 형성된 제2제어층 및 상기 제2패턴이 형성된 제1제어층을 식각 마스크로 하여 식각 공정을 진행하여, 상기 반도체 적층체의 최상부층의 표면적 제어 영역에 표면적 제어 3차원 패턴을 형성하는 (사)단계;
    상기 반도체 적층체로부터 상기 제1제어층 및 제2제어층을 제거하는 (아)단계;를 포함하며,
    상기 (마)단계는,
    상기 (라)단계의 마스크패터닝 공정에서의 현상 공정에 이어서 추가적인 현상 공정을 수행하고, 상기 현상 공정 후 또는 추가적인 현상 공정 후, 상기 제1제어층을 건식 식각 또는 습식 식각하여 상기 확장컷을 더욱 확장시킨 제2패턴을 형성고,
    상기 제1제어층 및 제2제어층의 경화도를 조절하여 상기 표면적 제어 영역의 면적을 조절하는 것을 특징으로 하는 표면적 제어 3차원 패턴을 갖는 구조체를 이용한 고출력 발광 다이오드의 제조 방법.
  16. 제 15항에 있어서, 상기 제1제어층과 제2제어층의 식각저항성비가 1 : 1.1~10인 것을 특징으로 하는 표면적 제어 3차원 패턴을 갖는 구조체를 이용한 고출력 발광 다이오드의 제조 방법.
  17. 삭제
  18. 제 15항에 있어서, 상기 포토레지스트는,
    Si(Silicon) 또는 금속산화물(Metal Oxide) 나노입자(Nanoparticle)가 포함하는 것을 특징으로 하는 표면적 제어 3차원 패턴을 갖는 구조체를 이용한 고출력 발광 다이오드의 제조 방법.
  19. 삭제
  20. 삭제
  21. 제 15항에 있어서, 상기 제1제어층의 제2패턴의 면적은,
    상기 현상 공정 중 현상 시간, 현상 온도, 상기 제1제어층의 경화도 중 어느 하나 이상에 의해 제어되는 것을 특징으로 하는 표면적 제어 3차원 패턴을 갖는 구조체를 이용한 고출력 발광 다이오드의 제조 방법.
  22. 제 15항에 있어서, 상기 (바)단계는,
    상기 (마)단계의 확장컷을 이루는 제2패턴의 면적 변화를 통하여 상기 표면적 제어 영역의 크기가 조절되는 것을 특징으로 하는 표면적 제어 3차원 패턴을 갖는 구조체를 이용한 고출력 발광 다이오드의 제조 방법.
  23. 제 15항에 있어서, 상기 (사)단계의 식각 공정은,
    건식 식각 공정 또는 습식 식각 공정과 같은 단일 식각 공정,
    건식 식각 공정 후 습식 식각 공정 또는 습식 식각 공정 후 건식 식각 공정과 같은 복합 식각 공정 중 어느 하나로 구현되는 것을 특징으로 하는 표면적 제어 3차원 패턴을 갖는 구조체를 이용한 고출력 발광 다이오드의 제조 방법.
  24. 제 15항에 있어서, 상기 (사)단계의 표면적 제어 3차원 패턴에,
    상기 반도체 적층체의 최상부층 보다 상대적으로 굴절률이 낮은 물질을 단층 또는 다층으로 증착하여 굴절률 제어층을 형성하는 것을 특징으로 하는 표면적 제어 3차원 패턴을 갖는 구조체를 이용한 고출력 발광 다이오드의 제조 방법.
  25. 제 24항에 있어서, 상기 굴절률 제어층이 다층으로 증착되는 경우, 상기 반도체 적층체의 최상부층에서 부터 굴절률이 높은 물질부터 낮은 물질로 증착되는 것을 특징으로 하는 표면적 제어 3차원 패턴을 갖는 구조체를 이용한 고출력 발광 다이오드의 제조 방법.
  26. 제 24항에 있어서, 상기 굴절률 제어층은,
    금속, 금속산화물, 불화물, 인화물, 질화물 및 황화물 중 어느 하나 이상을 선택하여 박막으로 증착되는 것을 특징으로 하는 표면적 제어 3차원 패턴을 갖는 구조체를 이용한 고출력 발광 다이오드의 제조 방법.
  27. 제 15항, 제 16항, 제 18항, 제 21항 내지 제 26항 중 어느 한 항에 있어서, 상기 표면적 제어 3차원 패턴을 갖는 구조체를 이용한 고출력 발광 다이오드의 제조 방법에 의한 고출력 발광 다이오드는,
    표면적 제어 영역이 확보된 반도체 적층체;
    상기 표면적 제어 영역에 형성되며, 상기 반도체 적층체의 표면적을 1차로 확장시키는 1차패턴, 상기 1차패턴에 중첩되어 상기 반도체 적층체의 표면적을 2차로 확장시키는 2차패턴으로 이루어진 표면적 제어 3차원 패턴;을 포함하여 이루어진 것을 특징으로 하는 표면적 제어 3차원 패턴을 갖는 구조체를 이용한 고출력 발광 다이오드.
KR1020190172598A 2019-12-23 2019-12-23 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법, 이에 의한 구조체 그리고 그 구조체를 이용한 고출력 발광 다이오드의 제조방법 및 그 발광 다이오드 KR102271162B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190172598A KR102271162B1 (ko) 2019-12-23 2019-12-23 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법, 이에 의한 구조체 그리고 그 구조체를 이용한 고출력 발광 다이오드의 제조방법 및 그 발광 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190172598A KR102271162B1 (ko) 2019-12-23 2019-12-23 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법, 이에 의한 구조체 그리고 그 구조체를 이용한 고출력 발광 다이오드의 제조방법 및 그 발광 다이오드

Publications (1)

Publication Number Publication Date
KR102271162B1 true KR102271162B1 (ko) 2021-07-01

Family

ID=76859838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190172598A KR102271162B1 (ko) 2019-12-23 2019-12-23 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법, 이에 의한 구조체 그리고 그 구조체를 이용한 고출력 발광 다이오드의 제조방법 및 그 발광 다이오드

Country Status (1)

Country Link
KR (1) KR102271162B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220169044A (ko) * 2021-06-17 2022-12-27 (재)한국나노기술원 금속 나노체 또는 양자점이 포함된 비대칭도 조절이 가능한 표면 제어 구조체 형성방법 및 이에 의해 형성된 표면 제어 구조체 그리고 이를 이용한 광전소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090073949A (ko) * 2007-12-31 2009-07-03 주식회사 에피밸리 3족 질화물 반도체 발광소자를 제조하는 방법
KR20140078179A (ko) * 2012-12-17 2014-06-25 (재)한국나노기술원 반도체 발광 다이오드 소자의 표면 요철 형성 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090073949A (ko) * 2007-12-31 2009-07-03 주식회사 에피밸리 3족 질화물 반도체 발광소자를 제조하는 방법
KR20140078179A (ko) * 2012-12-17 2014-06-25 (재)한국나노기술원 반도체 발광 다이오드 소자의 표면 요철 형성 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220169044A (ko) * 2021-06-17 2022-12-27 (재)한국나노기술원 금속 나노체 또는 양자점이 포함된 비대칭도 조절이 가능한 표면 제어 구조체 형성방법 및 이에 의해 형성된 표면 제어 구조체 그리고 이를 이용한 광전소자
KR102600628B1 (ko) 2021-06-17 2023-11-09 (재)한국나노기술원 금속 나노체 또는 양자점이 포함된 비대칭도 조절이 가능한 표면 제어 구조체 형성방법 및 이에 의해 형성된 표면 제어 구조체 그리고 이를 이용한 광전소자

Similar Documents

Publication Publication Date Title
JP5255082B2 (ja) 発光ダイオード
EP2664430B1 (en) Method for producing mold for fine pattern transfer, method for producing diffraction grating using same, and method for manufacturing organic el element which comprises the diffraction grating
AU2014294412B2 (en) Method for manufacturing substrate having textured structure
CN102239539B (zh) 制造衬底的方法
JP5255081B2 (ja) 三次元ナノ構造体アレイ及びその製造方法
TWI528584B (zh) 製造供高效率氮化物系發光二極體用之奈米圖案化基材之方法
US20080143015A1 (en) Method of fabricating porous AIO2 mold having sub-micro structure
US9461198B2 (en) Backside transparent substrate roughening for UV light emitting diode
US8697460B2 (en) Methods for pattering an epitaxial substrate and forming a light-emitting diode with nano-patterns
Huang et al. Enhanced light extraction efficiency of GaN-based hybrid nanorods light-emitting diodes
JP6548024B2 (ja) 凹凸構造を含む基板の製造方法及び半導体発光素子の製造方法
An et al. Increased light extraction from vertical GaN light-emitting diodes with ordered, cone-shaped deep-pillar nanostructures
TW201405866A (zh) 製造供高效率氮化物系發光二極體用之奈米圖案化基材之方法
KR102271162B1 (ko) 표면적 제어 3차원 패턴을 이용한 구조체 형성 방법, 이에 의한 구조체 그리고 그 구조체를 이용한 고출력 발광 다이오드의 제조방법 및 그 발광 다이오드
KR20150119180A (ko) 발광 디바이스 및 발광 디바이스를 제조하기 위한 방법
Khokhar et al. Nanofabrication of gallium nitride photonic crystal light-emitting diodes
US20100055620A1 (en) Nanostructure fabrication
KR100957570B1 (ko) 고효율 발광 다이오드용 기판의 제조방법
TWI415292B (zh) Light emitting element having a nanometer stripe structure and a method of manufacturing the same
KR102468450B1 (ko) 표면 제어 3차원 구조체 형성방법, 이에 의해 형성된 표면 제어 3차원 구조체 그리고 이를 이용한 광전소자
JP2008226962A (ja) 半導体発光素子およびその製造方法
KR102543615B1 (ko) 비대칭도 조절이 가능한 표면 제어 구조체 형성방법, 이에 의해 형성된 표면 제어 구조체 그리고 이를 이용한 광전소자
KR102467610B1 (ko) 표면 제어 3차원 나노구조체 형성방법, 이에 의해 형성된 표면 제어 3차원 나노구조체 그리고 이를 이용한 광전소자
KR101471089B1 (ko) 다층의 광결정층을 갖는 발광소자 및 그 제조방법
US9812322B2 (en) Sapphire substrate with patterned structure

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant