KR102269731B1

KR102269731B1 - 차동 앰프

Info

Publication number: KR102269731B1
Application number: KR1020190061040A
Authority: KR
Inventors: 노부히로 오다이라
Original assignee: 윈본드 일렉트로닉스 코포레이션
Priority date: 2019-05-24
Filing date: 2019-05-24
Publication date: 2021-06-28
Also published as: KR20200135652A

Abstract

입력/출력 전압 변환 곡선의 엇갈림을 감소하여, 출력 전압 오차를 축소할 수 있는 차동 앰프를 제공한다. 본 발명의 차동 앰프는, 제1 입력 전압, 제2 입력 전압 및 제1 전류에 근거해 유입되는 제2 전류 및 제3 전류를 조정하는 차동 입력 회로와, 제1 기준 전압에 근거해 제1 전류를 발생하는 제1 전류원 회로와, 제4 전류에 근거해 제5 전류를 생성하는 커런트 미러 회로와, 제2 기준 전압에 근거해 제6 전류 및 제7 전류를 생성하는 제2 전류원 회로와, 커런트 미러 회로와 접지 단자와의 사이에 접속되는 저항 회로를 포함하고, 상기 차동 앰프는, 출력 전압 오차를 축소할 수 있다.

Description

차동 앰프{DIFFERENTIAL AMPLIFIER}

본 발명은, 차동 앰프에 관한 것으로, 특히 캐스코드(Cascode) 접속형 차동 앰프에 관한 것이다.

캐스코드 접속형 차동 앰프는, 넓은 입력 및 출력 전압의 범위를 가지는 등의 이점에 의해 유니티 게인 버퍼(Unity Gain Buffer)에 넓게 응용되고 있고, 저항 변환기, 전압 레귤레이터 또는 콤퍼레이터 등의 회로의 실현에 이용되고 있다. 도 4a는, 종래 기술의 캐스코드 접속형 차동 앰프(400)를 도시한 회로 설명도이고, 여기서, Vin1, Vin2, Vout 및 VDD는, 각각 제1 입력 전압, 제2 입력 전압, 출력 전압 및 전원 전압을 나타내고, 도 4b는, 캐스코드 접속형 차동 앰프(400)의 제1/제2 입력 전압의 차와 출력 전압의 전압 변환 곡선을 나타낸다. 캐스코드 접속형 차동 앰프(400) 내의 트랜지스터 및 저항 등의 소자의 비이상적(非理想的) 특성, 예를 들면, 반도체 프로세스 오차 등 때문에, 상기 전압 변환 곡선에 엇갈림을 발생시키고, 상기 전압 변환 곡선의 엇갈림은, 출력 전압 오차(+Verr1) 및 출력 전압 오차(-Verr1)를 초래한다.

본 발명은, 입력/출력 전압 변환 곡선의 엇갈림을 감소하여, 출력 전압 오차를 축소할 수 있는 차동 앰프를 제공한다.

본 발명의 일실시예에서는, 제1 입력 전압, 제2 입력 전압 및 제1 전류에 근거해 유입되는 제2 전류 및 제3 전류를 조정하는 차동 입력 회로와, 상기 차동 입력 회로와 접지 단자와의 사이에 결합되어, 제1 기준 전압에 근거해 상기 제1 전류를 생성하는 제1 전류원 회로와, 출력 단자와 상기 접지 단자와의 사이에 결합되어, 제4 전류에 근거해 제5 전류를 생성하는 커런트 미러 회로(current mirror circuit)와, 전원 단자와 상기 출력 단자와의 사이에 결합되어, 제2 기준 전압에 근거해 제6 전류 및 제7 전류를 생성하고, 상기 제6 전류의 제1 부분은, 상기 차동 입력 회로(differential input circuit)에 유입되어 상기 제2 전류를 형성하고, 상기 제6 전류의 제2 부분은, 상기 출력 단자에 유입되고, 상기 제7 전류의 제1 부분은, 상기 차동 입력 회로에 유입되어 상기 제3 전류를 형성하고, 상기 제7 전류의 제2 부분은, 상기 커런트 미러 회로에 유입되어 상기 제4 전류를 형성하는 제2 전류원 회로(second current source circuit)와, 상기 커런트 미러 회로와 상기 접지 단자와의 사이에 결합되는 저항 회로를 포함하는 차동 앰프를 제공한다.

상기에 근거해, 본 발명에 따른 차동 앰프는, 입력/출력 전압 변환 곡선의 엇갈림을 감소시켜, 출력 전압 오차를 축소할 수 있고, 따라서, 고정밀의 전압 검출기 또는 전압 콤퍼레이터 등의 회로에 응용할 수 있다.

도 1은 본 발명의 일실시예의 차동 앰프를 도시한 회로도이다.
도 2는, 도 1에 도시한 차동 앰프의 입력/출력 전압 변환 곡선도이다.
도 3은, 도 1에 도시한 차동 앰프의 입력/출력 전압의 난수 통계 분석도이다.
도 4a는, 종래 기술의 차동 앰프의 설명도이다.
도 4b는, 도 4a에 도시한 차동 앰프의 입력/출력 전압 변환 곡선도이다.

본 발명의 상기 특징 및 이점을 알기 쉽게 하기 위해, 실시예를 들어 도면에 맞춰서 이하대로 상세를 설명한다.

이하, 도면을 참조하면서 본 발명의 실시 형태에 대해 설명한다.

도 1은, 본 발명의 실시예의 차동 앰프(100)를 도시한 회로도이다.

본 실시예의 차동 앰프(100)는, 접지 단자(101)와, 제1 입력 단자(109) 및 제2 입력 단자(110)를 포함한 차동 입력 회로(102)와, 제1 전류원 회로(103)와, 커런트 미러 회로(104)와, 제2 전류원 회로(105)와, 저항 회로(106)와, 전원 단자(107)와, 출력 단자(108)를 포함한다.

도 1에 도시한 것처럼, 상기 소자의 접속 관계는, 다음과 같다. 차동 입력 회로(102)의 제1 입력 단자(109)의 입력은, 제1 입력 전압(Vin1)이며, 차동 입력 회로(102)의 제2 입력 단자(110)의 입력은, 제2 입력 전압(Vin2)이고, 제1 전류원 회로(103)의 제1 단자는, 차동 입력 회로(102)의 공통 소스 단자에 접속되고, 제1 전류원 회로(103)의 제2 단자는, 접지 단자(101)에 접속되고, 제1 전류원 회로(103)의 제1 제어 단자의 입력은, 제1 기준 전압(Vref1)이며, 제1 전류원 회로(103)의 제2 제어 단자의 입력은, 제3 기준 전압(Vref3)이고, 차동 입력 회로(102)의 제1 출력 단자 및 차동 입력 회로(102)의 제2 출력 단자는, 제2 전류원 회로(105)에 결합되고, 제2 전류원 회로(105)의 제1 제어 단자의 입력은, 제2 기준 전압(Vref2)이며, 제2 전류원 회로(105)의 제2 제어 단자의 입력은, 제4 기준 전압(Vref4)이고, 커런트 미러 회로(104)는, 제2 전류원 회로(105) 및 저항 회로(106)에 결합되고, 커런트 미러 회로(104)의 제어 단자의 입력은, 제3 기준 전압(Vref3)이고, 저항 회로(106)는, 접지 단자(101)에 결합되고, 출력 단자(Vout)는, 제2 전류원 회로(105) 및 커런트 미러 회로(104)의 사이에 결합되고, 접지 단자(101)의 입력은, 그라운드 전압이며, 전원 단자(107)의 입력은, 전원 전압(VDD)이다.

또한, 차동 앰프(100)의 각 소자의 사이즈는, 좌우 대칭의 방식으로 설계되고, 즉, 트랜지스터(M1)의 사이즈가 트랜지스터(M2)의 사이즈와 동일하고, 트랜지스터(M9)의 사이즈가 트랜지스터(M10)의 사이즈와 동일하고, 트랜지스터(M11)의 사이즈가 트랜지스터(M12)의 사이즈와 동일하고, 트랜지스터(M7)의 사이즈가 트랜지스터(M8)의 사이즈와 동일하고, 사이즈 트랜지스터(M5)의 사이즈가 트랜지스터(M6)의 사이즈와 동일하고, 저항(R1)의 사이즈가 저항(R2)의 사이즈와 동일해지도록 설계된다.

이하, 상기와 같은 구성의 차동 앰프(100)의 동작에 대해 설명한다.

도 1을 참조하고, 이하, 차동 앰프(100)가 프로세스의 엇갈림 등의 비이상적 영향이 없는 것으로 가정한다. 제2 전류원 회로(105)의 P형 트랜지스터(M9) 및 P형 트랜지스터(M10)는, 제2 기준 전압(Vref2)에 근거해, 제6 전류(I6) 및 제7 전류(I7)를 생성하고, 제6 전류(I6)의 제1 부분은, 차동 입력 회로(102)에 유입되어 제2 전류(I2)를 형성하고, 제7 전류(I7)의 제1 부분은, 차동 입력 회로(102)에 유입되어 제3 전류(I3)를 형성하고, 제2 전류(I2) 및 제3 전류(I3)는, 제1 전류원 회로(103)에 유입되고, 제2 전류(I2) 및 제3 전류(I3)의 합은, 제1 전류(I1)를 형성한다. 차동 입력 회로(102)의 특성에 의해, 제1 입력 전압(Vin1)이 제2 입력 전압(Vin2)과 동일할 때, 제2 전류(I2)가 제3 전류(I3)와 동일하고, 제1 입력 전압(Vin1)이 제2 입력 전압(Vin2) 보다 클 때, 제2 전류(I2)가 증가하여 제3 전류(I3)가 감소하고, 제1 입력 전압(Vin1)이 제2 입력 전압(Vin2) 보다 작을 때, 제2 전류(I2)가 감소하여 제3 전류(I3)가 증가한다. 제7 전류(I7)의 제2 부분이 커런트 미러 회로(104)에 유입되어 제4 전류(I4)를 형성하고, 제4 전류(I4)가 N형 트랜지스터(M5)에 유입된 후, N형 트랜지스터(M5)의 게이트 및 소스에 전위차(Vgs5)가 형성되고, 전위차(Vgs5)는, N형 트랜지스터(M6)의 게이트 및 소스의 전위차(Vgs6)와 동일하고, 따라서, 제5 전류(I5)는, 제4 전류(I4)와 동일하다.

도 1 및 도 2를 참조하고, 차동 앰프(100)가 비이상적 영향이 없는 경우, 제1 입력 전압(Vin1)이 제2 입력 전압(Vin2)과 동일할 때, 제2 전류(I2)가 제3 전류(I3)와 동일하고, 제7 전류(I7)가 제6 전류(I6)와 동일하고, 제4 전류(I4)가 제5 전류(I5)와 동일하고, 따라서, 출력 전압(Vout)은, 실질적으로 전원 전압(VDD)의 절반과 동일하다.

제2 입력 전압(Vin2)이 제1 입력 전압(Vin1) 보다 클 때, 차동 입력 회로(102)의 특성에 의해 제2 전류(I2)가 감소하여 제3 전류(I3)가 증가하고, 제4 전류(I4) 및 제5 전류(I5)가 감소하고, 제6 전류(I6) 내의 트랜지스터(M12)에 유입되는 전류가 증가하고, 따라서, 출력 전압(Vout)이 상승한다.

반대로, 제2 입력 전압(Vin2)이 제1 입력 전압(Vin1) 보다 작을 때, 차동 입력 회로(102)의 특성에 의해 제2 전류(I2)가 증가하여 제3 전류(I3)가 감소하고, 제4 전류(I4) 및 제5 전류(I5)가 증가하고, 제6 전류(I6) 내의 트랜지스터(M12)에 유입되는 전류가 감소하고, 따라서, 출력 전압(Vout)이 저하한다.

그렇지만, 반도체 프로세스 등의 비이상적 영향 등의 요소에 의해, 제4 전류(I4)가 제5 전류(I5)와 동일하지 않고, 제1 입력 전압(Vin1)이 제2 입력 전압(Vin2)과 동일해질 때, 출력 전압(Vout)은, 오차를 발생해 실질적으로는 전원 전압(VDD)의 절반과 동일하지 않게 된다. 예를 들면, 제1 입력 전압(Vin1)이 제2 입력 전압(Vin2)과 동일할 때, 제4 전류(I4)가 제5 전류(I5) 보다 크면, 출력 전압(Vout)에 대해 출력 전압 오차(+Verr2)를 발생시키고, 반대로, 제1 입력 전압(Vin1)이 제2 입력 전압(Vin2)과 동일할 때, 제4 전류(I4)가 제5 전류(I5) 보다 작으면, 출력 전압(Vout)에 대해 출력 전압 오차(-Verr2)를 발생시키고, 출력 전압 오차(+Verr2) 및 출력 전압 오차(-Verr2)는, 도 2에 도시한 것처럼, 차동 앰프(100)의 입력/출력 전압 변환 곡선도에서 엇갈림을 생기게 한다.

주의해야 할 것으로서, 도 1의 저항(R1)과 저항(R2)은, 출력 전압 오차(+Verr2) 및 출력 전압 오차(-Verr2)의 크기를 감소시킬 수 있고, 예를 들면, 제1 입력 전압(Vin1)이 제2 입력 전압(Vin2)과 동일한 경우, 제4 전류(I4)가 제5 전류(I5) 보다 크면, 저항(R1) 및 저항(R2)의 존재에 의해, N형 트랜지스터(M5)의 소스 전압은, N형 트랜지스터(M6)의 소스 전압 보다 높고, 즉, 전압차(Vgs5)＜전압차(Vgs6)이고, 제4 전류(I4)가 억제되어, 제4 전류(I4)와 제5 전류(I5)와의 차이가 축소하고, 그에 따라 출력 전압 오차(+Verr2)가 축소한다. 반대로, 제4 전류(I4)가 제5 전류(I5) 보다 작으면, 저항(R1)과 저항(R2)의 존재에 의해, N형 트랜지스터(M6)의 소스 전압은, N형 트랜지스터(M5)의 소스 전압 보다 높아지고, 즉, 전압차(Vgs6)＜전압차(Vgs5)가 되고, 제5 전류(I5)가 억제되어, 제4 전류(I4)와 제5 전류(I5)와의 차이가 축소하고, 그에 따라, 출력 전압 오차(-Verr2)가 축소한다.

도 3은, 차동 앰프(100)의 저항(R1/R2)을 가지는 경우와 저항(R1/R2)을 가지지 않는 경우의 입력/출력 전압의 난수 통계학 해석도이며, 횡축은, 제2 입력 전압(Vin2)으로부터 제1 입력 전압(Vin1)을 뺀 값을 나타내고, 종축은, 출력 전압(Vout)이 전원 전압(VDD)의 절반과 동일해지는 상황의 발생 빈도를 나타내고, 도 3에서 알 수 있듯이, 차동 앰프(100)가 저항(R1/R2)을 가지는 경우의 통계 분포는, 저항(R1/R2)을 가지지 않는 경우의 통계 분포 보다 제2 입력 전압(Vin2)이 제1 입력 전압(Vin1)과 동일한 상황에 집중하고, 다시 말하면, 차동 앰프(100)가 저항(R1/R2)을 가지는 경우, 출력 전압 오차를 감소할 수 있다.

상기를 종합하여, 본 발명이 기재하는 차동 앰프는, 입력/출력 전압 변환 곡선의 엇갈림을 감소하고, 그에 따라 출력 전압 오차를 축소할 수 있고, 따라서, 고정밀도의 전압 검출기 또는 전압 콤퍼레이터 등을 필요로 하는 회로에 응용할 수 있다.

본 발명은, 상기와 같이 실시예를 개시했지만, 이는 본 발명을 한정하기 위한 것이 아니고, 당업자는, 본 발명의 정신(精神) 및 범위에서 벗어나지 않고, 약간의 변경 및 수식(修飾)을 실시할 수 있고, 그러므로 본 발명의 보호 범위는, 후술하는 특허 청구의 범위가 정의하는 것을 기준으로 한다.

본 발명의 차동 앰프는, 입력/출력 전압 변환 곡선의 엇갈림을 감소하여, 출력 전압 오차를 감소할 수 있고, 따라서, 고정밀도의 전압 검출기 또는 전압 콤퍼레이터 등을 필요로 하는 회로에 응용할 수 있다.

100: 차동 앰프
101: 접지 단자
102: 차동 입력 회로
103: 제1 전류원 회로
104: 커런트 미러 회로
105: 제2 전류원 회로
106: 저항 회로
107: 전원 단자
108: 출력 단자
109: 제1 입력 단자
110: 제2 입력 단자
VDD: 전원 전압
Vref1: 제1 기준 전압
Vref2: 제2 기준 전압
Vref3: 제3 기준 전압
Vref4: 제4 기준 전압
Vgs5, Vgs6: 전압차
Vin1: 제1 입력 전압
Vin2: 제2 입력 전압
Vout: 출력 전압
+Verr1, +Verr2, -Verr1, -Verr2: 출력 전압 오차
M1~M12: 트랜지스터
R1~R2: 저항
I1~I7: 전류

Claims

제1 입력 전압, 제2 입력 전압 및 제1 전류에 근거해 유입되는 제2 전류 및 제3 전류를 조정하는 차동 입력 회로와,
상기 차동 입력 회로와 접지 단자와의 사이에 결합되어, 제1 기준 전압에 근거해 상기 제1 전류를 생성하는 제1 전류원 회로와,
출력 단자와 상기 접지 단자와의 사이에 결합되어, 제4 전류에 근거해 제5 전류를 생성하는 커런트 미러 회로와,
전원 단자와 상기 출력 단자와의 사이에 결합되어, 제2 기준 전압에 근거해 제6 전류 및 제7 전류를 생성하고, 상기 제6 전류의 제1 부분은, 상기 차동 입력 회로에 유입되어 상기 제2 전류를 형성하고, 상기 제6 전류의 제2 부분은, 상기 출력 단자에 유입되고, 상기 제7 전류의 제1 부분은, 상기 차동 입력 회로에 유입되어 상기 제3 전류를 형성하고, 상기 제7 전류의 제2 부분은, 상기 커런트 미러 회로에 유입되어 상기 제4 전류를 형성하는 제2 전류원 회로와,
상기 커런트 미러 회로와 상기 접지 단자와의 사이에 결합되는 저항 회로
를 포함하는 차동 앰프.
제1항에 있어서,
상기 차동 입력 회로는,
상기 제1 입력 전압에 의해 제어되고, 제1 단자에 상기 제2 전류가 유입되는 제1 트랜지스터와,
상기 제2 입력 전압에 의해 제어되고, 제1 단자에 상기 제3 전류가 유입되는 제2 트랜지스터
를 포함하는 차동 앰프.
제1항 또는 제2항에 있어서,
상기 제1 전류원 회로는,
상기 제1 기준 전압에 의해 제어되고, 상기 제1 전류를 생성하는 제3 트랜지스터
를 포함하는 차동 앰프.
제3항에 있어서,
상기 제1 전류원 회로는,
상기 제3 트랜지스터에 직렬 접속되는 제4 트랜지스터
를 더 포함하는 차동 앰프.
제1항 또는 제2항에 있어서,
상기 커런트 미러 회로는,
제1 단자에 상기 제4 전류가 유입되는 제5 트랜지스터와,
제어단이 상기 제5 트랜지스터의 제어단에 접속되는 제6 트랜지스터
를 포함하는 차동 앰프.
제5항에 있어서,
상기 커런트 미러 회로는,
상기 제5 트랜지스터에 직렬 접속되고, 제1 단자가 상기 제5 트랜지스터의 제어단에 접속되는 제7 트랜지스터와,
상기 제6 트랜지스터에 직렬 접속되고, 제어단이 상기 제7 트랜지스터의 제어단에 접속되는 제8 트랜지스터
를 더 포함하는 차동 앰프.
제1항 또는 제2항에 있어서,
상기 제2 전류원 회로는,
상기 제2 기준 전압에 의해 제어되고, 상기 제7 전류를 생성하는 제9 트랜지스터와,
상기 제2 기준 전압에 의해 제어되고, 상기 제6 전류를 생성하는 제10 트랜지스터
를 포함하는 차동 앰프.
제7항에 있어서,
상기 제2 전류원 회로는,
상기 제9 트랜지스터에 직렬 접속되는 제11 트랜지스터와,
상기 제10 트랜지스터에 직렬 접속되고, 제어단이 상기 제11 트랜지스터의 제어단에 접속되는 제12 트랜지스터
를 더 포함하는 차동 앰프.
제1항 또는 제2항에 있어서,
상기 저항 회로는,
일단이 상기 커런트 미러 회로에 접속되고, 타단이 상기 접지 단자에 접속되는 제1 저항과,
일단이 상기 커런트 미러 회로에 접속되고, 타단이 상기 접지 단자에 접속되는 제2 저항
을 포함하는 차동 앰프.