KR102268592B1 - Method of aligning chip part - Google Patents
Method of aligning chip part Download PDFInfo
- Publication number
- KR102268592B1 KR102268592B1 KR1020190056791A KR20190056791A KR102268592B1 KR 102268592 B1 KR102268592 B1 KR 102268592B1 KR 1020190056791 A KR1020190056791 A KR 1020190056791A KR 20190056791 A KR20190056791 A KR 20190056791A KR 102268592 B1 KR102268592 B1 KR 102268592B1
- Authority
- KR
- South Korea
- Prior art keywords
- sidewall
- chip component
- magnet
- dimension
- ceramic body
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000005415 magnetization Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 10
- 230000004308 accommodation Effects 0.000 claims description 7
- 239000000696 magnetic material Substances 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 description 99
- 239000003985 ceramic capacitor Substances 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 5
- 229910001172 neodymium magnet Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229920001342 Bakelite® Polymers 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000004637 bakelite Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- -1 rare earth compound Chemical class 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/02—Feeding of components
- H05K13/028—Simultaneously loading a plurality of loose objects, e.g. by means of vibrations, pressure differences, magnetic fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
내부전극의 방향이 바닥면과 직교하는 방향을 향하도록, 칩 부품을 정렬시킬 때의 정렬률을 향상시킨다.
길이 방향의 치수(L1)가 폭 방향의 치수(W1) 및 두께 방향의 치수(T1)보다도 긴 대략 직방체 형상을 가지며, 자성체이면서 길이 방향 및 폭 방향에 의해 규정되는 면과 평행한 내부전극을 포함한 칩 부품의 정렬 방법은, 바닥면과 제1 측벽과 제2 측벽과 제3 측벽을 가지며, 대향하는 제1 측벽과 제2 측벽 사이의 거리가, 칩 부품의 폭 방향 및 두께 방향에 의해 규정되는 면의 대각선의 치수 이상이면서, 상기 치수(L1) 이하인 수용 공간에 칩 부품을 수용하는 공정과, 수용 공간에 수용된 칩 부품에 대하여 자석을 상대적으로 이동시키는 공정을 포함한다. 칩 부품에 대하여 자석을 상대적으로 이동시킬 때의 착자 방향은 칩 부품의 길이 방향에 대하여 0° 이상 90° 미만의 범위이다. The alignment rate when aligning the chip components is improved so that the direction of the internal electrodes is perpendicular to the bottom surface.
It has a substantially rectangular parallelepiped shape in which the dimension L1 in the longitudinal direction is longer than the dimension W1 in the width direction and the dimension T1 in the thickness direction. A chip component alignment method has a bottom surface, a first sidewall, a second sidewall, and a third sidewall, wherein the distance between the first and second sidewalls facing each other is defined by a width direction and a thickness direction of the chip component The method includes a step of accommodating the chip component in an accommodating space having a dimension greater than or equal to the diagonal of the surface and equal to or less than the dimension L1, and a step of relatively moving a magnet with respect to the chip component accommodated in the accommodating space. The magnetization direction at the time of moving a magnet relatively with respect to a chip component is the range of 0 degrees or more and less than 90 degrees with respect to the longitudinal direction of a chip component.
Description
본 발명은 칩 부품을 정렬시키는 방법에 관한 것이다.The present invention relates to a method for aligning chip components.
내부전극을 가지며, 대략 직방체 형상을 가지는 칩 부품에 대해, 내부전극이 소정의 방향을 향하도록 칩 부품을 정렬시키는 방법이 알려져 있다. With respect to a chip component having an internal electrode and having a substantially rectangular parallelepiped shape, a method of aligning the chip component so that the internal electrode faces a predetermined direction is known.
특허문헌 1에는, 평면으로 보았을 때, 칩 부품의 치수보다도 큰 오목 모양의 포켓에 칩 부품을 수용한 상태에서, 포켓의 바닥면과 평행한 방향으로 자석을 이동시킴으로써 내부전극의 방향을 포켓의 바닥면과 직교하는 방향으로 가지런히 하는 방법이 기재되어 있다. 즉, 평판 모양의 내부전극의 방향이 포켓의 바닥면과 평행한 칩 부품에 대하여 자석을 이동시켜 자력선을 내부전극에 작용시키면, 칩 부품이 횡전(橫轉)함으로써 내부전극의 방향이 포켓의 바닥면과 직교하는 방향으로 가지런해진다고 특허문헌 1에는 기재되어 있다. In
그러나 특허문헌 1에 기재된 정렬 방법에서는, 도 1 및 도 2에 나타내는 바와 같이, 칩 부품의 길이 방향에 대한 자석의 착자(着磁) 방향이 90°로 되어 있다. 이 때문에 내부전극의 방향이 포켓의 바닥면과 평행한 칩 부품의 횡전율은 그다지 높지 않고, 칩 부품의 정렬률을 향상시키기 위해서 개선의 여지가 있다. However, in the alignment method described in
본 발명은 상기 과제를 해결하는 것이고, 칩 부품의 정렬률을 향상시킬 수 있는 기술을 제공하는 것을 목적으로 한다.The present invention solves the above problems, and an object of the present invention is to provide a technique capable of improving the alignment rate of chip components.
본 발명의 칩 부품의 정렬 방법은, The method of aligning chip components of the present invention,
길이 방향의 치수(L1)가 폭 방향의 치수(W1) 및 두께 방향의 치수(T1)보다도 긴 대략 직방체 형상을 가지며, 자성체이면서 상기 길이 방향 및 상기 폭 방향에 의해 규정되는 면과 평행한 내부전극을 포함한 칩 부품의 정렬 방법으로서, An internal electrode having a substantially rectangular parallelepiped shape in which the dimension L1 in the longitudinal direction is longer than the dimension W1 in the width direction and the dimension T1 in the thickness direction. As a method of aligning chip components comprising a,
바닥면과, 제1 측벽과, 상기 제1 측벽과 대향하는 제2 측벽과, 상기 제1 측벽을 따른 면과 상기 제2 측벽을 따른 면 사이에 위치하는 제3 측벽을 가지며, 상기 제1 측벽과 상기 제2 측벽 사이의 거리가, 상기 칩 부품의 상기 폭 방향 및 상기 두께 방향에 의해 규정되는 면의 대각선의 치수 이상이면서 상기 길이 방향의 치수(L1) 이하인 수용 공간에 상기 칩 부품을 수용하는 공정과, a bottom surface, a first sidewall, a second sidewall opposite the first sidewall, and a third sidewall positioned between a surface along the first sidewall and a surface along the second sidewall, the first sidewall Accommodating the chip component in an accommodation space in which the distance between the second sidewall and the second sidewall is greater than or equal to a dimension of a diagonal of a surface defined by the width direction and the thickness direction of the chip component and equal to or less than the dimension L1 in the longitudinal direction process and
상기 수용 공간에 수용된 상기 칩 부품에 대하여 자석을 상대적으로 이동시킴으로써, 상기 내부전극의 방향이 상기 바닥면과 직교하는 방향을 향하도록 상기 칩 부품을 정렬시키는 공정을 포함하고, and aligning the chip components so that the direction of the internal electrode faces a direction orthogonal to the bottom surface by relatively moving a magnet with respect to the chip component accommodated in the accommodating space,
상기 칩 부품에 대하여 상기 자석을 상대적으로 이동시킬 때의 착자 방향은, 상기 칩 부품의 상기 길이 방향에 대하여 0° 이상 90° 미만의 범위인 것을 특징으로 한다. The magnetization direction at the time of relatively moving the said magnet with respect to the said chip component is the range of 0 degree or more and less than 90 degree with respect to the said longitudinal direction of the said chip component, It is characterized by the above-mentioned.
상기 수용 공간은 상기 제3 측벽과 대향하는 제4 측벽을 추가로 포함하고 있어도 된다. The said accommodation space may further contain the 4th side wall which opposes the said 3rd side wall.
상기 수용 공간은 기판에 마련되어 있는 오목부이어도 된다. The accommodating space may be a recess provided in the board|substrate.
상기 수용 공간에 상기 칩 부품을 수용한 후, 상기 수용 공간의 상방을 덮도록 뚜껑을 덮는 공정을 추가로 포함하고, After accommodating the chip component in the accommodating space, further comprising a step of covering a lid so as to cover an upper portion of the accommodating space,
상기 뚜껑을 덮은 상태에서, 상기 바닥면으로부터 상기 뚜껑의 내면까지의 거리는, 상기 칩 부품의 상기 폭 방향 및 상기 두께 방향에 의해 규정되는 면의 대각선의 치수 이상이어도 된다. In the state in which the lid is covered, the distance from the bottom surface to the inner surface of the lid may be greater than or equal to the dimension of the diagonal of the surface defined by the width direction and the thickness direction of the chip component.
상기 뚜껑을 덮은 상태에서, 상기 바닥면으로부터 상기 뚜껑의 내면까지의 거리는, 상기 칩 부품의 상기 길이 방향의 치수(L1) 이하이어도 된다. In the state in which the lid is covered, the distance from the bottom surface to the inner surface of the lid may be equal to or less than the dimension L1 in the longitudinal direction of the chip component.
상기 수용 공간에 수용된 상기 칩 부품에 대한 상기 자석의 상대적인 이동 방향은 상기 자석의 착자 방향에 대하여 0° 이상 90° 미만의 방향이어도 된다. The relative movement direction of the magnet with respect to the chip component accommodated in the accommodating space may be a direction of 0° or more and less than 90° with respect to the magnetization direction of the magnet.
상기 수용 공간은 기판에 복수개 마련되어 있고, The accommodating space is provided in a plurality of substrates,
복수개의 상기 수용 공간은 상기 기판의 주면(主面)과 평행한 제1 방향으로 늘어서 있어도 된다. The plurality of accommodating spaces may be arranged in a first direction parallel to the main surface of the substrate.
상기 제1 방향으로 늘어서서 복수개 마련되어 있는 상기 수용 공간은 또한, 상기 기판의 주면과 평행하면서, 상기 제1 방향과 직교하는 제2 방향으로도 늘어서서 복수개 마련되어 있어도 된다. A plurality of the accommodating spaces provided in a row in the first direction may further be provided in a line parallel to the main surface of the substrate and also in a second direction orthogonal to the first direction.
상기 칩 부품은, 상기 두께 방향으로 적층된 복수개의 상기 내부전극을 포함하고 있고, The chip component includes a plurality of the internal electrodes stacked in the thickness direction,
복수개의 상기 내부전극은, 상기 칩 부품의 상기 폭 방향에 대향하는 면인 측면에 노출되어 있어도 된다. The plurality of internal electrodes may be exposed on a side surface of the chip component opposite to the width direction.
상기 바닥면, 상기 제1 측벽, 상기 제2 측벽 및 상기 제3 측벽은 비(非)자성체에 의해 구성되어 있어도 된다. The bottom surface, the first sidewall, the second sidewall, and the third sidewall may be formed of a non-magnetic material.
상기 칩 부품에 대하여 상기 자석을 상대적으로 이동시키는 공정을 복수회 실시해도 된다. You may perform the process of moving the said magnet relatively with respect to the said chip component in multiple times.
상기 칩 부품에 대한 상기 자석을 상대적으로 이동시킬 때의 이동 속도는 100㎜/s 이하로 해도 된다.The moving speed at the time of relatively moving the said magnet with respect to the said chip component is good also as 100 mm/s or less.
본 발명의 칩 부품의 정렬 방법에 의하면, 칩 부품의 길이 방향에 대한 자석의 착자 방향이 0° 이상 90° 미만의 범위가 되도록, 칩 부품에 대하여 자석을 상대적으로 이동시키므로, 내부전극의 방향이 바닥면과 직교하는 방향을 향하고 있지 않은 칩 부품의 회전률이 높아지고, 내부전극의 방향이 바닥면과 직교하는 방향을 향하는 정렬률을 향상시킬 수 있다. According to the aligning method of chip components of the present invention, since the magnet is relatively moved with respect to the chip component so that the magnetization direction of the magnet with respect to the longitudinal direction of the chip component is in the range of 0° or more and less than 90°, the direction of the internal electrode is The rotation rate of the chip component that is not oriented in a direction perpendicular to the bottom surface is increased, and the alignment ratio in which the direction of the internal electrodes is directed in a direction orthogonal to the bottom surface can be improved.
도 1은 적층 세라믹 콘덴서를 구성하는 세라믹 소체의 사시도이다.
도 2는 세라믹 소체의 폭 방향 및 두께 방향에 의해 규정되는 면의 대각선의 치수를 설명하기 위한 도면이다.
도 3은, (a)는 유전체층 상에 배치된 제1 내부전극의 형상을 나타내는 사시도이고, (b)는 유전체층 상에 배치된 제2 내부전극의 형상을 나타내는 사시도이다.
도 4는 팔레트의 형상을 나타내는 평면도이다.
도 5는, (a)는 팔레트에 마련된 오목부의 형상을 나타내는 평면도이고, (b)는 뚜껑을 덮은 상태의 오목부의 측면도이다.
도 6은 뚜껑의 상방에서, 팔레트와 평행한 방향으로 자석을 이동시키는 모습을 나타내는 평면도이다.
도 7은 세라믹 소체에 대하여 자석을 상대적으로 이동시킴으로써, 세라믹 소체를 회전시켜, 내부전극의 방향을 가지런히 하는 공정을 설명하기 위한 도면이다.
도 8은 오목부의 상방에 위치하는 내면 부분이 다른 내면 부분에 대하여, 두께 방향으로 패여 있는 형상의 뚜껑을 이용한 경우의 단면도이다.1 is a perspective view of a ceramic body constituting a multilayer ceramic capacitor;
FIG. 2 is a diagram for explaining the dimension of a diagonal of a surface defined by the width direction and the thickness direction of the ceramic body.
3 is a perspective view showing the shape of the first internal electrode disposed on the dielectric layer (a), and (b) is a perspective view showing the shape of the second internal electrode disposed on the dielectric layer.
4 is a plan view showing the shape of the pallet.
5 : (a) is a top view which shows the shape of the recessed part provided in the pallet, (b) is a side view of the recessed part in the state covered with a lid.
6 is a plan view showing a state in which the magnet is moved in a direction parallel to the pallet from above the lid.
7 is a view for explaining a process of aligning the internal electrodes by rotating the ceramic body by relatively moving the magnet with respect to the ceramic body.
Fig. 8 is a cross-sectional view when a lid having a shape recessed in the thickness direction is used with respect to an inner surface portion having another inner surface portion located above the concave portion.
이하에 본 발명의 실시형태를 나타내어, 본 발명의 특징으로 하는 바를 구체적으로 설명한다. EMBODIMENT OF THE INVENTION Below, embodiment of this invention is shown, and what is characteristic of this invention is demonstrated concretely.
우선 첫째로, 정렬시킬 대상의 칩 부품의 구성에 대해 설명한다. 여기서는 칩 부품의 일례로서 적층 세라믹 콘덴서를 구성하는 세라믹 소체를 들어 설명한다. First, the configuration of the target chip component to be aligned will be described. Here, the ceramic body constituting the multilayer ceramic capacitor will be described as an example of the chip component.
(세라믹 소체) (ceramic body)
도 1은 적층 세라믹 콘덴서를 구성하는 세라믹 소체(10)의 사시도이다. 세라믹 소체(10)는 전체적으로 대략 직방체 형상을 가진다. 1 is a perspective view of a
여기서는, 대략 직방체의 형상을 가지는 세라믹 소체(10)의 가장 긴 변과 평행한 방향을 길이 방향(L)으로 정의한다. 또한, 후술하는 내부전극 (2(2a, 2b))의 적층 방향을 두께 방향(T)으로 정의하고, 길이 방향(L) 및 두께 방향(T) 중 어느 방향에나 직교하는 방향을 폭 방향(W)으로 정의한다. Here, a direction parallel to the longest side of the
세라믹 소체(10)는 길이 방향(L)으로 마주 보는 제1 단면(端面)(11a) 및 제2 단면(11b)과, 두께 방향(T)으로 마주 보는 제1 주면(12a) 및 제2 주면(12b)과, 폭 방향(W)으로 마주 보는 제1 측면(13a) 및 제2 측면(13b)을 가진다. The
세라믹 소체(10)는 모서리부 및 능선부에 라운드형을 띠고 있는 것이 바람직하다. 여기서, 모서리부는 세라믹 소체(10)의 3면이 교차하는 부분이고, 능선부는 세라믹 소체(10)의 2면이 교차하는 부분이다. 상술한 "대략 직방체 형상"에는 모서리부나 능선부를 라운드형으로 한 형상도 포함된다. It is preferable that the
세라믹 소체(10)의 길이 방향(L)의 치수(L1)는 폭 방향(W)의 치수(W1) 및 두께 방향(T)의 치수(T1)보다 길다. 즉, L1>W1 및 L1>T1의 관계가 성립된다. The dimension L1 in the longitudinal direction L of the
예를 들면, 세라믹 소체(10)의 길이 방향(L)의 치수(L1)는 1.1㎜이고, 폭 방향(W)의 치수(W1)는 0.57㎜이며, 두께 방향(T)의 치수(T1)는 0.57㎜이다. 또한, 도 2에 나타내는 바와 같이, 세라믹 소체(10)의 폭 방향(W) 및 두께 방향(T)에 의해 규정되는 면, 즉, 세라믹 소체(10)를 길이 방향(L)으로 보았을 때의 면의 대각선의 치수(D1)는 예를 들면 0.8㎜이다. For example, the dimension L1 in the longitudinal direction L of the
세라믹 소체(10)는 유전체층(1)과 제1 내부전극(2a) 및 제2 내부전극(2b)을 포함한다. 제1 내부전극(2a) 및 제2 내부전극(2b)은 세라믹 소체(10)의 길이 방향(L) 및 폭 방향(W)에 의해 규정되는 면과 평행하게 배치되어 있다. The
도 3(a)는 유전체층(1) 상에 배치된 제1 내부전극(2a)의 형상을 나타내는 사시도이고, 도 3(b)는 유전체층(1) 상에 배치된 제2 내부전극(2b)의 형상을 나타내는 사시도이다. FIG. 3A is a perspective view showing the shape of the first
제1 내부전극(2a)은, 도 3(a)에 나타내는 바와 같이, 평면으로 보았을 때, 십자(十字) 모양의 형상을 가진다. 제1 내부전극(2a)의 대향하는 한 쌍의 단부(端部)(21x, 21y)는 세라믹 소체(10)의 제1 측면(13a) 및 제2 측면(13b)에 각각 인출되어 노출되어 있다. The first
제2 내부전극(2b)은 도 3(b)에 나타내는 바와 같이, 평면으로 보았을 때, 장방형 형상을 가진다. 제2 내부전극(2b)의 대향하는 한 쌍의 단부(22x, 22y)는 세라믹 소체(10)의 제1 단면(11a) 및 제2 단면(11b)에 각각 인출되어 노출되어 있다. The second
제1 내부전극(2a)과 제2 내부전극(2b)은, 두께 방향(T)에서, 유전체층(1)을 사이에 두고 교대로 배치되어 있다. 제1 내부전극(2a)과 제2 내부전극(2b)이 유전체층(1)을 사이에 두고 대향함으로써 용량이 형성되고, 이로써, 콘덴서로서 기능한다. The first
제1 내부전극(2a) 및 제2 내부전극(2b)은 예를 들면, Ni, Cu, Ag, Pd, 및 Au 등의 금속, Ag와 Pd의 합금 등을 함유하고 있다. 제1 내부전극(2a) 및 제2 내부전극(2b)은, 또한 유전체층(1)에 포함되는 세라믹과 동일 조성계의 유전체 입자를 포함하고 있어도 된다. The first
유전체층(1)은 예를 들면, 유전체 세라믹을 주성분으로 하는 재료에 의해 구성되어 있다. 유전체 세라믹의 구체예로는 예를 들면, BaTiO3, CaTiO3, SrTiO3, CaZrO3 등을 들 수 있다. 유전체층(1)에는 예를 들면, Mn 화합물, Mg 화합물, Si 화합물, Co 화합물, Ni 화합물, 희토류 화합물 등의 부성분이 적절히 첨가되어 있어도 된다. The
상술한 구성을 가지는 세라믹 소체(10)를 이용하여, 예를 들면 3단자형 적층 세라믹 콘덴서를 형성할 수 있다. 그와 같은 3단자형 적층 세라믹 콘덴서는, 상술한 세라믹 소체(10)와, 제1 단면(11a)에 형성된 제1 외부전극과, 제2 단면(11b)에 형성된 제2 외부전극과, 세라믹 소체(10)를 주회(周回)하도록, 제1 측면(13a), 제2 측면(13b), 제1 주면(12a) 및 제2 주면(12b)에 형성된 띠 모양의 제3 외부전극을 포함한다. Using the
제1 외부전극은 제1 단면(11a)에 인출된 제2 내부전극(2b)과 전기적으로 접속된다. 제2 외부전극은 제2 단면(11b)에 인출된 제2 내부전극(2b)과 전기적으로 접속된다. 또한, 제3 외부전극은 제1 측면(13a) 및 제2 측면(13b)에 인출된 제1 내부전극(2a)과 전기적으로 접속된다. The first external electrode is electrically connected to the second
(칩 부품의 정렬 방법) (How to align chip parts)
칩 부품의 정렬 방법에 대해 설명한다. 여기서는, 칩 부품이 상술한 구성을 가지는 세라믹 소체(10)인 것으로서 설명한다. A method of aligning the chip components will be described. Here, it is demonstrated that the chip component is the
첫째로, 복수개의 오목부가 마련된 기판으로서의 팔레트와 팔레트 뚜껑을 준비한다. 오목부는 칩 부품이 수용되는 수용 공간을 구성한다. 팔레트 및 뚜껑은 예를 들면, 비자성체의 베이클라이트(Bakelite)에 의해 구성되어 있다. First, a pallet and a pallet lid as a substrate provided with a plurality of recesses are prepared. The concave portion constitutes an accommodation space in which the chip component is accommodated. The pallet and lid are made of, for example, non-magnetic Bakelite.
도 4는 팔레트(40)의 형상을 나타내는 평면도이다. 또한, 도 5(a)는 팔레트(40)에 마련된 오목부(41)의 형상을 나타내는 평면도이고, 도 5(b)는 오목부(41)의 측면도이다. 도 5(b)는 팔레트(40)에 뚜껑(42)을 덮은 상태의 측면도를 나타내고 있다. 4 is a plan view showing the shape of the
팔레트(40)는 전체적으로 평판 모양의 형상을 가지며, 복수개의 오목부(41)을 포함한다. 오목부(41)는, 도 4에 나타내는 바와 같이, 평판 모양의 팔레트(40)의 주면과 평행한 제1 방향(X축 방향)으로 늘어서서 복수개 마련되어 있고, 또한 팔레트(40)의 주면과 평행하면서 제1 방향과 직교하는 제2 방향(Y축 방향)으로도 늘어서서 복수개 마련되어 있다. 단, 팔레트(40)에 마련되어 있는 오목부(41)의 수가 도 4에 나타내는 수에 한정되는 것은 아니다. The
오목부(41)는 바닥면(41a)과 제1 측벽(41b)과 제2 측벽(41c)과 제3 측벽(41d)과 제4 측벽(41e)에 의해 구성되어 있다. 제1 측벽(41b)과 제2 측벽(41c)은 서로 대향하는 위치에 마련되어 있다. 제3 측벽(41d)과 제4 측벽(41e)은 서로 대향하는 위치에 마련되어 있다. 제3 측벽(41d) 및 제4 측벽(41e)은 각각 제1 측벽(41b) 및 제2 측벽(41c)과 직교한다. The
여기서는, 오목부(41)의 바닥면을 구성하는 변 중 가장 긴 변과 평행한 방향, 즉, 제3 측벽(41d)과 제4 측벽(41e)이 대향하는 방향을 오목부(41)의 길이 방향이라고 부른다. 또한, 오목부(41)의 바닥면을 구성하는 변 중 가장 짧은 변과 평행한 방향, 즉, 제1 측벽(41b)과 제2 측벽(41c)이 대향하는 방향을 오목부(41)의 폭 방향이라고 부른다. 또한, 바닥면(41a)과 직교하는 방향을 오목부(41)의 깊이 방향이라고 부른다. Here, the length of the
오목부(41)의 길이 방향의 치수(L2)는 폭 방향의 치수(W2) 및 깊이 방향의 치수(T2)보다 길다. 즉, L2>W2 및 L2>T2의 관계가 성립된다. The dimension L2 in the longitudinal direction of the
오목부(41)의 길이 방향의 치수(L2)는 세라믹 소체(10)의 길이 방향(L)의 치수(L1)보다도 길다. 오목부(41)의 폭 방향의 치수(W2)는 세라믹 소체(10)의 폭 방향(W)의 치수(W1) 및 두께 방향(T)의 치수(T1)보다도 길다. The dimension L2 in the longitudinal direction of the
또한, 오목부(41)의 폭 방향의 치수(W2)는, 세라믹 소체(10)의 폭 방향(W) 및 두께 방향(T)에 의해 규정되는 면의 대각선의 치수(D1)(도 2 참조) 이상이면서, 세라믹 소체(10)의 길이 방향(L)의 치수(L1) 이하이다. In addition, the dimension W2 of the width direction of the recessed
오목부(41)의 상방을 막도록 팔레트(40)에 뚜껑(42)을 덮은 상태에서, 오목부(41)의 바닥면(41a)으로부터 뚜껑(42)의 내면(42a)까지의 거리는, 세라믹 소체(10)의 폭 방향(W) 및 두께 방향(T)에 의해 규정되는 면의 대각선의 치수(D1)(도 2 참조) 이상이다. 본 실시형태에서는, 도 5(b)에 나타내는 바와 같이, 오목부(41)의 바닥면(41a)으로부터 뚜껑(42)의 내면(42a)까지의 거리는 오목부(41)의 깊이 방향의 치수(T2)와 동일하다. The distance from the
또한, 뚜껑(42)을 덮은 상태에서, 오목부(41)의 바닥면(41a)으로부터 뚜껑(42)의 내면(42a)까지의 거리는 세라믹 소체(10)의 길이 방향(L)의 치수(L1) 이하이다. In addition, in the state in which the
세라믹 소체(10)의 치수가 상술한 치수, 즉, 길이 방향(L)의 치수(L1)는 1.1㎜, 폭 방향(W)의 치수(W1)는 0.57㎜, 두께 방향(T)의 치수(T1)는 0.57㎜인 경우, 오목부(41)의 치수의 일례는 이하와 같다. 즉, 오목부(41)의 길이 방향의 치수(L2)는 예를 들면 1.3㎜이고, 폭 방향의 치수(W2)는 예를 들면 0.9㎜이다. 또한, 오목부(41)의 깊이 방향의 치수(T2), 즉, 오목부(41)의 바닥면(41a)으로부터 뚜껑(42)의 내면(42a)까지의 거리는 예를 들면 1.0㎜이다. The dimensions of the
준비한 팔레트(40)의 오목부(41)에 세라믹 소체(10)를 투입한다. 세라믹 소체(10) 및 오목부(41)의 치수가 상술한 관계를 가짐으로써, 오목부(41)에 투입된 세라믹 소체(10)의 제1 단면(11a) 및 제2 단면(11b) 중 한쪽은 오목부(41)의 제3 측벽(41d)과 대향하고, 다른 쪽은 제4 측벽(41e)과 대향한다. The
이어서, 오목부(41)에 수용된 세라믹 소체(10)의 상방을 덮도록, 팔레트(40)의 상부에 뚜껑(42)을 배치한다. Next, a
이어서, 세라믹 소체(10)의 길이 방향(L)에 대한 자석의 착자 방향이 0° 이상 90° 미만의 범위에 있는 상태에서, 오목부(41)에 수용된 세라믹 소체(10)에 대하여 자석을 상대적으로 이동시킨다. 여기서, "세라믹 소체(10)에 대하여 자석을 상대적으로 이동시키는" 방법에는, 팔레트(40)를 움직이지 않고 자석을 이동시키는 방법, 자석을 움직이지 않고 팔레트(40)를 이동시키는 방법, 팔레트(40)와 자석을 모두 이동시키는 방법이 있다. 즉, 상술한 3개의 방법 중 어느 하나의 방법에 의해, 세라믹 소체(10)에 대하여 자석을 상대적으로 이동시키면 된다. Next, in a state in which the magnetization direction of the magnet with respect to the longitudinal direction L of the
본 실시형태에서는 팔레트(40)를 움직이지 않고, 자석을 이동시킨다. 구체적으로는 도 6에 나타내는 바와 같이, 뚜껑(42)의 상방에서, 평판 모양의 팔레트(40)의 주면과 평행한 방향으로 자석(50)을 이동시킨다. 자석(50)은, 팔레트(40)의 모든 오목부(41)에 각각 수용되어 있는 세라믹 소체(10)의 상방을 통과하도록 이동시킨다. In this embodiment, the magnet is moved without moving the
자석(50)은 예를 들면 네오디뮴 자석이다. 도 6에 나타내는 자석(50)은, 평면으로 보았을 때, 장방형 형상을 가지며, 그 착자 방향(자화(磁化) 방향)(K)은 자석(50)의 길이 방향과 직교하는 폭 방향이다. The
상술한 바와 같이, 세라믹 소체(10)에 대하여 상대적으로 자석(50)을 이동시킬 때, 자석(50)의 착자 방향(K)은, 세라믹 소체(10)의 길이 방향(L)에 대하여 0° 이상 90° 미만의 범위에 있다. 즉, 세라믹 소체(10)의 길이 방향(L)과 자석(50)의 착자 방향(K) 사이의 각도(θ)는 0° 이상 90° 미만이다(도 6 참조). 한편, 도 6에서는 세라믹 소체(10)의 길이 방향(L)이 Y축 방향과 일치해 있을 때의 각도(θ)를 나타내고 있다. As described above, when the
세라믹 소체(10)에 대한 자석(50)의 상대적인 이동 방향은, 자석(50)의 착자 방향(K)에 대하여 0° 이상 90° 미만의 방향으로 한다. 본 실시형태에서는 Y축 방향으로 자석(50)을 이동시킨다. 세라믹 소체(10)의 길이 방향(L)이 Y축 방향과 일치해 있을 경우, 자석(50)의 이동 방향과 착자 방향(K) 사이의 각도는, 상술한 세라믹 소체(10)의 길이 방향(L)과 자석(50)의 착자 방향(K) 사이의 각도(θ)와 동일하다. 한편, 세라믹 소체(10)에 대한 자석(50)의 상대적인 이동 방향은 기판으로서의 팔레트(40)의 주면을 따른 방향인 것이 바람직하다. The relative movement direction of the
본 실시형태에서는, 세라믹 소체(10)에 대하여 자석(50)을 상대적으로 이동시킴으로써, 내부전극(2)의 방향이 오목부(41)의 바닥면(41a)과 평행한 방향인 세라믹 소체(10)를 회전시켜서, 내부전극(2)의 방향을 오목부(41)의 바닥면(41a)과 직교하는 방향으로 가지런히 한다. 내부전극(2)의 방향이란, 평판 모양의 내부전극(2)과 평행한 방향이다. In the present embodiment, by relatively moving the
즉, 내부전극(2)의 방향이 오목부(41)의 바닥면(41a)과 평행한 방향인 세라믹 소체(10)(도 7(a) 참조)에 대하여, 자석(50)을 상대적으로 이동시킴으로써, 자석(50)의 자력선을 내부전극(2)에 작용시킨다. 도 7(a)에 나타내는 세라믹 소체(10)의 길이 방향(L)은 Y축 방향이다. That is, the
자석(50)의 자력선을 내부전극(2)에 작용시킴으로써, 도 7(b)에 나타내는 바와 같이, 세라믹 소체(10)의 길이 방향(L)과 평행한 방향의 축을 회전축으로 하여, 세라믹 소체(10)는 회전한다. 그리고 도 7(c)에 나타내는 바와 같이, 내부전극(2)의 방향이 오목부(41)의 바닥면(41a)과 직교하는 방향으로 가지런해진다. By applying the magnetic force line of the
본 실시형태에서의 칩 부품의 정렬 방법에 의하면, 칩 부품인 세라믹 소체(10)의 길이 방향(L)에 대한 자석(50)의 착자 방향(K)이 0° 이상 90° 미만의 범위가 되도록, 세라믹 소체(10)에 대하여 자석(50)을 상대적으로 이동시키므로, 내부전극(2)의 방향이 오목부(41)의 바닥면(41a)과 평행한 세라믹 소체(10)의 회전률이 높아지고, 정렬률을 향상시킬 수 있다. According to the alignment method of chip components in this embodiment, the magnetization direction K of the
상술한 바와 같이, 오목부(41)의 폭 방향의 치수(W2)는, 세라믹 소체(10)의 폭 방향(W) 및 두께 방향(T)에 의해 규정되는 면의 대각선의 치수(D1)(도 2 참조) 이상이면서, 세라믹 소체(10)의 길이 방향(L)의 치수(L1) 이하이다. 이로써, 세라믹 소체(10)가 오목부(41)의 바닥면(41a)과 직교하는 축을 회전축으로 하여 회전하는 것을 방지하면서, 세라믹 소체(10)의 길이 방향(L)의 축을 회전축으로 하여 세라믹 소체(10)를 회전시킬 수 있다. As described above, the dimension W2 in the width direction of the
또한, 오목부(41)는 바닥면(41a) 이외에 제1 측벽(41b)과 제2 측벽(41c)과 제3 측벽(41d)과 제4 측벽(41e)을 포함하므로, 세라믹 소체(10)가 바닥면(41a)과 평행한 방향에서의 외부로 튀어나올 일이 없다. 이로써, 세라믹 소체(10)에 대하여 자석(50)을 상대적으로 왕복 이동시킬 수 있고, 후술하는 바와 같이, 정렬률을 향상시킬 수 있다. In addition, since the
또한, 팔레트(40)의 오목부(41)의 상방을 막도록 뚜껑(42)을 덮음으로써, 세라믹 소체(10)가 밖으로 튀어나오는 것을 막을 수 있다. 뚜껑(42)을 덮은 상태에서, 오목부(41)의 바닥면(41a)으로부터 뚜껑(42)의 내면까지의 거리는, 세라믹 소체(10)의 폭 방향(W) 및 두께 방향(T)에 의해 규정되는 면의 대각선의 치수(D1) 이상이기 때문에, 뚜껑(42)을 덮은 상태에서도 세라믹 소체(10)의 길이 방향(L)의 축을 회전축으로 하여 세라믹 소체(10)를 회전시킬 수 있다. In addition, by covering the
또한, 뚜껑(42)을 덮은 상태에서, 오목부(41)의 바닥면(41a)으로부터 뚜껑(42)의 내면까지의 거리는 세라믹 소체(10)의 길이 방향(L)의 치수(L1) 이하이므로, 제1 단면(11a) 또는 제2 단면(11b)을 아래로 하여, 세라믹 소체(10)가 서는 상태가 되는 것을 방지할 수 있다. In addition, in the state in which the
상술한 바와 같이, 본 실시형태에서의 칩 부품의 정렬 방법에서는, 오목부(41)에 수용된 세라믹 소체(10)에 대한 자석(50)의 상대적인 이동 방향은, 자석(50)의 착자 방향(K)에 대하여 0° 이상 90° 미만의 방향이다. 자석(50)의 상대적인 이동 방향을 자석(50)의 착자 방향(K)에 대하여 90°의 방향으로 하면, 세라믹 소체(10)의 회전률이 낮아지기 때문에, 자석(50)의 착자 방향(K)에 대하여 0° 이상 90° 미만의 방향으로 함으로써 세라믹 소체(10)의 회전율을 향상시키고, 정렬률을 향상시킬 수 있다. As described above, in the method of aligning the chip components in the present embodiment, the relative movement direction of the
(실시예 1) (Example 1)
길이 방향(L)의 치수(L1)는 1.1㎜, 폭 방향(W)의 치수(W1)는 0.57㎜, 두께 방향(T)의 치수(T1)는 0.57㎜인 세라믹 소체(10)를 복수개 준비했다. 이 적층 세라믹 콘덴서의 폭 방향(W) 및 두께 방향(T)에 의해 규정되는 면의 치수(D1)는 약 0.8㎜이다. A plurality of
또한, 길이 방향의 치수(L2)는 1.3㎜, 폭 방향의 치수(W2)는 0.9㎜, 오목부(41)의 깊이 방향의 치수(T2)는 1.0㎜인 오목부를 복수개 포함한 팔레트를 준비했다. Moreover, the dimension L2 in the longitudinal direction is 1.3 mm, the dimension W2 in the width direction is 0.9 mm, and the dimension T2 of the depth direction of the recessed
그리고 팔레트의 복수개의 오목부에 적층 세라믹 콘덴서를 투입한 후, 뚜껑을 덮었다. Then, the multilayer ceramic capacitor was put into the plurality of concave portions of the pallet, and then the lid was covered.
그 후, 미리 준비한 네오디뮴 자석(이하, 간단히 자석이라고 부름)을, 뚜껑의 상방에서, 평판 모양의 팔레트와 평행한 방향으로 이동시켰다. 자석은 길이 240㎜, 폭 20㎜, 높이 15㎜의 직방체 형상을 가진다. 자석은, 팔레트와 뚜껑이 접해 있는 면으로부터 15㎜ 거리의 위치에서 100㎜/s의 속도로 이동시켰다. 자석의 이동 방향은 착자 방향과 동일 방향으로 했다. Thereafter, the neodymium magnet (hereinafter simply referred to as a magnet) prepared in advance was moved above the lid in a direction parallel to the flat pallet. The magnet has a rectangular parallelepiped shape with a length of 240 mm, a width of 20 mm, and a height of 15 mm. The magnet was moved at a speed of 100 mm/s at a distance of 15 mm from the surface where the pallet and the lid were in contact. The movement direction of the magnet was set to the same direction as the magnetization direction.
여기서는, 팔레트의 오목부에 투입된 546개의 세라믹 소체를 대상으로 하여, 세라믹 소체의 길이 방향(L)과 자석의 착자 방향(K) 사이의 각도(θ)를 바꿈으로써, 세라믹 소체의 내부전극의 방향이 오목부의 바닥면과 직교하는 방향으로 가지런해지는 정렬률을 조사했다. Here, by changing the angle (θ) between the longitudinal direction (L) of the ceramic body and the magnetization direction (K) of the magnet for 546 ceramic bodies put into the recesses of the pallet, the direction of the internal electrodes of the ceramic body The alignment ratio in the direction orthogonal to the bottom surface of this recess was investigated.
세라믹 소체의 폭 방향(W)의 치수(W1)와 두께 방향의 치수(T1)는 동일하기 때문에, 세라믹 소체를 팔레트의 오목부에 투입했을 때에, 내부전극의 방향이 오목부의 바닥면과 평행한 방향이 될 확률과, 오목부의 바닥면과 직교하는 방향이 될 확률은 같다. 따라서, 세라믹 소체를 팔레트의 오목부에 투입한 상태의 정렬률은 50%이다. Since the dimension (W1) in the width direction (W) and the dimension (T1) in the thickness direction of the ceramic body are the same, when the ceramic body is put into the recess of the pallet, the direction of the internal electrode is parallel to the bottom of the recess. The probability of becoming a direction is the same as the probability of becoming a direction orthogonal to the bottom surface of the concave part. Accordingly, the alignment ratio of the ceramic body in the state in which the ceramic body is put into the concave portion of the pallet is 50%.
표 1에, 세라믹 소체의 길이 방향(L)과 자석의 착자 방향(K) 사이의 각도(θ)와 정렬률의 관계를 나타낸다. 정렬률은, 팔레트에 대하여 자석을 상대적으로 1회 이동시키고 나서 정렬률을 구하는 공정을 3회 실시하고, 3회의 정렬률의 평균값으로 했다. Table 1 shows the relationship between the angle θ between the longitudinal direction L of the ceramic body and the magnetization direction K of the magnet and the alignment rate. After the magnet was relatively moved once with respect to the pallet, the process of obtaining the alignment rate was performed 3 times, and the alignment rate was set as the average value of the alignment rate of 3 times.
표 1에 나타내는 바와 같이, 세라믹 소체의 길이 방향(L)과 자석의 착자 방향(K) 사이의 각도(θ)는 0°에 가까울수록 정렬률이 높아졌다. 본 실시예에서는 상기 각도(θ)가 5°일 때에 정렬률이 100%가 되어, 가장 정렬률이 높아졌다. 또한, 상기 각도(θ)가 60° 이상일 때에 정렬률은 85% 이상이 되었다. As shown in Table 1, as the angle θ between the longitudinal direction L of the ceramic body and the magnetization direction K of the magnet was closer to 0°, the alignment rate increased. In this embodiment, when the angle θ is 5°, the alignment rate is 100%, and the alignment rate is the highest. Further, when the angle θ was 60° or more, the alignment ratio became 85% or more.
표 1에 나타내는 바와 같이, 상기 각도(θ)가 90°일 때에 정렬률이 80% 미만이 되어, 가장 정렬률이 낮아졌다. 이것은 상기 각도(θ)가 90°일 때에는 세라믹 소체의 길이 방향(L)의 양단에 거의 동일한 자력이 작용하여, 회전력이 생기기 어렵기 때문이라고 추측된다. As shown in Table 1, when the angle θ was 90°, the alignment rate was less than 80%, and the alignment rate was the lowest. It is presumed that this is because, when the angle θ is 90°, substantially the same magnetic force acts on both ends of the ceramic body in the longitudinal direction L, so that it is difficult to generate a rotational force.
즉, 본 실시형태와 같이, 세라믹 소체의 길이 방향(L)과 자석의 착자 방향(K) 사이의 각도(θ)를 0° 이상 90° 미만으로 한 상태에서, 세라믹 소체에 대하여 자석을 상대적으로 이동시킴으로써, 내부전극의 방향을 오목부의 바닥면과 직교하는 방향으로 가지런히 하는 정렬률을 향상시킬 수 있다. That is, as in the present embodiment, in a state where the angle θ between the longitudinal direction L of the ceramic body and the magnetization direction K of the magnet is set to 0° or more and less than 90°, the magnet is moved relative to the ceramic body. By moving it, the alignment rate for aligning the direction of the internal electrode in a direction orthogonal to the bottom surface of the concave portion can be improved.
특히, 세라믹 소체의 길이 방향(L)과 자석의 착자 방향(K) 사이의 각도(θ)를 0° 이상 60° 이하로 함으로써, 정렬률을 85% 이상으로 할 수 있으므로 바람직하다. In particular, by setting the angle θ between the longitudinal direction L of the ceramic body and the magnetization direction K of the magnet to be 0° or more and 60° or less, the alignment rate can be made 85% or more, which is preferable.
(실시예 2) (Example 2)
팔레트에 대하여 상대적으로 자석을 이동시킬 때의 이동 속도 V를 바꿈으로써, 세라믹 소체의 내부전극의 방향이 오목부의 바닥면과 직교하는 방향으로 가지런해지는 정렬률을 조사했다. 세라믹 소체 및 팔레트의 사이즈 등은 실시예 1과 동일하다. 단, 세라믹 소체의 길이 방향(L)과 자석의 착자 방향(K) 사이의 각도(θ)는 1°로 했다. By changing the moving speed V when moving the magnet relative to the pallet, the alignment rate in which the direction of the internal electrodes of the ceramic body is aligned in a direction perpendicular to the bottom surface of the concave portion was investigated. The ceramic body and the size of the pallet are the same as in Example 1. However, the angle θ between the longitudinal direction L of the ceramic body and the magnetization direction K of the magnet was set to 1°.
표 2에, 자석의 이동 속도 V와 정렬률의 관계를 나타낸다. 정렬률은, 실시예 1과 마찬가지로, 팔레트에 대하여 자석을 상대적으로 1회 이동시키고 나서 정렬률을 구하는 공정을 3회 실시하고, 3회의 정렬률의 평균값으로 했다. Table 2 shows the relationship between the moving speed V of the magnet and the alignment rate. As for the alignment rate, similarly to Example 1, after moving the magnet relatively once with respect to the pallet, the process of calculating|requiring the alignment rate was performed 3 times, and it was set as the average value of the alignment rate of 3 times.
표 2에 나타내는 바와 같이, 자석의 이동 속도 V를 67.5㎜/s, 85㎜/s, 112.5㎜/s로 바꾸었으나, 정렬률은 모두 90% 이상으로 높은 수치가 되었다. 특히, 자석의 이동 속도 V를 100㎜/s 이하로 하면, 이동 속도 V가 100㎜/s 미만인 경우와 비교하여 정렬율이 보다 높아지므로, 세라믹 소체에 대하여 자석을 상대적으로 이동시킬 때의 이동 속도 V는 100㎜/s 이하로 하는 것이 바람직하다. As shown in Table 2, although the moving speed V of the magnet was changed to 67.5 mm/s, 85 mm/s, and 112.5 mm/s, the alignment ratios were all high values of 90% or more. In particular, when the moving speed V of the magnet is 100 mm/s or less, the alignment rate becomes higher compared to the case where the moving speed V is less than 100 mm/s. Therefore, the moving speed when the magnet is relatively moved with respect to the ceramic body. V is preferably 100 mm/s or less.
또한, 자석의 이동 속도 V를 112.5㎜/s로 하여, 팔레트에 대하여 자석을 상대적으로 N회 이동시켰을 때의 정렬률을 조사했다. 표 3에 자석의 이동 횟수 N과 정렬률의 관계를 나타낸다. Further, the alignment rate when the magnet was moved N times relative to the pallet was investigated at a moving speed V of 112.5 mm/s. Table 3 shows the relationship between the number of movement N of the magnet and the alignment rate.
표 3에 나타내는 바와 같이, 자석의 이동 횟수 N이 1회일 때의 정렬률은 96.5%이고, 팔레트에 대하여 자석을 상대적으로 이동시키는 횟수 N이 늘어날수록 정렬률은 높아져서 100%에 가까워졌다. 즉, 팔레트에 대하여 자석을 상대적으로 이동시키는 횟수 N이 늘어날수록 정렬률은 향상된다. 또한, 팔레트에 대하여 자석을 상대적으로 이동시키는 횟수 N이 늘어나도 내부전극의 방향이 오목부의 바닥면과 직교하는 방향과 일치해 있는 세라믹 소체가 회전하여, 내부전극의 방향이 오목부의 바닥면과 평행한 방향이 될 가능성은 낮다. As shown in Table 3, the alignment rate when the number of movement N of the magnet is 1 is 96.5%, and as the number of times N of moving the magnet relative to the pallet increases, the alignment rate increases and approaches 100%. That is, as the number N of moving the magnets relative to the pallet increases, the alignment rate is improved. Also, even if the number of times N of moving the magnets relative to the pallet increases, the ceramic body in which the direction of the inner electrode coincides with the direction perpendicular to the bottom surface of the concave portion rotates, and the direction of the inner electrode is parallel to the bottom surface of the concave portion It is unlikely to be one-way.
본 발명은 상기 실시형태에 한정되는 것은 아니며, 본 발명의 범위 내에서 다양한 응용, 변형을 가하는 것이 가능하다. The present invention is not limited to the above embodiments, and various applications and modifications can be made within the scope of the present invention.
예를 들면, 내부전극의 방향을 오목부의 바닥면과 직교하는 방향으로 가지런히 할 대상인 칩 부품의 구성이 도 1에 나타내는 구성에 한정되는 것은 아니다. 예를 들면, 정렬시킬 대상의 칩 부품은 소성 전의 칩 부품이어도 되고, 외부전극을 가지는 칩 부품, 예를 들면 적층 세라믹 콘덴서이어도 된다. For example, the configuration of the chip component to be aligned with the direction of the internal electrodes in a direction perpendicular to the bottom surface of the recess is not limited to the configuration shown in FIG. 1 . For example, the chip component to be aligned may be a chip component before firing, or a chip component having an external electrode, for example, a multilayer ceramic capacitor.
상술한 실시형태에서는, 세라믹 소체(10)에 대하여 자석(50)을 상대적으로 이동시키기 위해, 오목부(41)에 세라믹 소체(10)가 수용된 팔레트(40)를 움직이지 않고, 자석(50)을 이동시키는 것으로서 설명했다. 그러나 자석(50)을 움직이지 않고, 팔레트(40)를 움직이도록 해도 되고, 팔레트(40)와 자석(50)을 모두 움직이도록 해도 된다. In the above-described embodiment, in order to relatively move the
상술한 실시형태에서는, 칩 부품의 수용 공간은, 바닥면(41a)과 제1 측벽(41b)과 제2 측벽(41c)과 제3 측벽(41d)과 제4 측벽(41e)에 의해 구성된 오목부(41)인 것으로서 설명했다. 그러나 수용 공간은 적어도 바닥면과 제1 측벽과 제2 측벽과 제3 측벽을 가지고 있으면 된다. 예를 들면, 바닥면 상에, 제1 측벽을 형성하는 기둥과, 제2 측벽을 형성하는 기둥과, 제3 측벽을 형성하는 기둥이 배치됨으로써 수용 공간이 형성되어 있어도 된다. In the embodiment described above, the accommodating space of the chip component is a concave formed by the
또한, 상술한 실시형태에서는, 제3 측벽(41d)은 제1 측벽(41b) 및 제2 측벽(41c)과 직교하는 양태로 마련되어 있는데, 적어도 제1 측벽(41b)을 따른 면과 제2 측벽(41c)을 따른 면 사이에 위치하고 있으면 된다. 여기서, "제1 측벽(41b)을 따른 면"에는 제1 측벽(41b)의 표면뿐만 아니라, 제1 측벽(41b)의 표면의 연장상의 면도 포함된다. "제2 측벽(41c)을 따른 면"에 대해서도 마찬가지이다. 그 경우, 제1 측벽(41b), 제2 측벽(41c), 및 제3 측벽(41d)의 표면이 평면일 필요는 없다. 단, 상술한 실시형태와 같이, 제3 측벽(41d)은 제1 측벽(41b) 및 제2 측벽(41c)과 직교하는 양태로 마련되어 있는 것이 바람직하다. Further, in the above-described embodiment, the
상술한 실시형태에서, 오목부(41)의 바닥면(41a)으로부터 뚜껑(42)의 내면(42a)까지의 거리는 오목부(41)의 깊이 방향의 치수(T2)와 동일하지만, 달라도 된다. 예를 들면, 도 8에 나타내는 뚜껑(42A)은, 그 내면 중 오목부(41)의 상방에 위치하는 부분(421)이 그 밖의 부분(422)과 비교하여 뚜껑(42A)의 두께 방향으로 패여 있다. 따라서, 오목부(41)의 바닥면(41a)으로부터 뚜껑(42)의 내면까지의 거리(T3)는 오목부(41)의 깊이 방향의 치수(T2)보다 길다. In the above-described embodiment, the distance from the
상술한 실시형태에서는, 도 6에 나타내는 바와 같이, 뚜껑(42)의 상방에서, 평판 모양의 팔레트(40)와 평행한 방향으로 자석(50)을 이동시키는 것으로서 설명했는데, 팔레트(40)의 하방에서, 평판 모양의 팔레트(40)와 평행한 방향으로 자석(50)을 이동시키도록 해도 된다. In embodiment mentioned above, as shown in FIG. 6, although it demonstrated as moving the
1: 유전체층 2a: 제1 내부전극
2b: 제2 내부전극 10: 세라믹 소체
11a: 제1 단면 11b: 제2 단면
12a: 제1 주면 12b: 제2 주면
13a: 제1 측면 13b: 제2 측면
40: 팔레트 41: 오목부
41a: 오목부의 바닥면 41b: 제1 측벽
41c: 제2 측벽 41d: 제3 측벽
41e: 제4 측벽 42: 뚜껑
50: 자석 1:
2b: second internal electrode 10: ceramic body
11a:
12a: 1st
13a:
40: palette 41: recess
41a: bottom surface of the
41c:
41e: fourth sidewall 42: lid
50: magnet
Claims (12)
바닥면과, 제1 측벽과, 상기 제1 측벽과 대향하는 제2 측벽과, 상기 제1 측벽을 따른 면과 상기 제2 측벽을 따른 면 사이에 위치하는 제3 측벽을 가지며, 상기 제1 측벽과 상기 제2 측벽 사이의 거리가 상기 칩 부품의 상기 폭 방향 및 상기 두께 방향에 의해 규정되는 면의 대각선의 치수(D1) 이상이면서, 상기 길이 방향의 치수(L1) 이하인 수용 공간에 상기 칩 부품을 수용하는 공정과,
상기 수용 공간에 수용된 상기 칩 부품에 대하여 자석을 상대적으로 이동시킴으로써, 상기 내부전극의 방향이 상기 바닥면과 직교하는 방향을 향하도록 상기 칩 부품을 정렬시키는 공정을 포함하고,
상기 칩 부품에 대하여 상기 자석을 상대적으로 이동시킬 때의 착자(着磁) 방향은, 상기 칩 부품의 상기 길이 방향에 대하여 0° 이상 90° 미만의 범위인 것을 특징으로 하는 칩 부품의 정렬 방법.It has a rectangular parallelepiped shape in which the dimension L1 in the longitudinal direction is longer than the dimension W1 in the width direction and the dimension T1 in the thickness direction. As a method of aligning chip components including internal electrodes,
a bottom surface, a first sidewall, a second sidewall opposite the first sidewall, and a third sidewall positioned between a surface along the first sidewall and a surface along the second sidewall, the first sidewall and the distance between the second sidewall and the chip component in an accommodation space equal to or greater than the dimension D1 of the diagonal of the surface defined by the width direction and the thickness direction of the chip component, and less than or equal to the dimension L1 in the longitudinal direction. the process of accepting
and aligning the chip components so that the direction of the internal electrode faces a direction orthogonal to the bottom surface by relatively moving a magnet with respect to the chip component accommodated in the accommodating space,
A direction of magnetization when the magnet is relatively moved with respect to the chip component is in a range of 0° or more and less than 90° with respect to the longitudinal direction of the chip component.
상기 수용 공간은 상기 제3 측벽과 대향하는 제4 측벽을 추가로 포함하는 것을 특징으로 하는 칩 부품의 정렬 방법. According to claim 1,
The accommodating space further comprises a fourth sidewall opposite the third sidewall.
상기 수용 공간은 기판에 마련되어 있는 오목부인 것을 특징으로 하는 칩 부품의 정렬 방법.3. The method of claim 1 or 2,
The accommodating space is a concave portion provided in the substrate.
상기 수용 공간에 상기 칩 부품을 수용한 후, 상기 수용 공간의 상방을 덮도록 뚜껑을 덮는 공정을 추가로 포함하고,
상기 뚜껑을 덮은 상태에서, 상기 바닥면으로부터 상기 뚜껑의 내면까지의 거리는, 상기 칩 부품의 상기 폭 방향 및 상기 두께 방향에 의해 규정되는 면의 대각선의 치수 이상인 것을 특징으로 하는 칩 부품의 정렬 방법. 3. The method of claim 1 or 2,
After accommodating the chip component in the accommodating space, further comprising a step of covering a lid so as to cover an upper portion of the accommodating space,
In the state in which the lid is closed, a distance from the bottom surface to the inner surface of the lid is greater than or equal to a dimension of a diagonal of a surface defined by the width direction and the thickness direction of the chip component.
상기 뚜껑을 덮은 상태에서, 상기 바닥면으로부터 상기 뚜껑의 내면까지의 거리는 상기 칩 부품의 상기 길이 방향의 치수(L1) 이하인 것을 특징으로 하는 칩 부품의 정렬 방법. 5. The method of claim 4,
In the state in which the lid is covered, the distance from the bottom surface to the inner surface of the lid is less than or equal to the dimension L1 in the longitudinal direction of the chip component.
상기 수용 공간에 수용된 상기 칩 부품에 대한 상기 자석의 상대적인 이동 방향은, 상기 자석의 착자 방향에 대하여 0° 이상 90° 미만의 방향인 것을 특징으로 하는 칩 부품의 정렬 방법. 3. The method of claim 1 or 2,
The relative movement direction of the magnet with respect to the chip component accommodated in the accommodating space is a direction of 0° or more and less than 90° with respect to the magnetization direction of the magnet.
상기 수용 공간은 기판에 복수개 마련되어 있고,
복수개의 상기 수용 공간은, 상기 기판의 상면인 주면(主面)과 평행한 제1 방향으로 늘어서 있는 것을 특징으로 하는 칩 부품의 정렬 방법. 3. The method of claim 1 or 2,
A plurality of the accommodation spaces are provided on the substrate,
The plurality of accommodating spaces are arranged in a line in a first direction parallel to a main surface that is an upper surface of the substrate.
상기 제1 방향으로 늘어서서 복수개 마련되어 있는 상기 수용 공간은 또한 상기 기판의 상기 주면과 평행하면서, 상기 제1 방향과 직교하는 제2 방향으로도 늘어서서 복수개 마련되어 있는 것을 특징으로 하는 칩 부품의 정렬 방법. 8. The method of claim 7,
A plurality of accommodating spaces arranged in a row in the first direction are also provided in a plurality of parallel to the main surface of the substrate and arranged in a second direction orthogonal to the first direction. .
상기 칩 부품은 상기 두께 방향으로 적층된 복수개의 상기 내부전극을 포함하고 있고,
복수개의 상기 내부전극은 상기 칩 부품의 상기 폭 방향에 대향하는 면인 측면에 노출되어 있는 것을 특징으로 하는 칩 부품의 정렬 방법.3. The method of claim 1 or 2,
The chip component includes a plurality of the internal electrodes stacked in the thickness direction,
The plurality of internal electrodes is a chip component alignment method, characterized in that exposed to the side surface opposite to the width direction of the chip component.
상기 바닥면, 상기 제1 측벽, 상기 제2 측벽 및 상기 제3 측벽은 비(非)자성체에 의해 구성되어 있는 것을 특징으로 하는 칩 부품의 정렬 방법. 3. The method of claim 1 or 2,
and the bottom surface, the first sidewall, the second sidewall, and the third sidewall are made of a non-magnetic material.
상기 칩 부품에 대하여 상기 자석을 상대적으로 이동시키는 공정을 복수회 실시하는 것을 특징으로 하는 칩 부품의 정렬 방법.3. The method of claim 1 or 2,
A method for aligning chip components, characterized in that the step of moving the magnet relative to the chip component is performed a plurality of times.
상기 칩 부품에 대한 상기 자석을 상대적으로 이동시킬 때의 이동 속도는 100㎜/s 이하인 것을 특징으로 하는 칩 부품의 정렬 방법. 3. The method of claim 1 or 2,
A method of aligning chip components, characterized in that the moving speed when moving the magnet relative to the chip component is 100 mm/s or less.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2018-101253 | 2018-05-28 | ||
JP2018101253A JP6798528B2 (en) | 2018-05-28 | 2018-05-28 | How to align chip parts |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190135407A KR20190135407A (en) | 2019-12-06 |
KR102268592B1 true KR102268592B1 (en) | 2021-06-23 |
Family
ID=68768561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190056791A KR102268592B1 (en) | 2018-05-28 | 2019-05-15 | Method of aligning chip part |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6798528B2 (en) |
KR (1) | KR102268592B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102421136B1 (en) | 2021-04-02 | 2022-07-14 | 주식회사 다인이엔지 | The multi layer ceramic condenser aligner using magnet |
JPWO2023032591A1 (en) * | 2021-08-30 | 2023-03-09 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003007574A (en) * | 2001-06-25 | 2003-01-10 | Tdk Corp | Alignment method of orientation of chip component |
JP2017054980A (en) * | 2015-09-10 | 2017-03-16 | 株式会社村田製作所 | Conveyance device for electronic parts and method for manufacturing electronic parts |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62222919A (en) * | 1986-03-22 | 1987-09-30 | Nec Kansai Ltd | Device for transferring shaft-like parts |
JPH07336090A (en) * | 1994-06-08 | 1995-12-22 | Nippon Avionics Co Ltd | Chip component and positioning device of chip component |
JP3430854B2 (en) * | 1997-04-09 | 2003-07-28 | 株式会社村田製作所 | Electronic component alignment device and alignment method |
JP4951796B2 (en) * | 2009-07-07 | 2012-06-13 | 株式会社村田製作所 | Electronic component conveyor |
KR101058697B1 (en) * | 2010-12-21 | 2011-08-22 | 삼성전기주식회사 | Mounting structure of ciruit board having thereon multi-layered ceramic capacitor, method thereof, land pattern of circuit board for the same, packing unit for multi-layered ceramic capacitor taped horizontally and aligning method thereof |
JP2013125945A (en) * | 2011-12-16 | 2013-06-24 | Tdk Corp | Peeling device of electronic component, peeling method of electronic component, and manufacturing method of electronic component |
-
2018
- 2018-05-28 JP JP2018101253A patent/JP6798528B2/en active Active
-
2019
- 2019-05-15 KR KR1020190056791A patent/KR102268592B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003007574A (en) * | 2001-06-25 | 2003-01-10 | Tdk Corp | Alignment method of orientation of chip component |
JP2017054980A (en) * | 2015-09-10 | 2017-03-16 | 株式会社村田製作所 | Conveyance device for electronic parts and method for manufacturing electronic parts |
Also Published As
Publication number | Publication date |
---|---|
JP2019207904A (en) | 2019-12-05 |
KR20190135407A (en) | 2019-12-06 |
JP6798528B2 (en) | 2020-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102365913B1 (en) | Electronic component transportation device | |
JP4835686B2 (en) | Multilayer capacitor | |
KR102268592B1 (en) | Method of aligning chip part | |
KR101634598B1 (en) | Multilayer ceramic electronic component, series of electronic components stored in a tape, and method of manufacturing multilayer ceramic electronic component | |
WO2010137546A1 (en) | Component alignment device and method for producing electronic components | |
KR102499465B1 (en) | Multilayered Capacitor | |
US10172238B2 (en) | Multilayer capacitor and board having the same | |
KR101925286B1 (en) | Laminated ceramic electronic component | |
CN107919220B (en) | Method for manufacturing laminated coil component | |
JP6648690B2 (en) | Manufacturing method of multilayer electronic component and multilayer electronic component | |
JP2003007574A (en) | Alignment method of orientation of chip component | |
EP1022751A2 (en) | Monolithic ceramic electronic component | |
CN113096917B (en) | Coil component | |
KR101859098B1 (en) | Multilayer ceramic electronic component | |
KR101968286B1 (en) | Electronic component | |
US9978520B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP7122135B2 (en) | Alignment method of chip parts | |
JP7116470B2 (en) | Alignment method of chip parts | |
KR101396649B1 (en) | Chip inductor and method of manufacturing the same | |
JP2018014447A (en) | Multilayer ceramic electronic component | |
KR20170065444A (en) | Multilayer ceramic electronic component | |
JP6927269B2 (en) | Electronic component transfer device | |
US9934908B2 (en) | Aligning device and method for producing electronic component using the aligning device | |
JP7272790B2 (en) | Laminated coil parts | |
US20230368976A1 (en) | Multilayer ceramic electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |