KR102268392B1 - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
KR102268392B1
KR102268392B1 KR1020200013144A KR20200013144A KR102268392B1 KR 102268392 B1 KR102268392 B1 KR 102268392B1 KR 1020200013144 A KR1020200013144 A KR 1020200013144A KR 20200013144 A KR20200013144 A KR 20200013144A KR 102268392 B1 KR102268392 B1 KR 102268392B1
Authority
KR
South Korea
Prior art keywords
copper foil
printed circuit
circuit board
manufacturing
plating layer
Prior art date
Application number
KR1020200013144A
Other languages
Korean (ko)
Other versions
KR20200015675A (en
Inventor
정다희
이철민
박진모
안석준
강혜현
김병학
장주표
이양제
이성준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190064812A external-priority patent/KR102093155B1/en
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200013144A priority Critical patent/KR102268392B1/en
Publication of KR20200015675A publication Critical patent/KR20200015675A/en
Priority to KR1020210058992A priority patent/KR102333099B1/en
Application granted granted Critical
Publication of KR102268392B1 publication Critical patent/KR102268392B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
본 발명에 따른 인쇄회로기판의 제조방법은, 코어 양면에 이원동박을 가지는 한 쌍의 동박 적층판을 준비하는 단계; 상기 한 쌍의 동박 적층판을 접합층에 의하여 상호 대칭을 이루도록 접합하는 단계; 상기 접착층에 상호 대칭되게 접합된 상기 동박 적층판을 레이저 가공하여 비아홀을 형성하는 단계; 상기 비아홀 내부에 도금을 충진함과 동시에 상기 코어 상에 도금층을 형성하는 단계; 상기 도금층이 형성된 상기 동박 적층판을 건조기에서 고온 건조하여 상기 접착층의 접착력을 제거함에 의해서 상기 동박 적층판을 두 개의 적층판으로 분리하는 단계; 및 상기 분리된 동박 적층판에 각각 회로를 형성하는 단계;를 포함한다.The present invention relates to a method for manufacturing a printed circuit board.
A method of manufacturing a printed circuit board according to the present invention comprises the steps of: preparing a pair of copper clad laminates having dual copper foils on both sides of a core; bonding the pair of copper clad laminates to form mutual symmetry by a bonding layer; forming a via hole by laser processing the copper clad laminate that is symmetrically bonded to the adhesive layer; forming a plating layer on the core while filling the via hole with plating; separating the copper clad laminate into two laminates by drying the copper clad laminate on which the plating layer is formed at a high temperature in a dryer to remove the adhesive force of the adhesive layer; and forming a circuit on each of the separated copper clad laminates.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}Printed Circuit Board {PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판의 제조방법에 관한 것으로서, 보다 자세하게는 서로 다른 두께의 동박층이 형성된 동박 적층판을 이용하여 제작되는 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board, and more particularly, to a method of manufacturing a printed circuit board manufactured using a copper clad laminate on which copper foil layers of different thicknesses are formed.

최근에 휴대용 단말기의 성능이 높아지면서 고속 동작이 요구되는 전자기기가 널리 사용되고 있으며, 이에 따라 고속 동작이 가능한 인쇄회로기판이 요구되고 있다. 이와 같은 고속동작을 위해서는 인쇄회로기판에 있어서 배선 및 전자부품의 고밀도화가 필요하다.Recently, as the performance of portable terminals has increased, electronic devices requiring high-speed operation are widely used, and accordingly, a printed circuit board capable of high-speed operation is required. For such high-speed operation, it is necessary to increase the density of wiring and electronic components in a printed circuit board.

이와 같은 고밀도화를 달성하기 위한 수단으로서, 현재 마스크를 사용하는 컨포멀 레이저(conformal laser) 가공 방식과 구리 다이렉트 레이저(Copper direct laser) 가공 방식에 의하여 코어 비아(core via)를 형성하고 있다. As a means for achieving such high density, a core via is currently formed by a conformal laser processing method using a mask and a copper direct laser processing method.

컨포멀 레이저 가공 방식은, 동박 적층판(Copper Clad Laminate, CCL) 원판에 대하여 기준홀을 형성한 후 노광, 에칭 및 CO2 레이저 가공을 한 후 디스미어 등과 같은 전처리 공정과 함께 도금 처리 공정을 순차적으로 수행하게 된다. In the conformal laser processing method, after forming a reference hole on the original copper clad laminate (CCL), exposure, etching, and CO 2 laser processing are performed, followed by a plating process sequentially along with a pretreatment process such as desmear. will perform

그러나, 이러한 방식은 노광 및 에칭의 작업으로 인하여 공정 원가가 상승하며 리드 타임이 증가되는 문제점을 포함하고 있다. 또한, 0.1T 이하의 박판의 경우 기판의 흐름성 문제로 인한 기판의 말림 불량이 발생하는 문제점이 발생되고 있다. However, this method includes problems in that the process cost increases and lead time increases due to the operations of exposure and etching. In addition, in the case of a thin plate of 0.1T or less, there is a problem in that the substrate is curled due to the flow problem of the substrate.

또한, 구리 다이렉트 레이저 가공 방식에 의한 코어 비아 형성 방법은 동박이 양면에 적층된 동박 적층판(CCL) 원판에 대하여 약 하프 에칭(H/E, Half Etching) 가공을 수행한 후, 기준홀을 형성한다. 여기서, 하프 에칭 가공은 선택적인 공정으로서 동박 두께에 따라서는 생략될 수도 있다. 이러한 기준홀이 형성된 원판에 대해 흑화(black oxide) 처리를 수행한 후 CO2 레이저 가공을 한다. 그 후 흑화 처리를 제거하기 위하여 빠른 해프 에칭을 수행한 후 디스미어 등과 같은 전처리 과정을 거쳐 도금 처리 공정을 순차적으로 수행하게 된다. In addition, the core via formation method by the copper direct laser processing method forms a reference hole after performing about half etching (H/E, Half Etching) processing on a copper clad laminate (CCL) original plate in which copper foil is laminated on both sides. . Here, the half etching process is an optional process and may be omitted depending on the thickness of the copper foil. After performing black oxide treatment on the original plate on which the reference hole is formed, CO 2 laser processing is performed. Thereafter, a quick half-etching is performed to remove the blackening treatment, and then a plating process is sequentially performed through a pretreatment process such as desmear.

그러나, 이러한 다이렉트 레이저 방식에 있어서는 그 작업 조건을 설정하는 것이 매우 곤란하다. 즉, 동박 코팅 적층판의 코어 양면에 적층된 동박의 두께가 얇을 경우, 조사되는 레이저의 열에 의하여 바닥부에 형성된 동박이 오버(over) 가공되는 문제점이 발생한다. However, in such a direct laser method, it is very difficult to set the working conditions. That is, when the thickness of the copper foil laminated on both sides of the core of the copper foil-coated laminate is thin, there is a problem that the copper foil formed on the bottom is over-processed by the heat of the laser irradiated.

또한, 동박 코팅 적층판의 코어 양면에 적층된 동박의 두께가 두꺼울 경우, 홀의 오픈 사이즈가 작아지고 원형도(roundness)의 미확보로 인한 홀 찌그러짐이 발생되는 문제점이 발생한다. In addition, when the thickness of the copper foil laminated on both sides of the core of the copper foil-coated laminate is thick, the open size of the hole becomes small and the hole distortion occurs due to the non-security of roundness.

한편, 레이저 가공 방식을 0.1T 이하의 박판 제품에 적용할 경우, 도금 충진이 불가능하여 후판 더미를 추가적으로 구성하는 더미 작업이 불가피하게 된다. On the other hand, when the laser processing method is applied to a thin plate product of 0.1T or less, plating filling is impossible, so a dummy operation of additionally constructing a pile of thick plates is inevitable.

이러한 후판 더미에 대한 탈부착으로 인하여 작업 공수는 더욱 증가하게 되어 결과적으로 리드 타임이 증가하게 되는 문제점이 발생되고 있다. 일반적으로 후판 더미 1매의 탈부착시 약 20분의 시간이 소요되고 있다. Due to the attachment and detachment of the pile of thick plates, the number of work hours is further increased, and as a result, there is a problem in that the lead time is increased. In general, it takes about 20 minutes to attach and detach a pile of thick plates.

결국, 현재 원가 절감을 위해서는 컨포멀 레이저 방식으로부터 구리 다이렉트 레이저 방식으로의 전환이 필수적이라 할 것이며, 이를 위해서는 구리 다이렉트 레이저 방식의 작업 방법 설정과 박판에 대한 요구가 증가됨으로 인해 박판 도금 충진 공정에 대한 해법이 요구되는 실정이다. In the end, it will be necessary to switch from the conformal laser method to the copper direct laser method in order to reduce the current cost. To this end, the work method setting of the copper direct laser method and the demand for thin plate increase due to the increase in the thin plate plating filling process. A solution is required.

대한민국 등록특허 제1055473호Republic of Korea Patent No. 1055473

따라서, 본 발명은 종래 인쇄회로기판의 제조방법에서 제기되는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 서로 다른 두께의 동박층이 형성된 동박 적층판을 접합하고, 컨포멀 레이저 가공 방식과 구리 다이렉트 레이저 가공 방식에 의해 제작되는 인쇄회로기판의 제조방법이 제공됨에 발명의 목적이 있다.Therefore, the present invention was devised to solve the above-mentioned disadvantages and problems raised in the conventional method of manufacturing a printed circuit board, and by bonding copper clad laminates having copper clad layers of different thicknesses, conformal laser processing method and copper direct It is an object of the invention to provide a method of manufacturing a printed circuit board manufactured by a laser processing method.

본 발명의 상기 목적은, 코어 양면에 이원동박을 가지는 한 쌍의 동박 적층판을 준비하는 단계; 상기 한 쌍의 동박 적층판을 접합층에 의하여 상호 대칭을 이루도록 접합하는 단계; 상기 접착층에 상호 대칭되게 접합된 상기 동박 적층판을 레이저 가공하여 비아홀을 형성하는 단계; 상기 비아홀 내부에 도금을 충진함과 동시에 상기 코어 상에 도금층을 형성하는 단계; 상기 도금층이 형성된 상기 동박 적층판을 건조기에서 고온 건조하여 상기 접착층의 접착력을 제거함에 의해서 상기 동박 적층판을 두 개의 적층판으로 분리하는 단계; 및 상기 분리된 동박 적층판에 각각 회로를 형성하는 단계;를 포함하는 인쇄회로기판 제조방법이 제공됨에 의해서 달성된다.The above object of the present invention, the steps of preparing a pair of copper clad laminates having a dual copper foil on both sides of the core; bonding the pair of copper clad laminates to form mutual symmetry by a bonding layer; forming a via hole by laser processing the copper clad laminate that is symmetrically bonded to the adhesive layer; forming a plating layer on the core while filling the via hole with plating; separating the copper clad laminate into two laminates by drying the copper clad laminate on which the plating layer is formed at a high temperature in a dryer to remove the adhesive force of the adhesive layer; and forming a circuit on each of the separated copper clad laminates.

상기 한 쌍의 동박 적층판은, 상기 코어의 일면에 제1 동박이 형성되고, 상기 코어의 타면에 제2 동박이 형성되되, 상기 제2 동박이 상기 제1 동박에 비해 두꺼운 두께로 형성될 수 있다.In the pair of copper clad laminates, a first copper foil is formed on one surface of the core and a second copper foil is formed on the other surface of the core, and the second copper foil is thicker than the first copper foil. .

상기 동박 적층판은, 상기 접합층에 상기 제2 동박의 일면이 상호 대향되게 접합될 수 있다.The copper clad laminate may be bonded to the bonding layer so that one surface of the second copper foil faces each other.

상기 접합층에 상기 한 쌍의 동박 적층판을 접합하는 단계 이후에, 상기 제1 동박을 에칭하여 상기 코어의 표면이 노출되게 패턴을 형성하는 단계;를 더 포함할 수 있다.The method may further include, after bonding the pair of copper clad laminates to the bonding layer, etching the first copper foil to form a pattern to expose the surface of the core.

상기 접합층에 상기 한 쌍의 동박 적층판을 접합하는 단계 이후에, 상기 제1 동박의 표면에 유기물 처리를 통해 산화 표면을 형성하는 단계;를 더 포함할 수 있다.The method may further include, after bonding the pair of copper clad laminates to the bonding layer, forming an oxidized surface on the surface of the first copper foil through organic treatment.

상기 비아홀을 형성하는 단계 이후에, 상기 비아홀의 내부와 상기 코어의 상면을 디스미어 처리하는 단계; 및 상기 코어의 상면에 화학 동도금을 수행하여 보조 도금층을 형성하는 단계;를 더 포함할 수 있다.after forming the via hole, desmearing the inside of the via hole and the upper surface of the core; and performing chemical copper plating on the upper surface of the core to form an auxiliary plating layer.

상기 도금층은, 상기 동박 적층판의 제2 동박과 동일한 도금 두께로 형성된다.The plating layer is formed to have the same plating thickness as the second copper foil of the copper-clad laminate.

이상에서 설명한 바와 같이, 본 발명에 따른 인쇄회로기판의 제조방법은 한 번에 두 개의 인쇄회로기판을 제작할 수 있어 생산성을 두 배로 향상시킬 수 있으며, 여러 장의 인쇄회로기판을 일괄 적층하는 방식으로 전층 IVH를 구현할 수 있음에 따라 기판 제작의 리드 타임과 비용을 절감할 수 있는 장점이 있다.As described above, the method for manufacturing a printed circuit board according to the present invention can produce two printed circuit boards at a time, thereby doubling productivity, and stacking several printed circuit boards at once As IVH can be implemented, there is an advantage in that the lead time and cost of substrate fabrication can be reduced.

또한, 본 발명은 이원동박을 가진 동박 적층판을 이용하여 인쇄회로기판의 제작시 코어 양면의 도금층 두께를 동일하게 제작할 수 있음에 따라 기판의 제조 공정 중 도금 두께에 따라 발생할 수 있는 휨을 방지할 수 있는 장점이 있다.In addition, the present invention can prevent the warpage that may occur depending on the plating thickness during the manufacturing process of the substrate according to the thickness of the plating layer on both sides of the core can be manufactured to be the same when manufacturing a printed circuit board using a copper clad laminate having a dual copper foil. There are advantages.

도 1 내지 도 9는 본 발명에 따른 인쇄회로기판의 제조방법이 도시된 공정 단면도.1 to 9 are cross-sectional views showing a method of manufacturing a printed circuit board according to the present invention.

본 발명에 따른 인쇄회로기판의 제조방법에 있어 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.In the method for manufacturing a printed circuit board according to the present invention, matters relating to the operation and effect including the technical configuration for the above object will be clearly understood by the detailed description below with reference to the drawings showing a preferred embodiment of the present invention.

먼저, 도 1 내지 도 9는 본 발명에 따른 인쇄회로기판의 제조방법이 도시된 공정 단면도이다.First, FIGS. 1 to 9 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to the present invention.

도시된 바와 같이, 본 발명에 따른 인쇄회로기판은 먼저, 코어(110)와 상기 코어(110)의 양면에 각각 제1 동박(121)과 제2 동박(122)의 동박층이 형성된 동박 적층판(100)을 준비한다. 이때, 동박 적층판(100)과 동일한 구조를 갖는 동박 적층판(200)을 하나 더 준비한다. 이때, 상기 코어(110,210)의 양면에 접합된 제1 동박(121, 221)과 제2 동박(122, 222)은 일면의 제1 동박(121, 221)보다 타면의 제2 동박(122, 222)이 더 두껍게 형성된 이원동박 형태로 구성될 수 있다.As shown, the printed circuit board according to the present invention is first, a copper clad laminate in which copper foil layers of a first copper foil 121 and a second copper foil 122 are formed on both sides of the core 110 and the core 110, respectively ( 100) is prepared. At this time, one more copper clad laminate 200 having the same structure as the copper clad laminate 100 is prepared. At this time, the first copper foils 121 and 221 and the second copper foils 122 and 222 bonded to both surfaces of the core 110 and 210 are the second copper foils 122 and 222 of the other surface than the first copper foils 121 and 221 of one surface. ) may be configured in the form of a double-walled copper foil formed thicker.

이와 같이, 2매의 동박 적층판(100)(200)을 상호 대칭되는 구조가 되도록 접합층(300)을 이용하여 부착한다. 동박 적층판(100)(200)의 부착시 각 동박 적층판(100)(200)을 구성하는 동박 중 더 두꺼운 두께의 동박, 즉 제2 동박(122,222)이 상기 접합층(300)의 양면에 부착되도록 할 수 있다.In this way, the two copper clad laminates 100 and 200 are attached using the bonding layer 300 so as to have a mutually symmetrical structure. When the copper clad laminates 100 and 200 are attached, the thicker copper foils among the copper foils constituting the respective copper clad laminates 100 and 200, that is, the second copper foils 122 and 222 are attached to both surfaces of the bonding layer 300. can do.

이와 같은 형태로 2매의 동박 적층판(100)(200)이 접합층(300)을 사이에 두고 접합되면, 도 2에 도시된 바와 같이 미리 설정된 온도 이상에서 접착력이 상실되도록 구성된 접합층(300)과, 상기 접합층(300)의 양면에 각각 부착된 한쌍의 제2 동박(122, 222)과, 상기 한 쌍의 제2 동박(122,222) 각각에 적층된 한쌍의 코어(110,210), 및 상기 한 쌍의 코어(110,210) 각각에 적층되며, 상기 한 쌍의 제2 동박(122, 222) 두께보다 얇게 형성된 한 쌍의 제1 동박(121, 221)을 포함하는 구조로 이루어질 수 있다.When the two copper clad laminates 100 and 200 are bonded with the bonding layer 300 therebetween in this form, as shown in FIG. 2, the bonding layer 300 is configured to lose adhesive strength above a preset temperature. and a pair of second copper foils 122 and 222 respectively attached to both surfaces of the bonding layer 300, and a pair of cores 110 and 210 stacked on each of the pair of second copper foils 122 and 222, and the one It is laminated on each of the pair of cores 110 and 210 and may have a structure including a pair of first copper foils 121 and 221 formed to be thinner than the thickness of the pair of second copper foils 122 and 222 .

다음으로, 도 3에 도시된 바와 같이 접합층(300)을 중심으로 접합된 동박 적층판(100)(200)의 표면에 레이저 가공을 위한 표면 처리를 수행한다. 즉, 제1 동박(121, 221)에 패턴(123, 223)을 형성(도 3a)하거나 제1 동박(121,221)의 표면에 유기물 처리(124,224, 도 3b)를 수행할 수 있다. 도 3a과 같이 제1 동박(121, 221)에 패턴을 형성하는 것은 컨포멀 레이저 가공 방식을 적용하기 위하여 제1 동박(121. 221)을 에칭하여 레이저 가공 패턴이 형성되도록 한 것이고, 도 3b와 같이 제1 동박(121, 221)의 표면을 유기물 처리하는 것은 구리 다이렉트 레이저 가공 방식이 적용함과 아울러 이 후 공정에서의 적층이 용이하도록 하기 위함이다.Next, as shown in FIG. 3 , a surface treatment for laser processing is performed on the surfaces of the copper clad laminates 100 and 200 bonded around the bonding layer 300 . That is, the patterns 123 and 223 may be formed on the first copper foils 121 and 221 ( FIG. 3A ) or the organic material treatment 124 , 224 and FIG. 3B may be performed on the surfaces of the first copper foils 121 and 221 . Forming a pattern on the first copper foils 121 and 221 as shown in FIG. 3A is such that a laser processing pattern is formed by etching the first copper foil 121. 221 in order to apply a conformal laser processing method, and FIG. 3B Similarly, the organic treatment of the surfaces of the first copper foils 121 and 221 is to facilitate lamination in a subsequent process while applying the copper direct laser processing method.

여기서, 제1 동박(121, 221) 표면의 유기물 처리는 흑화(black oxide) 공정에 의해 형성될 수 있는 데, 이러한 흑화 공정은 접합층(300)에 의해 부착된 동박 적층판(100)(200)의 양면에 적층되어 있는 제1 동박(121, 221)의 표면을 산화시킴에 의해 형성될 수 있으며, 얇은 절연층으로 구성될 수 있다.Here, the organic material treatment of the surfaces of the first copper foils 121 and 221 may be formed by a black oxide process, which is a copper clad laminate 100 and 200 attached by the bonding layer 300 . It may be formed by oxidizing the surfaces of the first copper foils 121 and 221 laminated on both surfaces of the , and may be composed of a thin insulating layer.

다음, 도 4a 내지 도 4b에 도시된 바와 같이 레이저 가공 패턴이 형성된 적층판 또는 표면이 유기물 처리된 적층판에 대하여 레이저 가공을 하여 코어(110, 210)에 비아홀(125,225)을 형성할 수 있다. 이때, 상기 코어(110, 210)의 레이저 가공은 통상 CO2 레이저를 이용하여 수행될 수 있으며, 도 3a와 같이 레이저 가공 패턴이 형성된 적층판은 패턴(123, 223)에 의해 노출된 코어(110, 210)를 레이져 가공함에 의해서 비아홀(125, 225)이 형성될 수 있고, 도 3b와 같이 표면이 유기물 처리된 적층판은 그 양면에서 레이저가 조사됨에 의해 비아홀(125, 225)이 가공될 수 있다. 표면이 유기물 처리된 적층판의 경우, 통상적으로 CO2 레이저가 동박, 즉 구리(Cu)를 관통할 수 없으나, 표면의 유기물 처리에 의해 제1 동박(121, 221)이 CO2 레이저 투과가 가능한 정도로 얇아졌기 때문에 제1 동박(121, 221)을 관통하여 비아홀의 형성이 가능할 수 있다.Next, as shown in FIGS. 4A to 4B , the via holes 125 and 225 may be formed in the cores 110 and 210 by laser processing the laminate on which the laser processing pattern is formed or the laminate on which the surface is treated with an organic material. At this time, the laser processing of the cores 110 and 210 is usually performed using a CO 2 laser, and as shown in FIG. 3A , the laminate on which the laser processing pattern is formed is the core 110, exposed by the patterns 123 and 223 . The via holes 125 and 225 may be formed by laser processing the 210, and the via holes 125 and 225 may be processed by irradiating lasers from both sides of the laminated plate having an organic material-treated surface as shown in FIG. 3B. In the case of a laminate with an organic material on the surface, in general, the CO 2 laser cannot penetrate the copper foil, that is, copper (Cu), but the first copper foils 121 and 221 by the organic material treatment on the surface can transmit the CO 2 laser. Since it is thin, it may be possible to form a via hole through the first copper foils 121 and 221 .

이때, 도 4에 도시된 바와 같이 접합층(300)에 의해 부착된 동박 적층판(100)(200)에 각각 레이저 가공을 통해 비아홀(125, 225)을 형성할 때, 상기 접합층(300)에 접합된 동박, 즉 제2 동박(122,222)이 제1 동박(121, 221)의 두께보다 더 두껍게 형성됨에 따라 CO2 레이저가 제2 동박(122, 222)을 관통하여 가공될 수 없다.At this time, as shown in FIG. 4 , when the via holes 125 and 225 are formed in the copper clad laminates 100 and 200 attached by the bonding layer 300 through laser processing, respectively, in the bonding layer 300 . As the bonded copper foil, that is, the second copper foils 122 and 222 is formed to be thicker than the thickness of the first copper foils 121 and 221 , the CO 2 laser cannot be processed through the second copper foils 122 and 222 .

또한, 제2 동박(122, 222)이 제1 동박의 두께보다 더 두껍게 형성됨에 따라 비아홀 형성을 위한 레이저 가공시에 비아홀의 오픈 사이즈가 작아지거나 원형성의 미확보로 인하여 비아홀이 찌그러지는 현상이 방지되고, 제2 동박(122, 222)이 레이저의 열에 의해 과가공되어 천공되는 것이 방지될 수 있다.In addition, as the second copper foils 122 and 222 are formed to be thicker than the thickness of the first copper foil, the open size of the via hole is reduced during laser processing for forming the via hole, or the via hole is prevented from being crushed due to non-secure circularity. and the second copper foils 122 and 222 may be prevented from being over-processed and perforated by the heat of the laser.

한편, 도 4b와 같이 비아홀(125, 225)의 형성시에 패턴(123, 223)의 간격을 레이저 가공 영역보다 넓게 형성하여 레이저 가공 영역 내의 일부 지점에 비아홀(125, 225)을 형성함으로써, 비아홀 형성 영역의 설계 자유도가 향상되도록 할 수도 있다.Meanwhile, as shown in FIG. 4B , when the via holes 125 and 225 are formed, the spacing between the patterns 123 and 223 is formed wider than that of the laser processing area to form the via holes 125 and 225 at some points in the laser processing area. It is also possible to improve the design freedom of the formation area.

다음으로, 도 5에 도시된 바와 같이 비아홀(125, 225)이 가공된 적층판의 노출된 양면에 디스미어 처리를 수행하고, 화학 동도금을 수행하여 코어(110, 210)의 표면에 별도의 보조 도금층(126, 226)이 형성될 수 있다. 상기 보조 도금층(126, 226)은 이 후에 언급될 도금 충진 단계에서 코어(110, 210)의 일면에 형성된 동박 및 도금층의 두께의 합을 코어(110, 210)의 타면에 형성된 동박과 같은 두께로 형성되도록 하기 위함이며, 이에 대해서는 아래에서 후술될 도금 충진 단계와 도 6을 통해 좀 더 자세하게 설명하기로 한다.Next, as shown in FIG. 5 , a desmear treatment is performed on both surfaces of the laminate on which the via holes 125 and 225 are processed, and chemical copper plating is performed to form a separate auxiliary plating layer on the surface of the cores 110 and 210 . (126, 226) may be formed. The auxiliary plating layers 126 and 226 have the same thickness as the copper foil formed on the other surface of the cores 110 and 210 by adding the sum of the thicknesses of the copper foil formed on one surface of the cores 110 and 210 and the plating layer in the plating filling step to be described later. This is to be formed, and this will be described in more detail through the plating filling step to be described later and FIG. 6 .

도 6은 비아홀(125, 225)이 가공된 적층판에 도금을 충진하는 단계가 도시된 단면도로서, 도시된 바와 같이 비아홀(125, 225) 내부와 코어(110, 210) 상면의 보조 도금층(126, 226) 상면이 포함되게 도금층(127, 227)을 충진한다. 상기 보조 도금층(127, 227) 상면에는 비아홀(125, 225) 내부가 도금에 의해 충진됨과 동시에 도금층(127, 227)이 형성되도록 하는 것이 바람직하다. 이때, 비아홀(125, 225) 내부의 도금 충진시 보조 도금층(126, 226) 상에 도금층(127, 227)이 동시에 형성됨에 의해서 상기 코어(110, 210)의 일면에 형성된 동박 및 도금층의 두께의 합을 코어(110, 210)의 타면에 형성된 동박과 같은 두께로 형성되도록 함이 바람직하다. 이는 접합층(300)의 양면에서 제작된 인쇄회로기판의 분리시 코어(110, 210)의 일면에 형성된 동박 및 도금층의 두께의 합 및 코어(110, 210)의 타면에 형성된 동박의 두께가 동일하게 형성되도록 함으로써, 이 후 인쇄회로기판의 제조 공정시 두께 차이에 의한 휨 발생을 최소화하기 위함이다.6 is a cross-sectional view illustrating the step of filling the laminate in which the via holes 125 and 225 are processed. As shown, the auxiliary plating layer 126, the inside of the via holes 125 and 225 and the upper surfaces of the cores 110 and 210, is shown in FIG. 226) The plating layers 127 and 227 are filled to include the top surface. It is preferable that the inside of the via holes 125 and 225 be filled by plating on the upper surfaces of the auxiliary plating layers 127 and 227 and the plating layers 127 and 227 are formed at the same time. At this time, the plating layers 127 and 227 are simultaneously formed on the auxiliary plating layers 126 and 226 when the plating inside the via holes 125 and 225 is filled, so that the thickness of the copper foil and the plating layer formed on one surface of the cores 110 and 210 is It is preferable that the sum be formed to have the same thickness as the copper foil formed on the other surface of the cores 110 and 210 . When the printed circuit board manufactured on both sides of the bonding layer 300 is separated, the sum of the thicknesses of the copper foil and plating layer formed on one surface of the cores 110 and 210 and the thickness of the copper foil formed on the other surface of the cores 110 and 210 are the same. This is to minimize the occurrence of warpage due to the thickness difference during the manufacturing process of the printed circuit board thereafter.

즉, 접합층(300)을 통해 접합되기 전의 동박의 두께가 서로 다른 이원동박 형태의 동박 적층판(100, 200)에서 제2 동박(122, 222)이 35㎛ 정도의 두께로 형성되고, 제1 동박(121, 221)이 18㎛의 두께로 형성됨에 따라 앞서 언급한 공정에서 보조 도금층(126, 226)을 형성하지 않을 경우에는 접합층(300)에서 적층판의 분리시 코어(110, 210)의 일면에 형성된 동박 및 도금층의 두께의 합 및 코어(110, 210)의 타면에 형성된 동박의 두께가 상호 차이가 날 수 밖에 없기 때문에 제1 동박(121, 221) 측 가공면에 보조 도금층(126, 226)을 더 형성하고, 그 상면에 도금층(127, 227)이 형성되도록 함으로써 코어(110, 210)의 일면에 형성된 동박 및 도금층의 두께의 합 및 코어(110, 210)의 타면에 형성된 동박 각각을 35㎛ 내외의 동일한 두께로 형성하여 양면 두께 차이에 의한 휨 발생이 방지되도록 할 수 있다.That is, the second copper foils 122 and 222 are formed to a thickness of about 35 μm in the copper foil laminates 100 and 200 in the form of a double copper foil having different thicknesses of the copper foils before bonding through the bonding layer 300 , and the first copper foils are formed to a thickness of about 35 μm. Since the copper foils 121 and 221 are formed to a thickness of 18 μm, when the auxiliary plating layers 126 and 226 are not formed in the aforementioned process, the cores 110 and 210 are formed when the laminate is separated from the bonding layer 300 . Since the sum of the thicknesses of the copper foil and the plating layer formed on one surface and the thickness of the copper foil formed on the other surface of the cores 110 and 210 are inevitably different from each other, the auxiliary plating layer 126, 226) is further formed, and the plating layers 127 and 227 are formed on the upper surfaces thereof, so that the sum of the thicknesses of the copper foil and the plating layer formed on one surface of the cores 110 and 210 and the copper foil formed on the other surface of the cores 110 and 210, respectively. can be formed to have the same thickness of about 35㎛ to prevent the occurrence of warpage due to the difference in the thickness of both sides.

여기서, 종래기술에 의하여 레이저 가공 방식을 0.1T 이하의 박판 제품에 적용할 경우, 도금 충진이 불가능하여 후판 더미를 추가적으로 구성하는 더미 작업이 불가피하였음에 비하여, 본 실시예에서는 두 개의 동박 적층판이 일체로 결합된 채로 도금 충진 및 후속 공정을 거치게 되므로 별도의 더미 작업을 필요치 않게 되어 작업 공수와 리드 타임을 줄일 수 있는 장점을 갖는다.Here, when the laser processing method is applied to a thin plate product of 0.1T or less according to the prior art, plating filling is impossible and a dummy operation to additionally constitute a thick plate dummy is unavoidable, whereas in this embodiment, two copper clad laminates are integrated Since the plating is filled and followed by a subsequent process while being combined with the metal, a separate dummy operation is not required, which has the advantage of reducing the work man-hour and lead time.

그 다음, 도 7에 도시된 바와 같이 도금 충진된 적층판에 대하여 고온 건조하여 상기 접합층(300)의 접착력을 제거하여 상기 적층판의 상하 대칭 구조를 두 개의 적층판으로 서로 분리하게 된다. 상기 분리 공정은 통상적인 건조기(400) 내부에서 이루어질 수 있으며, 약 150℃의 열을 가하게 되면 접합층의 접착력을 제거할 수 있다. Then, as shown in FIG. 7 , the adhesive force of the bonding layer 300 is removed by drying at a high temperature with respect to the plating-filled laminate, thereby separating the vertical symmetric structure of the laminate into two laminates. The separation process may be performed inside the conventional dryer 400, and when heat of about 150° C. is applied, the adhesive force of the bonding layer may be removed.

이와같은 방식에 의하여, 한 번에 두 개의 코어를 제작할 수 있어 도금의 생산성을 두 배로 향상시킬 수 있으며, 나아가 후술하겠지만 이런 방법으로 여러 장의 코어를 제작하여 일괄 적층하는 방식으로 전층 IVH를 구현할 수 있으며, 이를 통하여 리드 타임과 비용을 함께 줄일 수 있게 된다.In this way, it is possible to manufacture two cores at once, so that the productivity of plating can be doubled, and as will be described later, a full-layer IVH can be realized by manufacturing several cores in this way and stacking them together. In this way, lead time and cost can be reduced together.

그리고, 도 8에 도시된 바와 같이 도금 충진된 각각의 분리된 적층판에 대하여 회로 형성하는 단계를 수행함으로써 기본적인 인쇄회로기판을 완성되게 된다. 여기서, 이러한 회로 형성 단계는 각각의 적층판에 대하여 마이크로 비아 홀(MVH; 128, 228)을 형성하는 것을 포함할 수 있다.Then, as shown in FIG. 8 , a basic printed circuit board is completed by performing a circuit forming step for each of the separated laminated boards filled with plating. Here, the circuit forming step may include forming micro-via holes (MVHs) 128 and 228 for each laminate.

이 후에, 도9에 도시된 바와 같이 추가적으로 서로 분리되어 제작된 인쇄회로기판들을 일괄 적층하여 전층 내부 비아 홀(IVH)를 구현하는 단계를 더 포함할 수도 있다.Thereafter, as shown in FIG. 9 , the method may further include the step of implementing the full-layer internal via hole IVH by collectively stacking printed circuit boards manufactured separately from each other.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 개시된 실시예에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited to the disclosed embodiments, and various modifications and improvements by those skilled in the art using the basic concept of the present invention defined in the following claims also fall within the scope of the present invention.

100,200. 동박 적층판 110,210. 코어
121,221. 제1 동박 122,222. 제2 동박
123,223. 패턴 124,224. 유기물 처리
125,225. 비아홀 126,226. 보조 도금층
127,227. 도금층 128,228. 마이크로 비아홀100,200. Copper clad laminates 110,210. core
121,221. First copper foil 122,222. 2nd copper foil
123,223. pattern 124,224. organic matter treatment
125,225. Via Hall 126,226. auxiliary plating layer
127,227. plating layer 128,228. micro via hole

Claims (22)

코어층;
상기 코어층의 일면 상에 배치된 제1 동박;
상기 코어층의 타면 상에 배치되며, 상기 제1 동박의 두께보다 두꺼운 두께를 갖는 제2 동박;
상기 제1 동박 상에 배치된 제1 도금층; 및
상기 제1 도금층 상에 배치된 제2 도금층; 을 포함하며,
상기 코어층의 일면 상에서의 상기 제1 동박, 상기 제1 도금층 및 상기 제2 도금층의 두께의 합은, 상기 코어층의 타면 상에서의 상기 제2 동박의 두께와 동일한,
인쇄회로기판.
core layer;
a first copper foil disposed on one surface of the core layer;
a second copper foil disposed on the other surface of the core layer and having a thickness greater than that of the first copper foil;
a first plating layer disposed on the first copper foil; and
a second plating layer disposed on the first plating layer; includes,
The sum of the thicknesses of the first copper foil, the first plating layer, and the second plating layer on one surface of the core layer is the same as the thickness of the second copper foil on the other surface of the core layer,
printed circuit board.
 제1항에 있어서,
상기 코어층, 상기 제1 동박 및 상기 제1 도금층을 관통하는 비아홀; 을 더 포함하는,
인쇄회로기판.
According to claim 1,
a via hole passing through the core layer, the first copper foil, and the first plating layer; further comprising,
printed circuit board.
 제2항에 있어서,
상기 비아홀의 적어도 일부는 상기 제2 도금층으로 채워진,
인쇄회로기판.
3. The method of claim 2,
At least a portion of the via hole is filled with the second plating layer,
printed circuit board.
 코어층, 상기 코어층의 일면에 부착된 제1 동박, 및 상기 코어층의 타면에 부착되며 상기 제1 동박의 두께보다 두꺼운 두께를 갖는 제2 동박을 포함하는 기판을 준비하는 단계;
상기 제1 동박 상에 제1 도금층을 형성하는 단계; 및
상기 제1 도금층 상에 제2 도금층을 형성하는 단계; 를 포함하며,
상기 코어층의 일면 상에서의 상기 제1 동박, 상기 제1 도금층 및 상기 제2 도금층의 두께의 합은, 상기 코어층의 타면 상에서의 상기 제2 동박의 두께와 동일한,
인쇄회로기판 제조방법.
preparing a substrate including a core layer, a first copper foil attached to one surface of the core layer, and a second copper foil attached to the other surface of the core layer and having a thickness greater than that of the first copper foil;
forming a first plating layer on the first copper foil; and
forming a second plating layer on the first plating layer; includes,
The sum of the thicknesses of the first copper foil, the first plating layer, and the second plating layer on one surface of the core layer is the same as the thickness of the second copper foil on the other surface of the core layer,
A method for manufacturing a printed circuit board.
 제4항에 있어서,
상기 제1 동박 상에 제1 도금층을 형성하는 단계; 전에
상기 코어층 및 상기 제1 동박을 관통하는 비아홀을 형성하는 단계; 를 더 포함하는,
인쇄회로기판 제조방법.
5. The method of claim 4,
forming a first plating layer on the first copper foil; before
forming a via hole penetrating the core layer and the first copper foil; further comprising,
A method for manufacturing a printed circuit board.
 제5항에 있어서,
상기 코어층 및 상기 제1 동박을 관통하는 비아홀을 형성하는 단계에서, 상기 비아홀은 레이저 가공으로 형성되는,
인쇄회로기판 제조방법.
6. The method of claim 5,
In the step of forming a via hole penetrating the core layer and the first copper foil, the via hole is formed by laser processing,
A method for manufacturing a printed circuit board.
 제5항에 있어서,
상기 코어층 및 상기 제1 동박을 관통하는 비아홀을 형성하는 단계; 전에
상기 제1 동박을 표면 처리하는 단계; 를 더 포함하는,
인쇄회로기판 제조방법.
6. The method of claim 5,
forming a via hole penetrating the core layer and the first copper foil; before
surface-treating the first copper foil; further comprising,
A method for manufacturing a printed circuit board.
 제7항에 있어서,
상기 제1 동박을 표면 처리하는 단계는, 상기 제1 동박의 표면을 유기물 처리하는 공정을 포함하는,
인쇄회로기판 제조방법
8. The method of claim 7,
The step of surface-treating the first copper foil includes a process of organically treating the surface of the first copper foil,
Printed circuit board manufacturing method
 제7항에 있어서,
상기 제1 동박을 표면 처리하는 단계는, 흑화 공정을 포함하는,
인쇄회로기판 제조방법.
8. The method of claim 7,
The step of surface-treating the first copper foil includes a blackening process,
A method for manufacturing a printed circuit board.
 제7항에 있어서,
상기 제1 동박을 표면 처리하는 단계는, 상기 제1 동박의 표면을 산화시키는 공정을 포함하는,
인쇄회로기판 제조방법.
8. The method of claim 7,
The step of surface-treating the first copper foil includes a step of oxidizing the surface of the first copper foil,
A method for manufacturing a printed circuit board.
 제4항에 있어서, 상기 제1 동박 상에 제1 도금층을 형성하는 단계에서, 상기 제1 도금층은 화학 도금으로 형성되는,
인쇄회로기판 제조방법.
According to claim 4, In the step of forming the first plating layer on the first copper foil, the first plating layer is formed by chemical plating,
A method for manufacturing a printed circuit board.
 제5항에 있어서,
상기 제1 도금층 상에 제2 도금층을 형성하는 단계에서, 상기 제2 도금층은 상기 비아홀의 내부의 적어도 일부를 충진하는,
인쇄회로기판 제조방법.
6. The method of claim 5,
In the step of forming a second plating layer on the first plating layer, the second plating layer fills at least a portion of the inside of the via hole,
A method for manufacturing a printed circuit board.
 코어층, 상기 코어층의 일면에 부착된 제1 동박, 및 상기 코어층의 타면에 부착되며 상기 제1 동박의 두께보다 두꺼운 두께를 갖는 제2 동박을 포함하는 기판을 2개 준비하는 단계;
상기 기판 각각의 상기 제2 동박을 접합층 양면에 상호 대칭적으로 부착하는 단계;
상기 기판 각각의 상기 제1 동박 상에 제1 도금층을 형성하는 단계;
각각의 상기 제1 도금층 상에 제2 도금층을 형성하는 단계; 및
상기 2개의 기판을 서로 분리하는 단계; 를 포함하며,
상기 분리된 기판 각각에 있어서, 상기 코어층의 일면 상에서의 상기 제1 동박, 상기 제1 도금층 및 상기 제2 도금층의 두께의 합은, 상기 코어층의 타면 상에서의 상기 제2 동박의 두께와 동일한,
인쇄회로기판 제조방법.
preparing two substrates including a core layer, a first copper foil attached to one surface of the core layer, and a second copper foil attached to the other surface of the core layer and having a thickness greater than that of the first copper foil;
symmetrically attaching the second copper foil of each of the substrates to both surfaces of the bonding layer;
forming a first plating layer on the first copper foil of each of the substrates;
forming a second plating layer on each of the first plating layers; and
separating the two substrates from each other; includes,
In each of the separated substrates, the sum of the thicknesses of the first copper foil, the first plating layer, and the second plating layer on one surface of the core layer is equal to the thickness of the second copper foil on the other surface of the core layer. ,
A method for manufacturing a printed circuit board.
 제13항에 있어서,
상기 기판 각각의 상기 제1 동박 상에 제1 도금층을 형성하는 단계; 전에
각각의 상기 코어층 및 각각의 상기 제1 동박을 관통하는 비아홀을 형성하는 단계; 를 더 포함하는,
인쇄회로기판 제조방법.
14. The method of claim 13,
forming a first plating layer on the first copper foil of each of the substrates; before
forming a via hole passing through each of the core layer and each of the first copper foils; further comprising,
A method for manufacturing a printed circuit board.
 제14항에 있어서,
각각의 상기 코어층 및 각각의 상기 제1 동박을 관통하는 비아홀을 형성하는 단계에서, 각각의 상기 비아홀은 레이저 가공으로 형성되는,
인쇄회로기판 제조방법.
15. The method of claim 14,
In the step of forming a via hole passing through each of the core layer and each of the first copper foil, each of the via holes is formed by laser processing,
A method for manufacturing a printed circuit board.
 제14항에 있어서,
각각의 상기 코어층 및 각각의 상기 제1 동박을 관통하는 비아홀을 형성하는 단계; 전에
상기 기판 각각의 상기 제1 동박을 표면 처리하는 단계; 를 더 포함하는,
인쇄회로기판 제조방법.
15. The method of claim 14,
forming a via hole passing through each of the core layer and each of the first copper foils; before
surface-treating the first copper foil of each of the substrates; further comprising,
A method for manufacturing a printed circuit board.
 제16항에 있어서,
상기 기판 각각의 상기 제1 동박을 표면 처리하는 단계는, 각각의 상기 제1 동박의 표면을 유기물 처리하는 공정을 포함하는,
인쇄회로기판 제조방법.
17. The method of claim 16,
The step of surface-treating the first copper foil of each of the substrates includes a process of organically treating the surface of each of the first copper foils,
A method for manufacturing a printed circuit board.
 제16항에 있어서,
상기 기판 각각의 상기 제1 동박을 표면 처리하는 단계는, 흑화 공정을 포함하는,
인쇄회로기판 제조방법.
17. The method of claim 16,
The step of surface-treating the first copper foil of each of the substrates includes a blackening process,
A method for manufacturing a printed circuit board.
 제16항에 있어서,
상기 기판 각각의 상기 제1 동박을 표면 처리하는 단계는, 각각의 상기 제 1동박의 표면을 산화시키는 공정을 포함하는,
인쇄회로기판 제조방법.
17. The method of claim 16,
The step of surface-treating the first copper foil of each of the substrates includes a step of oxidizing the surface of each of the first copper foils,
A method for manufacturing a printed circuit board.
 제13항에 있어서,
상기 기판 각각의 상기 제1 동박 상에 제1 도금층을 형성하는 단계에서, 각각의 상기 제1 도금층은 화학 도금으로 형성되는,
인쇄회로기판 제조방법.
14. The method of claim 13,
In the step of forming a first plating layer on the first copper foil of each of the substrates, each of the first plating layer is formed by chemical plating,
A method for manufacturing a printed circuit board.
 제14항에 있어서,
각각의 상기 제1 도금층 상에 제2 도금층을 형성하는 단계에서, 각각의 상기 제2 도금층은 각각의 상기 비아홀의 내부의 적어도 일부를 충진하는,
인쇄회로기판 제조방법.
15. The method of claim 14,
forming a second plating layer on each of the first plating layers, each of the second plating layers filling at least a portion of the interior of each of the via holes;
A method for manufacturing a printed circuit board.
 제13항에 있어서,
상기 기판을 서로 분리하는 단계는, 상기 접합층에 열을 가하는 공정을 포함하는,
인쇄회로기판 제조방법.

14. The method of claim 13,
Separating the substrates from each other includes a process of applying heat to the bonding layer,
A method for manufacturing a printed circuit board.
KR1020200013144A 2019-05-31 2020-02-04 Printed circuit board KR102268392B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200013144A KR102268392B1 (en) 2019-05-31 2020-02-04 Printed circuit board
KR1020210058992A KR102333099B1 (en) 2020-02-04 2021-05-07 Printed circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190064812A KR102093155B1 (en) 2019-05-31 2019-05-31 Printed circuit board
KR1020200013144A KR102268392B1 (en) 2019-05-31 2020-02-04 Printed circuit board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190064812A Division KR102093155B1 (en) 2019-05-31 2019-05-31 Printed circuit board

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210058992A Division KR102333099B1 (en) 2020-02-04 2021-05-07 Printed circuit board

Publications (2)

Publication Number Publication Date
KR20200015675A KR20200015675A (en) 2020-02-12
KR102268392B1 true KR102268392B1 (en) 2021-06-23

Family

ID=69569801

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200013144A KR102268392B1 (en) 2019-05-31 2020-02-04 Printed circuit board
KR1020210058992A KR102333099B1 (en) 2020-02-04 2021-05-07 Printed circuit board

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210058992A KR102333099B1 (en) 2020-02-04 2021-05-07 Printed circuit board

Country Status (1)

Country Link
KR (2) KR102268392B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058695B1 (en) 2008-11-11 2011-08-22 삼성전기주식회사 Copper foil coated laminate used for printed circuit board manufactured by copper direct laser processing and manufacturing method of printed circuit board using same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969439B1 (en) * 2008-05-07 2010-07-14 삼성전기주식회사 Method for manufacturing a printed circuit board having a landless via
KR101055473B1 (en) 2009-12-15 2011-08-08 삼성전기주식회사 Carrier member for substrate manufacturing and method for manufacturing substrate using same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058695B1 (en) 2008-11-11 2011-08-22 삼성전기주식회사 Copper foil coated laminate used for printed circuit board manufactured by copper direct laser processing and manufacturing method of printed circuit board using same

Also Published As

Publication number Publication date
KR20210055651A (en) 2021-05-17
KR102333099B1 (en) 2021-12-01
KR20200015675A (en) 2020-02-12

Similar Documents

Publication Publication Date Title
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
US11600430B2 (en) Inductor including high-rigidity insulating layers
US10674615B2 (en) Method for manufacturing wiring board
US8104171B2 (en) Method of fabricating multi-layered substrate
KR100897668B1 (en) Fabricating Method of Printed Circuit Board using the Carrier
KR101058695B1 (en) Copper foil coated laminate used for printed circuit board manufactured by copper direct laser processing and manufacturing method of printed circuit board using same
TWI586237B (en) Circuit board and method of manufacturing the same
WO2004064150A1 (en) Method for manufacturing electronic component mount board and electronic mount board manufactured by this method
KR102268392B1 (en) Printed circuit board
KR102093155B1 (en) Printed circuit board
JPH03285398A (en) Interlayer conduction structure of multilayer circuit board and method of forming the same
CN113225940B (en) Manufacturing method of PCB
KR101987043B1 (en) Printed circuit board
KR100366411B1 (en) Multi layer PCB and making method the same
JP2010056373A (en) Method of manufacturing printed circuit board, and printed circuit board
JP2009188154A (en) Printed circuit board and its production process
KR102054198B1 (en) Method for manufacturing wiring board
KR101234759B1 (en) Fabrication method of single layer substrate
JP6826241B1 (en) IVH multilayer substrate and its manufacturing method
TW201315298A (en) Circuit board and manufacturing method thereof
KR100704917B1 (en) Printed circuit board and the manufacturing method thereof
WO2001087024A1 (en) Method of producing multilayer circuit boards
JP3348729B2 (en) Method for manufacturing multilayer substrate
KR100861612B1 (en) Fabricating method of printed circuit board using the carrier
JP2014123734A (en) Metal core substrate and method of manufacturing the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
GRNT Written decision to grant