KR102267174B1 - 디스플레이 장치 - Google Patents

Abstract

디스플레이 장치는 제2 기판과, 제2 기판 상에 서로 교차하는 제1 방향 및 제2 방향을 따라 매트릭스 형태로 배치되는 복수의 반도체 발광 모듈을 포함한다.
반도체 발광 모듈 각각은 제1 영역과 제1 영역을 둘러싸는 제2 영역을 포함하는 제1 기판과, 제1 기판의 제1 영역 상에 배치되는 제어 칩과, 제1 기판의 제2 영역 상에 배치되는 복수의 반도체 발광 패키지를 포함한다.

Description

디스플레이 장치{DISPLAY DEVICE}

실시예는 디스플레이 장치에 관한 것이다.

디스플레이 장치는 영상을 표시하는 장치로서, 최근 들어 가정, 공공 장소나 옥외 장소 등에 널리 설치되고 있다. 옥외 장소에 설치되는 디스플레이 장치는 옥외 광고판 등으로 활용되고 있다.

옥외 광고판으로 사용되는 디스플레이 장치는 먼 거리에서도 선명하게 보여야 하고, 대화면 구현이 가능해야 하며, 반 영구적으로 사용 가능해야 한다. 이러한 특성을 갖는 디스플레이 장치로서, 반도체 발광 소자를 이용한 디스플레이 장치가 개발되고 있다.

이러한 디스플레이 장치는 도 1a에 도시한 바와 같이, PCB(1113)의 상면에 복수의 반도체 발광 패키지(1115a, 1115b)가 실장되고, PCB(1113)의 하면에 구동 드라이버(1110)가 실장되고 있다.

해상도를 증가시키기 위해서는 반도체 발광 패키지(1115a, 1115b)의 사이즈가 작아지고 있다. 이에 따라 단위 면적당 반도체 발광 패키지(도 1b의 1115a 내지 1115c, 도 1c의 1115a 내지 1115e)의 개수가 증가되고 있다.

이와 같이, 단위 면적당 반도체 발광 패키지(도 1b의 1115a 내지 1115c, 도 1c의 1115a 내지 1115e)의 개수가 증가함에 따라, 이들 반도체 발광 패키지(도 1b의 1115a 내지 1115c, 도 1c의 1115a 내지 1115e)를 연결하기 위한 패턴 라인이 복잡해지는 문제가 있다. 또한, 이러한 복잡한 패턴 라인을 해소하기 위해 PCB(1113)의 적층 수가 증가되어 PCB(1113)의 두께가 증가되는 문제가 있다. 아울러 PCB(1113)의 적층 수가 증가됨에 따라 공정 불량률이 증가되는 문제가 있다.

또한, 단위 단위 면적당 반도체 발광 패키지의 개수가 증가함에 따라, 구동 드라이버(도 1b의 1110a, 1110b, 도 1c의 도 1110a 내지 1110c)의 개수도 증가되는데, 구동 드라이버(도 1b의 1110a, 1110b, 도 1c의 도 1110a 내지 1110c)의 사이즈는 줄이기 어렵기 때문에 PCB(1113)의 하면의 한정된 면적에서 이들 구동 드라이버(도 1b의 1110a, 1110b, 도 1c의 도 1110a 내지 1110c)를 최적으로 배치하기 어려워지는 문제가 있다.

또한, 구동 드라이버(도 1b의 1110a, 1110b, 도 1c의 도 1110a 내지 1110c)의 개수의 증가로 구동 드라이버(도 1b의 1110a, 1110b, 도 1c의 도 1110a 내지 1110c) 간의 간격이 좁아지게 되어 구동 드라이버(도 1b의 1110a, 1110b, 도 1c의 도 1110a 내지 1110c)에서 발생된 열이 외부로 방출되기 어려워져 PCB(1113)의 온도 상승을 유발하고, 이러한 PCB(1113)의 온도 상승이 반도체 발광 패키지의 전기적 및 광학적 특성을 저하시키는 문제가 있다.

또한, 구동 드라이버(도 1b의 1110a, 1110b, 도 1c의 도 1110a 내지 1110c)의 개수 증가로 인해 부품 가격이 증가되는 문제가 있다.

한편, 종래에는 외부에 구비된 반도체 발광 패키지를 일일이 집어 단일 PCB(1113) 상에 실장하는 SMT(Surface Mounting Technology) 방법이 사용된다. 이러한 경우, 해상도 증가로 반도체 발광 패키지 간 간격이 좁아지므로, SMT 방법을 이용하여 발광 패키지를 정해진 간격대로 실장하기 어려운 문제가 있다. 아울러, 반도체 발광 패키지를 일일이 PCB(도 1b의 1110a, 1110b, 도 1c의 도 1110a 내지 1110c) 상에 실장해야 하므로, 공정 시간이 오래 걸리는 문제가 있다.

실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.

실시예의 다른 목적은 해상도 증가에서도 최적의 레이아웃을 구현할 수 있는 디스플레이 장치를 제공한다.

실시예의 또 다른 목적은 발광소자 패키지가 증가하더라도 기판의 두께가 증가되지 않는 디스플레이 장치를 제공한다.

실시예의 또 다른 목적은 방열 특성이 우수한 디스플레이 장치를 제공한다.

실시예의 또 다른 목적은 신호 라인과 전원 라인의 개수를 최소화하여 해상도를 증가시키고 비용을 절감할 수 있는 디스플레이 장치를 제공한다.

상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 디스플레이 장치는, 제2 기판; 및 상기 제2 기판 상에 서로 교차하는 제1 방향 및 제2 방향을 따라 매트릭스 형태로 배치되는 복수의 반도체 발광 모듈을 포함한다. 상기 반도체 발광 모듈 각각은, 제1 영역과 상기 제1 영역을 둘러싸는 제2 영역을 포함하는 제1 기판; 상기 제1 기판의 상기 제1 영역 상에 배치되는 제어 칩; 및 상기 제1 기판의 상기 제2 영역 상에 배치되는 복수의 반도체 발광 패키지를 포함한다.

실시예에 따른 디스플레이 장치의 효과에 대해 설명하면 다음과 같다.

실시예들 중 적어도 하나에 의하면, 제어 칩이 복수의 반도체 발광 패키지와 함께 기판의 동일 면 상에 배치되도록 함으로써, 기판의 두께를 최소화할 수 있고 또한 기판 상의 신호 라인과 전원 라인의 개수를 최소화할 수 있다는 장점이 있다.

실시예들 중 적어도 하나에 의하면, 복수의 반도체 발광 모듈 각각에 제어 칩이 구비되도록 하여, 제어 칩의 방열을 반도체 발광 모듈 단위로 분산시켜 줌으로써, 방열 특성이 우수하다는 장점이 있다.

실시예들 중 적어도 하나에 의하면, 복수의 반도체 발광 패키지가 정해진 간격대로 실장된 반도체 발광 모듈을 SMT 공정을 이용하여 메인 기판에 실장함으로써, 반도체 발광 패키지를 직접 메인 기판에 정해진 간격대로 실장하는 어려움을 해소할 수 있다는 장점이 있다.

실시예들 중 적어도 하나에 의하면, 제어 칩과 복수의 반도체 발광 패키지가 실장된 반도체 발광 모듈을 SMT 공정을 이용하여 메인 기판에 실장함으로써, 공정 시간이 단축될 수 있다는 장점이 있다.

실시예들 중 적어도 하나에 의하면, 제어 칩과 복수의 반도체 발광 패키지를 포함하는 반도체 발광 모듈을 복수개 구비하여, 이들 복수의 반도체 발광 모듈을 동일 면 상에서 서로 접하도록 함으로써, 디스플레이 장치의 제조 공정이 용이할 수 있다는 장점이 있다.

실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.

도 1a 내지 도 1c는 해상도 증가에 따른 디스플레이 장치를 구조를 도시한다.
도 2는 실시예에 따른 디지털 사이니지 시스템의 개략도이다.
도 3은 실시예에 따른 디스플레이 장치의 블록도이다.
도 4은 실시예에 따른 시스템 컨트롤러의 블록도이다.
도 5는 제1 실시예에 따른 디스플레이 장치를 도시한다.
도 6은 도 5의 반도체 발광 모듈을 도시한다.
도 7은 제어 칩으로 인한 시야각 변화 모습을 보여준다.
도 8은 반도체 발광 패키지의 발광 방사각을 보여준다.
도 9는 제1 실시예에 따른 디스플레이 장치에서의 발광 방사각을 보여준다.
도 10a 내지 도 10d는 인접하는 반도체 발광 패키지 사이의 이격 거리에 따른 발광 방사각을 보여준다.
도 11은 제2 실시예에 따른 디스플레이 장치를 도시한다.
도 12는 제3 실시예에 따른 디스플레이 장치를 도시한다.
도 13은 제4 실시예에 따른 디스플레이 장치를 도시한다.
도 14는 도 5의 제어 칩을 도시한 회로 블록도이다.
도 15는 제어 칩을 이용하여 반도체 발광 패키지를 구동하는 모습을 보여준다.
도 16은 제5 실시예에 따른 디스플레이 장치를 도시한다.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복 설명은 생략한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.

또한, 본 명세서에 개시된 실시 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함한다"등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

본 명세서에서 설명되는 디지털 사이니지 시스템(Digital Signage System)은 하드웨어(hardware), 소프트웨어(software), 컨텐츠(contents), 네트워크(network) 등 다양한 IT 기술이 복합적으로 이루어져 정보를 전달하는 디스플레이 게시판을 통칭하는 의미로 사용될 수 있다. 이러한 디지털 사이니지 시스템은, 터미널, 관공서, 버스 정류장, 백화점, 지하철, 공항, 호텔, 병원 등 유동 인구가 많은 대형건물 및 업소, 엘리베이터, 영화관, 식당, 쇼핑몰, 상점 등 일정 시간 머무르는 장소에 설치 운영될 수 있다.

그리고, 디지털 사이니지 시스템 중 하나인 독립형 디지털 사이니지(Stand-alone Digital Signage)는 간판이나 빌보드(bill-board)를 PDP(Plasma Display Panel), LCD(Liquid Crystal Display), LED(Light Emitting Diode) 등의 디지털 정보 디스플레이로 구성하고, 미리 제작된 정보 및 광고 컨텐츠를 저장부에 담아 수동 재생할 수 있으며, 다른 하나인 네트워크형 디지털 사이니지(Networked Digital Signage)는 통신 네트워크를 통해 디지털 정보 디스플레이로 정보 및 광고 컨텐츠를 전송하고, 중앙에서 컨텐츠의 전송 및 장치의 상태 관리 등을 수행할 수 있다.

이러한 디지털 사이니지 시스템은 예컨대, 방송 수신 기능, 컴퓨터 지원 기능, 및 인터넷 기능 중 적어도 하나 이상을 지원 가능한 지능형 네트워크 TV로서, 수기 방식의 입력 장치, 터치 스크린 또는 공간 리모콘 등 다양한 인터페이스를 갖출 수 있다. 또한, 이러한 디지털 사이니지 시스템은 유선 또는 무선 네트워크를 지원 가능하여 인터넷 또는/및 다른 디지털 기기와 접속하여, 이메일(e-mail), 웹브라우징(web-browsing), 뱅킹(banking) 또는 게임(gaming) 등의 기능을 수행할 수도 있다. 한편, 디지털 사이니지 시스템은 상술한 기능이나 지원을 위해 표준화된 범용 OS를 이용할 수도 있다. 따라서, 디지털 사이니지 시스템은 범용의 OS 커널 상에, 다양한 애플리케이션을 자유롭게 추가하거나 삭제 가능하여 보다 사용자 친화적인(user-friendly) 기능을 수행할 수 있다.

도 2는 실시예에 따른 디지털 사이니지 시스템의 개략도이다.

도 2에 도시된 바와 같이, 디지털 사이니지 시스템은 복수개의 디스플레이 장치(1)와, 복수개의 디스플레이 장치(1) 각각을 제어하는 시스템 컨트롤러(10)를 포함할 수 있다. 복수개의 디스플레이 장치(1) 대신 하나의 디스플레이 장치가 채택될 수도 있다.

디스플레이 장치(1)는 컨텐츠를 출력할 수 있고, 이 때 컨텐츠는 방송 신호에 따른 영상, 외부 기기로부터 수신되는 영상, 시스템 컨트롤러(10)로부터 수신되는 영상 등을 포함할 수 있다.

디스플레이 장치(1)는 시스템 컨트롤러(10)와 무선 또는 유선으로 통신할 수 있다.

시스템 컨트롤러(10)는 이동 단말기(mobile terminal), PC(Personal Computer), 노트북 등 다양한 전자기기로 구현될 수 있다.

시스템 컨트롤러(10)는 복수의 디스플레이 장치(1)와 무선 또는 유선으로 연결되며, 복수의 디스플레이 장치(1) 각각을 제어할 수 있다. 구체적으로, 시스템 컨트롤러(10)는 복수의 디스플레이 장치(1)에서 출력될 컨텐츠의 종류, 컨텐츠 출력 시간 등을 설정하거나, 디스플레이 장치(1)의 휘도, 선명도, 색상, 색 온도, 밝기, 색농도 및 명암 등을 설정할 수 있다.

도 3은 실시예에 따른 디스플레이 장치의 블록도이다.

도 3을 참조하면, 실시예에 따른 디스플레이 장치(1)는 패널 제어부(2), 통신 모듈(3), 패널(4), 발광 드라이버(9) 및 전원공급부(8)를 포함할 수 있다.

패널 제어부(2)는 디스플레이 장치(1)의 동작을 제어할 수 있다. 패널 제어부(2)는 통신 모듈(3), 전원공급부(8), 발광 드라이버(9)는 중 적어도 일부 또는 전부를 제어할 수 있다.

통신 모듈(3)은 방송 신호를 수신하는 방송 수신 모듈, 이동 통신망을 통해 신호를 수신하는 이동 통신 모듈, 무선 인터넷 접속을 위한 무선 인터넷 모듈, 근거리 통신 모듈, 위치정보 모듈 등을 포함할 수 있다.

패널(4)에는 영상을 표시하기 위한 복수의 픽셀(5)을 포함할 수 있다. 복수의 픽셀(5)은 매트릭스 형태로 배열될 수 있다. 픽셀(5)는 예컨대, 도 5에 도시된 복수의 반도체 발광 소자(125 내지 127)를 포함하는 반도체 발광 패키지(113 내지 116)를 포함할 수 있다.

발광 드라이버(9)는 반도체 발광 패키지(113 내지 116)의 복수의 반도체 발광 소자(125 내지 127)을 발광하도록 제어할 수 있다. 발광 드라이버(9)는 복수의 반도체 발광 소자(125 내지 127)를 PWM(Pulse Width Modulation) 제어할 수 있다. 발광 드라이버(9)는 나중에 상세히 설명한다.

전원공급부(8, Power Supply Unit: PSU)는 패널(4)과 발광 드라이버(9)에 전원을 공급할 수 있다.

한편, 디스플레이 장치(1)는 도 2에 도시된 구성요소 외에 다른 구성요소를 더 포함할 수 있다. 예를 들어, 디스플레이 장치(1)는 음성 신호를 출력하는 음향 출력부와, 사용자 입력을 수신하는 입력부, 외부 기기와 연결되는 인터페이스부 등을 더 포함할 수도 있다.

도 4은 실시예에 따른 시스템 컨트롤러의 블록도이다.

도 4를 참조하면, 실시예에 따른 시스템 컨트롤러(10)는 제어부(11)와, 디스플레이부(12)와, 입력부(13)와, 통신부(14), 메모리(15) 중 적어도 일부 또는 전부를 포함할 수 있다.

제어부(11)는 시스템 컨트롤러(10)의 동작을 제어할 수 있다. 제어부(11)는 디스플레이부(12)와, 입력부(13)와, 통신부(14)와 메모리(15) 중 적어도 일부 또는 전부를 제어할 수 있다.

디스플레이부(12)는 복수개의 디스플레이 장치(1)를 제어하기 위한 화면을 표시할 수 있다. 예를 들어, 디스플레이부(12)는 도 1에 도시된 바와 같은 휘도 설정 화면을 표시할 수 있고, 사용자는 시스템 컨트롤러(10)의 디스플레이부(12)에 표시된 휘도 설정 화면을 통해 디스플레이 장치(1)의 휘도를 설정할 수 있다.

입력부(13)는 사용자로부터 정보를 입력받기 위한 것으로, 버튼(button) 등과 같은 기계식 입력수단, 터치식 입력수단 등을 포함할 수 있다.

통신부(14)는 복수개의 디스플레이 장치(1)와 신호를 송수신할 수 있다. 통신부(14)는 복수개의 디스플레이 장치(1) 각각으로 영상 신호, 제어 신호 등을 전송할 수 있다.

메모리(15)는 디스플레이 장치(1)의 제어와 관련된 다양한 정보를 저장할 수 있다. 메모리(15)는 디스플레이 장치(1)를 통해 출력한 영상 신호, 휘도 레벨에 따른 발광 드라이버(9)의 소비 전력을 맵핑한 룩업테이블, 휘도 설정 범위 등 다양한 정보를 저장할 수 있다.

도 5는 제1 실시예에 따른 디스플레이 장치를 도시한다.

도 5를 참조하면, 제1 실시예에 따른 디스플레이 장치(100A)는 서로 교차하는 제1 방향(141) 및 제2 방향(142)을 따라 매트릭스 형태로 배치되는 복수의 반도체 발광 모듈(110)을 포함할 수 있다.

반도체 발광 모듈(110) 각각은 제1 기판(111), 제어 칩(112) 및 복수의 반도체 발광 패키지(113 내지 116)을 포함할 수 있다.

제1 기판(111)은 제어 칩(112) 및 복수의 반도체 발광 패키지(113 내지 116)를 지지할 수 있다. 제1 기판(111)은 제어 칩(112)을 연결하기 위한 신호 라인(121)과 복수의 반도체 발광 패키지(113 내지 116)를 연결하기 위한 전원 라인(도 14의 122)을 포함할 수 있다. 도 5에서 설명의 편의를 위해 신호 라인(121)이 직선으로 도시되고 있지만, 신호 라인(121)은 직선이 아닌 다른 형태로 배선될 수 있다.

신호 라인(121)은 반도체 발광 모듈(110) 각각의 복수의 반도체 발광 패키지(113 내지 116)를 제어하는 제어 신호를 공급할 수 있다. 전원 라인(122)은 반도체 발광 모듈(110) 각각의 복수의 반도체 발광 패키지(113 내지 116)에 전원을 공급할 수 있다. 전원은 반도체 발광 모듈(110) 각각의 반도체 발광 패키지(113 내지 116)에 공급되고, 제어 신호에 따라 복수의 반도체 발광 패키지(113 내지 116) 각각이 발광될 수 있다.

제1 기판(111)은 플렉서블 기판일 수 있다. 예컨대, 제1 기판(111)은 플렉서블 인쇄회로기판(PCB)일 수 있다. 이에 따라, 제1 기판(111)이 채용된 디스플레이 장치(100A)는 플렉서블 변형이 가능하다.

복수의 반도체 발광 패키지(113 내지 116)는 제1 기판(111) 상에 배치될 수 있다. 반도체 발광 패키지(113 내지 116)는 복수의 발광 소자를 포함할 수 있다. 예컨대, 복수의 반도체 발광 소자(125 내지 127)를 패키지화하여 반도체 발광 패키지(113 내지 116)로 제조될 수 있다.

예컨대, 반도체 발광 패키지(113 내지 116)는 적색 발광 소자(125), 녹색 발광 소자(126) 및 청색 발광 소자(127)을 포함하므로, 하나의 반도체 발광 패키지(113 내지 116)가 단위 픽셀을 구성할 수 있다. 예컨대, 적색 발광 소자(125)는 적색 발광 다이오드를 포함하고, 녹색 발광 소자(126)는 녹색 발광 다이오드를 포함하며, 청색 발광 소자(127)는 청색 발광 다이오드를 포함할 수 있다. 즉, 적색 발광 소자(125)에서 발광된 적색 광, 녹색 발광 소자(126)에서 발광된 녹색 광 및 및 청색 발광 소자(127)에서 발광된 청색 광의 혼합에 의해 폴 컬러가 구현될 수 있다. 아울러, 반도체 발광 패키지(113 내지 116)는 전원, 예컨대 전류의 세기에 따라 발광되는 광의 휘도가 달라지므로, 반도체 발광 패키지(113 내지 116)에 공급되는 전류의 세기를 조절하여 서로 상이한 휘도를 구현할 수 있다.

도 5에 도시한 바와 같이, 반도체 발광 모듈(110)에 4개의 반도체 발광 패키지(113 내지 116)를 포함하므로, 반도체 발광 모듈(110)은 4개의 픽셀을 포함할 수 있다. 실시예에는 이에 한정하지 않고 반도체 발광 모듈(110)이 5개 이상의 픽셀, 즉 5개 이상의 반도체 발광 패키지를 포함할 수도 있다.

도 5에 도시한 바와 같이, 반도체 발광 모듈(110)에 4개의 픽셀이 배치되므로, 9개의 반도체 발광 모듈(110)에 배치된 픽셀의 개수는 36개일 수 있다.

제어 칩(112)은 제1 기판(111) 상에 배치될 수 있다. 예컨대, 제어 칩(112)은 제1 기판(111) 상에 실장될 수 있다. 제어 칩(112)은 반도체 발광 패키지(113 내지 116)를 제어할 수 있다. 제어 칩(112)을 이용하여 반도체 발광 패키지(113 내지 116)를 구동시키는 방법은 나중에 도 14 및 도 15를 참조하여 상세히 설명한다.

제1 기판(111)은 제1 영역(210)과 제1 영역(210)을 둘러싸는 제2 영역(211)을 포함할 수 있다.

제어 칩(112)은 제1 기판(111)의 제1 영역(210) 상에 배치될 수 있다. 복수의 반도체 발광 패키지(113 내지 116)는 제2 영역(211) 상에 배치될 수 있다. 예컨대, 제1 반도체 발광 패키지(113)는 제1 기판(111)의 좌상측에 해당하는 제1 영역(210) 상에 배치되고, 제2 반도체 발광 패키지(114)는 제1 기판(111)의 우상측에 해당하는 제1 영역(210) 상에 배치될 수 있다. 예컨대, 제3 반도체 발광 패키지(115)는 제1 기판(111)의 좌하측에 해당하는 제1 영역(210) 상에 배치되고, 제4 반도체 발광 패키지(116)는 제1 기판(111)의 우하측에 해당하는 제1 영역(210) 상에 배치될 수 있다.

제1 내지 제4 반도체 발광 패키지(113 내지 116)는 서로 이격되어 배치될 수 있다.

예컨대, 제1 기판(111)의 제1 영역(210)은 제어 칩(112)의 형상에 따라 달라질 수 있다. 예컨대, 제어 칩(112)이 직사각 형상을 갖는 경우, 제1 기판(111)의 제1 영역(210)은 직사각 형상을 가질 수 있다. 예컨대, 제어 칩(112)이 정사각 형상을 갖는 경우, 제1 기판(111)의 제1 영역(210)은 정사각 형상을 가질 수 있다. 제1 기판(111)의 제1 영역(210)의 면적은 제어 칩(112)의 면적과 같거나 클 수 있다.

도 6에 도시한 바와 같이, 제어 칩(112)과 복수의 반도체 발광 패키지(113 내지 116) 각각은 서로 이격되어 배치될 수 있다.

제어 칩(112)은 도 6에 도시한 바와 같이, 제1 축(131)의 길이가 제2 축(132)의 길이보다 큰 직사각 형상을 가질 수 있다. 제어 칩(112)의 제1 축(131)은 제1 방향(141)을 따라 위치되고, 제어 칩(112)의 제2 축(132)은 제2 방향(142)을 따라 위치될 수 있다.

예컨대, 제어 칩(112)의 일 측면의 일부 영역은 제2 방향(142)을 따라 제1 반도체 발광 패키지(113)와 중첩될 수 있다. 예컨대, 제어 칩(112)의 일 측면의 다른 영역은 제2 방향(142)을 따라 제2 반도체 발광 패키지(114)와 중첩될 수 있다. 예컨대, 제어 칩(112)의 일 측면의 반대편인 다른 측면의 일부 영역은 제2 방향(142)을 따라 제3 반도체 발광 패키지(115)와 중첩될 수 있다. 예컨대, 제어 칩(112)의 다른 측면의 다른 영역은 제2 방향(142)을 따라 제4 반도체 발광 패키지(116)와 중첩될 수 있다.

예컨대, 제1 반도체 발광 패키지(113)와 제어 칩(112)의 일 측면의 일부 영역 사이의 거리(d1)는 제2 반도체 발광 패키지(114)와 제어 칩(112)의 일 측면의 다른 영역 사이의 거리(d2), 제3 반도체 발광 패키지(115)와 제어 칩(112)의 다른 측면의 일부 영역 사이의 거리(d3) 또는 제4 반도체 발광 패키지(116)와 제어 칩(112)의 다른 측면의 다른 영역 사이의 거리(d4)와 동일할 수 있다.

한편, 제어 칩(112)의 두께(t1)은 반도체 발광 패키지(113 내지 116)의 두께(t2)와 동일하거나 클 수 있다. 예컨대, 제어 칩(112)의 두께(t1)는 10 마이크로미터 내지 100 마이크로미터일 수 있다. 예컨대, 반도체 발광 패키지(113 내지 116)의 두께(t2)는 150 마이크로미터 내지 300 마이크로미터일 수 있다.

도 7에 도시한 바와 같이, 반도체 발광 모듈(110)의 제1 기판(111) 상에 배치된 복수의 반도체 발과 패키지(113, 114) 각각은 발광될 수 있다. 예컨대, 제2 방향(142)을 따라 배치된 제1 반도체 발광 패키지(113)와 제3 반도체 발광 패키지(115)가 발광될 수 있다. 이러한 경우, 상술한 바와 같이 제1 반도체 발광 패키지(113) 및 제3 반도체 발광 패키지(115) 각각이 제어 칩(112)과 부분적으로 중첩되고 제어 칩(112)의 두께가 반도체 발광 패키지(113, 115)의 두께보다 크므로, 제1 반도체 발광 패키지(113)에서 발광된 광의 일부와 제3 반도체 발광 패키지(115)에서 발광된 광의 일부가 제어 칩(112)에 의해 방해를 받아 출사되지 않을 수 있다.

도 8에 도시한 바와 같이, 실시예에 따른 반도체 발광 패키지(113), 구체적으로 적색 반도체 발광 소자(125), 녹색 반도체 발광 소자(126) 및 청색 반도체 발광 소자(127) 각각은 120도의 방사각을 갖고 발광될 수 있다.

하지만, 도 9에 도시한 바와 같이, 제어 칩(112a, 112b)과 부분적으로 중첩되는 제1 반도체 발광 패키지(113a, 113b)나 제3 반도체 발광 패키지(115a, 115b)에서 발광된 광은 제어 칩(112a, 112b)에 의해 방해되어, 해당 일부가 출사되지 못하게 되어 120도보다 작은 방사각으로 발광될 수 있다.

제2 방향(142)을 따라 제1-1 기판(111a)와 제1-2 기판(111b)가 배치될 수 있다. 이러한 경우, 제1-1 기판(111a)의 제1 영역(210) 상에 제1-1 제어 칩(112a)가 배치되고, 제1-1 기판(111a)의 제2 영역(211) 상에 제1-1 반도체 발광 패키지(113a)와 제3-1 반도체 발광 패키지(115a)가 배치될 수 있다. 제1-2 기판(111b)의 제1 영역(210) 상에 제1-2 제어 칩(112b)이 배치되고, 제1-2 기판(111b)의 제2 영역(211) 상에 제1-2 반도체 발광 패키지(113b)와 제3-2 반도체 발광 패키지(115b)가 배치될 수 있다.

예컨대, 제1-1 기판(111a) 상의 제1-1 반도체 발광 패키지(113a) 및 제3-1 반도체 발광 패키지(115a) 각각에서 발광된 광의 일부가 제1-1 제어 칩(112a)에 의해 방해될 수 있다. 마찬가지로, 제1-2 기판(111b) 상의 제1-2 반도체 발광 패키지(113b) 및 제3-2 반도체 발광 패키지(115b) 각각에서 발광된 광의 일부가 제1-2 제어 칩(112b)에 의해 방해될 수 있다. 이에 따라, 제1-1 반도체 발광 패키지(113a), 제3-1 반도체 발광 패키지(115a), 제1-2 반도체 발광 패키지(113b) 및 제3-2 반도체 발광 패키지(115b) 각각의 발광 방사각은 120도 이하일 수 있다.

도 9에 도시한 바와 같이, 제1-1 반도체 발광 패키지(113a), 제3-1 반도체 발광 패키지(115a), 제1-2 반도체 발광 패키지(113b) 및 제3-2 반도체 발광 패키지(115b) 각각의 발광 방사각은 대략 100도일 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제1-1 반도체 발광 패키지(113a)의 수직 방향(231)과 제1-1 반도체 발광 패키지(113a)로부터 제1-1 제어 칩(112a)의 상측을 경유하는 사선 방향(232) 사이의 발광 방사각은 40도일 수 있지만, 이에 대해서는 한정하지 않는다.

예컨대, 제1-1 기판(111a)의 제1-1 반도체 발광 패키지(113a)와 제3-1 반도체 발광 패키지(115a) 사이의 거리(L1)는 제1-2 기판(111b)의 제1-2 반도체 발광 패키지(113b)와 제3-2 반도체 발광 패키지(115b) 사이의 거리(L2)와 동일할 수 있다. 예컨대, 제1-1 기판(111a)의 제1-1 반도체 발광 패키지(113a)와 제3-1 반도체 발광 패키지(115a) 사이의 거리(L1) 또는 제1-2 기판(111b)의 제1-2 반도체 발광 패키지(113b)와 제3-2 반도체 발광 패키지(115b) 사이의 거리(L2)는 제1-1 기판(111a)의 제3-1 반도체 발광 패키지(115a)와 제1-2 기판(111b)의 제1-2 반도체 발광 패키지(113b) 사이의 거리(L3)와 동일할 수 있다.

이와 같이, 제1 기판(111a, 111b) 상의 반도체 발광 패키지(113a, 113b, 115a, 115b) 사이의 거리나 인접하는 제1 기판(111a, 111b)의 인접하는 반도체 발광 패키지113a, 113b, 115a, 115b 사이의 거리를 동일하게 함으로써, 픽셀의 사이즈를 동일하게 하여 균일한 휘도를 구현할 수 있다.

한편, 제1-1 반도체 발광 패키지(113a), 제3-1 반도체 발광 패키지(115a), 제1-2 반도체 발광 패키지(113b) 및 제3-2 반도체 발광 패키지(115b) 각각의 발광 방사각은 제1-1 제어 칩(112a)이나 제1-2 제어 칩(112b)의 두께(t1)가 고정되는 경우, 제1-1 반도체 발광 패키지(113a)와 제3-1 반도체 발광 패키지(115a) 사이의 거리(L1) 또는 제1-2 반도체 발광 패키지(113b)와 제3-2 반도체 발광 패키지(115b) 사이의 거리(L2)에 따라 달라질 수 있다.

도 10a 내지 도 10d는 인접하는 반도체 발광 패키지 사이의 이격 거리에 따른 발광 방사각을 보여준다.

도 10a 내지 도 10d에 도시한 바와 같이, 제1 반도체 발광 패키지(113)와 제3 반도체 발광 패키지(115) 사이의 거리(L11, L21, L31, L41)가 달라질 수 있고, 이때 제어 칩(112)의 두께는 고정될 수 있다. 예컨대, 제1 반도체 발광 패키지(113)와 제3 반도체 발광 패키지(115) 사이의 거리(L11, L21, L31, L41)가 커질수록 제1 반도체 발광 패키지(113)의 수직 방향(231)과 제3 반도체 발광 패키지(115)로부터 제어 칩(112)의 상측을 경유하는 사선 방향(232) 사이의 발광 방사각 또한 커질 수 있다. L11보다 L21이 더 크고, L21보다 L31이 더 크며, L31보다 L41가 더 클 수 있다.

예컨대, 제1 반도체 발광 패키지(113)와 제3 반도체 발광 패키지(115) 사이의 거리(L11, L21, L31, L41)가 커지는 경우, 저해상도의 픽셀을 갖는 디스플레이 장치(100A)가 구현될 수 잇다. 예컨대, 제1 반도체 발광 패키지(113)와 제3 반도체 발광 패키지(115) 사이의 거리(L11, L21, L31, L41)가 작아지는 경우, 고해상도의 픽셀을 갖는 디스플레이 장치(100A)가 구현될 수 있다. 따라서, 저해상도로 갈수록 발광 방사각은 커지는데 반해, 고해상도로 갈수록 발광 방사각은 작아질 수 있다.

실시예에 따르면, 제1 반도체 발광 패키지(113)와 제3 반도체 발광 패키지(115) 사이의 거리(L11, L21, L31, L41)는 예컨대, 0.8 밀리미터 내지 1.2 밀리미터일 수 있다. 이러한 경우, 제1 반도체 발광 패키지(113)의 수직 방향(231)과 제3 반도체 발광 패키지(115)로부터 제어 칩(112)의 상측을 경유하는 사선 방향(232) 사이의 발광 방사각은 예컨대, 40도 내지 61도일 수 있다.

한편, 제1 실시예에 따른 디스플레이 장치(100A)는 제2 기판(120)을 포함할 수 있다.

복수의 반도체 발광 모듈(110)이 제2 기판(120) 상에 배치될 수 있다. 예컨대, 반도체 발광 모듈(110)의 제1 기판(111)은 접착제를 이용하여 제2 기판(120)에 부착될 수 있다. 예컨대, 반도체 발광 모듈(110)의 제1 기판(111)은 나사와 같은 스크류를 이용하여 제2 기판(120)에 체결될 수 있다.

제2 기판(120)은 플렉서블 기판일 수 있다. 예컨대, 제2 기판(120)은 플렉서블 인쇄회로기판일 수 있다. 이에 따라, 제2 기판(120)이 채용된 디스플레이 장치(100A)는 플렉서블 변형이 가능하다.

예컨대, 복수의 반도체 발광 패키지(113 내지 116)과 복수의 제1 기판(111)을 포함하는 복수의 반도체 발광 모듈(110)과 제2 기판(120)은 도 3에 도시된 패널(40)일 수 있고, 복수의 제어 칩(112)은 발광 드라이버(9)일 수 있다.

한편, 제어 칩(112)의 일부가 각 반도체 발광 패키지(113 내지 116)와 제2 방향(142)으로 따라 중첩되는 경우, 제어 칩(112)의 방해에 의해 제2 방향(142)에서의 발광 방사각이 줄어드나, 제1 방향(141)에서의 방사각은 제어 칩(112)의 방해를 방지 않으므로 120도로 유지될 수 있다. 따라서, 도 5에 도시된 제어 칩(112)의 배열 구조는 수평 시야각을 확보할 필요가 있는 디스플레이 장치(100A)에 적합할 수 있다.

이와 달리, 수직 시야각을 확보할 필요가 있는 디스플레이 장치인 경우, 도 11에 도시한 바와 같이, 제어 칩이 배열될 수 있다.

도 11은 제2 실시예에 따른 디스플레이 장치를 도시한다.

제2 실시예에서 제어 칩(112)의 배열 위치를 제외하고 제1 실시예와 동일하다. 따라서, 제2 실시예에서 제1 실시에와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 상세한 설명을 생략한다. 제2 실시예에서 누락된 설명은 상술한 제1 실시예의 설명으로부터 용이하게 이해될 수 있다.

도 11을 참조하면, 제2 실시예에 따른 디스플레이 장치(100B)는 서로 교차하는 제1 방향(141) 및 제2 방향(142)을 따라 매트릭스 형태로 배치되는 복수의 반도체 발광 모듈(110)을 포함할 수 있다.

반도체 발광 모듈(110) 각각은 제1 기판(111), 제어 칩(112) 및 복수의 반도체 발광 패키지(113 내지 116)을 포함할 수 있다.

제어 칩(112)은 제1 축(131)의 길이가 제2 축(132)의 길이보다 큰 직사각 형상을 가질 수 있다. 제어 칩(112)의 제1 축(131)은 제2 방향(142)을 따라 위치되고, 제어 칩(112)의 제2 축(132)은 제1 방향(141)을 따라 위치될 수 있다.

이러한 경우, 제1 내지 제4 반도체 발광 패키지(113 내지 116) 각각은 제어 칩(112)과 제1 방향(141)을 따라 중첩될 수 있다.

따라서, 제어 칩(112)의 일부가 각 반도체 발광 패키지(113 내지 116)와 제1 방향(141)으로 따라 중첩되는 경우, 제어 칩(112)의 방해에 의해 제1 방향(141)에서의 발광 방사각이 줄어드나, 제2 방향(142)에서의 방사각은 제어 칩(112)의 방해를 방지 않으므로 120도로 유지될 수 있다. 따라서, 제2 실시예의 제어 칩(112)의 배열 구조는 수직 시야각을 확보할 필요가 있는 디스플레이 장치(100B)에 적합할 수 있다.

도 12는 제3 실시예에 따른 디스플레이 장치를 도시한다.

제3 실시예는 제1 실시예와 제2 실시예를 혼용한 실시예일 수 있다. 제3 실시예에서 제1 실시에 및/또는 제2 실시예와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 상세한 설명을 생략한다. 제3 실시예에서 누락된 설명은 상술한 제1 실시에 및/또는 제2 실시예의 설명으로부터 용이하게 이해될 수 있다.

도 12를 참조하면, 제3 실시예에 따른 디스플레이 장치(100C)는 서로 교차하는 제1 방향(141) 및 제2 방향(142)을 따라 매트릭스 형태로 배치되는 복수의 반도체 발광 모듈(110)을 포함할 수 있다.

반도체 발광 모듈(110) 각각은 제1 기판(111), 제어 칩(112) 및 복수의 반도체 발광 패키지(113 내지 116)을 포함할 수 있다.

제어 칩(112)의 제1 축(131)은 제1 방향(141)을 따라 배치된 제1 기판(111) 각각에서 제1 방향(141) 또는 제2 방향(142)으로 교대로 배치될 수 있다.

예컨대, 제1 방향(141)을 따라 제1-1 기판(111a), 제1-2 기판(111b), 제1-3 기판(111c) 및 제1-4 기판(111d)가 인접하여 배치될 수 있다. 이러한 경우, 제1-1 기판(111a) 상에 배치된 제1-1 제어칩(112a)의 제1 축(131)은 제1 방향(141)으로 배치되고, 제1-2 기판(111b) 상에 배치된 제1-2 제어칩(112b)의 제1 축(131)은 제2 방향(142)으로 배치될 수 있다. 또한, 제1-3 기판(111c) 상에 배치된 제1-3 제어칩(112c)의 제1 축(131)은 제1 방향(141)으로 배치되고, 제1-4 기판(111d) 상에 배치된 제1-4 제어칩(112d)의 제1 축(131)은 제2 방향(142)으로 배치될 수 있다.

다시 말해, 제1-1 기판(111a) 상에 배치된 제1-1 제어 칩(112a)의 제1 축(131)과 제1-3 기판(111c) 상에 배치된 제1-3 제어 칩(112c)의 제1 축(131)은 제1 방향(141)으로 배치되고, 제1-2 기판(111b) 상에 배치된 제1-2 제어 칩(112b)의 제1 축(131)과 제1-4 기판(111d) 상에 배치된 제1-4 제어 칩(112d)의 제1 축(131)은 제2 방향(142)으로 배치될 수 있다.

따라서, 제1-1 기판(111a) 상에 배치된 제1-1 제어 칩(112a)의 제1 축(131)과 제1-3 기판(111c) 상에 배치된 제1-3 제어 칩(112c)의 제1 축(131)은 제1 방향(141)으로 배치함으로써 수평 시야각을 확보하고, 제1-2 기판(111b) 상에 배치된 제1-2 제어 칩(112b)의 제1 축(131)과 제1-4 기판(111d) 상에 배치된 제1-4 제어 칩(112d)의 제1 축(131)은 제2 방향(142)으로 배치함으로써 수직 시야각을 확보할 수 있어, 수평 시야각과 수직 시야각을 모도 확보한 디스플레이 장치(100C)가 구현될 수 있다.

도 13은 제4 실시예에 따른 디스플레이 장치를 도시한다.

제4 실시예는 제어 칩(112)의 형상을 제외하고 제1 내지 제3 실시예와 동일하다. 제4 실시예에서 제1 내지 제3 실시예와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 상세한 설명을 생략한다. 제4 실시예에서 누락된 설명은 상술한 제1 내지 제3 실시예의 설명으로부터 용이하게 이해될 수 있다.

도 13을 참조하면, 제4 실시예에 따른 디스플레이 장치(100D)는 서로 교차하는 제1 방향(141) 및 제2 방향(142)을 따라 매트릭스 형태로 배치되는 복수의 반도체 발광 모듈(110)을 포함할 수 있다.

반도체 발광 모듈(110) 각각은 제1 기판(111), 제어 칩(112) 및 복수의 반도체 발광 패키지(113 내지 116)을 포함할 수 있다.

제어 칩(112)은 서로 교차하는 제1 축(131)과 제2 축(132) 각각의 길이가 동일한 정사각 형상을 가질 수 있다.

제어 칩(112)이 정사각 형상을 갖는 경우, 제어 칩(112)은 제1 내지 제4 반도체 발광 패키지(113 내지 116) 각각과 제1 방향(141) 또는 제2 방향(142)으로 중첩되지 않을 수 있다.

따라서, 정사각 형상을 갖는 제어 칩(112)이 제1 기판(111) 각각의 중심에 배치되고, 제어 칩(112) 둘레에 제1 내지 제4 반도체 발광 패키지(113 내지 116)가 배치되고, 제어 칩(112)이 제1 내지 제4 반도체 발광 패키지(113 내지 116) 각각과 중첩되지 않음으로써, 수평 시야각 및 수직 시야각 모두를 확보할 수 있는 디스플레이 장치가 구현될 수 있다.

이상에서 복수의 반도체 발광 모듈(110)과 제2 기판(120)에 의해 도 3에 도시된 패널(4)이 구성될 수 있다.

이하, 도 14 및 도 15를 참조하여, 실시예에 따른 디스플레이 장치의 제어 방법을 설명한다.

도 14는 도 5의 제어 칩을 도시한 회로 블록도이이고, 도 15는 제어 칩을 이용하여 반도체 발광 패키지를 구동하는 모습을 보여준다.

도 5, 도 6 및 도 11 내지 도 15를 참조하면, 제어 칩(112)은 제어부(310), 타이밍 제어회로(320), 휘도 제어회로(330), 구동부(340) 및 펄스 생성부(350)를 포함할 수 있다.

제2 기판(120) 상에 매트릭스 형태로 복수의 반도체 발광 모듈(110)이 실장될 수 있다. 복수의 반도체 발광 모듈(110)은 예컨대, 제1 방향(141)을 따라 일렬로 배치될 수 있다. 복수의 반도체 발광 모듈(110)은 예컨대, 제2 방향(142)을 따라 일렬로 배치될 수 있다.

복수의 반도체 발광 모듈(110)의 제1 기판(111)은 신호 라인(121) 및 전원 라인(122)을 포함할 수 있다. 반도체 발광 모듈(110) 각각의 신호 라인(121)은 전기적으로 연결될 수 있다. 예컨대, 반도체 발광 모듈(110) 각각의 신호 라인(121)은 제2 기판(120)의 신호 라인(121)을 통해 전기적으로 연결될 수 있다. 반도체 발광 모듈(110) 각각의 전원 라인(122)은 전기적으로 연결될 수 있다. 예컨대, 반도체 발광 모듈(110) 각각의 전원 라인(122)은 제2 기판(120)의 전원 라인(122)을 통해 전기적으로 연결될 수 있다.

제어부(310)의 입력단자(241)과 출력단자(242)는 신호라인에 연결될 수 있다. 예컨대, 제1 반도체 발광 모듈의 제1 기판(111)의 신호 라인(121)과 제어 칩(112)의 입력 단자(241)을 통해 입력된 데이터는 출력 단자(242)와 신호 라인(121)을 통해 제2 반도체 발광 모듈로 전달될 수 있다. 제어 칩(112)은 해당 데이터에 기초하여 제1 반도체 발광 모듈에 포함된 복수의 반도체 발광 패키지(113 내지 116)를 발광시킬 수 있다.

제2 반도체 발광 모듈의 제1 기판(111)의 신호 라인(121)과 제어 칩(112)의 입력 단자(241)을 통해 입력된 데이터는 출력 단자(242)와 신호 라인(121)을 통해 제3 반도체 발광 모듈로 전달될 수 있다. 제어 칩(112)은 해당 데이터에 기초하여 제2 반도체 발광 모듈에 포함된 복수의 반도체 발광 패키지(113 내지 116)를 발광시킬 수 있다. 이와 같은 방식으로 데이터가 제1 방향(141)을 따라 제1 반도체 발광 모듈부터 마지막 반도체 발광 모듈로 순차적으로 전달될 수 있다. 따라서 각 반도체 발광 모듈은 데이터에 기초하여 해당 반도체 발광 모듈에 포함된 복수의 발광 소자 패키지를 발광시킬 수 있다.

한편, 제1 방향(141)을 따라 일렬로 배치된 반도체 발광 모듈에 포함된 복수의 반도체 발광 소자(125 내지 127)는 전원 라인(122)에 공통으로 연결될 수 있다. 예컨대, 도 제1 방향(141)을 따라 제1 내지 제3 반도체 발광 모듈이 배치되는 경우, 제1 내지 제3 반도체 발광 모듈 각각의 복수의 반도체 발광 소자(125 내지 127)는 전원 라인(122)에 공통으로 연결될 수 있다.

제1 내지 제3 반도체 발광 모듈 각각의 복수의 반도체 발광 소자(125 내지 127)의 발광 여부는 구동부(340)에서 출력되는 전압에 의해 결정될 수 있다.

도 14에 도시한 바와 같이, 하나의 반도체 발광 모듈은 제어 칩(112)과 제1 내지 제12 반도체 발광 소자(LED1 내지 LED12)를 포함할 수 있다. 예컨대, 제1 내지 제3 반도체 발광 소자(LED1 내지 LED3)는 제1 반도체 발광 패키지(113)에 포함되고, 제4 내지 제6 반도체 발광 소자(LED4 내지 LED6)은 제2 반도체 발광 패키지(114)에 포함될 수 있다. 예컨대, 제7 내지 제9 반도체 발광 소자(LED7 내지 LED9)는 제3 반도체 발광 패키지(115)에 포함되고, 제10 내지 제12 반도체 발광 소자(LED10 내지 LED12)는 제4 반도체 발광 패키지(116)에 포함될 수 있다.

예컨대, 구동부(340)에서 출력된 전압이 제1 반도체 발광 소자(LED1)으로 출력되는 경우, 전원 라인(122)으로 공급된 전압과 구동부(340)에서 출력된 전압 사이의 전위차에 기초하여 제1 반도체 발광 소자(LED1)가 발광될 수 있다. 이때, 구동부(340)에서 출력된 전압은 전원 라인(122)으로 공급된 전압보다 작을 수 있다. 예컨대, 제1 내지 제12 반도체 발광 소자(LED1 내지 LED12)는 순차적으로 발광되고, 이러한 발광은 새로운 데이터가 제1 반도체 발광 모듈에 입력될 때까지 지속될 수 있다.

한편, 데이터는 도 15에 도시한 바와 같은 데이터 포맷에 포함되어 신호 라인(121)을 통해 발광 드라이버(9)로 입력될 수 있다. 예컨대, 데이터 포맷이 순차적으로 생성되어 순차적으로 발광 드라이버(9)로 전달될 수 있다. 예컨대, 도 3에 도시한 바와 같이, 패널 제어부(2)에서 데이터를 포함하는 데이터 포맷을 생성하고, 해당 데이터 포맷을 발광 드라이버(9)로 전달할 수 있다. 발광 드라이버(9)는 도 5에 도시된 반도체 발광 모듈(110) 각각의 제어 칩(112)일 수 있다.

예컨대, 도 5에 도시한 바와 같이, 신호 라인(121)을 통해 제1 내지 제3 데이터 포맷을 순차적으로 입력되는 경우, 제1 데이터 포맷은 반도체 발광 모듈(110), 예컨대 제1 반도체 발광 모듈에서 처리되어 제1 반도체 발광 모듈의 복수의 반도체 발광 소자(125 내지 127)가 발광될 수 있다. 제2 데이터 포맷은 제1 반도체 발광 모듈을 경유하여 제1 반도체 발광 모듈에 인접하는 반도체 발광 모듈(110), 예컨대 제2 반도체 발광 모듈(110)에서 처리되어 제2 반도체 발광 모듈의 복수의 반도체 발광 소자(125 내지 127)가 발광될 수 있다. 제3 데이터 포맷은 제1 및 제2 반도체 발광 모듈을 경유하여 제2 반도체 발광 모듈에 인접하는 반도체 발광 모듈, 예컨대 제3 반도체 발광 모듈에서 처리되어 제3 반도체 발광 모듈의 복수의 반도체 발광 소자(125 내지 127)가 발광될 수 있다.

예컨대, 데이터 포맷은 40비트로 구성될 수 있다. 예컨대, 데이터 포맷은 30비트의 픽셀 정보, 4비트의 휘도 제어 정보 및 6비트의 에러 제어 정보를 포함할 수 있다. 픽셀 정보에서 예컨대, 10비트의 적색 서브 픽셀 정보(B0 내지 B9), 10비트의 녹색 서브 픽셀 정보(B10 내지 B19) 및 10비트의 청색 서브 픽셀 정보(B20 내지 B29)를 포함할 수 있다.

도 14에 도시한 바와 같이, 제어 칩(112)의 제어부(310)는 신호 라인(121)과 입력 단자(241)를 통해 입력된 데이터에서 휘도 제어 정보와 픽셀 정보를 추출하고, 휘도 제어 정보는 휘도 제어회로(330)로 전달하고, 픽셀 정보는 타이밍 제어 회로로 전달할 수 있다.

타이밍 제어회로(320)는 픽셀 정보의 적색 서브 픽셀 정보, 녹색 서브 픽셀 정보 및 청색 서브 픽셀 정보 각각을 출력할 타이밍 제어 신호를 생성하고, 상기 생성된 타이밍 제어 신호를 구동부(340)로 전달할 수 있다. 구동부(340)는 타이밍 제어 신호에 따라 픽셀 정보의 적색 서브 픽셀 정보, 녹색 서브 픽셀 정보 및 청색 서브 픽셀 정보 각각에 대응하는 전압을 제1 내지 제12 반도체 발광 소자(LED1 내지 LED12)에 순차적으로 공급할 수 있다. 예컨대, 적색 서브 픽셀 정보, 녹색 서브 픽셀 정보 및 청색 서브 픽셀 정보 각각은 1025 레벨 중 하나의 정보를 포함할 수 있다. 이에 따라, 구동부(340)에서 출력되는 전압 또한 1025개의 서로 상이한 전압 중 하나를 포함할 수 있다. 예컨대, 전압은 제1 기준 전압과 제2 기준 전압 사이에서 1025개의 서로 상이한 전압이 생성될 수 있다. 제1 기준 전압은 전원 라인(122)으로 공급된 전압보다 작고, 제2 기준 전압은 제1 기준 전압보다 작을 수 있다.

휘도 제어회로(330)는 휘도 제어 정보에 기초하여 구동부(340)에 설정된 제1 기준 전압 또는 제2 기준 전압을 가변시킬 수 있다. 예컨대, 휘도 제어 정보에 기초하여 제2 기준 전압이 보다 낮게 설정될수록, 전원 라인(122)에서 공급된 전압과 구동부(340)에서 출력되는 전압 간의 전위차가 커지므로 제1 내지 제12 반도체 발광 소자(LED1 내지 LED12) 각각에서 발광되는 광의 휘도가 증가될 수 있다. 예컨대, 휘도 제어 정보에 기초하여 제2 기준 전압이 보다 높게 설정될수록, 전원 라인(122)에서 공급된 전압과 구동부(340)에서 출력되는 전압 간의 전위차가 작아지므로 제1 내지 제12 반도체 발광 소자(LED1 내지 LED12) 각각에서 발광되는 광의 휘도가 감소될 수 있다.

펄스 생성부(350)는 해당 제어 칩(112)으로 입력되는 데이터 포맷을 체크하여 해당 제어 칩(112)에서 처리될 데이터 포맷을 제외한 나머지 데이터 포맷을 그 다음 제어 칩(112)으로 전달할 수 있다.

도 15에 도시한 바와 같이, 오류 검출회로(360)는 오류 제어 정보에 기초하여 해당 데이터 포맷에 오류가 발생하는지를 체크하고, 해당 데이터 포맷에 오류가 발생하는 경우 해당 데이터 포맷 이전에 전달받은 데이터 포맷을 이용하여 제어 칩(112)이 구동되도록 한다.

도 16은 제5 실시예에 따른 디스플레이 장치를 도시한다.

제5 실시예는 반도체 발광 모듈(110) 각각에 적어도 2개 이상의 제어 칩(171, 172)이 배치되는 것을 제외하고 제1 내지 제4 실시예와 동일하다.

제5 실시예에서 제1 내지 제4 실시예와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 상세한 설명을 생략한다. 제5 실시예에서 누락된 설명은 상술한 제1 내지 제4 실시예의 설명으로부터 용이하게 이해될 수 있다.

도 16을 참조하면, 제5 실시예에 따른 디스플레이 장치(100E)는 서로 교차하는 제1 방향(141) 및 제2 방향(142)을 따라 매트릭스 형태로 배치되는 복수의 반도체 발광 모듈(110)을 포함할 수 있다. 제5 실시예에 따른 디스플레이 장치(100E)는 복수의 반도체 발광 모듈(110)이 배치되는 제2 기판(120)을 포함할 수 있다.

반도체 발광 모듈(110) 각각은 제1 기판(140, 180), 적어도 2개 이상의 제어 칩(171, 172) 및 복수의 반도체 발광 패키지(151 내지 166)을 포함할 수 있다.

실시예에 있어서, 제1 기판(140, 180)은 적어도 2개 이상의 구동 영역(174, 175)을 포함할 수 있다.

제1 기판(140, 180)의 구동 영역(174, 175) 각각에 제어 칩(171, 172) 및 복수의 반도체 발광 패키지(151 내지 166)이 배치될 수 있다. 예컨대, 제1 기판(140, 180)의 제1 구동 영역(174) 상에 제1 제어 칩(171) 및 복수의 반도체 발광 패키지(151 내지 166)이 배치될 수 있다. 예컨대, 제1 기판(140, 180)의 제2 구동 영역(175) 상에 제2 제어 칩(172) 및 복수의 반도체 발광 패키지(151 내지 166)이 배치될 수 있다.

도 16에 도시한 바와 같이, 제1 제어 칩(171) 또는 제2 제어 칩(172)의 제1 축(131)은 제1 방향(141)으로 배치될 수 있다. 도시되지 않았지만, 제1 제어 칩(171) 또는 제2 제어 칩(172)의 제1 축(131)은 제2 방향(142)으로 배치될 수 있다. 도시되지 않았지만, 제1 제어 칩(171) 또는 제2 제어 칩(172)의 제1 축(131)은 제1 방향(141) 및 제2 방향(142)으로 교대로 배치될 수 있다.

예컨대, 제2 기판(120)은 제1 내지 제4 실시예의 제2 기판(120)의 면적과 동일할 수 있다. 예컨대, 제1 기판(140, 180)은 제1 내지 제4 실시예의 제1 기판(111)의 면적에 비해 2배 클 수 있다.

제5 실시예에 따르면, 제1 기판(140, 180)의 면적을 키우고 그 제1 기판(140, 180) 상에 적어도 2개 이상의 제어 칩(171, 172)와 복수의 발광 소자 패키지(151 내지 166)를 배치함으로써, 원하는 사이즈의 디스플레이 장치(100E)의 제조가 용이하다. 즉, 원하는 사이즈에 해당하는 반도체 발광 모듈(110)을 미리 제작한 후, 이들 반도체 발광 모듈(110)을 제2 기판(120) 상에 매트릭스 형태로 실장하여 디스플레이 장치(100E)가 제조될 수 있어, 제조의 조립이 용이하고 제조 시간이 단축될 수 있다.

상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.

Claims (16)

1. 제2 기판; 및
   상기 제2 기판 상에 서로 교차하는 제1 방향 및 제2 방향을 따라 매트릭스 형태로 배치되는 복수의 반도체 발광 모듈을 포함하고,
   상기 반도체 발광 모듈 각각은,
   제1 영역과 상기 제1 영역을 둘러싸는 제2 영역을 포함하는 제1 기판;
   상기 제1 기판의 상기 제1 영역 상에 배치되는 제어 칩; 및
   상기 제1 기판의 상기 제2 영역 상에 배치되는 복수의 반도체 발광 패키지를 포함하고,
   상기 제어 칩은 서로 평행하는 제1 및 제2 측면을 갖고,
   상기 복수의 반도체 발광 패키지는,
   상기 제1 측면의 제1 영역에 인접하는 제1 반도체 발광 패키지;
   상기 제1 측면의 제2 영역에 인접하는 제2 반도체 발광 패키지;
   상기 제2 측면이 제1 영역에 인접하는 제3 반도체 발광 패키지; 및
   상기 제2 측면의 제2 영역에 인접하는 제4 반도체 발광 패키지를 포함하고,
   상기 제1 내지 제4 반도체 발광 패키지 각각의 수직 방향과 상기 제1 내지 제4 반도체 발광 패키지 각각으로부터 상기 제어 칩의 상측을 경유하는 사선 방향 사이의 발광 방사각은 40도 내지 61도인
   디스플레이 장치.
2. 삭제
3. 제1항에 있어서,
   상기 제1 반도체 발광 패키지와 상기 제어 칩의 상기 제1 측면의 상기 제1 영역 사이의 거리는 상기 제2 반도체 발광 패키지와 상기 제어 칩의 상기 제1 측면의 상기 제2 영역 사이의 거리와 동일한
   디스플레이 장치.
4. 제1항에 있어서,
   상기 제1 반도체 발광 패키지와 상기 제어 칩의 상기 제1 측면의 상기 제1 영역 사이의 거리는 상기 제3 반도체 발광 패키지와 상기 제어 칩의 상기 제2 측면의 상기 제1 영역 사이의 거리와 동일한
   디스플레이 장치.
5. 제1항에 있어서,
   상기 제어 칩의 두께는 상기 반도체 발광 패키지의 두께와 동일하거나 큰
   디스플레이 장치.
6. 제5항에 있어서,
   상기 제1 반도체 발광 패키지와 상기 제2 반도체 발광 패키지 사이의 거리는 0.8mm 내지 1.2mm인
   디스플레이 장치.
7. 삭제
8. 제1항에 있어서,
   상기 제어 칩은 서로 교차하는 제1 축과 제2 축 각각의 길이가 상이한 직사각 형상을 가지며,
   상기 제1 축의 길이는 상기 제2 축의 길이보다 큰
   디스플레이 장치.
9. 제8항에 있어서,
   상기 제어 칩의 제1 축은 상기 제1 방향을 따라 위치되는
   디스플레이 장치.
10. 제8항에 있어서,
    상기 제어 칩의 제1 축은 상기 제2 방향을 따라 위치되는
    디스플레이 장치.
11. 제8항에 있어서,
    상기 제어 칩의 상기 제1 축은 상기 제1 방향을 따라 배치된 제1 기판 각각에서 상기 제1 방향 및 상기 제2 방향으로 교대로 배치되는
    디스플레이 장치.
12. 제1항에 있어서,
    상기 제어 칩은 서로 교차하는 제1 축과 제2 축 각각의 길이가 동일한 정사각 형상을 갖는
    디스플레이 장치.
13. 제1항에 있어서,
    상기 제1 기판은 신호 라인과 전원라인을 포함하고,
    상기 제1 방향을 따라 배치된 상기 제1 기판 각각의 신호 라인은 서로 연결되고,
    상기 제1 방향을 따라 배치된 상기 제1 기판 각각의 전원 라인은 서로 연결되는
    디스플레이 장치.
14. 제13항에 있어서,
    상기 제1 방향을 따라 배치된 상기 제1 기판 각각의 제어 칩은 상기 신호 라인을 통해 직렬로 연결되고,
    상기 제1 방향을 따라 배치된 상기 제1 기판 각각의 복수의 반도체 발광 패키지는 상기 전원 라인에 공통으로 연결되는
    디스플레이 장치.
15. 제1항에 있어서,
    상기 반도체 발광 패키지는 적색 반도체 발광 소자, 녹색 반도체 발광 소자 및 청색 반도체 발광 소자를 포함하는
    디스플레이 장치.
16. 제1항에 있어서,
    상기 제1 기판은 적어도 2개 이상의 구동 영역을 포함하고,
    상기 제어 칩과 상기 복수의 반도체 발광 패키지는 상기 구동 영역 각각에 배치되는
    디스플레이 장치.

Images