KR102259728B1 - 정전척 - Google Patents

정전척 Download PDF

Info

Publication number
KR102259728B1
KR102259728B1 KR1020200142464A KR20200142464A KR102259728B1 KR 102259728 B1 KR102259728 B1 KR 102259728B1 KR 1020200142464 A KR1020200142464 A KR 1020200142464A KR 20200142464 A KR20200142464 A KR 20200142464A KR 102259728 B1 KR102259728 B1 KR 102259728B1
Authority
KR
South Korea
Prior art keywords
base substrate
electrostatic chuck
insulator
insulating tube
coating layer
Prior art date
Application number
KR1020200142464A
Other languages
English (en)
Inventor
김은비
송선호
이주관
Original Assignee
주식회사 미코세라믹스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 미코세라믹스 filed Critical 주식회사 미코세라믹스
Priority to KR1020200142464A priority Critical patent/KR102259728B1/ko
Application granted granted Critical
Publication of KR102259728B1 publication Critical patent/KR102259728B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 정전척에 관한 것으로서, 본 발명의 정전척은, 냉각 가스 공급을 위한 가스 유로를 갖는 베이스 기재, 상기 베이스 기재 상에 고정되고, 가공 대상 기판을 척킹 및 디척킹하기 정전척 플레이트로서, 상기 가스 유로와 소통하여 가스 분출을 위한 가스 홀을 가지는 상기 정전척 플레이트, 및 상기 베이스 기재와 상기 정전척 플레이트 사이에서 상기 가스 유로와 상기 가스 홀이 소통되도록 관통공을 갖는 절연관을 포함하고, 상기 절연관은, 상기 베이스 기재의 상면 보다 낮게 상기 베이스 기재 상에 형성된 홈 내에 장착되며, 상기 절연관의 상면이 상기 베이스 기재의 상면 보다 높게 형성되도록 장착되는 정전척을 제공한다.

Description

정전척{ELECTRO STATIC CHUCK}
본 발명은 정전척에 관한 것으로서, 특히, 냉각 가스 홀에서의 아킹 방지를 위한 정전척에 관한 것이다.
반도체 소자나 디스플레이 소자는 화학기상증착(Chemical vapor deposition, CVD) 공정, 물리기상증착(Physical vapor deposition, PVD) 공정, 이온주입 공정(Ion implantation), 식각 공정(Etch process) 등의 반도체 공정을 통해 유전체층 및 금속층을 포함하는 다수의 박막층들을 유리 기판, 플렉서블 기판 또는 반도체 웨이퍼 기판 등에 적층 및 패턴하여 제조된다. 이러한 반도체 공정들을 수행하기 위한 챔버 장치에는 유리 기판, 플렉서블 기판 및 반도체 웨이퍼 기판 등과 같은 다양한 기판을 지지하며, 특히 정전기력을 이용하여 해당 기판을 고정시키기 위한 정전척(Electro Static Chuck, ESC)이 구비된다.
정전척은 이온 주입 공정 또는 다른 반도체 공정 장치에서, 기판을 단단히 흡착하기 위하여 충분한 클램핑력(clamping force)을 제공하는 동시에 기판을 빠르게 척킹 및 디척킹하는 것이 요구된다. 이를 위하여 클램핑 압력은 유지하면서 기판의 척킹 및 디척킹 시간을 향상시킬 수 있는 교류 전압에 의해 구동되는 정전 척이 사용되고 있다.
그러나, 일반적인 반도체 공정에서는 정전척의 냉각 가스 홀 주변에서 아킹(arching)이 발생하는 문제가 있다. 도 1a는 일반적인 정전척의 냉각 가스 홀(3) 주변 구조를 나타내며, 도 1b는 아킹 발생의 원인이 되는 냉각 가스 홀(3) 주변의 보호 및 절연층(21)의 단면에서의 디펙트(defect)를 보여준다. 도 1a와 같이, 일반적인 정전척의 냉각 가스 홀(3)은, 냉각 유체 유로(5)로부터 냉각 유체가 흐르는 경로 상에서, 보호 및 절연층(21) 밑으로 절연용 액세서리(12)가 하부 플레이트(10)의 홈에 접착재(11)에 의해 부착되며, 보호 및 절연층(21) 위에 접착재(22)에 의해 세라믹 시트(25)가 부착되는 구조를 갖는다. 특히, 절연용 액세서리(12) 엣지나 그 주변에서는 보호 및 절연층(21)에서의 디펙트(도 1b 참조), 크랙, 칩핑(chipping) 등이 원인이 되어, 아킹을 발생시키는 문제가 있다. 이는, 하부 플레이트(10)와 절연용 액세서리(12) 위로 이종 물질에 의해 보호 및 절연층(21)이 코팅됨에 따라, 원자결합특성, 열팽창계수 등의 차이로 인해 보호 및 절연층(21)은 접착력이 좋지 않게 되며, 외부로부터 인가되는 응력, 열충격, 기타 화학적 원인으로 인해 보호 및 절연층(21)이 박리되는 현상 등에 의해 일어날 수 있다.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 냉각 가스 홀에서의 아킹 방지를 위한 냉각 가스 홀의 구조를 제공하는 것을 목적으로 한다.
먼저, 본 발명의 특징을 요약하면, 상기의 목적을 달성하기 위한 본 발명의 일면에 따른 정전척은, 냉각 가스 공급을 위한 가스 유로를 갖는 베이스 기재; 상기 베이스 기재 상에 고정되고, 가공 대상 기판을 척킹 및 디척킹하기 정전척 플레이트로서, 상기 가스 유로와 소통하여 가스 분출을 위한 가스 홀을 가지는 상기 정전척 플레이트; 및 상기 베이스 기재와 상기 정전척 플레이트 사이에서 상기 가스 유로와 상기 가스 홀이 소통되도록 관통공을 갖는 절연관을 포함하고, 상기 절연관은, 상기 베이스 기재의 상면 보다 낮게 상기 베이스 기재 상에 형성된 홈 내에 장착되며, 상기 절연관의 상면이 상기 베이스 기재의 상면 보다 높게 형성되도록 장착된다.
상기 정전척 플레이트는, 상기 절연관의 상면에는 형성되지 않으며, 상기 베이스 기재의 상면으로부터 상기 절연관의 상면의 높이까지 형성된, 세라믹 재질의 코팅층을 포함한다.
상기 베이스 기재 상에 형성된 홈의 상부 엣지는, 상부 방향으로 상기 홈의 직경이 넓어지도록 가공되어 있다.
상기 절연관의 상부 엣지는, 하부 방향으로 상기 절연관의 직경이 넓어지도록 가공되어 있다.
그리고, 본 발명의 다른 일면에 따른 정전척의 제조 방법은, 냉각 가스 공급을 위한 가스 유로를 갖는, 베이스 기재의 상면 보다 낮게 상기 베이스 기재 상에 형성된 홈 내에 절연체를 부착하되, 상기 절연체의 상면이 상기 베이스 기재의 상면 보다 높게 형성되도록 부착하는 단계; 세라믹 재질로 코팅층을 형성하는 단계; 세라믹 시트를 부착하는 단계; 상기 세라믹 시트, 상기 코팅층 및 상기 절연체를 관통하는 홀을 가공하는 단계; 및 전극층을 형성하는 단계를 포함한다.
상기 세라믹 재질로 코팅층을 형성하는 단계는, 상기 절연체의 상면 보다 높게 상기 세라믹 재질로 코팅층을 형성하는 단계; 및 상기 베이스 기재의 상면으로부터 상기 절연체의 상면의 높이까지 남기고 상기 절연체의 상면 보다 높게 형성된 상기 코팅층을 제거하는 단계를 포함한다.
상기 세라믹 재질로 코팅층을 형성하는 단계 전에, 상기 베이스 기재의 상면 및 상기 절연체의 노출된 면을 표면 거칠기 가공하는 단계를 더 포함한다. 상기 표면 거칠기 가공에 의한 가공면의 조도는 1-10μm일 수 있다.
본 발명에 따른 정전척에 따르면, 베이스 기재 보다 높게 절연관을 삽입하여 가스 홀에서의 아킹 방지가 이루어지도록 하되, 하부의 베이스 기재와 절연관이 보호 및 절연을 위한 코팅층과 접하는 면들을 표면 거칠기 가공 처리하여 접착력을 향상시키고, 베이스 기재 홈의 상부를 넓히고 절연관의 상부 엣지를 모따기 처리함으로써 접착력을 더욱 향상시켜, 더욱더 냉각 가스 홀에서의 아킹 방지를 통해 불량률을 낮추어 수율을 대폭 향상시킬 수 있다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는 첨부도면은, 본 발명에 대한 실시예를 제공하고 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1a는 일반적인 정전척의 냉각 가스 홀 주변 구조를 나타낸다.
도 1b는 아킹 발생의 원인이 되는 냉각 가스 홀 주변의 보호 및 절연층(21)의 단면에서의 디펙트(defect)를 보여준다.
도 2는 본 발명의 일 실시예에 따른 정전척에 대한 간략한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 정전척에 대한 구체적인 구조를 설명하기 위한 단면도이다.
도 4는 도 3의 3A 부분의 냉각 가스 홀 주변의 구조에 대한 일 실시예에 따른 단면도이다.
도 5는 본 발명의 일 실시예에 따른 정전척의 제조 과정을 설명하기 위한 도면이다.
도 6은 도 3의 3A 부분의 냉각 가스 홀 주변의 구조에 대한 제2 실시예에 따른 단면도이다.
도 7은 본 발명의 제2 실시예에 따른 정전척의 제조 과정을 설명하기 위한 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 발명에 대해서 자세히 설명한다. 이때, 각각의 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타낸다. 또한, 이미 공지된 기능 및/또는 구성에 대한 상세한 설명은 생략한다. 이하에 개시된 내용은, 다양한 실시 예에 따른 동작을 이해하는데 필요한 부분을 중점적으로 설명하며, 그 설명의 요지를 흐릴 수 있는 요소들에 대한 설명은 생략한다. 또한 도면의 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니며, 따라서 각각의 도면에 그려진 구성요소들의 상대적인 크기나 간격에 의해 여기에 기재되는 내용들이 제한되는 것은 아니다.
본 발명의 실시예들을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시 예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하도록 해석되어서는 안 된다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 2는 본 발명의 일 실시예에 따른 정전척(50)에 대한 간략한 단면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 정전척(50)은, 베이스 기재(200) 및 정전척 플레이트(300)를 포함한다. 상기 정전척(50)은 원형 타입인 것이 바람직하지만, 경우에 따라서는 타원형, 사각형 등 다른 모양으로 설계될 수도 있다.
베이스 기재(200)는 복수의 금속층들로 이루어진 다층 구조물(multi-layer structure)로 형성될 수 있다. 이들 금속층들은 브레이징(brazing) 공정, 웰딩(welding) 공정 또는 본딩(bonding) 공정 등을 통해 접합될 수 있다. 정전척 플레이트(300)는 베이스 기재(200) 상에 고정되며, 이는 소정의 고정수단이나 접착 수단을 이용하여 베이스 기재(200) 상에 고정될 수 있다. 베이스 기재(200)와 정전척 플레이트(300)는 별도로 되어 접합될 수도 있으며, 경우에 따라서는 베이스 기재(200)의 상면에 직접 정전척 플레이트(300)의 구조물을 형성하는 것도 가능하다.
도 2에서, 정전척 플레이트(300)는 절연층(310), 절연층(310) 상의 전극층(320), 전극층(320) 상의 유전체층(330)을 포함할 수 있다.
절연층(310)은 세라믹 재질로 이루어질 수 있다. 일 실시 예로, 절연층(310)은 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 실리콘 탄화물(SiC), 실리콘 질화물(Si3N4), 실리콘 산화물(SiO2), 바륨 산화물(BaO), 아연 산화물(ZnO), 코발트 산화물(CoO), 주석 산화물(SnO2), 지르코늄 산화물(ZrO2), Y2O3, YAG, YAM, YAP 등의 재질 중 선택되는 하나의 물질로 이루어질 수 있다. 절연층(310)은 베이스 기재(200)의 상면에 위와 같은 세라믹 재질로 용사 코팅, 세라믹 시트의 부착 공정 등을 수행하여 형성할 수 있다. 이와 같이 형성된 절연층(310)은 베이스 기재(200)와 전극층(320) 사이를 절연하는 기능을 수행한다.
전극층(320)은 전도성 금속 재질로 이루어질 수 있다. 일 예로서, 전극층(320)은 은(Ag), 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo) 및 티타늄(Ti) 중 적어도 하나로 형성될 수 있으며, 좀 더 바람직하게는 텅스텐(W)으로 형성될 수 있다. 전극층(320)은 용사 코팅 공정 또는 스크린 프린트 공정을 사용하여 형성될 수 있다. 전극층(320)은 약 1.0㎛ 내지 100㎛의 두께를 갖는다. 예를 들어, 바람직하게는 스크린 프린트 공정으로 전극층(320)을 형성할 경우 1.0 ~ 30㎛의 두께, 용사 코팅 공정으로 전극층(320)을 형성할 경우 30 ~ 100㎛의 두께가 적용될 수 있다. 다만, 전극층(320)의 두께가 1.0㎛ 미만 등으로 너무 얇은 층을 형성하는 것은 어려우므로 바람직하지 않으며, 또한 이때에는 해당 전극층 내의 기공률 및 기타 결함으로 인하여 저항 값이 증가하게 되고 상기 저항 값의 증가에 따라 정전 흡착력이 저하되는 현상이 발생할 수 있므로 바람직하지 못하다. 또한, 전극층(320)의 두께가 100㎛를 초과하는 등 너무 두꺼우면, 아킹(arcing) 현상이 발생할 수 있어 바람직하지 못하다. 따라서, 전극층(320)의 두께는 약 1.0㎛ 내지 100㎛의 범위에서 적절한 값을 갖도록 적용하는 것이 바람직하다. 이와 같이 형성된 전극층(320)은 유전체층(330)의 상부에 놓이는 기판(미도시)을 로딩할 때 바이어스를 받아 정전기력을 발생시켜 척킹할 수 있다. 기판(미도시)을 언로딩할 때에는 전극층(320)에 반대의 바이어스를 인가하여 방전이 이루어지도록 함으로써 디척킹이 이루어진다.
유전체층(330)은 세라믹 재질로 이루어질 수 있다. 일 실시 예로, 유전체층(330)은 상술한 절연층(310)과 동일한 재질인 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 실리콘 탄화물(SiC), 실리콘 질화물(Si3N4), 실리콘 산화물(SiO2), 바륨 산화물(BaO), 아연 산화물(ZnO), 코발트 산화물(CoO), 주석 산화물(SnO2), 지르코늄 산화물(ZrO2), Y2O3, YAG, YAM, YAP 등의 재질 중 선택되는 하나의 물질로 이루어질 수 있다.
유전체층(330)은 절연층(310) 및 전극층(320)의 상면에 위와 같은 세라믹 재질로 용사 코팅, 세라믹 시트의 부착 공정 등을 수행하여 형성할 수 있다. 이와 같이 형성된 유전체층(330)은 전극층(320)에 의해 정전기력이 형성되도록 유전체의 기능을 수행할 수 있다.
반도체 공정을 위한 챔버 내부에 상기 정전척(50)이 장착된 경우, 외부의 냉각 가스를 이용하여 정전척 플레이트(300) 상의 기판(예, 유리 기판, 플렉서블 기판 및 반도체 웨이퍼 기판 등)을 균일하게 냉각시키기 위하여, 베이스 기재(200)와 정전척 플레이트(300)는 소정의 냉각 구조(도 3, 도 4, 도 6 참조)를 구비할 수 있다.
도 3은 본 발명의 일 실시예에 따른 정전척(50)에 대한 구체적인 구조를 설명하기 위한 단면도이다.
도 3을 참조하면, 예를 들어, 베이스 기재(200)는 냉각 가스 공급을 위해 내부에 적절한 패턴으로 냉각 가스 유로(15)를 가지며, 냉각 가스 유로(15)는 본 발명의 절연관(40)의 관통공을 통해 정전척 플레이트(300)의 냉각 가스 홀들(30)과 유체 소통이 이루어져, 냉각 가스 홀들(30)로부터 냉각 가스를 분출해 정전척 플레이트(300) 상의 기판을 균일하게 냉각시킬 수 있도록 한다. 이때의 냉각 가스로는 주로 헬륨 가스(He)가 사용될 수 있으며 반드시 이에 제한되지는 않는다. 정전척 플레이트(300)의 냉각 가스 홀들(30)은 설계에 따라 적절한 수로 이루어질 수 있다.
도 3에서, 정전척(50) 하부의 중심부 구멍(290)을 통해 구비되는 소정의 전극 로드(291)로부터 전극층(320)에 바이어스가 인가됨으로써, 척킹과 디척킹이 이루어질 수 있다. 냉각 가스 홀들(30)은, 설계에 따라 전극층(320)을 이루는 소정의 전극 패턴들 사이에 골고루 형성될 수 있으며, 냉각 가스 유로(15)로부터 정전척 플레이트(300) 상면까지 관통공을 통해 유체 소통이 이루어지도록 형성될 수 있다.
특히, 본 발명의 정전척(50)에서는, 베이스 기재(200) 보다 높게 절연관(40)을 삽입하여 가스 홀(30)에서의 아킹 방지가 이루어지도록 하되, 하부의 베이스 기재(200)와 절연관(40)이 보호 및 절연을 위한 코팅층(311)과 접하는 면들을 표면 거칠기 가공 처리하여 접착력을 향상시킬 수 있도록 하였다. 이에 대하여 도 4 및 도 5를 참조하여 후술한다.
또한, 본 발명의 정전척(50)에서는, 베이스 기재(200) 홈(260)의 상부를 넓히고 절연관(40)의 상부 엣지를 모따기 처리함으로써 접착력을 더욱 향상시켜, 더욱더 냉각 가스 홀(30)에서의 아킹 방지를 통해 불량률을 낮추어 수율을 대폭 향상시킬 수 있도록 하였다. 이에 대하여 도 6 및 도 7을 참조하여 후술한다.
도 4는 도 3의 3A 부분의 냉각 가스 홀 주변의 구조에 대한 일 실시예에 따른 단면도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 냉각 가스 홀 구조의 정전척(100)은, 베이스 기재(200)와 정전척 플레이트(300)의 절연층(310) 사이에 장착된 절연관(40)을 포함한다. 절연관(40)은, 베이스 기재(200) 내의 냉각 가스 유로(15)와 정전척 플레이트(300)의 가스 홀(30)이 소통되도록 관통공(through hole)을 갖는다. 절연관(40)은 세라믹 재질로 이루어질 수 있으며, 예를 들어, 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 실리콘 탄화물(SiC), 실리콘 질화물(Si3N4), 실리콘 산화물(SiO2), 바륨 산화물(BaO), 아연 산화물(ZnO), 코발트 산화물(CoO), 주석 산화물(SnO2) 및 지르코늄 산화물(ZrO2) 중 하나 이상을 조합한 조성으로 이루어질 수 있다.
절연관(40)은, 도 4와 같이, 베이스 기재(200)의 상면(250) 보다 낮게 베이스 기재(200) 상에 형성된 홈(260) 내에 장착되며, 절연관(40)의 상면(41)이 베이스 기재(200)의 상면(250) 보다 높게 형성되도록 장착된다.
베이스 기재(200)는 냉각 가스 공급을 위해 내부에 적절한 패턴으로 냉각 가스 유로(15)를 가지며, 냉각 가스 유로(15)는 본 발명의 절연관(40)의 관통공을 통해 정전척 플레이트(300)의 냉각 가스 홀들(30)과 유체 소통이 이루어져, 냉각 가스 홀들(30)로부터 냉각 가스를 분출해 정전척 플레이트(300) 상의 기판을 균일하게 냉각시킬 수 있도록 한다.
베이스 기재(200)의 상면(250)과 절연관(40)의 상면(41) 사이는 세라믹 재질의 코팅층(311)으로 채워진다. 즉, 절연관(40)의 상면에는 코팅층(311)이 형성되지 않으며, 베이스 기재(200)의 상면(250)으로부터 절연관(40)의 상면의 높이까지 코팅층(311)이 형성된다. 정전척 플레이트(300)의 절연층(310)은 세라믹 재질의 코팅층(311) 이외에도 실리콘 재질, 세라믹 재질 등의 접착층(312) 및 세라믹 재질 등의 세라믹 시트(313)를 더 포함할 수 있다.
정전척 플레이트(300)의 절연층(310) 위에는 도 2와 같이 전극층(320) 및 유전체층(330)이 차례로 형성된다.
특히, 본 발명의 일 실시예에서는, 베이스 기재(200)의 상면(250) 위의 세라믹 재질의 코팅층(311) 높이까지 절연관(40)의 상면(41)의 높이를 높힘으로써, 냉각 가스가 코팅층(311)을 통과하지 않도록 하였다. 이와 같은 냉각 가스 홀 구조에 따라 코팅층(310)에서의 크랙, 칩핑(chipping) 등이나, 외부로부터 인가되는 응력, 열충격, 기타 화학적 원인으로 인한 박리 현상 등을 감소시킬 수 있도록 하였다. 또한, 도 5에서도 후술하는 바와 같이, 베이스 기재(200)의 상면(250)과 절연관(40)의 상면(41) 사이에, 코팅층(311)을 형성하기 전에, 베이스 기재(200)의 상면(250), 및 절연관(40)이 될 절연체(후속 관통홀 형성 공정으로 관통공이 형성됨)의 노출된 면을 표면 거칠기 가공하여, 거칠기 가공면의 조도가 1-10μm가 되도록 함으로써, 보호 및 절연을 위한 코팅층(310)과 접하는 면과의 접착력이 향상되도록 하였다. 이와 같은 냉각 가스 홀 구조에 따라 코팅층(310)에서의 크랙, 칩핑(chipping) 등이나, 외부로부터 인가되는 응력, 열충격, 기타 화학적 원인으로 인한 박리 현상 등을 더욱 감소시켜서 냉각 가스 홀(30)에서의 아킹 방지를 통해 불량률을 낮추어 수율을 대폭 향상시킬 수 있도록 한다.
도 5는 본 발명의 일 실시예에 따른 냉각 가스 홀(30) 구조의 정전척(100)의 제조 과정을 설명하기 위한 도면이다.
도 5를 참조하면, 먼저, 본 발명의 일 실시예에 따른 냉각 가스 홀 구조의 정전척(100)을 제조하기 위하여, 도 5의 (a)와 같이, 냉각 가스 공급을 위한 가스 유로(15)를 갖는 베이스 기재(200)를 준비하되, 가스 유로(15) 위에 적절한 거리로 이격되도록 홈(260)을 미리 형성한 베이스 기재(200)를 준비한다.
또한, 준비된 베이스 기재(200)의 상면(250) 보다 낮게 베이스 기재(200) 상에 형성된 홈(260) 내에 실리콘 재질, 세라믹 재질 등의 접착층(305)을 이용하여 절연체(40')를 부착하되, 절연체(40')의 상면(41)이 베이스 기재(200)의 상면(250) 보다 높게 형성되도록 부착한다. 절연관(40)이 될 절연체(40')는 세라믹 재질로 이루어질 수 있으며, 예를 들어, 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 실리콘 탄화물(SiC), 실리콘 질화물(Si3N4), 실리콘 산화물(SiO2), 바륨 산화물(BaO), 아연 산화물(ZnO), 코발트 산화물(CoO), 주석 산화물(SnO2) 및 지르코늄 산화물(ZrO2) 중 하나 이상을 조합한 조성으로 이루어질 수 있다.
이외에도, 도 5의 (b) 공정 전에, 즉, 베이스 기재(200)의 상면(250)과 절연관(40)의 상면(41) 사이에, 코팅층(311)을 형성하기 전에, 베이스 기재(200)의 상면(250)(모따기 가공된 면을 포함) 및 절연관(40)이 될 절연체(40')의 노출된 면(상면 및 모따기 가공된 면)을 표면 거칠기 가공하여, 거칠기 가공면의 조도가 1-10μm가 되도록 함으로써, 보호 및 절연을 위한 코팅층(310)과 접하는 면과의 접착력이 더욱 향상되도록 하였다. 이도 또한 코팅층(310)이 하부 베이스 기재(200) 및 절연관(40)의 접촉면과의 접착력을 향상시켜서 코팅층(311)의 박리 현상 등을 감소시켜 냉각 가스 홀(30)에서의 아킹 방지를 통해 불량률을 낮추어 수율을 향상시킬 수 있도록 한다.
다음에, 도 5의 (b)를 참조하면, 베이스 기재(200)의 상면(250)과 절연체(40')의 상면(41) 사이에 세라믹 재질의 코팅층(311)을 형성한다. 즉, 절연관(40)의 상면에는 코팅층(311)이 형성되지 않으며, 베이스 기재(200)의 상면으로부터 절연관(40)의 상면의 높이까지 코팅층(311)이 형성된다. 코팅층(311)은 세라믹 재질로 이루어질 수 있으며, 예를 들어, 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 실리콘 탄화물(SiC), 실리콘 질화물(Si3N4), 실리콘 산화물(SiO2), 바륨 산화물(BaO), 아연 산화물(ZnO), 코발트 산화물(CoO), 주석 산화물(SnO2) 및 지르코늄 산화물(ZrO2) 중 하나 이상을 조합한 조성으로 이루어질 수 있다.
이를 위하여, 도 5의 (b)와 같이, 베이스 기재(200)의 상면(250)과 절연체(40')의 상면(41)을 모두 덮도록 세라믹 재질의 코팅층(311)을 형성하되, 절연체(40')의 상면 보다 높게 코팅층(311)을 형성한 후, 베이스 기재(200)의 상면(25)으로부터 절연체(40')의 상면(41)의 높이까지 남기고, 절연체(40')의 상면(41) 보다 높게 형성된 코팅층 부분(390)을 제거한다.
다음에, 도 5의 (c)를 참조하면, 위에서 절연체(40')의 상면 보다 높게 코팅층(311)을 형성한 후, 절연체(40')의 상면(41) 보다 높게 형성된 코팅층 부분(390)은 제거되었으면, 실리콘 재질, 세라믹 재질 등의 접착층(312) 위에 세라믹 시트(313)를 적층 형성한다. 세라믹 시트(313)는 세라믹 재질로 이루어질 수 있으며, 예를 들어, 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 실리콘 탄화물(SiC), 실리콘 질화물(Si3N4), 실리콘 산화물(SiO2), 바륨 산화물(BaO), 아연 산화물(ZnO), 코발트 산화물(CoO), 주석 산화물(SnO2) 및 지르코늄 산화물(ZrO2) 중 하나 이상을 조합한 조성으로 이루어질 수 있다.
도면에 도시하지 않았지만, 정전척 플레이트(300)의 절연층(310) 위에는 도 2와 같이 적절한 위치에 전극층(320)이 형성되고, 그 위에 유전체층(330)이 형성될 수 있다.
이와 같이, 세라믹 시트(313)가 적층 형성되고, 그 위로 전극층(320), 유전체층(330) 등이 형성된 해당 적층 구조물이 완성되면, 도 5의 (c)와 같이, 적층 구조물에서 냉각 가스 홀(30)이 필요한 위치(들)의 최상부로부터 세라믹 시트(313), 코팅층(311) 및 절연체(40')를 관통하는 홀(hole)을 가공한다. 이와 같은 홀의 가공은 레이저 가공 등이 이용될 수 있으며, 직경 0.1~1mm의 홀로 가공될 수 있다. 냉각 가스 홀(30)의 수직 하부로는 전극층(320)이 형성되어 있지 않다. 또한, 전극층(320) 상에는 유전체층(330)이 형성되지만, 정전척 플레이트(300) 상의 냉각 가스 홀(30)의 수직 하부로는, 유전체층(330)이 반드시 형성되어 있는 것은 아니며 필요에 따라 유전체층(330)이 형성되지 않을 수도 있다.
이와 같이, 세라믹 시트(313), 코팅층(311) 및 절연체(40')를 관통하는 홀(hole)을 가공함으로써, 정전척 플레이트(300) 상의 냉각 가스 홀(30)이 형성되고, 절연체(40')는 베이스 기재(200) 내의 냉각 가스 유로(15)와 냉각 가스 홀(30)이 유체 소통되도록 관통공(45)을 가지게 된다. 절연체(40')가 관통공(45)을 가지게 된 경우, 본 명세서에서 해당 절연체(40')는 절연관(40)으로 명명되었다.
이에 따라, 베이스 기재(200)의 냉각 가스 유로(15)는 본 발명의 절연관(40)의 관통공(45)을 통해 정전척 플레이트(300)의 냉각 가스 홀들(30)과 유체 소통이 이루어져, 냉각 가스 홀들(30)로부터 냉각 가스를 분출해 정전척 플레이트(300) 상의 기판을 균일하게 냉각시킬 수 있도록 한다.
도 6은 도 3의 A 부분의 냉각 가스 홀(30) 주변의 구조에 대한 제2 실시예에 따른 단면도이다.
도 6을 참조하면, 본 발명의 제2 실시예에 따른 정전척(200)은, 베이스 기재(200)와 정전척 플레이트(300)의 절연층(310) 사이에 장착된 절연관(40)을 포함한다. 절연관(40)은, 베이스 기재(200) 내의 냉각 가스 유로(15)와 정전척 플레이트(300)의 가스 홀(30)이 소통되도록 관통공(through hole)을 갖는다. 절연관(40)은 위에서 기술한 바와 같은 세라믹 재질로 이루어질 수 있다.
절연관(40)은, 도 6과 같이, 베이스 기재(200)의 상면(250) 보다 낮게 베이스 기재(200) 상에 형성된 홈(260) 내에 장착되며, 절연관(40)의 상면(41)이 베이스 기재(200)의 상면(250) 보다 높게 형성되도록 장착된다.
베이스 기재(200)는 냉각 가스 공급을 위해 내부에 적절한 패턴으로 냉각 가스 유로(15)를 가지며, 냉각 가스 유로(15)는 본 발명의 절연관(40)의 관통공을 통해 정전척 플레이트(300)의 냉각 가스 홀들(30)과 유체 소통이 이루어져, 냉각 가스 홀들(30)로부터 냉각 가스를 분출해 정전척 플레이트(300) 상의 기판을 균일하게 냉각시킬 수 있도록 한다.
베이스 기재(200)의 상면(250)과 절연관(40)의 상면(41) 사이는 세라믹 재질의 코팅층(311)으로 채워진다. 즉, 절연관(40)의 상면에는 코팅층(311)이 형성되지 않으며, 베이스 기재(200)의 상면으로부터 절연관(40)의 상면의 높이까지 코팅층(311)이 형성된다. 정전척 플레이트(300)의 절연층(310)은 세라믹 재질의 코팅층(311) 이외에도 실리콘 재질, 세라믹 재질 등의 접착층(312) 및 세라믹 재질의 세라믹 시트(313)를 더 포함한다.
정전척 플레이트(300)의 절연층(310) 위에는 도 2와 같이 전극층(320) 및 유전체층(330)이 차례로 형성된다.
본 발명의 제2 실시예에 따른 정전척(200)에서는, 베이스 기재(200)의 상면(250) 위의 세라믹 재질의 코팅층(311) 높이까지 절연관(40)의 상면(41)의 높이를 높힘으로써, 냉각 가스가 코팅층(311)을 통과하지 않도록 하였다. 이와 같은 냉각 가스 홀 구조에 따라 코팅층(310)에서의 크랙, 칩핑(chipping) 등이나, 외부로부터 인가되는 응력, 열충격, 기타 화학적 원인으로 인한 박리 현상 등을 감소시킬 수 있도록 하였다. 나아가, 도 7에서도 후술하는 바와 같이, 베이스 기재(200)의 상면(250)과 절연관(40)의 상면(41) 사이에, 코팅층(311)을 형성하기 전에, 베이스 기재(200)의 상면(250), 및 절연관(40)이 될 절연체(후속 관통홀 형성 공정으로 관통공이 형성됨)의 노출된 면을 표면 거칠기 가공하여, 거칠기 가공면의 조도가 1-10μm가 되도록 함으로써, 보호 및 절연을 위한 코팅층(310)과 접하는 면과의 접착력이 향상되도록 하였다. 더 나아가, 본 발명의 제2 실시예에서는, 도 6과 같이, 베이스 기재(200) 상에 형성된 홈(260)의 상부 엣지(edge)(251)는, 상부 방향으로 홈(260)의 직경이 넓어지도록 가공되며(예, 모따기 C1 또는 모깎기 R1), 절연관(40)의 상부 엣지(42)는, 하부 방향으로 절연관(40)의 직경이 넓어지도록 가공(예, 모따기 C1 또는 모깎기 R1)되어 있다. 이와 같은 냉각 가스 홀 구조에 따라 코팅층(310)이 하부 베이스 기재(200) 및 절연관(40)의 접촉면과의 접착력이 더욱 향상되도록 하였다. 이와 같은 본 발명의 제2 실시예에 따라, 도 4의 구조에서 보다 코팅층(310)에서의 크랙, 칩핑(chipping) 등이나, 외부로부터 인가되는 응력, 열충격, 기타 화학적 원인으로 인한 박리 현상 등을 더욱 감소시켜서 냉각 가스 홀(30)에서의 아킹 방지를 통해 불량률을 낮추어 수율을 더욱 향상시킬 수 있도록 하였다.
도 7은 본 발명의 제2 실시예에 따른 정전척(200)의 제조 과정을 설명하기 위한 도면이다.
도 7을 참조하면, 먼저, 본 발명의 일 실시예에 따른 정전척(200)을 제조하기 위하여, 도 7의 (a)와 같이, 냉각 가스 공급을 위한 가스 유로(15)를 갖는 베이스 기재(200)를 준비하되, 가스 유로(15) 위에 적절한 거리로 이격되도록 홈(260)을 미리 형성한 베이스 기재(200)를 준비한다. 여기서, 베이스 기재(200) 상에 형성된 홈(260)의 상부 엣지(edge)(251)는, 상부 방향으로 홈(260)의 직경이 넓어지도록 가공(예, 모따기 C1 또는 모깎기 R1)되는 것이 바람직하다. 이는 코팅층(311)과의 접착력을 향상시켜 코팅층(311)의 박리 현상 등을 감소시켜서 냉각 가스 홀(30)에서의 아킹 방지를 통해 불량률을 낮추어 수율을 향상시킬 수 있도록 한다.
또한, 준비된 베이스 기재(200)의 상면(250) 보다 낮게 베이스 기재(200) 상에 형성된 홈(260) 내에 실리콘 재질, 세라믹 재질 등의 접착층(305)을 이용하여 절연체(40')를 부착하되, 절연체(40')의 상면(41)이 베이스 기재(200)의 상면(250) 보다 높게 형성되도록 부착한다. 도 7의 (c)에서 관통공의 형성에 의해 절연관(40)이 될 절연체(40')의 상부 엣지(42)는, 하부 방향으로 절연관(40)의 직경이 넓어지도록 가공(예, 모따기 C1 또는 모깎기 R1)되는 것이 바람직하다. 이에 따라 코팅층(310)이 하부 절연관(40)의 접촉면과의 접착력을 더욱 향상시켜 코팅층(311)의 박리 현상 등을 감소시켜서 냉각 가스 홀(30)에서의 아킹 방지를 통해 불량률을 낮추어 수율을 향상시킬 수 있도록 한다. 절연관(40)이 될 절연체(40')는 위에서 기술한 바와 같은 세라믹 재질로 이루어질 수 있다.
이외에도, 도 7의 (b) 공정 전에, 즉, 베이스 기재(200)의 상면(250)과 절연관(40)의 상면(41) 사이에, 코팅층(311)을 형성하기 전에, 베이스 기재(200)의 상면(250)(모따기 가공된 면을 포함) 및 절연관(40)이 될 절연체(40')의 노출된 면(상면 및 모따기 가공된 면)을 표면 거칠기 가공하여, 거칠기 가공면의 조도가 1-10μm가 되도록 함으로써, 보호 및 절연을 위한 코팅층(310)과 접하는 면과의 접착력이 더욱 향상되도록 하였다. 이도 또한 코팅층(310)이 하부 베이스 기재(200) 및 절연관(40)의 접촉면과의 접착력을 더욱 향상시켜서 코팅층(311)의 박리 현상 등을 감소시켜 냉각 가스 홀(30)에서의 아킹 방지를 통해 불량률을 낮추어 수율을 향상시킬 수 있도록 한다.
다음에, 도 7의 (b)를 참조하면, 베이스 기재(200)의 상면(250)과 절연체(40')의 상면(41) 사이에 세라믹 재질의 코팅층(311)을 형성한다. 즉, 절연관(40)의 상면에는 코팅층(311)이 형성되지 않으며, 베이스 기재(200)의 상면으로부터 절연관(40)의 상면의 높이까지 코팅층(311)이 형성된다. 코팅층(311)은 위에서 기술한 바와 같은 세라믹 재질로 이루어질 수 있다.
이를 위하여, 도 7의 (b)와 같이, 베이스 기재(200)의 상면(250)과 절연체(40')의 상면(41)을 모두 덮도록 세라믹 재질의 코팅층(311)을 형성하되, 절연체(40')의 상면 보다 높게 코팅층(311)을 형성한 후, 베이스 기재(200)의 상면(25)으로부터 절연체(40')의 상면(41)의 높이까지 남기고, 절연체(40')의 상면(41) 보다 높게 형성된 코팅층 부분(390)을 제거한다.
다음에, 도 7의 (c)를 참조하면, 위에서 절연체(40')의 상면 보다 높게 코팅층(311)을 형성한 후, 절연체(40')의 상면(41) 보다 높게 형성된 코팅층 부분(390)은 제거되었으면, 실리콘 재질, 세라믹 재질 등의 접착층(312) 위에 세라믹 시트(313)를 적층 형성한다. 세라믹 시트(313)는 위에서 기술한 바와 같은 세라믹 재질로 이루어질 수 있다.
도면에 도시하지 않았지만, 정전척 플레이트(300)의 절연층(310) 위에는 도 2와 같이 적절한 위치에 전극층(320)이 형성되고, 그 위에 유전체층(330)이 형성될 수 있다.
이와 같이, 세라믹 시트(313)가 적층 형성되고, 그 위로 전극층(320), 유전체층(330) 등이 형성된 해당 적층 구조물이 완성되면, 도 7의 (c)와 같이, 적층 구조물에서 냉각 가스 홀(30)이 필요한 위치(들)의 최상부로부터 세라믹 시트(313), 코팅층(311) 및 절연체(40')를 관통하는 홀(hole)을 가공한다. 이와 같은 홀의 가공은 레이저 가공 등이 이용될 수 있으며, 직경 0.1~1mm의 홀로 가공될 수 있다. 냉각 가스 홀(30)의 수직 하부로는 전극층(320)이 형성되어 있지 않다. 또한, 전극층(320) 상에는 유전체층(330)이 형성되지만, 정전척 플레이트(300) 상의 냉각 가스 홀(30)의 수직 하부로는, 유전체층(330)이 반드시 형성되어 있는 것은 아니며 필요에 따라 유전체층(330)이 형성되지 않을 수도 있다.
이와 같이, 세라믹 시트(313), 코팅층(311) 및 절연체(40')를 관통하는 홀(hole)을 가공함으로써, 정전척 플레이트(300) 상의 냉각 가스 홀(30)이 형성되고, 절연체(40')는 베이스 기재(200) 내의 냉각 가스 유로(15)와 냉각 가스 홀(30)이 유체 소통되도록 관통공(45)을 가지게 된다.
이에 따라, 베이스 기재(200)의 냉각 가스 유로(15)는 본 발명의 절연관(40)의 관통공(45)을 통해 정전척 플레이트(300)의 냉각 가스 홀들(30)과 유체 소통이 이루어져, 냉각 가스 홀들(30)로부터 냉각 가스를 분출해 정전척 플레이트(300) 상의 기판을 균일하게 냉각시킬 수 있도록 한다.
상술한 바와 같이, 본 발명에 따른 정전척(100/200)에 따르면, 베이스 기재(200) 보다 높게 절연관(40)을 삽입하여 가스 홀에서의 아킹 방지가 이루어지도록 하되, 하부의 베이스 기재(200)와 절연관(40)이 보호 및 절연을 위한 코팅층(310)과 접하는 면들을 표면 거칠기 가공 처리하여 접착력을 향상시키고, 베이스 기재(200) 홈의 상부를 넓히고 절연관(40)의 상부 엣지를 모따기 처리함으로써 접착력을 더욱 향상시켜, 더욱더 냉각 가스 홀에서의 아킹 방지를 통해 불량률을 낮추어 수율을 대폭 향상시킬 수 있도록 하였다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
정전척(100)
베이스 기재(200)
정전척 플레이트(300)
절연층(310)
코팅층(311)
접착층(312)
세라믹 시트(313)
전극층(320)
유전체층(330)
절연관(40)

Claims (10)

  1. 냉각 가스 공급을 위한 가스 유로를 갖는 베이스 기재;
    상기 베이스 기재 상에 고정되고, 가공 대상 기판을 척킹 및 디척킹하기 정전척 플레이트로서, 상기 가스 유로와 소통하여 가스 분출을 위한 가스 홀을 가지는 상기 정전척 플레이트; 및
    상기 베이스 기재와 상기 정전척 플레이트 사이에서 상기 가스 유로와 상기 가스 홀이 소통되도록 관통공을 갖는 절연관을 포함하고,
    상기 정전척 플레이트는,　절연층,　상기 절연층 상의 전극층,　상기 전극층 상의 유전체층을 포함하고,
    상기 절연관은, 상기 베이스 기재의 상면 보다 낮게 상기 베이스 기재 상에 형성된 홈 내에 장착되며, 상기 절연관의 상면이 상기 베이스 기재의 상면 보다 높게 형성되도록 장착되며,
    상기 절연층은,　세라믹 시트와 상기 세라믹 시트 하면의 접착층을 포함하며, 상기 접착층은 상기 절연관 상면에 형성된　정전척.
  2. 제1항에 있어서,
    상기 정전척 플레이트는,
    상기 절연관의 상면에는 형성되지 않으며, 상기 베이스 기재의 상면으로부터 상기 절연관의 상면의 높이까지 형성된, 세라믹 재질의 코팅층을 포함하는 정전척.
  3. 제1항에 있어서,
    상기 베이스 기재 상에 형성된 홈의 상부 엣지는, 상부 방향으로 상기 홈의 직경이 넓어지도록 가공된 정전척.
  4. 제1항에 있어서,
    상기 절연관의 상부 엣지는, 하부 방향으로 상기 절연관의 직경이 넓어지도록 가공된 정전척.
  5. 냉각 가스 공급을 위한 가스 유로를 갖는, 베이스 기재의 상면 보다 낮게 상기 베이스 기재 상에 형성된 홈 내에 절연체를 부착하되, 상기 절연체의 상면이 상기 베이스 기재의 상면 보다 높게 형성되도록 부착하는 단계;
    상기 베이스 기재의 상면으로부터 상기 절연체의 상면의 높이까지 세라믹 재질로 코팅층을 형성하는 단계;
    상기 절연체 상면에 형성된　접착층을 통하여 세라믹 시트를 부착하는 단계;
    상기 세라믹 시트 및 상기 절연체를 관통하는 홀을 가공하는 단계; 및
    전극층을 형성하는 단계
    를 포함하는 정전척의 제조 방법.
  6. 제5항에 있어서,
    상기 세라믹 재질로 코팅층을 형성하는 단계는,
    상기 절연체의 상면 보다 높게 상기 세라믹 재질로 코팅층을 형성하는 단계; 및
    상기 베이스 기재의 상면으로부터 상기 절연체의 상면의 높이까지 남기고 상기 절연체의 상면 보다 높게 형성된 상기 코팅층을 제거하는 단계
    를 포함하는 정전척의 제조 방법.
  7. 제5항에 있어서,
    상기 세라믹 재질로 코팅층을 형성하는 단계 전에,
    상기 베이스 기재의 상면 및 상기 절연체의 노출된 면을 표면 거칠기 가공하는 단계
    를 더 포함하는 정전척의 제조 방법.
  8. 제7항에 있어서,
    상기 표면 거칠기 가공에 의한 가공면의 조도는 1-10μm인 정전척의 제조 방법.
  9. 제5항에 있어서,
    상기 베이스 기재 상에 형성된 홈의 상부 엣지는, 상부 방향으로 상기 홈의 직경이 넓어지도록 가공된 정전척의 제조 방법.
  10. 제5항에 있어서,
    상기 절연체의 상부 엣지는, 하부 방향으로 상기 절연체의 직경이 넓어지도록 가공된 정전척의 제조 방법.
KR1020200142464A 2020-10-29 2020-10-29 정전척 KR102259728B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200142464A KR102259728B1 (ko) 2020-10-29 2020-10-29 정전척

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200142464A KR102259728B1 (ko) 2020-10-29 2020-10-29 정전척

Publications (1)

Publication Number Publication Date
KR102259728B1 true KR102259728B1 (ko) 2021-06-03

Family

ID=76396429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200142464A KR102259728B1 (ko) 2020-10-29 2020-10-29 정전척

Country Status (1)

Country Link
KR (1) KR102259728B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100051000A (ko) * 2008-11-06 2010-05-14 어플라이드 머티어리얼스, 인코포레이티드 아킹이 감소된 정전 척
JP2010123712A (ja) * 2008-11-19 2010-06-03 Nihon Ceratec Co Ltd 静電チャックおよびその製造方法
KR20180035685A (ko) * 2016-09-29 2018-04-06 도쿄엘렉트론가부시키가이샤 탑재대 및 플라즈마 처리 장치
JP2020145281A (ja) * 2019-03-05 2020-09-10 Toto株式会社 静電チャック

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100051000A (ko) * 2008-11-06 2010-05-14 어플라이드 머티어리얼스, 인코포레이티드 아킹이 감소된 정전 척
JP2010123712A (ja) * 2008-11-19 2010-06-03 Nihon Ceratec Co Ltd 静電チャックおよびその製造方法
KR20180035685A (ko) * 2016-09-29 2018-04-06 도쿄엘렉트론가부시키가이샤 탑재대 및 플라즈마 처리 장치
JP2020145281A (ja) * 2019-03-05 2020-09-10 Toto株式会社 静電チャック

Similar Documents

Publication Publication Date Title
JP5633766B2 (ja) 静電チャック
US7045045B2 (en) Workpiece holder for processing apparatus, and processing apparatus using the same
US5825607A (en) Insulated wafer spacing mask for a substrate support chuck and method of fabricating same
EP0766300A1 (en) Method and structure for improving heat transfer fluid flow in electrostatic chucks
JP6263484B2 (ja) 静電チャックおよびその製造方法
CN108346611B (zh) 静电吸盘及其制作方法与等离子体处理装置
JP2005347559A (ja) 静電チャック及びセラミック製の静電チャックの製造方法
CN114121766A (zh) 一种泛半导体制造设备用双极静电卡盘及其制作方法
JP4858319B2 (ja) ウェハ保持体の電極接続構造
KR102255246B1 (ko) 정전척 및 그 제조방법
KR102259728B1 (ko) 정전척
KR102254204B1 (ko) 세라믹 히터
KR100652244B1 (ko) 나선형 전극을 갖는 정전척 및 그 제조 방법
KR100995250B1 (ko) 열 응력 감소를 위한 버퍼층을 포함하는 정전 척
KR100984751B1 (ko) 열 응력 감소를 위한 이중 버퍼층을 포함하는 정전 척
KR102288530B1 (ko) 정전척 및 그 제조 방법
KR102642523B1 (ko) 서셉터 제조 방법 및 그 방법에 의해 제조된 서셉터
KR20220069341A (ko) 정전척 및 그 제조방법
JP6257540B2 (ja) 静電チャックおよびその製造方法
JP7465338B2 (ja) 静電チャック装置
KR20020064507A (ko) 정전 척과 그의 제조방법
KR102203859B1 (ko) 절연 저항이 우수한 정전척
KR102666586B1 (ko) 세라믹 서셉터
KR102396865B1 (ko) 정전척
JP2019075585A (ja) ウェハ保持体

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant