KR102259333B1

KR102259333B1 - 무선통신 시스템에서 동기검출을 위한 방법 및 장치

Info

Publication number: KR102259333B1
Application number: KR1020150000131A
Authority: KR
Inventors: 박정순; 박환민; 김상우; 심명준; 홍석범; 황종윤
Original assignee: 삼성전자주식회사
Priority date: 2015-01-02
Filing date: 2015-01-02
Publication date: 2021-06-02
Also published as: US20160198425A1; TW201639325A; CN105763223A; US9907041B2; KR20160083982A; TWI666905B; CN105763223B

Abstract

본 발명의 다양한 실시예는 TD-SCDMA(Time Division-Synchronous Code Division Multiple Access) 시스템에서 동기 검출을 위한 방법 및 장치에 관한 것으로, 상기 동기검출 장치는, 적어도 하나의 인접 셀로부터의 간섭신호를 포함하는 동기신호를 수신하는 수신부; 직렬 간섭제거를 기반으로, 상기 동기신호에 포함된 간섭신호를 제거하고, 상기 간섭신호가 제거된 동기신호에 기반하여, 동기를 검출하는 동기검출기를 포함할 수 있다.

Description

무선통신 시스템에서 동기검출을 위한 방법 및 장치{METHOD AND APPARATUS FOR SYNCHRONIZATION DETECTION IN WIRELESS COMMUNICATION SYSTEM}

본 발명의 다양한 실시예는 TD-SCDMA(Time Division-Synchronous Code Division Multiple Access) 시스템에서 동기 검출을 위한 방법 및 장치에 관한 것이다.

TD-SCDMA 기술은 TDD(Time Division Duplexing) 및 TDMA(Time Division Multiple Access) 기술과 Synchronous CDMA 기술이 결합된 기술이다. 따라서, WCDMA 및 cdma2000과 같은 타 3G 기술과 비교하여 유연한 주파수 할당, 저가의 송수신기 구현 및 GSM으로부터의 네트워크 진화 등 고유한 장점들을 지니고 있다.

다중 경로 패이딩 및 간섭에 강한 CDMA에서, 셀들은 미드앰블 코드 및 칩-레벨 스크램블 코드에 의해 구분될 수 있다. 상기 미드앰블 코드는 채널추정을 위해 사용되는 채널 훈련 시퀀스(channel training sequence,)이며, 반면 상기 스크램블 코드는 송신 심볼들이 백색 가우시안 잡음에 근접하도록 하기 위해, 송신 코드 심볼들을 스크램블하기 위한 것이다.

또한, TD-SCDMA 시스템과 같이 동일 주파수 네트워크(intra-frequency network)인 경우, 셀 인식 혹은 동기검출은 하향링크 파일럿 타임 슬롯의 SYNC_DL(하향링크 동기 부호) 및 미드앰블 코드들에 의해 구현될 수 있다. 그리고, 다른 셀의 사용자들은 스크램블 코드 및 미드앰블 코드에 의해 인식될 수 있다.

하지만, TD-SCDMA 시스템에서 동일 주파수 간섭(intra-frequency interference)이 존재하는 경우, TD-SCDMA 시스템은 하향링크 파일럿 타임 슬롯의 SYNC_DL(하향링크 동기 부호) 및 미드앰블 코드 등에 다른 인접 셀들에 의해 간섭을 받게 될 수 있다.

다시 말해, 다수의 셀들이 동일한 주파수를 사용하는 환경에서, 미드앰블 코드 및 파일럿 타임 슬롯을 통해 전송되는 동기 코드는 서빙 셀과 인접 셀들에 의해 방송되는 동안, 해당 셀은 인접 셀들에 의해 방송되는 다른 미드앰블 코드들 혹은 동기화 코드들에 의해 영향을 받을 수 있다.

수신기는 여러 인접 셀로부터 수신된 신호에 의해 독립적으로 채널을 추정하고 동기검출을 수행할 수 있다. 이러한 채널추정 및 동기검출 방법으로부터 상기 추정된 채널 응답 및 동기검출 신호에 간섭이 야기될 수 있다. 최악의 경우, 간섭으로 인해, 수신기의 동기 검출이 실패될 수 있다.

본 발명의 다양한 실시 예는 TD-SCDMA 시스템에서 동일 주파수 간섭(intra-frequency interference)을 제한하기 위한 동기검출 방법 및 장치를 제공할 수 있다.

본 발명의 다양한 실시 예에 따르면, 무선통신 시스템에서 동기검출 장치는, 적어도 하나의 인접 셀로부터의 간섭신호를 포함하는 동기신호를 수신하는 수신부; 직렬 간섭제거를 기반으로, 상기 동기신호에 포함된 간섭신호를 제거하고, 상기 간섭신호가 제거된 동기신호에 기반하여, 동기를 검출하는 동기검출기를 포함할 수 있다.

본 발명의 다양한 실시 예에 따르면, 무선통신 시스템에서 동기검출 방법에 있어서, 적어도 하나의 인접 셀로부터의 간섭신호를 포함하는 동기신호를 수신하는 동작; 직렬 간섭제거를 기반으로, 상기 동기신호에 포함된 간섭신호를 제거하는 동작; 및 상기 간섭신호가 제거된 동기신호에 기반하여, 동기를 검출하는 동작을 포함할 수 있다.

상술한 바와 같이, 간섭제거(Interference Cancellation: IC) 기술을 이용하여, 동기신호에 포함된 동일 주파수 간섭(intra-frequency interference)을 제거함으로써, 동기검출 성능을 향상시킬 수 있다.

또한, 본 발명의 다양한 실시 예에서는 sync-DL 신호에 간섭제거방식을 적용함으로써 미드앰블을 사용한 동기유지 방식이 추정할 수 있는 윈도우 범위를 크게 할 수 있다.

도 1은 본 발명의 다양한 실시 예에 따른 TD-SCDMA(Time Division-Synchronous Code Division Multiple Access) 시스템에서 수신기의 구성도이다.
도 2는 본 발명의 다양한 실시 예에 따른 상기 도 1의 도시된 수신기의 동기검출기를 도시한 도면이다.
도 3은 본 발명의 다양한 실시 예에 따른 상기 도 1의 도시된 수신기의 동기검출기를 도시한 도면이다.
도 4는 본 발명의 다양한 실시 예에 따른 수신기의 동기검출을 위한 흐름도이다.
도 5는 본 발명의 다양한 실시 예에 따른 수신기의 동기검출을 위한 흐름도이다.
도 6은 본 발명의 다양한 실시 예에 따른 수신기의 동기검출을 위한 흐름도이다.
도 7은 본 발명의 다양한 실시 예에 따른 TD-SCDMA의 프레임 구조도이다.
도 8은 본 발명의 다양한 실시 예에 따른 TD-SCDMA의 프레임 구조도이다.
도 9는 본 발명의 다양한 실시 예에 따른 시뮬레이션 결과 그래프이다.
도 10은 본 발명의 다양한 실시 예에 따른 시뮬레이션 결과 그래프이다.

이하 본 발명의 다양한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

이하, 본 발명의 다양한 실시 예는 무선통신 시스템에서 동기검출을 위한 방법 및 장치에 관해 설명하기로 한다.

도 1은 본 발명의 다양한 실시 예에 따른 TD-SCDMA(Time Division-Synchronous Code Division Multiple Access)시스템에서 수신기의 구성도이다.

도 1을 참조하면, 수신기는 FEM(front-end module) 모듈(100), A/D 변환기(112), 신호 분리기(114), 동기검출기(116), 조인트 검출기(joint detector)(118), 모뎀(120)을 포함하여 구성될 수 있다.

상기 FEM 모듈(100)은 안테나를 통해 수신된 신호를 처리한다. 예컨대, 수신신호를 필터링하여 증폭한 후, A/D 변환기(112)로 출력할 수 있다. 구현에 있어서, 상기 FEM 모듈(100)은 대역통과필터(band pass filter: BFP)와 저잡음 증폭기(low-noise amplifier)로 구성될 수 있다.

상기 A/D 변환기(112)는 상기 FEM 모듈(100)로부터의 아날로그 신호를 디지털 신호로 변환하여 상기 신호 분리기(114)로 제공한다.

상기 신호 분리기(114)는 상기 A/D 변환기(112)로부터 디지털 신호에 대응하는 입력 데이터 스트림을 역다중화(demultiplexe)하여 상기 조인트 검출기(118) 및 동기검출기(116)로 출력한다. 예컨대, 상기 신호 분리기(114)는 미드앰블 신호 혹은 동기신호(예: 상향링크(UL)/하향링크(DL) 동기신호)를 상기 동기검출기(116)로 전송하고 데이터는 상기 조인트 검출기(118)로 출력할 수 있다.

상기 동기검출기(116)는 미드앰블(midamble) 데이터 및 동기 데이터(sync-DL, sync_UL)를 이용하여 채널추정 및 동기검출을 수행한다. 구현에 있어서, 상기 동기검출기(116)는 동기검출 성능을 향상시키기 위해 간섭제거(Interference Cancellation: IC) 방식에 기반하여 상기 동기신호에 포함된 간섭을 제거할 수 있다. 상기 간섭제거 방식은, Serial IC, Parallel IC, Iterative IC, Partial IC 중 하나가 사용될 수 있다. 상기 동기검출기(116)에 대한 상세한 설명은 하기 도 2 내지 도 3에서 설명하기로 할 것이다.

TD-SCDMA 시스템은 미드앰블의 코드길이는 128chip으로 sync-DL(예: 64chip)의 두 배이기 때문에 보다 정확한 검파성능을 제공할 수 있다. 하지만, 데이터 할당에 따라 순환 자리 이동(cyclic shift)된 다수의 미드앰블이 기지국에서 전송되면 수신단에서 여러 개의 CIR(carrier-to-interference ratio)이 검출되며 채널 길이에 따라 추정할 수 있는 범위에 한계가 발생할 수 있다.

그리고, TD-SCDMA 시스템에서 순환 자리 이동을 갖는 미드앰블로 채널추정을 수행하기 때문에 간섭환경에서 지배적인(dominant) 경로(예컨대, 다중경로 채널에서 첫 번째 경로)를 놓칠 경우 심각한 성능 열화가 발생할 수 있다.

그러므로, 본 발명의 다양한 실시 예에서는, 미드앰블 대신 sync-DL를 이용하여 동기검출을 수행할 수 있다.

상기 조인트 검출기(118)는 시스템의 모든 사용자에 대해 k 개의 데이터 스트림을 분리한다. 상기 조인트 검출기(118)의 출력은 상기 모뎀(120)으로 포워딩된다.

상기 모뎀(120)은 상기 조인트 검출기(118)로부터 데이터를 해당 디코딩 방식에 따라 디코딩한다.

도 2는 본 발명의 다양한 실시 예에 따른 상기 도 1의 도시된 수신기의 동기검출기(116)를 도시한 도면이다.

상기 도 2를 참조하면, 상기 동기검출기(116)는 제1 FFT(201), 다수의 곱셈기(202-0 내지 202-2), 다수의 제1 IFFT(203-0 내지 203-2), 다수의 제1 time domain(TD) processing(204-0 내지 204-2), 다수의 제2 FFT(205-0 내지 205-2), 그리고 다수의 제2 곱셈기(206-0 내지 206-2), 제1 sort(207), 다수의 덧셈기(208, 209, 210, 211, 212, 213), 다수의 제3 곱셈기(214-0 내지 214-2), 다수의 제2 IFFT(214-0 내지 214-2), 다수의 제2 TD processing(215-0 내지 215-2), 다수의 제3 FFT(217-0 내지 217-2), 그리고 다수의 제3 곱셈기(218-0 내지 218-2), 그리고 제2 sort(219)를 포함하여 구성될 수 있다.

상기 제1 FFT(201)는 다수의 셀들로부터 수신되는 하향링크 동기신호(sync_DL)들에 대해서 FFT를 수행하여 그 결과를 다수의 곱셈기(202-0 내지 202-2)로 출력할 수 있다(

,

). 여기서,

은 제1 셀로부터 수신되는 동기신호이고,

는 제2 셀로부터 수신되는 동기신호이고,

은 제3 셀로부터 수신되는 동기신호이다.

다수의 셀들이 동일한 주파수를 사용하는 TD-SCDMA 시스템에서는, 셀 가장자리에 있는 단말들은 인접 셀들로부터 전송되는 동기신호들로 인해 간섭을 받을 수 있다. 또한, 셀 가장자리에 있는 단말들이 무선채널을 통해 수신하는 신호는 백색가우시안잡음(Additive White Gaussian Noise: AWGN)을 포함할 수 있다. 비록 상기 제1 FFT(201)로부터의 출력신호를

,

으로 각각 표시하였지만, 실제 단말은

,

신호가 더해진 신호를 수신하게 된다.

상기 다수의 곱셈기(202-0 내지 202-2)는 각각 해당 셀의 동기코드(d₀, d₁, d₂)의 역과 상기 제1 FFT(201)로부터의 출력신호를 곱하여 그 결과를 다수의 제1 IFFT(203-0 내지 203-2)로 출력한다. 예컨대, 곱셈기(202-0)는

,

를 포함한

와 제1 셀의 동기신호의 역(1/d₀)을 곱한다. 곱셈기(202-0)는

,

를 포함한

와 제2 셀의 동기신호의 역(1/d₁)을 곱한다. 곱셈기(202-2)는

,

를 포함한

와 제3 셀의 동기신호의 역(1/d₂)을 곱한다.

상기 다수의 제1 IFFT(203-0 내지 203-2)는 상기 다수의 곱셈기(202-0 내지 202-2)로부터의 출력신호에 대해 IFFT를 수행하여 그 결과를 다수의 제1 time domain(TD) processing(204-0 내지 204-2)로 출력한다.

여기서, 상기 제1 IFFT(203-0)이 출력신호는 채널추정 신호

가 되고,상기 제1 IFFT(203-1)이 출력신호는 채널추정 신호

가 되고, 상기 제1 IFFT(203-1)이 출력신호는 채널추정 신호

가 된다.

다수의 제1 time domain(TD) processing(204-0 내지 204-2)는 상기 제1 IFFT(203-0)로부터의 채널추정 신호(

,

)로부터 잡음(예: AWGN)를 제거한다. 예컨대, 채널추정 신호(

,

)는 FFT 크기에 대응하는 신호탭들로 구성되는데 잡음 전력 대비 일정한 임계값보다 낮은 신호탭들을 0으로 널링(nulling)하여, 잡음을 제거할 수 있다. 예컨대, FFT 크기가 256인 경우, 256개의 신호탭들 중 잡음 전력 대비 일정한 임계값보다 낮은 신호탭들에 대해 0으로 널링한다.

여기서, FFT 크기는 동기신호의 길이(예: SYNC_DL은 96chip임)보다 크거나 두 배의 크기를 갖는다. 예컨대, 동기신호의 길이가 96chip인 경우 FFT 크기 K=128(=2⁷) 이거나 K=256(=2⁸) 일 수 있다.

다른 실시 예에서, 다수의 제1 time domain(TD) processing(204-0 내지 204-2)는 채널의 최대 길이(예컨대, 서브 프레임의 GP 구간, 32chip)를 고려하여 채널의 최대 길이에 이상인 신호탭을 0으로 널링하여 채널추정신호에 포함된 잡음을 제거할 수 있다.

다수의 제2 FFT(205-0 내지 205-2)는 다수의 제1 time domain(TD) processing(204-0 내지 204-2)로부터 잡음이 제거된 채널추정 신호(

,

)에 대해 FFT를 수행한다.

다수의 제2 곱셈기(206-0 내지 206-2)는 잡음이 제거된 채널추정 신호와 각각 해당 셀의 동기코드(d₀, d₁, d₂)를 곱하여 복구 동기신호(

,

)를 제1 sort(207)로 출력한다.

예컨대, 곱셈기(206-0)는 잡음이 제거된

과 제1 셀의 동기신호(d₀)를 곱하여 복구된 동기신호

를 제1 sort(207)로 출력하고, 곱셈기(206-1)는 잡음이 제거된

과 제2 셀의 동기신호(d₁)를 곱하여 복구된 동기신호

를 제1 sort(207)로 출력하고, 그리고 곱셈기(206-2)는 잡음이 제거된

과 제2 셀의 동기신호(d₁)를 곱하여 복구된 동기신호

를 제1 sort(207)로 출력한다.

상기 제1 sort(207)는

,

를 해당 덧셈기(209, 211)로 제공한다.

덧셈기(209)는

와

를 더해 그 결과를 덧셈기(208)로 제공한다.

상기 덧셈기(208)는 상기 제1 FFT(201)로부터의

와 상기 덧셈기(208)의 결과를 이용하여,

로부터

및

를 제거한다. 즉, 수신된 동기신호로부터 제2 셀 및 제3 셀의 동기신호를 제거한 후 그 결과(

)를 제3 곱셈기(214-0)로 출력한다.

제3 곱셈기(214-0)는

와 제1 셀의 동기신호의 역(1/d₀)을 곱해 그 결과를 제2 IFFT(215-0)로 출력한다.

상기 제2 IFFT(215-0)는 제3 곱셈기(214-0)로부터 수신된 신호에 대해 IFFT를 수행하여 그 결과를 제2 TD processing(216-0)로 출력한다.

제2 TD processing(216-0)는 제2 TD processing(204-0)와 동일한 방법으로 상기 제2 IFFT(214-0)로부터 수신된 신호로부터 잡음을 제거한 후 그 결과(

)를 제3 FFT(217-0)로 제공한다.

제3 FFT(217-0)는 제2 TD processing(215-0)로부터 수신된 신호에 대해 FFT를 수행하여 그 결과를 제3 곱셈기(218-0)로 출력한다.

제3 곱셈기(218-0)는 제3 FFT(217-0)로부터 수신된 신호와 제1 셀의 동기신호를 곱해 그 결과를 제2 sort(219) 및 덧셈기(211, 212)로 출력한다. 제3 곱셈기(218-0)의 출력신호는

로부터 잡음이 제거된

일 수 있다.

덧셈기(211)는 제3 곱셈기(218-0)로부터

와 제1 sort(207)로부터

를 더하여 그 결과를 덧셈기(210)로 출력한다.

상기 덧셈기(210)는 상기 제1 FFT(201)로부터의

로부터

및

를 제거하여 제3 곱셈기(214-1)로 출력한다(

).

제3 곱셈기(214-1)는

와 제1 셀의 동기신호의 역(1/d₁)을 곱해 그 결과를 제2 IFFT(215-1)로 출력한다.

상기 제2 IFFT(215-1)는 제3 곱셈기(214-1)로부터 수신된 신호에 대해 IFFT를 수행하여 그 결과를 제2 TD processing(216-1)로 출력한다.

제2 TD processing(216-1)는 제2 TD processing(204-1)와 동일한 방법으로 상기 제2 IFFT(215-1)로부터 수신된 신호로부터 잡음을 제거한 후 그 결과(

)를 제3 FFT(217-1)로 제공한다.

제3 FFT(217-1)는 제2 TD processing(216-1)로부터 수신된 신호에 대해 FFT를 수행하여 그 결과를 제3 곱셈기(218-1)로 출력한다.

제3 곱셈기(218-1)는 제3 FFT(217-1)로부터 수신된 신호와 제2 셀의 동기신호(d₁)를 곱해 그 결과를 제2 sort(219) 및 덧셈기(212)로 출력한다. 제3 곱셈기(218-1)의 출력신호는

로부터 잡음이 제거된

일 수 있다.

덧셈기(212)는 제3 곱셈기(218-1)로부터

와 제3 곱셈기(218-0)로부터

를 더하여 그 결과를 덧셈기(213)로 출력한다.

상기 덧셈기(213)는 상기 제1 FFT(201)로부터의

로부터 복구된

및

를 제거하여 제3 곱셈기(214-2)로 출력한다.

제3 곱셈기(214-2)는

와 제3 셀의 동기신호의 역(1/d₂)을 곱해 그 결과를 제2 IFFT(215-2)로 출력한다.

상기 제2 IFFT(215-2)는 제3 곱셈기(214-2)로부터 수신된 신호에 대해 IFFT를 수행하여 그 결과를 제2 TD processing(216-2)로 출력한다.

제2 TD processing(216-2)는 제2 TD processing(204-2)와 동일한 방법으로 상기 제2 IFFT(215-2)로부터 수신된 신호로부터 잡음을 제거한 후 그 결과(

)를 제3 FFT(217-2)로 제공한다.

제3 FFT(217-2)는 제2 TD processing(216-2)로부터 수신된 신호에 대해 FFT를 수행하여 그 결과를 제3 곱셈기(218-2)로 출력한다.

제3 곱셈기(218-2)는 제3 FFT(217-2)로부터 수신된 신호와 제3 셀의 동기신호(d₂)를 곱해 그 결과(

)를 제2 sort(219)로 출력한다.

도 3은 본 발명의 다양한 실시 예에 따른 상기 도 1의 도시된 수신기의 동기검출기를 도시한 도면이다.

상기 도 3을 참조하면, 상기 동기검출기(116)는 다수의 제1 상관기(correlator)(301-0 내지 301-2), 다수의 제1 time domain(TD) processing(302-0 내지 302-2), 다수의 제1 컨벌루션 연산기(303-0 내지 303-2), 제1 sort(304), 다수의 덧셈기(305, 306, 307, 308, 309, 310), 다수의 제2 상관기(311-0 내지 311-2), 다수의 제2 time domain(TD) processing(312-0 내지 312-2), 다수의 제2 컨벌루션 연산기(313-0 내지 313-2), 그리고 제2 sort(219)를 포함하여 구성될 수 있다.

다수의 셀들이 동일한 주파수를 사용하는 환경에서, 셀 가장자리에 있는 단말들은 인접 셀들로부터 전송되는 동기신호들로 인해 간섭을 받을 수 있다. 또한, 셀 가장자리에 있는 단말들이 무선채널을 통해 수신하는 신호는 AWGN을 포함할 수 있다. 비록 수신 동기신호를

,

으로 각각 표시하였지만, 실제 단말은

,

신호가 더해진 신호를 수신하게 된다.

상기 다수의 제1 상관기(301-0 내지 301-2)는 동기코드 세트를 이용하여 상관을 수행하여 채널추정 신호를 획득한 후 그 결과를 다수의 제1 time domain(TD) processing(302-0 내지 302-2)로 출력한다.

다수의 제1 time domain(TD) processing(302-0 내지 302-2)는 상기 제1 IFFT(203-0)로부터의 채널추정 신호로부터 잡음(예: AWGN)을 제거한다. 예컨대,다수의 제1 time domain(TD) processing(302-0 내지 302-2)는 상관전력 값을 정렬한 후 임계치보다 높은 순위의 상관 전력만 채널전력으로 간주할 수 있다. 그리고 상관을 수행하는 시간구간 즉, 윈도우 범위는 최대 지연(max delay)로 설정될 수 있다.

여기서, 상기 제1 time domain(TD) processing(302-0)의 출력신호는 채널추정신호

가 되고, 상기 제1 time domain(TD) processing(302-1)의 출력신호는 채널추정신호

가 되고, 상기 제1 time domain(TD) processing(302-2)의 출력신호는 채널추정신호

가 된다.

다수의 제1 컨벌루션 연산기(303-0 내지 303-2)는 잡음이 제거된 채널추정 신호와 각각 해당 셀의 동기코드(d₀, d₁, d₂)를 컨벌루션하여 제1 sort(304)로 출력한다. 즉, 다수의 제1 컨벌루션 연산기(303-0 내지 303-2)는 채널추정 값에 해당 동기코드를 컨벌루션을 수행함으로써, 해당 동기신호를 복구할 수 있다(

,

).

상기 제1 sort(304)는

,

를 해당 덧셈기(306, 308)로 제공한다.

덧셈기(306)는

와

를 더해 그 결과를 덧셈기(305)로 제공한다.

상기 덧셈기(305)는

와 상기 덧셈기(306)의 결과를 이용하여,

로부터

및

)를 제2 상관기(311-0)로 출력한다.

제2 상관기(311-0)는 상관을 수행하여 그 결과를 제2 TD processing(312-0)으로 출력한다.

제2 TD processing(312-0)는 제1 TD processing(302-0)와 동일한 방법으로 수신된 신호로부터 잡음을 제거한 후 그 결과(

)를 제3 컨버루션 연산기(313-0)로 제공한다.

제3 컨버루션 연산기(313-0)는 해당 동기코드와 제2 TD processing(312-0)로부터의 수신된 신호를 컨벌루션을 하여, 그 결과(

)를 제2 sort(314) 및 덧셈기(308, 309)로 출력한다.

는

로부터 잡음이 제거된 후 복구된 제1 셀의 동기 신호일 수 있다.

덧셈기(308)는 제3 컨버루션 연산기(313-0)로부터 복구된

와 제1 sort(207)로부터 제2 셀의 동기신호

를 더하여 그 결과를 덧셈기(307)로 출력한다.

상기 덧셈기(307)는

로부터 복구된

및

를 제거하여 제2 상관기(311-1)로 출력한다(

).

제2 상관기(311-1)는 상관을 수행하여 그 결과를 제2 TD processing(312-1)으로 출력한다.

제2 TD processing(312-1)는 제1 TD processing(302-1)와 동일한 방법으로 수신된 신호로부터 잡음을 제거한 후 그 결과(

)를 제3 컨버루션 연산기(313-1)로 제공한다.

제3 컨버루션 연산기(313-1)는 해당 동기코드와 제2 TD processing(312-1)로부터의 수신된 신호를 컨벌루션을 하여, 그 결과(

)를 제2 sort(314) 및 덧셈기(309)로 출력한다.

는

로부터 잡음이 제거된 후 복구된 제2 셀의 동기 신호일 수 있다.

덧셈기(309)는 제3 컨버루션 연산기(313-1)로부터 복구된

와 제3 컨버루션 연산기(313-0)로부터 복구된

를 더하여 그 결과를 덧셈기(310)로 출력한다.

상기 덧셈기(310)는

로부터

및

를 제거하여 제2 상관기(311-2)로 출력한다(

).

제2 상관기(311-2)는 상관을 수행하여 그 결과를 제2 TD processing(312-2)으로 출력한다.

제2 TD processing(312-2)는 제1 TD processing(302-2)와 동일한 방법으로 수신된 신호로부터 잡음을 제거한 후 그 결과(

)를 제3 컨버루션 연산기(313-2)로 제공한다.

제3 컨버루션 연산기(313-2)는 해당 동기코드와 제2 TD processing(312-2)로부터의 수신된 신호를 컨벌루션을 하여, 그 결과(

)를 제2 sort(314) 로 출력한다.

상기 도 2 및 상기 도 3에서 위첨자는 채널추정 및 잡음제거 단계의 횟수를 의미하고, 아래 첨자 0, 1, 2는 셀 인덱스를 의미한다.

즉, 도 2 및 도 3의 잡음제거 및 동기신호에 대한 간섭제거 절차를 보면, 수신기는 각 셀에 대해 채널추정을 수행하고 추정된 채널에 대해 간섭을 제거하고 각 동기 신호를 복구한다(

). 다음, 수신된 동기신호로부터 제2 셀 및 제3 셀 대한 복구 동기신호를 제거하고, 제2 셀 및 제3 셀 대한 복구 동기신호가 제거된 제1 셀의 동기신호(

)에 대해 다시 채널추정을 수행하고 추정된 채널에 대해 간섭을 제거한다.

이후, 수신기는 상기 수신된 동기신호로부터 반복 복구신호 제1 셀의 동기신호

및 한번 복구된 제3 셀의 동기신호

가 제거된 제2 셀의 동기신호(

및 반복 복구된 제2 셀의 동기신호

가 제거된 제3 셀의 동기신호(

비록 상기 도 2 및 상기 도 3에서 3개의 셀을 고려하여 동기신호에 대한 간섭신호를 제거하는 실시 예를 설명하였지만, 3개의 셀로 제한되지 않으며, 상기 도 2에 설명된 내용을 바탕으로 N개의 셀에 대해서도 간섭제거가 가능하다.

도 4는 본 발명의 다양한 실시 예에 따른 수신기의 동기검출을 위한 흐름도이다.

상기 도 4를 참조하면, 수신기는 400 동작에서 인접 셀의 간섭신호들이 포함된 동기신호를 수신할 수 있다.

수신기는 402 동작에서 동기신호를 이용하여 채널추정을 수행할 수 있다. 예컨대, 상기 채널 추정은 LS(Least Square)추정 방식에 의해 수행될 수 있다.

수신기는 404 동작에서 추정된 채널로부터 잡음을 제거할 수 있다. 예컨대, 수신기는 시간영역에서 잡음전력 대비 일정한 임계치보다 낮은 신호탭들을 0으로 널링하거나, 채널의 최대 길이를 고려하여 그 이상의 신호탭들을 0으로 널링하거나, 상관전력을 정렬한 후 임계치보다 높은 순위의 상관전력만을 채널로 고려하거나, 상관을 수행하는 시간구간의 범위를 최대 지연시간으로 설정함으로써, 채널에 포함된 잡음을 억제할 수 있다.

수신기는 406 동작에서 직렬 간섭제거 방식에 잡음 제거된 채널추정 신호를 이용하여 동기신호에서 간섭신호를 제거한다.

예컨대, 수신기는 각 셀에 대한 채널추정을 이용하여, 상기 각 셀의 동기신호를 복구하고, 이후 수신된 동기신호로부터 복구된 제2 및 제3 셀의 동기신호를 제거하여 상기 제1 셀에 동기신호를 결정할 수 있다.

다양한 실시 예에서, 수신기는 결정된 제1 셀에 대한 동기신호에 대해 채널추정을 수행하고 추정된 채널을 이용하여 상기 제1 셀에 대한 동기신호를 반복 복구할 수 있다.

수신기는 수신된 동기신호로부터, 상기 결정된 제1 셀에 대한 동기신호 혹은 상기 반복 복구된 제1 셀에 대한 동기신호 및 복구된 제3 셀의 동기신호를 제거함으로써, 상기 제2 셀에 동기신호를 결정할 수 있다.

다양한 실시 예에서, 수신기는 결정된 제2 셀에 대한 동기신호에 대해 채널추정을 수행하고 추정된 채널을 이용하여 상기 제2 셀에 대한 동기신호를 반복 복구할 수 있다.

이후, 수신기는 수신된 동기신호로부터, 상기 반복 복구된 제1 셀에 대한 동기신호 및 상기 반복 복구된 제2 셀에 대한 동기신호를 제거함으로써, 상기 제3 셀에 동기신호를 결정할 수 있다.

다양한 실시 예에서, 수신기는 결정된 제3 셀에 대한 동기신호에 대해 채널추정을 수행하고 추정된 채널을 이용하여 상기 제3 셀에 대한 동기신호를 반복 복구할 수 있다.

도 5는 본 발명의 다양한 실시 예에 따른 수신기의 동기검출을 위한 흐름도이다.

상기 도 5를 참조하면, 수신기는 500 동작에서 수신된 동기신호에 대해 FFT를 수행한다.

상기 수신기는 502 동작에서 주파수영역에서 상기 수신된 동기신호와 기저장된 동기신호를 이용하여 채널추정을 수행할 수 있다. 예컨대, 상기 수신된 동기신호와 상기 기저장된 동기신호의 역을 곱함으로써 채널추정이 수행될 수 있다.

상기 수신기는 504 동작에서 IFFT 연산을 통해 주파수영역의 채널추정 신호를 시간영역의 채널추정 신호로 변환할 수 있다.

상기 수신기는 506 동작에서 시간영역에서 추정된 채널에서 잡음을 제거할 수 있다. 예컨대, 수신기는 시간영역에서 잡음전력 대비 일정한 임계치보다 낮은 신호탭들을 0으로 널링하거나, 채널의 최대 길이를 고려하여 그 이상의 신호탭들을 0으로 널링하여 잡음을 제거할 수 있다.

상기 수신기는 508 동작에서 시간영역에서 잡음제거된 채널추정 신호에 대해 FFT를 수행할 수 있다.

상기 수신기는 510 동작에서 주파수 영역에서 잡음제거된 채널추정 신호를 이용하여 적어도 하나의 인접 기지국의 동기신호들을 분리할 수 있다.

상기 수신기는 512 동작에서 직렬 간섭제거 방식에 기반하여 상기 수신된 동기신호로부터 상기 적어도 하나의 인접 기지국들의 동기신호를 제거할 수 있다.

상기 수신기는 512 동작에서 간섭제거된 동기신호를 복원할 수 있다.

도 6은 본 발명의 다양한 실시 예에 따른 수신기의 동기검출을 위한 흐름도이다.

상기 도 6을 참조하면, 수신기는 600 동작에서 수신된 동기신호에 대해 상관을 수행하여, 채널추정을 수행할 수 있다.

상기 수신기는 602 동작에서 시간영역에서 추정된 채널에서 잡음을 제거할 수 있다. 예컨대, 상기 수신기는 상관전력을 정렬한 후 임계치보다 높은 순위의 상관전력만을 채널로 고려하거나, 상관을 수행하는 시간구간의 범위를 최대 지연시간으로 설정함으로써, 채널에 포함된 잡음을 제거할 수 있다.

상기 수신기는 604 동작에서 시간영역에서 채널추정 신호와 기저장된 해당 동기신호를 컨벌루션할 수 있다. 즉, 채널추정 신호와 기저장된 해당 동기신호를 컨벌루션함으로써, 동기신호를 재생(혹은 복구)할 수 있다.

상기 수신기는 606 동작에서 시간영역에서 잡음제거된 채널추정 신호를 이용하여 적어도 하나의 인접 기지국의 동기신호들을 분리할 수 있다.

상기 수신기는 608 동작에서 직렬 간섭제거 방식에 기반하여 상기 수신된 동기신호로부터 상기 적어도 하나의 인접 기지국들의 재생된 동기신호를 제거할 수 있다.

상기 수신기는 610 동작에서 간섭제거된 동기신호를 복원할 수 있다.

도 7은 본 발명의 다양한 실시 예에 따른 TD-SCDMA의 프레임 구조도이다.

상기 도 7을 참조하면, TD-SCDMA의 프레임은 10ms의 길이를 갖는다. 복수 개의 서브 프레임이 모여 하나의 프레임을 이루다. 하나의 프레임은 5ms의 두 개의 서브 프레임으로 나누어진다. 여기서, 상기 TD-SDCMA 시스템의 칩속도(chip rate)가 1.28Mcps(chip/rate)인 경우, 5ms는 6400chip에 해당한다. 즉, 하나의 서브 프레임은 6400chip 길이를 갖는다.

하향링크 신호와 상향링크 신호는 교환점에 의해서 나누어지는데 한 서브프레임 내의 다수의 교환점이 있다. 7개의 타임 슬롯 중에서 TS0은 항상 하향링크로 할당이 되며, TS1은 항상 상향링크로 할당이 될 수 있다. 상기 두 개의 슬롯(TS0, TS1) 사이에 항상 교환점(switching point)이 존재할 수 있다. 나머지 슬롯들은 비대칭적인 트래픽을 지원하기 위하여 상·하향링크에 자유롭게 할당할 수 있다. 예컨대, 하향링크에 총 4개의 타임 슬롯(TS0, TS4, TS5, TS6)을 할당하고 상향링크 3개의 타임 슬롯(TS1, TS2, TS3)을 할당한다. 여기서, TS1, TS2, TS3까지 상향링크를 싣고 그 뒤에 상향링크와 하향링크가 전환되는 또 하나의 교환점이 존재할 수 있다.

한편, TS0와 TS1 슬롯 사이에 3개의 특별한 타임 슬롯(DwPTS, UpPTS, GP)이 존재한다.

상기 DwPTS(Downlink Pilot TS)은 하향링크 파일럿 타임 슬롯으로써, 하향링크 동기 및 최초 셀 탐색에 사용이 된다. 총 96chip으로 구성되며 32chip은 TS0의 하향링크 신호가 SYNC_DL로 간섭을 주는 것을 방지하기 위한 GP(guard period)로 사용되고 64chip은 동기화를 위한 신호인 SYNC_DL로 이루어진다. 32개의 서로 다른 SYNC-DL 코드(하향링크 동기 코드)에 의하여 서로 다른 기지국들을 구분할 수 있다.

상기 UpPTS(Uplink Pilot TS)은 160chip으로 구성되며, 32chip은 GP로 이용되고 나머지 128chip이 SYNC_UL로 사용된다. 상기 SYNC 신호는 상향링크 최초 동기 및 랜덤 액세스 절차, 그리고 핸드오버 시 인접 셀에 대한 측정에도 사용이 된다. 256개의 서로 다른 SYNC 코드가 있으며 이 코드들은 32개의 그룹으로 나뉘며, 하나의 그룹에 8개의 서로 다른 SYNC 코드가 존재한다. 즉, 하나의 기지국은 하나의 그룹에 포함된 8개의 SYNC 코드를 가질 수 있다.

GP는 상향링크와 하향링크 신호 사이의 보호구간으로서 96chip으로 구성되어 75us의 길이를 갖는다. TD-SCDMA 시스템에서 셀 반경은 무선신호의 감쇄에 의한 링크 버짓(link budget)에 의해서도 결정되지만 셀 내에서 발생하는 지연이 상향링크와 하향링크를 서로 방해하지 않도록 해야 하기 때문에 이를 방지하기 위해 GP의 길이에 의해서도 TD-SCDMA 시스템의 셀 반경이 제한될 수 있다.

도 8은 본 발명의 다양한 실시 예에 따른 TD-SCDMA의 프레임 구조도이다.

상기 도 8을 참조하면, TD-SCDMA의 프레임 7개의 타임 슬롯(time slot: TS)중에 TS0와 TS1 사이에 DwPTS, GP, UpPTS 신호가 삽입되고 각각의 타임슬롯에서는 데이터 심볼, 미드앰블, 데이터 심볼 순으로 구성될 수 있다.

서브 프레임 내의 타임 슬롯은 가운데에 전력측정 및 상향링크 동기화 유지에 사용되는 미드앰블(코드 128chip + GP 16chip = 144chip)이 존재한다. 다음 버스트와의 간섭을 방지하기 위한 GP(=16 chip)가 포함된다. 미드앰블 앞 뒤로 데이터 영역(=352chip * 2)이 존재할 수 있다.

상기 도 7 또는 상기 도 8에 도시된 바와 같이, TD-SCDMA 시스템에서 5ms마다(혹은 서브 프레임마다) 주기적으로 하향링크 파일럿신호(DwPTS)가 전송된다. 그리고, 각 타임 슬롯마다 데이터와 데이터 사이에 포함된 미드앰블(Midamble) 신호가 파일럿 신호로 사용될 수 있다. 상기 DwPTS는 공통 파일럿 채널로서 SYNC-DL이라고 불리는 64칩의 랜덤 코드로 구성되며, 한 셀 내에서는 동일한 코드가 사용된다. 상기 미드 앰블은 전용 파일럿 채널로서 128칩의 랜덤 코드로 구성되며, 하나의 기본 코드를 순환이동(cyclic shift)하여 생성한 코드를 동시에 여러 개 전송할 수 있다.

도 9는 본 발명의 다양한 실시 예에 따른 시뮬레이션 결과 그래프이다.

상기 도 9를 참조하면, 동기신호에 대해 간섭제거를 적용하지 않을 때의 성능 그래프이다.

도 10은 본 발명의 다양한 실시 예에 따른 시뮬레이션 결과 그래프이다.

상기 도 10을 참조하면, 동기신호에 대해 간섭제거를 적용하였을 성능 그래프이다.

도 9의 성능 그래프와 도 10의 성능 그래프를 비교하였을 때, 동기 신호에 대해서 간섭제거를 적용했을 때, 검출 성능이 향상되는 것을 알 수 있다.

본 발명의 청구항 및/또는 명세서에 기재된 실시 예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.

소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금, 본 발명의 청구항 및/또는 명세서에 기재된 실시 예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다.

이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(ROM, Read Only Memory), 전기적 삭제가능 프로그램가능 롬(EEPROM, Electrically Erasable Programmable Read Only Memory), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(CD-ROM, Compact Disc-ROM), 디지털 다목적 디스크(DVDs, Digital Versatile Discs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다.

또한, 전자 장치에 인터넷(Internet), 인트라넷(Intranet), LAN(Local Area Network), WLAN(Wide LAN), 또는 SAN(Storage Area Network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 전자 장치에 접속할 수 있다.

또한, 통신 네트워크상의 별도의 저장장치가 휴대용 전자 장치에 접속할 수도 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

100: FEM 모듈 112: A/D 변환기
114: 신호 분리기 116: 동기검출기
118: 조인트 검출기 120: 모뎀

Claims

무선 통신 시스템에서 동기를 검출하기 위한 수신 장치에 있어서,
적어도 하나의 인접 셀로부터 간섭 신호를 포함하는 동기 신호를 수신하는 수신부; 및
동기 검출기를 포함하고,
상기 동기 검출기는, 채널에 대한 추정에 기초하여 직렬 간섭 제거 방식을 이용함으로써, 상기 동기 신호에 포함된 상기 간섭 신호를 제거하고, 상기 간섭 신호가 제거된 상기 동기 신호에 기초하여 상기 동기를 검출하도록 구성되며,
상기 동기 검출기는,
상기 채널에 대한 추정을 수행하도록 구성된 채널 추정 모듈;
상기 추정된 채널로부터 잡음을 제거하도록 구성된 잡음 제거 모듈; 및
상기 잡음이 제거된 채널에 기초하여 동기 신호 및 간섭 신호 중 적어도 하나를 재구성하도록 구성된 재구성 모듈을 포함하고,
상기 잡음 제거 모듈은,
상기 동기 신호의 상관 전력 값이 임계 이상으로 식별되는 경우, 상기 상관 전력 값을 상기 채널의 전력 값으로 결정하고,
상기 채널의 전력 값에 기반하여 상기 추정된 채널로부터 잡음을 제거하도록 구성된 장치.
청구항 1에 있어서,
상기 재구성된 동기 신호로부터 상기 재구성된 간섭 신호를 제거하도록 구성된 간섭 제거 모듈을 더 포함하는,
장치.
청구항 1에 있어서,
상기 채널 추정 모듈은,
상기 수신된 동기 신호에 대하여 FFT(fast fourier transform) 동작을 수행하도록 구성된 FFT 동작부; 및
주파수 영역에서 동기 신호의 역수를 상기 수신된 동기 신호에 곱하도록 구성된 적어도 하나의 곱셈기를 포함하는,
장치.
청구항 1에 있어서,
상기 잡음 제거 모듈은,
상기 추정된 채널에 대하여 IFFT(inverse fast fourier transform) 동작을 수행하도록 구성된 적어도 하나의 IFFT 동작부를 포함하고,
시간 영역에서 상기 추정된 채널의 신호 탭들의 전력 값을 임계 값과 비교하고, 상기 임계 값보다 낮은 신호 탭들을 0으로 널링(nulling)하도록 구성된 처리부를 더 포함하는,
장치.
청구항 1에 있어서,
상기 잡음 제거 모듈은,
상기 추정된 채널에 대해 IFFT 동작을 수행하도록 구성된 적어도 하나의 IFFT 동작부를 포함하고,
시간 영역에서 상기 추정된 채널의 신호 탭들 중 상기 채널의 최대 길이를 초과하는 길이를 갖는 신호 탭들을 0으로 널링(nulling)하도록 구성된 처리부를 더 포함하는,
장치.
청구항 1에 있어서,
상기 잡음 제거 모듈은,
상기 수신된 동기 신호의 상관 전력을 결정하도록 구성된 적어도 하나의 상관기를 포함하는,
장치.
청구항 1에 있어서,
상기 잡음 제거 모듈은,
상기 수신된 동기 신호의 적어도 하나의 상관 전력 값들을 정렬하고, 상기 정렬의 순서에 따라 미리 설정된 개수의 상관 전력 값들을 결정하도록 구성된 처리부를 더 포함하는,
장치.
청구항 6에 있어서,
상기 잡음 제거 모듈은,
상기 수신된 동기 신호의 상기 상관 전력이 결정되는 시간 구간을 최대 지연 시간에 따라 설정하도록 구성된 처리부를 더 포함하는,
장치.
청구항 1에 있어서,
상기 동기 신호는, 제1 타임 슬롯 및 제2 타임 슬롯 사이에서 셀들을 구별하는 하향링크 파일럿 타임 슬롯(downlink pilot time slot, DwPTS)에 위치하고,
상기 DwPTS는 32개 칩들의 GP(guard period) 및 64개 칩들의 SYNC_DL을 포함하는,
장치.
무선 통신 시스템에서 수신 장치에 의하여 동기를 검출하는 방법에 있어서,
적어도 하나의 인접 셀로부터 간섭 신호를 포함하는 동기 신호를 수신하는 과정과,
채널에 대한 추정에 기초하여 직렬 간섭 제거 방식을 이용함으로써, 상기 동기 신호에 포함된 상기 간섭 신호를 제거하는 과정과,
상기 간섭 신호가 제거된 상기 동기 신호에 기초하여 상기 동기를 검출하는 과정을 포함하며,
상기 동기 신호에 포함된 상기 간섭 신호를 제거하는 과정은,
상기 채널에 대한 추정을 수행하는 과정과,
상기 추정된 채널로부터 잡음을 제거하는 과정과,
상기 잡음이 제거된 상기 추정된 채널에 기초하여 동기 신호 및 간섭 신호 중 적어도 하나를 재구성하는 과정과,
상기 추정된 채널로부터 잡음을 제거하는 과정은,
상기 동기 신호의 상관 전력 값이 임계 이상으로 식별되는 경우, 상기 상관 전력 값을 상기 채널의 전력 값으로 결정하는 과정과,
상기 채널의 전력 값에 기반하여 상기 추정된 채널로부터 잡음을 제거하는 과정을 포함하는,
방법.
청구항 10에 있어서,
상기 재구성된 동기 신호로부터 상기 재구성된 간섭 신호를 제거하는 과정을 더 포함하는,
방법.
청구항 10에 있어서,
상기 채널을 추정하는 과정은,
상기 수신된 동기 신호에 대하여 FFT(fast fourier transform) 동작을 수행하는 과정과,
주파수 영역에서 동기 신호의 역수를 상기 수신된 동기 신호에 곱하는 과정을 포함하는,
방법.
청구항 10에 있어서,
상기 추정된 채널로부터 상기 잡음을 제거하는 과정은,
상기 추정된 채널에 대하여 IFFT(inverse fast fourier transform) 동작을 수행하는 과정과,
시간 영역에서 상기 추정된 채널의 신호 탭들의 전력 값을 임계 값과 비교하는 과정과,
상기 임계 값보다 낮은 신호 탭들을 0으로 널링(nulling)하는 과정을 더 포함하는,
방법.
청구항 10에 있어서,
상기 추정된 채널로부터 상기 잡음을 제거하는 과정은,
상기 추정된 채널에 대해 IFFT 동작을 수행하는 과정과,
시간 영역에서 상기 추정된 채널의 신호 탭들 중 상기 채널의 최대 길이를 초과하는 길이를 갖는 신호 탭들을 0으로 널링(nulling)하는 과정을 더 포함하는,
방법.
청구항 10에 있어서,
상기 추정된 채널로부터 상기 잡음을 제거하는 과정은,
상기 수신된 동기 신호의 상관 전력을 결정하는 과정을 더 포함하는,
방법.
청구항 10에 있어서,
상기 추정된 채널로부터 상기 잡음을 제거하는 과정은,
상기 수신된 동기 신호의 적어도 하나의 상관 전력 값들을 정렬하는 과정과,
상기 정렬의 순서에 따라서 미리 설정된 개수의 상관 전력 값들을 결정하는 과정을 더 포함하는,
방법.
청구항 15에 있어서,
상기 추정된 채널로부터 상기 잡음을 제거하는 과정은,
상기 수신된 동기 신호의 상기 상관 전력이 결정되는 시간 구간을 최대 지연 시간에 따라 설정하는 과정을 더 포함하는,
방법.
청구항 10에 있어서,
상기 동기 신호는, 제1 타임 슬롯 및 제2 타임 슬롯 사이에서 셀들을 구별하는 하향링크 파일럿 타임 슬롯(downlink pilot time slot, DwPTS)에 위치하고,
상기 DwPTS는 32개 칩들의 GP(guard period) 및 64개 칩들의 SYNC_DL을 포함하는,
방법.
무선 통신 시스템에서 동기를 검출하기 위한 수신 장치에 있어서,
칩셋을 포함하며,
상기 칩셋은,
적어도 하나의 인접 셀로부터 간섭 신호를 포함하는 동기 신호를 수신하고,
채널에 대한 추정에 기초하여 직렬 간섭 제거 방식을 이용함으로써, 상기 동기 신호에 포함된 상기 간섭 신호를 제거하며,
상기 간섭 신호가 제거된 상기 동기 신호에 기초하여 상기 동기를 검출하도록 구성되고,
상기 동기 신호에 포함된 상기 간섭 신호를 제거하기 위해, 상기 칩셋은,
상기 채널에 대한 추정을 수행하고,
상기 추정된 채널로부터 잡음을 제거하고,
상기 잡음이 제거된 채널에 기초하여 동기 신호 및 간섭 신호 중 적어도 하나를 재구성하도록 구성되고,
상기 추정된 채널로부터 상기 잡음을 제거하기 위해, 상기 칩셋은,
상기 동기 신호의 상관 전력 값이 임계 이상으로 식별되는 경우, 상기 상관 전력 값을 상기 채널의 전력 값으로 결정하고,
상기 채널의 전력 값에 기반하여 상기 추정된 채널로부터 잡음을 제거하도록 구성된,
칩셋.
청구항 19에 있어서,
상기 칩셋은,
상기 재구성된 동기 신호로부터 상기 재구성된 간섭 신호를 제거하도록 더 구성된,
칩셋.