KR102213363B1 - 액정표시장치 및 데이터 드라이버 - Google Patents

액정표시장치 및 데이터 드라이버 Download PDF

Info

Publication number
KR102213363B1
KR102213363B1 KR1020140172066A KR20140172066A KR102213363B1 KR 102213363 B1 KR102213363 B1 KR 102213363B1 KR 1020140172066 A KR1020140172066 A KR 1020140172066A KR 20140172066 A KR20140172066 A KR 20140172066A KR 102213363 B1 KR102213363 B1 KR 102213363B1
Authority
KR
South Korea
Prior art keywords
signal
charge share
soe
polarity
unit
Prior art date
Application number
KR1020140172066A
Other languages
English (en)
Other versions
KR20160067261A (ko
Inventor
남아람
김경식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140172066A priority Critical patent/KR102213363B1/ko
Publication of KR20160067261A publication Critical patent/KR20160067261A/ko
Application granted granted Critical
Publication of KR102213363B1 publication Critical patent/KR102213363B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3603—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals with thermally addressed liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치 및 데이터 드라이버에 관한 것으로, 본 발명의 일 측면에서, 데이터라인에 데이터신호를 인가하되 데이터신호의 극성을 유지시키는 정극성 출력부와, 데이터신호의 극성을 반전시키는 부극성 출력부와, 정극성 출력부 및 부극성 출력부 중에서 동일한 극성의 출력 신호를 연결하는 차지쉐어부와, SOE 신호에 따라 선택적으로 차지쉐어부에 차지쉐어 신호를 제공하는 차지쉐어 선택부를 포함하는 데이터 구동부가 결합된 액정표시장치를 제공한다.

Description

액정표시장치 및 데이터 드라이버{LIQUID CRYSTAL DISPLAY DEVICE AND DATA DRIVER}
본 발명은 액정표시장치 및 이를 구동시키는 데이터 드라이버에 관한 것이다.
정보화 사회가 발전함에 따라 표시장에 대한 요구도 다양한 형태로 점증하고 있으며, 이를 위하여 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluoresecent Display) 등 다양한 표시장치들이 개발되고 있다. 이중에서 액정표시장치는 저소비 전력과 박형, 경량, 제조의 용이성 등으로 수많은 영상 기기의 표시장치로 사용된다.
액정표시장치, 유기발광표시장치 등의 전술한 표시장치를 위한 표시패널은 화상 표시를 위해 적어도 하나의 트랜지스터를 각 화소에 배치하고 있으며, 각 트랜지스터를 구동시키기 위한 게이트 라인과 데이터 라인이 표시패널 내에 위치한다. 또한 각 라인에 신호를 인가하는 구동부들이 표시패널 외부에 형성된다.
데이터 라인을 구동시키는 데이터 드라이버는 데이터 전압을 정극성(Positive) 및 부극성(Negative)로 제공할 수 있으며, 이 과정에서 차지 쉐어(charge share) 기능을 제공할 수 있다. 그러나 차지 쉐어는 차징을 수행하는 시간(차징 타임) 또는 홀딩하는 시간(홀딩 타임) 등을 확보하지 못하는 문제가 있다.
이러한 배경에서, 본 발명의 목적은, 차징 타임 혹은 홀딩 타임을 개선한 표시장치 및 이를 위한 데이터 드라이버를 제공하는 데 있다.
또한, 본 발명의 목적은 차지 쉐어를 선택적으로 제공하여 휘도가 균일한 표시장치 및 이를 위한 데이터 드라이버를 제공하는 데 있다.
전술한 목적을 달성하기 위하여, 본 발명의 일 측면에서, 데이터라인에 데이터신호를 인가하되 데이터신호의 극성을 유지시키는 정극성 출력부와, 데이터신호의 극성을 반전시키는 부극성 출력부와, 정극성 출력부 및 부극성 출력부 중에서 동일한 극성의 출력 신호를 연결하는 차지쉐어부와, SOE 신호에 따라 선택적으로 차지쉐어부에 차지쉐어 신호를 제공하는 차지쉐어 선택부를 포함하는 데이터 구동부가 결합된 액정표시장치를 제공한다.
본 발명의 다른 측면에서, 표시패널의 데이터라인에 데이터신호를 인가하되 데이터신호의 극성을 유지시키는 정극성 출력부와 상기 데이터신호의 극성을 반전시키는 부극성 출력부로 구성된 출력부와, 정극성 출력부 및 상기 부극성 출력부 중에서 동일한 극성의 출력 신호를 연결하는 차지쉐어부, 그리고, SOE 신호에 따라 선택적으로 차지쉐어부에 차지쉐어 신호를 제공하는 차지쉐어 선택부를 포함하는 데이터 드라이버를 제공한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 차지쉐어를 선택적으로 적용하여, 차징 타임 또는 홀딩 타임을 확보하여 휘도 불균일과 휘도 저하를 해결하는 동시에 차징 타임 또는 홀딩 타임을 보상하는 효과를 제공할 수 있다.
또한, 본 발명에 의하면 차지쉐어를 SOE 신호와 분리하여 동작하므로, 차지 쉐어 구간을 확보하면서도 차징 구간과 홀딩 구간을 확보할 수 있다.
도 1은 실시예들을 적용하기 위한 표시장치(100)의 시스템을 개략적으로 나타낸 도면이다.
도 2는 차지 쉐어를 위한 회로 구성을 보여주는 도면이다.
도 3은 본 발명의 일 실시예가 적용되는 UCS(Unique Charge Share)의 구성을 보여주는 도면이다.
도 4 및 도 5는 본 발명의 일 실시예에 의한 차지 쉐어 구간을 보여주는 도면이다.
도 6은 본 발명의 일 실시예에 의한 SOE 신호 중에서 일정한 신호만을 선택하여 차지 쉐어를 하는 구성을 보여주는 도면이다.
도 7은 본 발명의 일 실시예에 의한 SOE 신호와 차지쉐어 스위치를 독립적으로 운영하는 도면이다.
도 8은 본 발명의 다른 실시예에 의한 SOE 신호와 차지쉐어 스위치를 독립적으로 운영하는 도면이다.
도 9는 본 발명의 또다른 실시예에 의한 차지쉐어 선택부가 SOE 신호를 차지 쉐어 스위치에 인가하는 다양한 실시예를 보여주는 도면이다.
도 10은 본 발명의 다른 실시예에 의한 극성 별로 차지쉐어를 선택적으로 수행하는 구성을 보여주는 도면이다.
도 11은 본 발명의 일 실시예에 의한 데이터 드라이버의 구성을 보여주는 도면이다.
도 12는 본 발명의 다른 실시예에 의한 데이터 드라이버의 구성을 보여주는 도면이다.
도 13은 본 발명의 일 실시예에 의한 차지쉐어 신호가 데이터라인 중 일부에만 적용되는 도면이다.
도 14는 본 발명이 적용될 수 있는 데이터 드라이버 전체의 구성을 보여주는 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 실시예들을 적용하기 위한 표시장치(100)의 시스템을 개략적으로 나타낸 도면이다.
도 1을 참조하면, 실시예들을 적용하기 위한 표시장치(100)는, 다수의 데이터라인(DL1~DLm) 및 다수의 게이트라인(GL1~GLn)이 형성되어 다수의 화소가 정의된 표시패널(110)과, 다수의 데이터라인(DL1~DLm)으로 데이터 전압을 공급하는 데이터 구동부(120)와, 다수의 게이트라인(GL1~GLn)으로 스캔 신호를 공급하는 게이트 구동부(130)와, 데이터 구동부(120) 및 게이트 구동부(130)의 구동 타이밍을 제어하는 타이밍 컨트롤러(140) 등을 포함한다.
데이터 구동부(120)는 타이밍 컨트롤러(140)로부터 입력되는 데이터 제어신호(DCS) 및 변환된 영상신호(R'G'B')에 응답하여, 변환된 영상신호(R'G'B')를 계조 값에 대응하는 전압 값인 데이터 신호(아날로그 화소신호 혹은 데이터 전압)로 변환하여 데이터라인에 공급한다.
게이트 구동부(130)는 타이밍 컨트롤러(140)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 게이트라인에 스캔신호(게이트 펄스 또는 스캔펄스, 게이트 온신호)를 순차적으로 공급한다.
이러한 표시장치(100)는, 액정표시장치(LCD) 또는 유기발광표시장치(OLED) 등일 수 있는데, 표시장치(100)의 종류에 관계없이, 표시장치(100)의 각 화소에는 하나 이상의 트랜지스터가 반드시 포함될 수 있다.
한편, 표시장치(100)가 액정표시장치(LCD)인 경우, 표시패널(110)은 액정표시패널로, 트랜지스터, 다층구조의 보호층, 두 장의 기판들과 그 사이에 위치하는 액정층, 배향막, 칼라필터, 블랙매트릭스 및 감광성 물질층 등을 포함할 수 있다.
표시패널(110)이 액정표시패널인 경우, 제 1 기판(하부 기판)은 COT(Color filter On TFT) 구조로 구현될 수 있고, 이 경우에, 블랙매트릭스와 컬러필터는 제 1 기판에 형성될 수도 있다. 여기서 트랜지스터는 반도체층을 포함하고, 반도체층을 보호하기 위한 다층구조의 보호층이 구비될 수 있다.
표시패널(110)이 액정표시패널인 경우, 제조공정에 있어서, 식각공정에 있어 다수의 컨택홀들의 높이(또는 두께)를 낮추어 컨택홀의 크기(size)가 제어될 수 있고, 제조공정 중에 감광성 물질층을 마스크로 사용함으로써, 마스크의 수와 공정의 수가 축소될 수 있다. 또한 제 1 기판(하부 기판)에는 다수의 데이터라인들과 교차되는 다수의 게이트라인들(또는 스캔라인들)의 교차부들에 형성되는 다수의 트랜지스터들, 액정셀들에 데이터전압을 충전시키기 위한 다수의 화소전극, 화소전극에 접속되어 액정셀의 전압을 유지시키기 위한 스토리지 캐패시터(Storage Capacitor) 등을 포함할 수 있다.
표시패널(110)이 액정표시패널인 경우, 제 2 기판(상부 기판)에는 블랙매트릭스, 컬러필터 등을 포함할 수 있으며, 화소(P)들은 데이터라인들과 게이트라인들에 의해 정의된 화소 영역에 형성되어 매트릭스 형태로 배치된다. 화소들 각각의 액정셀은 화소전극에 인가되는 데이터전압과 공통전극에 인가되는 공통전압의 전압차에 따라 인가되는 전계에 의해 구동되어 입사광의 투과량을 조절한다.
표시패널(110)이 액정표시패널인 경우, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching)모드 등 다른 액정 모드로도 구현될 수 있으며, 공통전극은 TN 모드와 VA 모드와 같은 수직전계 구동방식에서는 제 2 기판에 형성될 수 있고, IPS 모드와 FFS 모드와 같은 수평전계 구동방식에서 화소전극과 함께 제 1 기판에 형성될 수 있다.
액정표시장치는 데이터 신호에 따라 액정이 움직이는데, 이러한 액정의 열화를 방지하기 위하여 액정셀들에 인가되는 데이터 전압의 충전 극성을 공통전압(VDD)를 기준으로 반전시키는데, 이러한 반전 과정에서 데이터 전압의 극성이 바뀌는 과정에서 전압의 스윙폭이 증가하고 데이터 구동회로(데이터 구동부)의 발열이 증가하는 문제가 있다. 이를 해결하기 위한 방법으로 차지 쉐어(charge share)가 제안된다.
도 2는 차지 쉐어를 위한 회로 구성을 보여주는 도면이다. 입력신호로 들어가는 신호들은 VinN, VinN+1, ... 등이 있다. 소스 출력 인에이블(Source Output Enable) 신호는 SOE로 주어진다. SOE 신호가 1(high)로 유지되는 수평 블랭크 기간동안 차지쉐어 스위치(220)는 온 상태를 유지하여 인접한 출력 신호(VoutN, VounN+1) 간에 차지 쉐어시켜준다. 한편 SOE 신호가 0(low)로 유지되는 수평 기간동안 SOE 신호는 인버터(215a, 215b)에서 반전되어 출력 스위치(210a, 210b)를 온 시키고, 입력된 데이터(VinN, VinN+1)가 출력되도록 한다.
차지 쉐어 기술은 데이터 전압 공급되는 매 수평기간 중 초기 기간 동안 데이터 라인들을 모두 쇼트시켜 데이터 라인들을 차지 쉐어되도록 하는 구동방식으로, 각 화소에 인가되는 데이터 전압의 극성을 매 수평라인 단위로 반전시킬 경우, 수평 크로스토크 현상이나 잔상 등에 따른 표시 불량을 방지할 수 있고 소비전력도 감소시킬 수 있다.
차지 쉐어에서 어떠한 데이터 라인을 서로 차지 쉐어할 것인지는 다양하게 구현될 수 있다.
도 3은 본 발명의 일 실시예가 적용되는 UCS(Unique Charge Share)의 구성을 보여주는 도면이다. 본 발명이 적용되는 UCS(Unique Charge Share) 모드는 D-IC 출력이 트랜지션(Transition)될 때 동일한 극성의 신호들을 쇼트시켜서 쉐어링 구간 동안 동일 극성의 차지(Charge)를 이용한다.
도 3에서 디지털 신호는 정극성 데이터 전압을 생성하는 정극성 DAC(PDAC)(310a, 310b) 및 부극성 데이터 전압을 생성하는 부극성 DAC(NDAC)(320a, 320b)으로 입력된다. 각각의 PDAC/NDAC은 P 및 N이라는 버퍼가 연결되어 있다. 정극성 버퍼(P)에는 전원전압(VDD)이 연결되어 있고, 부극성 버퍼(N)에는 바이어스 전압(HVDD)이 연결되어 있다. OEN1은 제1출력 인에이블 신호이며 OEN2는 제2출력 인에이블 신호로, 각각의 DAC((310a, 310b, 320a, 320b)의 신호가 Output N ~ OutPut N+3으로 인가하도록 스위치들을 제어한다. 각 인에이블 신호들이 스위치를 제어한 결과 출력되는 신호의 극성을 살펴보면 표 1과 같다.
Output N Output N+1 Output N+2 Output N+3
OEN1 = High
OEN2 = Low		 PDAC (310a) NDAC (320a) PDAC (310b) NDAC (320b)
OEN1 = Low
OEN2 = High		 NDAC (320a) PDAC (310a) NDAC (320b) PDAC (310b)
한편, 차지쉐어를 위한 신호(SOE-Mode)는 SOE(Source Output Enable) 신호를 이용하여 UCS 모드를 동작시킨다. 보다 상세히, SOE가 하이(high)인 경우 수평기간 사이의 수평 블랭크 기간에 차지 쉐어링이 실시된다. 즉, SOE-Mode에 1(High)가 인가될 경우, 차지쉐어 스위치(350a, 350b, 350c, 350d)가 연결되어 UCS 모드로 동작하여 Output N과 Output N+2가 쇼트되고, Output N+1과 Output N+3이 쇼트된다. 표 1에서 Output N과 Output N+2이 동일 극성이고, Output N+1과 Output N+3이 동일 극성이며, UCS 모드에서 동일한 극성(도 3에서 N+2 Channel)을 쇼트시켜 쉐어링 구간 동안 동일극성의 차지를 이용하여 D-IC 출력 증폭(Output Amp.)과 구동에서의 트랜지션 레벨(Driving의 Transition Level)을 줄일 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 의한 차지 쉐어 구간을 보여주는 도면이다. 도 4를 참고하면, 도 3의 OEN1을 High로, OEN2를 Low로 인가한 구성이며, 또한 차지 쉐어를 위하여 SOE-Mode 신호선에도 High로 하여 차지쉐어 스위치(350a, 350b, 350c, 350d)가 연결된 상태를 보여준다. 설명의 편의를 위하여 OEN1 및 OEN2의 신호라인은 제거하여 표시하였다.
도 5에서는 UCS 모드에서 데이터 트랜지션을 보여준다. UCS 모드를 위해 SOE가 UCS 모드를 제어하는 신호가 되며, SOE가 1(high)인 경우(510) 도 4의 UCS 모드를 위한 차지쉐어 스위치(350a, 350b, 350c, 350d)가 연결된다.
차지쉐어 스위치 중에서 350a, 350c에 의해 PDAC에서 연결된 Output N 및 Output N+2가 차지쉐어 되어 530에서 지시되는 구간 중 530a와 530b 만큼 차지쉐어 된다. 마찬가지로, 차지쉐어 스위치 중에서 350b, 350d에 의해 NDAC에서 연결된 Output N+1 및 Output N+4이 차지쉐어 되어 540에서 지시되는 구간 중 540a와 540b 만큼 차지쉐어 된다.
따라서, UCS 모드에서는 차징 구간(Charging time), 홀딩 구간(Holding time)이 존재한다. 마찬가지로, 차지쉐어 스위치 중에서 350b, 350d에 의해 NDAC에서 연결된 Output N+1 및 Output N+4이 차지쉐어 되어 540에시 지시되는 구간 중 차징 구간(Charging time, 540a)과 홀딩 구간(Holding time, 540b)이 존재한다.
도 5의 구성에서 SOE가 1인 구간 동안 차지쉐어를 하기 때문에 SOE가 1인 구간만큼의 차징 구간(Charging time), 홀딩 구간(Holding time)이 줄어든다. 이에, 차지 쉐어 효과를 제공하며 차징구간 및 홀딩 구간을 확보하는 방안에 대해 살펴본다.
도 6은 본 발명의 일 실시예에 의한 SOE 신호 중에서 일정한 신호만을 선택하여 차지 쉐어를 하는 구성을 보여주는 도면이다. 앞서 도 3 및 도 4와 같이 PDAC/NDAC의 구조는 동일하게 적용할 수 있다.
보다 상세히, 극성 출력부(620)와 출력선택부(630), 그리고 차지쉐어부(640)가 구성되며, 차지쉐어부(640)에는 차지쉐어 선택부(610)에 의해 차지 쉐어 여부가 결정된다. 극성출력부(620)는 PDAC/NDAC과 같이 정극성 출력부(310a, 310b)와 부극성 출력부(320a, 320b)로 구성되며, 차지쉐어부(640)는 동일한 극성의 출력 신호를 연결한다. 그리고 본 발명에서 차지쉐어 선택부(610)는 SOE 신호에 따라 선택적으로 차지쉐어부(640)에 차지쉐어 신호를 제공한다.
즉, SOE 신호는 차지쉐어 스위치(350a, 350b, 350c, 350d)에 그대로 인가되는 것이 아니라, 차지쉐어 선택부(610)을 통해 선택적으로 인가된다. 차지쉐어 선택부(610)는 SOE 신호가 1로 인가될 경우, 이 중에서 일부의 SOE 신호를 선택적으로 차지쉐어 스위치(350a, 350b, 350c, 350d)에 인가하는 것을 의미한다. 예를 들어, 차지쉐어 선택부(610)가 2M+1인 SOE 신호를 인가할 경우 매 홀수번째 SOE 신호가 차지쉐어 스위치(350a, 350b, 350c, 350d)에 인가됨을 알 수 있다. 다시 설명하면, SOE 신호는 소정의 A라는 간격을 두고 입력되며 차지쉐어 선택부(610)는 입력되는 SOE 신호들 중에서 제1시점에서 입력되는 SOE 신호는 차지쉐어부(640)에 인가하지만, 제2시점에서 입력되는 SOE 신호는 차지쉐어부(640)에 인가하지 않는다.
도 6의 구성과 같이 차지쉐어 선택부(610)를 통하여 차지쉐어를 선택적으로 적용할 경우, 차징 타임 또는 홀딩 타임을 확보하여 휘도 불균일과 휘도 저하를 해결하는 동시에 차징 타임 또는 홀딩 타임을 보상할 수 있다. 보상을 위한 방법으로 라이징 또는 폴링 시점 중 어느 한 시점에서 선택적으로 차지쉐어를 할 수 있다.
도 6에서는 출력되는 신호가 교대로 정극성/부극성으로 나타난다. 이를 통해 각 화소의 극성을 반전시키므로 액정의 열화를 방지할 수 있다. 즉, 각각의 정극성 출력 신호 사이에는 하나 이상의 부극성 출력 신호가 위치할 수 있다. 또한, 도 6에서는 두 개의 출력 신호를 연결하여 차지쉐어를 수행했으나, 세 개 혹은 그 이상의 출력 신호를 연결할 수 있다. 도 6에서는 OutputN과 Output N+2가 차지쉐어를 위해 연결되는 방식이지만, 다른 실시예로, OutputN, Output N+2, Output N+4와 같이 세 개의 출력 신호를 차지쉐어할 수 있다.
도 7은 본 발명의 일 실시예에 의한 SOE 신호와 차지쉐어 스위치를 독립적으로 운영하는 도면이다.
도 7은 본 발명의 일 실시예에 의한 SOE 신호 중 일부 신호에서만 동기화되어 차지쉐어 스위치를 제어하는 구성이다. 앞서 도 5에서 SOE 신호 마다 차지쉐어 스위치가 연결되었으나, 도 7에서는 도 6의 차지쉐어 선택부(610)의 동작에 따라, 홀수번째 SOE 신호에서 차지쉐어 스위치가 연결되도록 구성된다. 즉, 도 7에서는 차지쉐어 스위치를 동작시키는 모드 신호가 SOE와 분리되어 동작하는 실시예이다.
710은 SOE 신호를 보여주며 750은 모드 신호를 보여준다. SOE가 1(high)인 경우 중에서 홀수번째인 신호에서만 모드 신호가 1(high)로 되며 도 6의 UCS 모드를 위한 차지쉐어 스위치(350a, 350b, 350c, 350d)가 연결되며, 530a 및 540a 구간에서 차지 쉐어가 일어난다. 한편, SOE가 1(high)인 경우 중 짝수번째 신호에서는 모드 신호가 0(low)로 되며, 그 결과 790만큼 홀딩 구간이 증가한다. 이렇게 차지 쉐어를 하지 않는 모드를 Hi-Z 모드로 지칭할 수 있다.
도 7의 홀수번째 SOE 신호만을 차지쉐어 스위치로 인가하는 모드 신호는 포지티브 신호를 기준으로 라이징(rising)하는 시점에서 차지 쉐어를 진행하며, 포지티브 신호를 기준으로 폴링(falling)하는 시점에서는 차지 쉐어하지 않는 구성이다.
도 8은 본 발명의 다른 실시예에 의한 SOE 신호와 차지쉐어 스위치를 독립적으로 운영하는 도면이다.
도 8 역시 도 7과 같이 도 6의 구성에서 적용할 수 있다. 도 8에서는 도 6의 차지쉐어 선택부(610)의 동작에 따라, 짝수번째 SOE 신호에서 차지쉐어 스위치가 연결되도록 구성된다. 즉, 도 8 역시 차지쉐어 스위치를 동작시키는 모드 신호가 SOE와 분리되어 동작하는 실시예이다.
810은 SOE 신호를 보여주며 850은 모드 신호를 보여준다. SOE가 1(high)인 경우 중에서 짝수번??인 신호에서만 모드 신호가 1(high)로 되며, 그 결과, 도 6의 UCS 모드를 위한 차지쉐어 스위치(350a, 350b, 350c, 350d)가 연결되며, 530b 및 540b 구간에서 차지 쉐어가 일어난다. 한편, SOE가 1(high)인 경우 중 2M번+1번째 신호에서는 모드 신호가 0(low)로 되며, 그 결과 890만큼 차징 구간(Hi-Z 모드)이 증가한다.
도 8의 짝수번째 SOE 신호만을 차지쉐어 스위치로 인가하는 모드 신호는 포지티브 신호를 기준으로 폴링하는 시점에서 차지 쉐어를 진행하며, 포지티브 신호를 기준으로 라이징하는 시점에서는 차지 쉐어하지 않는 구성이다.
도 6 내지 도 8을 정리하면, UCS 모드를 적용하되, SOE 신호를 선별적으로 적용하여, 라이징 또는 폴링 시점 중 어느 한 시점에서는 차지쉐어를 하지 않도록 구성한다. 일 실시예로 앞서 도 7 및 도 8과 같이 특정한 SOE 구간에서는 차지쉐어를 하지않는 모드(Hi-Z 모드)로, 그 외 SOE 구간에서는 차지쉐어를 하는 모드(UCS 모드)로 동작한다. 차지쉐어를 SOE 신호와 분리하여 동작하므로, 차지 쉐어 구간을 확보하면서도 차징 구간과 홀딩 구간을 확보하여, 휘도 불균일 및 휘도 개선 효과를 볼 수 있다. 도 7 및 도 8에서는 짝수번째 혹은 홀수번째 SOE 신호에서 차지쉐어를 하여 차징 타임 또는 홀딩 타임을 확보할 수 있다.
도 9는 본 발명의 또다른 실시예에 의한 차지쉐어 선택부가 SOE 신호를 차지 쉐어 스위치에 인가하는 다양한 실시예를 보여주는 도면이다.
도 9에서 SOE가 인가될 경우 차지쉐어 선택부가 SOE 신호를 차지 쉐어 스위치에 인가하는 방식을 각각 Mode 1~Mode 4로 나눌 수 있다. 여기서 M은 0 이상의 정수를 의미한다. 매 홀수번째 SOE 신호에서 포지티브 극성이 라이징인 경우로 가정한다.
Mode 1은 차지쉐어 선택부가 SOE 신호가 1인 신호 중에서 2M+1번째 SOE 신호를 차지쉐어 스위치에 인가한 경우로 앞서 도 7의 실시예에 해당한다. 포지티브 극성을 기준으로 라이징시에만 차지쉐어를 한다.
Mode 2는 차지쉐어 선택부가 SOE 신호가 1인 신호 중에서 2M+2 번째 SOE 신호를 차지쉐어 스위치에 인가한 경우로 앞서 도 8의 실시예에 해당한다. 포지티브 극성을 기준으로 폴링시에만 차지쉐어를 한다.
Mode 3은 차지쉐어 선택부가 SOE 신호가 1인 신호 중에서 3M+1 번째 SOE 신호를 차지쉐어 스위치에 인가한 경우이다. 1, 4, 7, 10, ... 번째 SOE 신호가 차지쉐어 스위치에 인가되며, 포지티브 극성을 기준으로 1, 7, ... 번째인 경우에는 라이징시 차지쉐어를 하고, 4, 10, ... 번째인 경우에는 폴링시에만 차지쉐어를 한다.
Mode 4는 차지쉐어 선택부가 SOE 신호가 1인 신호 중에서 4M+1 번째 SOE 신호를 차지쉐어 스위치에 인가한 경우이다. 1, 5, 9, 13, ... 번째 SOE 신호가 차지쉐어 스위치에 인가되며, 포지티브 극성을 기준으로 라이징시 차지쉐어를 하지만, Mode 1과 달리, 모든 라이징 시 차지쉐어를 하지는 않음을 알 수 있다.
차지쉐어 선택부는 차징 구간 및 홀딩 구간을 확보하기 위해, SOE가 1인 신호 중에서 일부 신호를 선택적으로 차지쉐어 스위치에 인가한다. 이를 통해 차지쉐어 효과도 확보하며 차징 구간 및 홀딩 구간을 확보할 수도 있다.
도 10은 본 발명의 다른 실시예에 의한 극성 별로 차지쉐어를 선택적으로 수행하는 구성을 보여주는 도면이다. 앞서 도 6의 구조와 달리, 차지쉐어 선택부(1010)가 극성별 차지쉐어 제어부(1015)와 제1극성 차지쉐어부(1011) 및 제2극성 차지쉐어부(1012)로 구성된다. 극성 별로 차지쉐어 신호를 독립적으로 인가하는 구성이다.
제1극성 차지쉐어부(1011)은 제1극성에 해당하는 Output N 및 Output N+2의 출력 신호의 차지쉐어를 지시(MODE1)한다. 제2극성 차지쉐어부(1012)은 제2극성에 해당하는 Output N+1 및 Output N+3의 출력 신호의 차지쉐어를 지시(MODE2)한다. 예를 들어 극성별 차지쉐어 제어부(1015)는 SOE 신호 중에서 홀수번째 SOE 신호에서는 제1극성에 해당하는 Output N 및 Output N+2의 출력 신호의 차지쉐어를 지시하고, SOE 신호 중에서 짝수번째 SOE 신호에서는제2극성에 해당하는 Output N+1 및 Output N+3의 출력 신호의 차지쉐어를 지시한다. 이에 대한 실시예는 도 13에서 살펴본다. 도 10과 같이 극성별로 차지쉐어를 달리하여, 특정 시점에서는 특정한 극성에서만 차지쉐어를 실시할 수 있다. 극성 별로 차지쉐어에 의한 차징 타임과 홀딩 타임을 독립적으로 인가할 수 있으므로 차지쉐어의 효과와 차징 타임과 홀딩 타임의 보상을 극성별로 달리 설정할 수 있다. 이는 차지쉐어가 특정한 극성에 대해서 보다 필요할 경우, 해당 극성에 대해서만 차지쉐어를 위한 차징 타임과 홀딩타임을 확보하고, 차지쉐어가 필요하지 않은 극성에 대해서는 차징타임과 홀딩타임을 줄일 수 있다.
도 11은 본 발명의 일 실시예에 의한 데이터 드라이버의 구성을 보여주는 도면이다. 데이터드라이버의 일부 구성을 보여주며, 극성선택부(1120), 출력부(1130), 차지쉐어부(1140) 및 차지쉐어에 차지쉐어 신호를 인가하는 차지쉐어 선택부(1110)를 포함한다. 출력부(1130)는 버퍼부를 선택적으로 포함할 수 있다.
다수의 데이터라인을 통한 입력 신호(..., Vin N ~ Vin N+3, ...)는 데이터 드라이버 내의 쉬프트 레지스터와 래치 어레이 및 감마보상전압 등을 통해 변환 혹은 보상된 데이터라인의 신호이다. 데이터 신호는 출력부(1130) 내의 정극성 출력부(P) 및 부극성 출력부(N)에 연결되며 어느 하나의 극성으로 데이터라인의 신호가 인가되어 출력되도록 극성선택부(1120)가 제어한다. 즉, 극성선택부(1120)의 신호에 의해 특정 데이터라인의 신호는 정극성 또는 부극성으로 출력할 수 있으며, 극성선택부(1120)를 통해 각 화소의 극성을 반전시키므로 액정의 열화를 방지할 수 있다. 도 11에서 극성선택부(1120)의 신호가 하이인 경우, Vin N 및 Vin N+2가 정극성 출력이 되며, Vin N+1 및 Vin N+3이 부극성 출력이 된다. 극성선택부(1120)의 신호가 로우인 경우, Vin N 및 Vin N+2가 부극성 출력이 되며, Vin N+1 및 Vin N+3이 부극성 출력이 된다.
차지쉐어 선택부(1110)는 SOE 신호에 따라 선택적으로 차지쉐어부(1140)에 차지쉐어 신호를 제공한다. 즉, 차지쉐어 선택부(1110)는 차지쉐어부(1140)의 스위치(350e, 350f)에 신호를 인가하여 차지쉐어를 제어한다. 도 6의 구성과 같이 차지쉐어 선택부(610)를 통하여 차지쉐어를 선택적으로 적용할 경우, 차징 타임 또는 홀딩 타임을 확보하여 휘도 불균일과 휘도 저하를 해결하는 동시에 차징 타임 또는 홀딩 타임을 보상할 수 있다. 보상을 위한 방법으로 라이징 또는 폴링 시점 중 어느 한 시점에서 선택적으로 차지쉐어를 할 수 있다.
앞서 도 7 및 도 8에서 살펴본 바와 같이, 차지쉐어 선택부(1110)는 SOE 신호 중 일부 신호에서만 차지쉐어부(1140)에 차지쉐어신호를 제공할 수 있는데, 도 9의 Mode 1/Mode 2와 같이 일부 신호는 짝수번째 또는 홀수번째 SOE 신호가 될 수 있다. 물론 Mode 3, 4와 같이 다양하게 SOE 신호를 선택하여 이를 차지쉐어에 적용할 수 있다. 도 11과 같은 데이터 드라이버가 특정한 SOE 구간에서는 차지쉐어를 하지않는 모드(Hi-Z 모드)로, 그 외 SOE 구간에서는 차지쉐어를 하는 모드(UCS 모드)로 동작할 수 있도록 차지쉐어 선택부(1110)가 차지쉐어를 SOE 신호와 분리하여 차지쉐어부(1140)에 인가하므로, 차지 쉐어 구간을 확보하면서도 차징 구간과 홀딩 구간을 확보하여, 휘도 불균일 및 휘도 개선 효과를 볼 수 있다. 도 7 및 도 8에서는 짝수번째 혹은 홀수번째 SOE 신호에서 차지쉐어를 하여 차징 타임 또는 홀딩 타임을 확보할 수 있다.
도 12는 본 발명의 다른 실시예에 의한 데이터 드라이버의 구성을 보여주는 도면이다. 도 11의 구성에서 극성선택부(1120), 출력부(1130), 차지쉐어부(1140)가 동일하며, 차지쉐어에 차지쉐어 신호를 인가하는 차지쉐어 선택부(1210)가 극성별로 차지쉐어를 제어하는 구성이다. 차지쉐어 선택부(1210)는 SOE 신호를 차지쉐어부(1140)에 인가함에 있어서, 극성 별로 달리 차지쉐어를 할 수 있도록 한다. 제1극성 차지쉐어 신호부(1211)는 Vin N 및 Vin N+2를 차지쉐어시키는 스위치(350e)에 신호를 인가한다. 그리고 제2차지쉐어 신호부(1212)는 Vin N+1 및 Vin N+3을 차지쉐어시키는 스위치(350f)에 신호를 인가한다. 그리고 신호 선택부(1215)는 제1극성 차지쉐어 신호부(1211)와 제2차지쉐어 신호부(1212) 중 어느 한 쪽으로 신호를 인가시킬 수 있다. 그 결과 모든 데이터라인들이 한번에 차지쉐어 되는 것이 아니라 일부 데이터라인만 특정한 SOE 신호에서 차지쉐어 되며, 다른 데이터라인들은 다른 SOE 신호에서 차지쉐어 된다.
도 13은 본 발명의 일 실시예에 의한 차지쉐어 신호가 데이터라인 중 일부에만 적용되는 도면이다.
SOE 신호가 인가되면 1310에 나타난 바와 같이 홀수번째 SOE 신호에서 차지쉐어 신호를 인가한다. 앞서 도 10의 1011 및 도 12의 1211에서 인가하는 차지쉐어 신호가 될 수 있다. 한편, 1320에 나타난 바와 같이 짝수번째 SOE 신호에서 차지쉐어 신호를 인가한다. 앞서 도 10의 1012 및 도 12의 1212에서 인가하는 차지쉐어 신호가 될 수 있다. 도 13과 같이 특정한 극성 별로 차지쉐어에 의한 차징 타임과 홀딩 타임을 독립적으로 인가할 수 있으므로 차지쉐어의 효과와 차징 타임과 홀딩 타임의 보상을 극성별로 달리 설정할 수 있다. 이는 차지쉐어가 특정한 극성에 대해서 보다 필요할 경우, 해당 극성에 대해서만 차지쉐어를 위한 차징 타임과 홀딩타임을 확보하고, 차지쉐어가 필요하지 않은 극성에 대해서는 차징타임과 홀딩타임을 줄일 수 있다.
도 14는 본 발명이 적용될 수 있는 데이터 드라이버 전체의 구성을 보여주는 도면이다.
데이터 드라이버 집적회로(120)은 쉬프트 레지스터(1401), 제1 래치 어레이(1402), 제2 래치 어레이(1403), 감마보상전압 발생부(1406), 디지털/아날로그 변환기(DAC)(1404), 출력버퍼부(1405) 및 차지쉐어부(1140)를 포함한다. 디지털/아날로그 변환기(1404) 및 출력버퍼부(1405)를 결합하여 출력부(1130)로 앞서 살펴보았다. 쉬프트레지스터(1401)는 소스 샘플링 클럭(SSC)에 따라 샘플링신호를 쉬프트시키며, 쉬프트 레지스터(1401)는 제1 래치 어레이(1402)의 래치수를 초과하는 데이터가 공급될 때 캐리신호(CAR)를 발생한다. 제1 래치 어레이(1402)는 쉬프트 레지스터(1401)로부터 순차적으로 입력되는 샘플링신호에 응답하여 타이밍 콘트롤러(140)로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링하고, 그 데이터(RGB)를 1 수평라인 분씩 래치한 후, 1 수평라인 분의 데이터를 동시에 출력한다. 제2 래치 어레이(1403)는 제1 래치 어레이(1402)로부터 입력되는 1 수평라인분의 데이터를 래치한 후, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 데이터 드라이버 집적회로들의 제2 래치 어레이와 동시에 디지털 비디오 데이터(RGB)를 출력한다. 감마보상전압 발생부(1406)는 다수의 감마기준전압들을 디지털 비디오 데이터(RGB)의 비트수로 표현 가능한 계조수만큼 더욱 세분화하여 각 계조에 해당하는 정극성 감마보상전압들(VGH)과 부극성 감마보상전압들(VGL)을 발생한다. DAC(1404)는 정극성 감마보상전압(VGH)이 공급되는 P-디코더, 부극성 감마보상전압(VGL)이 공급되는 N-디코더, 극성선택부(1120)의 신호에 따라 P-디코더의 출력과 N-디코더의 출력을 선택하는 멀티플렉서를 포함한다. P-디코더는 제2 래치 어레이(1403)로부터 입력되는 디지털 비디오 데이터(RGB)를 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압(VGH)을 출력하고, N-디코더는 제2 래치 어레이(1403)로부터 입력되는 디지털 비디오 데이터(RGB)를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압(VGL)을 출력한다. 멀티플렉서는 극성제어신호(POL)에 응답하여 정극성의 감마보상전압(VGH)과 부극성의 감마보상전압(VGL)을 선택한다. 출력버퍼부(1405)는 출력 채널들(Vout1 ~ Vout K)에 일대일로 접속되는 다수의 버퍼(BUF)들을 포함하여 DAC(1404)로부터 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다. 차지쉐어부(1140)는 인접하는 동일 극성의 출력 채널들 또는 교대로 위치하는 동일극성의 출력 채널들인 Vout1 ~ Vout K 중 둘 이상의 신호를 접속시키는 스위치를 가지며, 차지쉐어 선택부(1410)의 신호에 따라 스위치가 연결되어 차지쉐어를 할 수 있다. 차지쉐어 선택부(1410)은 앞서 도 11의 1110과 같이 SOE 신호 중 선택적으로 차지쉐어신호를 제공하거나, 혹은 도 12의 1210과 같이 SOE 신호 중 선택적으로 일부 극성에만 차지쉐어신호를 제공할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 타이밍 컨트롤러
350a, 350b, 350c, 350d, 350e, 350f: 차지쉐어 스위치
640, 1140: 차지쉐어부
610, 1010, 1110, 1210, 1410: 차지쉐어 선택부

Claims (7)

  1. 다수의 게이트라인 및 다수의 데이터라인이 교차하여 화소영역을 구성하는 표시패널;
    상기 게이트라인에 게이트신호를 인가하는 게이트 구동부;
    상기 데이터라인에 데이터신호를 인가하되 상기 데이터신호의 극성을 유지시키는 정극성 출력부와, 상기 데이터신호의 극성을 반전시키는 부극성 출력부와, 상기 정극성 출력부 및 상기 부극성 출력부 중에서 동일한 극성의 출력 신호를 연결하는 차지쉐어부와, SOE 신호에 따라 선택적으로 상기 차지쉐어부에 차지쉐어 신호를 제공하는 차지쉐어 선택부를 포함하는 데이터 구동부; 및
    상기 게이트 구동부 및 상기 데이터 구동부에 신호를 인가하는 타이밍 컨트롤러를 포함하며,
    상기 차지쉐어 선택부는 상기 SOE 신호 중 일부 신호에서만 상기 차지쉐어부에 차지쉐어 신호를 제공하며, 상기 일부 신호는 짝수번째 SOE 신호, 홀수번째 SOE 신호, 3M+1번째 SOE 신호(M은 0 이상 정수), 및 4M+1번째 SOE 신호(M은 0 이상 정수) 중 하나인 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 정극성 출력부 및 상기 부극성 출력부는 교대로 위치하며,
    상기 차지쉐어부는 제1정극성 출력 신호와 제2정극성 출력 신호를 차지쉐어 하며, 상기 제1정극성 출력 신호와 상기 제2정극성 출력신호 사이에는 하나 이상의 부극성 출력 신호가 위치하는 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서,
    상기 차지쉐어 선택부는
    제1SOE 신호에서는 정극성 출력부의 출력 신호를 차지쉐어하도록 차지쉐어 신호를 제공하며,
    제2SOE 신호에서는 부극성 출력부의 출력 신호를 차지쉐어하도록 차지쉐어 신호를 제공하는 것을 특징으로 하는 액정표시장치.
  5. 표시패널의 데이터라인에 데이터신호를 인가하되 상기 데이터신호의 극성을 유지시키는 정극성 출력부와 상기 데이터신호의 극성을 반전시키는 부극성 출력부로 구성된 출력부;
    상기 정극성 출력부 및 상기 부극성 출력부 중에서 동일한 극성의 출력 신호를 연결하는 차지쉐어부; 및
    SOE 신호에 따라 선택적으로 상기 차지쉐어부에 차지쉐어 신호를 제공하는 차지쉐어 선택부를 포함하며,
    상기 차지쉐어 선택부는 상기 SOE 신호 중 일부 신호에서만 상기 차지쉐어부에 차지쉐어 신호를 제공하며, 상기 일부 신호는 짝수번째 SOE 신호, 홀수번째 SOE 신호, 3M+1번째 SOE 신호(M은 0 이상 정수), 및 4M+1번째 SOE 신호(M은 0 이상 정수) 중 하나인 것을 특징으로 하는 데이터 드라이버.
  6. 삭제
  7. 제5항에 있어서,
    상기 차지쉐어 선택부는
    제1SOE 신호에서는 제1극성 출력부의 출력 신호를 차지쉐어하도록 차지쉐어 신호를 제공하며,
    제2SOE 신호에서는 제2극성 출력부의 출력 신호를 차지쉐어하도록 차지쉐어 신호를 제공하는 것을 특징으로 하는 데이터 드라이버.
KR1020140172066A 2014-12-03 2014-12-03 액정표시장치 및 데이터 드라이버 KR102213363B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140172066A KR102213363B1 (ko) 2014-12-03 2014-12-03 액정표시장치 및 데이터 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140172066A KR102213363B1 (ko) 2014-12-03 2014-12-03 액정표시장치 및 데이터 드라이버

Publications (2)

Publication Number Publication Date
KR20160067261A KR20160067261A (ko) 2016-06-14
KR102213363B1 true KR102213363B1 (ko) 2021-02-09

Family

ID=56191538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140172066A KR102213363B1 (ko) 2014-12-03 2014-12-03 액정표시장치 및 데이터 드라이버

Country Status (1)

Country Link
KR (1) KR102213363B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102442075B1 (ko) * 2017-09-12 2022-09-13 삼성전자주식회사 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881227B1 (ko) 2007-01-12 2009-02-10 주식회사 인테그마 패시브 매트릭스 ｏｌｅｄ의 크로스토크 보상장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101521656B1 (ko) * 2008-11-10 2015-05-20 엘지디스플레이 주식회사 액정표시장치
KR101901869B1 (ko) * 2011-11-10 2018-09-28 삼성전자주식회사 Ｅｓｄ 보호 기능을 강화한 디스플레이 구동 장치 및 디스플레이 시스템
KR102009647B1 (ko) * 2012-09-13 2019-10-21 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR102049228B1 (ko) * 2013-04-29 2019-11-28 삼성전자 주식회사 전력 소모를 줄일 수 있는 전하 공유 방법과 상기 방법을 수행할 수 있는 장치들

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881227B1 (ko) 2007-01-12 2009-02-10 주식회사 인테그마 패시브 매트릭스 ｏｌｅｄ의 크로스토크 보상장치

Also Published As

Publication number Publication date
KR20160067261A (ko) 2016-06-14

Similar Documents

Publication Publication Date Title
US10242634B2 (en) Display device
TWI494912B (zh) 一種包含有檢測電路的液晶顯示裝置及其檢測方法
KR102081131B1 (ko) 저속 구동이 가능한 표시장치
US9530368B2 (en) Display device
US10176772B2 (en) Display device having an array substrate
KR101264719B1 (ko) 액정 표시장치
US20150213772A1 (en) Display panel and driving method thereof
US8232943B2 (en) Liquid crystal display device
KR102102910B1 (ko) 게이트 구동부 및 이를 이용한 액정표시장치
KR20070098591A (ko) 표시장치 및 이의 구동방법
KR102605050B1 (ko) 표시 장치의 구동 방법
KR20080092819A (ko) 액정표시장치
KR20120075166A (ko) 액정표시장치 및 그의 구동 방법
KR20170015726A (ko) 액정표시장치
US8629824B2 (en) Liquid crystal display device
KR102213363B1 (ko) 액정표시장치 및 데이터 드라이버
KR20150073482A (ko) 영상 표시장치의 구동장치와 그 구동방법
KR100909775B1 (ko) 액정표시장치
US20150015472A1 (en) Display panel driving apparatus
JP5035165B2 (ja) 表示駆動装置及び表示装置
KR20110060803A (ko) 신호선 구동 회로 및 표시 장치, 및 전자 기기
KR102290615B1 (ko) 액정표시장치
KR102573914B1 (ko) 액정표시장치와 이를 구동하는 데이터 구동부
KR20190064082A (ko) 게이트 구동 회로
KR101441389B1 (ko) 액정표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant