KR102212009B1 - 플렉서블 기판 기반의 하이브리드 집적회로 장치 및 그의 제조 방법 - Google Patents

플렉서블 기판 기반의 하이브리드 집적회로 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR102212009B1
KR102212009B1 KR1020190040688A KR20190040688A KR102212009B1 KR 102212009 B1 KR102212009 B1 KR 102212009B1 KR 1020190040688 A KR1020190040688 A KR 1020190040688A KR 20190040688 A KR20190040688 A KR 20190040688A KR 102212009 B1 KR102212009 B1 KR 102212009B1
Authority
KR
South Korea
Prior art keywords
electrode
flexible substrate
functional block
functional blocks
integrated circuit
Prior art date
Application number
KR1020190040688A
Other languages
English (en)
Other versions
KR20200118594A (ko
Inventor
이가원
이희덕
유호영
이상렬
이종건
Original Assignee
충남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교 산학협력단 filed Critical 충남대학교 산학협력단
Priority to KR1020190040688A priority Critical patent/KR102212009B1/ko
Publication of KR20200118594A publication Critical patent/KR20200118594A/ko
Application granted granted Critical
Publication of KR102212009B1 publication Critical patent/KR102212009B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 플렉서블 기판 기반의 하이브리드 집적회로 장치 및 그의 제조 방법에 관한 것이다. 하이브리드 집적회로 장치는 플렉서블 기판과 상기 플렉서블 기판상에 조립되어, 서로 전기적으로 연결가능한 다수의 기능 블록을 포함한다. 상기 다수의 기능 블록중 제1기능 블록은 상기 플렉서블 기판과는 다른 제1플렉서블 기판상에 형성된 제1전극을 구비하고, 제2기능 블록은 상기 플렉서블 기판과는 다른 제2플렉서블 기판상에 형성된 제2전극을 구비한다. 상기 제1기능 블록과 상기 제2기능 블록은, 상기 제1전극과 제2전극이 직접 콘택되어 전기적으로 연결되거나 또는 상기 제1전극과 제2전극이 비어 전극을 통해 콘택되어 전기적으로 연결된다.

Description

플렉서블 기판 기반의 하이브리드 집적회로 장치 및 그의 제조 방법{Flexible substrate-based ybrid integrated circuit device and fabrication method thereof}
본 발명은 반도체 집적 회로 장치에 관한 것으로서, 보다 상세하게는 저가의 고기능 다목적 집적 회로(IC)를 박막 기술을 이용하여 플렉서블 기판상에 미세 소자로 제작하고, 제작된 미세소자를 분리 및 조립하여 구현한 하이브리드 집적회로 장치 및 그의 제조방법에 관한 것이다.
통상적으로, 반도체 제작기술 기반의 집적회로(Integrated Circuit, IC) 장치의 경우, 미세 공정 기술(microfabrication)을 통해 동일한 반도체 기판상에 필요한 회로 요소들을 동시에 제작하였다. 따라서 집적회로는 개별적으로 생산된 전자부품을 모아서 구성한 회로인 이산 회로(하이브리드 회로, Hybrid Circuit)와 비교했을 때, 제작 비용과 제품 성능 측면에서 장점이 있다. 이러한 집적회로는 포토리소그래피 (Photolithography) 공정을 통해 모든 부품을 한꺼번에 찍어내는 일괄 공정 (Batch Process)으로 제작되기 때문에, 생산 비용이 낮아지면서 소자 간 거리가 감소하여 동작 속도가 빨라지고, 전력 소모는 줄어들게 되는 것이다. 그러나, 이러한 일괄 공정 기반의 반도체 미세 공정 기술을 이용하여 집적회로를 제조하기 위해서는, 고가의 장비를 사용하여야 하므로 전문적인 대규모 제조회사에서만 제작이 가능하였다. 또한, 아직까지 모든 집적회로가 하나의 칩에 한꺼번에 제작될 수 있는 것은 아니다. 제작하려는 반도체 집적회로 시스템이 서로 다른 기능을 수행하는 다양한 기능 블록들로 구성되지만 각각의 블록을 상이한 제작 공정으로만 구현할 수 있을 경우, 하나의 시스템이라 하더라도 한번의 공정으로 단일 칩(IC)에 집적하는 것은 제작 기술 측면에서 매우 어려운 상황이다. 일 예로 플로팅 게이트 혹은 SONOS(silicon-oxide-nitride-oxide-silicon) 타입의 플래시 메모리와 같은 비휘발성 메모리가 요구되는 마이크로프로세서의 경우, 메모리 블록과 연산 및 신호처리 블록의 제작 공정이 상이하여 각각의 기능 블록들을 칩 형태로 별도로 제작한 후, PCB(Printed Circuit Board) 등을 활용하여 신호선을 연결하는 방식으로 시스템을 구현하는데, 이는 일종의 이산 혹은 하이브리드 시스템이라고 할 수 있다.
즉, 기존의 실리콘 기반 반도체 소자 제작 기술에 있어서는, 비용 및 소자 성능 측면에서 하나의 칩 위에 집적회로를 구현하는 모놀리식 집적회로(Monolithic IC)가 가장 선호되었으며 단일 공정으로 진행하기 어려운 경우에만 하이브리드 구조를 채택하여 왔다. 이로 인해 소자 제작 공정은 전문적인 설비를 갖춘 대형 업체(파운더리, Foundry)에서만 가능하였으며, 특히 소비자 맞춤형의 특정 용도 주문형 집적회로(application-specific integrated circuit, ASIC)의 경우 설계는 팹리스 (Fabless), 공정은 파운더리에서 이원적으로 수행되어 개발 기간 및 비용이 높아지는 문제를 안고 있다.
최근, 다양한 기능의 전자 소자가 요구되면서 얇고 유연하거나 투명한 기판들이 실리콘 기판을 대체하고 있다. 이러한 투명 유연 기판을 사용하기 위해서는 저온에서 트랜지스터 구현이 가능해야 하는데, 핵심 기술로는 도체, 부도체 반도체로 사용 가능한 유기/무기 신소재 개발과 용액 공정 기반의 박막 공정 기술을 들 수 있다. 관련 핵심 기술의 개발은 현재 급속도로 이루어지고 있어 얇은 투명 유연 기판 상의 다양한 기능을 갖는 집적회로들이 구현되어 발표되고 있는 상황이다.
본 발명은 미세 크기의 칩이라도 용이하게 분리 및 조립이 가능한 얇은 유연 기판 위에 박막 기술을 사용하여 전자 소자 시스템에 사용되는 기능 블록들을 단위 칩 형태로 제작하고, 다양한 기능 블록들을 조립함으로써 구현한 하이브리드 마이크로 집적 회로 장치 및 그의 제조 방법을 제공하는 데 그 목적이 있다.
본 발명은 빅데이터 기반의 수요맞춤형 다품종 대량생산 기술을 실현할 수 있는 핵심 전자소자 제작 방식에 적합한 플렉서블 기판 기반의 마이크로 집적 회로 장치 및 그의 제조 방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 하이브리드 집적회로 장치는 플렉서블 기판; 및 상기 플렉서블 기판상에 조립되어, 서로 전기적으로 연결가능한 다수의 기능 블록을 포함할 수 있다. 상기 다수의 기능 블록중 제1기능 블록은 상기 플렉서블 기판과는 다른 제1플렉서블 기판상에 형성된 제1전극을 구비하고, 제2기능 블록은 상기 플렉서블 기판과는 다른 제2플렉서블 기판상에 형성된 제2전극을 구비할 수 있다. 상기 제1기능 블록과 상기 제2기능 블록은, 상기 제1전극과 제2전극이 직접 콘택되어 전기적으로 연결되거나 또는 상기 제1전극과 제2전극이 비어 전극을 통해 콘택되어 전기적으로 연결될 수 있다.
또한, 본 발명의 플렉서블 기판; 및 서로 전기적으로 연결가능한 다수의 기능 블록을 포함하는 하이브리드 집적회로 장치의 제작 방법은 상기 플렉서블 기판과는 다른 제1플렉서블 기판상에 제1전극을 형성하여 상기 다수의 기능 블록을 구성하는 적어도 하나의 제1기능 블록을 형성하고, 상기 플렉서블 기판과는 다른 제2플렉서블 기판상에 제2전극을 형성하여 상기 다수의 기능 블럭을 구성하는 적어도 하나의 제2기능 블록을 형성하는 단계; 상기 제1기능 블럭들을 개별적으로 분리하고, 상기 제2기능 블럭들을 개별적으로 분리하는 단계; 상기 제1기능 블럭과 제2기능 블록을 상기 플렉서블 기판상에 조립하는 단계; 및 상기 제1기능 블록과 상기 제2기능 블록을 상기 제1전극과 제2전극을 직접 콘택시켜 전기적으로 연결하거나 또는 상기 제1전극과 제2전극을 비어 전극을 통해 콘택시켜 전기적으로 연결하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 하이브리드 집적회로 장치 및 그의 제조 방법은 저가의 박막 기술을 이용하여 집적회로에 사용되는 다양한 기능 블록들을 미세 소자로 제작하여 칩 형태로 분리 및 조립을 함으로써 다양한 목적의 시스템을 구현할 수 있다. 따라서 얇고 유연한 기판 상의 다양한 미세 기능 블록들을 상업적으로 이용 가능하게 된다면, 고가의 반도체 제조 장비를 갖춘 파운더리 뿐만이 아니라 소규모 팹리스에서도 분리 및 조립 장비만을 갖춤으로써 하이브리드 집적회로 장치를 용이하게 구현할 수 있다.
즉, 기판에 대한 자유도가 높은 저온 박막 공정 기술을 사용하여, 분리 및 조립/접착이 용이한 유연 기판 상에 집적회로에 사용되는 다양한 기능 블록을 미세 칩 크기로 제작함으로써, 설계자의 필요에 따라 다양한 기능 블록들을 분리 및 조립하여 하이브리드 집적 회로 장치의 제작을 가능하게 한다. 제작된 기능 블록들은 접착 혹은 본딩 공정과 전극 프린팅 등의 공정을 통해 용이하게 연결하여 하이브리드 집적회로 장치를 구현할 수 있다.
본 발명의 실시예에서는 기능 블록을 통상적인 미세 공정을 사용하여 마이크로 단위로 매우 작게 만들수 있을 뿐만 아니라, 마이크로 기능 블록을 분리가 용이한 플렉서블 필름 형태로 제작하여 시스템의 목적에 따라 다른 기능 블록과 용이하게 조립할 수 있을 뿐만 아니라 플렉서블한 기판의 사용으로 기능 블록간의 전극 연결 및 본딩이 용이하게 이루어질 수 있으므로 미세한 하이브리드 시스템을 구현할 수 있다.
본 발명의 실시예에 따른 저온 박막 기술 기반의 마이크로 하이브리드 집적 회로 장치 및 제작 방법은 전자 소자를 사용하는 모든 분야에 적용가능하여 응용 분야가 매우 넓고 고가의 주문 제작 방식 및 고가의 장치를 사용할 필요가 없으므로, 누구나 원하는 시스템을 손쉽게 제작할 수 있으며 차세대 전자 시스템에 적용가능한 이점이 있다.
또한, 본 발명은 다이/칩의 사이즈가 매우 작더라도 분리 및 조립이 용이하게 이루어질 수 있는　얇고 유연한 기판 상에 박막공정을 이용하여 다양한 반도체 기능 블록들을 제작하고,　이를 목적에 맞게 분리　조립하는 집적회로 제작 방식으로, 팹리스와 파운더리 순서로 이루어지던 기존의 ASIC 제조방식에서 벗어나 소규모 설계업자도 저가로 용이하게 집적회로 시스템을 구현할 수 있으며, 이에 따라 차세대 매스커스터미제이션(mass-customization)이라는 수요에 최적화된 반도체집적회로를 제작할 수 있다.
도 1은 본 발명의 실시예에 따른 하이브리드 집적회로 기반의 시스템의 개념을 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른 플렉서블 기판 기반의 하이브리드 집적회로 장치의 일 예를 도시한 것이다.
도 3은 본 발명의 실시예에 따른 플렉서블 기판 기반의 하이브리드 집적회로 장치에 포함된 기능 블록의 일 예로서, 도 3(A)는 트랜지스터 레벨의 기능 블록의 회로도이고, 도 3(B)는 베릴로그(verilog) 게이트 레벨의 기능 블록의 회로도를 도시한 것이다.
도 4는 본 발명의 실시예에 따른 플렉서블 기판 기반의 하이브리드 집적회로 장치에 적용 가능한 베릴로그(verilog)의 예를 도시한 것이다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 플렉서블 기판 기반의 하이브리드 집적회로 장치에서, 서로 다른 기능을 수행하는 기능 블록들을 연결하는 방식을 개념적으로 설명하기 위한 도면이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 플렉서블 기판 기반의 하이브리드 집적회로 장치에서, 서로 다른 기능을 수행하는 기능 블록들을 연결하는 방법을 설명하기 위한 도면이다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 플렉서블 기판 기반의 하이브리드 집적회로 장치에서, 서로 다른 기능을 수행하는 기능 블록들을 연결하는 방법을 설명하기 위한 도면이다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
본 발명은 최근 발전하고 있는 저온 박막 기술을 기반으로 얇은 플렉서블 기판상에 집적회로 시스템에서 요구되는 기능 블록들을 대량 생산하고 이를 분리 (dicing) 하여 다른 기능 블록들과 조립하여 전체 시스템을 구현하는 집적회로 소자 제작 방식에 관한 것이다. 본 발명의 집적회로 소자 제작 방식은 저온박막기술을 통해 용이하게 분리가 가능한 기판 위에 시스템의 기능 블록들을 구현할 수 있는 기술을 기반으로 한다. 실리콘을 기판으로 사용할 경우, 기능 블록의 크기가 너무 작을 경우 분리가 어렵고 또한 조립 또한 용이하지 않기 때문에 본 발명의 집적회로 소자 제작 방식은 경제성 측면에서 전혀 유리하지 않다. 그러나, 소잉(sawing) 또는 다이싱(dicing)을 통해 분리가 용이한 얇은 유연 박막의 경우, 기능 블록의 크기가 작더라도 분리가 가능하며 분리된 기능 블록들은 상호 접착이 용이하여 쉽게 더 큰 형태로 조립할 수 있다.
이러한 집적회로 소자 제작 방식의 도입으로, 기존의 팹리스와 파운더리로 나누어 수행되던 집적회로 제작이, 유연기판 상에 구현된 기능 블록의 분리 및 조립 기기만 구비된다면 소규모 설계회사에서도 집적 회로의 제작이 손쉽게 이루어질 수 있다. 따라서 이러한 소자 제작 방식은 차세대 수요맞춤형 다품종 대량생산 기술 (매스 커스터미제이션, mass-customization)에 가장 적합한 방식이라고 할 수 있다.
도 1은 본 발명의 실시예에 따른 하이브리드 집적 회로 장치의 개념을 설명하기 위한 도면이다. 도 1의 하이브리드 집적회로 장치(100)는 마이크로 하이브리드 집적회로로서, 기판(110)상에 메모리 소자(120), 로직 소자(130), 아날로그 소자(140) 등이 조립된 시스템(assembled system)이다.
도 1을 참조하면, 상기 기판(110)은 플렉서블 기판(flexible substrate)으로서, 투명한 기판 또는 불투명한 기판을 포함할 수 있다. 상기 플렉서블 기판은 유리 기판, 호일(foil), 플라스틱 기판 등과 같은 다양한 플렉서블 재질로 된 기판을 포함할 수 있다. 상기 기판(110)으로 플렉서블 기판을 사용하므로써, 상기 하이브리드 집적 회로 장치(100)는 휘어지는 특성을 가질 수 있다. 예를 들어, 상기 하이브리드 집적 회로 장치(100)는 폴딩(folding) 구조 또는 롤링(rolling) 구조를 가질 수 있다.
상기 메모리 소자(120)는, 일 예로 SRAM(static random access memory)를 포함할 수 있다. 상기 SRAM 은 기판으로 플렉서블 기판상에 집적된 메모리 소자로서, 상기 SRAM 은 예를 들어, 트랜지스터 소자들, 다이오드, 저항 소자 등의 단위 소자를 포함할 수 있다. 상기 SRAM 을 구성하는 트랜지스터, 다이오드, 또는 저항 소자는 플렉서블 박막 트랜지스터로 구성될 수 있으며, 상기 박막 트랜지스터는 저온 공정에서 박막 제조 기술을 통해 제조된 플렉서블 박막 트랜지스터로 구현될 수 있다.
일 예로, 상기 박막 트랜지스터는 탑 게이트 박막 트랜지스터(top-gate TFT) 구조 또는 바텀 게이트 박막 트랜지스터(bottom-gate TFT) 구조를 가질 수 있다. 다른 예로서, 상기 박막 트랜지스터는 스태거타입 박막 트랜지스터(stagger TFT), 역스태거 타입 박막 트랜지스터(inverted-stagger TFT), 또는 플래너 타입 (planer TFT) 구조를 가질 수 있다. 또 다른 예로서, 상기 박막 트랜지스터는 P 형 박막 트랜지스터 또는 N형 박막 트랜지스터를 포함할 수 있다. 또 다른 예로서, 상기 박막 트랜지스터는 백 채널 에치 타입(back channel etch type) 또는 에치 스톱퍼 타입(etch stopper type) 박막 트랜지스터를 포함할 수 있다.
본 발명의 실시예에서는, 상기 메모리 소자(120)가 박막 제조 기술을 통해 제조된 플렉서블 박막 트랜지스터로 구현된 SRAM을 포함하는 것으로 설명하였으나, 이에 한정되지 않으며, 상기 메모리 소자(12)는 박막 제조 기술을 통해 제조된 플렉서블 박막 소자로 구현되는 메모리 소자를 모두 포함할 수 있다.
상기 논리 소자(130)는 다양한 논리 연산 기능을 수행하기 위한 소자로서, 예를 들어 가산기, 감산기, 멀티플렉서 등의 논리 회로를 포함할 수 있다. 상기 기능 블록들(135)는 최소 기능을 수행하는 최소 기능 블록일 수 있다. 상기 기능 블록(135)은 FPGA(field programmable gate array) 형태로 제작할 수 있다. 상기 최소 기능 블록(135)은 도 4에 도시된 바와 같이 게이트 레벨의 베릴 로그로 구성될 수 있다. 상기 기능 블록(135)을 구성하는 트랜지스터, 다이오드, 저항 등의 소자는 상기 설명한 바와 같이 플렉서블 기판상에 집적된 플렉서블 박막 트랜지스터로 구현될 수 있다.
상기 아날로그 소자(140)는 아날로그 신호를 처리하기 위한 회로로서, 예를 들어,증폭회로, 발진회로, 필터회로 등을 포함할 수 있다. 상기 아날로그 소자(140)는 서로 다른 기능을 수행하는 다수의 기능 블록(145)을 포함할 수 있다. 상기 기능 블록들(145)는 최소 기능을 수행하는 최소 기능 블록일 수 있다. 상기 기능 블록(245)은 FPGA(field programmable gate array) 형태로 제작할 수 있다. 상기 최소 기능 블록(145)은 도 4에 도시된 바와 같이 게이트 레벨의 베릴 로그로 구성될 수 있다. 상기 기능 블록(145)을 구성하는 트랜지스터, 다이오드, 저항 등의 소자는 상기 설명한 바와 같이 플렉서블 기판상에 집적된 플렉서블 박막 트랜지스터로 구현될 수 있다. 상기 구성 요소들은 각각의 플렉서블 기판상에 제작된 다음, 상기 플렉서블 기판(110)상에 조립되므로(assembled) 플렉서블 하이브리드 집적회로 장치를 구현할 수 있다.
도 2은 본 발명의 실시예에 따른 플렉서블 기판 기반의 마이크로 하이브리드 집적회로 장치의 일 예를 도시한 것이다.
도 2을 참조하면, 본 발명의 실시예에 따른 플렉서블 기판 기반의 하이브리드 집적회로 장치(200)는 플렉서블 기판(210) 및 상기 플렉서블 기판(210)상에 배열된 다양한 소자들을 포함할 수 있다. 예를 들어, 상기 플렉세블 기판(210)상에는 메모리 소자(220), 프로세서(230), 디스플레이 소자(240), 폴리머 태양전지(250), 박막 밧데리(260), 통신 인터페이스(270), 안테나(280), 센서(290) 등과 같은 다양한 소자들이 배열될 수 있다.
상기 메모리 소자(220)는 도 1의 메모리 소자(120)에 상응할 수 있으며, 상기 프로세서(230)는 논리 회로, 아날로그 회로 등을 포함할 수 있으며, 상기 논리 회로 및 아날로그 회로는 도 1의 논리 소자와 아날로그 소자에 상응할 수 있다. 상기 디스플레이 소자(240)는 플렉서블 디스플레이 소자로서, LCD, OLED, E-paper 등과 같은 저온에서 박막 기술을 통해 제작된 플렉서블 디스플레이 소자를 포함할 수 있다. 또한, 태양전지(250), 박막 밧데리(260), 통신 인터페이스(270), 안테나(280) 등과 같은 다양한 소자들도 박막 기술을 통해 저온에서 형성된 플렉서블 소자일 수 있다.
도 2에서 미설명 부호 205는 배선으로서, FPGA, 형태로 미리 플렉서블 기판(210)상에 미리 형성되거나, 또는 3D 프린팅 기술이나 잉크젯 프린딩 기법 등을 통해 플렉서블 기판(210)상에 상기 기능 블록들을 조립한 후 형성할 수도 있다.
도 3은 본 발명의 일 실시예에 따른 플렉서블 기판 기반의 하이브리드 집적회로 장치에 포함된 기능 블록을 설명하기 위한 도면이다.
도 3(A)는 다수의 기능 블록을 포함하는 논리 소자(300)를 트랜지스터 레벨(transistor-level)의 회로도로 나타낸 것이고, 도 3(B)는 도 3(A)의 논리 소자의 기능 블록을 게이트 레벨(gate-level)의 회로도로 나타낸 것이다.
예들 들어, 논리 소자(300)가 앤드 게이트(310)의 기능을 수행하는 기능 블록(310)과 D 플립플롭(320)의 기능을 수행하는 기능 블록(320)으로 구성되었다고 가정한다.
도 3(A) 및 도 3(B)를 참조하면, 상기 제1기능 블록(310)은 입력신호(A, B)를 입력하여 논리 앤드 연산을 수행하여 출력신호(Y)를 출력하도록 구성되고, 상기 제2기능 블록(320)은 제1기능 블록(310)의 출력(Y)을 클럭신호(CLK)에 따라 래치하고 래치된 신호(Q)를 출력하도록 구성된다. 상기 제2기능 블록(320)이 D플립 플롭 기능을 수행하는 것으로 예시하였으나, 제2기능 블록(320) 또한 D 플립플롭을 구성하는 다수의 로직 게이트 기능을 수행하는 다수의 기능 블록으로 구현될 수도 있다.
상기 논리 소자(300)를 구성하는 기능 블록들 (310, 320)은 도 4의 베릴로그(verilog) 기반의 시스템 설계와 동일한 방식으로 구성될 수 있다. 상기 논리 소자(300)를 구성하는 기능 블록들(310, 320)은 도 4의 베릴로그(verilog)로 구성될 수 있다. 상기 기능 블록들(310, 320)을 구성하는 베릴로그는 논리 게이트 형태로 구현될 수 있다. 도 4를 참조하면, 베릴 로그는 AND, NAND, OR, NOR, XOR, XNOR, BUF, NOT, 등의 논리 게이트를 포함하는 것으로 예시하였으나, 이에 반드시 한정되는 것이 아니라, 다양한 논리 소자들 및 이들의 조합으로 구성될 수 있다.
상기 논리 소자(300)의 제1기능 블록(310)과 제2기능 블록(320)은 박막 기술을 이용한 저온 공정을 통해 플렉서블 기판상에 집적되어 개별소자로 제조되어 분리되고, 도 2의 플렉서블 기판(210)상에 하이브리드 집적회로 장치(200)의 구성 요소중 하나로 조립될 수 있다.
도 3의 논리 소자(300)가 앤드 게이트 기능 및 D 플립플롭 기능을 수행하는 기능 블록으로 구성되는 것을 예시하였으나, 상기 논리 소자(300)는 이에 한정되는 것은 아니다. 예를 들어, 익스클루시브 오어 게이트(XOR)와 낸드 게이트(NAND) 등으로 구성되는 가산기(full adder)는 XOR 연산을 수행하는 기능 블록과 낸드 연산을 수행하는 기능 블록을 포함하여야 하므로, 도 4의 XOR 게이트와 NAND 게이트로 구현할 수 있다.
이때, 상기 논리 소자(300)가 입력신호(A, B)을 입력하여 해당하는 기능을 수행하여 출력신호(Q)를 출력하기 위해서는 제1기능 블록(310)의 출력과 제2기능 블록(320)의 입력이 서로 연결되어야 한다. 이하에는, 하이브리드 집적회로 장치를 구성하는 서로 다른 기능을 수행하는 기능 블록간을 전기적으로 연결하는 방법을 설명한다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 하이브리드 집적회로 장치를 구성하는 서로 다른 기능을 수행하는 기능 블록간을 전기적으로 연결하는 방법을 개념적으로 설명하기 위한 도면이다. 하이브리드 집적회로 장치를 구성하는 다수의 기능 블록중 n-번째 기능 블록과 n+1-번째 기능 블록을 전기적으로 연결하는 경우를 예를 들어 설명한다.
일 예로, 도 5a를 참조하면, n-번째 기능 블록(510)은 플렉서블 기판(511)과 상기 플렉서블 기판(511)상에 형성된 전극(515), 예를 들어 출력 전극(515)을 포함하고, n+1-번째 기능 블록(520)은 플렉서블 기판(521)과 상기 플렉서블 기판(511)상에 형성된 전극(525), 예를 들어 입력 전극(525)을 포함할 수 있다. 상기 출력 전극(515)과 상기 입력 전극(525)는 서로 마주보도록 배열될 수 있다. 따라서, n-번째 기능 블록(510)의 플렉서블 기판(511)의 상면에 출력 전극(515)이 형성되고, 상기 n+1-번째 기능 블록(520)의 플렉서블 기판(521)의 하면에 입력 전극(525)이 형성될 수 있다. 상기 전극들(515, 525)은 도전성 물질로 프린팅방식을 통해 형성할 수 있다.
출력 전극(515)을 구비하는 상기 n-번째 기능 블록(510)과 입력 전극(525)을 구비하는 상기 n+1-번째 기능 블록(520)의 조립시, 상기 출력 전극(515)과 입력 전극(525)이 서로 직접 접촉(contact)하도록 기능 블록(510, 520)이 배열된 상태에서 열처리 공정을 수행하여 입, 출력 전극(525, 515)을 용융시켜(melting) 본딩시킬 수 있다. 따라서, 상기 n-번째 기능 블록(510)과 상기 n+1-번째 기능 블록(520)의 입출력 단자들이 전기적으로 연결될 수 있다.
다른 예로서, 도 5b를 참조하면, n-번째 기능 블록(530)은 플렉서블 기판(531)과 상기 플렉서블 기판(531)상에 형성된 전극(535), 예를 들어 출력 전극(535)을 포함하고, n+1-번째 기능 블록(540)은 플렉서블 기판(541)과 상기 플렉서블 기판(541)상에 형성된 전극(545), 예를 들어 입력 전극(545)을 포함할 수 있다. 상기 출력 전극(535)과 상기 입력 전극(545)는 서로 대향하도록 배열될 수 있다. 따라서, n-번째 기능 블록(530)의 플렉서블 기판(531)의 상면에 출력 전극(535)이 형성되고, 상기 n+1-번째 기능 블록(540)의 플렉서블 기판(541)의 상면에 입력 전극(545)이 형성될 수 있다. 상기 전극들(535, 545)은 도전성 물질로 프린팅방식을 통해 형성할 수 있다.
출력 전극(535)을 구비하는 상기 n-번째 기능 블록(530)과 입력 전극(545)을 구비하는 상기 n+1-번째 기능 블록(540)의 조립시, 상기 출력 전극(535)과 입력 전극(545)이 서로 오버랩되도록 기능 블록(530, 540)이 배열된 상태에서, 비어홀(550)을 형성하고 상기 비어홀(550)내에 도전성 물질을 채워 비어 전극(via electrode) (555)을 형성함으로써, 상기 n-번째 기능 블록(530)과 상기 n+1-번째 기능 블록(540)을 본딩시켜 전기적으로 연결할 수 있다.
상기 비어 홀(550)은 조립시 기능 블록(530, 540)에 통합적으로 형성되어 비어 전극(555)이 형성되는 것으로 설명하였으나, 상기 비어홀(550)을 조립전에 상기 기능 블록(530, 540)에 각각 개별적으로 형성한 다음, 조립시 비어 홀이 서로 오버랩되도록 배열된 상태에서 비어 전극(555)이 형성될 수 있다. 또한, 상기 전극(535, 545)이 플렉서블 기판(530, 540)의 상면에 형성되는 것으로 설명하였으나, 상기 출력 전극(535)과 상기 입력 전극(545)간의 전기적 연결을 보다 강화시켜 주기 위해, 도 5a에서와 같이 상기 n-번째 기능 블록(530)의 출력 전극(535)과 상기 n+1-번째 기능 블록(540)의 입력 전극(545)이 마주보고 접촉된 상태에서 비어홀을 형성할 수도 있다.
한편, 상기 입력 전극(525, 545)과 출력 전극(515, 535)이 도 5a 및 도 5b에는 기판 전면에 형성되는 것으로 도시하였으나, 다수의 전극 패턴으로 형성될 수도 있다. 또한, 상기 상기 입력 전극(525, 545)과 출력 전극(515, 535)이 플렉서블 기판(521, 511)상에 직접 형성되는 것으로 도시되어 있으나, 기능 블록(520, 510), (540, 530)을 구성하는 층간 절연막과 같은 유전체막상에 형성될 수도 있다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 하이브리드 집적회로 장치를 구성하는 서로 다른 기능을 수행하는 기능 블록간을 전기적으로 연결하는 방법을 설명하기 위한 도면이다. 하이브리드 집적회로 장치를 구성하는 다수의 기능 블록중 n-번째 기능 블록과 n+1-번째 기능 블록을 전기적으로 연결하는 경우를 예를 들어 설명한다.
일 예로, 도 6a를 참조하면, 상기 n-번째 기능 블록(610)은 삽입 홈(613)을 구비하는 플렉서블 기판(611)과 상기 삽입 홈(613)의 마주보는 면에 형성되는 출력 전극(615)을 구비하고, 상기 n+1-번째 기능 블록(620)은 상기 플렉서블 기판(611)의 상기 삽입 홈(613)에 대응하는 돌출부(623)을 구비하는 플렉서블 기판(621)과 상기 돌출부(623)의 상기 삽입 홈(613)의 마주 보는 면에 대응하는 면에 형성되는 입력 전극(625)을 구비할 수 있다.
상기 입, 출력 전극(625, 615)은 도전성 물질로 프린팅방식을 통해 형성할 수 있다. 상기 입, 출력 전극(625, 615)이 돌출부(623)과 삽입 홈(613)의 서로 마주보는 면에 전면적으로 형성되는 것으로 도시하였으나, 도 6b와 같이 다수의 전극 패턴으로 형성될 수도 있다. 또한, 상기 입, 출력 전극(625, 615)은 삽입홈과 돌출부의 일면상에만 형성되거나, 상기 삽입 홈(613)과 상기 돌출부(623)의 대응하는 측면을 포함하는 전 면에 전극(615, 625)이 형성될 수도 있다. 또한, 상기 입, 출력 전극(625, 615)은 상기 플렉서블 기판(620, 610)의 마주 보는 면에도 형성될 수 있다.
출력 전극(615)을 구비하는 상기 n-번째 기능 블록(610)과 입력 전극(625)을 구비하는 상기 n+1-번째 기능 블록(620)의 조립시, 상기 출력 전극(615)과 입력 전극(625)이 서로 접촉하도록 상기 n-번째 기능 블록(610)의 삽입 홈(613)에 상기 상기 n+1-번째 기능 블록(620)의 돌출부(623)가 삽입된 상태에서 열처리 공정을 수행하여 입, 출력 전극(625, 615)을 용융시켜(melting) 본딩시킬 수 있다. 따라서, 상기 n-번째 기능 블록(610)과 상기 n+1-번째 기능 블록(620)의 입출력 단자들이 전기적으로 연결될 수 있다.
다른 예로서, 도 6b를 참조하면, 상기 n-번째 기능 블록(630)은 삽입 홈(633)을 구비하는 플렉서블 기판(631) 및 상기 플렉서블 기판(631)의 상면과 상기 상면에 대향하는 상기 삽입 홈(633)의 일면에 형성되는 출력 전극(635)을 구비하고, 상기 n+1-번째 기능 블록(640)은 상기 플렉서블 기판(631)의 상기 삽입 홈(633)에 대응하는 돌출부(643)을 구비하는 플렉서블 기판(641)과 상기 돌출부(643)의 상기 삽입 홈(633)의 마주 보는 면에 대응하는 면에 형성되는 입력 전극(645)을 구비할 수 있다.
상기 입, 출력 전극(645, 635)은 도전성 물질로 프린팅방식을 통해 형성할 수 있다. 상기 입, 출력 전극(645, 635)이 삽입 홈(643)과 돌출부(643)의 적어도 일면에 다수의 전극패턴 형태로 형성되는 것으로 도시하였으나, 도 6a와 같이 삽입 홈(643)과 돌출부(643)의 적어도 일면에 전면 형성될 수도 있다.
출력 전극(635)을 구비하는 상기 n-번째 기능 블록(630)과 입력 전극(645)을 구비하는 상기 n+1-번째 기능 블록(640)의 조립시, 상기 출력 전극(635)과 입력 전극(645)이 서로 접촉 또는 오버랩되도록 상기 n-번째 기능 블록(630)의 삽입 홈(633)에 상기 상기 n+1-번째 기능 블록(640)의 돌출부(643)가 삽입된 상태에서, 비어 홀(650)을 형성하고, 상기 비어홀(650)내에 도전성 물질을 채워 비어 전극(655)을 형성함으로써, 상기 n-번째 기능 블록(630)과 상기 n+1-번째 기능 블록(640)의 입출력 단자들이 전기적으로 연결될 수 있다.
상기 비어 홀(650)은 조립시 기능 블록(630, 640)에 통합적으로 형성되어 그 내부에 비어 전극(655)이 형성되는 것으로 설명하였으나, 상기 비어홀(650)을 조립전에 상기 기능 블록(630, 640)에 각각 개별적으로 형성한 다음, 조립시 비어 홀이 서로 오버랩되도록 배열된 상태에서 비어 전극(655)이 형성될 수 있다.
또한, 상기 입, 출력 전극(625, 615), (645, 635) 및 비어홀(650)이 플렉서블 기판(620, 610), (641, 631)상에 직접 형성되는 것으로 도시되어 있으나, 기능 블록(620, 610), (640, 630)을 구성하는 층간 절연막과 같은 유전체막상에 형성될 수도 있다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 하이브리드 집적회로 장치를 구성하는 서로 다른 기능을 수행하는 기능 블록간을 전기적으로 연결하는 방법을 설명하기 위한 도면이다. 하이브리드 집적회로 장치를 구성하는 다수의 기능 블록중 n-번째 기능 블록과 n+1-번째 기능 블록을 전기적으로 연결하는 경우를 예를 들어 설명한다.
일 예로, 도 7a를 참조하면, 상기 n-번째 기능 블록(710)은 단차를 갖는 플렉서블 기판(711)과 상기 플렉서블 기판(711)의 단차진 부분에 형성되는 출력 전극(715)을 구비하고, 상기 n+1-번째 기능 블록(720)은 상기 플렉서블 기판(711)의 상기 단차진 부분에 대응하여 단차진 부분을 구비하는 플렉서블 기판(721)과 상기 플렉서블 기판(721)의 단차진 부분에 형성되는 입력 전극(725)을 구비할 수 있다.
상기 전극들(715, 725)은 도전성 물질로 프린팅방식을 통해 형성할 수 있다. 상기 입, 출력 전극(725, 715)이 플렉서블 기판(720, 710)의 단차진 부분의 일면상에 서로 마주보도록 형성되는 것으로 도시하였으나, 단차진 부분 전면에 서로 마주 보도록 형성될 수도 있다.
출력 전극(715)을 구비하는 상기 n-번째 기능 블록(710)과 입력 전극(725)을 구비하는 상기 n+1-번째 기능 블록(720)의 조립시, 상기 출력 전극(715)과 입력 전극(725)이 서로 접촉하도록 상기 n-번째 기능 블록(710)과 상기 n+1-번째 기능 블록(720)의 단차진 부분이 서로 맞물린 상태에서, 상기 입, 출력 전극(725, 715)을 용융시켜(melting) 본딩시킬 수 있다. 따라서, 상기 n-번째 기능 블록(710)과 상기 n+1-번째 기능 블록(720)의 입출력 단자들이 전기적으로 연결될 수 있다.
다른 예로서, 도 7b를 참조하면, 상기 n-번째 기능 블록(730)은 단차를 갖는 플렉서블 기판(731)과 상기 플렉서블 기판(731)의 단차진 부분에 형성되는 출력 전극(735)을 구비하고, 상기 n+1-번째 기능 블록(740)은 상기 플렉서블 기판(731)의 상기 단차진 부분에 대응하여 단차진 부분을 구비하는 플렉서블 기판(741)과 상기 플렉서블 기판(741)의 상기 출력 전극(735)에 대응하는 상면에 형성된 입력 전극(745)을 구비할 수 있다. 상기 입력 전극(745)은 도 7a에서와 같이 단차진 부분에 형성될 수도 있다.
상기 출력 전극(735)을 구비하는 n-번째 기능 블록(730)과 상기 입력 전극(745)을 구비하는 n+1-번째 기능 블록(740)의 조립시, 상기 출력 전극(735)과 상기 입력전극(745)이 오버랩된 상태에서 비어홀(750)을 형성하고 상기 비어홀(750)에 도전성 물질을 채워 비어 전극(755)를 형성하므로써, 상기 n-번째 기능 블록(730)과 상기 n+1-번째 기능 블록(740)을 본딩시켜 전기적으로 연결할 수 있다.
상기 비어 홀(750)은 조립시 기능 블록(730, 740)에 통합적으로 형성되어 비어 전극(755)이 형성되는 것으로 설명하였으나, 상기 비어홀(750)을 조립전에 상기 기능 블록(730, 740)에 각각 개별적으로 형성한 다음, 조립시 비어 홀이 서로 오버랩되도록 배열된 상태에서 비어 전극(755)이 형성될 수 있다. 또한, 상기 입력 및 출력 전극(745, 735)이 플렉서블 기판(741, 731)의 상면에 형성되는 것으로 설명하였으나, 상기 출력 전극(735)과 상기 입력 전극(745)간의 전기적 연결을 보다 강화시켜 주기 위해, 도 7a에서와 같이 상기 n-번째 기능 블록(730)의 출력 전극(735)과 상기 n+1-번째 기능 블록(740)의 입력 전극(745)이 접촉된 상태에서 비어홀을 형성할 수도 있다.
한편, 상기 입, 출력 전극(725, 715), (745, 735)이 도 7a 및 도 7b에 전극 패턴 형태로 형성되는 것으로 도시하였으나, 플렉서블 기판(721, 711), (741, 731)의 일면에 전면적으로 형성될 수도 있다. 또한, 상기 입, 출력 전극(725, 715), (745, 735)이 플렉서블 기판(721, 711), (741, 731)상에 직접 형성되는 것으로 도시되어 있으나, 기능 블록(720, 710), (740, 730)을 구성하는 층간 절연막과 같은 유전체막상에 형성될 수도 있다.
상기에서는 기능 블록간의 입출력을 연결하는 것을 설명하였으나, 상기 기능 블록과 상기 기능 블록이 조립되는 플렉서블 기판간의 전기적 연결도 도 5a 내지 도 7b의 전극 연결방법을 이용하여 달성할 수 있다. 예를 들어, 상기에서 도 1의 논리 소자(130)내의 기능 블록간, 아날로그 소자(140)내의 기능 블록간, 그리고 논리 소자(130)의 기능 블록과 상기 아날로그 소자(140)간의 기능 블록간을 전기적으로 연결하는 것은 도 5a 내지 도 7b의 연결 방법과 동일한 방법을 통해 달성할 수 있다. 한편, 플렉서블 기판(110)의 전극(115)과 메모리 소자(120)의 전극들(미도시)를 도 5a 내지 도 7b에 도시된 연결 방법을 통해 연결할 수 있다. 또한, 플렉서블 기판(110)의 전극(115)과 상기 논리 소자(130) 또는 아날로그 소자의 입출력도 통해 도 5a 내지 도 7b에 도시된 연결 방법을 통해 연결할 수 있다. 상기 메모리 소자(120), 논리 소자(130), 및 아날로그 소자(140) 등과 같은 기능 블록들은 상기 플렉서블 기판(110)과의 연결을 위한 전극들을 구비할 수 있으며, 상기 전극들은 상기 도 5a 내지 도 7b에 도시된 전극들과 같은 형태로 형성되거나, 다른 형태로 형성될 수 있다.
본 발명의 실시예에 따른 플렉서블 기판 기반의 하이브리드 집적회로 장치는 폴딩 구조를 갖는 플렉서블 소자, 롤링 구조를 갖는 플렉서블 소자 등과 같은 다양한 소자, 웨어러블 소자 등에 적용가능하다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100, 200: 하이브리드 집적회로 장치
511, 521, 531, 541, 611, 621, 631, 641, 711, 721, 731, 741: 플렉서블기판
120, 220: 메모리 소자 130: 논리소자
140: 아날로그 소자 230: 프로세서
135, 145, 510, 520, 530, 540, 610, 620, 630, 640, 710, 720, 730, 740: 기능 블록
550, 650, 750: 비어홀 555, 655, 755: 비어 전극

Claims (15)

  1. 플렉서블 기판; 및
    상기 플렉서블 기판상에 조립되어, 서로 전기적으로 연결가능한 다수의 기능 블록을 포함하며,
    상기 다수의 기능 블록중 제1기능 블록은 상기 플렉서블 기판과는 다른 제1플렉서블 기판상에 형성된 제1전극을 구비하고, 제2기능 블록은 상기 플렉서블 기판과는 다른 제2플렉서블 기판상에 형성된 제2전극을 구비하며,
    상기 제1기능 블록의 제1플렉서블 기판은 측면에 삽입 홈 또는 제1단차부가 형성되어 상기 삽입 홈 또는 제1단차부에 상기 제1전극이 배열되고, 제2기능 블록의 제2플렉서블 기판은 상기 삽입 홈 또는 제1단차부에 수평하게 대응하도록 측면에 돌출부 또는 제2단차부가 형성되어 상기 제2전극이 배열되며,
    상기 제1기능 블록과 상기 제2기능 블록은, 상기 제1전극과 제2전극이 직접 콘택되어 전기적으로 연결되거나 또는 상기 제1전극과 제2전극이 상기 삽입 홈 및 돌출부에 걸쳐 형성되거나 또는 상기 제1 및 제2단차부에 걸쳐 형성된 비어 전극을 통해 콘택되어 전기적으로 연결되는 것을 특징으로 하는 하이브리드 집적회로 장치.
  2. 제1항에 있어서, 상기 제1플렉서블 기판은 상기 제1전극이 상기 제1단차부의 적어도 일면에 배열되고, 상기 제2플렉서블 기판은 상기 제2전극이 상기 제1단차부의 상기 제1전극과 마주보는 상기 제2단차부의 일면에 적어도 배열되며,
    상기 제1기능 블록과 제2기능 블록은, 상기 제1플렉서블 기판의 제1단차부와 상기 제2플렉서블 기판의 제2단차부가 서로 맞물린 상태에서 제1전극과 상기 제2전극이 서로 직접 콘택되어 전기적으로 연결되는 것을 특징으로 하는 하이브리드 집적회로 장치.
  3. 제1항에 있어서, 상기 제1플렉서블 기판은 상기 제1전극이 상기 제1단차부의 적어도 일면에 배열되고, 상기 제2플렉서블 기판은 상기 제2전극이 상기 제1단차부의 상기 제1전극과 마주보는 상기 제2단차부의 일면에 적어도 배열되며,
    적어도 상기 제1전극, 상기 제2전극 및 상기 제1 및 제2전극이 형성된 상기 제1 및 제2단차부의 일부분에 걸쳐 비어 스루 홀이 형성되고,
    상기 제1기능 블록과 제2기능 블록은, 상기 제1플렉서블 기판의 제1단차부와 상기 제2플렉서블 기판의 제2단차부가 서로 맞물린 상태에서 제1전극과 상기 제2전극이 서로 직접 콘택되어 전기적으로 연결됨과 동시에 상기 비어 스루 홀에 형성된 비어 전극을 통해 서로 콘택되어 전기적으로 연결되는 것을 특징으로 하는 하이브리드 집적회로 장치.
  4. 제1항에 있어서, 상기 제1플렉서블 기판은 상기 제1전극이 상기 삽입 홈의 서로 마주보는 면중 적어도 하나의 면에 배열되고, 상기 제2플렉서블 기판은 상기 제2전극이 상기 돌출부의 상기 제1전극과 마주보는 면에 적어도 배열되며,
    상기 제1기능 블록과 제2기능 블록은, 상기 제1플렉서블 기판의 삽입 홈에 상기 제2플렉서블 기판의 돌출부가 삽입된 상태에서 제1전극과 상기 제2전극이 서로 직접 콘택되어 전기적으로 연결되는 것을 특징으로 하는 하이브리드 집적회로 장치.
  5. 제1항에 있어서, 상기 제1플렉서블 기판은 상기 제1전극이 상기 삽입 홈의 서로 마주보는 면중 적어도 하나의 면에 배열되고, 상기 제2플렉서블 기판은 상기 제2전극이 상기 돌출부의 상기 제1전극과 마주보는 면에 적어도 배열되며,
    적어도 상기 제1전극, 상기 제2전극 및 상기 돌출부에 걸쳐 비어 스루 홀이 형성되고,
    상기 제1기능 블록과 제2기능 블록은, 상기 제1플렉서블 기판의 삽입 홈에 상기 제2플렉서블 기판의 돌출부가 삽입된 상태에서 제1전극과 상기 제2전극이 서로 직접 콘택되어 전기적으로 연결됨과 동시에 상기 비어 스루 홀에 형성된 상기 비어 전극을 통해 서로 콘택되어 전기적으로 연결되는 것을 특징으로 하는 하이브리드 집적회로 장치.
  6. 제1항에 있어서, 상기 기능 블록들은 상기 플렉서블 기판과의 연결을 위한 제3전극을 구비하며, 상기 플렉서블 기판은 기판 전극을 포함하며,
    상기 플렉서블 기판의 기판 전극이 상기 제1전극과 제2전극중 하나의 전극 구조를 갖는 경우, 상기 제3전극은 다른 하나의 전극 구조를 갖는 것을 특징으로 하는 하이브리드 집적회로 장치.
  7. 제6항에 있어서, 상기 플렉서블 기판의 기판 전극과 상기 각 기능 블록의 전극이 직접 콘택되어 전기적으로 연결되거나 또는 상기 플렉서블 기판의 기판 전극과 상기 각 기능 블록의 전극이 직접 콘택되어 전기적으로 연결됨과 동시에 비어 스루 홀내에 형성된 비어 전극을 통해 전기적으로 연결되는 것을 특징으로 하는 하이브리드 집적회로 장치.
  8. 플렉서블 기판; 및 서로 전기적으로 연결가능한 다수의 기능 블록을 포함하는 하이브리드 집적회로 장치의 제작 방법에 있어서,
    측면에 삽입 홈 또는 제1단차부가 형성된 상기 플렉서블 기판과는 다른 제1플렉서블 기판을 제공하고, 상기 제1플렉서블 기판의 상기 삽입 홈 또는 상기 제1단차부상에 제1전극을 형성하여 상기 다수의 기능 블록을 구성하는 적어도 하나의 제1기능 블록을 형성하고, 그리고 상기 삽입 홈 또는 제1단차부에 수평하게 대응하도록 측면에 돌출부 또는 제2단차부가 형성된 상기 플렉서블 기판과는 다른 제2플렉서블 기판을 제공하고, 상기 제2플렉서블 기판의 돌출부 또는 제2단차부상에 제2전극을 형성하여 상기 다수의 기능 블럭을 구성하는 적어도 하나의 제2기능 블록을 형성하는 단계;
    상기 제1기능 블록들을 개별적으로 분리하고, 상기 제2기능 블록들을 개별적으로 분리하는 단계;
    상기 제1기능 블록과 제2기능 블록을 상기 플렉서블 기판상에 조립하는 단계; 및
    상기 제1기능 블록과 상기 제2기능 블록을 상기 제1전극과 제2전극을 직접 콘택시켜 전기적으로 연결하거나 또는 상기 제1전극과 제2전극을 상기 삽입 홈 및 돌출부에 걸쳐 형성되거나 또는 상기 제1 및 제2단차부에 걸쳐 형성된 비어 전극을 통해 콘택시켜 전기적으로 연결하는 단계를 포함하는 것을 특징으로 하는 하이브리드 집적회로 장치의 제조방법.
  9. 제8항에 있어서, 상기 제1기능 블록과 제2기능 블록을 연결하는 단계는,
    상기 제1플렉서블 기판의 상기 제1단차부와 상기 제2플렉서블 기판의 상기 제2단차부가 서로 맞물린 상태에서 상기 제1전극과 상기 제2전극을 콘택시키는 단계: 및
    열처리 공정을 통해 상기 제1전극과 상기 제2전극을 전기적으로 연결시키는 단계를 포함하는 것을 특징으로 하는 하이브리드 집적회로 장치의 제조방법.
  10. 제8항에 있어서, 상기 제1기능 블록과 제2기능 블록을 연결하는 단계는,
    상기 제1기능 블록과 제2기능 블록을 상기 플렉서블 기판상에 조립하는 단계 후,
    상기 제1플렉서블 기판의 상기 제1단차부와 상기 제2플렉서블 기판의 상기 제2단차부가 서로 맞물린 상태에서 상기 제1전극과 상기 제2전극을 콘택시키는 단계:
    비어 스루 홀 공정을 통해 상기 제1 및 제2기능 블록에 통합적으로 비어 스루 홀을 형성하는 단계; 및
    상기 비어 스루 홀내에 상기 비어 전극을 형성하여 상기 제1전극과 상기 제2전극을 상기 비어 전극을 통해 콘택시키는 단계를 더 포함하여,
    상기 제1기능 블록과 상기 제2기능 블록을 직접 전기적으로 연결함과 동시에 상기 비어 전극을 통해 전기적으로 연결하는 것을 특징으로 하는 하이브리드 집적회로 장치의 제조방법.
  11. 제8항에 있어서, 상기 제1기능 블록과 제2기능 블록을 연결하는 단계는,
    상기 플렉서블 기판상에 상기 제1 및 제2기능 블록을 조립하는 단계전에, 비어 스루 홀 공정을 통해 상기 제1 및 제2기능 블록 각각에 비어 스루 홀을 형성하는 단계; 및
    상기 제1기능 블록과 제2기능 블록을 상기 플렉서블 기판상에 조립하는 단계 후, 상기 제1 및 제2 기능 블록의 상기 비어 스루 홀들이 오버랩되도록 상기 제1플렉서블 기판의 상기 제1단차부와 상기 제2플렉서블 기판의 상기 제2단차부가 서로 맞물린 상태에서 상기 제1전극과 상기 제2전극을 콘택시키는 단계: 및
    상기 비어 스루 홀내에 비어 전극을 채워 상기 제1전극과 상기 제2전극을 상기 비어 전극을 통해 콘택시키는 단계를 더 포함하여,
    상기 제1기능 블록과 상기 제2기능 블록을 직접 전기적으로 연결함과 동시에 상기 비어 전극을 통해 전기적으로 연결하는 것을 특징으로 하는 하이브리드 집적회로 장치의 제조방법.
  12. 제8항에 있어서, 상기 기능 블록들은 상기 플렉서블 기판과의 연결을 위한 제3전극을 구비하며, 상기 플렉서블 기판은 기판 전극을 포함하며,
    상기 플렉서블 기판과 상기 기능 블록중 해당하는 블록을 전기적으로 서로 연결하는 것을 더 포함하는 것을 특징으로 하는 하이브리드 집적회로 장치의 제조방법.
  13. 제12항에 있어서, 상기 플렉서블 기판과 상기 기능 블록을, 상기 플렉서블 기판의 기판 전극과 상기 기능 블록의 전극을 열처리 공정을 통해 직접 콘택시켜 전기적으로 연결하거나 또는 상기 플렉서블 기판의 기판 전극과 상기 기능 블록의 전극을 직접 콘택시켜 연결함과 동시에 비어 스루 홀 공정을 통해 비어 스루 홀내에 형성된 상기 비어 전극을 통해 전기적으로 연결하는 것을 특징으로 하는 하이브리드 집적회로 장치의 제조방법.
  14. 제12항에 있어서, 상기 제1플렉서블 기판과 상기 제2플렉서블 기판은 서로 다른 기판으로 상기 제1 및 상기 제2기능 블록들은 서로 개별적으로 형성되거나 또는 상기 제1플렉서블 기판과 상기 제2플렉서블 기판은 동일한 기판으로 상기 제1 및 상기 제2기능블록들은 동시에 형성되는 것을 특징으로 하는 하이브리드 집적회로 장치의 제조방법.
  15. 제12항에 있어서, 상기 플렉서블 기판의 기판 전극이 상기 제1전극과 제2전극중 하나의 전극 구조를 갖는 경우, 상기 제3전극은 다른 하나의 전극 구조를 갖는 것을 특징으로 하는 하이브리드 집적회로 장치의 제조방법.
KR1020190040688A 2019-04-08 2019-04-08 플렉서블 기판 기반의 하이브리드 집적회로 장치 및 그의 제조 방법 KR102212009B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190040688A KR102212009B1 (ko) 2019-04-08 2019-04-08 플렉서블 기판 기반의 하이브리드 집적회로 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190040688A KR102212009B1 (ko) 2019-04-08 2019-04-08 플렉서블 기판 기반의 하이브리드 집적회로 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200118594A KR20200118594A (ko) 2020-10-16
KR102212009B1 true KR102212009B1 (ko) 2021-02-03

Family

ID=73035156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190040688A KR102212009B1 (ko) 2019-04-08 2019-04-08 플렉서블 기판 기반의 하이브리드 집적회로 장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR102212009B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015122105A (ja) * 2008-11-25 2015-07-02 コヴィオ インコーポレイテッド 印刷アンテナ、アンテナを印刷する方法、および、印刷アンテナを備えるデバイス
WO2016129705A1 (ja) * 2015-02-13 2016-08-18 パイクリスタル株式会社 積層回路基板の形成方法及びこれにより形成された積層回路基板
JP2016192364A (ja) * 2015-03-31 2016-11-10 シチズン電子株式会社 コネクタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015122105A (ja) * 2008-11-25 2015-07-02 コヴィオ インコーポレイテッド 印刷アンテナ、アンテナを印刷する方法、および、印刷アンテナを備えるデバイス
WO2016129705A1 (ja) * 2015-02-13 2016-08-18 パイクリスタル株式会社 積層回路基板の形成方法及びこれにより形成された積層回路基板
JP2016192364A (ja) * 2015-03-31 2016-11-10 シチズン電子株式会社 コネクタ

Also Published As

Publication number Publication date
KR20200118594A (ko) 2020-10-16

Similar Documents

Publication Publication Date Title
JP7041661B2 (ja) 複合マイクロアセンブリのストラテジおよびデバイス
US11177425B2 (en) Driving backplane, method for manufacturing the same, and display device
CN111106110A (zh) 半导体装置及其制造方法
JP4985477B2 (ja) トランジスタ回路形成基板及びトランジスタ製造方法
CN110335874B (zh) 一种显示基板、其制备方法及其显示装置
CN205427875U (zh) 指纹辨识感测器
CN108352837A (zh) 半导体装置、电子构件及电子设备
CN106773415A (zh) 一种阵列基板、显示面板及显示装置
KR102212009B1 (ko) 플렉서블 기판 기반의 하이브리드 집적회로 장치 및 그의 제조 방법
CN114341965B (zh) 显示基板及其制备方法、显示装置
WO2022057542A1 (zh) 一种显示背板及其制备方法、显示装置
JP4294841B2 (ja) 赤外線データ通信モジュールの製造方法および赤外線データ通信モジュール
US9269723B2 (en) Printing electronic circuitry logic
US20110198706A1 (en) Semiconductor cell structure, semiconductor device including semiconductor cell structure, and semiconductor module including semiconductor device
JPS58143550A (ja) 半導体装置
US10319709B2 (en) Integrated circuits with standard cell
CN108711567B (zh) 基于pet衬底的柔性二输入或逻辑门电路
US20230019182A1 (en) Stretchable electronic device and method for fabricating the same
CN108711568B (zh) 基于pet衬底的柔性二输入与逻辑门电路
CN219891879U (zh) 显示驱动装置、显示面板、显示装置
KR20100061064A (ko) 반도체 소자 및 그 제조방법
CN113451347B (zh) 显示面板、显示装置及显示面板制作方法
US20240107784A1 (en) Methods and apparatus utilizing conjugated polymers in integrated circuit packages with glass substrates
US20120079709A1 (en) Producing a deformable system with a view to displacing an object enclosed in the latter
JP2021150530A (ja) 半導体記憶装置とその製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant