KR102210326B1 - Three dimensional flash memory with bit cost scalable structure of u-shape and operation method thereof - Google Patents

Three dimensional flash memory with bit cost scalable structure of u-shape and operation method thereof Download PDF

Info

Publication number
KR102210326B1
KR102210326B1 KR1020190056135A KR20190056135A KR102210326B1 KR 102210326 B1 KR102210326 B1 KR 102210326B1 KR 1020190056135 A KR1020190056135 A KR 1020190056135A KR 20190056135 A KR20190056135 A KR 20190056135A KR 102210326 B1 KR102210326 B1 KR 102210326B1
Authority
KR
South Korea
Prior art keywords
string
flash memory
msl
vertical portions
voltage
Prior art date
Application number
KR1020190056135A
Other languages
Korean (ko)
Other versions
KR20200131471A (en
Inventor
송윤흡
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190056135A priority Critical patent/KR102210326B1/en
Priority to PCT/KR2020/005296 priority patent/WO2020218809A1/en
Priority to US17/605,200 priority patent/US11901008B2/en
Priority to CN202080030718.9A priority patent/CN113728434A/en
Publication of KR20200131471A publication Critical patent/KR20200131471A/en
Application granted granted Critical
Publication of KR102210326B1 publication Critical patent/KR102210326B1/en
Priority to US18/407,533 priority patent/US20240145004A1/en

Links

Images

Classifications

    • H01L27/11573—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H01L27/11548—
    • H01L27/11556—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

대칭되는 U자 형태의 BICs 구조가 적용된 3차원 플래시 메모리가 개시된다. 일 실시예에 따르면, 3차원 플래시 메모리는, 기판에 대한 수평 부분 및 수직 부분들을 포함하도록 U자 형태로 형성된 채, 내부가 빈 튜브 형태로 연장 형성되는 전하 저장층 및 상기 전하 저장층의 내부에 채워지는 채널층으로 구성되는 적어도 하나의 스트링; 상기 적어도 하나의 스트링의 수직 부분들에 직교하며 연결되는 복수의 워드 라인들; 및 상기 적어도 하나의 스트링의 수평 부분과 평행하도록 연장 형성된 채, 상기 적어도 하나의 스트링의 양단에 연결되는 두 개의 비트 라인들을 포함하고, 상기 적어도 하나의 스트링은, 상기 수평 부분을 기준으로 상기 수직 부분들이 대칭을 이루는 것을 특징으로 한다.A three-dimensional flash memory to which a symmetric U-shaped BICs structure is applied is disclosed. According to an embodiment, the 3D flash memory is formed in a U-shape to include horizontal and vertical portions of a substrate, a charge storage layer extending in the form of an empty tube, and an inside of the charge storage layer. At least one string composed of a filled channel layer; A plurality of word lines orthogonal to and connected to vertical portions of the at least one string; And two bit lines extending parallel to the horizontal portion of the at least one string and connected to both ends of the at least one string, wherein the at least one string comprises the vertical portion based on the horizontal portion They are characterized by being symmetrical.

Description

U자 형태의 BICs 구조가 적용된 3차원 플래시 메모리 및 그 동작 방법{THREE DIMENSIONAL FLASH MEMORY WITH BIT COST SCALABLE STRUCTURE OF U-SHAPE AND OPERATION METHOD THEREOF}3D flash memory with U-shaped BICs structure and its operation method {THREE DIMENSIONAL FLASH MEMORY WITH BIT COST SCALABLE STRUCTURE OF U-SHAPE AND OPERATION METHOD THEREOF}

아래의 실시예들은 3차원 플래시 메모리 및 그 동작 방법에 관한 것으로, 보다 상세하게는, U자 형태의 BICs 구조가 적용된 3차원 플래시 메모리에 대한 기술이다.The following embodiments relate to a 3D flash memory and a method of operation thereof, and more particularly, a description of a 3D flash memory to which a U-shaped BICs structure is applied.

플래시 메모리는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.Flash memory is an electrically erasable programmable read only memory (EEPROM), which electrically controls input/output of data by Fowler-Nordheimtunneling or hot electron injection. .

이러한 플래시 메모리는 수직 방향으로 메모리 셀들이 적층되는 3차원 구조가 적용되었으며, 적층되는 단수가 급격히 증가되어 집적도가 향상되고 있는 추세이다.In this flash memory, a three-dimensional structure in which memory cells are stacked in a vertical direction is applied, and the number of stacked layers is rapidly increased, and the degree of integration is increasing.

또한, 3차원 플래시 메모리에 도 1 내지 2와 같은 BICs 구조가 적용됨에 따라 집적도가 더욱 향상되게 되었다. BICs 구조가 적용된 3차원 플래시 메모리(100)에서 스트링(110)은 도면과 같이 U자 형태의 양단이 서로 다른 높이로 형성되어 양단 중 하나의 말단이 x축 방향으로 연장 형성되는 드레인 라인에 연결되고 나머지 말단이 y축 방향으로 연장 형성되는 소스 라인에 연결되는 비대칭 구조를 갖게 된다.In addition, as the BICs structure as shown in FIGS. 1 to 2 is applied to the 3D flash memory, the degree of integration is further improved. In the 3D flash memory 100 to which the BICs structure is applied, the string 110 is formed at different heights in a U-shaped shape as shown in the figure, so that one end of both ends is connected to a drain line extending in the x-axis direction. The other end has an asymmetric structure connected to the source line extending in the y-axis direction.

따라서, 기존의 BICs 구조가 적용된 3차원 플래시 메모리(100)에서는 비대칭 구조의 스트링(110)으로 인한 다양한 문제점들(판독 동작 시 셀 전류 감소로 인한 인식 마진 취약의 문제, 프로그램 동작 시 부스팅 면적의 증가로 인한 속도 저하의 문제와 비 선택된 워드 라인의 개수 증가로 워드 라인에 인가되는 패스 전압 관련 소모 전력 증가의 문제 및 소거 동작 시 벌크 포텐셜 상승 시간 증가와 홀 주입 시간 증가의 문제)이 발생될 수 있다.Therefore, in the 3D flash memory 100 to which the existing BICs structure is applied, various problems due to the string 110 having an asymmetric structure (a problem of weak recognition margin due to a decrease in cell current during a read operation, an increase in a boosting area during a program operation) The problem of speed reduction due to the increase in the number of unselected word lines and the increase in power consumption related to the pass voltage applied to the word line, and the increase in the bulk potential rise time and the increase in the hole injection time during the erase operation may occur. .

이에, 비대칭 구조의 스트링이 야기하는 다양한 문제점들을 해결하는 기술이 제안될 필요가 있다.Accordingly, there is a need to propose a technique for solving various problems caused by a string having an asymmetric structure.

일 실시예들은 비대칭 구조의 스트링이 야기하는 다양한 문제점들을 근본적으로 해결하는 기술을 제안한다.One embodiment proposes a technique that fundamentally solves various problems caused by a string having an asymmetric structure.

보다 상세하게, 일 실시예들은 기판에 대한 수평 부분 및 수직 부분들을 포함하도록 U자 형태로 형성되는 적어도 하나의 스트링에서 수평 부분을 기준으로 수직 부분들이 대칭을 이루는 3차원 플래시 메모리 및 그 동작 방법을 제안한다.In more detail, one embodiment describes a 3D flash memory in which vertical portions are symmetrical with respect to a horizontal portion in at least one string formed in a U shape to include a horizontal portion and a vertical portion of a substrate, and an operation method thereof. Suggest.

또한, 일 실시예들은 복수의 워드 라인들 중 적어도 하나의 스트링의 수평 부분의 상부에 인접하며 위치하는 워드 라인을 MSL(Middle Signal Line)로 사용함으로써, 부스팅 면적을 감소시켜 비대칭 구조의 스트링이 야기하는 다양한 문제점들을 효과적으로 해결하는 3차원 플래시 메모리 및 그 동작 방법을 제안한다.In addition, in some embodiments, by using a word line located adjacent to an upper portion of a horizontal portion of at least one string among a plurality of word lines as a middle signal line (MSL), the boosting area is reduced, resulting in a string having an asymmetric structure. A 3D flash memory that effectively solves various problems and an operation method thereof is proposed.

일 실시예에 따르면, 3차원 플래시 메모리는, 기판에 대한 수평 부분 및 수직 부분들을 포함하도록 U자 형태로 형성된 채, 내부가 빈 튜브 형태로 연장 형성되는 전하 저장층 및 상기 전하 저장층의 내부에 채워지는 채널층으로 구성되는 적어도 하나의 스트링; 상기 적어도 하나의 스트링의 수직 부분들에 직교하며 연결되는 복수의 워드 라인들; 및 상기 적어도 하나의 스트링의 수평 부분과 평행하도록 연장 형성된 채, 상기 적어도 하나의 스트링의 양단에 연결되는 두 개의 비트 라인들을 포함한다.According to an embodiment, the 3D flash memory is formed in a U-shape to include horizontal and vertical portions of a substrate, a charge storage layer extending in the form of an empty tube, and an inside of the charge storage layer. At least one string composed of a filled channel layer; A plurality of word lines orthogonal to and connected to vertical portions of the at least one string; And two bit lines extending parallel to the horizontal portion of the at least one string and connected to both ends of the at least one string.

일 측면에 따르면, 상기 적어도 하나의 스트링은, 상기 수평 부분을 기준으로 상기 수직 부분들이 대칭을 이루는 것을 특징으로 할 수 있다.According to an aspect, in the at least one string, the vertical portions may be symmetrical with respect to the horizontal portion.

다른 일 측면에 따르면, 상기 두 개의 비트 라인들 각각은, 드레인 라인 또는 소스 라인 중 어느 하나로 선택적으로 사용 가능한 것을 특징으로 할 수 있다.According to another aspect, each of the two bit lines may be selectively used as either a drain line or a source line.

또 다른 일 측면에 따르면, 상기 두 개의 비트 라인들 중 어느 하나의 비트 라인은, 상기 두 개의 비트 라인들 중 상기 어느 하나의 비트 라인을 제외한 나머지 비트 라인이 상기 드레인 라인 또는 상기 소스 라인 중 어느 하나로 사용됨에 응답하여, 상기 드레인 라인 또는 상기 소스 라인 중 상기 나머지 비트 라인이 사용되는 어느 하나를 제외한 나머지 하나로 사용되는 것을 특징으로 할 수 있다.According to another aspect, in any one of the two bit lines, the remaining bit line except for the one of the two bit lines is one of the drain line or the source line. In response to being used, one of the drain line or the source line may be used as the other one except for any one of the remaining bit lines.

또 다른 일 측면에 따르면, 상기 두 개의 비트 라인들 각각은, 상기 3차원 플래시 메모리의 프로그램 동작, 소거 동작 또는 판독 동작이 수행될 때 상기 적어도 하나의 스트링의 양단에 인가되어야 하는 요구 전압에 기초하여, 상기 드레인 라인 또는 상기 소스 라인 중 어느 하나로 선택적으로 사용되는 것을 특징으로 할 수 있다.According to another aspect, each of the two bit lines is based on a required voltage to be applied across the at least one string when a program operation, an erase operation or a read operation of the 3D flash memory is performed. , May be selectively used as one of the drain line or the source line.

또 다른 일 측면에 따르면, 상기 두 개의 비트 라인들은, 상기 적어도 하나의 스트링의 양단이 동일한 높이에 위치됨에 따라, 동일한 평면 상에 배치되는 것을 특징으로 할 수 있다.According to another aspect, as both ends of the at least one string are positioned at the same height, the two bit lines may be disposed on the same plane.

또 다른 일 측면에 따르면, 상기 적어도 하나의 스트링의 양단의 단면 상 상기 채널층이 형성되는 위치는, 상기 적어도 하나의 스트링의 양단에서의 채널층이 상기 동일한 평면 상에 배치되는 상기 두 개의 비트 라인들과 연결되도록 서로 어긋나 있는 것을 특징으로 할 수 있다.According to another aspect, a location where the channel layer is formed on the cross-sections of both ends of the at least one string is the two bit lines in which channel layers at both ends of the at least one string are disposed on the same plane It may be characterized in that they deviate from each other so as to be connected to the field.

또 다른 일 측면에 따르면, 상기 복수의 워드 라인들 중 상기 적어도 하나의 스트링의 수평 부분의 상부에 인접하며 위치하는 워드 라인은, 상기 적어도 하나의 스트링의 수직 부분들 중 어느 하나의 수직 부분을 공핍(Depletion)시켜 나머지 수직 부분 상 특정 메모리 셀에 대한 프로그램 동작이 수행되도록 하고, 상기 적어도 하나의 스트링의 수직 부분들 모두에 홀을 주입하여 상기 적어도 하나의 스트링에 대한 소거 동작이 수행되도록 하는 MSL(Middle Signal Lin)으로 사용되는 것을 특징으로 할 수 있다.According to another aspect, a word line adjacent to and positioned above a horizontal portion of the at least one string among the plurality of word lines depletes any one vertical portion of the vertical portions of the at least one string. MSL (Depletion) to perform a program operation on a specific memory cell on the remaining vertical portion, and to perform an erase operation on the at least one string by injecting holes into all vertical portions of the at least one string ( It can be characterized as being used as Middle Signal Lin).

또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 어느 하나의 수직 부분의 말단에 접지 전압을 인가하고 상기 나머지 수직 부분의 말단에 전원 전압을 인가하며 상기 MSL에 상기 어느 하나의 수직 부분을 공핍시키는 차단 전압을 인가하여, 상기 나머지 수직 부분 상 상기 특정 메모리 셀에 대한 프로그램 동작을 수행하는 것을 특징으로 할 수 있다.According to another aspect, in the 3D flash memory, a ground voltage is applied to an end of any one vertical part, a power voltage is applied to an end of the remaining vertical part, and the one vertical part is applied to the MSL. It may be characterized in that the program operation is performed on the specific memory cell on the remaining vertical portion by applying a depletion blocking voltage.

또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 MSL에 상기 MSL을 오프 상태로 유지하는 차단 전압을 인가하거나 상기 MSL을 플로팅시킨 뒤 상기 수직 부분들의 양단에 소거 전압을 인가하여 상기 수직 부분들 모두에 홀을 주입함으로써, 상기 적어도 하나의 스트링에 대한 소거 동작을 수행하는 것을 특징으로 할 수 있다.According to another aspect, the 3D flash memory is configured by applying a blocking voltage for maintaining the MSL in an off state to the MSL or by applying an erase voltage to both ends of the vertical portions after floating the MSL. By injecting holes into all of them, an erase operation may be performed on the at least one string.

또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 적어도 하나의 스트링의 수직 부분들 중 판독 대상이 되는 특정 메모리 셀이 위치하는 어느 하나의 수직 부분의 말단에 판독 전압을 인가하고 나머지 수직 부분의 말단에 접지 전압을 인가하며 상기 MSL을 플로팅시켜, 상기 특정 메모리 셀에 대한 판독 동작을 수행하는 것을 특징으로 할 수 있다.According to another aspect, the 3D flash memory applies a read voltage to an end of any one vertical portion in which a specific memory cell to be read is located among vertical portions of the at least one string, and the remaining vertical portion A ground voltage is applied to an end of the MSL and the MSL is floated to perform a read operation on the specific memory cell.

일 실시예에 따르면, 기판에 대한 수평 부분 및 수직 부분들을 포함하도록 U자 형태로 형성된 채, 내부가 빈 튜브 형태로 연장 형성되는 전하 저장층 및 상기 전하 저장층의 내부에 채워지는 채널층으로 구성되는 적어도 하나의 스트링; 상기 적어도 하나의 스트링의 수직 부분들에 직교하며 연결되는 복수의 워드 라인들; 및 상기 적어도 하나의 스트링의 수평 부분과 평행하도록 연장 형성된 채, 상기 적어도 하나의 스트링의 양단에 연결되는 두 개의 비트 라인들을 포함하는 3차원 플래시 메모리의 동작 방법은, 상기 3차원 플래시 메모리가 프로그램 동작, 소거 동작 또는 판독 동작 중 어느 동작을 수행할 지에 따라 상기 적어도 하나의 스트링의 양단에 인가되어야 하는 요구 전압에 기초하여, 상기 두 개의 비트 라인들 각각이 드레인 라인 또는 소스 라인 중 어느 하나로 사용될 지 결정하는 단계; 및 상기 결정 결과에 기초하여 상기 두 개의 비트 라인들을 통해 상기 적어도 하나의 스트링의 양단에 전압을 인가하는 단계를 포함한다.According to an embodiment, a charge storage layer formed in a U-shape to include horizontal and vertical portions of the substrate and extending in the form of an empty tube, and a channel layer filled in the charge storage layer At least one string to be formed; A plurality of word lines orthogonal to and connected to vertical portions of the at least one string; And two bit lines extending parallel to the horizontal portion of the at least one string and connected to both ends of the at least one string, wherein the 3D flash memory operates in a program operation. , Determine whether each of the two bit lines is to be used as either a drain line or a source line based on a required voltage to be applied to both ends of the at least one string according to which of an erase operation or a read operation is to be performed. Step to do; And applying a voltage across the at least one string through the two bit lines based on the determination result.

일 실시예에 따르면, 기판에 대한 수평 부분 및 수직 부분들을 포함하도록 U자 형태로 형성된 채, 내부가 빈 튜브 형태로 연장 형성되는 전하 저장층 및 상기 전하 저장층의 내부에 채워지는 채널층으로 구성되는 적어도 하나의 스트링; 상기 적어도 하나의 스트링의 수직 부분들에 직교하며 연결되는 복수의 워드 라인들-상기 복수의 워드 라인들 중 상기 적어도 하나의 스트링의 수평 부분의 상부에 인접하며 위치하는 워드 라인은, 프로그램 동작과 관련된 신호가 인가되는 MSL(Middle Signal Lin)으로 사용됨-; 및 상기 적어도 하나의 스트링의 수평 부분과 평행하도록 연장 형성된 채, 상기 적어도 하나의 스트링의 양단에 연결되는 두 개의 비트 라인들을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법은, 상기 어느 하나의 수직 부분의 말단에 접지 전압을 인가하고 상기 나머지 수직 부분-상기 나머지 수직 부분에는 프로그램 대상이 되는 특정 메모리 셀이 위치함-의 말단에 전원 전압을 인가하는 단계; 및 상기 MSL에 상기 어느 하나의 수직 부분을 공핍시키는 차단 전압을 인가하여, 상기 나머지 수직 부분 상 상기 특정 메모리 셀에 대한 프로그램 동작을 수행하는 단계를 포함한다.According to an embodiment, a charge storage layer formed in a U-shape to include horizontal and vertical portions of the substrate and extending in the form of an empty tube, and a channel layer filled in the charge storage layer At least one string to be formed; A plurality of word lines orthogonal to and connected to vertical portions of the at least one string-a word line adjacent to and positioned above a horizontal portion of the at least one string among the plurality of word lines is associated with a program operation. Used as MSL (Middle Signal Lin) to which signals are applied-; And two bit lines extending parallel to the horizontal portion of the at least one string and connected to both ends of the at least one string. The method of operating a program of the 3D flash memory includes: Applying a ground voltage to an end and applying a power voltage to an end of the remaining vertical portion-a specific memory cell to be programmed is located in the remaining vertical portion; And applying a blocking voltage depleting the one vertical portion to the MSL, and performing a program operation on the specific memory cell on the remaining vertical portion.

일 실시예에 따르면, 기판에 대한 수평 부분 및 수직 부분들을 포함하도록 U자 형태로 형성된 채, 내부가 빈 튜브 형태로 연장 형성되는 전하 저장층 및 상기 전하 저장층의 내부에 채워지는 채널층으로 구성되는 적어도 하나의 스트링; 상기 적어도 하나의 스트링의 수직 부분들에 직교하며 연결되는 복수의 워드 라인들-상기 복수의 워드 라인들 중 상기 적어도 하나의 스트링의 수평 부분의 상부에 인접하며 위치하는 워드 라인은, 소거 동작과 관련된 신호가 인가되는 MSL(Middle Signal Lin)으로 사용됨-; 및 상기 적어도 하나의 스트링의 수평 부분과 평행하도록 연장 형성된 채, 상기 적어도 하나의 스트링의 양단에 연결되는 두 개의 비트 라인들을 포함하는 3차원 플래시 메모리의 소거 동작 방법은, 상기 MSL에 상기 MSL을 오프 상태로 유지하는 차단 전압을 인가하거나 상기 MSL을 플로팅시키는 단계; 및 상기 수직 부분들의 양단에 소거 전압을 인가하여 상기 수직 부분들 모두에 홀을 주입함으로써, 상기 적어도 하나의 스트링에 대한 소거 동작을 수행하는 단계를 포함한다.According to an embodiment, a charge storage layer formed in a U-shape to include horizontal and vertical portions of the substrate and extending in the form of an empty tube, and a channel layer filled in the charge storage layer At least one string to be formed; A plurality of word lines orthogonal to and connected to vertical portions of the at least one string-a word line adjacent to and positioned above a horizontal portion of the at least one string among the plurality of word lines is associated with an erase operation. Used as MSL (Middle Signal Lin) to which signals are applied-; And an erasing operation method of a 3D flash memory including two bit lines connected to both ends of the at least one string while extending parallel to the horizontal portion of the at least one string. The MSL is turned off in the MSL. Applying a blocking voltage to maintain the state or floating the MSL; And performing an erase operation on the at least one string by applying an erase voltage to both ends of the vertical portions to inject holes into all of the vertical portions.

일 실시예에 따르면, 기판에 대한 수평 부분 및 수직 부분들을 포함하도록 U자 형태로 형성된 채, 내부가 빈 튜브 형태로 연장 형성되는 전하 저장층 및 상기 전하 저장층의 내부에 채워지는 채널층으로 구성되는 적어도 하나의 스트링; 상기 적어도 하나의 스트링의 수직 부분들에 직교하며 연결되는 복수의 워드 라인들-상기 복수의 워드 라인들 중 상기 적어도 하나의 스트링의 수평 부분의 상부에 인접하며 위치하는 워드 라인은, 판독 동작과 관련된 신호가 인가되는 MSL(Middle Signal Lin)으로 사용됨-; 및 상기 적어도 하나의 스트링의 수평 부분과 평행하도록 연장 형성된 채, 상기 적어도 하나의 스트링의 양단에 연결되는 두 개의 비트 라인들을 포함하는 3차원 플래시 메모리의 판독 동작 방법은, 상기 적어도 하나의 스트링의 수직 부분들 중 판독 대상이 되는 특정 메모리 셀이 위치하는 어느 하나의 수직 부분의 말단에 판독 전압을 인가하고 나머지 수직 부분의 말단에 접지 전압을 인가하는 단계; 및 상기 MSL을 플로팅시켜, 상기 특정 메모리 셀에 대한 판독 동작을 수행하는 단계를 포함한다.According to an embodiment, a charge storage layer formed in a U-shape to include horizontal and vertical portions of the substrate and extending in the form of an empty tube, and a channel layer filled in the charge storage layer At least one string to be formed; A plurality of word lines orthogonal to and connected to vertical portions of the at least one string-a word line adjacent to and positioned above a horizontal portion of the at least one string among the plurality of word lines is related to a read operation. Used as MSL (Middle Signal Lin) to which signals are applied-; And two bit lines extending parallel to the horizontal portion of the at least one string and connected to both ends of the at least one string. Applying a read voltage to an end of any one vertical portion in which a specific memory cell to be read is located among the portions and a ground voltage to an end of the remaining vertical portion; And performing a read operation on the specific memory cell by plotting the MSL.

일 실시예들은 기판에 대한 수평 부분 및 수직 부분들을 포함하도록 U자 형태로 형성되는 적어도 하나의 스트링에서 수평 부분을 기준으로 수직 부분들이 대칭을 이루는 3차원 플래시 메모리 및 그 동작 방법을 제안할 수 있다.Embodiments may propose a 3D flash memory in which vertical portions are symmetrical with respect to a horizontal portion in at least one string formed in a U-shape to include horizontal portions and vertical portions of a substrate, and an operation method thereof. .

따라서, 일 실시예들은 비대칭 구조의 스트링이 야기하는 다양한 문제점들을 근본적으로 해결하는 기술을 제안할 수 있다.Accordingly, exemplary embodiments may propose a technique that fundamentally solves various problems caused by a string having an asymmetric structure.

또한, 일 실시예들은 복수의 워드 라인들 중 적어도 하나의 스트링의 수평 부분의 상부에 인접하며 위치하는 워드 라인을 MSL(Middle Signal Line)로 사용함으로써, 부스팅 면적을 감소시켜 비대칭 구조의 스트링이 야기하는 다양한 문제점들을 효과적으로 해결하는 3차원 플래시 메모리 및 그 동작 방법을 제안할 수 있다.In addition, in some embodiments, by using a word line located adjacent to an upper portion of a horizontal portion of at least one string among a plurality of word lines as a middle signal line (MSL), the boosting area is reduced, resulting in a string having an asymmetric structure. It is possible to propose a 3D flash memory and a method of operating the same that effectively solves various problems.

도 1은 기존의 BICs 구조가 적용된 3차원 플래시 메모리를 나타낸 단면도이다.
도 2는 기존의 BICs 구조가 적용된 3차원 플래시 메모리를 나타낸 상면도이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이다.
도 4는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 상면도이다.
도 5는 일 실시예에 따른 3차원 플래시 메모리의 동작 방법을 나타낸 플로우 차트이다.
도 6a 내지 6b는 일 실시예에 따른 MSL을 포함하는 3차원 플래시 메모리를 설명하기 위한 단면도이다.
도 7은 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작 방법을 나타낸 플로우 차트이다.
도 8은 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작 방법을 설명하기 위한 단면도이다.
도 9는 일 실시예에 따른 3차원 플래시 메모리의 소거 동작 방법을 나타낸 플로우 차트이다.
도 10은 일 실시예에 따른 3차원 플래시 메모리의 소거 동작 방법을 설명하기 위한 단면도이다.
도 11은 일 실시예에 따른 3차원 플래시 메모리의 판독 동작 방법을 나타낸 플로우 차트이다.
도 12는 일 실시예에 따른 3차원 플래시 메모리의 판독 동작 방법을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a 3D flash memory to which a conventional BICs structure is applied.
2 is a top view showing a 3D flash memory to which a conventional BICs structure is applied.
3 is a cross-sectional view illustrating a 3D flash memory according to an exemplary embodiment.
4 is a top view showing a 3D flash memory according to an embodiment.
5 is a flowchart illustrating a method of operating a 3D flash memory according to an exemplary embodiment.
6A to 6B are cross-sectional views illustrating a 3D flash memory including an MSL according to an exemplary embodiment.
7 is a flowchart illustrating a method of operating a program of a 3D flash memory according to an exemplary embodiment.
8 is a cross-sectional view illustrating a method of operating a program of a 3D flash memory according to an exemplary embodiment.
9 is a flowchart illustrating a method of erasing a 3D flash memory according to an exemplary embodiment.
10 is a cross-sectional view illustrating a method of erasing a 3D flash memory according to an exemplary embodiment.
11 is a flowchart illustrating a method of reading a 3D flash memory according to an exemplary embodiment.
12 is a cross-sectional view illustrating a method of reading a 3D flash memory according to an exemplary embodiment.

이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the present invention is not limited or limited by the embodiments. In addition, the same reference numerals shown in each drawing denote the same member.

또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, terms used in the present specification are terms used to properly express preferred embodiments of the present invention, which may vary depending on the intention of users or operators, or customs in the field to which the present invention belongs. Accordingly, definitions of these terms should be made based on the contents throughout the present specification.

도 3은 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이고, 도 4는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 상면도이다.3 is a cross-sectional view illustrating a 3D flash memory according to an exemplary embodiment, and FIG. 4 is a top view illustrating a 3D flash memory according to an exemplary embodiment.

도 3 내지 4를 참조하면, 일 실시예에 따른 3차원 플래시 메모리(300)는 적어도 하나의 스트링(310), 복수의 워드 라인들(320) 및 두 개의 비트 라인들(330, 340)을 포함한다. 이하, 두 개의 비트 라인들(330, 340)은 편의 상 도 4에만 도시되어 있으며, 도 3에는 두 개의 비트 라인들(330, 340)과 적어도 하나의 스트링(310)이 연결되는 컨택트 만이 도시된다.3 to 4, a 3D flash memory 300 according to an embodiment includes at least one string 310, a plurality of word lines 320, and two bit lines 330 and 340. do. Hereinafter, the two bit lines 330 and 340 are shown only in FIG. 4 for convenience, and only a contact to which the two bit lines 330 and 340 and at least one string 310 are connected is shown in FIG. .

적어도 하나의 스트링(310)은 기판(미도시)의 상부에 내부가 빈 튜브 형태로 연장 형성되는 전하 저장층(311) 및 전하 저장층(311)의 내부에 채워지는 채널층(312)으로 구성된다. 여기서, 전하 저장층(311)은 복수의 워드 라인들(320)을 통해 인가되는 전압에 의한 전하가 저장되는 구성요소로서, 3차원 플래시 메모리(300)에서 데이터 저장소의 역할을 하며, 일례로 ONO(Oxide-Nitride-Oxide)의 구조로 형성될 수 있다. 채널층(312)은 단결정질의 실리콘 또는 폴리 실리콘으로 형성되며, 전하 저장층(311)과 마찬가지로 내부가 빈 튜브 형태로 형성되어 그 내부에 매립막(미도시)을 더 포함할 수 있다. 이에, 적어도 하나의 스트링(310)은 수직 방향으로 연결되는 복수의 워드 라인들(320) 각각에 대응하는 메모리 셀들을 구성할 수 있다.At least one string 310 is composed of a charge storage layer 311 extending in the form of an empty tube on an upper portion of a substrate (not shown) and a channel layer 312 filled in the charge storage layer 311 do. Here, the charge storage layer 311 is a component that stores electric charge by voltage applied through the plurality of word lines 320, and serves as a data storage in the 3D flash memory 300, for example, ONO It can be formed in the structure of (Oxide-Nitride-Oxide). The channel layer 312 may be formed of monocrystalline silicon or polysilicon, and, like the charge storage layer 311, may be formed in a hollow tube shape to further include a buried film (not shown) therein. Accordingly, at least one string 310 may constitute memory cells corresponding to each of the plurality of word lines 320 connected in the vertical direction.

이 때, 적어도 하나의 스트링(310)은 기판에 대한 수평 부분(313) 및 수직 부분들(314, 315)을 포함하도록 U자 형태로 형성되며, 특히, 수평 부분(313)을 기준으로 수직 부분들(314, 315)이 대칭을 이루는 형상인 것을 특징으로 한다. 이하, 수직 부분들(314, 315)이 수평 부분(313)을 기준으로 대칭이라는 것은, 수평 부분(313)을 기준으로 수직 부분들(314, 315)의 형상 및 굵기가 동일하며 수직 부분들(314, 315) 각각의 말단(314-1, 315-1)이 동일한 높이로 형성되어 있음을 의미한다. 또한, 이하, 수직 부분들(314, 315) 각각의 말단(314-1, 315-1)은 적어도 하나의 스트링(310)의 U자 형태의 양단(314-1, 315-1)을 의미하는 바, 혼용하여 사용하기로 한다.At this time, at least one string 310 is formed in a U-shape to include the horizontal portion 313 and the vertical portions 314 and 315 of the substrate, and in particular, a vertical portion based on the horizontal portion 313 It is characterized in that the shapes 314 and 315 are symmetrical. Hereinafter, that the vertical portions 314 and 315 are symmetric with respect to the horizontal portion 313 means that the vertical portions 314 and 315 have the same shape and thickness with respect to the horizontal portion 313, and the vertical portions ( It means that the ends 314-1 and 315-1 of each of the 314 and 315 are formed at the same height. In addition, hereinafter, the ends 314-1 and 315-1 of each of the vertical portions 314 and 315 are U-shaped ends 314-1 and 315-1 of at least one string 310. Bar, it will be used in combination.

복수의 워드 라인들(320)은 적어도 하나의 스트링(310)의 수직 부분들(314, 315)에 직교하며 연결되도록 W(텅스텐), Ti(티타늄), Ta(탄탈륨), Au(구리) 또는 Au(금)과 같은 도전성 물질로 형성되어, 각각에 대응하는 메모리 셀들로 전압을 인가하여 프로그램 동작 및 소거 동작을 수행할 수 있다. 복수의 워드 라인들(320) 사이에는 복수의 절연층들(미도시)이 개재될 수 있다.The plurality of word lines 320 are W (tungsten), Ti (titanium), Ta (tantalum), Au (copper) orthogonal to and connected to vertical portions 314 and 315 of at least one string 310. It is formed of a conductive material such as Au (gold), and a program operation and an erase operation may be performed by applying a voltage to the memory cells corresponding to each. A plurality of insulating layers (not shown) may be interposed between the plurality of word lines 320.

두 개의 비트 라인들(330, 340)은 적어도 하나의 스트링(310)의 수평 부분(313)과 평행하도록 연장 형성된 채, 적어도 하나의 스트링(310)의 양단(314-1, 315-1)에 연결된다. 여기서, 적어도 하나의 스트링(310)의 양단(314-1, 315-1)이 대칭을 이루어 동일한 높이에 위치됨에 따라, 두 개의 비트 라인들(330, 340)은 동일한 평면 상에 배치될 수 있다. 두 개의 비트 라인들(330, 340)이 동일한 평면 상에 배치된다는 것은 두 개의 비트 라인들(330, 340)이 형성되는 높이가 동일하여 층을 이루지 않음을 의미한다. 예를 들어, 두 개의 비트 라인들(330, 340)은 x축 방향으로 동일한 평면 상에 연장 형성되며 적어도 하나의 스트링(310)의 양단(314-1, 315-1)에 연결될 수 있다.The two bit lines 330 and 340 extend parallel to the horizontal portion 313 of the at least one string 310 and are formed at both ends 314-1 and 315-1 of the at least one string 310. Connected. Here, as both ends 314-1 and 315-1 of the at least one string 310 are symmetrical and positioned at the same height, the two bit lines 330 and 340 may be disposed on the same plane. . The fact that the two bit lines 330 and 340 are disposed on the same plane means that the two bit lines 330 and 340 are formed at the same height and thus do not form a layer. For example, the two bit lines 330 and 340 are formed to extend on the same plane in the x-axis direction and may be connected to both ends 314-1 and 315-1 of at least one string 310.

이 때, 적어도 하나의 스트링(310)의 양단(314-1, 315-1)이 두 개의 비트 라인들(330, 340)과 연결되는 것은, 적어도 하나의 스트링(310)의 양단(314-1, 315-1)에서의 채널층(312)이 두 개의 비트 라인들(330, 340)과 연결되는 것을 의미한다. 따라서, 적어도 하나의 스트링(310)의 양단(314-1, 315-1)에서의 채널층(312)이 동일한 평면 상에 배치되는 두 개의 비트 라인들(330, 340)과 연결되기 위하여, 적어도 하나의 스트링(310)의 양단(314-1, 315-1)의 단면 상 채널층(312)이 형성되는 위치가 서로 어긋나 있을 수 있다. 일례로, 적어도 하나의 스트링(310)의 어느 하나의 수직 부분(314)의 말단(314-1) 단면 상 채널층(312)이 위쪽으로 치우쳐 형성되고, 나머지 수직 부분(315)의 말단(315-1) 단면 상 채널층(312)이 아래쪽으로 치우쳐 형성됨으로써, 적어도 하나의 스트링(310)의 양단(314-1, 315-1)에서의 채널층(312)이 동일한 평면 상에 배치되는 두 개의 비트 라인들(330, 340)과 연결될 수 있다.In this case, when both ends 314-1 and 315-1 of the at least one string 310 are connected to the two bit lines 330 and 340, both ends 314-1 of at least one string 310 It means that the channel layer 312 at 315-1 is connected to the two bit lines 330 and 340. Therefore, in order to connect the channel layer 312 at both ends 314-1 and 315-1 of at least one string 310 to the two bit lines 330 and 340 disposed on the same plane, at least Positions at which the channel layers 312 are formed on cross-sections of both ends 314-1 and 315-1 of one string 310 may be shifted from each other. As an example, the channel layer 312 is formed to be skewed upward on the cross section of the end 314-1 of any one vertical part 314 of the at least one string 310, and the end 315 of the remaining vertical part 315 -1) Since the channel layer 312 is formed skewed downward on the cross section, the channel layers 312 at both ends 314-1 and 315-1 of at least one string 310 are disposed on the same plane. It may be connected to the bit lines 330 and 340.

이러한 두 개의 비트 라인들(330, 340) 각각은 드레인 라인 또는 소스 라인 중 어느 하나로 선택적으로 사용 가능함을 특징으로 한다. 이하, 두 개의 비트 라인들(330, 340) 각각이 드레인 라인 또는 소스 라인 중 어느 하나로 선택적으로 사용 가능하다는 것은, 두 개의 비트 라인들(330, 340) 각각이 경우에 따라 드레인 라인으로 사용되거나 소스 라인으로 사용될 수 있음을 의미한다. 보다 상세하게, 두 개의 비트 라인들(330, 340) 중 어느 하나의 비트 라인(330)은, 나머지 비트 라인(340)이 드레인 라인 또는 소스 라인 중 어느 하나로 사용됨에 응답하여, 드레인 라인 또는 소스 라인 중 나머지 비트 라인(340)이 사용되는 어느 하나를 제외한 나머지 하나로 사용되는 것을 의미한다. 일례로, 제1 비트 라인(330)이 드레인 라인으로 사용되는 경우 제2 비트 라인(340)은 소스 라인으로 사용되게 되며, 제1 비트 라인(330)이 소스 라인으로 사용되는 경우 제2 비트 라인(340)은 드레인 라인으로 사용될 수 있다.Each of the two bit lines 330 and 340 may be selectively used as either a drain line or a source line. Hereinafter, it is understood that each of the two bit lines 330 and 340 can be selectively used as either a drain line or a source line. In some cases, each of the two bit lines 330 and 340 is used as a drain line or a source line. It means that it can be used as a line. More specifically, in response to the remaining bit line 340 being used as either a drain line or a source line, one of the two bit lines 330 and 340 is a drain line or a source line. It means that the remaining bit line 340 is used as the other one except for any one used. For example, when the first bit line 330 is used as a drain line, the second bit line 340 is used as a source line, and when the first bit line 330 is used as a source line, a second bit line 340 can be used as a drain line.

이 때, 두 개의 비트 라인들(330, 340) 각각이 드레인 라인 또는 소스 라인 중 어느 하나로 선택적으로 사용되는 것은, 적어도 하나의 스트링(310)의 양단(314-1, 315-1)에 인가되어야 하는 요구 전압에 기초할 수 있다. 즉, 두 개의 비트 라인들(330, 340) 각각은 3차원 플래시 메모리(300)의 프로그램 동작, 소거 동작 또는 판독 동작이 수행될 때 적어도 하나의 스트링(310)의 양단(314-1, 315-1)에 인가되어야 하는 요구 전압에 기초하여, 드레인 라인 또는 소스 라인 중 어느 하나로 선택적으로 사용될 수 있다. 이에 대한 상세한 설명은 도 5를 참조하여 기재하기로 한다.At this time, each of the two bit lines 330 and 340 is selectively used as either a drain line or a source line, and must be applied to both ends 314-1 and 315-1 of at least one string 310. It can be based on the required voltage. That is, each of the two bit lines 330 and 340 is at both ends 314-1 and 315-of at least one string 310 when a program operation, an erase operation or a read operation of the 3D flash memory 300 is performed. It may be selectively used as either a drain line or a source line based on the required voltage to be applied to 1). A detailed description of this will be described with reference to FIG. 5.

이처럼, 일 실시예에 따른 3차원 플래시 메모리(300)는 수직 부분들(314, 315)이 대칭을 이루는 적어도 하나의 스트링(310)을 포함함으로써, 비대칭 구조의 스트링이 야기하는 다양한 문제점들(판독 동작 시 셀 전류 감소로 인한 인식 마진 취약의 문제, 프로그램 동작 시 부스팅 면적의 증가로 인한 속도 저하의 문제와 비 선택된 워드 라인의 개수 증가로 워드 라인에 인가되는 패스 전압 관련 소모 전력 증가의 문제 및 소거 동작 시 벌크 포텐셜 상승 시간 증가와 홀 주입 시간 증가의 문제)을 근본적으로 해결할 수 있다.As described above, the 3D flash memory 300 according to an exemplary embodiment includes at least one string 310 in which the vertical portions 314 and 315 are symmetrical, and thus various problems caused by the string having an asymmetric structure (reading A problem of weak recognition margin due to a decrease in cell current during operation, a problem of a decrease in speed due to an increase in a boosting area during a program operation, and an increase in power consumption related to the pass voltage applied to the word line due to an increase in the number of unselected word lines and erasure The problem of increasing the bulk potential rise time and increasing the hole injection time during operation) can be fundamentally solved.

또한, 3차원 플래시 메모리(300)는 복수의 워드 라인들(320) 중 적어도 하나의 스트링(310)의 수평 부분(313)의 상부에 인접하며 위치하는 워드 라인을 프로그램 동작, 소거 동작 및 판독 동작을 위한 신호가 인가되는 MSL(Middle Signal Line)로 사용할 수 있다. 이에 대한 상세한 설명은 도 6a를 참조하여 기재하기로 한다.In addition, the 3D flash memory 300 performs a program operation, an erase operation, and a read operation of a word line located adjacent to an upper portion of the horizontal portion 313 of at least one string 310 of the plurality of word lines 320. It can be used as MSL (Middle Signal Line) to which the signal for is applied. A detailed description thereof will be described with reference to FIG. 6A.

도 5는 일 실시예에 따른 3차원 플래시 메모리의 동작 방법을 나타낸 플로우 차트이다.5 is a flowchart illustrating a method of operating a 3D flash memory according to an exemplary embodiment.

도 5를 참조하면, 일 실시예에 따른 3차원 플래시 메모리는 단계(S510)에서, 프로그램 동작, 소거 동작 또는 판독 동작 중 어느 동작이 수행될 지에 따라 적어도 하나의 스트링의 양단에 인가되어야 하는 요구 전압에 기초하여, 두 개의 비트 라인들 각각이 드레인 라인 또는 소스 라인 중 어느 하나로 사용될 지 결정한다.5, in the 3D flash memory according to an embodiment, in step S510, a required voltage to be applied to both ends of at least one string according to which of a program operation, an erase operation, or a read operation is to be performed. On the basis of, it is determined whether each of the two bit lines will be used as either a drain line or a source line.

예를 들어, 3차원 플래시 메모리가 프로그램 동작을 수행하기 위해서 적어도 하나의 스트링의 양단에 인가되어야 하는 요구 전압이 접지 전압과 전원 전압이어야 하므로, 3차원 플래시 메모리는 적어도 하나의 스트링의 양단에 연결되는 두 개의 비트 라인들 중 어느 하나의 비트 라인을 접지 전압이 인가될 소스 라인으로 사용할 것으로 결정하고, 나머지 비트 라인을 전원 전압이 인가될 나머지 드레인 라인으로 사용할 것으로 결정할 수 있다.For example, in order for a 3D flash memory to perform a program operation, the required voltage that must be applied to both ends of at least one string must be a ground voltage and a power supply voltage, so the 3D flash memory is connected to both ends of at least one string. One of the two bit lines may be determined to be used as a source line to which a ground voltage is applied, and the remaining bit line may be determined to be used as a remaining drain line to which a power voltage is applied.

그 후, 3차원 플래시 메모리는 단계(S520)에서, 두 개의 비트 라인들 각각이 드레인 라인 또는 소스 라인 중 어느 하나로 사용될 지 결정된 결과에 기초하여, 두 개의 비트 라인들을 통해 적어도 하나의 스트링의 양단에 전압을 인가한다.Thereafter, the 3D flash memory is applied to both ends of the at least one string through the two bit lines based on a result of determining whether each of the two bit lines is to be used as either a drain line or a source line in step S520. Apply voltage.

이처럼 일 실시예에 따른 3차원 플래시 메모리는 대칭 구조의 적어도 하나의 스트링에 대한 프로그램 동작, 소거 동작 또는 판독 동작을 제어함에 있어, 두 개의 비트 라인들 각각을 드레인 라인 또는 소스 라인 중 어느 하나로 선택적으로 사용함으로써, 비대칭 구조의 스트링이 야기하는 다양한 문제점들을 근본적으로 해결하는 가운데, 집적화를 도모하고 동작 효율을 향상시킬 수 있다.As described above, in the 3D flash memory according to an exemplary embodiment, in controlling a program operation, an erase operation, or a read operation for at least one string having a symmetric structure, each of the two bit lines is selectively selected as either a drain line or a source line. By using it, while fundamentally solving various problems caused by the string having an asymmetric structure, integration can be achieved and operation efficiency can be improved.

도 6a 내지 6b는 일 실시예에 따른 MSL을 포함하는 3차원 플래시 메모리를 설명하기 위한 단면도이다.6A to 6B are cross-sectional views illustrating a 3D flash memory including an MSL according to an exemplary embodiment.

도 6a 내지 6b를 참조하면, 3차원 플래시 메모리(600)는 도 3내지 4를 참조하여 설명된 3차원 플래시 메모리와 동일한 구조를 갖는다. 예컨대, 3차원 플래시 메모리(600)에 포함되는 적어도 하나의 스트링(610)은 도 3 내지 4를 참조하여 설명된 3차원 플래시 메모리의 적어도 하나의 스트링과 동일하게, 수직 부분들(611, 612)이 수평 부분(613)을 기준으로 대칭을 이룰 수 있다.6A to 6B, the 3D flash memory 600 has the same structure as the 3D flash memory described with reference to FIGS. 3 to 4. For example, at least one string 610 included in the 3D flash memory 600 is the same as at least one string of the 3D flash memory described with reference to FIGS. 3 to 4, and the vertical portions 611 and 612 Symmetry can be achieved with respect to this horizontal portion 613.

다만, 3차원 플래시 메모리(600)는 도 3 내지 4를 참조하여 설명된 3차원 플래시 메모리와 달리, 복수의 워드 라인들(620) 중 수평 부분(613)의 상부에 인접하며 위치하는 워드 라인(621)이 프로그램 동작, 소거 동작 및 판독 동작을 위한 신호가 인가되는 MSL(Middle Signal Line)로 사용되는 특징을 갖는다.However, unlike the 3D flash memory described with reference to FIGS. 3 to 4, the 3D flash memory 600 is adjacent to and positioned above the horizontal portion 613 among the plurality of word lines 620. 621) is used as a middle signal line (MSL) to which signals for program operation, erase operation and read operation are applied.

여기서, U자 형태의 적어도 하나의 스트링(610)을 포함하는 3차원 플래시 메모리(600)는 기능적 측면에서 도 6b와 같은 수직 형태의 적어도 하나의 스트링(631)을 포함하는 3차원 플래시 메모리(630)와 동일하게 치부될 수 있다. 이러한 경우, 복수의 워드 라인들(620) 중 수평 부분(613)의 상부에 인접하며 위치하는 워드 라인(621)은 3차원 플래시 메모리(630)의 스트링 상 중간 영역에 위치하게 되므로, 이하, 복수의 워드 라인들(620) 중 수평 부분(613)의 상부에 인접하며 위치하는 워드 라인(621)을 MSL로 명명하며, 복수의 워드 라인들(620) 중 수평 부분(613)의 상부에 인접하며 위치하는 워드 라인(621)을 MSL(621)로 혼용하여 기재하기로 한다.Here, the 3D flash memory 600 including at least one U-shaped string 610 is a 3D flash memory 630 including at least one vertical string 631 as shown in FIG. 6B in terms of functionality. ) Can be the same. In this case, the word line 621 adjacent to and positioned above the horizontal portion 613 among the plurality of word lines 620 is positioned in the middle area on the string of the 3D flash memory 630, and thus, a plurality of The word line 621 adjacent to the upper portion of the horizontal portion 613 of the word lines 620 of is named MSL, and is adjacent to the upper portion of the horizontal portion 613 of the plurality of word lines 620 The positioned word line 621 will be mixed and described as the MSL 621.

이 때, MSL(621)은 적어도 하나의 스트링(610)의 수직 부분들(611, 612) 중 어느 하나의 수직 부분(611)을 공핍(Depletion)시켜 나머지 수직 부분(612) 상 특정 메모리 셀에 대한 프로그램 동작이 수행되도록 하고, 적어도 하나의 스트링(610)의 수직 부분들(611, 612) 모두에 홀을 주입하여 적어도 하나의 스트링(610)에 대한 소거 동작이 수행되도록 하는 기능을 담당할 수 있다.In this case, the MSL 621 depletes any one of the vertical portions 611 and 612 of the at least one string 610 to a specific memory cell on the remaining vertical portion 612. A program operation for at least one string 610 is performed, and holes are injected into all of the vertical portions 611 and 612 of at least one string 610 to perform an erase operation for at least one string 610. have.

예를 들어, 3차원 플래시 메모리(600)는 어느 하나의 수직 부분(611)의 말단에 접지 전압을 인가하고 나머지 수직 부분(612)의 말단에 전원 전압을 인가하며 MSL(621)에 어느 하나의 수직 부분(611)을 공핍시키는 차단 전압을 인가하여, 나머지 수직 부분(612) 상 특정 메모리 셀에 대한 프로그램 동작을 수행할 수 있다.For example, in the 3D flash memory 600, a ground voltage is applied to an end of any one vertical part 611, a power voltage is applied to the end of the remaining vertical part 612, and any one of the MSL 621 A blocking voltage depleting the vertical portion 611 may be applied to perform a program operation for a specific memory cell on the remaining vertical portion 612.

다른 예를 들면, 3차원 플래시 메모리(600)는, MSL(621)에 MSL(621)을 오프 상태로 유지하는 차단 전압을 인가하거나 MSL(621)을 플로팅시킨 뒤, 수직 부분들(611, 612)의 양단에 소거 전압을 인가하여 수직 부분들(611, 612) 모두에 홀을 주입함으로써, 적어도 하나의 스트링(610)에 대한 소거 동작을 수행할 수 있다.For another example, the 3D flash memory 600 applies a cut-off voltage to keep the MSL 621 in the off state or floats the MSL 621 to the MSL 621, and then the vertical portions 611 and 612 By applying an erase voltage to both ends of) and injecting a hole into all of the vertical portions 611 and 612, an erase operation for at least one string 610 may be performed.

또 다른 예를 들면, 3차원 플래시 메모리(600)는, 적어도 하나의 스트링(610)의 수직 부분들(611, 612) 중 판독 대상이 되는 특정 메모리 셀이 위치하는 어느 하나의 수직 부분의 말단에 판독 전압을 인가하고 나머지 수직 부분의 말단에 접지 전압을 인가하며 MSL(621)을 플로팅시켜, 특정 메모리 셀에 대한 판독 동작을 수행할 수 있다.As another example, the 3D flash memory 600 is located at an end of any one vertical portion in which a specific memory cell to be read is located among the vertical portions 611 and 612 of at least one string 610. By applying a read voltage, applying a ground voltage to the end of the remaining vertical portion, and floating the MSL 621, a read operation for a specific memory cell can be performed.

3차원 플래시 메모리(600)의 프로그램 동작, 소거 동작 및 판독 동작에 대한 상세한 설명은 도 7 내지 12를 참조하여 기재하기로 한다.A detailed description of a program operation, an erase operation, and a read operation of the 3D flash memory 600 will be described with reference to FIGS. 7 to 12.

이처럼 일 실시예에 따른 3차원 플래시 메모리(600)는 복수의 워드 라인들(620) 중 수평 부분(613)의 상부에 인접하며 위치하는 워드 라인(621)을 프로그램 동작, 소거 동작 및 판독 동작을 위한 신호가 인가되는 MSL로 사용함으로써, 기존의 3차원 플래시 메모리에서 부스팅되는 면적을 현저히 감소시켜 프로그램 동작 시 속도를 향상시키고 비 선택된 워드 라인에 인가되는 패스 전압과 관련된 소모 전력을 감소시키며, 소거 동작 시 벌크 포텐셜 상승 시간 및 홀 주입 시간을 감소시킬 수 있다. 또한, 판독 동작 시 셀 전류 감소로 인한 인식 마진 취약의 문제가 해결될 수 있다.As described above, the 3D flash memory 600 according to an exemplary embodiment performs a program operation, an erase operation, and a read operation on the word line 621 located adjacent to the upper portion of the horizontal portion 613 among the plurality of word lines 620. By using the MSL to which the signal is applied, the boosted area in the existing 3D flash memory is significantly reduced to improve the speed during program operation, reduce power consumption related to the pass voltage applied to the unselected word line, and erase operation. It is possible to reduce the bulk potential rise time and hole injection time. In addition, a problem of weak recognition margins due to a decrease in cell current during a read operation can be solved.

이상, MSL로 복수의 워드 라인들(620) 중 수평 부분(613)의 상부에 인접하며 위치하는 어느 하나의 워드 라인(621)이 사용되는 경우가 설명되었으나, 이에 제한되거나 한정되지 않고 복수의 워드 라인들(620) 중 임의의 위치에 배치되는 워드 라인이 사용될 수 있으며, 복수 개의 워드 라인이 사용될 수도 있다. 이러한 경우는 전술된 구조 및 후술되는 동작 방법이 그대로 응용되어 적용될 수 있다.In the above, the case where any one word line 621 adjacent to and positioned above the horizontal portion 613 among the plurality of word lines 620 is used as the MSL, but is not limited thereto or is not limited thereto. A word line disposed at any position among the lines 620 may be used, and a plurality of word lines may be used. In this case, the above-described structure and an operation method described later may be applied as it is.

도 7은 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작 방법을 나타낸 플로우 차트이고, 도 8은 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작 방법을 설명하기 위한 단면도이다.7 is a flowchart illustrating a method of operating a program of a 3D flash memory according to an exemplary embodiment, and FIG. 8 is a cross-sectional view illustrating a method of operating a program of a 3D flash memory according to an exemplary embodiment.

도 7 내지 8을 참조하면, 일 실시예에 따른 3차원 플래시 메모리는 단계(S710)에서, 적어도 하나의 스트링(810)을 구성하는 수직 부분들(811, 812) 중 어느 하나의 수직 부분(811)의 말단에 접지 전압을 인가하고 나머지 수직 부분(812)의 말단에 전원 전압을 인가한다. 이 때, 전원 전압이 인가되는 나머지 수직 부분(812)은 프로그래밍 동작의 대상이 되는 특정 메모리 셀이 위치하는 스트링일 수 있다.7 to 8, in the 3D flash memory according to an embodiment, in step S710, any one of the vertical portions 811 and 812 constituting the at least one string 810 is a vertical portion 811 A ground voltage is applied to the end of) and a power voltage is applied to the end of the remaining vertical portion 812. In this case, the remaining vertical portion 812 to which the power voltage is applied may be a string in which a specific memory cell to be subjected to a programming operation is located.

그 후, 3차원 플래시 메모리는 단계(S720)에서, MSL(820)에 어느 하나의 수직 부분(811)을 공핍시키는 차단 전압을 인가하여, 나머지 수직 부분(812) 상 특정 메모리 셀에 대한 프로그램 동작을 수행한다.Thereafter, in step S720, the 3D flash memory applies a blocking voltage to deplete any one of the vertical portions 811 to the MSL 820 to perform a program operation for a specific memory cell on the remaining vertical portion 812. Perform.

예를 들어, 3차원 플래시 메모리는 단계(S710)에서 어느 하나의 수직 부분(811)의 말단에 연결되는 비트 라인에 접지 전압인 0V를 인가하고, 나머지 수직 부분(812)의 말단에 연결되는 비트 라인에 전원 전압인 Vcc(일례로, 20V)를 인가하는 동시에, 단계(S720)에서 MSL(820)에 차단 전압을 인가하여 오프(Off)시킴으로써, 나머지 수직 부분(812)만을 부스팅시켜 프로그래밍 동작을 수행할 수 있다.For example, in the 3D flash memory, a ground voltage of 0V is applied to a bit line connected to an end of any one vertical part 811 in step S710, and a bit connected to the end of the remaining vertical part 812 By applying a power supply voltage Vcc (for example, 20V) to the line, and applying a cutoff voltage to the MSL 820 in step S720 to turn off, the programming operation is performed by boosting only the remaining vertical portion 812. Can be done.

이처럼 3차원 플래시 메모리는 수직 부분들(811, 812) 중 하나의 수직 부분(812)만을 부스팅시켜 프로그래밍 동작을 수행하기 때문에, 프로그램 동작 속도를 향상시킬 수 있으며, 비 선택된 워드 라인에 인가되는 패스 전압과 관련된 소모 전력을 감소시킬 수 있다.As described above, since the 3D flash memory performs a programming operation by boosting only one of the vertical portions 811 and 812, the program operation speed can be improved, and the pass voltage applied to the unselected word line It is possible to reduce the power consumption associated with.

또한, 단계(S720)에서 3차원 플래시 메모리는, 복수의 워드라인들 중 특정 메모리 셀에 대응하는 워드 라인을 제외한 나머지 워드 라인들에 패스 전압을 인가하고, 특정 메모리 셀에 대응하는 워드 라인에 프로그램 전압을 인가함으로써, 특정 메모리 셀에 대한 프로그램 동작을 수행할 수 있다. 이와 같이 프로그램 과정에서 워드 라인들에 전압이 인가되는 동작은 기존의 3차원 플래시 메모리의 동작과 동일하므로 이에 대한 상세한 설명은 생략하기로 한다. 마찬가지로, 후술되는 소거 동작 및 판독 동작 시 워드 라인들에 전압이 인가되는 각각의 동작 역시 기존의 3차원 플래시 메모리의 동작과 동일하므로 이에 대한 상세한 설명도 생략하기로 한다.In addition, in step S720, the 3D flash memory applies a pass voltage to the word lines other than the word line corresponding to the specific memory cell among the plurality of word lines, and program the word line corresponding to the specific memory cell. By applying a voltage, a program operation for a specific memory cell can be performed. In this way, since the operation of applying voltage to the word lines during the programming process is the same as that of the conventional 3D flash memory, a detailed description thereof will be omitted. Similarly, since each operation of applying voltage to word lines during an erase operation and a read operation to be described later is also the same as the operation of a conventional 3D flash memory, a detailed description thereof will be omitted.

도 9는 일 실시예에 따른 3차원 플래시 메모리의 소거 동작 방법을 나타낸 플로우 차트이고, 도 10은 일 실시예에 따른 3차원 플래시 메모리의 소거 동작 방법을 설명하기 위한 단면도이다.FIG. 9 is a flowchart illustrating a method of erasing a 3D flash memory according to an exemplary embodiment, and FIG. 10 is a cross-sectional view illustrating a method of erasing a 3D flash memory according to an exemplary embodiment.

도 9 내지 10을 참조하면, 일 실시예에 따른 3차원 플래시 메모리는 단계(S910)에서, MSL(1010)에 MSL(1010)을 오프 상태로 유지하는 차단 전압을 인가하거나 MSL(1010)을 플로팅시킨다.9 to 10, in the 3D flash memory according to an embodiment, in step S910, a cutoff voltage for maintaining the MSL 1010 in an off state is applied to the MSL 1010 or the MSL 1010 is floated. Let it.

그 후, 3차원 플래시 메모리는 단계(S920)에서, 적어도 하나의 스트링(1020)을 구성하는 수직 부분들(1021, 1022)의 양단에 소거 전압을 인가하여 수직 부분들(1021, 1022) 모두에 홀을 주입함으로써, 적어도 하나의 스트링(1020)에 대한 소거 동작을 수행한다.Thereafter, in step S920, the 3D flash memory applies an erase voltage to both ends of the vertical portions 1021 and 1022 constituting the at least one string 1020 to apply an erase voltage to all of the vertical portions 1021 and 1022. By injecting a hole, an erase operation is performed on at least one string 1020.

예를 들어, 3차원 플래시 메모리는 단계(S910)에서 MSL(1010)을 오프 상태로 유지하는 차단 전압을 인가하는 가운데, 단계(S920)에서 수직 부분들(1021, 1022)에 각각 연결되는 두 개의 비트 라인들에 소거 전압인 20V를 인가하여 수직 부분들(1021, 1022) 모두에 동시에 홀을 주입함으로써, 적어도 하나의 스트링(1020)에 대한 소거 동작을 수행할 수 있다.For example, in step S910, the 3D flash memory applies a cut-off voltage to keep the MSL 1010 in an off state, while in step S920, two vertical portions 1021 and 1022 are respectively connected. An erase operation for at least one string 1020 may be performed by simultaneously injecting holes into all of the vertical portions 1021 and 1022 by applying an erase voltage of 20V to the bit lines.

이처럼 3차원 플래시 메모리는 적어도 하나의 스트링(1020)의 전체 길이 중 각각 절반 길이에 해당되는 수직 부분들(1021, 1022)에 동시에 홀을 주입하여 소거 동작을 수행하기 때문에, 수직 부분들(1021, 1022) 중 어느 하나에 홀을 주입하여 스트링 전체에 걸쳐 홀이 주입 완료될 때까지 소거 동작을 수행하는 기존 소거 기술에 비해 벌크 포텐셜 상승 시간 및 홀 주입 시간을 절반 수준으로 감소시킬 수 있다.As described above, since the 3D flash memory simultaneously injects holes into the vertical portions 1021 and 1022 corresponding to half of the total length of the at least one string 1020 to perform an erase operation, the vertical portions 1021, 1022), the bulk potential rise time and the hole injection time can be reduced by half compared to the existing erasing technology in which a hole is injected into any one of the strings and the erase operation is performed until the hole is completely injected.

도 11은 일 실시예에 따른 3차원 플래시 메모리의 판독 동작 방법을 나타낸 플로우 차트이고, 도 12는 일 실시예에 따른 3차원 플래시 메모리의 판독 동작 방법을 설명하기 위한 단면도이다.11 is a flow chart illustrating a method of reading a 3D flash memory according to an exemplary embodiment, and FIG. 12 is a cross-sectional view illustrating a method of reading a 3D flash memory according to an exemplary embodiment.

도 11 내지 12를 참조하면, 일 실시예에 따른 3차원 플래시 메모리는 단계(S1110)에서, 적어도 하나의 스트링(1210)의 수직 부분들(1211, 1212) 중 판독 대상이 되는 특정 메모리 셀이 위치하는 어느 하나의 수직 부분(1212)의 말단에 판독 전압을 인가하고 나머지 수직 부분(1211)의 말단에 접지 전압을 인가한다.11 to 12, in the 3D flash memory according to an embodiment, in step S1110, a specific memory cell to be read is located among vertical portions 1211 and 1212 of at least one string 1210. A read voltage is applied to the end of one vertical portion 1212 and a ground voltage is applied to the end of the remaining vertical portion 1211.

그 후, 3차원 플래시 메모리는 MSL(1220)을 플로팅시켜, 특정 메모리 셀에 대한 판독 동작을 수행한다.Thereafter, the 3D flash memory floats the MSL 1220 to perform a read operation for a specific memory cell.

예를 들어, 3차원 플래시 메모리는 단계(S1110)에서 특정 메모리 셀이 위치하는 어느 하나의 수직 부분(1212)에 연결되는 비트 라인에 판독 전압인 1V를 인가하고, 나머지 수직 부분(1211)의 말단에 연결되는 비트 라인에 접지 전압인 0V를 인가하는 동시에, 단계(S1120)에서 MSL(1220)을 플로팅시켜 온(On) 상태로 유지하여 특정 메모리 셀에 대한 판독 동작을 수행할 수 있다.For example, in the 3D flash memory, in step S1110, a read voltage of 1V is applied to a bit line connected to any one vertical portion 1212 where a specific memory cell is located, and the end of the remaining vertical portion 1211 A read operation for a specific memory cell may be performed by applying 0V, which is a ground voltage, to the bit line connected to and simultaneously floating the MSL 1220 in step S1120 and maintaining the ON state.

이처럼 3차원 플래시 메모리는 수직 부분들(1211, 1222) 중 하나의 수직 부분(1212)에 대해 우선적으로 판독 동작을 수행하기 때문에, 판독 동작을 향상시킬 수 있고, 셀 전류 감소로 인한 인식 마진 취약의 문제를 해결할 수 있으며, 전극 방향에 따른 오류를 최소화할 수 있다.As described above, since the 3D flash memory preferentially performs a read operation on one of the vertical portions 1211 and 1222, the read operation can be improved, and the recognition margin is weak due to a decrease in cell current. Problems can be solved, and errors according to electrode directions can be minimized.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described by the limited embodiments and the drawings, various modifications and variations are possible from the above description to those of ordinary skill in the art. For example, the described techniques are performed in a different order from the described method, and/or components such as a system, structure, device, circuit, etc. described are combined or combined in a form different from the described method, or other components Alternatively, even if substituted or substituted by an equivalent, an appropriate result can be achieved.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and claims and equivalents fall within the scope of the claims to be described later.

Claims (15)

기판에 대한 수평 부분 및 수직 부분들을 포함하도록 U자 형태로 형성된 채, 내부가 빈 튜브 형태로 연장 형성되는 전하 저장층 및 상기 전하 저장층의 내부에 채워지는 채널층으로 구성되는 적어도 하나의 스트링;
상기 적어도 하나의 스트링의 수직 부분들에 직교하며 연결되는 복수의 워드 라인들; 및
상기 적어도 하나의 스트링의 수평 부분과 평행하도록 연장 형성된 채, 상기 적어도 하나의 스트링의 양단에 연결되는 두 개의 비트 라인들
을 포함하고,
상기 적어도 하나의 스트링은,
상기 수평 부분을 기준으로 상기 수직 부분들이 대칭을 이루는 것을 특징으로 하는 3차원 플래시 메모리.At least one string formed in a U-shape to include horizontal and vertical portions of the substrate, including a charge storage layer extending in an empty tube shape and a channel layer filled in the charge storage layer;
A plurality of word lines orthogonal to and connected to vertical portions of the at least one string; And
Two bit lines extending parallel to the horizontal portion of the at least one string and connected to both ends of the at least one string
Including,
The at least one string,
3D flash memory, wherein the vertical portions are symmetrical with respect to the horizontal portion. 삭제delete 제1항에 있어서,
상기 두 개의 비트 라인들 각각은,
드레인 라인 또는 소스 라인 중 어느 하나로 선택적으로 사용 가능한 것을 특징으로 하는 3차원 플래시 메모리.The method of claim 1,
Each of the two bit lines,
3D flash memory, characterized in that it can be selectively used as either a drain line or a source line. 제3항에 있어서,
상기 두 개의 비트 라인들 중 어느 하나의 비트 라인은,
상기 두 개의 비트 라인들 중 상기 어느 하나의 비트 라인을 제외한 나머지 비트 라인이 상기 드레인 라인 또는 상기 소스 라인 중 어느 하나로 사용됨에 응답하여, 상기 드레인 라인 또는 상기 소스 라인 중 상기 나머지 비트 라인이 사용되는 어느 하나를 제외한 나머지 하나로 사용되는 것을 특징으로 하는 3차원 플래시 메모리.The method of claim 3,
Any one of the two bit lines,
In response to being used as one of the drain line or the source line, the remaining bit line other than the one of the two bit lines is used, any one of the drain line or the source line is used. 3D flash memory, characterized in that used as one other than one. 제3항에 있어서,
상기 두 개의 비트 라인들 각각은,
상기 3차원 플래시 메모리의 프로그램 동작, 소거 동작 또는 판독 동작이 수행될 때 상기 적어도 하나의 스트링의 양단에 인가되어야 하는 요구 전압에 기초하여, 상기 드레인 라인 또는 상기 소스 라인 중 어느 하나로 선택적으로 사용되는 것을 특징으로 하는 3차원 플래시 메모리.The method of claim 3,
Each of the two bit lines,
When a program operation, an erase operation, or a read operation of the 3D flash memory is performed, based on a required voltage to be applied to both ends of the at least one string, one of the drain line or the source line is selectively used. 3D flash memory characterized by. 제1항에 있어서,
상기 두 개의 비트 라인들은,
상기 적어도 하나의 스트링의 양단이 동일한 높이에 위치됨에 따라, 동일한 평면 상에 배치되는 것을 특징으로 하는 3차원 플래시 메모리.The method of claim 1,
The two bit lines,
3D flash memory, characterized in that as both ends of the at least one string are located at the same height, they are disposed on the same plane. 제6항에 있어서,
상기 적어도 하나의 스트링의 양단의 단면 상 상기 채널층이 형성되는 위치는,
상기 적어도 하나의 스트링의 양단에서의 채널층이 상기 동일한 평면 상에 배치되는 상기 두 개의 비트 라인들과 연결되도록 서로 어긋나 있는 것을 특징으로 하는 3차원 플래시 메모리.The method of claim 6,
A location where the channel layer is formed on cross-sections of both ends of the at least one string,
The three-dimensional flash memory, wherein the channel layers at both ends of the at least one string are shifted from each other so as to be connected to the two bit lines disposed on the same plane. 제1항에 있어서,
상기 복수의 워드 라인들 중 상기 적어도 하나의 스트링의 수평 부분의 상부에 인접하며 위치하는 워드 라인은,
상기 적어도 하나의 스트링의 수직 부분들 중 어느 하나의 수직 부분을 공핍(Depletion)시켜 나머지 수직 부분 상 특정 메모리 셀에 대한 프로그램 동작이 수행되도록 하고, 상기 적어도 하나의 스트링의 수직 부분들 모두에 홀을 주입하여 상기 적어도 하나의 스트링에 대한 소거 동작이 수행되도록 하는 MSL(Middle Signal Lin)으로 사용되는 것을 특징으로 하는 3차원 플래시 메모리.The method of claim 1,
A word line adjacent to and positioned above a horizontal portion of the at least one string among the plurality of word lines,
One of the vertical portions of the at least one string is depleted so that a program operation is performed for a specific memory cell on the remaining vertical portion, and holes are formed in all of the vertical portions of the at least one string. 3D flash memory, characterized in that used as MSL (Middle Signal Lin) for performing an erase operation on the at least one string by injection. 제8항에 있어서,
상기 3차원 플래시 메모리는,
상기 어느 하나의 수직 부분의 말단에 접지 전압을 인가하고 상기 나머지 수직 부분의 말단에 전원 전압을 인가하며 상기 MSL에 상기 어느 하나의 수직 부분을 공핍시키는 차단 전압을 인가하여, 상기 나머지 수직 부분 상 상기 특정 메모리 셀에 대한 프로그램 동작을 수행하는 것을 특징으로 하는 3차원 플래시 메모리.The method of claim 8,
The three-dimensional flash memory,
A ground voltage is applied to an end of any one vertical part, a power supply voltage is applied to an end of the remaining vertical part, and a blocking voltage depleting any one vertical part is applied to the MSL, 3D flash memory, characterized in that performing a program operation for a specific memory cell. 제8항에 있어서,
상기 3차원 플래시 메모리는,
상기 MSL에 상기 MSL을 오프 상태로 유지하는 차단 전압을 인가하거나 상기 MSL을 플로팅시킨 뒤 상기 수직 부분들의 양단에 소거 전압을 인가하여 상기 수직 부분들 모두에 홀을 주입함으로써, 상기 적어도 하나의 스트링에 대한 소거 동작을 수행하는 것을 특징으로 하는 3차원 플래시 메모리.The method of claim 8,
The three-dimensional flash memory,
By applying a blocking voltage for maintaining the MSL in an off state to the MSL or by applying an erase voltage to both ends of the vertical portions after floating the MSL to inject holes into all of the vertical portions, the at least one string 3D flash memory, characterized in that performing an erase operation for. 제8항에 있어서,
상기 3차원 플래시 메모리는,
상기 적어도 하나의 스트링의 수직 부분들 중 판독 대상이 되는 특정 메모리 셀이 위치하는 어느 하나의 수직 부분의 말단에 판독 전압을 인가하고 나머지 수직 부분의 말단에 접지 전압을 인가하며 상기 MSL을 플로팅시켜, 상기 특정 메모리 셀에 대한 판독 동작을 수행하는 것을 특징으로 하는 3차원 플래시 메모리.The method of claim 8,
The three-dimensional flash memory,
A read voltage is applied to an end of any one vertical part in which a specific memory cell to be read is located among vertical parts of the at least one string, a ground voltage is applied to the end of the remaining vertical part, and the MSL is floated, 3D flash memory, characterized in that to perform a read operation on the specific memory cell. 기판에 대한 수평 부분 및 수직 부분들을 포함하도록 U자 형태로 형성된 채, 내부가 빈 튜브 형태로 연장 형성되는 전하 저장층 및 상기 전하 저장층의 내부에 채워지는 채널층으로 구성되는 적어도 하나의 스트링; 상기 적어도 하나의 스트링의 수직 부분들에 직교하며 연결되는 복수의 워드 라인들; 및 상기 적어도 하나의 스트링의 수평 부분과 평행하도록 연장 형성된 채, 상기 적어도 하나의 스트링의 양단에 연결되는 두 개의 비트 라인들을 포함하는 3차원 플래시 메모리의 동작 방법에 있어서,
상기 3차원 플래시 메모리가 프로그램 동작, 소거 동작 또는 판독 동작 중 어느 동작을 수행할 지에 따라 상기 적어도 하나의 스트링의 양단에 인가되어야 하는 요구 전압에 기초하여, 상기 두 개의 비트 라인들 각각이 드레인 라인 또는 소스 라인 중 어느 하나로 사용될 지 결정하는 단계; 및
상기 결정 결과에 기초하여 상기 두 개의 비트 라인들을 통해 상기 적어도 하나의 스트링의 양단에 전압을 인가하는 단계
를 포함하는 3차원 플래시 메모리의 동작 방법.At least one string formed in a U-shape to include horizontal and vertical portions of the substrate, including a charge storage layer extending in an empty tube shape and a channel layer filled in the charge storage layer; A plurality of word lines orthogonal to and connected to vertical portions of the at least one string; And two bit lines extending parallel to the horizontal portion of the at least one string and connected to both ends of the at least one string, the method comprising:
Based on a required voltage to be applied to both ends of the at least one string according to whether the 3D flash memory performs a program operation, an erase operation, or a read operation, each of the two bit lines is a drain line or Determining which one of the source lines to be used; And
Applying a voltage across the at least one string through the two bit lines based on the determination result
Operating method of a 3D flash memory comprising a. 기판에 대한 수평 부분 및 수직 부분들을 포함하도록 U자 형태로 형성된 채, 내부가 빈 튜브 형태로 연장 형성되는 전하 저장층 및 상기 전하 저장층의 내부에 채워지는 채널층으로 구성되는 적어도 하나의 스트링; 상기 적어도 하나의 스트링의 수직 부분들에 직교하며 연결되는 복수의 워드 라인들-상기 복수의 워드 라인들 중 상기 적어도 하나의 스트링의 수평 부분의 상부에 인접하며 위치하는 워드 라인은, 프로그램 동작과 관련된 신호가 인가되는 MSL(Middle Signal Lin)으로 사용됨-; 및 상기 적어도 하나의 스트링의 수평 부분과 평행하도록 연장 형성된 채, 상기 적어도 하나의 스트링의 양단에 연결되는 두 개의 비트 라인들을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법에 있어서,
상기 적어도 하나의 스트링의 수직 부분들 중 어느 하나의 수직 부분의 말단에 접지 전압을 인가하고 나머지 수직 부분-상기 나머지 수직 부분에는 프로그램 대상이 되는 특정 메모리 셀이 위치함-의 말단에 전원 전압을 인가하는 단계; 및
상기 MSL에 상기 어느 하나의 수직 부분을 공핍시키는 차단 전압을 인가하여, 상기 나머지 수직 부분 상 상기 특정 메모리 셀에 대한 프로그램 동작을 수행하는 단계
를 포함하는 3차원 플래시 메모리의 프로그램 동작 방법.At least one string formed in a U-shape to include horizontal and vertical portions of the substrate, including a charge storage layer extending in an empty tube shape and a channel layer filled in the charge storage layer; A plurality of word lines orthogonal to and connected to vertical portions of the at least one string-a word line adjacent to and positioned above a horizontal portion of the at least one string among the plurality of word lines is associated with a program operation. Used as MSL (Middle Signal Lin) to which signals are applied-; And two bit lines extending parallel to the horizontal portion of the at least one string and connected to both ends of the at least one string, the method comprising:
A ground voltage is applied to an end of any one of the vertical parts of the at least one string, and a power voltage is applied to the end of the remaining vertical part-a specific memory cell to be programmed is located in the remaining vertical part. Step to do; And
Applying a blocking voltage depleting the one vertical portion to the MSL to perform a program operation for the specific memory cell on the remaining vertical portion
A method of operating a program of a 3D flash memory comprising a. 기판에 대한 수평 부분 및 수직 부분들을 포함하도록 U자 형태로 형성된 채, 내부가 빈 튜브 형태로 연장 형성되는 전하 저장층 및 상기 전하 저장층의 내부에 채워지는 채널층으로 구성되는 적어도 하나의 스트링; 상기 적어도 하나의 스트링의 수직 부분들에 직교하며 연결되는 복수의 워드 라인들-상기 복수의 워드 라인들 중 상기 적어도 하나의 스트링의 수평 부분의 상부에 인접하며 위치하는 워드 라인은, 소거 동작과 관련된 신호가 인가되는 MSL(Middle Signal Lin)으로 사용됨-; 및 상기 적어도 하나의 스트링의 수평 부분과 평행하도록 연장 형성된 채, 상기 적어도 하나의 스트링의 양단에 연결되는 두 개의 비트 라인들을 포함하는 3차원 플래시 메모리의 소거 동작 방법에 있어서,
상기 MSL에 상기 MSL을 오프 상태로 유지하는 차단 전압을 인가하거나 상기 MSL을 플로팅시키는 단계; 및
상기 수직 부분들의 양단에 소거 전압을 인가하여 상기 수직 부분들 모두에 홀을 주입함으로써, 상기 적어도 하나의 스트링에 대한 소거 동작을 수행하는 단계
를 포함하는 3차원 플래시 메모리의 소거 동작 방법.At least one string formed in a U-shape to include horizontal and vertical portions of the substrate, including a charge storage layer extending in an empty tube shape and a channel layer filled in the charge storage layer; A plurality of word lines orthogonal to and connected to vertical portions of the at least one string-a word line adjacent to and positioned above a horizontal portion of the at least one string among the plurality of word lines is associated with an erase operation. Used as MSL (Middle Signal Lin) to which signals are applied-; And two bit lines extending parallel to a horizontal portion of the at least one string and connected to both ends of the at least one string, the method comprising:
Applying a cutoff voltage for maintaining the MSL in an off state to the MSL or floating the MSL; And
Performing an erase operation on the at least one string by applying an erase voltage to both ends of the vertical portions to inject holes into all of the vertical portions
Erasing operation method of a 3D flash memory comprising a. 기판에 대한 수평 부분 및 수직 부분들을 포함하도록 U자 형태로 형성된 채, 내부가 빈 튜브 형태로 연장 형성되는 전하 저장층 및 상기 전하 저장층의 내부에 채워지는 채널층으로 구성되는 적어도 하나의 스트링; 상기 적어도 하나의 스트링의 수직 부분들에 직교하며 연결되는 복수의 워드 라인들-상기 복수의 워드 라인들 중 상기 적어도 하나의 스트링의 수평 부분의 상부에 인접하며 위치하는 워드 라인은, 판독 동작과 관련된 신호가 인가되는 MSL(Middle Signal Lin)으로 사용됨-; 및 상기 적어도 하나의 스트링의 수평 부분과 평행하도록 연장 형성된 채, 상기 적어도 하나의 스트링의 양단에 연결되는 두 개의 비트 라인들을 포함하는 3차원 플래시 메모리의 판독 동작 방법에 있어서,
상기 적어도 하나의 스트링의 수직 부분들 중 판독 대상이 되는 특정 메모리 셀이 위치하는 어느 하나의 수직 부분의 말단에 판독 전압을 인가하고 나머지 수직 부분의 말단에 접지 전압을 인가하는 단계; 및
상기 MSL을 플로팅시켜, 상기 특정 메모리 셀에 대한 판독 동작을 수행하는 단계
를 포함하는 3차원 플래시 메모리의 판독 동작 방법.At least one string formed in a U-shape to include horizontal and vertical portions of the substrate, including a charge storage layer extending in an empty tube shape and a channel layer filled in the charge storage layer; A plurality of word lines orthogonal to and connected to vertical portions of the at least one string-a word line adjacent to and positioned above a horizontal portion of the at least one string among the plurality of word lines is related to a read operation. Used as MSL (Middle Signal Lin) to which signals are applied-; And two bit lines extending parallel to a horizontal portion of the at least one string and connected to both ends of the at least one string, the method comprising:
Applying a read voltage to an end of one of the vertical portions of the at least one string in which a specific memory cell to be read is located and a ground voltage to an end of the remaining vertical portion; And
Floating the MSL to perform a read operation on the specific memory cell
3D flash memory read operation method comprising a.
KR1020190056135A 2019-04-22 2019-05-14 Three dimensional flash memory with bit cost scalable structure of u-shape and operation method thereof KR102210326B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190056135A KR102210326B1 (en) 2019-05-14 2019-05-14 Three dimensional flash memory with bit cost scalable structure of u-shape and operation method thereof
PCT/KR2020/005296 WO2020218809A1 (en) 2019-04-22 2020-04-22 Three-dimensional flash memory and operation method therefor
US17/605,200 US11901008B2 (en) 2019-04-22 2020-04-22 Three-dimensional flash memory and operation method therefor
CN202080030718.9A CN113728434A (en) 2019-04-22 2020-04-22 Three-dimensional flash memory and operation method thereof
US18/407,533 US20240145004A1 (en) 2019-04-22 2024-01-09 Three-dimensional flash memory and operation method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190056135A KR102210326B1 (en) 2019-05-14 2019-05-14 Three dimensional flash memory with bit cost scalable structure of u-shape and operation method thereof

Publications (2)

Publication Number Publication Date
KR20200131471A KR20200131471A (en) 2020-11-24
KR102210326B1 true KR102210326B1 (en) 2021-02-01

Family

ID=73679424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190056135A KR102210326B1 (en) 2019-04-22 2019-05-14 Three dimensional flash memory with bit cost scalable structure of u-shape and operation method thereof

Country Status (1)

Country Link
KR (1) KR102210326B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160149004A1 (en) 2014-11-25 2016-05-26 Sandisk Technologies Inc. 3D NAND With Oxide Semiconductor Channel
JP2019504479A (en) 2015-11-25 2019-02-14 サンライズ メモリー コーポレイション 3D vertical NOR flash thin film transistor string

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160006866A (en) * 2014-07-09 2016-01-20 삼성전자주식회사 Semiconductor device and method of manufacturing the same
KR20160095557A (en) * 2015-02-03 2016-08-11 에스케이하이닉스 주식회사 3-dimension non-volatile semiconductor device having source line
WO2019074177A1 (en) * 2017-10-11 2019-04-18 한양대학교 산학협력단 Three-dimensional flash memory device having intermediate wiring layer and manufacturing method thereof
KR102440227B1 (en) * 2017-10-11 2022-09-05 삼성전자주식회사 Vertical memory devices and methods of manufacturing vertical memory devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160149004A1 (en) 2014-11-25 2016-05-26 Sandisk Technologies Inc. 3D NAND With Oxide Semiconductor Channel
JP2019504479A (en) 2015-11-25 2019-02-14 サンライズ メモリー コーポレイション 3D vertical NOR flash thin film transistor string

Also Published As

Publication number Publication date
KR20200131471A (en) 2020-11-24

Similar Documents

Publication Publication Date Title
US9318206B2 (en) Selective word line erase in 3D non-volatile memory
KR101267130B1 (en) Operating method of semiconductor memory device
TWI450270B (en) Nonvolatile semiconductor memory device
KR101274207B1 (en) Method of operating non-volatile memory devices
JP2006024938A (en) Charge trapping nonvolatile memory and its gate by gate erasing method
US20210296340A1 (en) Semiconductor memory device including an asymmetrical memory core region
TWI633552B (en) Semiconductor memory device and method of controlling the same
CN104916314A (en) Nonvolatile semiconductor memory device
JP2006128594A (en) Nonvolatile semiconductor memory device, and methods of wiring, reading and erasing therefor
KR102210326B1 (en) Three dimensional flash memory with bit cost scalable structure of u-shape and operation method thereof
US20080006871A1 (en) Nonvolatile Memory Having Raised Source and Drain Regions
KR102207213B1 (en) Three dimensional flash memory with middle signal line and operation method thereof
JP4724564B2 (en) Nonvolatile semiconductor memory device
KR20190113079A (en) 3-Dimensional Memory device having a plurality vertical channel structures
US20100259984A1 (en) Erase method of nonvolatile semiconductor memory device
KR102424409B1 (en) U-shpaed three dimensional flash memory supporting bulk erase operation
US20240145004A1 (en) Three-dimensional flash memory and operation method therefor
US20150109844A1 (en) Integrated circuit and operating method for the same
KR102174334B1 (en) Three dimension flash memory with cell on peripheral ciruit
KR102365325B1 (en) Three dimension flash memory with cell on peripheral ciruit structure including common source line
KR102466225B1 (en) Three dimensional flash memory improving leakage current of gsl and operation method thereof
CN112687317B (en) Semiconductor device and erasing and verifying method for semiconductor device
US20230410919A1 (en) Three-dimensional flash memory for improving integration and operation method thereof
KR20220057049A (en) Three dimensional flash memory for improving integration and operation method thereof
CN116530229A (en) Three-dimensional flash memory capable of improving integration level and working method thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant