KR102206920B1 - Circuit bonding test board and test method of built-in circuit products - Google Patents

Circuit bonding test board and test method of built-in circuit products Download PDF

Info

Publication number
KR102206920B1
KR102206920B1 KR1020197008693A KR20197008693A KR102206920B1 KR 102206920 B1 KR102206920 B1 KR 102206920B1 KR 1020197008693 A KR1020197008693 A KR 1020197008693A KR 20197008693 A KR20197008693 A KR 20197008693A KR 102206920 B1 KR102206920 B1 KR 102206920B1
Authority
KR
South Korea
Prior art keywords
circuit
built
thin
std
product
Prior art date
Application number
KR1020197008693A
Other languages
Korean (ko)
Other versions
KR20190044645A (en
Inventor
지동 리
티안후아 시에
정단 쿠이
Original Assignee
광저우 패스트프린트 서킷 테크 컴퍼니 리미티드
센젠 패스트프린트 서킷 테크 컴퍼니 리미티드
티안진 패스트프린트 서킷 테크 코., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광저우 패스트프린트 서킷 테크 컴퍼니 리미티드, 센젠 패스트프린트 서킷 테크 컴퍼니 리미티드, 티안진 패스트프린트 서킷 테크 코., 엘티디. filed Critical 광저우 패스트프린트 서킷 테크 컴퍼니 리미티드
Publication of KR20190044645A publication Critical patent/KR20190044645A/en
Application granted granted Critical
Publication of KR102206920B1 publication Critical patent/KR102206920B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N19/00—Investigating materials by mechanical methods
    • G01N19/04—Measuring adhesive force between materials, e.g. of sealing tape, of coating

Landscapes

  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
  • Laying Of Electric Cables Or Lines Outside (AREA)
  • Graft Or Block Polymers (AREA)

Abstract

본 발명에서는 내장회로 제품의 회로 접합력 테스트 보드 및 테스트 방법이 개시되며, 상기 내장회로 제품의 회로 접합력 테스트 보드는 내장회로 프로세스를 통해 제조되며, 테스트 회로 및 PP 유전체 층을 포함하며, 상기 테스트 회로는 연결 회로 및 복수의 가는 회로를 포함하되, 상기 각각 가는 회로의 일단은 상기 연결 회로와 접속하고, 상기 연결 회로의 밑변 및 측변, 상기 가는 회로의 밑변 및 측변은 모두 PP 유전체 층에 매립된다. 상기 내장회로 제품의 회로 접합력 테스트 보드 및 방법은, 내장회로 제품의 밑변 접합력과 측변 접합력의 상황을 더 잘 나타낼 수 있어, 구한 회로 접합력 및 박리강도는 임의의 내장회로 제품의 회로 접합력 및 박리강도를 보다 정확하게 나타낼 수 있고, 내장회로 제품의 회로 접합력에 대한 테스트을 구현할 수 있고, 조작이 간단하고 편리하다.In the present invention, a circuit bonding strength test board and a test method of an embedded circuit product are disclosed, and the circuit bonding strength test board of the embedded circuit product is manufactured through an embedded circuit process, and includes a test circuit and a PP dielectric layer, and the test circuit is A connection circuit and a plurality of thin circuits are included, wherein one end of each of the thin circuits is connected to the connection circuit, and a base and a side of the connection circuit, and a base and a side of the thin circuit are all embedded in the PP dielectric layer. The circuit bonding strength test board and method of the built-in circuit product can better represent the situation of the base bonding strength and the side bonding strength of the built-in circuit product, so the obtained circuit bonding strength and peel strength can be used to determine the circuit bonding strength and peel strength of any built-in circuit product. It can be expressed more accurately, it is possible to implement a test for the circuit bonding strength of the built-in circuit product, and the operation is simple and convenient.

Description

내장회로 제품의 회로 접합력 테스트 보드 및 테스트 방법Circuit bonding test board and test method of built-in circuit products

본 발명은 IC 패키지 기판 분야에 관한 것으로, 특히 내장회로 제품의 회로 접합력 테스트 보드 및 테스트 방법에 관한 것이다.The present invention relates to the field of IC package substrates, and more particularly, to a circuit bonding force test board and a test method for an embedded circuit product.

전자제품이 고밀도, 박형화의 방향으로 점차 발전됨에 따라, 코어리스(Coreless) 패키지 기판 및 관련된 패키지 테스트 공정을 점차 발전시킴으로써 와이어의 길이를 단축시키고, 전체 구조 두께를 감소시키고, 패키지 기판의 비용을 어느 정도 낮추어 고주파화 및 소형화의 발전 추세를 충족시킨다. 코어리스 기판 기술을 기반으로 ETS(Embedded Trace Substrate) 제품이 개발된다. 일반적으로, ETS 제품 내장회로 회로의 회로 하부는 PP 유전체 층에 매립되며, 회로와 PP 유전체의 접합력은 회로의 바닥과 회로의 측면에 의해 같이 제공되어, 회로 접합력을 효과적으로 개선하고 회로의 정밀화을 확보한다. 종래의 회로 접합력 테스트 방법은 비 내장회로 제품에 대해 테스트하는 것이기 때문에, 회로 바닥과 PP 유전체의 접합력만 테스트할 수 있고, ETS 제품(정밀 회로)의 회로 접합력에 대해 테스트할 수 없다.As electronic products are gradually developed in the direction of high density and thinness, coreless package substrates and related package testing processes are gradually developed to shorten the length of the wire, reduce the overall structure thickness, and reduce the cost of the package substrate. To meet the development trend of high frequency and miniaturization. Based on coreless substrate technology, ETS (Embedded Trace Substrate) products are developed. In general, the lower part of the circuit of the ETS product internal circuit circuit is buried in the PP dielectric layer, and the bonding force between the circuit and the PP dielectric is provided by the bottom of the circuit and the side of the circuit, effectively improving the circuit bonding force and securing the precision of the circuit. . Since the conventional circuit bonding strength test method is to test for non-embedded circuit products, only the bonding strength of the circuit bottom and the PP dielectric can be tested, and the circuit bonding strength of the ETS product (precision circuit) cannot be tested.

이에 따라, 본 발명은 종래 기술의 결점을 극복하여, 내장회로 제품의 회로 접합력에 대해 테스트할 수 있고, 조작이 간단하고 편리한 내장회로 제품의 회로 접합력 테스트 보드 및 방법을 제공하는 것을 목적으로 한다.Accordingly, it is an object of the present invention to overcome the drawbacks of the prior art, and to provide a circuit bonding force test board and method for an embedded circuit product that can test for the circuit bonding force of an embedded circuit product, and is simple and convenient to operate.

내장회로 제품의 회로 접합력 테스트 보드는, 내장회로 프로세스를 통해 형성하되, 테스트 회로 및 PP 유전체 층을 포함하며, 상기 테스트 회로는 연결 회로 및 복수의 가는 회로를 포함하되, 상기 가는 회로의 일단은 각각 상기 연결 회로와 접속하고, 상기 연결회로의 밑변 및 측변, 상기 가는 회로의 밑변 및 측변은 모두 PP 유전체 층에 매립된다.The circuit bonding strength test board of the built-in circuit product is formed through the built-in circuit process, and includes a test circuit and a PP dielectric layer, and the test circuit includes a connection circuit and a plurality of thin circuits, one end of the thin circuit, respectively The connection circuit is connected, and the base and side sides of the connection circuit, and the base and side sides of the thin circuit are all embedded in the PP dielectric layer.

일 실시예에서, 상기 복수의 가는 회로는 평행으로 배치되며, 상기 가는 회로의 선폭은 w로, 서로 인접한 상기 가는 회로 사이의 선 간격은 s로, 상기 가는 회로의 회로 수는 N으로, 상기 가는 회로의 상기 PP 유전체 층 내에 매립된 측변의 두께는 t 로 설정되고, 상기 테스트 회로에 대해 std.w, std.s, std.N 및 std.t로 각각 표시되는 한 세트의 표준 파라미터 값을 설정한다.In one embodiment, the plurality of thin circuits are arranged in parallel, the line width of the thin circuit is w, the line spacing between the thin circuits adjacent to each other is s, the number of circuits of the thin circuit is N, and the thin circuit The thickness of the side buried in the PP dielectric layer of the circuit is set to t, and a set of standard parameter values denoted respectively as std.w, std.s, std.N and std.t for the test circuit are set. do.

일 실시예에서, 상기 표준 파라미터 값은 각각 std.w = 10μm-100μm, std.s = 10μm-100μm, std.N=20개-60개 및 std.t=12μm-30μm이다.In one embodiment, the standard parameter values are std.w = 10 μm-100 μm, std.s = 10 μm-100 μm, std.N = 20 -60 and std.t = 12 μm-30 μm, respectively.

상기 내장회로 제품의 회로 접합력 테스트 보드를 사용하여 테스트하는 내장회로 제품의 회로 접합력 테스트 방법은,The circuit bonding strength test method of the built-in circuit product to be tested using the circuit bonding strength test board of the built-in circuit product,

S1단계: 상이한 파라미터 값을 갖는 복수 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하고, 회로 접합력 측정기를 사용하여 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 단일 가는 회로의 접합력 f와 가는 회로의 파라미터 사이의 관계를 얻는 단계;Step S1: Design a circuit bonding force test board of a plurality of sets of built-in circuit products with different parameter values, perform a test using a circuit bonding force meter, record the corresponding peeling tension F, and obtain the bonding force f of a single thin circuit. Obtaining a relationship between parameters of the thin circuit;

S2단계 : 단일 가는 회로의 접합력 f의 공식 또는/및 단일 가는 회로 박리 강도 ps의 공식을 얻는 단계; Step S2: obtaining the formula of the bonding force f of the single fine circuit or/and the formula of the single fine circuit peel strength ps;

S3단계 : 임의의 내장회로 제품의 임의의 단일 회로의 접합력 f'의 공식 또는/및 단일 회로 박리 강도 ps'의 공식을 얻고, 공식에 따라 임의의 단일 회로 접합력 또는/및 임의의 단일 회로 박리강도를 얻는 단계를 포함한다.Step S3: Obtain the formula of the bonding force f'of any single circuit of any built-in circuit product or/and the formula of the single circuit peeling strength ps', and according to the formula, any single circuit bonding force or/and any single circuit peeling strength And obtaining.

일 실시예에서, 상기 S1단계 전에, 상기 복수의 가는 회로는 평행으로 배치되고, 상기 가는 회로의 선폭은 w로, 서로 인접한 상기 가는 회로 사이의 선 간격은 s로, 상기 가는 회로의 회로 수는 N으로, 상기 PP 유전체 층 내에 매립된 상기 가는 회로의 측변의 두께는 t로 설정하며, 상기 테스트 회로에 대해 std.w, std.s, std.N 및 std.t로 각각 표시되는 한 세트의 표준 파라미터 값을 선택하는 단계를 더 포함한다.In one embodiment, before the step S1, the plurality of thin circuits are arranged in parallel, the line width of the thin circuit is w, the line spacing between the thin circuits adjacent to each other is s, and the number of circuits of the thin circuit is With N, the thickness of the side of the thin circuit embedded in the PP dielectric layer is set to t, and a set of one set denoted by std.w, std.s, std.N and std.t respectively for the test circuit. And selecting a standard parameter value.

일 실시예에서, 상기 표준 파라미터 값은 각각 std.w = 10μm-100μm, std.s = 10 μm-100μm, std.N=20개-60개 및 std.t=12μm-30μm이다.In one embodiment, the standard parameter values are std.w = 10 μm-100 μm, std.s = 10 μm-100 μm, std.N = 20 -60 and std.t = 12 μm-30 μm, respectively.

일 실시예에서, 상기S1단계는 구체적으로, In one embodiment, the S1 step is specifically,

한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 선폭 std.w, 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 회로 수 N을 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 단일 가는 회로의 접합력 f와 가는 회로 개수 사이의 관계, f=F/N를 획득하며;Design a circuit bonding strength test board of a set of built-in circuit products, and the thin circuits of the circuit bonding strength test board of this set of built-in circuit products have the same line width std.w, line spacing std.s and side thickness std.t, and different side thicknesses std.t. Have the number of circuits N, but perform each test on the circuit bonding strength test board of this set of built-in circuit products using a circuit bonding force meter, record the corresponding peeling tension F, and record the bonding force f and the number of thin circuits of a single thin circuit. To obtain the relationship between, f=F/N;

한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 회로 수 std.N, 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 선폭w를 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 단일 가는 회로의 접합력 f의 밑변 선폭 접합력 fa와 가는 회로 선폭 w 사이의 관계, fa=k1*w를 획득하며, 여기서, k1은 상수이고;Design a circuit bonding strength test board of one set of built-in circuit products, and the thin circuit of the circuit bonding strength test board of this set of built-in circuit products has the same number of circuits std.N, line spacing std.s, and side thickness std.t. With different line width w, each test is performed on the circuit bonding strength test board of this set of built-in circuit products using a circuit bonding force meter, and the corresponding peeling tension F is recorded, so that the base line width bonding force of the bonding force f of a single thin circuit A relationship between f a and the thin circuit line width w, f a =k 1 *w is obtained, where k 1 is a constant;

한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 상기 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 바닥 총 선폭 w*N, 가는 회로의 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 회로 수 N을 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 단일 가는 회로의 접합력 f의 측변 접합력 fb와 가는 회로 측변 두께 t 사이의 관계, fb=2*k2*t를 획득하며, 여기서, k2는 상수인 것이다.Design a circuit bonding test board for a set of built-in circuit products, and the thin circuit of the built-in circuit product circuit bonding test board has the same bottom total line width w*N, the line spacing of the thin circuit std.s, and the side thickness std.t And have a different number of circuits N, but use a circuit bonding force meter to perform a test on each of the circuit bonding strength test boards of this set of built-in circuit products, and record the corresponding peeling tension F to determine the bonding force f of a single thin circuit. The relationship between the lateral bonding force f b and the thin circuit lateral thickness t, fb=2*k2*t, is obtained, where k 2 is a constant.

일 실시예에서, 상기 S2단계는 구체적으로,In one embodiment, the step S2 is specifically,

단일 가는 회로의 접합력은 f=F/N=fa+fb=k1*w+2*k2*t=k1*[w+2*(k2/k1)*t]이고;The bonding force of a single thin circuit is f=F/N=f a +f b =k 1 *w+2*k 2 *t=k 1 *[w+2*(k 2 /k 1 )*t];

한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계되고, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 선폭w와 회로 수 N을 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 하나의 데이터 세트를 얻으며, 이 데이터 세트에 대한 피팅(fitting) 처리를 거쳐 공식 (k2/k1)

Figure 112019058202821-pct00001
1 및 간략된 공식 f=k'*(w+2t)을 획득하며, 여기서, k'는 내장회로 제품의 회로 접합력 테스트 보드의 접합력 계수를 나타내고, 상기 데이터를 다시 피팅 처리하여 k'의 값을 얻으며;A set of built-in circuit products' circuit bonding test board is designed, and the thin circuits of this set's built-in circuit products' circuit bonding test board have the same line spacing std.s and side thickness std.t, and have different line width w and number of circuits. Have N, but use a circuit bonding force meter to perform a test on each of the circuit bonding force test boards of this set of built-in circuit products, and record the corresponding peeling tension F to get one data set, and for this data set Formulated through fitting treatment (k 2 /k 1 )
Figure 112019058202821-pct00001
1 and the simplified formula f=k'*(w+2t) is obtained, where k'represents the bonding force coefficient of the circuit bonding strength test board of the built-in circuit product, and the value of k'is re-fitting the data Get;

단일 가는 회로의 박리 강도 ps는 박리 텐션과 선폭의 비라고 정의하고, 단일 가는 회로의 박리 강도는 ps=F/(N*w)=f/w이다.The peel strength ps of a single thin circuit is defined as the ratio of the peel tension and the line width, and the peel strength of the single thin circuit is ps=F/(N*w)=f/w.

일 실시예에서, 상기 S3단계은,In one embodiment, the step S3,

단일 가는 회로의 접합력 f의 공식에 따른 상기 임의의 내장회로 제품의 임의의 단일 회로 접합력은 f'= k"*(W+2T)이고, 여기서, k"는 임의의 내장회로 제품의 접합력 계수를 나타내고, 임의의 내장회로 제품의 표면 처리 방식이 내장회로 제품의 회로 접합력 테스트 보드의 표면 처리 방식과 동일한 경우, k"= k', W는 임의의 내장회로 제품의 임의의 단일 회로의 선폭을 나타내고, T는 임의의 내장회로 제품의 임의의 단일 회로의 측변 두께를 나타내며, f'/f= (W+2T)/(w+2t), f'=[(W+2T)/(w+ t)]*f인 단계를 더 포함한다.Any single circuit bonding force of the arbitrary built-in circuit product according to the formula of the bonding force f of a single thin circuit is f'=k"*(W+2T), where k" is the bonding force coefficient of any built-in circuit product. And, when the surface treatment method of any built-in circuit product is the same as the surface treatment method of the circuit bonding strength test board of the built-in circuit product, k"=k', W indicates the line width of any single circuit of any built-in circuit product. , T represents the side thickness of any single circuit of any built-in circuit product, f'/f= (W+2T)/(w+2t), f'=[(W+2T)/(w+ t) It further includes a step of ]*f.

일 실시예에서, 상기 S3단계는,In one embodiment, the step S3,

단일 가는 회로 접합력 f와 단일 가는 회로 박리강도 ps의 공식에 따라, 상기 임의의 단일 회로 박리강도 ps'=f/W=[(W+2T)/W]*[ps*w/(w+2t)]인 단계를 더 포함한다.According to the formula of single thin circuit bonding force f and single thin circuit peeling strength ps, the arbitrary single circuit peeling strength ps'=f/W=[(W+2T)/W]*[ps*w/(w+2t) )].

상기 내장회로 제품의 회로 접합력 테스트 보드는, 내장회로 프로세스에 의해 형성되고, 그 상의 테스트 회로는 연결 회로 및 복수의 가는 회로를 포함하되, 연경 회로는 복수의 가는 회로를 연결시키는 역할을 하고, 가는 회로는 임의의 내장회로 제품 상의 회로를 시뮬레이션하는 역할을 하며, 복수의 가는 회로는 임의의 내장회로 제품 상의 회로를 시뮬레이션하는 것을 통해 내장회로 제품의 밑변 접합력과 측변 접합력의 상황을 더 잘 나타낼 수 있으며, 이 내장회로 제품의 회로 접합력 테스트 보드에 의해 테스트를 수행하는 것을 통해 구한 회로 접합력 및 박리강도는 임의의 내장회로 제품의 회로 접합력 및 박리강도를 보다 정확하게 나타낼 수 있다.remind The circuit bonding strength test board of the built-in circuit product is formed by the built-in circuit process, and the test circuit thereon includes a connection circuit and a plurality of thin circuits, and the connected circuit serves to connect a plurality of thin circuits, and a thin circuit Plays a role of simulating a circuit on an arbitrary built-in circuit product, and a plurality of thin circuits can better represent the situation of the base bonding force and lateral bonding force of the built-in circuit product by simulating the circuit on the built-in circuit product. The circuit bonding strength and peeling strength obtained through testing by the circuit bonding strength test board of this built-in circuit product can more accurately represent the circuit bonding strength and peeling strength of any built-in circuit product.

상기 내장회로 제품의 회로 접합력 테스트 방법은, 상기 내장회로 제품의 회로 접합력 테스트 보드를 사용하여 테스트를 수행함으로써, 상기 내장회로 제품의 회로 접합력 테스트 보드의 기술적 효과를 가지고, 테스트 결과는 내장회로 제품의 회로 접합력 및 박리강도를 더 잘 나타낼 수 있다. 상이한 파라미터를 갖는 복수 세트의 내장회로 제품의 회로 접합력 테스트 보드를 테스트하고, 테스트 데이터에 따라 단일 가는 회로의 접합력 f의 공식 및 가는 회로의 파라미터 사이의 관계를 구함으로써, 이어서 내장회로 제품의 회로 접합력 테스트 보드의 단일 가는 회로의 접합력 f의 공식 또는/및 단일 가는 회로 박리강도 공식 ps이 유도된 다음, 임의의 내장회로 제품의 임의의 단일 가는 회로의 접합력 f′또는/및 임의의 단일 가는 회로 박리강도 ps′의 공식을 유도하고, 공식에 따라, 임의의 내장회로 제품에 관련된 파라미터를 대입하여 임의의 단일 회로 접합력 또는/및 임의의 단일 회로 박리강도를 얻는다. 상기 내장회로 제품의 회로 접합력 테스트 방법은 내장회로 제품의 회로 접합력에 대한 테스트가 가능하고, 테스트 결과가 정확하고, 별도의 창지를 도입할 필요가 없고, 조작이 간편하다.The method for testing the circuit bonding strength of the built-in circuit product, by performing a test using the circuit bonding strength test board of the built-in circuit product, has the technical effect of the circuit bonding strength test board of the built-in circuit product, and the test result is It can better show circuit bonding and peel strength. By testing the circuit bonding strength test board of a plurality of sets of built-in circuit products with different parameters, and obtaining the relationship between the formula of the bonding force f of a single thin circuit and the parameters of the thin circuit according to the test data, then the circuit bonding strength of the built-in circuit product The formula of the bonding force f of a single thin circuit on the test board or/and the single thin circuit peeling strength formula ps is derived, and then the bonding force f′ of any single thin circuit of any embedded circuit product or/and any single thin circuit peeling The formula of the strength ps' is derived, and according to the formula, a parameter related to any built-in circuit product is substituted to obtain any single circuit bonding force or/and any single circuit peel strength. The circuit bonding strength test method of the built-in circuit product enables a test for the circuit bonding strength of the built-in circuit product, the test result is accurate, there is no need to introduce a separate window, and the operation is simple.

도 1은 본 발명의 일 실시예에 따른 내장회로 제품의 회로 접합력 테스트 보드의 단면도이고.
도 2는 본 발명의 일 실시예에 따른 테스트 회로의 구조도이다.
도 3은 본 발명의 일 실시예에 따른 내장회로 제품의 회로 접합력 테스트 방법의 개략적인 흐름도이다.1 is a cross-sectional view of a circuit bonding strength test board of an embedded circuit product according to an embodiment of the present invention.
2 is a structural diagram of a test circuit according to an embodiment of the present invention.
3 is a schematic flowchart of a method for testing circuit bonding strength of an embedded circuit product according to an embodiment of the present invention.

다음으로, 본 발명에 대해 상세하게 설명한다. Next, the present invention will be described in detail.

도 1과 도 2에 제시된 바와 같이, 내장회로 제품의 회로 접합력 테스트 보드는, 내장회로 프로세스를 통해 제조되고, 테스트 회로(10) 및 PP 유전체 층(20)을 포함하며, 상기 테스트 회로(10)는 연결 회로(110) 및 복수의 가는 회로(120)를 포함하되, 상기 가는 회로(120)의 일단은 각각 상기 연결 회로(110)와 접속하고, 상기 연결 회로(110)의 밑변과 측변, 및 상기 가는 회로(120)의 밑변과 측변은 모두 PP 유전체 층(20)에 매립된다. 상기 내장회로 제품의 회로 접합력 테스트 보드는, 내장회로 프로세스에 의해 제조되고, 그 상의 테스트 회로(10)는 연결 회로(110) 및 복수의 가는 회로(120)를 포함하되, 연경 회로(110)는 복수의 가는 회로(120)를 연결시키는 역할을 하고, 가는 회로(120)는 임의의 내장회로 제품 상의 회로를 시뮬레이션하는 역할을 하며, 복수의 가는 회로(120)는 임의의 내장회로 제품 상의 회로를 시뮬레이션하는 것을 통해 내장회로 제품의 밑변 접합력과 측변 접합력의 상황을 더 잘 반영할 수 있으며, 이 내장회로 제품의 회로 접합력 테스트 보드에 의해 테스트를 수행하는 것을 통해 구한 회로 접합력 및 박리강도는 임의의 내장회로 제품의 회로 접합력 및 박리강도를 보다 정확하게 나타낼 수 있다.1 and 2, a circuit bonding strength test board of an embedded circuit product is manufactured through an embedded circuit process, and includes a test circuit 10 and a PP dielectric layer 20, and the test circuit 10 Includes a connection circuit 110 and a plurality of thin circuits 120, wherein one end of the thin circuit 120 is connected to the connection circuit 110, respectively, and the base and the side of the connection circuit 110, and Both the bottom and side sides of the thin circuit 120 are buried in the PP dielectric layer 20. remind The circuit bonding strength test board of the built-in circuit product is manufactured by the built-in circuit process, and the test circuit 10 thereon includes a connection circuit 110 and a plurality of thin circuits 120, but the connection circuit 110 has a plurality of The thin circuit 120 serves to connect, the thin circuit 120 plays a role of simulating a circuit on an arbitrary built-in circuit product, and a plurality of thin circuits 120 simulates a circuit on an arbitrary built-in circuit product. By doing this, it is possible to better reflect the situation of the base bonding strength and side bonding strength of the built-in circuit product, and the circuit bonding strength and peeling strength obtained by performing the test by the circuit bonding strength test board of this built-in circuit product are arbitrary built-in circuits. It can more accurately represent the circuit bonding strength and peeling strength of the product.

본 실시예에서, 상기 복수의 가는 회로(120)는 평행하게 배치되고, 상기 가는 회로(120)의 선폭이 w로, 인접한 상기 가는 회로(120) 사이의 선 간격이 s로, 상기 가는 회로(120)의 개수가 N으로, 상기 PP 유전체 층(20)에 매립된 상기 가는 회로(120)의 측변의 두께가 t로 설정되며, 상기 테스트 회로(10)에 대해 각각 std.w, std.s, std.N 및 std.t로 나타낸 한 세트의 표준 파라미터 값이 설정된다. 테스트 회로(10)에 대해 한 세트의 표준 파라미터 값을 설정함으로써, 상이한 처리 방법에 의해 제조된 상이한 내장회로 제품을 테스트할 필요가 있을 경우, 해당한 내장회로 제품과 동일한 처리 방법을 채택하는 내장회로 제품의 회로 접합력 테스트 보드를 설계할 필요가 있으며, 여기서, 상이한 처리 방법을 채택한 내장회로 제품의 회로 접합력 테스트 보드 상의 테스트 회로(10)는 상기 표준 테스트 값을 기초로 할 수 있어, 복수 세트의 데이터에 대한 테스트를 수행할 때, 관련된 파라미터의 선택, 고정 및 변경을 용이하게 될 뿐만 아니라, 조작을 간단하고 편리하다. 구체적으로, 상기 표준 파라미터 값은 각각 std.w=10μm-100μm, std.s=10μm-100μm, std.N=20개-60개, std.t=12μm-30μm이며, 상기 범위의 파라미터 값이 사용하여 접합력 테스트를 수행하는 경우, 당겨 끊어지는 현상이 없고, 테스트 결과 변동 범위는 작고, 접합력 테스트 데이터는 우수한 반복성을 갖는다.In this embodiment, the plurality of thin circuits 120 are arranged in parallel, the line width of the thin circuit 120 is w, the line spacing between the adjacent thin circuits 120 is s, and the thin circuit ( The number of 120) is set to N, and the thickness of the side of the thin circuit 120 embedded in the PP dielectric layer 20 is set to t, and std.w and std.s for the test circuit 10, respectively. , a set of standard parameter values represented by std.N and std.t are set. When it is necessary to test different embedded circuit products manufactured by different processing methods by setting a set of standard parameter values for the test circuit 10, an embedded circuit that adopts the same processing method as the corresponding embedded circuit product. It is necessary to design a circuit bonding strength test board of the product, where the test circuit 10 on the circuit bonding strength test board of the built-in circuit product adopting different processing methods can be based on the above standard test values, so that a plurality of sets of data When performing a test on, it not only facilitates the selection, fixation and change of related parameters, but also makes the operation simple and convenient. Specifically, the standard parameter values are std.w=10μm-100μm, std.s=10μm-100μm, std.N=20-60ea, std.t=12μm-30μm, respectively, and the parameter values in the range are When performing the bonding strength test by using, there is no pull-off phenomenon, the variation range of the test result is small, and the bonding strength test data has excellent repeatability.

도 1, 도 2, 및 도 3에 제시된 바와 같이, 내장회로 제품의 회로 접합력 테스트 방법은, 상기 내장회로 제품의 회로 접합력 테스트 보드를 사용하여 테스트를 수행하고, 다음 단계를 포함한다:As shown in Figs. 1, 2, and 3, the method of testing a circuit bonding force of an embedded circuit product, performs a test using a circuit bonding force test board of the embedded circuit product, and includes the following steps:

S1: 상이한 파라미터 값을 갖는 복수 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하고, 회로 접합력 측정기를 사용하여 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 단일 가는 회로의 접합력 f와 가는 회로의 파라미터 사이의 관계를 구한다. 가는 회로의 파라미터는 선폭 w, 선 간격 s, 회로 수 N 및 측변 두께 t이다. 본 실시예에서, 상기 회로 접합력 측정기는 박리강도 측정기이며, 테스트를 수행할 때, 이 박리강도 측정기는 연결 회로(110)를 클램프하고 수직 방향으로 50.8 mm/분의 속도로 인장력을 제공하고, 대응하는 박리 텐션 F를 기록한다.S1: Design a circuit bonding strength test board for a plurality of sets of built-in circuit products with different parameter values, perform a test using a circuit bonding force meter, and record the corresponding peeling tension F, Find the relationship between the parameters of the circuit. The parameters of the thin circuit are line width w, line spacing s, number of circuits N, and side thickness t. In this embodiment, the circuit bonding force meter is a peel strength meter, and when performing a test, the peel strength meter clamps the connection circuit 110 and provides a tensile force at a speed of 50.8 mm/min in the vertical direction, and Record the peeling tension F.

상기 S1 단계 전에, 복수의 가는 회로(120)는 평행하게 배치되고, 상기 가는 회로(120)의 선폭이 w로, 인접한 상기 가는 회로(120) 사이의 선 간격이 s로, 상기 가는 회로(120)의 개수가 N으로, 상기 PP 유전체 층(20)에 매립된 상기 가는 회로(120)의 측변의 두께가 t로 설정되고, 상기 테스트 회로(10)의 한 세트의 표준 파라미터 값을 선택하고, 각각 std.w, std.s, std.N 및 std.t로 나타내는 단계를 포함한다. 테스트 회로(10)에 대해 한 세트의 표준 파라미터 값을 설정함으로써, 상이한 처리 방법에 의해 제조된 상이한 내장회로 제품을 테스트할 필요가 있을 경우, 해당한 내장회로 제품과 동일한 처리 방법을 채택하는 내장회로 제품의 회로 접합력 테스트 보드를 설계할 필요가 있으며, 여기서, 상이한 처리 방법을 채택한 내장회로 제품의 회로 접합력 테스트 보드 상의 테스트 회로(10)는 상기 표준 테스트 값을 직접적으로 기초로 할 수 있어, 복수 세트의 데이터에 대한 테스트를 수행할 때, 관련된 파라미터의 선택, 고정 및 변경을 용이하게 될 뿐만 아니라, 조작을 간단하고 편리하게 된다. 구체적으로, 상기 표준 파라미터 값은 각각 std.w=10μm-100μm, std.s=10μm-100μm, std.N=20개-60개, std.t=12μm-30μm이며, 상기 범위의 파라미터 값이 사용하여 접합력 테스트를 수행하는 경우, 당겨 끊어지는 현상이 없고, 테스트 결과 변동 범위는 작고, 접합력 테스트 데이터는 우수한 반복성을 갖는다.Before the step S1, a plurality of thin circuits 120 are arranged in parallel, the line width of the thin circuit 120 is w, the line spacing between the adjacent thin circuits 120 is s, and the thin circuit 120 The number of) is set to N, the thickness of the side of the thin circuit 120 embedded in the PP dielectric layer 20 is set to t, and a set of standard parameter values of the test circuit 10 is selected, It includes steps denoted by std.w, std.s, std.N and std.t, respectively. When it is necessary to test different embedded circuit products manufactured by different processing methods by setting a set of standard parameter values for the test circuit 10, an embedded circuit that adopts the same processing method as the corresponding embedded circuit product. It is necessary to design a circuit bonding strength test board of the product, where the test circuit 10 on the circuit bonding strength test board of the built-in circuit product adopting different processing methods can be directly based on the above standard test values, and a plurality of sets When performing a test on the data of the data, it not only facilitates the selection, fixing and change of related parameters, but also makes the operation simple and convenient. Specifically, the standard parameter values are std.w=10μm-100μm, std.s=10μm-100μm, std.N=20-60ea, std.t=12μm-30μm, respectively, and the parameter values in the range are When performing the bonding strength test by using, there is no pull-off phenomenon, the variation range of the test result is small, and the bonding strength test data has excellent repeatability.

구체적으로, 상기 S1 단계는 다음과 같다:Specifically, the S1 step is as follows:

한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 선폭 std.w, 선 간격 std.s와 측변 두께 std.t, 및 상이한 회로 수 N을 가지며, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 단일 가는 회로의 접합력 f와 가는 회로 개수 사이의 관계를 구하고, f=F/N이다. 본 실시예에서, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드는 5개의 내장회로 제품의 회로 접합력 테스트 보드를 포함하고, 구체적인 파라미터는 std.w = 60㎛, std.s = 30㎛, std.t = 20㎛이고 모두 동일하며, 가는 회로의 회로 수는 각각 20, 25, 30, 35 및 40이다. 테스트 데이터에 따라, 단일 가는 회로의 접합력 f는 가는 회로와 선형 근사 관계를 얻고, 공식f = F/N을 구할 수 있다.Design the circuit bonding strength test board of a set of built-in circuit products, and the thin circuit of the circuit bonding strength test board of this set of built-in circuit products has the same line width std.w, line spacing std.s and side thickness std.t, and different side thicknesses std.t. It has the number of circuits N, and performs a test on each circuit bonding force test board of the built-in circuit product of this set using a circuit bonding force meter, and records the corresponding peeling tension F, so that the bonding force f and the number of thin circuits of a single thin circuit Find the relationship between, and f=F/N. In this embodiment, the circuit bonding strength test board of the built-in circuit product of this set includes five built-in circuit product circuit bonding strength test boards, and the specific parameters are std.w = 60 μm, std.s = 30 μm, std. t = 20㎛ and all are the same, and the number of circuits of the thin circuit is 20, 25, 30, 35 and 40, respectively. According to the test data, the bonding force f of a single thin circuit obtains a linear approximation with the thin circuit, and the formula f = F/N can be obtained.

한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 개수 std.N, 선 간격 std.s와 측변 두께 std.t, 및 상이한 선폭 w를 가지며, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 단일 가는 회로의 접합력 f의 밑변 선폭 접합력 fa와 가는 회로 선폭 w 사이의 관계를 구하고, fa=k1*w이며, 여기서, k1은 상수이다. 본 실시예에서,이 세트의 내장회로 제품의 회로 접합력 테스트 보드는 3개의 내장회로 제품의 회로 접합력 테스트 보드를 포함하고, 구체적인 파라미터는 std.s=30μm，std.t=20μm，std.N=35이고 모두 동일하며, 가는 회로(120)의 선폭은 각각 30μm、60μm、90μm이다. 테스트 데이터에 따라, 단일 가는 회로의 접합력 f의 밑변 선폭 접합력 fa는 가는 회로의 밑변 폭 w와 선형 근사 관계를 얻고, 공식fa=k1*w를 구할 수 있다.Design the circuit bonding strength test board of one set of built-in circuit products, and the thin circuits of the circuit bonding strength test board of this set of built-in circuit products have the same number of std.N, line spacing std.s and side thickness std.t, and different thicknesses of sides. It has a line width w, and performs a test on each circuit bonding force test board of the built-in circuit product of this set using a circuit bonding force meter, and records the corresponding peeling tension F, so that the base line width bonding force f of the bonding force f of a single thin circuit The relationship between a and the thin circuit line width w is obtained, and f a =k 1 *w, where k 1 is a constant. In this embodiment, the circuit bonding strength test board of this set of built-in circuit products includes the circuit bonding strength test board of three built-in circuit products, and the specific parameters are std.s=30μm, std.t=20μm, std.N= They are 35 and all are the same, and the line widths of the thin circuits 120 are 30 μm, 60 μm and 90 μm, respectively. According to the test data, the joint force f a is a linear approximation with the base width w of the thin circuit, and the formula f a =k 1 *w can be obtained.

한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 상기 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 바닥 총 선폭 w*N, 가는 회로의 선 간격 std.s와 측변 두께 std.t, 및 상이한 회로 수 N을 가지며, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 단일 가는 회로의 접합력 f의 측변 접합력 fb와 가는 회로 측변 두께 t 사이의 관계를 얻고, fb=2*k2*t인 것을 구하며, 여기서, k2는 상수이다. 본 실시예에서, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드는 3개의 내장회로 제품의 회로 접합력 테스트 보드를 포함하고, 구체적인 파라미터는 std.s=30μm，std.t=20μm이고 모두 동일하며, 가는 회로의 선폭/개수는 각각 30μm/60개、60μm/30개、90μm/20개이다. 테스트 데이터에 따라, 단일 가는 회로의 접합력 f의 측변 접합력 fb는 가는 회로의 측변 두께 t와 선형 근사 관계를 얻고, 공식fb=2*k2*t를 구할 수 있다.Design a circuit bonding test board for a set of built-in circuit products, and the thin circuit of the built-in circuit product circuit bonding test board has the same bottom total line width w*N, the line spacing of the thin circuit std.s, and the side thickness std.t , And the circuit bonding force test board of this set of built-in circuit products using a circuit bonding force meter, and recording the corresponding peeling tension F, the bonding force f of the single thin circuit The relationship between the side bonding force f b and the side thickness t of the thin circuit is obtained, and fb = 2*k2*t is obtained, where k 2 is a constant. In this embodiment, the circuit bonding strength test board of the built-in circuit product of this set includes the circuit bonding strength test board of three built-in circuit products, and the specific parameters are std.s = 30 μm, std.t = 20 μm and all are the same, The line width/number of thin circuits is 30μm/60, 60μm/30, 90μm/20, respectively. According to the test data, the lateral bonding force f b of the bonding force f of a single thin circuit is obtained in a linear approximation with the side thickness t of the thin circuit, and the formula f b =2*k 2 *t can be obtained.

복수 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하고, 각 세트의 내장회로 제품의 회로 접합력 테스트 보드의 일부 파라미터를 동일하게 되고, 다른 부분 파라미터 값을 변경함으로써 상기 단일 가는 회로의 접합력 f와 가는 회로(120)의 각 파라미터 사이의 관계를 얻을 수 있고, 단음 단계의 공식 유도를 위한 기초를 제공한다. 전술한 단계를 채용함으로써, 단일 가는 회로의 접합력 f와 가는 회로(120)의 각각의 파라미터 사이의 관계를 보다 정확하고 편리하게 얻을 수 있으며, 조작이 간단하고, 별도의 장치가 사용할 필요가 없다.By designing a circuit bonding strength test board of a plurality of sets of built-in circuit products, making some parameters of the circuit bonding strength test board of each set of built-in circuit products the same, and changing the other part parameter values, the bonding strength f of the single thin circuit The relationship between each parameter of the circuit 120 can be obtained and provides a basis for formula derivation of the monophonic step. By employing the above-described steps, the relationship between the bonding force f of the single thin circuit and each parameter of the thin circuit 120 can be obtained more accurately and conveniently, the operation is simple, and there is no need for a separate device.

S2 : 단일 가는 회로의 접합력 f의 공식 또는/및 단일 가는 회로 박리강도 ps의 공식을 얻는다.S2: Obtain the formula of the bonding force f of a single fine circuit or/and the formula of the single fine circuit peeling strength ps.

구체적으로, 상기 S2단계는 다음과 같다:Specifically, the S2 step is as follows:

단일 가는 회로의 접합력 f=F/N=fa+fb=k1*w+2*k2*t=k1*[w+2*(k2/k1)*t];The bonding force of a single thin circuit f=F/N=f a +f b =k 1 *w+2*k 2 *t=k 1 *[w+2*(k 2 /k 1 )*t];

한 세트의 내장회로 제품 접합력 테스트 보드를 설계되고, 이 세트의 내장회로 제품 접합력 검출 보드의 가는 선은 동일한 선 간격 std.s와 측변 두께 std.t, 및 상이한 선폭 w와 회로 수 N을 가지며, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 하나의 데이터 세트를 얻고, 이 데이터 세트에 대한 피팅처리를 거쳐 공식 (k2/k1)

Figure 112019058202821-pct00002
1 및 간략된 공식 f=k'*(w+2t)를 획득하며, 여기서, k'는 내장회로 제품의 접합력 테스트 보드의 접합력 계수를 표시하며, 상기 데이터를 다시 피팅 처리하여 k'의 값을 얻고, 단일 가는 회로의 접합력 f의 공식을 얻을 수 있다. 본 실시예에서, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드는 6개 내장회로 제품의 회로 접합력 테스트 보드를 포함하고, 구체적인 파라미터는 std.s=30μm，std.t=20μm이고 모두 동일하며, 가는 회로의 선폭/개수는 각각 30μm/35개, 30μm/60개, 60μm/20개, 60μm/35개, 90μm/20개, 90μm/35개이다. 테스트 데이터에 따라 피팅 처리를 수행하여, k1=0.441，(k2/k1)=1.08
Figure 112019058202821-pct00003
1을 얻고, f는 f = k'*(w +2t)로 간략화될 수 있고, 다시 피팅 처리하여, k'의 구체적인 값을 얻을 수 있으며, 본 실시예에서, k '= 0.475 * 10-3.A set of built-in circuit product bonding strength test board is designed, and the thin line of this set of built-in circuit product bonding strength detection board has the same line spacing std.s and side thickness std.t, and different line width w and number of circuits N, Using a circuit bonding force meter, each test is performed on the circuit bonding strength test board of the built-in circuit product of this set, and the corresponding peeling tension F is recorded to obtain one data set, and through fitting processing for this data set. Formula (k 2 /k 1 )
Figure 112019058202821-pct00002
1 and the simplified formula f=k'*(w+2t) is obtained, where k'represents the bonding force coefficient of the bonding strength test board of the built-in circuit product, and the value of k'is re-fitting the data. And the formula of the bonding force f of a single fine circuit can be obtained. In this embodiment, the circuit bonding strength test board of this set of built-in circuit products includes the circuit bonding strength test board of six built-in circuit products, and the specific parameters are std.s = 30 μm, std.t = 20 μm, and all are the same, The line width/number of thin circuits is 30μm/35, 30μm/60, 60μm/20, 60μm/35, 90μm/20, 90μm/35, respectively. By performing the fitting process according to the test data, k 1 =0.441，(k 2 /k 1 )=1.08
Figure 112019058202821-pct00003
1 is obtained, and f can be simplified to f = k'*(w +2t), and by fitting again, a specific value of k'can be obtained, and in this embodiment, k'= 0.475 * 10 -3 .

단일 가는 회로의 박리강도 ps는 박리 텐션 F와 총 선폭의 비, 단일 가는 회로 박리강도 ps=F/(N*w)=f/w로 정의된다.The peeling strength ps of a single thin circuit is defined as the ratio of the peeling tension F and the total line width, and the peeling strength of a single thin circuit ps=F/(N*w)=f/w.

S2 단계에 따라, 상수 k1,k2를 갖는 단일 가는 회로의 접합력 f의 공식을 얻을 수 있고, 한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하여, 대응하는 한 데이터 세트를 얻을 수 있고, 이 세트의 데이터를 피팅 처리하여 단일 가는 회로의 접합력 f와 밑변 선폭 w, 측변 두께 t 사이의 관계를 더욱 드러낼 수 있고, 이 세트 매내장회로 제품의 회로 접합력 테스트 보드의 단일 가는 회로의 접합력 f의 계산식을 구할 수 있고, 후속 임의의 매내장회로 제품의 임의의 단일 회로 접합력 및 박리강도를 계산하기 위한 참조를 제공한다.According to step S2, we can obtain the formula of the bonding force f of a single thin circuit with constants k 1 and k 2 , design a circuit bonding test board of a set of built-in circuit products, and obtain a corresponding data set. , By fitting the data of this set, the relationship between the bonding force f of the single thin circuit, the base line width w, and the side thickness t can be further revealed, and the bonding force of the single thin circuit of the test board The calculation formula of f can be obtained, and a reference for calculating any single circuit bonding force and peel strength of any subsequent embedded circuit product is provided.

S3: 임의의 매내장회로 제품의 단일 회로 접합력 f'의 공식 또는/및 임의의 단일 회로 박리강도 ps'의 공식을 구하고, 공식에 따라 임의의 단일 회로 접합력 또는/및 임의의 단일 회로 박리강도를 구한다.S3: Calculate the formula of single circuit bonding force f'or/and any single circuit peeling strength ps' of any embedded circuit product, and determine any single circuit bonding force or/and any single circuit peeling strength according to the formula. Seek.

구체적으로, 상기 S3 단계는 다음 단계를 포함한다.Specifically, the step S3 includes the following steps.

단일 가는 회로의 접합력 f의 공식에 따라, 단위길이의 회로 밑변 폭 w와 측변 두께 t가 접합력에 미치는 영향은 거의 동일하며, 단일 가는 회로 접합력은 단위길이의 회로 접합 면적에 정비례하는 것을 알 수 있으며, 즉, 상기 임의의 내장회로 제품의 임의의 단일 회로 접합력 f'= k"*(W+2T), 여기서, k"는 임의의 내장회로 제품의 접합력 계수를 나타내고, 임의의 내장회로 제품의 표면 처리 방식이 내장회로 제품의 회로 접합력 테스트 보드의 표면 처리 방식과 동일한 경우, k"= k', W는 임의의 내장회로 제품의 임의의 단일 회로의 선폭을 표시하고, T는 임의의 내장회로 제품의 임의의 단일 회로의 측변 두께를 표시하며, f'/f=(W+2T)/(w+2t), f'=[(W+2T)/(w+2t)]*f. 이 계산식을 사용하여, 내장회로 제품의 임의의 단일 회로의 파라미터 값, 내장회로 제품 접합력 테스트 보드의 표준 파라미터 값을 대응하게 대입하고, f 값에 따라, 임의의 내장회로 제품의 임의의 단일 회로의 접합력을 구할 수 있고, 나아가 내장회로 제품의 회로 접합력의 테스트를 구현할 수 있음으로써, 내장회로 제품의 신뢰성을 효과적으로 보장할 수 있다.According to the formula of the bonding force f of a single thin circuit, the effect of the base width w of the unit length and the side thickness t on the bonding force is almost the same, and it can be seen that the bonding force of a single thin circuit is directly proportional to the bonding area of the circuit of the unit length. , That is, any single circuit bonding force f'=k"*(W+2T) of the arbitrary built-in circuit product, where k" represents the bonding force coefficient of any built-in circuit product, and the surface of any built-in circuit product When the treatment method is the same as the surface treatment method of the circuit bonding strength test board of the built-in circuit product, k"= k', W indicates the line width of any single circuit of any built-in circuit product, and T is the arbitrary built-in circuit product. Denotes the side thickness of an arbitrary single circuit of f'/f=(W+2T)/(w+2t), f'=[(W+2T)/(w+2t)]*f. Using, the parameter values of any single circuit of the built-in circuit product, the standard parameter values of the built-in circuit product adhesion test board are correspondingly substituted, and according to the f value, the adhesion of any single circuit of any built-in circuit product is determined. It can be obtained, and further, by implementing a test of the circuit bonding force of the built-in circuit product, it is possible to effectively guarantee the reliability of the built-in circuit product.

또한, 상기 S3 단계는 다음의 단계를 더 포함한다:In addition, the step S3 further includes the following steps:

단일 가는 회로의 접합력 f와 단일 회로 박리강도 ps의 공식에 따라, 상기 임의의 단일 회로 박리강도 ps'=f'/W =[(W+2T)/W]*[ps*w/(w+2t)]. 이 계산식을 사용하여 내장회로 제품의 임의의 단일 회로의 파라미터 값, 내장회로 제품 접합력 테스트 보드의 표준 파라미터 값을 대응하게 대입하고, ps의 값에 따라, 임의의 내장회로 제품의 임의의 단일 회로의 박리강도를 얻을 수 있고, 내장회로 제품의 회로의 박리강도에 대한 테스트를 구현할 수 있어 내장회로 제품의 신뢰성을 효과적으로 보장할 수 있다.According to the formula of the bonding force f of a single thin circuit and the single circuit peeling strength ps, the arbitrary single circuit peeling strength ps'=f'/W =[(W+2T)/W]*[ps*w/(w+) 2t)]. Using this calculation formula, the parameter values of any single circuit of the built-in circuit product and the standard parameter values of the built-in circuit product bonding strength test board are correspondingly substituted, and according to the value of ps, the value of any single circuit of any built-in circuit product Peeling strength can be obtained, and a test for the peeling strength of the circuit of the built-in circuit product can be implemented, so that the reliability of the built-in circuit product can be effectively guaranteed.

본 실시예에서 상기 내장회로 제품의 회로 접합력 테스트 방법은, 상기 내장회로 제품의 회로 접합력 테스트 보드를 사용하여 테스트를 수행하며, 내장회로 제품의 회로 접합력 테스트 기판 상의 테스트 회로(10)는 임의의 내장회로 제품 상의 회로를 보다 잘 시뮬레이션 가능하고, 내장회로 제품의 밑변 접합력과 측변 접합력을 보다 잘 반영할 수 있고, 테스트 결과는 임의의 내장회로 제품의 회로 접합력 및 박리강도를 보다 잘 나타낼 수 있다. 먼저 단일 가는 회로의 접합력 f 및 가는 회로의 파라미터 사이의 관계를 얻고, 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로 접합력 f의 공식 및 단일 가는 회로 박리강도 공식 ps가 유도된 다음, 임의의 내장회로 제품의 임의의 단일 가는 회로의 접합력 f′및 임의의 단일 가는 회로 박리강도 ps′의 공식을 유도하고, 공식에 따라, 임의의 내장회로 제품에 관련된 파라미터를 대입하여 임의의 단일 회로 접합력 또는/및 임의의 단일 회로 박리강도를 구할 수 있다.In the present embodiment, the circuit bonding strength test method of the built-in circuit product is performed by using the circuit bonding strength test board of the built-in circuit product, and the test circuit 10 on the circuit bonding strength test board of the built-in circuit product is optionally built-in The circuit on the circuit product can be better simulated, the base bonding force and the side bonding force of the built-in circuit product can be better reflected, and the test result can better represent the circuit bonding strength and peeling strength of any built-in circuit product. First, the relationship between the bonding force f of the single thin circuit and the parameters of the thin circuit is obtained, the formula of the bonding force f of the circuit bonding force of the built-in circuit product and the formula of the bonding force f of the thin circuit of the board and the peel strength formula of the single thin circuit are derived, The formula of the bonding force f′ and the stripping strength of any single thin circuit ps′ of the product is derived, and according to the formula, an arbitrary single circuit bonding force or/and Any single circuit peel strength can be obtained.

실제적으로, 어떤 표면 처리방식으로 제조된 내장회로 제품에 대해 접합력을 테스트할 필요가 있을 경우, 먼저 해당하는 표면 처리방식을 사용하여 대응하는 내장회로 제품의 회로 접합력 테스트 보드를 제조하며, 이 때, 검출될 임의의 내장회로 제품의 접합력 계수 k"는 내장회로 제품의 회로 접합력 테스트 보드의 접합력 계수 k'와 동일하게 된다. 다음으로, S2단계에서 대응하는 단계를 사용하여, k'의 구체적인 값을 구하고, 단일 가는 회로의 접합력 f 및 단일 가는 회로 박리강도 ps의 값이 구한다. 임의의 내장회로 제품의 임의의 단일 회로 접합력 f' 및 임의의 단일 회로 접합력과 박리강도 ps'의 공식에 따라, 임의의 내장회로 제품의 임의의 단일 회로의 접합력 및 박리강도를 얻을 수 있다. 본 실시예에서 상기 내장회로 제품의 회로 접합력 테스트 방법은 내장회로 제품의 회로 접합력에 대해 테스트가 가능하고, 테스트 결과가 정확하고, 별도의 창지를 도입할 필요가 없고, 조작이 편리하다.Practically, when it is necessary to test the bonding strength of the built-in circuit product manufactured by a certain surface treatment method, first, the circuit bonding strength test board of the corresponding built-in circuit product is manufactured using the corresponding surface treatment method. The bonding force coefficient k" of any built-in circuit product to be detected is equal to the bonding force coefficient k'of the circuit bonding strength test board of the built-in circuit product. Next, using the corresponding step in step S2, a specific value of k'is determined And the values of the bonding force f of the single fine circuit and the peel strength ps of the single thin circuit are obtained, according to the formula of any single circuit bonding force f'and any single circuit bonding force and peel strength ps' of any built-in circuit product. The bonding strength and peeling strength of any single circuit of the built-in circuit product can be obtained.In this embodiment, the circuit bonding strength test method of the built-in circuit product can test the circuit bonding strength of the built-in circuit product, and the test result is accurate. And, there is no need to introduce a separate window, and operation is convenient.

전술한 실시예의 기술적 특징은 임의로 조합될 수 있다. 설명의 간략함을 위해, 상기 실시예에서 기술적인 특징의 모든 가능한 조합은 기술되지 않았지만, 이들 기술적 특징의 조합에 모순이 없는 한, 모든 것은 이 명세서의 범위 내에 있는 것으로 간주되어야 한다.The technical features of the above-described embodiments can be arbitrarily combined. For simplicity of description, all possible combinations of technical features in the above embodiments have not been described, but all should be considered to be within the scope of this specification unless there is contradiction in combinations of these technical features.

전술한 실시예는 단지 본 발명의 몇몇 실시예를 나타내며, 그 설명은 보다 구체적이고 상세하게 기술되어 있지만, 본 발명의 특허 범위를 제한하는 것으로 이해되어서는 안 된다. 당업자라면, 본 발명의 사상 및 범위를 벗어나지 않고 변형 및 개선이 이루어질 수 있으며, 이들은 모두 본 발명의 보호 범위 내에 속한다는 것을 알아야 한다. 따라서, 본 발명의 보호 범위는 첨부된 청구 범위에 따라 달라질 것이다.The above-described embodiments merely represent some embodiments of the present invention, and the description thereof is described in more detail and in detail, but should not be understood as limiting the scope of the patents of the present invention. Those skilled in the art should know that modifications and improvements can be made without departing from the spirit and scope of the present invention, and all of them fall within the protection scope of the present invention. Accordingly, the scope of protection of the present invention will depend on the appended claims.

10, 테스트 회로;
110, 연결 회로;
120, 가는 회로;
20, PP 유전체 층.10, test circuit;
110, connection circuit;
120, fine circuit;
20, PP dielectric layer.

Claims (10)

내장회로 프로세스를 통해 형성되고, 테스트 회로 및 PP 유전체 층을 포함하되, 상기 테스트 회로는 연결 회로 및 복수의 가는 회로를 포함하고, 상기 가는 회로의 일단은 각각 상기 연결 회로와 접속하며, 상기 연결 회로의 밑변 및 측변, 상기 가는 회로의 밑변 및 측변은 모두 PP 유전체 층 내에 매립되며, 상기 복수의 가는 회로는 상기 연결 회로로부터 서로 평행되게 연장되고, 상기 가는 회로의 선폭은 w로, 서로 인접한 상기 가는 회로 사이의 선 간격은 s로, 상기 가는 회로의 회로 수는 N으로, 상기 가는 회로의 상기 PP 유전체 층 내에 매립된 측변의 두께는 t 로 설정되고, 상기 테스트 회로에 대해 std.w, std.s, std.N 및 std.t로 각각 표시되는 한 세트의 표준 파라미터 값을 설정하는 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 보드.It is formed through an embedded circuit process, and includes a test circuit and a PP dielectric layer, wherein the test circuit includes a connection circuit and a plurality of thin circuits, and one end of the thin circuit is connected to the connection circuit, respectively, and the connection circuit The base and side sides of and the base and side sides of the thin circuit are all buried in the PP dielectric layer, and the plurality of thin circuits extend parallel to each other from the connection circuit, and the line width of the thin circuit is w, and the thin circuit adjacent to each other is The line spacing between circuits is set to s, the number of circuits of the thin circuit is set to N, the thickness of the side of the thin circuit embedded in the PP dielectric layer is set to t, and std.w, std. A circuit bonding strength test board for an embedded circuit product, characterized in that setting values of a set of standard parameters, respectively represented by s, std.N and std.t. 삭제delete 제1 항에 있어서,
상기 표준 파라미터 값은 각각 std.w = 10㎛-100㎛, std.s = 10㎛-100㎛, std.N = 20개-60개 및 std.t = 12㎛-30㎛인 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 보드.The method of claim 1,
The standard parameter values are std.w = 10㎛-100㎛, std.s = 10㎛-100㎛, std.N = 20-60 and std.t = 12㎛-30㎛, characterized in that Circuit bonding test board of built-in circuit products. 내장회로 제품의 회로 접합력 테스트 방법에 있어서,
S1단계: 상이한 파라미터 값을 갖는 복수 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하고, 회로 접합력 측정기를 사용하여 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 단일 가는 회로의 접합력 f와 가는 회로의 파라미터 사이의 관계를 얻는 단계;
S2단계: 단일 가는 회로의 접합력 f의 공식 또는/및 단일 가는 회로 박리 강도 ps의 공식을 얻는 단계;
S3 단계: 임의의 내장회로 제품의 임의의 단일 회로의 접합력 f'의 공식 또는/및 단일 회로 박리 강도 ps'의 공식을 얻는 단계를 포함하는,
제1 항에 따른 내장회로 제품의 회로 접합력 테스트 보드를 사용하여 테스트를 수행하는 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 방법.In the circuit bonding strength test method of the built-in circuit product,
Step S1: Design a circuit bonding force test board of a plurality of sets of built-in circuit products with different parameter values, perform a test using a circuit bonding force meter, record the corresponding peeling tension F, and obtain the bonding force f of a single thin circuit. Obtaining a relationship between parameters of the thin circuit;
Step S2: obtaining the formula of the bonding force f of the single fine circuit or/and the formula of the single fine circuit peel strength ps;
Step S3: obtaining a formula of bonding force f'of any single circuit of any built-in circuit product or/and a formula of single circuit peel strength ps',
A circuit bonding strength test method of an embedded circuit product, characterized in that the test is performed using the circuit bonding strength test board of the built-in circuit product according to claim 1. 제4 항에 있어서,
상기 단계 S1 전에, 상기 복수의 가는 회로는 평행으로 배치되고, 상기 가는 회로의 선폭은 w로, 서로 인접한 상기 가는 회로 사이의 선 간격은 s로, 상기 가는 회로의 회로 수는 N으로, 상기 PP 유전체 층 내에 매립된 상기 가는 회로의 측변의 두께는 t로 설정하며, 상기 테스트 회로에 대해 std.w, std.s, std.N 및 std.t로 각각 표시되는 한 세트의 표준 파라미터 값을 선택하는 단계를 더 포함하는 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 방법.The method of claim 4,
Before the step S1, the plurality of thin circuits are arranged in parallel, the line width of the thin circuit is w, the line spacing between the thin circuits adjacent to each other is s, the number of circuits of the thin circuit is N, and the PP The thickness of the side of the thin circuit embedded in the dielectric layer is set to t, and for the test circuit, a set of standard parameter values denoted as std.w, std.s, std.N and std.t, respectively, is selected. Circuit bonding strength test method of an embedded circuit product, characterized in that it further comprises the step of. 제5 항에 있어서,
상기 표준 파라미터 값은 각각 std.w = 10㎛-100㎛, std.s = 10㎛-100㎛, std.N = 20개-60개 및 std.t = 12㎛-30㎛인 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 방법.The method of claim 5,
The standard parameter values are std.w = 10㎛-100㎛, std.s = 10㎛-100㎛, std.N = 20-60 and std.t = 12㎛-30㎛, characterized in that How to test the circuit bonding force of the built-in circuit product. 제5 항에 있어서,
상기 S1단계는 구체적으로,
한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 선폭 std.w, 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 회로 수 N을 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 단일 가는 회로의 접합력 f와 가는 회로 개수 사이의 관계인 f=F/N를 획득하며;
한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 회로 수 std.N, 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 선 폭 w를 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 단일 가는 회로의 접합력 f의 밑변 선폭 접합력 fa와 가는 회로 선폭 w 사이의 관계인 fa=k1*w를 획득하며, 여기서, k1은 상수이고;
한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 상기 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 바닥 총 선폭 w*N, 가는 회로의 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 회로 수 N을 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 단일 가는 회로의 접합력 f의 측변 접합력 fb와 가는 회로 측변 두께 t 사이의 관계인 fb = 2*k2*t를 획득하며, 여기서, k2는 상수인 단계인 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 방법.The method of claim 5,
The S1 step is specifically,
Design a circuit bonding strength test board of a set of built-in circuit products, and the thin circuits of the circuit bonding strength test board of this set of built-in circuit products have the same line width std.w, line spacing std.s and side thickness std.t, and different side thicknesses std.t. Have the number of circuits N, but perform each test on the circuit bonding strength test board of this set of built-in circuit products using a circuit bonding force meter, record the corresponding peeling tension F, and record the bonding force f and the number of thin circuits of a single thin circuit. Obtains the relationship between f=F/N;
Design a circuit bonding strength test board of one set of built-in circuit products, and the thin circuit of the circuit bonding strength test board of this set of built-in circuit products has the same number of circuits std.N, line spacing std.s, and side thickness std.t. With different line width w, each test is performed on the circuit bonding strength test board of this set of built-in circuit products using a circuit bonding force meter, and the corresponding peeling tension F is recorded, so that the base line width of the bonding force f of a single thin circuit A relationship between the bonding force fa and the thin circuit line width w is obtained, fa=k1*w, where k1 is a constant;
Design a circuit bonding test board for a set of built-in circuit products, and the thin circuit of the built-in circuit product circuit bonding test board has the same bottom total line width w*N, the line spacing of the thin circuit std.s, and the side thickness std.t And have a different number of circuits N, but use a circuit bonding force meter to perform a test on each of the circuit bonding strength test boards of this set of built-in circuit products, and record the corresponding peeling tension F to determine the bonding force f of a single thin circuit. Fb = 2*k2*t, which is a relationship between the side bonding force fb and the side thickness t of the thin circuit, is obtained, wherein k2 is a constant step. 제7 항에 있어서,
상기 단계S2는 구체적으로,
단일 가는 회로의 접합력은 f=F/N=fa+fb=k1*w+2*k2*t=k1*[w+2*(k2/k1)*t]이고;
한 세트의 내장회로 제품 접합력 테스트 보드를 설계하고, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 선폭w와 회로 수 N을 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 텐션 F를 기록하여, 하나의 데이터 세트를 얻고, 이 데이터 세트에 대한 피팅 처리를 거쳐 공식 (k2/k1)
Figure 112019058202821-pct00004
1 및 간략된 공식 f=k'*(w+2t)를 획득하며, 여기서, k'는 내장회로 제품의 회로 접합력 테스트 보드의 접합력 계수를 나타내고, 상기 데이터를 다시 피팅 처리하여 k'의 값을 얻으며;
단일 가는 회로의 박리 강도 ps는 박리 텐션과 선폭의 비라고 정의할 경우, 단일 가는 회로의 박리 강도는 ps=F/(N*w)=f/w인 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 방법.The method of claim 7,
The step S2 is specifically,
The bonding force of a single fine circuit is f=F/N=fa+fb=k1*w+2*k2*t=k1*[w+2*(k2/k1)*t];
Design a set of built-in circuit product adhesion test board, and the thin circuit of the circuit adhesion test board of this set of built-in circuit products has the same line spacing std.s and side thickness std.t, and different line width w and number of circuits N. However, using a circuit bonding force meter, each test is performed on the circuit bonding strength test board of the built-in circuit product of this set, and the corresponding peeling tension F is recorded to obtain one data set, and the fitting process for this data set. By formula (k2/k1)
Figure 112019058202821-pct00004
1 and the simplified formula f=k'*(w+2t) is obtained, where k'represents the bonding force coefficient of the circuit bonding strength test board of the built-in circuit product, and the value of k'is re-fitting the data Get;
When the peel strength ps of a single thin circuit is defined as the ratio of the peel tension and the line width, the peel strength of a single thin circuit is ps=F/(N*w)=f/w. Test method. 제8 항에 있어서,
상기 단계S3는,
단일 가는 회로의 접합력 f의 공식에 따른 상기 임의의 내장회로 제품의 임의의 단일 회로 접합력은 f'= k"*(W+2T)이고, 여기서, k"는 임의의 내장회로 제품의 접합력 계수를 나타내고, 임의의 내장회로 제품의 표면 처리 방식이 내장회로 제품의 회로 접합력 테스트 보드의 표면 처리 방식과 동일한 경우, k″=k′, W는 임의의 내장회로 제품의 임의의 단일 회로의 선폭을 나타내고, T는 임의의 내장회로 제품의 임의의 단일 회로의 측변 두께를 나타내며, f'/f= (W+2T)/(w+2t), f'=[(W+2T)/(w+t)]*f인 단계를 더 포함하는 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 방법.The method of claim 8,
The step S3,
Any single circuit bonding force of the arbitrary built-in circuit product according to the formula of the bonding force f of a single thin circuit is f'=k"*(W+2T), where k" is the bonding force coefficient of any built-in circuit product. And, if the surface treatment method of any built-in circuit product is the same as the surface treatment method of the circuit bonding strength test board of the built-in circuit product, k″=k′, W indicates the line width of any single circuit of any built-in circuit product. , T represents the side thickness of any single circuit of any built-in circuit product, f'/f= (W+2T)/(w+2t), f'=[(W+2T)/(w+t )]*f circuit bonding force test method of the built-in circuit product, characterized in that it further comprises a step. 제9 항에 있어서,
상기 단계S3는,
단일 가는 회로 접합력 f와 단일 가는 회로 박리강도 ps의 공식에 따라, 상기 임의의 단일 회로 박리 강도 ps'=f/W=[(W+2T)/W]*[ps*w/(w+2t)]인 단계를 더 포함하는 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 방법.The method of claim 9,
The step S3,
According to the formula of single thin circuit bonding force f and single thin circuit peeling strength ps, the arbitrary single circuit peeling strength ps'=f/W=[(W+2T)/W]*[ps*w/(w+2t) )], the circuit bonding strength test method of the built-in circuit product, characterized in that it further comprises a step.
KR1020197008693A 2016-08-26 2017-03-31 Circuit bonding test board and test method of built-in circuit products KR102206920B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610737473.9 2016-08-26
CN201610737473.9A CN106383086B (en) 2016-08-26 2016-08-26 It sunkens cord road product circuit binding force detection plate and method
PCT/CN2017/078927 WO2018036162A1 (en) 2016-08-26 2017-03-31 Circuit bonding force detection board for buried circuit product, and method

Publications (2)

Publication Number Publication Date
KR20190044645A KR20190044645A (en) 2019-04-30
KR102206920B1 true KR102206920B1 (en) 2021-01-25

Family

ID=57917307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197008693A KR102206920B1 (en) 2016-08-26 2017-03-31 Circuit bonding test board and test method of built-in circuit products

Country Status (3)

Country Link
KR (1) KR102206920B1 (en)
CN (1) CN106383086B (en)
WO (1) WO2018036162A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106383086B (en) * 2016-08-26 2018-10-19 广州兴森快捷电路科技有限公司 It sunkens cord road product circuit binding force detection plate and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273285A (en) 2002-01-10 2003-09-26 Shinko Electric Ind Co Ltd Semiconductor device, its mounting structure, its mounting method, its testing method, its quality displaying method, its transporting method and method for manufacturing the semiconductor device
CN101893545A (en) 2010-07-14 2010-11-24 深南电路有限公司 Test method and test apparatus for bonding force of PCB (Printed Circuit Board) embedded metal base
CN101958306A (en) 2009-07-14 2011-01-26 日月光半导体制造股份有限公司 Embedded circuit substrate and manufacturing method thereof
CN103491729A (en) * 2012-06-11 2014-01-01 欣兴电子股份有限公司 Circuit board and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589398B1 (en) * 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
TWI475935B (en) * 2011-07-08 2015-03-01 Unimicron Technology Corp Coreless package substrate and fabrication method thereof
CN106383086B (en) * 2016-08-26 2018-10-19 广州兴森快捷电路科技有限公司 It sunkens cord road product circuit binding force detection plate and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273285A (en) 2002-01-10 2003-09-26 Shinko Electric Ind Co Ltd Semiconductor device, its mounting structure, its mounting method, its testing method, its quality displaying method, its transporting method and method for manufacturing the semiconductor device
CN101958306A (en) 2009-07-14 2011-01-26 日月光半导体制造股份有限公司 Embedded circuit substrate and manufacturing method thereof
CN101893545A (en) 2010-07-14 2010-11-24 深南电路有限公司 Test method and test apparatus for bonding force of PCB (Printed Circuit Board) embedded metal base
CN103491729A (en) * 2012-06-11 2014-01-01 欣兴电子股份有限公司 Circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
CN106383086A (en) 2017-02-08
CN106383086B (en) 2018-10-19
KR20190044645A (en) 2019-04-30
WO2018036162A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
US11435242B2 (en) Increasing sensitivity of a sensor using an encoded signal
CN107005771B (en) Integrated temperature sensor in microphone package
JP2013181827A (en) Fault detection device
KR20180026723A (en) Wiring circuit board manufacturing method
WO2018223753A1 (en) Bonding area connection structure, touch screen and display device
KR20180027505A (en) Wiring circuit substrate
CN107527661B (en) Word line resistance testing method and three-dimensional memory failure analysis method
CN106535470B (en) A kind of PCB layout method, line width determining device and PCB based on SMA interfaces
KR102206920B1 (en) Circuit bonding test board and test method of built-in circuit products
JP2012198189A5 (en) Wiring board for electronic component inspection apparatus and manufacturing method thereof
US9588552B2 (en) Attaching electrical components using non-conductive adhesive
WO2014168946A1 (en) Low cost interposer comprising an oxidation layer
JP4353378B2 (en) Membrane adhesion measuring method, membrane adhesion measuring device, and film adhesion measuring sample
TW201142306A (en) Film type probe unit and method of manufacturing the same
CN204392682U (en) Printed circuit board and display device
TWI252943B (en) Measuring method and structure for bonding impedance
TWI583962B (en) Space conversion module and its manufacturing method
US11041880B2 (en) Contactless coupling between test and measurement system and a device under test
US9147020B2 (en) Transmission line characterization using EM calibration
TW202203717A (en) Printed circuit and testing method of copper thickness
JP5540772B2 (en) Test coupon for characteristic impedance measurement and printed circuit board having the same
TWI553310B (en) Adhesion state detection method
Dzarnoski et al. Ultra small hearing aid electronic packaging enabled by chip-in-flex
JP2007192635A (en) System and method for measuring circuit
TWI580980B (en) Method of measuring electrical length in semiconductor testing apparatus and method of conductive region of wafer alignment

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant