KR20190044645A - Circuit adhesion test board and test method of integrated circuit products - Google Patents
Circuit adhesion test board and test method of integrated circuit products Download PDFInfo
- Publication number
- KR20190044645A KR20190044645A KR1020197008693A KR20197008693A KR20190044645A KR 20190044645 A KR20190044645 A KR 20190044645A KR 1020197008693 A KR1020197008693 A KR 1020197008693A KR 20197008693 A KR20197008693 A KR 20197008693A KR 20190044645 A KR20190044645 A KR 20190044645A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- std
- test
- built
- product
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N19/00—Investigating materials by mechanical methods
- G01N19/04—Measuring adhesive force between materials, e.g. of sealing tape, of coating
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
- Laying Of Electric Cables Or Lines Outside (AREA)
- Graft Or Block Polymers (AREA)
Abstract
본 발명에서는 내장회로 제품의 회로 접합력 테스트 보드 및 테스트 방법이 개시되며, 상기 내장회로 제품의 회로 접합력 테스트 보드는 내장회로 프로세스를 통해 제조되며, 테스트 회로 및 PP 유전체 층을 포함하며, 상기 테스트 회로는 연결 회로 및 복수의 가는 회로를 포함하되, 상기 각각 가는 회로의 일단은 상기 연결 회로와 접속하고, 상기 연결회로의 밑변 및 측변, 상기 가는 회로의 밑변 및 측변은 모두 PP 유전체 층에 매립된다. 상기 내장회로 제품의 회로 접합력 테스트 보드 및 방법은, 내장회로 제품의 밑변 접합력과 측변 접합력의 상황을 더 잘 나타낼 수 있어, 구한 회로 접합력 및 박리강도는 임의의 내장회로 제품의 회로 접합력 및 박리강도를 보다 정확하게 나타낼 수 있고, 내장회로 제품의 회로 접합력에 대한 테스트을 구현할 수 있고, 조작이 간단하고 편리하다.A circuit adhesion force test board of a built-in circuit product and a test method thereof are disclosed, wherein the circuit adhesion force test board of the built-in circuit product is manufactured through a built-in circuit process and includes a test circuit and a PP dielectric layer, A connection circuit and a plurality of thin circuits, wherein one end of each thin circuit is connected to the connection circuit, and the base and sides of the connection circuit, the base and sides of the thin circuit are all embedded in the PP dielectric layer. The circuit bonding force test board and method of the built-in circuit product can more easily indicate the condition of the base joint force and the lateral joint force of the built-in circuit product, and the obtained circuit bonding force and peel strength can be determined by the circuit bonding force and the peel strength Can be displayed more accurately, and a test for the circuit bonding force of the built-in circuit product can be implemented, and the operation is simple and convenient.
Description
본 발명은 IC 패키지 기판 분야에 관한 것으로, 특히 내장회로 제품의 회로 접합력 테스트 보드 및 테스트 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC package substrate field, and more particularly, to a circuit adhesion force test board and a test method of a built-in circuit product.
전자제품이 고밀도, 박형화의 방향으로 점차 발전됨에 따라, 코어리스(Coreless) 패키지 기판 및 관련된 패키지 테스트 공정을 점차 발전시킴으로써 와이어의 길이를 단축시키고, 전체 구조 두께를 감소시키고, 패키지 기판의 비용을 어느 정도 낮추어 고주파화 및 소형화의 발전 추세를 충족시킨다. 코어리스 기판 기술을 기반으로 ETS(Embedded Trace Substrate) 제품이 개발된다. 일반적으로, ETS 제품 내장회로 회로의 회로 하부는 PP 유전체 층에 매립되며, 회로와 PP 유전체의 접합력은 회로의 바닥과 회로의 측면에 의해 같이 제공되어, 회로 접합력을 효과적으로 개선하고 회로의 정밀화을 확보한다. 종래의 회로 접합력 테스트 방법은 비 내장회로 제품에 대해 테스트하는 것이기 때문에, 회로 바닥과 PP 유전체의 접합력만 테스트할 수 있고, ETS 제품(정밀 회로)의 회로 접합력에 대해 테스트할 수 없다.As electronic products gradually develop in the direction of high density and thinness, by gradually developing a coreless package substrate and related package test process, the length of the wire is shortened, the overall structure thickness is reduced, To meet the development trend of high frequency and miniaturization. ETS (Embedded Trace Substrate) products will be developed based on coreless substrate technology. In general, the bottom of the circuit of the ETS product embedded circuit is embedded in the PP dielectric layer, and the junction of the circuit and the PP dielectric is provided by the bottom of the circuit and the sides of the circuit, effectively improving the circuit adhesion and ensuring circuit refinement . Since the conventional circuit-bonding-force test method is to be tested on a non-circuit-circuit product, only the bonding strength between the circuit bottom and the PP dielectric can be tested and the circuit-bonding strength of the ETS product (precision circuit) can not be tested.
이에 따라, 본 발명은 종래 기술의 결점을 극복하여, 내장회로 제품의 회로 접합력에 대해 테스트할 수 있고, 조작이 간단하고 편리한 내장회로 제품의 회로 접합력 테스트 보드 및 방법을 제공하는 것을 목적으로 한다.Accordingly, it is an object of the present invention to overcome the drawbacks of the prior art and to provide a circuit connection test board and method of a built-in circuit product which can be tested for the circuit connection force of a built-in circuit product and is simple and convenient to operate.
내장회로 제품의 회로 접합력 테스트 보드는, 내장회로 프로세스를 통해 형성하되, 테스트 회로 및 PP 유전체 층을 포함하며, 상기 테스트 회로는 연결 회로 및 복수의 가는 회로를 포함하되, 상기 가는 회로의 일단은 각각 상기 연결 회로와 접속하고, 상기 연결회로의 밑변 및 측변, 상기 가는 회로의 밑변 및 측변은 모두 PP 유전체 층에 매립된다.A circuit adhesion test board of an integrated circuit product is formed through an embedded circuit process, comprising a test circuit and a PP dielectric layer, the test circuit comprising a connection circuit and a plurality of thin circuits, And the bottom side and the side surface of the connection circuit, the base side and the side surface of the thin circuit are all embedded in the PP dielectric layer.
일 실시예에서, 상기 복수의 가는 회로는 평행으로 배치되며, 상기 가는 회로의 선폭은 w로, 서로 인접한 상기 가는 회로 사이의 선 간격은 s로, 상기 가는 회로의 회로 수는 N으로, 상기 가는 회로의 상기 PP 유전체 층 내에 매립된 측변의 두께는 t 로 설정되고, 상기 테스트 회로에 대해 std.w, std.s, std.N 및 std.t로 각각 표시되는 한 세트의 표준 파라미터 값을 설정하다.In one embodiment, the plurality of fine circuits are arranged in parallel, the line width of the fine circuit is w, the line spacing between adjacent fine circuits is s, the number of circuits of the fine circuit is N, The thickness of the sides embedded in the PP dielectric layer of the circuit is set to t and a set of standard parameter values respectively denoted std.w, std.s, std.N and std.t for the test circuit are set Do.
일 실시예에서, 상기 표준 파라미터 값은 각각 std.w = 10μm-100μm, std.s = 10μm-100μm, std.N=20개-60개 및 std.t=12μm-30μm이다.In one embodiment, the standard parameter values are std.w = 10 μm-100 μm, std.s = 10 μm-100 μm, std.N = 20 -60, and std.t = 12 μm-30 μm.
상기 내장회로 제품의 회로 접합력 테스트 보드를 사용하여 테스트하는 내장회로 제품의 회로 접합력 테스트 방법은,A method of testing a circuit connection strength of a built-in circuit product to be tested using the circuit connection force test board of the built-
S1단계: 상이한 파라미터 값을 갖는 복수 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하고, 회로 접합력 측정기를 사용하여 테스트를 수행하고, 해당되는 박리 하중 F를 기록하여, 단일 가는 회로의 접합력 f와 가는 회로의 파라미터 사이의 관계를 얻는 단계;Step S1: Circuit adhesion force of a plurality of sets of built-in circuit products having different parameter values The test board is designed, the test is carried out by using a circuit adhesion force measuring device, the corresponding release load F is recorded, Obtaining a relationship between the parameters of the fine circuit;
S2단계 : 단일 가는 회로의 접합력 f의 공식 또는/및 단일 가는 회로 박리 강도 ps의 공식을 얻는 단계; Step S2: obtaining a formula of a single thin circuit adhesion force f and / or a single thin circuit peel strength ps;
S3단계 : 임의의 내장회로 제품의 임의의 단일 회로의 접합력 f'의 공식 또는/및 단일 회로 박리 강도 ps'의 공식을 얻고, 공식에 따라 임의의 단일 회로 접합력 또는/및 임의의 단일 회로 박리강도를 얻는 단계를 포함한다.Step S3: obtain the formula of the bonding strength f 'of any single circuit of any integrated circuit product and / or the formula of the single circuit peel strength ps', and calculate the formula of any single circuit adhesion force and / or any single circuit peeling strength Lt; / RTI >
일 실시예에서, 상기 S1단계 전에, 상기 복수의 가는 회로는 평행으로 배치되고, 상기 가는 회로의 선폭은 w로, 서로 인접한 상기 가는 회로 사이의 선 간격은 s로, 상기 가는 회로의 회로 수는 N으로, 상기 PP 유전체 층 내에 매립된 상기 가는 회로의 측변의 두께는 t로 설정하며, 상기 테스트 회로에 대해std.w, std.s, std.N 및 std.t로 각각 표시되는 한 세트의 표준 파라미터 값을 선택하는 단계를 더 포함한다.In one embodiment, before step S1, the plurality of fine circuits are arranged in parallel, the line width of the fine circuit is w, the line interval between adjacent fine circuits is s, and the number of circuits of the fine circuit is N, the thickness of the side of the fine circuit embedded in the PP dielectric layer is set to t, and the set of std.w, std.s, std.N, and std.t. And selecting a standard parameter value.
일 실시예에서, 상기 표준 파라미터 값은 각각 std.w = 10μm-100μm, std.s = 10 μm-100μm, std.N=20개-60개 및 std.t=12μm-30μm이다.In one embodiment, the standard parameter values are std.w = 10 μm-100 μm, std.s = 10 μm-100 μm, std.N = 20 -60, and std.t = 12 μm-30 μm.
일 실시예에서, 상기S1단계는 구체적으로, In one embodiment, step < RTI ID = 0.0 > S1 <
한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 선폭 std.w, 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 회로 수 N을 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 하중 F를 기록하여, 단일 가는 회로의 접합력 f와 가는 회로 개수 사이의 관계, f=F/N를 획득하며;A circuit adhesion test board of a set of built-in circuit products, and a circuit of the circuit adhesion test board of the set's built-in circuit product has the same line width std.w, the line spacing std.s and the side thickness std.t Tests are carried out on the circuit adhesion force test board of the integrated circuit product of this set using the circuit adhesion force measuring device having the number of circuits N and the corresponding exfoliation load F is recorded so that the bonding force f of a single thin circuit and the number of fine circuits , F = F / N;
한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 회로 수 std.N, 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 선폭w를 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 하중F를 기록하여, 단일 가는 회로의 접합력 f의 밑변 선폭 접합력 fa와 가는 회로 선폭 w 사이의 관계, fa=k1*w를 획득하며, 여기서, k1은 상수이고;We design a circuit adhesion test board of a set of integrated circuit products, and the thin circuit of the circuit adhesion test board of this set of integrated circuit products has the same circuit number std.N, line spacing std.s and side thickness std.t Tests were performed on the circuit adhesion force test boards of the integrated circuit products of this set with different line widths w, and the corresponding exfoliation loads F were recorded, and the base line abutment force f obtaining a relationship between f a and a fine line width w, f a = k 1 * w, where k 1 is a constant;
한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 상기 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 바닥 총 선폭 w*N, 가는 회로의 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 회로 수 N을 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 하중F를 기록하여, 단일 가는 회로의 접합력 f의 측변 접합력 fb와 가는 회로 측변 두께 t 사이의 관계, fb=2*k2*t를 획득하며, 여기서, k2는 상수인 것이다.A circuit connection strength test board of a set of built-in circuit products, wherein the thin circuit of the circuit connection test board of the built-in circuit product has the same total floor width w * N, the line spacing std.s of the thin circuit, And a circuit adhesion force measuring instrument is used to perform a test on the circuit connection force test board of this set of built-in circuit products, and the corresponding exfoliation load F is recorded, sides adhesion relationship between f b and the circuit thin side edges thickness t, and obtain the fb = 2 * k2 * t, where, k 2 is a constant.
일 실시예에서, 상기 S2단계는 구체적으로,In one embodiment, step < RTI ID = 0.0 > S2 <
단일 가는 회로의 접합력은 f=F/N=fa+fb=k1*w+2*k2*t=k1*[w+2*(k2/k1)*t]이고;The bonding force of the single thin circuit is f = F / N = f a + f b = k 1 * w + 2 * k 2 * t = k 1 * [w 2 * (k 2 / k 1 ) * t];
한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계되고, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 선폭w와 회로 수 N을 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 하중 F를 기록하여, 하나의 데이터 세트를 얻으며, 이 데이터 세트에 대한 피팅(fitting) 처리를 거쳐 공식 (k2/k1)
단일 가는 회로의 박리 강도 ps는 박리 하중과 선폭의 비라고 정의하고, 단일 가는 회로의 박리 강도는 ps=F/(N*w)=f/w이다.The peel strength ps of a single thin circuit is defined as the ratio of the peel load to the line width, and the peel strength of the single thin circuit is ps = F / (N * w) = f / w.
일 실시예에서, 상기 S3단계은,In one embodiment, step < RTI ID = 0.0 > S3 &
단일 가는 회로의 접합력 f의 공식에 따른 상기 임의의 내장회로 제품의 임의의 단일 회로 접합력은 f'= k"*(W+2T)이고, 여기서, k"는 임의의 내장회로 제품의 접합력 계수를 나타내고, 임의의 내장회로 제품의 표면 처리 방식이 내장회로 제품의 회로 접합력 테스트 보드의 표면 처리 방식과 동일한 경우, k"= k', W는 임의의 내장회로 제품의 임의의 단일 회로의 선폭을 나타내고, T는 임의의 내장회로 제품의 임의의 단일 회로의 측변 두께를 나타내며, f'/f= (W+2T)/(w+2t), f'=[(W+2T)/(w+ t)]*f인 단계를 더 포함한다.Any single circuit connection force of the arbitrary built-in circuit product according to the formula of the single-thin circuit connection force f is f '= k " * (W + 2T), where k " K "= k ', W represents the line width of any single circuit of any built-in circuit product when the surface treatment method of any built-in circuit product is the same as the surface treatment method of the circuit adhesion test board of the built-in circuit product (T + 2t) / (w + 2t), f '= [(W + 2T) / (w + t)] where f represents the lateral thickness of any single circuit of any integrated circuit product, ] * f.
일 실시예에서, 상기 S3단계는,In one embodiment, step < RTI ID = 0.0 > S3 &
단일 가는 회로 접합력 f와 단일 가는 회로 박리강도 ps의 공식에 따라, 상기 임의의 단일 회로 박리강도 ps'=f/W=[(W+2T)/W]*[ps*w/(w+2t)]인 단계를 더 포함한다.W = (w + 2T) / W] * [ps * w / (w + 2t) / )].
상기 내장회로 제품의 회로 접합력 테스트 보드는, 내장회로 프로세스에 의해 형성되고, 그 상의 테스트 회로는 연결 회로 및 복수의 가는 회로를 포함하되, 연경 회로는 복수의 가는 회로를 연결시키는 역할을 하고, 가는 회로는 임의의 내장회로 제품 상의 회로을 시뮬레이션하는 역할을 하며, 복수의 가는 회로는 임의의 내장회로 제품 상의 회로를 시뮬레이션하는 것을 통해 내장회로 제품의 밑변 접합력과 측변 접합력의 상황을 더 잘 나타낼 수 있으며, 이 내장회로 제품의 회로 접합력 테스트 보드에 의해 테스트를 수행하는 것을 통해 구한 회로 접합력 및 박리강도는 임의의 내장회로 제품의 회로 접합력 및 박리강도를 보다 정확하게 나타낼 수 있다.remind A circuit connection test board of a built-in circuit product is formed by a built-in circuit process, and the test circuit on the circuit board includes a connecting circuit and a plurality of fine circuits. The soft circuit serves to connect a plurality of fine circuits, Can simulate the circuitry on any of the built-in circuit products and a plurality of fine circuits can better represent the situation of the base joint force and the lateral joint force of the built-in circuit product through simulating the circuit on any of the built-in circuit products, Circuit Attachment of Internal Circuit Products The circuit joint strength and the peel strength obtained by performing the test by the test board can more accurately indicate the circuit joining force and the peel strength of an arbitrary internal circuit product.
상기 내장회로 제품의 회로 접합력 테스트 방법은, 상기 내장회로 제품의 회로 접합력 테스트 보드를 사용하여 테스트를 수행함으로써, 상기 내장회로 제품의 회로 접합력 테스트 보드의 기술적 효과를 가지고, 테스트 결과는 내장회로 제품의 회로 접합력 및 박리강도를 더 잘 나타낼 수 있다. 상이한 파라미터를 갖는 복수 세트의 내장회로 제품의 회로 접합력 테스트 보드를 테스트하고, 테스트 데이터에 따라 단일 가는 회로의 접합력 f의 공식 및 가는 회로의 파라미터 사이의 관계를 구함으로써, 이어서 내장회로 제품의 회로 접합력 테스트 보드의 단일 가는 회로의 접합력 f의 공식 또는/및 단일 가는 회로 박리강도 공식 ps이 유도된 다음, 임의의 내장회로 제품의 임의의 단일 가는 회로의 접합력 f′또는/및 임의의 단일 가는 회로 박리강도 ps′의 공식을 유도하고, 공식에 따라, 임의의의 내장회로 제품에 관련된 파라미터를 대입하여 임의의 단일 회로 접합력 또는/및 임의의 단일 회로 박리강도를 얻는다. 상기 내장회로 제품의 회로 접합력 테스트 방법은 내장회로 제품의 회로 접합력에 대한 테스트가 가능하고, 테스트 결과가 정확하고, 별도의 창지를 도입할 필요가 없고, 조작이 간편하다.The circuit connection strength test method of the built-in circuit product has the technical effect of the circuit connection strength test board of the built-in circuit product by performing the test using the circuit connection strength test board of the built-in circuit product. The circuit bonding force and the peel strength can be represented more clearly. By testing the circuit adhesion test board of a plurality of sets of built-in circuit products with different parameters and obtaining the relationship between the formula of the bonding force f of a single thin circuit and the parameters of the thin circuit according to the test data, The formula of the bonding strength f of the single thin circuit of the test board and / or the single thin circuit peel strength formula ps is derived, then the arbitrary single fine of the circuitry of any built-in product, the bonding force f 'and / or any single fine circuit peeling The formula of the intensity ps' is derived and, depending on the formula, the parameters related to any of the built-in circuit products are substituted to obtain any single circuit adhesion force and / or any single circuit peel strength. The circuit connection force test method of the built-in circuit product can test the circuit connection force of the built-in circuit product, and the test result is accurate, there is no need to introduce a separate housing, and the operation is simple.
도 1은 본 발명의 일 실시예에 따른 내장회로 제품의 회로 접합력 테스트 보드의 단면도이고.
도 2는 본 발명의 일 실시예에 따른 테스트 회로의 구조도이다.
도 3은 본 발명의 일 실시예에 따른 내장회로 제품의 회로 접합력 테스트 방법의 개략적인 흐름도이다.1 is a cross-sectional view of a circuit bonding force test board of an integrated circuit product according to an embodiment of the present invention.
2 is a structural diagram of a test circuit according to an embodiment of the present invention.
3 is a schematic flow chart of a method of testing a circuit connection force of a built-in circuit product according to an embodiment of the present invention.
다음으로, 본 발명에 대해 상세하게 설명한다. Next, the present invention will be described in detail.
도 1과 도 2에 제시된 바와 같이, 내장회로 제품의 회로 접합력 테스트 보드는, 내장회로 프로세스를 통해 제조되고, 테스트 회로(10) 및 PP 유전체 층(20)을 포함하며, 상기 테스트 회로(10)는 연결 회로(110) 및 복수의 가는 회로(120)를 포함하되, 상기 가는 회로(120)의 일단은 각각 상기 연결 회로(110)와 접속하고, 상기 연결 회로(110)의 밑변과 측변, 및 상기 가는 회로(120)의 밑변과 측변은 모두 PP 유전체 층(20)에 매립된다. 상기 내장회로 제품의 회로 접합력 테스트 보드는, 내장회로 프로세스에 의해 제조되고, 그 상의 테스트 회로(10)는 연결 회로(110) 및 복수의 가는 회로(120)를 포함하되, 연경 회로(110)는 복수의 가는 회로(120)를 연결시키는 역할을 하고, 가는 회로(120)는 임의의 내장회로 제품 상의 회로을 시뮬레이션하는 역할을 하며, 복수의 가는 회로(120)는 임의의 내장회로 제품 상의 회로를 시뮬레이션하는 것을 통해 내장회로 제품의 밑변 접합력과 측변 접합력의 상황을 더 잘 반영할 수 있으며, 이 내장회로 제품의 회로 접합력 테스트 보드에 의해 테스트를 수행하는 것을 통해 구한 회로 접합력 및 박리강도는 임의의 내장회로 제품의 회로 접합력 및 박리강도를 보다 정확하게 나타낼 수 있다.1 and 2, a circuit adhesion test board of an integrated circuit product is manufactured through an embedded circuit process and includes a
본 실시예에서, 상기 복수의 가는 회로(120)는 평행하게 배치되고, 상기 가는 회로(120)의 선폭이 w로, 인접한 상기 가는 회로(120) 사이의 선 간격이 s로, 상기 가는 회로(120)의 개수가 N으로, 상기 PP 유전체 층(20)에 매립된 상기 가는 회로(120)의 측변의 두께가 t로 설정되며, 상기 테스트 회로(10)에 대해 각각 std.w, std.s, std.N 및 std.t로 나타낸 한 세트의 표준 파라미터 값이 설정된다. 테스트 회로(10)에 대해 한 세트의 표준 파라미터 값을 설정함으로써, 상이한 처리 방법에 의해 제조된 상이한 내장회로 제품을 테스트할 필요가 있을 경우, 해당한 내장회로 제품과 동일한 처리 방법을 채택하는 내장회로 제품의 회로 접합력 테스트 보드를 설계할 필요가 있으며, 여기서, 상이한 처리 방법을 채택한 내장회로 제품의 회로 접합력 테스트 보드 상의 테스트 회로(10)는 상기 표준 테스트 값을 기초로 할 수 있어, 복수 세트의 데이터에 대한 테스트를 수행할 때, 관련된 파라미터의 선택, 고정 및 변경을 용이하게 될 뿐만 아니라, 조작을 간단하고 편리하다. 구체적으로, 상기 표준 파라미터 값은 각각 std.w=10μm-100μm, std.s=10μm-100μm, std.N=20개-60개, std.t=12μm-30μm이며, 상기 범위의 파라미터 값이 사용하여 접합력 테스트를 수행하는 경우, 당겨 끊어지는 현상이 없고, 테스트 결과 변동 범위는 작고, 접합력 테스트 데이터는 우수한 반복성을 갖는다.In the present embodiment, the plurality of
도 1, 도 2, 및 도 3에 제시된 바와 같이, 내장회로 제품의 회로 접합력 테스트 방법은, 상기 내장회로 제품의 회로 접합력 테스트 보드를 사용하여 테스트를 수행하고, 다음 단계를 포함한다:As shown in Figs. 1, 2, and 3, a method of testing a circuit connection strength of an integrated circuit product includes performing a test using a circuit adhesion test board of the integrated circuit product, and includes the following steps:
S1: 상이한 파라미터 값을 갖는 복수 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하고, 회로 접합력 측정기를 사용하여 테스트를 수행하고, 해당되는 박리 하중 F를 기록하여, 단일 가는 회로의 접합력 f와 가는 회로의 파라미터 사이의 관계를 구한다. 가는 회로의 파라미터는 선폭 w, 선 간격 s, 회로 수 N 및 측변 두께 t이다. 본 실시예에서, 상기 회로 접합력 측정기는 박리강도 측정기이며, 테스트를 수행할 때, 이 박리강도 측정기는 연결 회로(110)를 클램프하고 수직 방향으로 50.8 mm/분의 속도로 인장력을 제공하고, 대응하는 박리 하중 F를 기록한다.S1: A circuit connection test board of a plurality of sets of internal circuit products having different parameter values is designed, a test is carried out using a circuit connection force measuring instrument, and the corresponding separation load F is recorded, The relationship between the parameters of the circuit is obtained. The parameters of the thin circuit are the line width w, the line spacing s, the number of circuits N, and the lateral thickness t. In the present embodiment, the circuit adhesion force meter is a peeling strength meter. When performing a test, the peeling strength meter clamps the
상기 S1 단계 전에, 복수의 가는 회로(120)는 평행하게 배치되고, 상기 가는 회로(120)의 선폭이 w로, 인접한 상기 가는 회로(120) 사이의 선 간격이 s로, 상기 가는 회로(120)의 개수가 N으로, 상기 PP 유전체 층(20)에 매립된 상기 가는 회로(120)의 측변의 두께가 t로 설정되고, 상기 테스트 회로(10)의 한 세트의 표준 파라미터 값을 선택하고, 각각 std.w, std.s, std.N 및 std.t로 나타내는 단계를 포함한다. 테스트 회로(10)에 대해 한 세트의 표준 파라미터 값을 설정함으로써, 상이한 처리 방법에 의해 제조된 상이한 내장회로 제품을 테스트할 필요가 있을 경우, 해당한 내장회로 제품과 동일한 처리 방법을 채택하는 내장회로 제품의 회로 접합력 테스트 보드를 설계할 필요가 있으며, 여기서, 상이한 처리 방법을 채택한 내장회로 제품의 회로 접합력 테스트 보드 상의 테스트 회로(10)는 상기 표준 테스트 값을 직접적으로 기초로 할 수 있어, 복수 세트의 데이터에 대한 테스트를 수행할 때, 관련된 파라미터의 선택, 고정 및 변경을 용이하게 될 뿐만 아니라, 조작을 간단하고 편리하게 된다. 구체적으로, 상기 표준 파라미터 값은 각각 std.w=10μm-100μm, std.s=10μm-100μm, std.N=20개-60개, std.t=12μm-30μm이며, 상기 범위의 파라미터 값이 사용하여 접합력 테스트를 수행하는 경우, 당겨 끊어지는 현상이 없고, 테스트 결과 변동 범위는 작고, 접합력 테스트 데이터는 우수한 반복성을 갖는다.Before the step S1, a plurality of
구체적으로, 상기 S1 단계는 다음과 같다:Specifically, step S1 is as follows:
한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 선폭 std.w, 선 간격 std.s와 측변 두께 std.t, 및 상이한 회로 수 N을 가지며, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 하중 F를 기록하여, 단일 가는 회로의 접합력 f와 가는 회로 개수 사이의 관계를 구하고, f=F/N이다. 본 실시예에서,이 세트의 내장회로 제품의 회로 접합력 테스트 보드는 5개의 내장회로 제품의 회로 접합력 테스트 보드를 포함하고, 구체적인 파라미터는 std.w = 60㎛, std.s = 30㎛, std.t = 20㎛이고 모두 동일하며, 가는 회로의 회로 수는 각각 20, 25, 30, 35 및 40이다. 테스트 데이터에 따라, 단일 가는 회로의 접합력 f는 가는 회로와 선형 근사 관계를 얻고, 공식f = F/N을 구할 수 있다.Circuit design of a set of built-in circuit products Design of a test board, the circuit of the integrated circuit product of this set Fine circuit of the test board has the same line width std.w, line spacing std.s and side thickness std.t, Tests are carried out on the circuit adhesion force test board of the integrated circuit product of this set using the circuit adhesion force measuring device having the number of circuits N and the corresponding exfoliation load F is recorded so that the bonding force f of a single thin circuit and the number of fine circuits , And f = F / N. In this embodiment, the circuit adhesion force test board of this set of built-in circuit products includes circuit adhesion force test boards of five internal circuit products, and specific parameters are std.w = 60 占 퐉, std.s = 30 占 퐉, std. t = 20 占 퐉 and all are the same, and the circuit numbers of the thin circuit are 20, 25, 30, 35 and 40, respectively. According to the test data, the bonding force f of a single thin circuit can be approximated to a linear circuit and a formula f = F / N can be obtained.
한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 개수 std.N, 선 간격 std.s와 측변 두께 std.t, 및 상이한 선폭 w를 가지며, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 하중 F를 기록하여, 단일 가는 회로의 접합력 f의 밑변 선폭 접합력 fa와 가는 회로 선폭 w 사이의 관계를 구하고, fa=k1*w이며, 여기서, k1은 상수이다. 본 실시예에서,이 세트의 내장회로 제품의 회로 접합력 테스트 보드는 3개의 내장회로 제품의 회로 접합력 테스트 보드를 포함하고, 구체적인 파라미터는 std.s=30μm，std.t=20μm，std.N=35이고 모두 동일하며, 가는 회로(120)의 선폭은 각각 30μm、60μm、90μm이다. 테스트 데이터에 따라, 단일 가는 회로의 접합력 f의 밑변 선폭 접합력 fa는 가는 회로의 밑변 폭 w와 선형 근사 관계를 얻고, 공식fa=k1*w를 구할 수 있다.A circuit adhesion test board of a set of built-in circuit products is designed, and the circuit of the circuit adhesion test board of this set's built-in circuit product has the same number of std.N, line spacing std.s and side thickness std.t, And a line width w, and a circuit adhesion force tester is used to test each circuit adhesion force test board of this set of built-in circuit products, and the corresponding release force F is recorded so that the base line width joining force f a and the fine line width w, and f a = k 1 * w, where k 1 is a constant. In this embodiment, the circuit adhesion test board of the integrated circuit product of this set includes the circuit adhesion test board of three integrated circuit products, and the specific parameters are std.s = 30 .mu.m, std.t = 20 .mu.m, std.N = 35, and the line widths of the
한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 상기 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로은 동일한 바닥 총 선폭 w*N, 가는 회로의 선 간격 std.s와 측변 두께 std.t, 및 상이한 회로 수 N을 가지며, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 하중 F를 기록하여, 단일 가는 회로의 접합력 f의 측변 접합력 fb와 가는 회로 측변 두께 t 사이의 관계를 얻고, fb=2*k2*t인 것을 구하며, 여기서, k2는 상수이다. 본 실시예에서,이 세트의 내장회로 제품의 회로 접합력 테스트 보드는 3개의 내장회로 제품의 회로 접합력 테스트 보드를 포함하고, 구체적인 파라미터는 std.s=30μm，std.t=20μm이고 모두 동일하며, 가는 회로의 선폭/개수는 각각 30μm/60개、60μm/30개、90μm/20개이다. 테스트 데이터에 따라, 단일 가는 회로의 접합력 f의 측변 접합력 fb는 가는 회로의 측변 두께 t와 선형 근사 관계를 얻고, 공식fb=2*k2*t를 구할 수 있다.Wherein the thin circuit of the circuit adhesion test board of the integrated circuit product has the same bottom total line width w * N, the line spacing std.s of the fine circuit and the side thickness std.t, And a different circuit number N. Tests are carried out on the circuit adhesion force test board of the integrated circuit product of this set using the circuit adhesion force meter and the corresponding release load F is recorded so that the lateral side of the bonding force f of the single thin circuit to obtain the relation between the bonding force between f b and the circuit thin side edges thickness t, seeking in that fb = 2 * k2 * t, where, k 2 is a constant. In this embodiment, the circuit adhesion test board of the integrated circuit product of this set includes the circuit adhesion test board of three integrated circuit products, and the specific parameters are std.s = 30 .mu.m, std.t = 20 .mu.m and all the same, The line width / number of fine circuits are 30 μm / 60, 60 μm / 30, and 90 μm / 20, respectively. According to the test data, the lateral bonding force f b of the bonding force f of a single thin circuit can be obtained by linear approximation with the thickness t of the thinner side of the circuit, and the formula f b = 2 * k 2 * t can be obtained.
복수 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하고, 각 세트의 내장회로 제품의 회로 접합력 테스트 보드의 일부 파라미터를 동일하게 되고, 다른 부분 파라미터 값을 변경함으로써 상기 단일 가는 회로의 접합력 f와 가는 회로(120)의 각 파라미터 사이의 관계를 얻을 수 있고, 단음 단계의 공식 유도를 위한 기초를 제공한다. 전술한 단계를 채용함으로써, 단일 가는 회로의 접합력 f와 가는 회로(120)의 각각의 파라미터 사이의 관계를 보다 정확하고 편리하게 얻을 수 있으며, 조작이 간단하고, 별도의 장치가 사용할 필요가 없다.A circuit connection force test board of a plurality of sets of built-in circuit products is designed and some parameters of a circuit connection force test board of each set of integrated circuit products become the same, and by changing other partial parameter values, The relationship between each parameter of the
S2 : 단일 가는 회로의 접합력 f의 공식 또는/및 단일 가는 회로 박리강도 ps의 공식을 얻는다.S2: The formula of the bonding strength f of a single thin circuit and / or the formula of a single thin circuit peeling strength ps is obtained.
구체적으로, 상기 S2단계는 다음과 같다:Specifically, step S2 is as follows:
단일 가는 회로의 접합력 f=F/N=fa+fb=k1*w+2*k2*t=k1*[w+2*(k2/k1)*t];The bonding force of a single thin circuit f = F / N = f a + f b = k 1 * w + 2 * k 2 * t = k 1 * [w 2 * (k 2 / k 1 ) * t];
한 세트의 내장회로 제품 접합력 테스트 보드를 설계되고, 이 세트의 내장회로 제품 접합력 검출 보드의 가는 선은 동일한 선 간격 std.s와 측변 두께 std.t, 및 상이한 선폭 w와 회로 수 N을 가지며, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 하중 F를 기록하여, 하나의 데이터 세트를 얻고, 이 데이터 세트에 대한 피팅처리를 거쳐 공식 (k2/k1)
단일 가는 회로의 박리강도 ps는 박리 하중 F와 총 선폭의 비, 단일 가는 회로 박리강도 ps=F/(N*w)=f/w로 정의된다.The peel strength ps of a single thin circuit is defined by the ratio of the peel load F to the total line width, and the single thin circuit peel strength ps = F / (N * w) = f / w.
S2 단계에 따라, 상수 k1,k2를 갖는 단일 가는 회로의 접합력 f의 공식을 얻을 수 있고, 한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하여, 대응하는 한 데이터 세트를 얻을 수 있고, 이 세트의 데이터를 피팅 처리하여 단일 가는 회로의 접합력 f와 밑변 선폭 w, 측변 두께 t 사이의 관계를 더욱 드러낼 수 있고, 이 세트 매내장회로 제품의 회로 접합력 테스트 보드의 단일 가는 회로의 접합력 f의 계산식을 구할 수 있고, 후속 임의의 매내장회로 제품의 임의의 단일 회로 접합력 및 박리강도를 계사하기 위한 참조를 제공한다.According to step S2, a formula of the bonding strength f of a single thin circuit having constants k 1 and k 2 can be obtained, and a circuit adhesion test board of a set of built-in circuit products can be designed to obtain a corresponding one data set , The data of this set is subjected to fitting processing to further reveal the relationship between the bonding force f of the single thin circuit, the base line width w and the side thickness t, and the bonding strength of the single thin circuit of this circuit f, and provides a reference for stacking any single circuit joint force and exfoliation strength of each subsequent embedded circuit product.
S3: 임의의 매내장회로 제품의 단일 회로 접합력 f'의 공식 또는/및 임의의 단일 회로 박리강도 ps'의 공식을 구하고, 공식에 따라 임의의 단일 회로 접합력 또는/및 임의의 단일 회로 박리강도를 구한다.S3: The formula of the single circuit connection force f 'of any given integrated circuit product and / or the formula of any single circuit peel strength ps' is determined and any single circuit connection force and / or any single circuit peel strength I ask.
구체적으로, 상기 S3 단계는 다음 단계를 포함한다.Specifically, the step S3 includes the following steps.
단일 가는 회로의 접합력 f의 공식에 따라, 단위길이의 회로 밑변 폭 w와 측변 두께 t가 접합력에 미치는 영향은 거의 동일하며, 단일 가는 회로 접합력은 단위길이의 회로 접합 면적에 정비례하는 것을 알 수 있으며, 즉, 상기 임의의 내장회로 제품의 임의의 단일 회로 접합력 f'= k"*(W+2T), 여기서, k"는 임의의 내장회로 제품의 접합력 계수를 나타내고, 임의의 내장회로 제품의 표면 처리 방식이 내장회로 제품의 회로 접합력 테스트 보드의 표면 처리 방식과 동일한 경우, k"= k', W는 임의의 내장회로 제품의 임의의 단일 회로의 선폭을 표시하고, T는 임의의 내장회로 제품의 임의의 단일 회로의 측변 두께를 표시하며, f'/f=(W+2T)/(w+2t), f'=[(W+2T)/(w+2t)]*f. 이 계산식을 사용하여, 내장회로 제품의 임의의 단일 회로의 파라미터 값, 내장회로 제품 접합력 테스트 보드의 표준 파라미터 값을 대응하게 대입하고, f 값에 따라, 임의의 내장회로 제품의 임의의 단일 회로의 접합력을 구할 수 있고, 나아가 내장회로 제품의 회로 접합력의 테스트을 구현할 수 있음으로써, 내장회로 제품의 신뢰성을 효과적으로 보장할 수 있다.According to the formula of the bonding force f of the single thin circuit, the influence of the base width w and the side thickness t of the unit length on the bonding force is almost the same, and the single thin circuit bonding force is directly proportional to the circuit bonding area of the unit length (W + 2T), where k " represents the joint force coefficient of any of the integrated circuit products, and the surface of any integrated circuit product f '= k & K "= k ', where W represents the line width of any single circuit of any embedded circuit product, and T represents any integrated circuit product F '= [(W + 2T) / (w + 2t)], f' = [ , The parameter values of any single circuit of the integrated circuit product, the integrated circuit product connectivity test < RTI ID = 0.0 > The standard parameter values of the built-in circuit products are correspondingly assigned, and the bonding force of any single circuit of any of the built-in circuit products can be obtained according to the f value. Further, Reliability can be effectively ensured.
또한, 상기 S3 단계는 다음의 단계를 더 포함한다:Further, the step S3 further includes the following steps:
단일 가는 회로의 접합력 f와 단일 회로 박리강도 ps의 공식에 따라, 상기 임의의 단일 회로 박리강도 ps'=f'/W =[(W+2T)/W]*[ps*w/(w+2t)]. 이 계산식을 사용하여 내장회로 제품의 임의의 단일 회로의 파라미터 값, 내장회로 제품 접합력 테스트 보드의 표준 파라미터 값을 대응하게 대입하고, ps의 값에 따라, 임의의 내장회로 제품의 임의의 단일 회로의 박리강도를 얻을 수 있고, 내장회로 제품의 회로의 박리강도에 대한 테스트를 구현할 수있어 내장회로 제품의 신뢰성을 효과적으로 보장할 수 있다.W / (w + 2T) / W] = [(W + 2T) / W] * [ 2t)]. Using this formula, the parameter values of any single circuit of the integrated circuit product, the standard parameter values of the integrated circuit product connectivity test board are correspondingly substituted, and the value of ps is used to determine the value of any single circuit The peel strength can be obtained and the test for the peeling strength of the circuit of the built-in circuit product can be implemented, thereby effectively ensuring the reliability of the built-in circuit product.
본 실시예에서 상기 내장회로 제품의 회로 접합력 테스트 방법은, 상기 내장회로 제품의 회로 접합력 테스트 보드를 사용하여 테스트를 수행하며, 내장회로 제품의 회로 접합력 테스트 기판 상의 테스트 회로(10)는 임의의 내장회로 제품 상의 회로를 보다 잘 시뮬레이션 가능하고, 내장회로 제품의 밑변 접합력과 측변 접합력을 보다 잘 반영할 수 있고, 테스트 결과는 임의의 내장회로 제품의 회로 접합력 및 박리강도를 보다 잘 나타낼 수 있다. 먼저 단일 가는 회로의 접합력 f 및 가는 회로의 파라미터 사이의 관계를 얻고, 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로 접합력 f의 공식 및단일 가는 회로 박리강도 공식 ps가 유도된 다음, 임의의 내장회로 제품의 임의의 단일 가는 회로의 접합력 f′및 임의의 단일 가는 회로 박리강도 ps′의 공식을 유도하고, 공식에 따라, 임의의 내장회로 제품에 관련된 파라미터를 대입하여 임의의 단일 회로 접합력 또는/및 임의의 단일 회로 박리강도를 구할 수 있다.In the present embodiment, the circuit connection force test method of the built-in circuit product performs a test using the circuit connection force test board of the built-in circuit product, and the
실제적으로, 어떤 표면 처리방식으로 제조된 내장회로 제품에 대해 접합력을 테스트할 필요가 있을 경우, 먼저 해당하는 표면 처리방식을 사용하여 대응하는 내장회로 제품의 회로 접합력 테스트 보드를 제조하며, 이 때, 검출될 임의의 내장회로 제품의 접합력 계수 k"는 내장회로 제품의 회로 접합력 테스트 보드의 접합력 계수 k'와 동일하게 된다. 다음으로, S2단계에서 대응하는 단계를 사용하여, k'의 구체적인 값을 구하고, 단일 가는 회로의 접합력 f 및 단일 가는 회로 박리강도 ps의 값이 구한다. 임의의 내장회로 제품의 임의의 단일 회로 접합력 f' 및 임의의 단일 회로 접합력과 박리강도 ps'의 공식에 따라, 임의의 내장회로 제품의 임의의 단일 회로의 접합력 및 박리강도를 얻을 수 있다. 본 실시예에서 상기 내장회로 제품의 회로 접합력 테스트 방법은 내장회로 제품의 회로 접합력에 대해 테스트가 가능하고, 테스트 결과가 정확하고, 별도의 창지를 도입할 필요가 없고, 조작이 편리하다.Practically, when it is necessary to test the bonding force for a built-in circuit product manufactured by a certain surface treatment method, first, a circuit bonding force test board of a corresponding built-in circuit product is manufactured using a corresponding surface treatment method, The connection force coefficient k " of the arbitrary internal circuit product to be detected becomes equal to the connection force coefficient k 'of the circuit connection force test board of the internal circuit product. Next, using the corresponding step in step S2, And the value of a single fine circuit adherence force f 'and any single circuit adherence force and peel strength ps' of any given embedded circuit product, It is possible to obtain the bonding force and the peel strength of any single circuit of the built-in circuit product of the present embodiment. In this embodiment, The law can be tested for the bonding strength of the circuit built circuit products and the test results are accurate, there is no need to introduce a separate changji, the operation is convenient.
전술한 실시예의 기술적 특징은 임의로 조합될 수 있다. 설명의 간략함을 위해, 상기 실시예에서 기술적인 특징의 모든 가능한 조합은 기술되지 않았지만, 이들 기술적 특징의 조합에 모순이 없는 한, 모든 것은 이 명세서의 범위 내에 있는 것으로 간주되어야 한다.The technical features of the above-described embodiments can be arbitrarily combined. For the sake of simplicity of explanation, not all possible combinations of technical features in the above embodiments have been described, but all should be considered to be within the scope of this specification, so long as there is no contradiction in the combination of these technical features.
전술한 실시예는 단지 본 발명의 몇몇 실시예를 나타내며, 그 설명은 보다 구체적이고 상세하게 기술되어 있지만, 본 발명의 특허 범위를 제한하는 것으로 이해되어서는 안 된다. 당업자라면, 본 발명의 사상 및 범위를 벗어나지 않고 변형 및 개선이 이루어질 수 있으며, 이들은 모두 본 발명의 보호 범위 내에 속한다는 것을 알아야 한다. 따라서, 본 발명의 보호 범위는 첨부된 청구 범위에 따라 달라질 것이다.The foregoing embodiments are merely illustrative of some embodiments of the invention, and although the description has been given for a more specific and detailed description, it is not to be construed as limiting the scope of the invention. It will be understood by those skilled in the art that changes and modifications may be made without departing from the spirit and scope of the invention, all of which fall within the scope of protection of the present invention. Accordingly, the scope of protection of the present invention will vary depending on the appended claims.
10, 테스트 회로;
110, 연결 회로;
120, 가는 회로;
20, PP 유전체 층.10, test circuit;
110, connection circuit;
120, thin circuit;
20, PP dielectric layer.
Claims (10)
상기 복수의 가는 회로는 평행으로 배치되며, 상기 가는 회로의 선폭은 w로, 서로 인접한 상기 가는 회로 사이의 선 간격은 s로, 상기 가는 회로의 회로 수는 N으로, 상기 가는 회로의 상기 PP 유전체 층 내에 매립된 측변의 두께는 t 로 설정되고, 상기 테스트 회로에 대해 std.w, std.s, std.N 및 std.t로 각각 표시되는 한 세트의 표준 파라미터 값을 설정하는 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 보드.The method according to claim 1,
Wherein the plurality of fine circuits are arranged in parallel and the line width of the fine circuit is w and the line interval between the fine circuits adjacent to each other is s and the number of circuits of the fine circuit is N, The thickness of the side embedded in the layer is set to t and a set of standard parameter values respectively denoted std.w, std.s, std.N and std.t for the test circuit are set Circuit adhesion test board of integrated circuit products.
상기 표준 파라미터 값은 각각 std.w = 10㎛-100㎛, std.s = 10㎛-100㎛, std.N = 20개-60개 및 std.t = 12㎛-30㎛인 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 보드.3. The method of claim 2,
The standard parameter values are characterized by std.w = 10 占 퐉 -100 占 퐉, std.s = 10 占 퐉 - 100 占 퐉, std.N = 20 - 60, and std.t = 12 占 퐉 - 30 占 퐉 Circuit adhesion test board of integrated circuit products.
S1단계: 상이한 파라미터 값을 갖는 복수 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하고, 회로 접합력 측정기를 사용하여 테스트를 수행하고, 해당되는 박리 하중 F를 기록하여, 단일 가는 회로의 접합력 f와 가는 회로의 파라미터 사이의 관계를 얻는 단계;
S2단계: 단일 가는 회로의 접합력 f의 공식 또는/및 단일 가는 회로 박리 강도 ps의 공식을 얻는 단계;
S3 단계: 임의의 내장회로 제품의 임의의 단일 회로의 접합력 f'의 공식 또는/및 단일 회로 박리 강도 ps'의 공식을 얻는 단계를 포함하는,
제1 항에 따른 내장회로 제품의 회로 접합력 테스트 보드를 사용하여 테스트를 수행하는 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 방법.A method of testing circuit adhesion of an integrated circuit product,
Step S1: Circuit adhesion force of a plurality of sets of built-in circuit products having different parameter values The test board is designed, the test is carried out by using a circuit adhesion force measuring device, the corresponding release load F is recorded, Obtaining a relationship between the parameters of the fine circuit;
Step S2: obtaining a formula of a single thin circuit adhesion force f and / or a single thin circuit peel strength ps;
Step S3: Obtaining the formula of the bonding force f 'of any single circuit of any integrated circuit product and / or the formula of single circuit peel strength ps'
A method of testing a circuit connection strength of a built-in circuit product, characterized in that a test is performed using a circuit connection test board of the integrated circuit product according to claim 1.
상기 단계 S1 전에, 상기 복수의 가는 회로는 평행으로 배치되고, 상기 가는 회로의 선폭은 w로, 서로 인접한 상기 가는 회로 사이의 선 간격은 s로, 상기 가는 회로의 회로 수는 N으로, 상기 PP 유전체 층 내에 매립된 상기 가는 회로의 측변의 두께는 t로 설정하며, 상기 테스트 회로에 대해 std.w, std.s, std.N 및 std.t로 각각 표시되는 한 세트의 표준 파라미터 값을 선택하는 단계를 더 포함하는 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 방법.5. The method of claim 4,
Wherein before the step S1, the plurality of fine circuits are arranged in parallel, the line width of the fine circuit is w, the line interval between the fine circuits adjacent to each other is s, the number of circuits of the fine circuit is N, The thickness of the side of the fine circuit embedded in the dielectric layer is set to t and a set of standard parameter values, designated std.w, std.s, std.N, and std.t, respectively, are selected for the test circuit Further comprising the step of testing the circuit connection strength of the integrated circuit product.
상기 표준 파라미터 값은 각각 std.w = 10㎛-100㎛, std.s = 10㎛-100㎛, std.N = 20개-60개 및 std.t = 12㎛-30㎛인 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 방법.6. The method of claim 5,
The standard parameter values are characterized by std.w = 10 占 퐉 -100 占 퐉, std.s = 10 占 퐉 - 100 占 퐉, std.N = 20 - 60, and std.t = 12 占 퐉 - 30 占 퐉 Test method of circuit connection strength of integrated circuit products.
상기 S1단계는 구체적으로,
한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 선폭 std.w, 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 회로 수 N을 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 하중 F를 기록하여, 단일 가는 회로의 접합력 f와 가는 회로 개수 사이의 관계인 f=F/N를 획득하며;
한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 회로 수 std.N, 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 선 폭 w를 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 하중 F를 기록하여, 단일 가는 회로의 접합력 f의 밑변 선폭 접합력 fa와 가는 회로 선폭 w 사이의 관계인 fa=k1*w를 획득하며, 여기서, k1은 상수이고;
한 세트의 내장회로 제품의 회로 접합력 테스트 보드를 설계하며, 상기 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 바닥 총 선폭 w*N, 가는 회로의 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 회로 수 N을 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 하중 F를 기록하여, 단일 가는 회로의 접합력 f의 측변 접합력 fb와 가는 회로 측변 두께 t 사이의 관계인 fb = 2*k2*t를 획득하며, 여기서, k2는 상수인 단계인 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 방법.6. The method of claim 5,
Specifically, in step S1,
A circuit adhesion test board of a set of built-in circuit products, and a circuit of the circuit adhesion test board of the set's built-in circuit product has the same line width std.w, the line spacing std.s and the side thickness std.t Tests are carried out on the circuit adhesion force test board of the integrated circuit product of this set using the circuit adhesion force measuring device having the number of circuits N and the corresponding exfoliation load F is recorded so that the bonding force f of a single thin circuit and the number of fine circuits F = F / N, < / RTI >
We design a circuit adhesion test board of a set of integrated circuit products, and the thin circuit of the circuit adhesion test board of this set of integrated circuit products has the same circuit number std.N, line spacing std.s and side thickness std.t Tests were carried out on the circuit adhesion force test boards of the integrated circuit products of this set with different line widths w and using the circuit adhesion force measurer to record the corresponding exfoliation load F and calculate the base line width Obtains fa = k1 * w, which is the relationship between the bonding force fa and the fine line width w, where k1 is a constant;
A circuit connection strength test board of a set of built-in circuit products, wherein the thin circuit of the circuit connection test board of the built-in circuit product has the same total floor width w * N, the line spacing std.s of the thin circuit, And a circuit adhesion force measuring instrument is used to perform a test on the circuit connection force test board of this set of built-in circuit products, and the corresponding exfoliation load F is recorded, Wherein fb = 2 * k2 * t, which is a relation between the side-side bonding force fb and the thin circuit side thickness t, is obtained, wherein k2 is a constant.
상기 단계S2는 구체적으로,
단일 가는 회로의 접합력은 f=F/N=fa+fb=k1*w+2*k2*t=k1*[w+2*(k2/k1)*t]이고;
한 세트의 내장회로 제품 접합력 테스트 보드를 설계하고, 이 세트의 내장회로 제품의 회로 접합력 테스트 보드의 가는 회로는 동일한 선 간격 std.s와 측변 두께 std.t를 갖고 상이한 선폭w와 회로 수 N을 갖되, 회로 접합력 측정기를 사용하여 이 세트의 내장회로 제품의 회로 접합력 테스트 보드에 대해 각각 테스트를 수행하고, 해당되는 박리 하중 F를 기록하여, 하나의 데이터 세트를 얻고, 이 데이터 세트에 대한 피팅 처리를 거쳐 공식 (k2/k1)
단일 가는 회로의 박리 강도 ps는 박리 하중과 선폭의 비라고 정의할 경우, 단일 가는 회로의 박리 강도는 ps=F/(N*w)=f/w인 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 방법.8. The method of claim 7,
Specifically, in step S2,
The bonding force of the single thin circuit is f = F / N = fa + fb = k1 * w + 2 * k2 * t = k1 * [w + 2 * (k2 / k1) * t];
A set of built-in circuit product adhesion test boards are designed, and the circuit of the circuit connection test board of this set's built-in circuit products has the same line spacing std.s and the side thickness std.t and has different line width w and number of circuits N , The circuit adhesion force test machine is used to test each of the circuit adhesion force test boards of this set of built-in circuit products, and the corresponding release load F is recorded to obtain one data set, and fitting processing (K2 / k1)
And the peel strength ps of the single thin circuit is defined as the ratio of the peel load to the line width, the peel strength of the single thin circuit is ps = F / (N * w) = f / w. Test method.
상기 단계S3는,
단일 가는 회로의 접합력 f의 공식에 따른 상기 임의의 내장회로 제품의 임의의 단일 회로 접합력은 f'= k"*(W+2T)이고, 여기서, k"는 임의의 내장회로 제품의 접합력 계수를 나타내고, 임의의 내장회로 제품의 표면 처리 방식이 내장회로 제품의 회로 접합력 테스트 보드의 표면 처리 방식과 동일한 경우, k″=k′, W는 임의의 내장회로 제품의 임의의 단일 회로의 선폭을 나타내고, T는 임의의 내장회로 제품의 임의의 단일 회로의 측변 두께를 나타내며, f'/f= (W+2T)/(w+2t), f'=[(W+2T)/(w+t)]*f인 단계를 더 포함하는 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 방법.9. The method of claim 8,
In the step S3,
Any single circuit connection force of the arbitrary built-in circuit product according to the formula of the single-thin circuit connection force f is f '= k " * (W + 2T), where k " K "= k ', W represents the line width of any single circuit of any built-in circuit product when the surface treatment method of any built-in circuit product is the same as the surface treatment method of the circuit adhesion test board of the built-in circuit product , T represents the lateral thickness of any single circuit of any integrated circuit product, and f '/ f = (W + 2T) / (w + 2t), f' = [(W + 2T) / )] * f. < / RTI >
상기 단계S3는,
단일 가는 회로 접합력 f와 단일 가는 회로 박리강도 ps의 공식에 따라, 상기 임의의 단일 회로 박리 강도 ps'=f/W=[(W+2T)/W]*[ps*w/(w+2t)]인 단계를 더 포함하는 것을 특징으로 하는 내장회로 제품의 회로 접합력 테스트 방법.10. The method of claim 9,
In the step S3,
W = (w + 2T) / W] * [ps * w / (w + 2t) / )). ≪ / RTI >
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610737473.9A CN106383086B (en) | 2016-08-26 | 2016-08-26 | It sunkens cord road product circuit binding force detection plate and method |
| CN201610737473.9 | 2016-08-26 | ||
| PCT/CN2017/078927 WO2018036162A1 (en) | 2016-08-26 | 2017-03-31 | Circuit bonding force detection board for buried circuit product, and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190044645A true KR20190044645A (en) | 2019-04-30 |
| KR102206920B1 KR102206920B1 (en) | 2021-01-25 |
Family
ID=57917307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197008693A KR102206920B1 (en) | 2016-08-26 | 2017-03-31 | Circuit bonding test board and test method of built-in circuit products |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR102206920B1 (en) |
| CN (1) | CN106383086B (en) |
| WO (1) | WO2018036162A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106383086B (en) * | 2016-08-26 | 2018-10-19 | 广州兴森快捷电路科技有限公司 | It sunkens cord road product circuit binding force detection plate and method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273285A (en) * | 2002-01-10 | 2003-09-26 | Shinko Electric Ind Co Ltd | Semiconductor device, its mounting structure, its mounting method, its testing method, its quality displaying method, its transporting method and method for manufacturing the semiconductor device |
| US7589398B1 (en) * | 2006-10-04 | 2009-09-15 | Amkor Technology, Inc. | Embedded metal features structure |
| CN101893545A (en) * | 2010-07-14 | 2010-11-24 | 深南电路有限公司 | Test method and test apparatus for bonding force of PCB (Printed Circuit Board) embedded metal base |
| CN101958306A (en) * | 2009-07-14 | 2011-01-26 | 日月光半导体制造股份有限公司 | Embedded circuit substrate and manufacturing method thereof |
| CN103491729A (en) * | 2012-06-11 | 2014-01-01 | 欣兴电子股份有限公司 | Circuit board and manufacturing method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI475935B (en) * | 2011-07-08 | 2015-03-01 | Unimicron Technology Corp | Coreless package substrate and fabrication method thereof |
| CN106383086B (en) * | 2016-08-26 | 2018-10-19 | 广州兴森快捷电路科技有限公司 | It sunkens cord road product circuit binding force detection plate and method |
-
2016
- 2016-08-26 CN CN201610737473.9A patent/CN106383086B/en active Active
-
2017
- 2017-03-31 KR KR1020197008693A patent/KR102206920B1/en active IP Right Grant
- 2017-03-31 WO PCT/CN2017/078927 patent/WO2018036162A1/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273285A (en) * | 2002-01-10 | 2003-09-26 | Shinko Electric Ind Co Ltd | Semiconductor device, its mounting structure, its mounting method, its testing method, its quality displaying method, its transporting method and method for manufacturing the semiconductor device |
| US7589398B1 (en) * | 2006-10-04 | 2009-09-15 | Amkor Technology, Inc. | Embedded metal features structure |
| CN101958306A (en) * | 2009-07-14 | 2011-01-26 | 日月光半导体制造股份有限公司 | Embedded circuit substrate and manufacturing method thereof |
| CN101893545A (en) * | 2010-07-14 | 2010-11-24 | 深南电路有限公司 | Test method and test apparatus for bonding force of PCB (Printed Circuit Board) embedded metal base |
| CN103491729A (en) * | 2012-06-11 | 2014-01-01 | 欣兴电子股份有限公司 | Circuit board and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106383086B (en) | 2018-10-19 |
| KR102206920B1 (en) | 2021-01-25 |
| WO2018036162A1 (en) | 2018-03-01 |
| CN106383086A (en) | 2017-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5244990B1 (en) | Defect detection device | |
| US8174276B2 (en) | Coaxial four-point probe for low resistance measurements | |
| Tay et al. | Advanced fault isolation technique using electro-optical terahertz pulse reflectometry | |
| TW201131180A (en) | Test method for passive device embedded printed circuit board | |
| TWI834684B (en) | Method and apparatus for bond wire testing in an integrated circuit | |
| JPWO2011151856A1 (en) | Measuring apparatus and measuring method | |
| TW200835924A (en) | Design-for-test micro probe | |
| TWM595884U (en) | Test system and method of testing a wafer for integrated circuit devices | |
| KR20190044645A (en) | Circuit adhesion test board and test method of integrated circuit products | |
| CN104465420B (en) | Method and its semiconductor structure for obtaining wafer scale bonding structure resistance | |
| CN104777413B (en) | The test structure and its method of testing and chip of De- embedding | |
| Chen et al. | Nondestructive analysis of interconnection in two-die BGA using TDR | |
| Cao et al. | Advanced fault isolation technique using electro-optical terahertz pulse reflectometry (EOTPR) for 2D and 2.5 D flip-chip package | |
| CN104777360A (en) | De-embedding test method | |
| CN111537933B (en) | Time parameter calibration method and device for integrated circuit test system | |
| TW200839245A (en) | Tester and structure of probe thereof | |
| CN103455400A (en) | Method for testing SMI2 (intel scalable memory interface 2) signals of internal memory | |
| JP2013051355A (en) | Penetration wiring inspection method and penetration wiring board manufacturing method | |
| JPH0348171A (en) | Leadless probe card of in-circuit tester for hybrid integrated circuit | |
| Reverdy et al. | Electro Optical Terahertz Pulse Reflectometry, a non destructive technique to localize defects on various type of package | |
| US9147020B2 (en) | Transmission line characterization using EM calibration | |
| TWI580980B (en) | Method of measuring electrical length in semiconductor testing apparatus and method of conductive region of wafer alignment | |
| TW202203717A (en) | Printed circuit and testing method of copper thickness | |
| GB2390436A (en) | Method of locating a disconnection in a circuit using time domain reflectometry | |
| JP2021165725A (en) | Electrical connection device and inspection method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |