KR102205781B1

KR102205781B1 - Ue와 기지국에서 채널 암호화를 위한 방법 및 디바이스

Info

Publication number: KR102205781B1
Application number: KR1020197022164A
Authority: KR
Inventors: 샤오보 장
Original assignee: 상하이 랑보 커뮤니케이션 테크놀로지 컴퍼니 리미티드
Priority date: 2016-12-28
Filing date: 2017-08-22
Publication date: 2021-01-20
Also published as: US10931306B2; CN108259121B; US11990919B2; KR102328864B1; US11750215B2; US20210080962A1; JP6959621B2; JP7357859B2; EP4178116A1; US20230143607A1; US11575388B2; EP3565125A1; US20190312592A1; KR20190096430A; CN109039546A; KR20210008175A; CN108259121A; JP2020506640A; US20220116054A1; WO2018120862A1

Abstract

본 개시물은 UE와 기지국에서 채널 인코딩을 위한 방법 및 장치에 관한 것이다. 제1 노드가 먼저 제1 비트 블록을 결정한 다음 제1 무선 신호를 보낸다. 제1 비트 블록은 제2 비트 블록을 생성하기 위해 사용되고, 제3 비트 블록은 제2 비트 블록과 제1 비트 블록의 비트들을 포함하며, 제3 비트 블록은 제1 무선 신호를 생성하기 위해 사용된다. 제1 비트 블록과 제2 비트 블록은 각각 P1 제2-타입 비트들과 P2 제1-타입 비트들을 포함하고, 제3 비트 블록은 P3 비트들을 포함한다. 제3 비트 블록에서의 제1-타입 참조 비트의 위치는 제1 비트 블록에서 제1-타입 참조 비트와 연관된 비트들의 개수에 관련되고, 대안적으로 제3 비트 블록에서의 제2-타입 참조 비트의 위치는 제3 비트 블록에서 제2-타입 참조 비트와 연관된 제2 비트 블록에서의 비트들의 위치와 관련된다. 이러한 방법은 폴라 코드에서 CRC 비트들을 사용함으로써 가지 치기와 기존의 CRC 기능들 전부를 실현한다.

Description

UE와 기지국에서 채널 암호화를 위한 방법 및 디바이스

본 개시물은 무선 통신 시스템에서 무선 신호들을 송신하기 위한 방법에 관한 것으로, 특히 채널 코딩을 송신하기 위해 사용된 방법 및 디바이스에 관한 것이다.

폴라 코드(Polar Code)들은 2008년 터키의 Birken 대학교의 Erdal Arikan 교수에 의해 처음으로 제안된 코딩 방식(scheme)들로서, 이는 대칭적 B-DMC(Binary input Distributed Momoryless Channel)의 용량(capacity)의 코드 구성 방법을 실현할 수 있다. 3세대 파트너 프로젝트(3GPP) RANI#87 컨퍼런스에서는, 3GPP가 5G eMBB(Enhanced Mobile Broadband) 시나리오의 제어 채널 코딩 방식으로서 폴라 코드 방식을 사용하는 것을 결정하였다.

3GPP 문서(document) R1-164356의 시뮬레이션은 정보 비트들의 개수가 낮을 때 폴라 코드가 CRC(Cyclic Redundancy Check) 비트를 채택하고, 이는 송신 효율의 감소, 즉 TBCC(Tail-Biting Convolutional Codes)들보다 낮은 송신 효율을 초래하게 됨을 입증한다. R1-164356호는 폴라 코드가 CRC를 채택하지 않는 방식을 더 제안한다.

기존의 LTE(Long Term Evolution) 시스템에서는, CRC가 에러 체크와 목표 수신기 식별과 같은 특수한 기능을 행한다. 그러므로 단순히 폴라 코드에서 CRC를 취소하는 것은 위 특수한 기능들을 불가능하게 만들 것이다.

위 문제의 관점에서, 본 개시물은 해결책을 제공한다. 충돌이 없는 경우에는 본 개시물의 실시예들과 이러한 실시예에서의 특징들이 임의로 서로 결합될 수 있다는 점이 주목되어야 한다. 예를 들면, 본 개시물의 제1 노드에서의 실시예들과 그러한 실시예들에서의 특징들은 제2 노드에 적용될 수 있고 그 반대도 이루어질 수 있다.

본 개시물은 무선 통신을 위한 제1 노드에서의 방법을 개시하고, 이러한 방법은:

제1 비트 블록을 결정하는 단계;

제1 무선 신호(radio signal)를 송신하는 단계를 포함하고,

상기 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 사용되고, 제3 비트 블록이 상기 제2 비트 블록에서의 비트들과 상기 제1 비트 블록에서의 비트들을 포함하며, 상기 제3 비트 블록은 상기 제1 무선 신호를 생성하기 위해 사용되고; 상기 제1 비트 블록과 상기 제2 비트 블록은 각각 P1 제2-타입 비트들과 P2 제1-타입 비트들을 포함하며, 상기 제3 비트 블록은 P3 2진 비트들을 포함하고, {P1 제2-타입 비트들, P2 제1-타입 비트들} 중 임의의 하나는 2진 비트이며, P1, P2, 및 P3는 각각 양의 정수들이고, 제3 비트 블록에서의 참조(reference) 제1-타입 비트의 위치는 참조 제1-타입 비트와 연관되는 제1 비트에서의 비트들의 개수와 관련되고, 참조 제1-타입 비트는 상기 P2 제1-타입 비트들 중 하나이거나; 상기 제3 비트 블록에서의 참조 제2-타입 비트의 위치는 상기 제3 비트 블록에서의 상기 참조 제2-타입 비트와 연관되는 제2 비트 블록에서의 비트들의 위치들과 관련되고, 참조 제2-타입 비트는 P1 제2-타입 비트들 중 하나이다. 제1 비트 블록의 CRC 비트 블록은 제2 비트 블록을 생서하기 위해 사용되고; P1 제2-타입 비트들의 적어도 2개의 제2-타입 비트들은 제3 비트 블록에서 앞 위치 및 뒤 위치와 대향하는 제1 비트 블록에서의 앞 위치 및 뒤 위치를 가진다.

일 실시예에서, 위 방법은 제3 비트 블록에서의 제1-타입 비트의 위치가 제1-타입 비트와 연관되는 제1 비트 블록에서의 비트들의 개수에 따라 조정될 수 있고, 상이한 개수들의 비트들과 연관된 제1-타입 비트들은 상이한 확실성들을 가지는 서브-채널들로 맵핑되며, 상이한 중요성을 가지는 제1-타입 비트들에 관해 같지 않은 에러 보호가 구현된다는 장점을 가진다.

일 실시예에서, 위 방법은 제3 비트 블록에서의 제2-타입 비트의 위치가 제3 비트 블록의 디코딩 프로세스에서 제2 비트 블록에서의 몇몇 비트들과 제2-타입 비트 사이의 상관을 사용하여 디코딩을 단순화하고 디코딩 정확성을 향상시키도록, 제3 비트 블록에서 제2-타입 비트와 연관된 제2 비트 블록에서의 비트들의 위치들에 따라 조정될 수 있다는 장점을 가진다.

일 실시예에서, 제1 비트 블록은 제1 노드의 물리 층 상에서 생성된다.

일 실시예에서, 제1 노드는 기지국이고, 제1 노드는 스케줄링 결과에 따라 제1 비트 블록을 생성한다.

일 실시예에서, 제1 노드는 UE(User Equipment)이고, 제1 노드는 기지국의 스케줄링에 따라 제1 비트 블록을 생성한다.

일 실시예에서, 제2 비트 블록의 임의의(arbitrary) 비트에 대해, 그러한 임이의 비트는 제1 비트 블록 모듈로(modulo) 2에서의 비트들의 양의 정수의 합과 같다.

일 실시예에서, 제2 비트 블록의 임의의 비트에 대해, 그러한 임의의 비트는 제1 비트 블록 모듈로 2에서의 비트들의 양의 정수의 합과 스크램블링 시퀀스(scrambling sequence)에서의 대응하는 비트 사이에서 XOR 연산을 수행함으로써 얻어진다.

일 실시예에서, 제1 비트 블록에서의 임의의 비트에 대해, 그러한 임의의 비트는 제2 비트 블록에서의 적어도 하나의 비트를 결정하기 위해 사용된다.

일 실시예에서, 제1 비트 블록은 제2 비트 블록의 바깥쪽 비트들과는 독립적이다.

일 실시예에서, P3는 P1과 P2의 합과 같고, 제3 비트 블록은 제2 비트 블록에서의 모든 비트들과 제1 비트 블록에서의 모든 비트들로 구성된다.

일 실시예에서, P3는 P1+P2+P4와 같고, P4는 제4 비트 블록에서 포함된 비트들의 개수이며, P4는 양의 정수이다. 제3 비트 블록은 {제2 비트 블록에서의 모든 비트들, 제1 비트 블록에서의 모든 비트들, 제4 비트 블록에서의 모든 비트들}로 구성된다. 제4 비트 블록에서의 모든 비트들의 값들은 미리 세트(preset)된다.

위 실시예의 일 서브-실시예(sub-embodiment)에서는, 제4 비트 블록에서의 모든 비트들이 0이다.

일 실시예에서, 제2 비트 블록에서의 비트들은 제3 비트 블록에서 연속적이다.

일 실시예에서, 제2 비트 블록의 적어도 2개의 비트들은 제3 비트 블록에서 불연속적이고, 제1 비트 블록의 적어도 2개의 비트는 제3 비트 블록에서 불연속적이다.

일 실시예에서, 제1 무선(radio) 신호는 물리 층 제어 채널(즉, 물리 층 데이터를 송신하기 위해 사용될 수 없는 물리 층 채널) 상에서 송신된다.

일 실시예에서, 제1 무선 신호는 물리 층 데이터 채널(즉, 물리 층 데이터를 나르기 위해 사용될 수 있는 물리 층 채널) 상에서 송신된다.

일 실시예에서, 제1 노드는 UE이다.

위 실시예의 일 서브-실시예에서는, 제1 무선 신호가 PUCCH(Physical Uplink Control Channel) 상에서 송신된다.

위 실시예의 일 서브-실시예에서는, 제1 무선 신호가 PUSCH(Physical Uplink Shared Channel) 상에서 송신된다.

일 실시예에서, 제1 노드는 기지국이다.

위 실시예의 일 서브-실시예에서는, 제1 무선 신호가 PDSCH(Physical Downlink Shared Channel) 상에서 송신된다.

위 실시예의 일 서브-실시예에서는, 제1 무선 신호가 PDCCH(Physical Downlink Control Channel) 상에서 송신된다.

일 실시예에서, 제1 무선 신호는 제3 비트 블록이 채널 코딩, 스크램블링, 변조 맵퍼(modulation mapper), 층 맵퍼, 프리코딩(precoding), 자원 요소(resource element) 맵퍼, 및 와이드밴드 심벌 생성(wideband symbol generation)을 순차적으로 겪은 후의 출력이다.

일 실시예에서, 제1 무선 신호는 제3 비트 블록이 채널 코딩, 스크램블링, 변조 맵퍼, 층 맵퍼, 변환 프리코더(transform precoder)(복소값 신호(complex value signal)를 생성하기 위해), 프리코딩, 자원 요소 맵퍼, 및 와이드밴드 심벌 생성(wideband symbol generation)을 순차적으로 겪은 후의 출력이다.

구체적으로, 본 개시물의 일 양태에 따르면, 제2 비트 블록에서의 비트들은 제1 비트 블록에서의 연관된 비트들의 개수들에 따라 제3 비트 블록에서 순차적으로 배열된다.

일 실시예에서, 제3 비트 블록에서의 제3 비트의 위치는 제3 비트 블록에서의 제4 비트의 위치 앞에 오고, 제3 비트와 제4 비트는 제2 비트 블록에서의 임의의 2개의 비트들이며, 제3 비트와 연관된 제1 비트 블록에서의 비트들의 개수는 제4 비트와 연관된 제1 비트 블록에서의 비트들의 개수 미만이다.

위 실시예의 일 서브-실시예에서는, 제3 비트 블록에서의 제3 비트의 인덱스(index)는 제3 비트 블록에서의 제4 비트의 인덱스보다 작다.

구체적으로, 본 개시물의 일 양태에 따르면, 주어지는 제1-타입 비트와 연관된 제2-타입 비트들 전부는 제3 비트 블록에서의 주어지는 제1-타입 비트 앞에 배열되고, 주어지는 제1-타입 비트는 P2 제1-타입 비트들 중 하나이다.

일 실시예에서, 제3 블록에서의 주어지는 제1-타입 비트와 연관된 제2-타입 비트들 전부의 인덱스는 제3 블록에서 주어지는 제1-타입 비트의 인덱스보다 작다.

구체적으로, 본 개시물의 일 양태에 따르면, 제1 목표 비트(target bit)와 연관되고 제2 목표 비트와는 독립적인 제1-타입 비트들 중에서 상기 제3 비트 블록에는 맨 앞에 제1 비트가 배열되고, 제2 목표 비트와 연관되고 상기 제1 목표 비트와는 독립적인 제1-타입 비트들 중에서 제2 비트가 상기 제3 비트 블록에서 맨 앞에 배열되며; 상기 제1 비트는 상기 제2 비트 앞에 있고, 상기 제3 비트 블록에서의 제1 목표 비트의 위치는 제3 비트 블록에서 상기 제2 목표 비트의 위치 앞에 있으며; 제1 목표 비트와 제2 목표 비트는 P1 제2-타입 비트들 중 임의의 2개이다.

일 실시예에서, 제3 비트 블록에서의 제1 비트의 인덱스는 제1-타입 인덱스들에서 가장 작고, 제1-타입 인덱스들은 제1 목표 비트와 연관되고 제3 비트 블록에서의 제2 목표 비트와는 독립적인 제1-타입 비트들의 인덱스들이다.

일 실시예에서, 제3 비트 블록에서의 제2 비트의 인덱스는 제2-타입 인덱스들에서 가장 작고, 제2-타입 인덱스들은 제2 목표 비트와 연관되고 제3 비트 블록에서의 제1 목표 비트와는 독립적인 제1-타입 비트들의 인덱스들이다.

일 실시예에서, 제3 비트 블록에서의 제1 목표 비트의 인덱스는 제3 비트 블록에서의 제2 목표 비트의 인덱스보다 작다.

일 실시예에서, 제3 비트 블록에서의 제1 비트의 인덱스는 제3 비트 블록에서의 제2 비트의 인덱스보다 작다.

구체적으로, 본 개시물의 일 양태에 따르면, 이러한 방법은 채널 코딩을 수행하는 단계를 포함하고, 제3 비트 블록은 채널 코딩으로의 입력으로서 사용되고, 상기 채널 코딩의 출력은 상기 제1 무선 신호를 생성하기 위해 사용되며, 상기 채널 코딩은 폴라 코드(polar code)에 기초하고; 상기 제3 비트 블록에서의 임의의 2개의 비트들은 각각 2개의 상이한 서브-채널(sub-channel)들 상으로 맵핑되고(mapped); 제1 비트 세트의 임의의 하나의 비트에 의해 맵핑되는 서브-채널의 채널 용량은 제2 비트 세트의 임의의 하나의 비트에 의해 맵핑되는 서브-채널의 채널 용량보다 크다.

일 실시예에서, P2 제1-타입 비트들은 제1 비트 세트에 속하고, P1 제2-타입 비트들은 제2 비트 세트에 속한다.

일 실시예에서, P2 제1-타입 비트들은 제2 비트 세트에 속하고, P1 제2-타입 비트들은 제1 비트 세트에 속한다.

일 실시예에서, P2 제1-타입 비트들의 일부는 제1 비트 세트에 속하고, P2 제1-타입 비트들의 또 다른 부분은 제2 비트 세트에 속한다.

일 실시예에서, 위 방법은 중요한 비트들이 높은 신뢰성을 가지고 서브-채널들 상에서 송신되어 제1 무선 신호의 송신 품질을 향상시키도록, 제1 비트 세트와 제2 비트 세트에 대한 같지 않은 에러 보호가 구현될 수 있다는 장점을 가진다.

일 실시예에서, 제1 비트 세트와 제2 비트 세트에서는 공통 비트(common bit)가 없다.

일 실시예에서, 제3 비트 블록에서의 임의의 비트는 {제1 비트 세트, 제2 비트 세트} 중 하나에 속한다.

일 실시예에서, P2 제1-타입 비트들의 부분은 제1 비트 세트에 속하고, P2 제1-타입 비트들과 P1 제2-타입 비트들의 다른 부분은 제2 비트 세트에 속한다.

일 실시예에서, P2 제1-타입 비트들과 P1 제2-타입 비트들의 부분은 제1 비트 세트에 속하고, P2 제1-타입 비트들의 다른 부분은 제2 비트 세트에 속한다.

일 실시예에서, 제3 비트 블록에서의 비트들은 서브-채널들의 채널 용량들에 따라 순차적으로 맵핑된다.

일 실시예에서, 제3 비트 블록에서의 비트들은 서브-채널들의 인덱스들에 따라 순차적으로 맵핑된다.

위 실시예의 일 서브-실시예에서는, 제5 비트가 제3 비트 블록에서의 임의의 비트이고, 제3 비트 블록에서의 제5 비트의 인덱스는 p이며, p는 0 이상 P3 미만인 정수이다. 제5 비트는 제5 서브-채널로 맵핑되고, 모든 서브-채널들 상의 제5 서브-채널의 인덱스는 p이다.

일 실시예에서, P2 제1-타입 비트들의 부분은 제3 비트 블록에서 연속적이고, P2 제1-타입 비트들의 다른 부분은 제3 비트 블록에서 불연속적이다.

일 실시예에서, P2 제1-타입 비트들의 부분은 제3 비트 블록에서 불연속적이고, P2 제1-타입 비트들의 다른 부분은 제3 비트 블록에서 불연속적이다.

일 실시예에서, P2 제1-타입 비트들의 부분과 P2 제1-타입 비트들의 다른 부분은 제2 비트 블록을 이룬다.

일 실시예에서, P2 제1-타입 비트들의 부분은 제2 비트 블록에서 P2/2 비트(들)를 포함하고, P2 제1-타입 비트들의 다른 부분은 제2 비트 블록에서 P2/2 비트(들)를 포함한다.

일 실시예에서, 임의의 2개의 상이한 서브-채널들은 상이한 채널 용량들을 가진다.

일 실시예에서, 제1 무선 신호는 채널 코딩의 출력이 스크램블링, 변조 맵퍼, 층 맵퍼, 프리코딩, 자원 요소 맵퍼, 및 와이드밴드 심벌 생성을 순차적으로 겪은 후 얻어진다.

일 실시예에서, 제1 무선 신호는 채널 코딩의 출력이 스크램블링, 변조 맵퍼, 층 맵퍼, 변환 프리코더(복소값 신호를 생성하기 위해), 프리코딩, 자원 요소 맵퍼, 및 와이드밴드 심벌 생성을 순차적으로 겪은 후 얻어진다.

구체적으로, 본 개시물의 일 양태에 따르면, 제2 비트 블록을 생성하기 위해 제1 비트 블록의 CRC 비트 블록이 사용된다.

일 실시예에서, 제2 비트 블록은 제1 비트 블록의 CRC 비트 블록이다.

일 실시예에서, 제2 비트 블록은 제1 비트 블록의 CRC 비트 블록이 스크램블링을 겪은 후의 비트 블록이다.

일 실시예에서, 스크램블링에 의해 채택된 스크램플링 순서(sequence)는 제1 코드의 식별자와 관계된다.

일 실시예에서, 제1 노드는 UE이고, 제1 노드의 식별자는 RNTI(Radio Network Temporary Identifier)이다.

일 실시예에서, 제1 노드는 기지국이고, 제1 노드의 식별자는 PCI(Physical Cell Identifier)이다.

일 실시예에서, 스크램블링에 의해 채택된 스크램블링 순서는 제1 무선 신호의 목표 수신기의 식별자와 관계된다.

일 실시예에서, 제1 노드는 기지국이고, 제1 무선 신호의 목표 수신기의 식별자는 RNTI이다.

일 실시예에서, 제1 비트 블록의 CRC 비트 블록은 CRC 순환 생성기 다항식(cyclic generator polynomial)을 겪은 제1 비트 블록의 출력이다. 제1 비트 블록과 제1 비트 블록의 CRC 비트 블록에 의해 형성된 다항식은 GF(2) 상의 CRC 순환 생성기 다항식에 의해 나눌 수 있다. 즉, CRC 순환 생성기 다항식에 의해 나누어진 제1 비트 블록의 CRC 비트 블록과 제1 비트 블록에 의해 형성된 다항식에 의해 얻어진 나머지는 0이다.

일 실시예에서, P2는 {24, 16, 8} 중 하나이다.

구체적으로, 본 개시물의 일 양태에 따르면, 제1 노드는 기지국이고, 제1 비트 블록은 다운링크 제어 정보를 포함하거나 제1 노드는 UE이고, 제1 비트 블록은 업링크 제어 정보를 포함한다.

일 실시예에서, 다운링크 제어 정보는 대응하는 데이터의 {점유된 시간 도메인 자원들, 점유된 주파수 도메인 자원들, MCS(Modulation and Coding Scheme), RV(Redundancy Version), NDI(New Data Indicator), HARQ(Hybrid Automatic Repeat reQuest) 프로세스 넘버(process number)} 중 적어도 하나를 나타낸다.

일 실시예에서, 업링크 제어 정보는 {HARQ-ACK(Acknowledgement), CSI(Channel State Information), SR(Scheduling Request), CRI} 중 적어도 하나를 나타낸다.

본 개시물은 무선 통신을 위한 제2 노드에서의 방법을 개시하고, 이러한 방법은 제1 무선 신호를 수신하는 단계와 제1 비트 블록을 복원하는 단계를 포함하고,

상기 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 사용되고, 제3 비트 블록은 상기 제2 비트 블록에서의 비트들과 상기 제1 비트 블록에서의 비트들을 포함하며, 상기 제3 비트 블록은 상기 제1 무선 신호를 생성하기 위해 사용되고; 상기 제1 비트 블록과 상기 제2 비트 블록은 각각 P1 제2-타입 비트들과 P2 제1-타입 비트들을 포함하며, 상기 제3 비트 블록은 P3 2진 비트들을 포함하고, {상기 P1 제2-타입 비트들, 상기 P2 제1-타입 비트들} 중 임의의 하나는 2진 비트이며, P1, P2, 및 P3는 각각 양의 정수이고; 상기 제3 비트 블록에서의 참조 제1-타입 비트의 위치는 참조 제1-타입 비트와 연관되는 상기 제1 비트에서의 비트들의 개수와 관련되고, 상기 참조 제1-타입 비트는 상기 P2 제1-타입 비트들 중 하나이거나; 상기 제3 비트 블록에서의 참조 제2-타입 비트의 위치는 상기 제3 비트 블록에서의 상기 참조 제2-타입 비트와 연관되는 상기 제2 비트 블록에서의 비트들의 위치들과 관련되고, 상기 참조 제2-타입 비트는 상기 P1 제2-타입 비트들 중 하나이다. 제1 비트 블록에서의 CRC 비트 블록은 제2 비트 블록을 생성하기 위해 사용되고; P1 제2-타입 비트들의 적어도 2개의 제2-타입 비트들은 상기 제3 비트 블록에서 앞 위치 및 뒤 위치와 대향하는 제1 비트 블록에서의 앞 위치 및 뒤 위치를 가진다.

일 실시예에서, 제2 노드는 기지국이고, 제1 노드는 UE이다.

일 실시예에서, 제2 노드는 UE이고, 제1 노드는 기지국이다.

구체적으로, 본 개시물의 일 양태에 따르면, 주어지는 제1-타입 비트와 연관된 제2-타입 비트들 전부는 제3 비트 블록에서 주어지는 제1-타입 비트 앞에 배열된다.

구체적으로, 본 개시물의 일 양태에 따르면, 제1 목표 비트와 연관되고 제2 목표 비트와는 독립적인 제1-타입 비트들 중에서 상기 제3 비트 블록에는 맨 앞에 제1 비트가 배열되고, 제2 목표 비트와 연관되고 상기 제1 목표 비트와는 독립적인 제1-타입 비트들 중에서 제2 비트가 상기 제3 비트 블록에서 맨 앞에 배열되며; 상기 제1 비트는 상기 제2 비트 앞에 있고, 상기 제3 비트 블록에서의 제1 목표 비트의 위치는 제3 비트 블록에서 상기 제2 목표 비트의 위치 앞에 있으며; 제1 목표 비트와 제2 목표 비트는 P1 제2-타입 비트들 중 임의의 2개이다.

구체적으로, 본 개시물의 일 양태에 따르면, 이러한 방법은 채널 디코딩을 수행하는 단계를 포함하고, 이 경우 제1 무선 신호는 상기 채널 디코딩으로의 입력을 생성하기 위해 사용되고, 상기 채널 디코딩에 대응하는 채널 코딩은 폴라 코드에 기초하며, 상기 제3 비트 블록은 상기 채널 코딩으로의 입력으로서 사용되고, 상기 제3 비트 블록에서의 임의의 2개의 비트는 2개의 상이한 서브-채널들 상으로 각각 맵핑되고; 제1 비트 세트의 임의의 하나의 비트에 의해 맵핑되는 서브-채널의 채널 용량은 제2 비트 세트의 임의의 하나의 비트에 의해 맵핑되는 서브-채널의 채널 용량보다 크다.

일 실시예에서, 채널 디코딩의 출력은 제1 비트 블록을 복원하기 위해 사용된다.

구체적으로, 본 개시물의 일 양태에 따르면, 채널 디코딩은 P2 참조 값들을 결정하기 위해 사용되고, P3 참조 값들은 제3 비트 블록에서의 P3 비트들에 각각 대응한다.

일 실시예에서, P2 제1-타입 비트들 중 적어도 하나에 대응하는 참조 값은 채널 디코딩에서 가지 치기(pruning)를 위해 사용된다.

일 실시예에서, P2 제1-타입 비트들 중 적어도 하나에 대응하는 참조 값은 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해 사용된다.

일 실시예에서, 위 방법은 P2 제1-타입 비트들의 일부가 디코딩 정확성을 향상시키고 채널 디코딩에서의 디코딩 복잡성을 감소시키기 위해 사용될 수 있고; P2 제1-타입 비트들의 또 다른 부분은 기존의(conventional) CRC의 기능을 구현하기 위해, 즉 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해, 그리고 제1 노드의 식별자와 교신을 행하기 위해, 또는 제1 무선 신호의 목표 수신기의 식별자와 교신을 행하기 위해 사용될 수 있다는 장점을 가진다.

일 실시예에서, P3 참조 값들은 각각 대응하는(송신된) 비트들에 대해 복원된 (수신된) 비트들이다.

일 실시예에서, P3 참조 값들은 각각 대응하는(송신된) 비트들에 대해 복원된 (수신된) 소프트 비트(soft bit)들이다.

일 실시예에서, P3 참조 값들은 각각 대응하는(송신된) 비트들에 대해 추정된(estimated) LLR(Log Likelihood Radio)이다.

일 실시예에서, 가지 치기는 비터비 참조(Viterbi criteria)에 기초한 채널 디코딩에서의 생존 검색 경로(surviving search path)들을 감소시키기 위해 사용된다.

일 실시예에서, 가지 치기를 위해 사용된 주어지는 참조 값에 대해, 제3 비트 블록에서의 가지쳐진 검색 경로에 대응하는 비트들의 위치들은 제3 비트 블록에서 주어지는 제1-타입 비트의 위치 앞에 있다. 주어지는 참조 값은 P3 참조 값들에서 가지 치기를 위해 사용된 참조 값이고, 주어지는 제1-타입 비트는 주어지는 참조 값에 대응한다.

일 실시예에서, P2 제1-타입 비트들(즉, 제2 비트 블록에서의 모든 비트들)에 대응하는 참조 값들이 가지 치기를 위해 사용된다.

일 실시예에서, P2 제1-타입 비트들(즉, 제2 비트 블록에서의 모든 비트들)에 대응하는 참조 값들이 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해 사용된다.

일 실시예에서, P2 제1-타입 비트들의 부분에서의 모든 비트들에 대응하는 참조 값들은 가지 치기를 위해 사용되고, P2 제1-타입 비트들의 다른 부분에서의 모든 비트들에 대응하는 참조 값들은 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해 사용된다.

일 실시예에서, P2 제1-타입 비트들의 다른 부분에서의 모든 비트들에 대응하는 참조 값들은 가지 치기를 위해 사용되고, P2 제1-타입 비트들의 부분에서의 모든 비트들에 대응하는 참조 값들은 제1 비트 블록이 올바르게 복원되는지를 결정하기 위해 사용된다.

일 실시예에서, 제1 비트 블록이 올바르게 복원되는지를 결정하기 위해 사용된 P2 제1-타입 비트들의 제1-타입 비트들은 또한 제1 무선 신호의 목표 수신기의 식별자를 나타내기 위해 사용된다.

일 실시예에서, 제1 비트 블록이 올바르게 복원되는지를 결정하기 위해 사용된 P2 제1-타입 비트들의 제1-타입 비트들은 또한 제1 노드의 식별자를 나타내기 위해 사용된다.

일 실시예에서, 제1 비트 블록이 올바르게 복원되는지를 결정하기 위해 사용된 P2 제1-타입 비트들에서의 제1-타입 비트들에 대응하는 참조 값들과, 제1 비트 블록에 대응하는 참조 값들은 CRC 체크(check)를 함께 통과하고, 만약 체크 결과가 올바르다면, 제1 비트 블록이 올바르게 복원된 것으로 결정되고, 그렇지 않으면 제1 비트 블록이 올바르게 복원되지 않은 것으로 결정된다.

구체적으로, 본 개시물의 일 양태에 따르면, 제1 비트 블록의 CRC 비트 블록은 제2 비트 블록을 생성하기 위해 사용된다.

구체적으로, 본 개시물의 일 양태에 따르면, 제2 노드는 기지국이고, 제1 비트 블록은 업링크 제어 정보를 포함하며, 또는 제2 노드는 UE이고, 제1 비트 블록은 다운링크 제어 정보를 포함한다.

본 개시물은 무선 통신을 위한 제1 노드에서의 디바이스를 개시하고, 이러한 디바이스는 제1 비트 블록을 생성하기 위한 제1 프로세서와, 제1 무선 신호를 송신하기 위한 제1 송신기를 포함하며, 상기 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 사용되고, 제3 비트 블록은 상기 제2 비트 블록에서의 비트들과 상기 제1 비트 블록에서의 비트들을 포함하며, 상기 제3 비트 블록은 상기 제1 무선 신호를 생성하기 위해 사용되고; 상기 제1 비트 블록과 상기 제2 비트 블록은 P1 제2-타입 비트들과 P2 제1-타입 비트들을 각각 포함하며, 상기 제3 비트 블록은 P3 2진 비트들을 포함하고, {상기 P1 제2-타입 비트들 또는 상기 P2 제1-타입 비트들} 중 임의의 것은 2진 비트이고, P1, P2, 및 P3는 각각 양의 정수들이고; 상기 제3 비트 블록에서의 참조 제1-타입 비트의 위치는 상기 참조 제1-타입 비트와 연관되는 상기 제1 비트 블록에서의 비트들의 개수와 관련되고, 상기 참조 제1-타입 비트는 상기 P2 제1-타입 비트들 중 하나이거나; 상기 제3 비트 블록에서의 참조 제2-타입 비트의 위치는 상기 제3 비트 블록에서의 상기 참조 제2-타입 비트와 연관되는 상기 제2 비트 블록에서의 비트들의 위치들과 관련되고, 상기 참조 제2-타입 비트는 상기 P1 제2-타입 비트들 중 하나이다. 제1 비트 블록의 CRC 비트 블록은 제2 비트 블록을 생성하기 위해 사용되고; P1 제2-타입 비트들의 적어도 2개의 제2-타입 비트들은 상기 제3 비트 블록에서 앞 위치 및 뒤 위치와 대향하는 제1 비트 블록에서의 앞 위치 및 뒤 위치를 가진다.

일 실시예에서, 무선 통신을 위한 제1 노드에서의 디바이스는 제2 비트 블록에서의 비트들이 제1 비트 블록에서의 연관된 비트들의 개수들에 따라서 제3 비트 블록에서 순차적으로 배열되는 것을 특징으로 한다.

일 실시예에서, 무선 통신을 위한 제1 노드에서의 디바이스는 주어지는 제1-타입 비트와 연관된 제2-타입 비트들 전부가 제3 비트 블록에서의 주어지는 제1-타입 비트 앞에 배열되고, 주어지는 제1-타입 비트는 P2 제1-타입 비트들 중 하나인 것을 특징으로 한다.

일 실시예에서, 무선 통신을 위한 제1 노드에서의 디바이스는 제1 목표 비트와 연관되고 제2 목표 비트와는 독립적인 제1-타입 비트들 중에서는 제3 비트 블록에서 맨 앞에 제1 비트가 배열되고, 제2 목표 비트와 연관되고 제1 목표 비트와 독립적인 제1-타입 비트들 중에서는 제3 비트 블록에서 맨 앞에 제2 비트가 배열되며, 제1 비트는 제2 비트 앞에 오고, 제3 비트 블록에서의 제1 목표 비트의 위치는 제3 비트 블록에서의 제2 목표 비트의 위치 앞에 있고, 제1 목표 비트와 제2 목표 비트는 P1 제2-타입 비트들 중 임의의 2개인 것을 특징으로 한다.

일 실시예에서, 무선 통신을 위한 제1 노드에서의 디바이스는 제1 비트 블록의 CRC 비트 블록이 제2 비트 블록을 생성하기 위해 사용되는 것을 특징으로 한다.

일 실시예에서, 무선 통신을 위한 제1 노드에서의 디바이스는 제1 노드에서의 디바이스는 기지국 디바이스이고, 제1 비트 블록은 다운링크 제어 정보를 포함하며; 또는 제1 노드에서의 디바이스는 UE이고, 제1 비트 블록은 업링크 제어 정보를 포함하는 것을 특징으로 한다.

구체적으로, 본 개시물의 일 양태에 따르면, 제1 프로세서는 채널 코딩을 더 수행하고, 이 경우 제3 비트 블록은 채널 코딩으로의 입력으로서 사용되고, 상기 채널 코딩의 출력은 제1 무선 신호를 생성하기 위해 사용되며, 상기 채널 코딩은 폴라 코드에 기초하고; 상기 제3 비트 블록에서의 2개의 비트들은 각각 2개의 상이한 서브-채널들로 맵핑되며; 제1 비트 세트의 임의의 하나의 비트에 의해 맵핑된 서브-채널의 채널 용량은 제2 비트 세트의 임의의 하나의 비트에 의해 맵핑된 서브-채널의 채널 용량보다 크다.

일 실시예에서, P2 제1-타입 비트들은 상기 제1 비트 세트에 속하고, P1 제2-타입 비트들은 상기 제2 비트 세트에 속한다.

일 실시예에서, P2 제1-타입 비트들은 상기 제2 비트 세트에 속하고, P1 제2-타입 비트들은 상기 제1 비트 세트에 속한다.

일 실시예에서, P2 제1-타입 비트들의 일부는 상기 제1 비트 세트에 속하고, P2 제1-타입 비트들의 또 다른 부분은 상기 제2 비트 세트에 속한다.

본 개시물은 무선 통신을 위한 제2 노드에서의 디바이스를 개시하고, 이러한 디바이스는 제1 무선 신호를 수신하기 위한 제1 수신기와, 제1 비트 블록을 복원하기 위한 제2 프로세서를 포함하고, 이 경우 상기 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 사용되고, 제3 비트 블록은 상기 제2 비트 블록에서의 비트들과 상기 제1 비트 블록에서의 비트들을 포함하며, 상기 제3 비트 블록은 상기 제1 무선 신호를 생성하기 위해 사용되고; 상기 제1 비트 블록과 상기 제2 비트 블록은 각각 P1 제2-타입 비트들과 P2 제1-타입 비트들을 포함하며, 상기 제3 비트 블록은 P3 2진 비트들을 포함하고, {상기 P1 제2-타입 비트들, 상기 P2 제1-타입 비트들} 중 임의의 하나는 2진 비트이며, P1, P2, 및 P3는 각각 양의 정수들이고; 상기 제3 비트 블록에서의 참조 제1-타입 비트의 위치는 상기 참조 제1-타입 비트와 연관되는 상기 제1 비트에서의 비트들의 개수와 관련되고, 상기 참조 제1-타입 비트는 상기 P2 제1-타입 비트들 중 하나이거나; 상기 제3 비트 블록에서의 참조 제2-타입 비트의 위치는 상기 제3 비트 블록에서의 상기 참조 제2-타입 비트와 연관되는 상기 제2 비트 블록에서의 비트들의 위치들과 관련되고, 상기 참조 제2-타입 비트는 상기 P1 제2-타입 비트들 중 하나이며; 제1 비트 블록의 CRC 비트 블록은 제2 비트 블록을 생성하기 위해 사용되고; P1 제2-타입 비트들의 적어도 2개의 제2-타입 비트들은 제3 비트 블록에서 앞 위치 및 뒤 위치와 대향하는 제1 비트 블록에서의 앞 위치 및 뒤 위치를 가진다.

일 실시예에서, 무선 통신을 위한 제2 노드에서의 디바이스는, 제2 비트 블록에서의 비트들이 제1 비트 블록에서의 연관된 비트들의 개수들에 따라 제3 비트 블록에서 순차적으로 배열되는 것을 특징으로 한다.

일 실시예에서, 무선 통신을 위한 제2 노드에서의 디바이스는 주어지는 제1-타입 비트와 연관된 제2-타입 비트들 전부가 제3 비트 블록에서의 주어지는 제1-타입 비트 앞에 배열되고, 주어지는 제1-타입 비트는 P2 제1-타입 비트들 중 하나인 것을 특징으로 한다.

일 실시예에서, 무선 통신을 위한 제2 노드에서의 디바이스는 제1 목표 비트와 연관되고 제2 목표 비트와는 독립적인 제1-타입 비트들 중에서는 제3 비트 블록에서 맨 앞에 제1 비트가 배열되고, 제2 목표 비트와 연관되고 제1 목표 비트와 독립적인 제1-타입 비트들 중에서는 제3 비트 블록에서 맨 앞에 제2 비트가 배열되며, 제1 비트는 제2 비트 앞에 오고, 제3 비트 블록에서의 제1 목표 비트의 위치는 제3 비트 블록에서의 제2 목표 비트의 위치 앞에 있고, 제1 목표 비트와 제2 목표 비트는 P1 제2-타입 비트들 중 임의의 2개인 것을 특징으로 한다.

일 실시예에서, 무선 통신을 위한 제2 노드에서의 디바이스는 제1 비트 블록의 CRC 비트 블록이 제2 비트 블록을 생성하기 위해 사용되는 것을 특징으로 한다.

일 실시예에서, 무선 통신을 위한 제2 노드에서의 디바이스는 제2 노드가 기지국이고, 제1 비트 블록은 업링크 제어 정보를 포함하며; 또는 제2 노드가 UE이고, 제1 비트 블록은 다운링크 제어 정보를 포함하는 것을 특징으로 한다.

구체적으로, 본 개시물의 일 양태에 따르면, 제2 프로세서는 채널 디코딩을 더 수행하고, 이 경우 제1 무선 신호는 채널 디코딩으로의 입력을 생성하기 위해 사용되며, 채널 디코딩에 대응하는 채널 코딩은 폴라 코드에 기초하고, 제3 비트 블록은 채널 코딩으로의 입력으로서 사용되며; 제3 비트 블록에서의 임의의 2개의 비트들은 각각 2개의 상이한 서브-채널들 상으로 맵핑되고; 제1 비트 세트의 임의의 하나의 비트에 의해 맵핑된 서브-채널의 채널 용량은 제2 비트 세트의 임의의 하나의 비트에 의해 맵핑된 서브-채널의 채널 용량보다 크다.

일 실시예에서, 무선 통신을 위한 제2 노드에서의 디바이스는 채널 디코딩이 P3 참조 값들을 결정하기 위해 사용되고 P3 참조 값들은 제3 비트 블록에서 P3 비트들에 각각 대응하는 것을 특징으로 한다.

일 실시예에서, P2 제1-타입 비트들 중 적어도 하나에 대응하는 참조 값은 채널 디코딩에서 가지 치기를 위해 사용된다.

기존의 방식과 비교해서, 본 개시물은:

CRC가 폴라 코드의 외부 코드(outer code)로서 사용되고, 그로 인해 폴라 코드의 디코딩 정확성을 향상시키고;

CRC 비트들의 부분과 폴라 코드 입력 시퀀스 상의 대응하는 정보 비트들 사이의 위치상(positional) 관계를 적절히 설계함으로써, CRC 비트들의 부분이 폴라 디코딩 프로세스에서의 가지 치기를 구현하기 위해 사용될 수 있고, 그로 인해 디코딩 복잡성을 감소시키며;

에러 체킹(error checking)과 목표 수신기 식별과 같은 기존의 CRC의 기능들을 구현하기 위해 CRC의 또 다른 부분이 사용되고;

상이한 개수의 정보 비트들과 연관되는 CRC 비트들, 가지 치기를 위한 CRC 비트들, 에러 체킹과 목표 수신기 식별을 위한 CRC 비트들, 및 정보 비트들을 포함하는 상이한 중요성을 갖는 비트들이 상이한 채널 용량들을 갖는 서브-채널들로 맵핑되고, 그로 인해 같지 않은 에러 보호를 달성하고 송신 품질을 향상시키는 것과 같은 장점들을 가진다.

본 개시물의 다른 특징들, 목적들, 및 장점들은 후속하는 도면들과 함께 취해진 비제한적인(non-restrictive) 실시예들의 상세한 설명으로부터 더 분명해지게 된다.
도 1은 본 개시물의 일 실시예에 따른 제1 비트 블록과 제1 무선 신호를 예시하는 흐름도.
도 2는 본 개시물의 일 실시예에 따른 네트워크 아키텍처를 예시하는 개략도.
도 3은 본 개시물의 일 실시예에 따른 사용자 평면과 제어 평면의 무선 프로토콜 아키텍처를 예시하는 개략도.
도 4는 본 개시물의 일 실시예에 따른 발전된(evolved) 노드와 UE를 예시하는 개략도.
도 5는 본 개시물의 일 실시예에 따른 무선 송신을 예시하는 흐름도.
도 6은 본 개시물의 또 다른 실시예에 따른 무선 송신을 예시하는 흐름도.
도 7은 본 개시물의 일 실시예에 따른 제1 비트 블록, 제2 비트 블록, 및 제3 비트 블록에서의 비트들 사이의 맵핑 관계를 예시하는 개략도.
도 8은 본 개시물의 일 실시예에 따른 서브-채널들 상의 제3 비트 블록에서의 비트들의 맵핑을 예시하는 개략도.
도 9는 본 개시물의 일 실시예에 따른 {제1 비트 블록, 제2 비트 블록, 제3 비트 블록}과 제1 무선 신호 사이의 관계를 예시하는 개략도.
도 10은 본 개시물의 일 실시예에 따른 무선 통신을 위한 제1 노드에서의 처리 디바이스의 구조를 예시하는 블록도.
도 11은 본 개시물의 일 실시예에 따른 무선 통신을 위한 제2 노드에서의 처리 디바이스의 구조를 예시하는 블록도.
도 12는 본 개시물의 또 다른 실시예에 따른 제1 비트 블록, 제2 비트 블록, 및 제3 비트 블록에서의 비트들 사이의 맵핑 관계를 예시하는 개략도.

실시예 1

실시예 1은 도 1에 도시된 것과 같이, 제1 비트 블록과 제1 무선 신호의 흐름도를 예시한다.

실시예 1에서, 본 개시물에서의 제1 노드는 먼저 제1 비트 블록을 결정하고; 그런 다음 제1 무선 신호를 송신하며, 이 경우 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 사용되고, 제3 비트 블록은 제2 비트 블록에서의 비트들과 제1 비트 블록에서의 비트들을 포함하며, 제1 무선 신호를 생성하기 위해 제3 비트 블록이 사용되고; 제1 비트 블록과 제2 비트 블록은 각각 P1 제2-타입 비트들과 P2 제1-타입 비트들을 포함하며, 제3 비트 블록은 P3 2진 비트들을 포함하고, {P1 제2-타입 비트들, P2 제1-타입 비트들} 중 임의의 것은 2진 비트이며, P1, P2, P3는 각각 양의 정수들이고; 제3 비트 블록에서의 참조 제1-타입 비트의 위치는 참조 제1-타입 비트와 연관된 제1 비트 블록에서의 비트들의 개수에 관련되며, 참조 제1-타입 비트는 P2 제1-타입 비트들 중 하나이고; 또는 제3 비트 블록에서의 참조 제2-타입 비트의 위치는 제3 비트 블록에서의 참조 제2-타입 비트와 연관된 제2 비트 블록에서의 비트들의 위치들과 관련되며, 참조 제2-타입 비트는 P1 제2-타입 비트들 중 하나이다.

일 실시예에서, 제2 비트 블록의 임의의 비트에 대해, 그러한 임의의 비트는 제1 비트 블록 모듈로 2에서 비트들의 양의 정수의 합과 같다.

일 실시예에서, 제2 비트 블록의 임의의 비트에 대해, 그러한 임의의 비트는 제1 비트 블록 모듈로 2에서의 비트들의 양의 정수의 합과 스크램블링 시퀀스에서의 대응하는 비트 사이에서 XOR 연산을 수행함으로써 얻어진다.

일 실시예에서, P3는 P1+P2+P4와 같고, P4는 제4 비트 블록에서 포함된 비트들의 개수이며, P4는 양의 정수이다. 제3 비트 블록은 {제2 비트 블록에서의 모든 비트들, 제1 비트 블록에서의 모든 비트들, 제4 비트 블록에서의 모든 비트들}로 구성된다. 제4 비트 블록에서의 모든 비트들의 값들은 미리 세트된다.

위 실시예의 일 서브-실시예에서는, 제4 비트 블록에서의 모든 비트들이 0이다.

일 실시예에서, 제2 비트 블록의 적어도 2개의 비트들은 제3 비트 블록에서 불연속적이고, 제1 비트 블록의 적어도 2개의 비트들은 제3 비트 블록에서 불연속적이다.

일 실시예에서, 제1 무선 신호는 물리 층 제어 채널(즉, 물리 층 데이터를 송신하기 위해 사용될 수 없는 물리 층 채널) 상에서 송신된다.

일 실시예에서, 제1 노드는 UE이다.

위 실시예의 일 서브-실시예에서는, 제1 무선 신호가 PUCCH 상에서 송신된다.

위 실시예의 일 서브-실시예에서는, 제1 무선 신호가 PUSCH 상에서 송신된다.

일 실시예에서, 제1 노드는 기지국이다.

위 실시예의 일 서브-실시예에서는, 제1 무선 신호가 PDSCH 상에서 송신된다.

위 실시예의 일 서브-실시예에서는, 제1 무선 신호가 PDCCH 상에서 송신된다.

일 실시예에서, 제1 무선 신호는 제3 비트 블록이 채널 코딩, 스크램블링, 변조 맵퍼, 층 맵퍼, 프리코딩, 자원 요소 맵퍼, 및 와이드밴드 심벌 생성을 순차적으로 겪은 후의 출력이다.

일 실시예에서, 제1 무선 신호는 제3 비트 블록이 채널 코딩, 스크램블링, 변조 맵퍼, 층 맵퍼, 변환 프리코더(복소값 신호를 생성하기 위해), 프리코딩, 자원 요소 맵퍼, 및 와이드밴드 심벌 생성을 순차적으로 겪은 후의 출력이다.

실시예 2

실시예 2는 도 2에 도시된 것과 같이, 본 개시물에 따른 네트워크 아키텍처의 개략도를 예시한다.

도 2는 LTE, LTE-A(Long-Term Evolution Advanced), 및 미래의(future) 5G 시스템의 네트워크 아키텍처(200)를 예시한다. LTE 네트워크 아키첵터(200)는 EPS(Evolved Packet System)(200)이라고 불릴 수 있다. EPS(200)는 UE(User Equipment)(201), 진화된 UMTS 지상 무선 액세스 네트워크(Evolved UMTS Terrestrial Radio Access network) - 뉴 라디오(New Radio)(E-UTRAN-NR)(202), 5G-코어네트워크(5G-CN)/EPC(Evolved Packet Core)(210), HSS(Home Subscriber Server)(220) 및 인터넷 서비스(230) 중 하나 이상을 포함할 수 있고, UMTS는 유니버설 모바일 텔레커뮤니케이션스 시스템에 대응한다. EPS는 다른 액세스 네트워크들과 상호 연결될 수 있다. 간단한 묘사를 위해, 엔티티(entity)들/인터페이스들은 도시되지 않는다. 도 2에 도시된 바와 같이, EPS는 패킷 스위칭 서비스들을 제공한다. 당업자라면 본 개시물 전체에 제공된 다양한 개념들이 회로 스위칭 서비스들을 제공하는 네트워크들로 확장될 수 있다는 점을 이해하기 쉽다. E-UTRAN-NR은 NR 노드 B(gNB)(203)와 다른 gNB들(204)을 포함한다. gNB(203)는 UE(201) 지향(oriented) 사용자 평면과 제어 평면 프로토콜 종료(protocol termination)들을 제공한다. gNB(203)는 X2 인터페이스(예를 들면, 백홀(backhaul))를 통해 다른 gNB들(204)에 연결될 수 있다. gNB(203)는 기지국, 기지 송수신기국, 무선 기지국, 무선 송수신기, 송수신기 기능(function), BSS(Basic Service Set), ESS(Extended Service Set), TRP(Transmitter Receiver Node) 또는 다른 적절한 용어들로 불릴 수 있다. gNB(203)는 UE(201)에 대한 5G-CN/EPC(210)의 액세스 포인트를 제공한다. UE(201)의 예들에는 셀룰러 폰들, 스마트 폰들, SIP(Session Initiation Protocol) 폰들, 랩톱 컴퓨터들, PDA(Personal Digital Assistant)들, 위성 라디오들, GPS(Global Positioning System)들, 멀티미디어 디바이스들, 비디오 디바이스들, 디지털 오디오 플레이어(예를 들면, MP3 플레이어들), 카메라들, 게임들 콘솔(games console)들, 무인 항공기들, 공중 비행체들, 물건들 장비의 협대역 인터넷(narrow-band Internet of Things equipment), 기계-타입 통신 장비, 육지 차량들, 자동차들, 착용 가능한 장비, 또는 유사한 기능들을 가지는 임의의 다른 디바이스들이 포함된다. 당업자라면 또한 UE 201 이동국, 섭스크라이버 스테이션(subscriber station), 모바일 유닛(mobile unit), 섭스크라이버 유닛, 무선 유닛, 원격 유닛, 모바일 디바이스, 무선 디바이스, 무선 통신 디바이스, 원격 디바이스, 모바일 섭스크라이버 스테이션, 액세스 터미널(access terminal), 모바일 터미널, 무선 터미널, 원격 터미널, 핸드셋(handset), 유저 프록시(user proxy), 모바일 클라이언트, 클라이언트 또는 다른 적절한 용어들을 부를 수 있다. gNB(203)는 SI 인터페이스를 거쳐 5G-CN/EPC(210)에 연결된다. 5G-CN/EPC(210)는 MME(211), 다른 MME(214)들, 서비스 게이트웨이(S-GW)(212), 및 패킷 데이터 네트워크 게이트웨이(P-GW)(213)를 포함한다. MME(211)는 UE(201)와 5G-CN/EPC(210) 사이의 시그널링(signaling)을 처리하기 위한 제어 노드이다. 일반적으로, MME(211)는 베어러(bearer) 및 연결 관리를 제공한다. 모든 사용자 IP(Internet Protocol) 패킷들은 S-GW(212)를 통해 송신된다. S-GW(212)는 P-GW(213)에 연결된다. P-GW(213)는 UE IP 주소 할당과 다른 기능들을 제공한다. P-GW(213)는 인터넷 서비스(230)에 연결된다. 인터넷 서비스(230)는 구체적으로 인터넷, 인트라넷, IP 멀티비디어 서브시스템들(IP IMSs), 및 PSS(Packet Switching Streaming Service)들을 포하하는, 연산자들에 대응하는 IP 서비스들을 포함한다.

일 실시예에서, UE(201)는 본 개시물에서의 제1 노드에 대응하고, gNB(203)는 본 개시물에서의 제2 노드에 대응한다.

일 실시예에서, UE(201)는 본 개시물에서 제2 노드에 대응하고, gNB(203)는 본 개시물에서의 제1 노드에 대응한다.

실시예 3

실시예 3은 도 3에 도시된 바와 같이, 사용자 평면과 제어 평면의 무선 프로토콜 아키텍처를 예시하는 개략도이다.

도 3은 사용자 평면과 제어 평면의 무선 프로토콜 아키텍처를 예시하는 개략도이다. 도 3에서, UE와 gNB의 무선 프로토콜 아키텍처는 3개의 층, 즉 층 1, 층 2, 및 층 3에 의해 각각 나타내어진다. 층 1(L1)(301)은 가장 낮은 층이고 각각의 PHY 층의 신호 처리 기능들을 수행한다. 층 1은 이 명세서에서 PHY(301)이라고 불린다. 층 2(L2)(305)는 PHY(301) 위에 있고, PHY(301)를 통한 UE와 gNB 사이의 링크(link)를 담당한다. 사용자 평면에서, L2(305)는 MAC(Medium Access Control) 서브레이어(sublayer)(302), RLC(Radio Link Control) 서브레이어(303), PDCP(Packet Data Convergence Protocol) 서브레이어(304)를 포함한다. 3개의 서브레이어 전부 네트워크측의 gNB에서 종료된다. 비록 도 3에는 묘사되지 않지만, UE는 네트워크측의 P-GW(213)에서 종료된 네트워크 층(즉, IP층)과, 연결의 다른 측(즉, 피어(peer) UE, 서버 등)에서 종료된 어플리케이션 층과 같이, L2(305) 위의 몇몇 프로토콜 층들을 포함할 수 있다. PDCP 서브레이어(304)는 가변 무선 베어러들과 논리 채널들 중에서 다중화(multiplexing)를 제공한다. PDCP 서브레이어(304)는 또한 무선 송신 오버헤드(overhead)를 감소시키도록 더 높은 층 패킷에 대한 헤더 압축(header compression)을 제공한다. PDCP 서브레이어(304)는 패킷을 암호화함으로써 보안성을 제공하고 gNB들 사이의 UE 핸드오버(handover)에 대한 지원을 제공한다. RLC 서브레이어(303)는 HARQ(Hybrid Automatic Repeat Request)에 의해 야기된 어지럽혀진 수신을 보상하도록, 더 높은 층 패킷의 세그멘테이션(segmentation)과 리어셈블링(reassembling), 잃어버린(lost) 패킷의 재송신, 잃어버린 패킷의 리오더링(reordering)을 제공한다. MAC 서브레이어(302)는 논리 채널들과 운반 채널들 사이의 다중화를 제공한다. MAC 서브레이어(302)는 또한 셀(cell) 내의 UE들 다양한 무선 자원들(즉, 자원 블록) 사이에서 할당하는 책임을 가진다. MAC 서브레이어(302)는 또한 HARQ 동작을 담당한다. 제어 평면에서, UE와 gNB의 무선 프로토콜 아키텍처는 PHY(301)와 L2(305) 상의 사용자 평면에서의 무선 프로토콜 아키텍처와 거의 동일하지만, 제어 평면에 대한 헤더 압축 기능을 존재하지 않는다. 제어 평면은 또한 층 3(L3)에서의 RRC(Radio Resource Control) 서브레이어(306)를 포함한다. RRC 서브레이어(306)는 gNB와 UE 사이의 RRC 시그널링을 사용하여 무선 자원들(즉, 무선 베어러)을 획득하고 더 낮은 층들을 구성하는 책임을 가진다.

일 실시예에서, 도 3의 무선 프로토콜 아키텍처는 본 개시물에서 제1 노드에 적용 가능하다.

일 실시예에서, 도 3의 무선 프로토콜 아키텍처는 본 개시물에서 제2 노드에 적용 가능하다.

일 실시예에서, 본 개시물에서의 제1 비트 블록은 RRC 서브레이어(306)에서 생성된다.

일 실시예에서, 본 개시물에서의 제1 비트 블록은 MAC 서브레이어(302)에서 생성된다.

일 실시예에서, 본 개시물에서의 제2 비트 블록은 PHY(301)에서 생성된다.

일 실시예에서, 본 개시물에서의 제3 비트 블록은 PHY(301)에서 생성된다.

일 실시예에서, 본 개시물에서의 제1 무선 신호는 PHY(301)에서 생성된다.

실시예 4

실시예 4는 도 4에 도시된 바와 같이, 발전된 노드와 UE를 예시하는 개략도이다.

gNB(410)는 제어기/프로세서(475), 메모리(476), 수신 프로세서(470), 송신 프로세서(416), 채널 인코더(477), 채널 디코더(478), 송신기/수신기(418), 및 안테나(420)를 포함한다.

UE(450)는 제어기/프로세서(459), 메모리(460), 데이터 소스(467), 송신 프로세서(468), 수신 프로세서(456), 채널 인코더(457), 채널 디코더(458), 송신기/수신기(454), 및 안테나(452)를 포함한다.

다운링크(DL) 내의 gNB에서, 코어 네트워크로부터의 더 높은 층 패킷들이 제어기/프로세서(475)에 제공된다. 제어기/프로세서(475)는 L2 층의 기능성을 구현한다. DL에서, 제어기/프로세서(475)는 헤더 압축, 암호화, 패킷 세그멘테이션 및 리오더링, 논리 채널과 운반 채널 사이의 다중화를 제공하고, 다양한 우선순위 매트릭(priority metric)들에 기초한 UE(450)의 무선 자원들을 할당한다. 제어기/프로세서(475)는 또한 HARQ 동작들, 잃어버린 패킷들의 재송신, 및 UE(450)로의 시그널링에 대한 책임을 진다. 송신 프로세서(416)와 채널 인코더(477)는 L1 층(즉, 물리 층)에 대한 다양한 신호 처리 기능들을 구현한다. 채널 인코더(477)는 UE(450)에서의 FEC(Forward Error Correction)를 촉진하기 위해 인코딩 및 인터리빙(interleaving)을 구현한다. 송신 프로세서(416)는 다양한 변조 방식들(schemes)(예컨대, BPSK(Binary Phase Shift Keying), QPSK(Quadrature Phase Shift Keying), M-PSK(M Phase Shift Keying), M-QAM(M Quadrature Amplitude Modulation))에 기초한 신호 클러스터들(clusters)의 맵핑을 구현하고, 하나 이상의 공간 스트림(spatial stream)들을 생성하기 위해 인코드되고 변조된 심벌들의 공간 프리코딩/빔 형성 처리를 수행한다. 그런 다음 송신 프로세서(416)는 각각의 공간 스트림을 서브캐리어들로 맵핑하고, 시간 및/또는 주파수 도메인에서 참조 신호들(예컨대, 파일로트들)로 다중화하며, 그런 다음 IFFT(Inverser Fast Fourier Transform)를 사용하여 페이로드(payload) 시간 도메인 멀티캐리어 심벌 스트림의 물리 채널을 생성한다. 각각의 송신기(418)는 송신 프로세서(416)에 의해 제공된 베이스밴드(baseband) 멀티캐리어 심벌 스트림을 무선 주파수 스트림으로 전환하고, 그런 다음 상이한 안테나(420)에 제공된다.

다운링크(DL) 내의 UE(450)에서, 각각의 수신기(454)는 그것의 각각의 안테나(452)를 통해 신호흐ㅎ 수신한다. 각각의 수신기(454)는 무선 주파수 캐리어 상으로 변조된 정보를 복원하고, 무선 주파수 스트림을 수신 프로세서(456)에 제공될 베이스밴드 멀티캐리어 심벌 스트림으로 변환한다. 수신 프로세서(456)와 채널 디코더(458)는 L1 층의 다양한 신호 처리 기능들을 구현한다. 수신 프로세서(456)는 FFT(Fast Fourier Transform)를 사용하여 베이스밴드 멀티캐리어 심벌 스트림을 시간 도메인에서 주파수 도메인으로 변환한다. 주파수 도메인에서, 물리 층 데이터 신호와 참조 신호는 수신 프로세서(456)에 의해 역다중화(demultiplex)되고, 이 경우 참조 신호는 채널 추정을 위해 사용되는 것이며, 물리 층 데이터는 멀티-안테나 검출에 의해 수신 프로세서(456)에서 목적지(destination)로서 UE(450)를 갖는 공간 스트림으로부터 복원된다. 각각의 고간 스트림 상의 심벌들은 수신 프로세서(456)에서 복조되고 복원되며, 소프트 결정(soft decision)이 생성된다. 그런 다음 채널 디코더(458)가 물리 채널 상의 gNB(410)에 의해 송신된 제어 신호들과 더 높은 층 데이터를 복원하기 위해 그러한 소프트 결정을 디코드하고 디인터리브(deinterleave)한다. 그런 다음 더 높은 층 데이터와 제어 신호들이 제어기/프로세서(459)에 제공된다. 제어기/프로세서(459)는 L2 층의 기능들을 구현한다. 제어기/프로세서는 프로그램 코드들과 데이터가 저장되는 메모리(460)와 연관될 수 있다. 메모리(460)는 컴퓨터 판독 가능한 매체로 불릴 수 있다. DL에서, 제어기/프로세서(459)는 더 높은 층 패킷들을 코어 네트워크로부터 복원하기 위해, 운반 채널과 논리 채널 사이의 역다중화, 패킷 재조립, 복호화(decryption), 헤더 압축 해제(decompression), 및 제어 신호 처리를 제공한다. 그럴 경우 더 높은 층 패킷은 L2 층 위의 모든 프로토콜 층들에 제공된다. L3에 의해 처리되도록 다양한 제어 신호들이 또한 L3에 제공될 수 있다. 제어기/프로세서(459)는 또한 HARQ 동작들을 지원하기 위해, ACK(acknowledgement) 및/또는 NACK(negative acknowledgement)를 사용하여 에러를 검출하는 책임을 진다.

업링크(UL) 내의 UE(450)에서, 제어기/프로세서(459)에 더 높은 층 패킷들을 제공하기 위해 데이터 소스(467)가 사용된다. 데이터 소스(467)는 L2 층 위의 모든 프로토콜 층들을 나타낸다. DL에서 묘사된 gNB(410)에서의 송신 기능과 유사하게, 제어기/프로세서(459)는 헤더 압축, 암호화, 패킷 세그멘테이션 및 리오더링, 그리고 gNB(410)의 무선 자원 할당에 기초한 논리 채널과 운반 채널 사이의 다중화를 구현하고, 사용자 평면과 제어 평면에 대한 L2 층 기능들을 구현한다. 제어기/프로세서(459)는 또한 HARQ 동작들, 잃어버린 패킷들의 재송신, 및 gNB(410)로의 시그널링에 대한 책임을 진다. 채널 인코더(457)는 채널 코딩을 수행한다. 인코드된 데이터는 송신 프로세서(468)에 의해 수행된 변조와 멀티-안테나 공간 프리-코딩/빔 형성 처리에 의해 멀티캐리어/단일-캐리어 심벌 스트림으로 변조된 다음, 송신기(454)를 통해 상이한 안테나들(452)에 제공된다. 각각의 송신기(454)는 먼저 송신 프로세서(468)에 의해 제공된 베이스밴드 심벌 스트림을 무선 주파수 심벌 스트림으로 변환한 다음, 안테나(452)로 제공한다.

업링크(UL) 내의 gNB(410)에서의 기능은 DL에서 묘사된 UE(450)에서의 수신 기능과 유사하다. 각각의 수신기(418)는 그것의 각각의 안테나(420)를 통해 무선 주파수 신호를 수신하고, 수신된 무선 주파수 신호를 베이스밴드 신호로 변환하고, 그러한 베이스밴드 신호를 수신 프로세서(470)에 제공한다. 수신 프로세서(470)와 채널 디코더(478)는 L1 층의 기능들을 집합적으로 구현한다. 제어기/프로세서(475)는 L2 층의 기능들을 구현한다. 제어기/프로세서(475)는 프로그램 코드들과 데이터가 저장되는 메모리(476)와 연관될 수 있다. 메모리(476)는 컴퓨터 판독 가능한 매체라고 불릴 수 있다. UL에서, 제어기/프로세서(475)는 UE(450)로부터 더 높은 층 패킷들을 복원하기 위해, 운반 채널과 논리 채널 사이의 역다중화, 패킷 재조립, 복호화, 헤더 압축 해제, 및 제어 신호 처리를 제공한다. 제어기/프로세서(475)로부터의 더 높은 층 패킷들은 코어 네트워크에 제공될 수 있다. 제어기/프로세서(475)는 또한 HARQ 동작들을 지원하기 위해 ACK 및/또는 NACK 프로토콜들을 사용하여 에러 검출을 하는 책임을 진다.

일 실시예에서, UE(450)는 적어도 한나의 프로세서와 적어도 하나의 메모리를 포함하고, 이 경우 적어도 하나의 메모리는 컴퓨터 프로그램 코드를 포함하고, 적어도 하나의 메모리와 컴퓨터 프로그램 코드는 적어도 하나의 프로세서와 함께 사용되게 구성된다.

일 실시예에서, UE(450)는 컴퓨터 판독 가능한 명령어 프로그램이 저장되는 메모리를 포함하고, 이 경우 컴퓨터 판독 가능한 명령어 프로그램은 적어도 하나의 프로세서에 의해 실행될 때 행위(action)를 발생시킨다. 이러한 행위는 본 개시물에서 제1 비트 블록을 결정하는 것, 본 개시물에서 제1 무선 신호를 송신하는 것, 및 본 개시물에서 채널 코딩을 수행하는 것을 포함한다.

일 실시예에서, UE(450)는 컴퓨터 판독 가능한 명령어 프로그램이 저장되는 메모리를 포함하고, 이 경우 컴퓨터 판독 가능한 명령어 프로그램은 적어도 하나의 프로세서에 의해 실행될 때 행위를 발생시킨다. 이러한 행위는 본 개시물에서 제1 비트 블록을 복원하는 것, 본 개시물에서 제1 무선 신호를 수신하는 것, 및 본 개시물에서 채널 디코딩을 수행하는 것을 포함한다.

일 실시예에서, gNB(410)는 적어도 하나의 프로세서와 적어도 하나의 메모리를 포함하고, 이 경우 적어도 하나의 메모리는 컴퓨터 프로그램 코드를 포함하고, 적어도 하나의 메모리와 컴퓨터 프로그램 코드는 적어도 하나의 프로세서와 함께 사용되게 구성된다.

일 실시예에서, gNB(410)는 컴퓨터 판독 가능한 명령어 프로그램이 저장되는 메모리를 포함하고, 이 경우 컴퓨터 판독 가능한 명령어 프로그램은 적어도 하나의 프로세서에 의해 실행될 때 행위를 발생시킨다. 이러한 행위는 본 개시물에서 제1 비트 블록을 복원하는 것, 본 개시물에서 제1 무선 신호를 수신하는 것, 및 본 개시물에서 채널 디코딩을 수행하는 것을 포함한다.

일 실시예에서, gNB(410)는 컴퓨터 판독 가능한 명령어 프로그램이 저장되는 메모리를 포함하고, 이 경우 컴퓨터 판독 가능한 명령어 프로그램은 적어도 하나의 프로세서에 의해 실행될 때 행위를 발생시킨다. 이러한 행위는 본 개시물에서 제1 비트 블록을 결정하는 것, 본 개시물에서 제1 무선 신호를 송신하는 것, 및 본 개시물에서 채널 코딩을 수행하는 것을 포함한다.

일 실시예에서, UE(450)는 본 개시물에서의 제1 노드에 대응하고, gNB(410)는 본 개시물에서 제2 노드에 대응한다.

일 실시예에서, UE(450)는 본 개시물에서의 제2 노드에 대응하고, gNB(410)는 본 개시물에서 제1 노드에 대응한다.

일 실시예에서, 제어기/프로세서(459), 메모리(460), 및 데이터 소스(467) 중 적어도 하나는 제1 비트 블록을 결정하기 위해 사용되고, 송신 프로세서(468), 채널 인코더(457), 및 제어기/프로세서(459) 중 적어도 하나는 본 개시물에서의 제2 비트 블록과 본 개시물에서의 제3 비트 블록을 생성하기 위해 사용되며, 수신 프로세서(470), 채널 디코더(478), 제어기/프로세서(475), 및 메모리(476) 중 적어도 하나는 제1 비트 블록을 복원하기 위해 사용된다.

일 실시예에서, 송신 프로세서(468), 채널 인코더(457), 제어기/프로세서(459), 송신기(454), 및 안테나(452) 중 적어도 하나는 제1 무선 신호를 송신하기 위해 사용되고, 수신 프로세서(470), 채널 디코더(478), 제어기/프로세서(475), 수신기(418), 및 안테나(420) 중 적어도 하나는 제1 무선 신호를 수신하기 위해 사용된다.

일 실시예에서, 채널 인코더(475)는 본 개시물에서 채널 코딩을 수행하기 위해 사용되고, 채널 디코더(478)는 본 개시물에서 채널 디코딩을 수행하기 위해 사용된다.

일 실시예에서, 제어기/프로세서(475)와 메모리(476) 중 적어도 하나는 제1 비트 블록을 결정하기 위해 사용되고, 송신 프로세서(416), 채널 인코더(477), 및 제어기/프로세서(475) 중 적어도 하나는 본 개시물에서의 제2 비트 블록과 본 개시물에서의 제3 비트 블록을 생성하기 위해 사용되며, 수신 프로세서(4556), 채널 디코더(458), 제어기/프로세서(459), 메모리(460), 및 데이터 소스(467) 중 적어도 하나는 제1 비트 블록을 복원하기 위해 사용된다.

일 실시예에서, 송신 프로세서(416), 채널 인코더(477), 제어기/프로세서(475), 송신기(418), 및 안테나(420) 중 적어도 하나는 제1 무선 신호를 송신하기 위해 사용되고, 수신 프로세서(456), 채널 디코더(458), 제어기/프로세서(459), 수신기(454), 및 안테나(452) 중 적어도 하나는 제1 무선 신호를 수신하기 위해 사용된다.

일 실시예에서, 채널 인코더(477)는 본 개시물에서 채널 코딩을 수행하기 위해 사용되고, 채널 디코더(458)는 본 개시물에서 채널 디코딩을 수행하기 위해 사용된다.

실시예 5

실시예 5는 도 5에서 도시된 바와 같이, 무선 송신을 예시하는 흐름도이다. 도 5에서 기지국(N1)은 UE U2의 서빙 셀(serving cell) 유지 기지국이다.

N1은 단계(S11)에서 제1 무선 신호를 송신한다.

U2는 단계(S21)에서 제1 무선 신호를 수신한다.

실시예 5에서는 제1 무선 신호를 생성하기 위해 N1에 의해 제3 비트 블록이 사용되고, 제3 비트 블록은 제2 비트 블록에서의 비트들과 제1 비트 블록에서의 비트들을 포함하며, 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 N1에 의해 사용된다. 제1 비트 블록과 제2 비트 블록은 P1 제2-타입 비트들과 P2 제1-타입 비트들을 각각 포함하고, 제3 비트 블록은 P3 2진 비트들을 포함한다. {P1 제2-타입 비트들, P2 제1-타입 비트들} 중 임의의 것은 2진 비트이다. P1, P2, 및 P3는 각각 양의 정수들이다. 제3 비트 블록에서의 참조 제1-타입 비트의 위치는 참조 제1-타입 비트와 연관된 제1 비트 블록에서의 비트들의 개수와 관련되고, 참조 제1-타입 비트는 P2 제1-타입 비트들 중 하나이며; 또는 제3 비트 블록에서의 참조 제2-타입 비트의 위치는 제3 비트 블록에서 참조 제2-타입 비트와 연관된 제2 비트 블록에서의 비트들의 위치들 관련되고, 참조 제2-타입 비트는 P1 제2-타입 비트들 중 하나이다.

일 실시예에서, 제1 비트 블록은 N1의 물리 층 상에서 생성된다.

일 실시예에서, N1은 스케줄링 결과에 따라 제2 비트 블록을 생성한다.

일 실시예에서, 제3 비트 블록은 채널 코딩으로의 입력으로서 N1에 의해 사용되고, 채널 코딩의 출력은 제1 무선 신호를 생성하기 위해 사용되며, 채널 코딩은 폴라 코드에 기초한다. 제3 비트 블록에서의 임의의 2개의 비트는 각각 2개의 상이한 서브-채널들 상으로 맵핑된다. 제1 비트 세트 중 임의의 하나의 비트에 의해 맵핑된 서브-채널의 채널 용량은 제2 비트 세트의 임의의 하나의 비트에 의해 맵핑된 서브-채널의 채널 용량보다 크다.

위 실시예의 일 서브-실시예에서, P2 제1-타입 비트들은 제1 비트 세트에 속하고, P1 제2-타입 비트들은 제2 비트 세트에 속한다.

위 실시예의 일 서브-실시예에서, P2 제1-타입 비트들은 제2 비트 세트에 속하고, P1 제2-타입 비트들은 제1 비트 세트에 속한다.

위 실시예의 일 서브-실시예에서, P2 제1-타입 비트들과 P1 제2-타입 비트들의 일부는 제1 비트 세트에 속하고, P2 제1-타입 비트들의 또 다른 부분은 제2 비트 세트에 속한다.

위 실시예의 일 서브-실시예에서, P2 제1-타입 비트들의 일부는 제1 비트 세트에 속하고, P2 제1-타입 비트들과 P1 제2-타입 비트들의 또 다른 부분은 제2 비트 세트에 속한다.

일 실시예에서, 제1 무선 신호는 채널 디코딩으로의 입력을 생성하기 위해 U2에 의해 사용되고, 채널 디코딩에 대응하는 채널 코딩은 폴라 코드에 기초한다. 채널 코딩은 P3 참조 값들을 결정하기 위해 사용되고, P3 참조 값들은 각각 제3 비트 블록에서의 P3 비트들에 각각 대응한다.

위 실시예의 일 서브-실시예에서, P2 제1-타입 비트들 중 적어도 하나에 대응하는 참조 값이 채널 디코딩에서의 가지 치기(pruning)를 위해, U2에 의해 사용된다.

위 실시예의 일 서브-실시예에서, P2 제1-타입 비트들 중 적어도 하나에 대응하는 참조 값이 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해, U2에 의해 사용된다.

일 실시예에서, 제1 비트 블록의 CRC 비트 블록은 제2 비트 블록을 생성하기 위해 N1에 의해 사용된다.

일 실시예에서, 제1 비트 블록은 다운링크 제어 정보를 포함한다.

위 실시예의 일 서브-실시예에서, 다운링크 제어 정보는 대응하는 데이터의 {점유된 시간 도메인 자원들, 점유된 주파수 도메인 자원들, MCS, RV, NDI, HARQ 프로세스 넘버} 중 적어도 하나를 나타낸다.

실시예 6

실시예 6은 도 6에 도시된 바와 같이, 무선 송신을 예시하는 흐름도이다. 도 6에서, 기지국(N3)은 UE U4의 서빙 셀 유지 기지국이다.

N3는 단계(S31)에서 제1 무선 신호를 수신한다.

U4는 단계(S41)에서 제1 무선 신호를 송신한다.

실시예 6에서는 제1 무선 신호를 생성하기 위해 U4에 의해 제3 비트 블록이 사용되고, 제3 비트 블록은 제2 비트 블록에서의 비트들과 제1 비트 블록에서의 비트들을 포함하며, 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 U4에 의해 사용된다. 제1 비트 블록과 제2 비트 블록은 P1 제2-타입 비트들과 P2 제1-타입 비트들을 각각 포함하고, 제3 비트 블록은 P3 2진 비트들을 포함한다. {P1 제2-타입 비트들, P2 제1-타입 비트들} 중 임의의 것은 2진 비트이다. P1, P2, 및 P3는 각각 양의 정수들이다. 제3 비트 블록에서의 참조 제1-타입 비트의 위치는 참조 제1-타입 비트와 연관된 제1 비트 블록에서의 비트들의 개수와 관련되고, 참조 제1-타입 비트는 P2 제1-타입 비트들 중 하나이며; 또는 제3 비트 블록에서의 참조 제2-타입 비트의 위치는 제3 비트 블록에서 참조 제2-타입 비트와 연관된 제2 비트 블록에서의 비트들의 위치들 관련되고, 참조 제2-타입 비트는 P1 제2-타입 비트들 중 하나이다.

일 실시예에서, 제1 비트 블록은 U4의 물리 층 상에서 생성된다.

일 실시예에서, U4는 N3의 스케줄링 결과에 따라 제1 비트 블록을 생성한다.

일 실시예에서, 제1 무선 신호는 채널 코딩, 스크램블링, 변조 맵퍼, 층 맵퍼, 변환 프리코더(복소값 신호를 생성하기 위해 구성된), 프리코딩, 자원 요소 맵퍼, 및 와이드밴드 심벌 생성을 순차적으로 겪은 후의 출력이다.

일 실시예에서, 제1 비트 블록은 업링크 제어 정보를 포함한다.

위 실시예의 일 서브-실시예에서, 업링크 제어 정보 표시(indication)는 {HARQ-ACK, CSI, SR, CRI} 중 적어도 하나를 나타낸다.

실시예 7

실시예 7은 도 7에 도시된 바와 같이, 제1 비트 블록, 제2 비트 블록, 및 제3 비트 블록에서의 비트들 사이의 맵핑 관계를 예시한다.

실시예 7에서, 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 사용되고, 제3 비트 블록이 제2 비트 블록에서의 비트들과 제1 비트 블록에서의 비트들을 포함한다. 제1 비트 블록과 제2 비트 블록은 각각 P1 제2-타입 비트들과 P2 제1-타입 비트들을 포함하고, 제3 비트 블록은 P3 2진 비트들을 포함한다. {P1 제2-타입 비트들, P2 제1-타입 비트들} 중 임의의 하나는 2진 비트이다. P1, P2, 및 P3는 각각 양의 정수들이다. 제3 비트 블록에서의 참조 제1-타입 비트의 위치는 참조 제1-타입 비트와 연관되는 제1 비트 블록에서의 비트들의 개수와 관련되고, 참조 제1-타입 비트는 P2 제1-타입 비트들 중 하나이며; 또는 제3 비트 블록에서의 참조 제2-타입 비트의 위치는 제3 비트 블록에서의 참조 제2-타입 비트와 연관되는 상기 제2 비트 블록에서의 비트들의 위치들과 관련되고, 참조 제2-타입 비트는 P1 제2-타입 비트들 중 하나이다.

도 7에서, P1은 6과 같고, P2는 4와 같으며, 제1 비트 블록에서의 비트들은 d(i)에 의해 나타내어지고, i는 0 이상 P1 미만인 정수이며; 제2 비트 블록에서의 비트들은 p(j)에 의해 나타내어지고, j는 0 이상 P2 미만인 정수이다. 제1 비트 블록에서의 임의의 비트와 그것의 제2 비트 블록에서의 연관된 비트는 실선(solid line)에 의해 연결된다.

일 실시예에서, 제2 비트 블록의 임의의 비트에 대해, 그러한 임의의 비트는 제1 비트 블록 모듈로 2에서의 비트들의 양의 정수의 합과 같다. 예를 들면, 도 7에서의 p(0)는 d(0)와 d(3) 모듈로 2의 합과 같다.

일 실시예에서, 제2 비트 블록의 임의의 비트에 대해서는, 그러한 임의의 비트가 제1 비트 블록 모듈로 2에서의 비트들의 양의 정수의 합과 스크램블링 시퀀스에서의 대응하는 비트 사이에서 XOR 연산을 수행함으로써 얻어진다. 예를 들면, 도 7에서의 p(0)는 d(0)와 d(3) 모듈로 2의 합과 스크램블링 시퀀스에서의 대응하는 비트 사이에서 XOR 연산을 수행함으로써 얻어진다.

일 실시예에서, 제1 비트 블록의 임의의 비트에 대해서는, 그러한 임의의 비트가 제2 비트 블록에서의 적어도 하나의 비트를 결정하기 위해 사용된다. 예를 들면, 도 7에서의 d(0)는 p(0)와 p(2)를 결정하기 위해 사용된다.

일 실시예에서, 제1 비트 블록은 제2 비트 블록의 외측의 비트들과는 독립적이다.

일 실시예에서, P3는 P1+P2+P4와 같고, P4는 제4 비트 블록에서 포함된 비트들의 개수이며, P4는 양의 정수이다.

위 실시예의 일 서브-실시예에서, P4는 0과 같고, 제3 비트 블록은 제2 비트 블록에서의 모든 비트들과 제1 비트 블록에서의 모든 비트들로 구성된다.

위 실시예의 일 서브-실시예에서, P4는 0보다 크고, 제3 비트 블록은 {제2 비트 블록에서의 모든 비트들, 제1 비트 블록에서의 모든 비트들, 제4 비트 블록에서의 모든 비트들}로 구성된다.

위 실시예의 일 서브-실시예에서, 제4 비트 블록에서의 모든 비트들의 값들은 미리 세트된다.

위 실시예의 일 서브-실시예에서, 제4 비트 블록에서의 모든 비트들은 0이다.

일 실시예에서, 제2 비트 블록에서의 비트들은 제1 비트 블록에서의 연관된 비트들의 개수들에 따라 제3 비트 블록에서 순차적으로 배열된다.

위 실시예의 일 서브-실시예에서, 제3 비트 블록에서의 제3 비트의 위치는 제3 비트 블록에서의 제4 비트의 위치 앞에 있고, 제3 비트와 제4 비트는 제2 비트 블록에서의 임의의 2개의 비트이며, 제3 비트와 연관된 제1 비트 블록에서의 비트들의 개수는 제4 비트와 연관된 제1 비트 블록에서의 비트들의 개수 미만이다. 예를 들면, 도 7에서 p(0)는 제1 비트 블록에서 2개의 비트들인 d(0)와 d(3)와 연관되고, p(2)는 제1 비트 블록에성 3개의 비트들인 d(0), d(2), 및 d(5)와 연관된다. 제3 비트 블록에서의 p(0)의 위치는 제3 비트 블록에서의 p(2)dml 위치 앞에 있다.

일 실시예에서, 주어지는 제1-타입 비트와 연관된 제2-타입 비트들 전부는 제3 비트 블록에서의 주어지는 제1-타입 비트 앞에 배열되고, 주어지는 제1-타입 비트는 P2 제1-타입 비트들 중 하나이다. 예를 들면, 도 7에서 p(1)은 {d(2), d(4)}와 연관되고, {d(2), d(4)}는 제3 비트 블록에서 p(1) 앞에 배열된다.

일 실시예에서, 제1 목표 비트와 연관되고 제2 목표 비트와는 독립적인 제1-타입 비트들 중에서 제3 비트 블록에는 맨 앞에 제1 비트가 배열된다. 제2 목표 비트와 연관되고 제1 목표 비트와는 독립적인 제1-타입 비트들 중에서 제2 비트가 상기 제3 비트 블록에서 맨 앞에 배열된다. 제1 비트는 제2 비트 앞에 있고, 제3 비트 블록에서의 제1 목표 비트의 위치는 제3 비트 블록에서 제2 목표 비트의 위치 앞에 있다. 제1 목표 비트와 제2 목표 비트는 P1 제2-타입 비트들 중 임의의 2개이다. 예를 들면, 도 7에서 d(0)는 제3 비트 블록에서 d(4) 앞에 있다. {p(0), p(2)}는 d(0)와 연관되고 d(4)와는 독립적이며, {p(1), p(3)}는 d(4)와 연관되고, d(0)와는 독립적이고; p(0)는 제3 비트 블록에서 p(2) 앞에 있으며, p(1)은 제3 비트 블록에서 p(3) 앞에 있고; p(0)는 제3 비트 블록에서 p(1) 앞에 있다.

실시예 8

실시예 8은 도 8에 도시된 바와 같이, 서브-채널들 상의 제3 비트 블록에서의 비트들의 맵핑을 예시하는 개략도이다.

실시예 8에서, 제3 비트 블록은 채널 코딩으로의 입력으로서 사용되고, 그러한 채널 코딩은 폴라 코드에 기초한다. 제3 비트 블록은 P3 비트들을 포함하고, P3 비트들은 P3 서브-채널들에 맵핑되며, P3 서브-채널들의 채널 용량들은 좌측으로부터 우측으로 순차적으로 증가된다. 제1 비트 세트의 임의의 하나의 비트에 의해 맵핑된 서브-채널의 채널 용량은 제2 비트 세트의 임의의 하나의 비트에 의해 맵피된 서브-채널의 채널 용량보다 크다. 제3 비트 블록은 {제2 비트 블록에서의 모든 비트들, 제1 비트 블록에서의 모든 비트들, 및 제4 비트 블록에서의 모든 비트들}로 구성된다. 제1 비트 블록과 제2 비트 블록은 P1 제2-타입 비트들과 P2 제1-타입 비트들을 각각 포함하고, 제4 비트 블록은 P4 2진 비트들을 포함하며, P1과 P2는 각각 양의 정수들이고, P4는 음이 아닌 정수이다.

도 8에서, 크로스 라인(cross line)으로 채워진 정사각형은 제1 비트 블록에서의 비트들을 나타내고, 점(dot)으로 채워진 정사각형은 제2 비트 블록에서의 비트들을 나타내며, 좌측 사선(left oblique line)으로 채워진 정사각형은 제4 비트 블록에서의 비트들을 나타낸다.

일 실시예에서, 제1 비트 세트와 제2 비트 세트에서는 공통 비트가 없다.

일 실시예에서, P2 제1-타입 비트들의 부분은 제1 비트 세트에 속하고, P2 제1-타입 비트들의 다른 부분은 제2 비트 세트에 속한다.

일 실시예에서, P2 제1-타입 비트들의 부분은 제1 비트 세트에 속하고, {P2 제1-타입 비트들의 다른 부분, P1 제2-타입 비트들, 제4 비트 블록에서의 비트들}은 제2 비트 세트에 속한다.

일 실시예에서, P2 제1-타입 비트들의 부분과 P1 제2-타입 비트들은 제1 비트 세트에 속하고, P2 제1-타입 비트들의 다른 부분은 제2 비트 세트에 속한다.

일 실시예에서, P2 제1-타입 비트들의 부분과 P1 제2-타입 비트들은 제1 비트 세트에 속하고, P2 제1-타입 비트들의 다른 부분과 제4 비트 블록에서의 비트들은 제2 비트 세트에 속한다.

일 실시예에서, 제4 비트 블록에서의 비트들은 제3 비트 세트에 속하고, 제3 비트 세트의 임의의 하나의 비트에 의해 맵핑된 서브-채널의 채널 용량은 제2 비트 세트의 임의의 하나의 비트에 의해 맵핑된 서브-채널의 채널 용량보다 작다.

일 실시예에서, P2 제1-타입 비트들의 부분은 제3 비트 블록에서 불연속적이고, P2 제1-타입 비트들의 다른 부분은 제3 비트 블록에서 연속적이다.

일 실시예에서, P2 제1-타입 비트들의 부분과 P2 제1-타입 비트들의 다른 부분은 제2 비트 블록을 구성한다.

일 실시예에서, 임의의 2개의 서브-채널들은 상이한 채널 용량들을 가진다.

일 실시예에서, 제3 비트 블록에서의 비트들은 서브-채널들의 인덱스(index)들에 따라 순차적으로 맵핑된다.

실시예 9

실시예 9는 도 9에 도시된 바와 같이, {제1 비트 블록, 제2 비트 블록, 제3 비트 블록}과 제1 무선 신호 사이의 관계를 예시하는 개략도이다.

실시예 9에서 제1 노드에서는 제1 비트 블록에서의 비트들이 제2 비트 블록에서의 비트들을 생성하기 위해 사용되고, 제3 비트 블록은 제2 비트 블록에서의 비트들과 제1 비트 블록에서의 비트들을 포함하며, 제3 비트 블록은 채널 코딩으로의 입력으로서 사용되고, 채널 코딩의 출력은 제1 무선 신호를 생성하기 위해 사용되며, 채널 코딩은 폴라 코드에 기초한다. 제2 비트 블록과 제1 비트 블록은 P1 제2-타입 비트들과 P2 제1-타입 비트들을 각각 포함하고, 제3 비트 블록은 P3 2진 비트들을 포함한다. 제2 노드에서, 제1 무선 신호는 채널 디코딩으로의 입력을 생성하기 위해 사용되고, 그러한 채널 디코딩에 대응하는 채널 코딩은 폴라 코드에 기초한다. 채널 디코딩은 P3 참조 값들을 결정하기 위해 사용되고, P3 참조 값들은 제3 비트 블록에서의 P3 비트들에 각각 대응한다. 채널 디코딩에서의 가지 치기를 위해 P2 제1-타입 비트들 중 적어도 하나에 대응하는 참조 값이 사용된다.

도 9에서, P1은 6과 같고, P2는 4와 같으며, P3는 P1과 P2의 합과 같다. 제1 비트 블록에서의 비트들은 d(i)로 나타내어지고, i는 0 이상 P1 미만인 정수이고, 제2 비트 블록에서의 비트들은 p(j)로 나타내어지고, j는 0 이상 P2 미만인 정수이다. 제1 비트 블록에서의 임의의 비트와 제2 비트 블록에서의 그것의 연관된 비트는 실선에 의해 연결된다. 디코더에서의 트리 다이어그램(tree diagram)은 채널 디코딩에서의 비트들{d(0), d(3), p(0)}과 연관된 경로(path)들의 일부를 나타내고, 제3 비트 블록에서의 비트들{d(0), d(3), p(0)}의 위치들은 연속적이다.

일 실시예에서, P2 제1-타입 비트들 중 적어도 하나에 대응하는 참조 값은 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해 사용된다. 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해 사용된 제1-타입 비트들에 대응하는 참조 값들은 채널 디코딩에서 가지 치기를 위해 사용될 수 없다.

일 실시예에서, P3 참조 값들은 대응하는(송신된) 비트들에 대해 각각 복원된(수신된) 비트들이다.

일 실시예에서, P3 참조 값들은 대응하는(송신된) 비트들에 대해 각각 복원된(수신된) 소프트 비트들이다.

일 실시예에서, P3 참조 값들은 대응하는(송신된) 비트들에 대해 각각 추정된 LLR(Log Likelihood Ratio)들이다.

일 실시예에서, 가지 치기는 비터비 참조에 기초한 채널 디코딩에서의 생존 검색 경로들을 감소시키기 위해 사용된다. 예를 들면, 도 9의 트리 다이어그램에서 두꺼운 실선들에 의해 표시된 경로들은 생존 검색 경로들이고, 다른 경로들은 삭제된 검색 경로들이다.

일 실시예에서, 가지 치기를 위해 사용된 주어지는 참조 값에 대해, 제3 비트 블록에서의 가지쳐진 검색 경로에 대응하는 비트들의 위치들은 제3 비트 블록에서 주어지는 제1-타입 비트의 위치 앞에 있다. 주어지는 참조 값은 P3 참조 값들에서 가지 치기를 위해 사용된 참조 값이고, 주어지는 제1-타입 비트는 주어지는 참조 값에 대응하는 제1-타입 비트이다. 예를 들면, 도 9에서, 도 9에서 p'(0)으로 나타낸, p(0)에 대응하는 참조 값은 채널 디코딩에서 가지 치기를 위해 사용된다. 가지쳐진 검색 경로에 대응하는 비트들은 d(0)와 d(3)이다. 제3 비트 블록에서 d(0)와 d(3)의 위치들은 p(0) 앞에 있다.

일 실시예에서, P2 제1-타입 비트들(즉, 제2 비트 블록에서의 모든 비트들)에 대응하는 참조 값들이 가지 치기를 위해 사용된다. 예를 들면, 도 9에서는 도 9에서 각각 {p'(0), p'(1), p'(2), p'(3)}으로 나타낸, {p(0), p(1), p(2), p(3)}에 대응하는 참조 값들은 전부 가지 치기를 위해 사용된다.

일 실시예에서, P2 제1-타입 비트들(즉, 제2 비트 블록에서의 모든 비트들)에 대응하는 참조 값들이 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해 사용된다. 예를 들면, 도 9에서는 도 9에서 각각 {p'(0), p'(1), p'(2), p'(3)}으로 나타낸, {p(0), p(1), p(2), p(3)}에 대응하는 참조 값들은 전부 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해 사용된다.

일 실시예에서, P2 제1-타입 비트들의 부분에 대응하는 참조 값들은 가지 치기를 위해 사용되고, P2 제1-타입 비트들의 또 다른 부분에 대응하는 참조 값들은 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해 사용된다. 예를 들면, 도 9에서는 도 9에서 각각 {p'(2), p'(3)}으로 나타낸, {p(2), p(3)}에 대응하는 참조 값들은 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해 사용된다.

위 실시예의 일 서브-실시예에서는, 가지 치기를 위해 사용된 P2 제1-타입 비트들의 제1-타입 비트들은 제1 비트 세트에 속하고, 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해 사용된 P2 제1-타입 비트들의 제1-타입 비트들은 제2 비트 세트에 속한다. 제1 비트 세트의 임의의 하나의 비트에 의해 맵핑된 서브-채널의 채널 용량은 제2 비트 세트의 임의의 하나의 비트에 의해 맵핑된 서브-채널의 채널 용량보다 크다.

위 실시예의 일 서브-실시예에서는, 가지 치기를 위해 사용된 P2 제1-타입 비트들의 제1-타입 비트들은 제2 비트 세트에 속하고, 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해 사용된 P2 제1-타입 비트들의 제1-타입 비트들은 제1 비트 세트에 속한다.

일 실시예에서, 제1 비트 블록이 올바르게 복원되는지를 결정하기 위해 사용된 P2 제1-타입 비트들의 제1-타입 비트들은 제1 무선 신호의 목표 수신기의 식별자를 나타내기 위해 또한 사용된다.

일 실시예에서, 제1 비트 블록이 올바르게 복원되는지를 결정하기 위해 사용된 P2 제1-타입 비트들의 제1-타입 비트들에 대응하는 참조 값들과, 제1 비트 블록에 대응하는 참조 값들은 함께 CRC 체크를 통과하고, 만약 그러한 체크 결과가 올바르다면, 제1 비트 블록이 올바르게 복원된다고 결정되고, 그렇지 않다면 제1 비트 블록이 올바르게 복원되지 않는다고 결정된다.

실시예 10

실시예 10은 도 10에 도시된 바와 같이, 무선 통신을 위한 제1 노드에서의 처리 디바이스의 구조를 예시하는 블록도이다.

도 10에서, 제1 노드 디바이스(1000)는 주로 제1 프로세서(1001)와 제1 송신기(1002)로 이루어진다.

제1 프로세서(1001)는 제1 비트 블록을 결정하고 제2 비트 블록을 생성하며; 제1 송신기(1002)는 제1 무선 신호를 생성하고 제1 무선 신호를 송신한다.

실시예 10에서, 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 사용되고, 제3 비트 블록은 제2 비트 블록에서의 비트들과 제1 비트 블록에서의 비트들을 포함하여, 제3 비트 블록은 제1 무선 신호를 생성하기 위해 사용된다. 제1 비트 블록과 제2 비트 블록은 각각 P1 제2-타입 비트들과 P2 제1-타입 비트들을 포함하고, 제3 비트 블록은 P3 2진 비트들을 포함하며, {P1 제2-타입 비트들 또는 P2 제1-타입 비트들} 중 임의의 것은 2진 비트이다. P1, P2, 및 P3는 각각 양의 정수들이다. 제3 비트 블록에서의 참조 제1-타입 비트의 위치는 참조 제1-타입 비트와 연관되는 제1 비트 블록에서의 비트들의 개수와 관련되고, 참조 제1-타입 비트는 P2 제1-타입 비트들 중 하나이며; 또는 제3 비트 블록에서의 참조 제2-타입 비트의 위치는 제3 비트 블록에서의 참조 제2-타입 비트와 연관되는 제2 비트 블록에서의 비트들의 위치들과 관련되고, 참조 제2-타입 비트는 P1 제2-타입 비트들 중 하나이다.

일 실시예에서, 제1 프로세서(1001)는 또한 채널 코딩을 수행하고, 이 경우 제3 비트 블록이 채널 코딩으로의 입력으로서 사용되고, 채널 코딩의 출력은 제1 무선 신호를 생성하기 위해 사용되며, 이러한 채널 코딩은 폴라 코드에 기초한다. 제3 비트 블록에서의 임의의 2개의 비트들은 각각 2개의 상이한 서브-채널들 상으로 맵핑된다. 제1 비트 세트의 임의의 하나의 비트에 의해 맵핑된 서브-채널의 채널 용량은 제2 비트 세트의 임의의 하나의 비트에 의해 맵핑된 서브-채널의 채널 용량보다 크다.

일 실시예에서, P2 제1-타입 비트들의 부분은 제1 비트 세트에 속하고, P2 제1-타입 비트들의 또 다른 부분은 제2 비트 세트에 속한다.

일 실시예에서, 주어지는 제1-타입 비트와 연관되는 제2-타입 비트들 전부는 제3 비트 블록에서 주어지는 제1-타입 비트 앞에 배열되고, 주어지는 제1-타입 비트는 P2 제1-타입 비트들 중 하나이다.

일 실시예에서, 제1 목표 비트와 연관되고 제2 목표 비트와는 독립적인 제1-타입 비트들 중에서 제3 비트 블록에는 맨 앞에 제1 비트가 배열된다. 제2 목표 비트와 연관되고 제1 목표 비트와는 독립적인 제1-타입 비트들 중에서 제3 비트 블록에서 맨 앞에 제2 비트가 배열된다. 제1 비트는 제2 비트 앞에 있고, 제3 비트 블록에서의 제1 목표 비트의 위치는 제3 비트 블록에서 제2 목표 비트의 위치 앞에 있다. 제1 목표 비트와 제2 목표 비트는 P1 제2-타입 비트들 중 임의의 2개이다.

일 실시예에서, 제2 비트 블록을 생성하기 위해, 제1 프로세서(1001)에 의해 제1 비트 블록의 CRC 비트 블록이 사용된다.

일 실시예에서, 제1 노드는 기지국이고, 제1 비트 블록은 다운링크 제어 정보를 포함한다.

일 실시예에서, 제1 노드는 UE이고, 제1 비트 블록은 업링크 제어 정보를 포함한다.

일 실시예에서, 제1 프로세서(1001)는 실시예 4에서의 채널 인코더(477)를 포함한다.

일 실시예에서, 제1 프로세서(1001)는 실시예 4에서의 채널 인코더(457)를 포함한다.

일 실시예에서, 제1 프로세서(1001)는 실시예 4에서의 송신 프로세서(416), 채널 인코더(477), 제어기/프로세서(475), 및 메모리(477) 중 적어도 하나를 포함한다.

일 실시예에서, 제1 프로세서(1001)는 실시예 4에서의 송신 프로세서(468), 채널 인코더(457), 제어기/프로세서(459), 메모리(460), 및 데이터 소스(467) 중 적어도 하나를 포함한다.

일 실시예에서, 제1 프로세서(1001)는 실시예 4에서의 안테나(420), 송신기(418), 송신 프로세서(416), 채널 인코더(477), 제어기/프로세서(475), 및 메모리(477) 중 적어도 하나를 포함한다.

일 실시예에서, 제1 프로세서(1001)는 실시예 4에서의 안테나(452), 송신기(454), 송신 프로세서(468), 채널 인코더(457), 제어기/프로세서(459), 메모리(460), 및 데이터 소스(467) 중 적어도 하나를 포함한다.

실시예 11

실시예 11은 도 11에 도시된 바와 같이, 무선 통신을 위한 제2 노드에서의 처리 디바이스의 구조를 예시하는 블록도이다.

도 11에서, 제2 노드 디바이스(1100)는 주로 주로 제1 수신기(1101)와 제2 프로세서(1102)로 이루어진다.

제1 수신기(1101)는 제1 무선 신호를 수신하고; 제2 프로세서(1102)는 제1 비트 블록을 복원한다.

실시예 11에서, 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 사용되고, 제3 비트 블록은 제2 비트 블록에서의 비트들과 제1 비트 블록에서의 비트들을 포함하여, 제3 비트 블록은 제1 무선 신호를 생성하기 위해 사용된다. 제1 비트 블록과 제2 비트 블록은 각각 P1 제2-타입 비트들과 P2 제1-타입 비트들을 포함하고, 제3 비트 블록은 P3 2진 비트들을 포함하며, {P1 제2-타입 비트들 또는 P2 제1-타입 비트들} 중 임의의 것은 2진 비트이다. P1, P2, 및 P3는 각각 양의 정수들이다. 제3 비트 블록에서의 참조 제1-타입 비트의 위치는 참조 제1-타입 비트와 연관되는 제1 비트 블록에서의 비트들의 개수와 관련되고, 참조 제1-타입 비트는 P2 제1-타입 비트들 중 하나이며; 또는 제3 비트 블록에서의 참조 제2-타입 비트의 위치는 제3 비트 블록에서의 참조 제2-타입 비트와 연관되는 제2 비트 블록에서의 비트들의 위치들과 관련되고, 참조 제2-타입 비트는 P1 제2-타입 비트들 중 하나이다.

일 실시예에서, 제2 프로세서(1102)는 채널 디코딩을 또한 수행하고, 이 경우 제1 무선 신호가 채널 디코딩으로의 입력을 생성하기 위해 사용되며, 채널 디코딩에 대응하는 채널 코딩은 폴라 코드에 기초하고; 채널 코딩으로의 입력으로서 제3 비트 블록이 사용되며; 제3 비트 블록에서의 임의의 2개의 비트는 각각 2개의 상이한 서브-채널들 상으로 맵핑된다. 제1 비트 세트의 임의의 하나의 비트에 의해 맵핑된 서브-채널의 채널 용량은 제2 비트 세트의 임의의 하나의 비트에 의해 맵핑도니 서브-채널의 채널 용량보다 크다.

일 실시예에서, 주어지는 제1-타입 비트와 연관된 제2-타입 비트들 전부는 제3 비트 블록에서의 주어지는 제1-타입 비트 앞에 배열되고, 주어지는 제1-타입 비트는 P2 제1-타입 비트들 중 하나이다.

일 실시예에서, 제2 비트 블록을 생성하기 위해, 제1 비트 블록의 CRC 비트 블록이 사용된다.

일 실시예에서, 제2 노드는 기지국이고, 제1 비트 블록은 업링크 제어 정보를 포함한다.

일 실시예에서, 제1 노드는 UE이고, 제1 비트 블록은 다운링크 제어 정보를 포함한다.

일 실시예에서, 제2 프로세서(1102)는 P3 참조 값들을 결정하고, P3 참조 값들은 각각 제3 비트 블록에서의 P3 비트들에 대응한다.

일 실시예에서, 제2 프로세서(1102)는 실시예 4에서의 채널 디코더(478)를 포함한다.

일 실시예에서, 제2 프로세서(1102)는 실시예 4에서의 채널 디코더(458)를 포함한다.

일 실시예에서, 제2 프로세서(1102)는 실시예 4에서의 수신 프로세서(470), 채널 디코더(478), 제어기/프로세서(475), 및 메모리(476) 중 적어도 하나를 포함한다.

일 실시예에서, 제2 프로세서(1102)는 실시예 4에서의 수신 프로세서(456), 채널 디코더(458), 제어기/프로세서(459), 및 메모리(460) 중 적어도 하나를 포함한다.

일 실시예에서, 제1 수신기(1101)는 실시예 4에서의 안테나(420), 수신기(418), 수신 프로세서(470), 채널 디코더(478), 제어기/프로세서(475), 및 메모리(476) 중 적어도 하나를 포함한다.

일 실시예에서, 제1 수신기(1101)는 실시예 4에서의 안테나(452), 수신기(454), 수신 프로세서(456), 채널 디코더(458), 제어기/프로세서(459), 및 메모리(460) 중 적어도 하나를 포함한다.

실시예 12

실시예 12는 도 12에 도시된 바와 같이, 제1 비트 블록, 제2 비트 블록, 및 제3 비트 블록에서의 비트들 사이의 맵핑 관계를 예시하는 개략도이다.

실시예 12에서, 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 사용되고, 제3 비트 블록은 제2 비트 블록에서의 비트들과 제1 비트 블록에서의 비트들을 포함한다. 제1 비트 블록과 제2 비트 블록은 각각 P1 제2-타입 비트들과 P2 제1-타입 비트들을 포함하고, 제3 비트 블록은 P3 2진 비트들을 포함하며, {P1 제2-타입 비트들 또는 P2 제1-타입 비트들} 중 임의의 것은 2진 비트이고, P1, P2, 및 P3는 각각 양의 정수들이다. 제3 비트 블록에서의 참조 제1-타입 비트의 위치는 참조 제1-타입 비트와 연관되는 제1 비트 블록에서의 비트들의 개수와 관련되고, 참조 제1-타입 비트는 P2 제1-타입 비트들 중 하나이다. P3는 P1+P2+P4와 같고, P4는 제4 비트 블록에 포함된 비트들의 개수이며, P4는 양의 정수이다.

도 12에서, P1은 6과 같고, P2는 4와 같으며, 제1 비트 블록에서의 비트들은 d(i)로 나타내어지고, i는 0 이상 P1 미만인 정수이고; 제2 비트 블록에서의 비트들은 p(j)로 나타내어지고, j는 0 이상 P2 미만인 정수이다. 제1 비트 블록에서의 임의의 비트와 제2 비트 블록에서의 그것의 연관된 비트는 실선에 의해 연결된다.

실시예 12에서, 제2 비트 블록에서의 비트들은 제1 비트 블록에서의 연관되는 비트들의 개수들에 따라 제3 비트 블록에서 순차적으로 배열된다. 즉, 제1 비트 블록에서의 연관되는 비트들이 적을수록 제3 비트 블록에서의 제2 비트 블록에서 대응하는 비트의 위치가 더 높아진다. 도 12에 도시된 바와 같이, 비트들{p(0), p(1), p(2), 및 p(3)}과 연관되는 제1 비트 블록에서의 비트들의 개수들은 각각 1, 4, 2, 3이다. 그러므로 {p(0), p(2), p(3), 및 p(1)}은 제3 비트 블록에서 앞에서부터 뒤로 가는 순서대로 배열된다.

당업자라면 위 방법의 모든 또는 일부 단계들이 프로그램을 통해 관련되는 하드웨어에 명령을 내림으로써 구현될 수 있다는 것을 이해할 수 있다. 그러한 프로그램은, 예를 들면 ROM(Read-Only Memory), 하드 디스크 또는 컴팩트 디스크 등과 같은 컴퓨터 판독 가능한 저장 매체에 저장될 수 있다. 임의로, 위 실시예들의 단계들 전부 또는 일부는 하나 이상의 집적 회로(integrated circuit)들에 의해 구현될 수 있다. 그에 따라 위 실시예에서의 각각의 모듈 유닛은 하드웨어의 형태로 또는 소프트웨어 함수 모듈들의 형태로 실현될 수 있다. 본 개시물은 특정 형태로 된 하드웨어 및 소프트웨어의 임의의 결합에 국한되지 않는다. 본 개시물에서의 UE 또는 터미널은 이동 전화기들, 태블릿 컴퓨터들, 노트북들, 네트워크 카드들, NB-IOT 터미널들, eMTC 터미널들, 및 다른 무선 통신 디바이스들을 포함하지만 이들에 국한되지 않는다. 본 개시물에서의 기지국 또는 시스템 디바이스는 매크로-셀룰러(macro-cellular) 기지국들, 마이크로-셀룰러(micro-cellular) 기지국들, 홈 베이스(home base) 기지국들, 릴레이(relay) 기지국들, eNB, 및 다른 무선 통신 디바이스들을 포함하지만 이들에 국한되지 않는다.

위에서 기술된 것은 본 개시물의 바람직한 실시예들에 지나지 않고, 본 개시물의 보호 범위를 제한하기 위해 의도되는 것은 아니다. 본 개시물의 취지 및 원리 내에서 만들어진 임의의 수정예, 동등한 대체물, 및 개선예는 본 개시물의 보호 범위 내에 포함되는 것으로 의도된다.

Claims

무선 통신을 위한 제1 노드에서의 방법에 있어서:
제1 비트 블록을 결정하는 단계;
제1 무선 신호를 송신하는 단계를 포함하고,
상기 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 사용되고, 제3 비트 블록이 상기 제2 비트 블록에서의 비트들과 상기 제1 비트 블록에서의 비트들을 포함하며, 상기 제3 비트 블록은 상기 제1 무선 신호를 생성하기 위해 사용되고; 상기 제1 비트 블록과 상기 제2 비트 블록은 각각 P1 제2-타입 비트들과 P2 제1-타입 비트들을 포함하며, 상기 제3 비트 블록은 P3 2진 비트들을 포함하고, 상기 P1 제2-타입 비트들 또는 상기 P2 제1-타입 비트들 중 임의의 하나는 2진 비트(binary bit)이며, 상기 P1, 상기 P2 및 상기 P3는 각각 양의 정수들이고; 상기 제1 비트 블록, 상기 제2 비트 블록 및 상기 제3 비트 블록은 각각 2진 비트 시퀀스이고; 상기 제3 비트 블록에서의 참조 제1-타입 비트(reference first-type bit)의 위치는 상기 참조 제1-타입 비트와 연관되는 상기 제1 비트 블록에서의 비트들의 개수와 관련되고, 상기 참조 제1-타입 비트는 상기 P2 제1-타입 비트들 중 하나이며; 또는 상기 제3 비트 블록에서의 참조 제2-타입 비트의 위치는 상기 제3 비트 블록에서의 상기 참조 제2-타입 비트와 연관되는 상기 제2 비트 블록에서의 비트들의 위치들과 관련되고, 상기 참조 제2-타입 비트는 상기 P1 제2-타입 비트들 중 하나이고; 상기 제1 비트 블록의 CRC 비트 블록은 상기 제2 비트 블록을 생성하기 위해 사용되며; 상기 P1 제2-타입 비트들의 적어도 2개의 제2-타입 비트들은, 상기 제1 비트 블록에서 상기 2개의 제2-타입 비트들 중의 하나는 상기 2개의 제2-타입 비트들 중 다른 하나의 앞에 위치하고, 상기 제3 비트 블록에서 상기 2개의 제2-타입 비트들 중의 하나는 상기 2개의 제2-타입 비트들 중의 다른 하나의 뒤에 위치하는, 무선 통신을 위한 제1 노드에서의 방법.
제1 항에 있어서,
상기 제2 비트 블록에서의 비트들은 상기 제1 비트 블록에서의 연관되는 비트들의 개수들에 따라 상기 제3 비트 블록에서 순차적으로(sequentially) 배열되거나;
상기 제3 비트 블록에서, 상기 제2 비트 블록에서의 비트들은 상기 제1 비트 블록에서의 연관되는 비트들의 개수들에 따라 순차적으로 배열되고, 상기 제3 비트 블록에서의 제3 비트의 위치는 상기 제3 비트 블록에서의 제4 비트의 위치 앞에 있고, 상기 제3 비트 및 상기 제4 비트는 상기 제2 비트 블록에서의 임의의 2개의 비트들이며, 상기 제3 비트와 연관되는 상기 제1 비트 블록에서의 비트들의 개수는 상기 제4 비트와 연관되는 상기 제1 비트 블록에서의 비트들의 개수 미만이거나;
상기 제3 비트 블록에서, 주어지는 제1-타입 비트와 연관되는 제2-타입 비트들 전부는 상기 주어지는 제1-타입 비트 앞에 배열되고, 상기 주어지는 제1-타입 비트는 상기 P2 제1-타입 비트들 중 하나이거나;
제1 목표 비트와 연관되고 제2 목표 비트와는 독립적인 제1-타입 비트들 중에서 제1 비트가 상기 제3 비트 블록에서 맨 앞에 배열되고, 상기 제2 목표 비트와 연관되고 상기 제1 목표 비트와는 독립적인 제1-타입 비트들 중에서 제2 비트가 상기 제3 비트 블록에서 맨 앞에 배열되며; 상기 제1 비트는 상기 제2 비트 앞에 있고, 상기 제3 비트 블록에서의 상기 제1 목표 비트의 위치는 상기 제3 비트 블록에서 상기 제2 목표 비트의 위치 앞에 있으며; 상기 제1 목표 비트와 상기 제2 목표 비트는 상기 P1 제2-타입 비트들 중 임의의 2개인, 무선 통신을 위한 제1 노드에서의 방법.
제1 항에 있어서,
채널 코딩(channel coding)을 수행하는 단계를 포함하고,
상기 제3 비트 블록은 상기 채널 코딩으로의 입력으로서 사용되고, 상기 채널 코딩의 출력은 상기 제1 무선 신호를 생성하기 위해 사용되며, 상기 채널 코딩은 폴라 코드(polar code)에 기초하고; 상기 제3 비트 블록에서의 임의의 2개의 비트들은 2개의 상이한 서브-채널(sub-channel)들 상으로 각각 맵핑되고(mapped); 제1 비트 세트의 임의의 하나의 비트에 의해 맵핑되는 서브-채널의 채널 용량은 제2 비트 세트의 임의의 하나의 비트에 의해 맵핑되는 서브-채널의 채널 용량보다 크고; 상기 P2 제1-타입 비트들은 상기 제1 비트 세트에 속하고, 상기 P1 제2-타입 비트들은 상기 제2 비트 세트에 속하며; 또는 상기 P2 제1-타입 비트들은 상기 제2 비트 세트에 속하고, 상기 P1 제2-타입 비트들은 상기 제1 비트 세트에 속하며; 또는 상기 P2 제1-타입 비트들의 일부는 상기 제1 비트 세트에 속하고, 상기 P2 제1-타입 비트들의 또 다른 부분은 상기 제2 비트 세트에 속하는, 무선 통신을 위한 제1 노드에서의 방법.
제1 항에 있어서,
상기 제2 비트 블록의 적어도 2개의 비트들은 상기 제3 비트 블록에서 불연속적이고, 상기 제1 비트 블록의 적어도 2개의 비트들은 상기 제3 비트 블록에서 불연속적이거나;
상기 P3는 P1+P2+P4와 같고, 상기 P4는 제4 비트 블록에서 포함되는 비트들의 개수이며, 상기 P4는 양의 정수이고, 상기 제3 비트 블록은 상기 제2 비트 블록에서의 모든 비트들, 상기 제1 비트 블록에서의 모든 비트들, 및 상기 제4 비트 블록에서의 모든 비트들로 구성되며, 상기 제4 비트 블록에서의 모든 비트들의 값들은 미리 세트(preset)되거나;
상기 P3는 P1+P2+P4와 같고, 상기 P4는 제4 비트 블록에서 포함되는 비트들의 개수이며, 상기 P4는 양의 정수이고, 제3 비트 블록은 상기 제2 비트 블록에서의 모든 비트들, 상기 제1 비트 블록에서의 모든 비트들, 및 상기 제4 비트 블록에서의 모든 비트들로 구성되며, 상기 제4 비트 블록에서의 모든 비트들의 값들은 미리 세트되고, 상기 제4 비트 블록에서의 모든 비트들은 0인, 무선 통신을 위한 제1 노드에서의 방법.
제1 항에 있어서,
상기 제1 노드는 기지국이고, 상기 제1 비트 블록은 다운링크 제어 정보를 포함하며; 또는 상기 제1 노드는 UE이고, 상기 제1 비트 블록은 업링크 제어 정보를 포함하는, 무선 통신을 위한 제1 노드에서의 방법.
무선 통신을 위한 제2 노드에서의 방법에 있어서:
제1 무선 신호를 수신하는 단계;
제1 비트 블록을 복원하는 단계를 포함하고,
상기 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 사용되고, 제3 비트 블록은 상기 제2 비트 블록에서의 비트들과 상기 제1 비트 블록에서의 비트들을 포함하며, 상기 제3 비트 블록은 상기 제1 무선 신호를 생성하기 위해 사용되고; 상기 제1 비트 블록과 상기 제2 비트 블록은 각각 P1 제2-타입 비트들과 P2 제1-타입 비트들을 포함하며, 상기 제3 비트 블록은 P3 2진 비트들을 포함하고, 상기 P1 제2-타입 비트들 또는 상기 P2 제1-타입 비트들 중 임의의 하나는 2진 비트이며, 상기 P1, 상기 P2 및 상기 P3는 각각 양의 정수들이고; 상기 제1 비트 블록, 상기 제2 비트 블록 및 상기 제3 비트 블록은 각각 2진 비트 시퀀스이고; 상기 제3 비트 블록에서의 참조 제1-타입 비트의 위치는 상기 참조 제1-타입 비트와 연관되는 상기 제1 비트 블록에서의 비트들의 개수와 관련되고, 상기 참조 제1-타입 비트는 상기 P2 제1-타입 비트들 중 하나이며; 또는 상기 제3 비트 블록에서의 참조 제2-타입 비트의 위치는 상기 제3 비트 블록에서의 상기 참조 제2-타입 비트와 연관되는 상기 제2 비트 블록에서의 비트들의 위치들과 관련되고, 상기 참조 제2-타입 비트는 상기 P1 제2-타입 비트들 중 하나이고; 상기 제1 비트 블록의 CRC 비트 블록은 상기 제2 비트 블록을 생성하기 위해 사용되며; 상기 P1 제2-타입 비트들의 적어도 2개의 제2-타입 비트들은, 상기 제1 비트 블록에서 상기 2개의 제2-타입 비트들 중의 하나는 상기 2개의 제2-타입 비트들 중 다른 하나의 앞에 위치하고, 상기 제3 비트 블록에서 상기 2개의 제2-타입 비트들 중의 하나는 상기 2개의 제2-타입 비트들 중의 다른 하나의 뒤에 위치하는, 무선 통신을 위한 제2 노드에서의 방법.
제6 항에 있어서,
상기 제2 비트 블록에서의 비트들은 상기 제1 비트 블록에서의 연관되는 비트들의 개수들에 따라 상기 제3 비트 블록에서 순차적으로 배열되거나;
상기 제3 비트 블록에서, 상기 제2 비트 블록에서의 비트들은 상기 제1 비트 블록에서의 연관되는 비트들의 개수들에 따라 순차적으로 배열되고, 상기 제3 비트 블록에서의 제3 비트의 위치는 상기 제3 비트 블록에서의 제4 비트의 위치 앞에 있고, 상기 제3 비트 및 상기 제4 비트는 상기 제2 비트 블록에서의 임의의 2개의 비트들이며, 상기 제3 비트와 연관되는 상기 제1 비트 블록에서의 비트들의 개수는 상기 제4 비트와 연관되는 상기 제1 비트 블록에서의 비트들의 개수 미만이거나;
상기 제3 비트 블록에서, 주어지는 제1-타입 비트와 연관되는 제2-타입 비트들 전부는 상기 주어지는 제1-타입 비트 앞에 배열되고, 상기 주어지는 제1-타입 비트는 상기 P2 제1-타입 비트들 중 하나이거나;
제1 목표 비트와 연관되고 제2 목표 비트와는 독립적인 제1-타입 비트들 중에서 제1 비트가 상기 제3 비트 블록에서 맨 앞에 배열되고, 상기 제2 목표 비트와 연관되고 상기 제1 목표 비트와는 독립적인 제1-타입 비트들 중에서 제2 비트가 상기 제3 비트 블록에서 맨 앞에 배열되며; 상기 제1 비트는 상기 제2 비트 앞에 있고, 상기 제3 비트 블록에서의 상기 제1 목표 비트의 위치는 상기 제3 비트 블록에서 상기 제2 목표 비트의 위치 앞에 있으며; 상기 제1 목표 비트와 상기 제2 목표 비트는 상기 P1 제2-타입 비트들 중 임의의 2개이거나;
상기 제2 비트 블록 중 적어도 2개의 비트들은 상기 제3 비트 블록에서 불연속적이고, 상기 제1 비트 블록의 적어도 2개의 비트들은 상기 제3 비트 블록에서 불연속적이며;
상기 P3는 P1+P2+P4와 같고, 상기 P4는 제4 비트 블록에서 포함되는 비트들의 개수이며, 상기 P4는 양의 정수이고, 상기 제3 비트 블록은 상기 제2 비트 블록에서의 모든 비트들, 상기 제1 비트 블록에서의 모든 비트들, 및 상기 제4 비트 블록에서의 모든 비트들로 구성되며, 상기 제4 비트 블록에서의 모든 비트들의 값들은 미리 세트되거나;
상기 P3는 P1+P2+P4와 같고, 상기 P4는 제4 비트 블록에서 포함되는 비트들의 개수이며, 상기 P4는 양의 정수이고, 제3 비트 블록은 상기 제2 비트 블록에서의 모든 비트들, 상기 제1 비트 블록에서의 모든 비트들, 및 상기 제4 비트 블록에서의 모든 비트들로 구성되며, 상기 제4 비트 블록에서의 모든 비트들의 값들은 미리 세트되고, 상기 제4 비트 블록에서의 모든 비트들은 0인, 무선 통신을 위한 제2 노드에서의 방법.
제6 항에 있어서,
채널 디코딩을 수행하는 단계를 포함하고,
상기 제1 무선 신호는 상기 채널 디코딩으로의 입력을 생성하기 위해 사용되고, 상기 채널 디코딩에 대응하는 채널 코딩은 폴라 코드에 기초하며, 상기 제3 비트 블록은 상기 채널 코딩으로의 입력으로서 사용되고; 상기 제3 비트 블록에서의 임의의 2개의 비트들은 2개의 상이한 서브-채널들 상으로 각각 맵핑되고; 제1 비트 세트의 임의의 하나의 비트에 의해 맵핑되는 서브-채널의 채널 용량은 제2 비트 세트의 임의의 하나의 비트에 의해 맵핑되는 서브-채널의 채널 용량보다 크고; 상기 P2 제1-타입 비트들은 상기 제1 비트 세트에 속하고, 상기 P1 제2-타입 비트들은 상기 제2 비트 세트에 속하며; 또는 상기 P2 제1-타입 비트들은 상기 제2 비트 세트에 속하고, 상기 P1 제2-타입 비트들은 상기 제1 비트 세트에 속하며; 또는 상기 P2 제1-타입 비트들의 일부는 상기 제1 비트 세트에 속하고, 상기 P2 제1-타입 비트들의 또 다른 부분은 상기 제2 비트 세트에 속하는, 무선 통신을 위한 제2 노드에서의 방법.
제8 항에 있어서,
상기 채널 디코딩은 P3 참조 값들을 결정하기 위해 사용되고, 상기 P3 참조 값들은 상기 제3 비트 블록에서의 P3 비트들에 각각 대응하며; 상기 P2 제1-타입 비트들 중 적어도 하나에 대응하는 참조 값(reference value)은 상기 채널 디코딩에서 가지 치기(pruning)를 위해 사용되며; 또는 상기 P2 제1-타입 비트들 중 적어도 하나에 대응하는 참조 값은 상기 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해 사용되는, 무선 통신을 위한 제2 노드에서의 방법.
제6 항에 있어서,
상기 제2 노드는 기지국이고, 상기 제1 비트 블록은 업링크 제어 정보를 포함하며; 또는 상기 제2 노드는 UE이고, 상기 제1 비트 블록은 다운링크 제어 정보를 포함하는, 무선 통신을 위한 제2 노드에서의 방법.
무선 통신을 위한 제1 노드에서의 디바이스에 있어서:
제1 비트 블록을 생성하기 위한 제1 프로세서;
제1 무선 신호를 송신하기 위한 제1 송신기를 포함하고,
상기 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 사용되고, 제3 비트 블록은 상기 제2 비트 블록에서의 비트들과 상기 제1 비트 블록에서의 비트들을 포함하며, 상기 제3 비트 블록은 상기 제1 무선 신호를 생성하기 위해 사용되고; 상기 제1 비트 블록과 상기 제2 비트 블록은 각각 P1 제2-타입 비트들과 P2 제1-타입 비트들을 포함하며, 상기 제3 비트 블록은 P3 2진 비트들을 포함하고, 상기 P1 제2-타입 비트들 또는 상기 P2 제1-타입 비트들 중 임의의 하나는 2진 비트이고, 상기 P1, 상기 P2 및 상기 P3는 각각 양의 정수들이고; 상기 제1 비트 블록, 상기 제2 비트 블록 및 상기 제3 비트 블록은 각각 2진 비트 시퀀스이고; 상기 제3 비트 블록에서의 참조 제1-타입 비트의 위치는 상기 참조 제1-타입 비트와 연관되는 상기 제1 비트 블록에서의 비트들의 개수와 관련되고, 상기 참조 제1-타입 비트는 상기 P2 제1-타입 비트들 중 하나이며; 또는 상기 제3 비트 블록에서의 참조 제2-타입 비트의 위치는 상기 제3 비트 블록에서의 상기 참조 제2-타입 비트와 연관되는 상기 제2 비트 블록에서의 비트들의 위치들과 관련되고, 상기 참조 제2-타입 비트는 상기 P1 제2-타입 비트들 중 하나이며; 상기 제1 비트 블록의 CRC 비트 블록은 상기 제2 비트 블록을 생성하기 위해 사용되고; 상기 P1 제2-타입 비트들의 적어도 2개의 제2-타입 비트들은, 상기 제1 비트 블록에서 상기 2개의 제2-타입 비트들 중의 하나는 상기 2개의 제2-타입 비트들 중 다른 하나의 앞에 위치하고, 상기 제3 비트 블록에서 상기 2개의 제2-타입 비트들 중의 하나는 상기 2개의 제2-타입 비트들 중의 다른 하나의 뒤에 위치하는, 무선 통신을 위한 제1 노드에서의 디바이스.
제11 항에 있어서,
상기 제3 비트 블록에서, 상기 제2 비트 블록에서의 비트들은 상기 제1 비트 블록에서의 연관되는 비트들의 개수들에 따라 순차적으로 배열되거나;
상기 제3 비트 블록에서, 상기 제2 비트 블록에서의 비트들은 상기 제1 비트 블록에서의 연관되는 비트들의 개수들에 따라 순차적으로 배열되고, 상기 제3 비트 블록에서의 제3 비트의 위치는 상기 제3 비트 블록에서의 제4 비트의 위치 앞에 있고, 상기 제3 비트 및 상기 제4 비트는 상기 제2 비트 블록에서의 임의의 2개의 비트들이며, 상기 제3 비트와 연관되는 상기 제1 비트 블록에서의 비트들의 개수는 상기 제4 비트와 연관되는 상기 제1 비트 블록에서의 비트들의 개수 미만이거나;
상기 제3 비트 블록에서, 주어지는 제1-타입 비트와 연관되는 제2-타입 비트들 전부는 상기 주어지는 제1-타입 비트 앞에 배열되고, 상기 주어지는 제1-타입 비트는 상기 P2 제1-타입 비트들 중 하나이거나;
제1 목표 비트와 연관되고 제2 목표 비트와는 독립적인 제1-타입 비트들 중에서 제1 비트가 상기 제3 비트 블록에서 맨 앞에 배열되고, 상기 제2 목표 비트와 연관되고 상기 제1 목표 비트와는 독립적인 제1-타입 비트들 중에서 제2 비트가 상기 제3 비트 블록에서 맨 앞에 배열되며; 상기 제1 비트는 상기 제2 비트 앞에 있고, 상기 제3 비트 블록에서의 상기 제1 목표 비트의 위치는 상기 제3 비트 블록에서 상기 제2 목표 비트의 위치 앞에 있으며; 상기 제1 목표 비트와 상기 제2 목표 비트는 상기 P1 제2-타입 비트들 중 임의의 2개인, 무선 통신을 위한 제1 노드에서의 디바이스.
제11 항에 있어서,
상기 제1 프로세서는 채널 코딩을 더 수행하고; 상기 제3 비트 블록은 상기 채널 코딩으로의 입력으로서 사용되며, 상기 채널 코딩의 출력은 상기 제1 무선 신호를 생성하기 위해 사용되고, 상기 채널 코딩은 폴라 코드에 기초하며; 상기 제3 비트 블록에서의 임의의 2개의 비트들은 2개의 상이한 서브-채널들 상으로 각각 맵핑되고; 제1 비트 세트의 임의의 하나의 비트에 의해 맵핑되는 서브-채널의 채널 용량은 제2 비트 세트의 임의의 하나의 비트에 의해 맵핑되는 서브-채널의 채널 용량보다 크며; 상기 P2 제1-타입 비트들은 상기 제1 비트 세트에 속하고, 상기 P1 제2-타입 비트들은 상기 제2 비트 세트에 속하며; 또는 상기 P2 제1-타입 비트들은 상기 제2 비트 세트에 속하고, 상기 P1 제2-타입 비트들은 상기 제1 비트 세트에 속하며; 또는 상기 P2 제1-타입 비트들의 일부는 상기 제1 비트 세트에 속하고, 상기 P2 제1-타입 비트들의 또 다른 부분은 상기 제2 비트 세트에 속하는, 무선 통신을 위한 제1 노드에서의 디바이스.
제11 항에 있어서,
상기 제2 비트 블록의 적어도 2개의 비트들은 상기 제3 비트 블록에서 불연속적이고, 상기 제1 비트 블록의 적어도 2개의 비트들은 상기 제3 비트 블록에서 불연속적이거나;
상기 P3는 P1+P2+P4와 같고, 상기 P4는 제4 비트 블록에서 포함되는 비트들의 개수이며, 상기 P4는 양의 정수이고, 제3 비트 블록은 상기 제2 비트 블록에서의 모든 비트들, 상기 제1 비트 블록에서의 모든 비트들, 및 상기 제4 비트 블록에서의 모든 비트들로 구성되며, 상기 제4 비트 블록에서의 모든 비트들의 값들은 미리 세트되거나;
상기 P3는 P1+P2+P4와 같고, 상기 P4는 제4 비트 블록에서 포함되는 비트들의 개수이며, 상기 P4는 양의 정수이고, 제3 비트 블록은 상기 제2 비트 블록에서의 모든 비트들, 상기 제1 비트 블록에서의 모든 비트들, 및 상기 제4 비트 블록에서의 모든 비트들로 구성되며, 상기 제4 비트 블록에서의 모든 비트들의 값들은 미리 세트되고, 상기 제4 비트 블록에서의 모든 비트들은 0인, 무선 통신을 위한 제1 노드에서의 디바이스.
제11 항에 있어서,
상기 제1 노드는 기지국이고, 상기 제1 비트 블록은 다운링크 제어 정보를 포함하며; 또는 상기 제1 노드는 UE이고, 상기 제1 비트 블록은 업링크 제어 정보를 포함하는, 무선 통신을 위한 제1 노드에서의 디바이스.
무선 통신을 위한 제2 노드에서의 디바이스에 있어서:
제1 무선 신호를 수신하기 위한 제1 수신기;
제1 비트 블록을 복원하기 위한 제2 프로세서를 포함하고,
상기 제1 비트 블록에서의 비트들은 제2 비트 블록에서의 비트들을 생성하기 위해 사용되고, 제3 비트 블록은 상기 제2 비트 블록에서의 비트들과 상기 제1 비트 블록에서의 비트들을 포함하며, 상기 제3 비트 블록은 상기 제1 무선 신호를 생성하기 위해 사용되고; 상기 제1 비트 블록과 상기 제2 비트 블록은 각각 P1 제2-타입 비트들과 P2 제1-타입 비트들을 포함하며, 상기 제3 비트 블록은 P3 2진 비트들을 포함하고, 상기 P1 제2-타입 비트들 또는 상기 P2 제1-타입 비트들 중 임의의 하나는 2진 비트이며, 상기 P1, 상기 P2 및 상기 P3는 각각 양의 정수들이고; 상기 제1 비트 블록, 상기 제2 비트 블록 및 상기 제3 비트 블록은 각각 2진 비트 시퀀스이고; 상기 제3 비트 블록에서의 참조 제1-타입 비트의 위치는 상기 참조 제1-타입 비트와 연관되는 상기 제1 비트 블록에서의 비트들의 개수와 관련되고, 상기 참조 제1-타입 비트는 상기 P2 제1-타입 비트들 중 하나이며; 또는 상기 제3 비트 블록에서의 참조 제2-타입 비트의 위치는 상기 제3 비트 블록에서의 상기 참조 제2-타입 비트와 연관되는 상기 제2 비트 블록에서의 비트들의 위치들과 관련되고, 상기 참조 제2-타입 비트는 상기 P1 제2-타입 비트들 중 하나이며; 상기 제1 비트 블록의 CRC 비트 블록은 상기 제2 비트 블록을 생성하기 위해 사용되고; 상기 P1 제2-타입 비트들의 적어도 2개의 제2-타입 비트들은, 상기 2개의 제2-타입 비트들 중의 하나는 상기 2개의 제2-타입 비트들 중 다른 하나의 앞에 위치하고, 상기 제3 비트 블록에서 상기 2개의 제2-타입 비트들 중의 하나는 상기 2개의 제2-타입 비트들 중의 다른 하나의 뒤에 위치하는, 무선 통신을 위한 제2 노드에서의 디바이스.
제16 항에 있어서,
상기 제3 비트 블록에서, 상기 제2 비트 블록에서의 비트들은 상기 제1 비트 블록에서의 연관되는 비트들의 개수들에 따라 순차적으로 배열되거나;
상기 제3 비트 블록에서, 상기 제2 비트 블록에서의 비트들은 상기 제1 비트 블록에서의 연관되는 비트들의 개수들에 따라 순차적으로 배열되고, 상기 제3 비트 블록에서의 제3 비트의 위치는 상기 제3 비트 블록에서의 제4 비트의 위치 앞에 있고, 상기 제3 비트 및 상기 제4 비트는 상기 제2 비트 블록에서의 임의의 2개의 비트들이며, 상기 제3 비트와 연관되는 상기 제1 비트 블록에서의 비트들의 개수는 상기 제4 비트와 연관되는 상기 제1 비트 블록에서의 비트들의 개수 미만이거나;
상기 제3 비트 블록에서, 주어지는 제1-타입 비트와 연관되는 제2-타입 비트들 전부는 상기 주어지는 제1-타입 비트 앞에 배열되고, 상기 주어지는 제1-타입 비트는 상기 P2 제1-타입 비트들 중 하나이거나;
제1 목표 비트와 연관되고 제2 목표 비트와는 독립적인 제1-타입 비트들 중에서 제1 비트가 상기 제3 비트 블록에서 맨 앞에 배열되고, 상기 제2 목표 비트와 연관되고 상기 제1 목표 비트와는 독립적인 제1-타입 비트들 중에서 제2 비트가 상기 제3 비트 블록에서 맨 앞에 배열되며, 상기 제1 비트는 상기 제2 비트 앞에 있고, 상기 제3 비트 블록에서의 상기 제1 목표 비트의 위치는 상기 제3 비트 블록에서 상기 제2 목표 비트의 위치 앞에 있으며, 상기 제1 목표 비트와 상기 제2 목표 비트는 상기 P1 제2-타입 비트들 중 임의의 2개이거나;
상기 제2 비트 블록의 적어도 2개의 비트들은 상기 제3 비트 블록에서 불연속적이고, 상기 제1 비트 블록의 적어도 2개의 비트들은 상기 제3 비트 블록에서 불연속적이거나;
상기 P3는 P1+P2+P4와 같고, 상기 P4는 제4 비트 블록에서 포함되는 비트들의 개수이며, 상기 P4는 양의 정수이고, 제3 비트 블록은 상기 제2 비트 블록에서의 모든 비트들, 상기 제1 비트 블록에서의 모든 비트들, 및 상기 제4 비트 블록에서의 모든 비트들로 구성되며, 상기 제4 비트 블록에서의 모든 비트들의 값들은 미리 세트되거나;
상기 P3는 P1+P2+P4와 같고, 상기 P4는 제4 비트 블록에서 포함되는 비트들의 개수이며, 상기 P4는 양의 정수이고, 제3 비트 블록은 상기 제2 비트 블록에서의 모든 비트들, 상기 제1 비트 블록에서의 모든 비트들, 및 상기 제4 비트 블록에서의 모든 비트들로 구성되며, 상기 제4 비트 블록에서의 모든 비트들의 값들은 미리 세트되고, 상기 제4 비트 블록에서의 모든 비트들은 0인, 무선 통신을 위한 제2 노드에서의 디바이스.
제16 항에 있어서,
상기 제2 프로세서는 채널 디코딩을 더 수행하고; 상기 제1 무선 신호는 상기 채널 디코딩으로의 입력을 생성하기 위해 사용되며, 상기 채널 디코딩에 대응하는 채널 코딩은 폴라 코드에 기초하고, 상기 제3 비트 블록은 상기 채널 코딩으로의 입력으로서 사용되며; 상기 제3 비트 블록에서의 임의의 2개의 비트들은 2개의 상이한 서브-채널들 상으로 각각 맵핑되고; 제1 비트 세트의 임의의 하나의 비트에 의해 맵핑되는 서브-채널의 채널 용량은 제2 비트 세트의 임의의 하나의 비트에 의해 맵핑되는 서브-채널의 채널 용량보다 크며; 상기 P2 제1-타입 비트들은 상기 제1 비트 세트에 속하고, 상기 P1 제2-타입 비트들은 상기 제2 비트 세트에 속하며; 또는 상기 P2 제1-타입 비트들은 상기 제2 비트 세트에 속하고, 상기 P1 제2-타입 비트들은 상기 제1 비트 세트에 속하며; 또는 상기 P2 제1-타입 비트들의 일부는 상기 제1 비트 세트에 속하고, 상기 P2 제1-타입 비트들의 또 다른 부분은 상기 제2 비트 세트에 속하는, 무선 통신을 위한 제2 노드에서의 디바이스.
제18 항에 있어서,
상기 채널 디코딩은 P3 참조 값들을 결정하기 위해 사용되고, 상기 P3 참조 값들은 각각 상기 제3 비트 블록에서의 P3 비트들에 대응하며; 상기 P2 제1-타입 비트들의 적어도 하나에 대응하는 참조 값이 상기 채널 디코딩에서 가지 치기를 위해 사용되고; 또는 상기 P2 제1-타입 비트들의 적어도 하나에 대응하는 참조 값이 상기 제1 비트 블록이 올바르게 수신되는지를 결정하기 위해 사용되는, 무선 통신을 위한 제2 노드에서의 디바이스.
제16 항에 있어서,
상기 제2 노드는 기지국이고, 상기 제1 비트 블록은 업링크 제어 정보를 포함하며; 또는 상기 제2 노드는 UE이고 상기 제1 비트 블록은 다운링크 제어 정보를 포함하는, 무선 통신을 위한 제2 노드에서의 디바이스.