KR102204968B1 - 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치 - Google Patents

고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치 Download PDF

Info

Publication number
KR102204968B1
KR102204968B1 KR1020190001997A KR20190001997A KR102204968B1 KR 102204968 B1 KR102204968 B1 KR 102204968B1 KR 1020190001997 A KR1020190001997 A KR 1020190001997A KR 20190001997 A KR20190001997 A KR 20190001997A KR 102204968 B1 KR102204968 B1 KR 102204968B1
Authority
KR
South Korea
Prior art keywords
chip
analog
power management
serial communication
speed serial
Prior art date
Application number
KR1020190001997A
Other languages
English (en)
Other versions
KR20200085624A (ko
Inventor
조영균
Original Assignee
전병두
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전병두 filed Critical 전병두
Priority to KR1020190001997A priority Critical patent/KR102204968B1/ko
Publication of KR20200085624A publication Critical patent/KR20200085624A/ko
Application granted granted Critical
Publication of KR102204968B1 publication Critical patent/KR102204968B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/02—Networking aspects

Abstract

본 발명은 디스플레이 단말에서 집적 공정이 불필요한 아날로그 영역 칩과 집적 공정이 필요한 디지털 영역 칩을 별개의 멀티칩 형태로 배치한 후 상호 간에 차신호 방식으로 고속직렬통신을 수행하는 기술로서, 디스플레이 단말의 메인보드에 연결되는 FPCB에 DDI 영역의 아날로그 칩을 탑재하고 Touch IC 영역의 디지털 칩은 FPCB에 아날로그 칩과 구획되게 탑재하거나 메인보드에 탑재한 후 아날로그 칩과 디지털 칩 상호 간에 차신호 방식으로 고속직렬통신을 수행하는 인터페이스 부재로 상호 연결하는 기술이다. 본 발명에 따르면, 하이엔드 공정을 거친 디지털 영역을 로우엔드 공정을 거친 아날로그 영역과 차신호 방식으로 고속직렬통신을 수행하기 때문에 별도의 공정을 통해 제조된 디지털 영역 칩과 아날로그 영역 칩을 COF(chip on film)영역에서 멀티칩 패턴으로 이격 배치한 경우에도 양호한 통신을 수행할 수 있는 장점이 있다.

Description

고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치 {Display multi-chip driving device using high-speed serial communication}
본 발명은 디스플레이 단말에서 집적 공정이 불필요한 아날로그 영역 칩과 집적 공정이 필요한 디지털 영역 칩을 별개의 멀티칩 형태로 배치한 후 상호 간에 차신호 방식으로 고속직렬통신을 수행하는 기술에 관한 것이다.
더욱 상세하게는, 본 발명은 디스플레이 단말의 메인보드에 연결되는 FPCB에 DDI 영역의 아날로그 칩을 탑재하고 Touch IC 영역의 디지털 칩은 FPCB에 아날로그 칩과 구획되게 탑재하거나 메인보드에 탑재한 후 아날로그 칩과 디지털 칩 상호 간에 차신호 방식으로 고속직렬통신을 수행하는 인터페이스 부재로 상호 연결하는 기술이다.
일반적으로 디스플레이 단말(예: 스마트폰)은 디스플레이 패널과 터치 패널이 상호 겹쳐져 배치되거나 하나의 통합 패널로 구성될 수 있다.
이때, 디스플레이 패널에 연동하는 DDI(display driver IC)와 터치 패널에 연동하는 Touch IC가 구비될 수 있다.
먼저, [도 1]은 종래 디스플레이 단말의 2 칩형 구동장치에 대한 개략적인 도면 1이다. [도 1]을 참조하면 디스플레이 단말의 메인보드(12)에 각각의 커넥터 A,B(11a,11b)를 통해 DDI(11a)와 Touch IC(11b)가 연결된 상태에서 그 각각의 DDI(11a)와 Touch IC(11b)은 디스플레이 패널(14a)과 터치 패널(14b)에 각각 연결된 상태로 그 각각의 디스플레이 패널(14a)과 터치 패널(14b)에 연동하여 동작하도록 구성될 수 있다.
그리고, [도 2]는 종래 디스플레이 단말의 1 칩형 구동장치에 대한 개략적인 도면 2이고, [도 3]은 [도 2]의 TDDI 부분을 발췌하여 도시한 개략적인 구성도이다.
[도 2]와 [도 3]을 참조하면, 디스플레이 단말의 메인보드(22)에 커넥터 C(23)를 통해 TDDI(21)가 연결된 상태에서 그 TDDI(21; touch display driver IC)는 통합 패널(24)에 연결된 상태로 그 통합 패널(24)에 연동하여 동작하도록 구성될 수 있다.
여기서, [도 1]에서의 DDI(11a)와 Touch IC(11b)은 최근 [도 2]에서의 TDDI(21) 패턴으로 통합되어 one chip의 SOC(system on chip)로 가속화되어 가고 있는 추세이다.
그런데, [도 2]에서의 TDDI(21) 패턴과 같이 디스플레이 칩과 터치 칩이 이후에는 지문인식 칩까지 포함하는 one chip으로 통합될 경우 Digital gate count가 점점 증가하는 하이엔드(high end) 공정을 필요로 하기 때문에 거대기업의 대규모 자본과 기술이 요구된다.
한편 DDI는 대부분 아날로그 회로로 구성되기 대문에 고집적 공정이 불필요함에도 불구하고 거대기업의 투자에 따라 소형 DDI의 경우 최근 28nm 레벨 그리드까지 하이엔드 공정을 수행할 수 있는 one chip의 SOC가 개발되었고 그에 따라 MASK나 웨이퍼 비용에서 천문학적인 비용이 요구된다.
여기에 Touch IC까지 고집적화 되는 추세이기 때문에 그 비용부담이 더욱더 커짐에 따라 다양한 아이디어가 반영될 수 있는 소규모 반도체 기업이 그러한 one chip의 SOC 개발에 참여할 수 없게 되었다.
즉, 28nm 레벨 그리드의 하이엔드 고집적화 공정으로 양산되어 특정의 디스플레이 단말에 대해서만 적용되는 특정의 아날로그 영역 칩은 거대기업만의 전유물로서 다른 소규모 반도체 기업이 참여할 수 없는 것이다.
그에 따라, 아날로그 영역은 기존의 로우엔드(low end) 공정을 이용하고 로직이나 메모리에 관한 디지털 영역은 하이엔드 공정을 채택함에 따라 상기와 같은 종래기술의 문제점을 해결할 수 있는 기술이 요망된다.
본 발명은 상기한 점을 감안하여 제안된 것으로, 본 발명의 목적은 디스플레이 단말의 DDI와 Touch IC에 대해 아날로그 영역은 로우엔드 공정을 채택하고 로직이나 메모리에 관한 디지털 영역은 하이엔드 공정을 채택함에 따라 아날로그 영역 칩에 대해 0.13um 레벨 그리드 정도의 양산능력을 갖춘 소규모 반도체 기업에서도 소형 디스플레이 단말의 SOC 개발에 참여할 수 있도록 하는 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치를 제공함에 있다.
또한, 본 발명은 디스플레이 단말의 DDI와 Touch IC에 대해 아날로그 영역은 로우엔드 공정을 채택하고 로직이나 메모리에 관한 디지털 영역은 하이엔드 공정을 채택하면서 아날로그 영역과 디지털 영역 상호 간에는 LVDS 방식의 통신을 수행하는 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치를 제공함에 있다.
상기의 목적을 달성하기 위하여 본 발명의 제 1 실시예에 따른 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치는 디스플레이 단말의 메인보드에 연결되는 FPCB(110); 아날로그 영역 칩으로서 FPCB에 탑재되며 디스플레이 단말의 디스플레이 동작을 담당하는 전력관리 및 아날로그 회로 IC(120); 디지털 영역 칩으로서 전력관리 및 아날로그 회로 IC와 별개로 FPCB에 탑재되어 디스플레이 단말의 동작을 담당하는 로직 메모리 IC(130); 전력관리 및 아날로그 회로 IC와 로직 메모리 IC를 상호 연결하여 전력관리 및 아날로그 회로 IC와 로직 메모리 IC 간 고속직렬통신을 수행하는 차신호 인터페이스 부재(140);를 포함하여 구성될 수 있다.
한편, 본 발명의 제 2 실시예에 따른 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치는 디스플레이 단말의 메인보드에 연결되는 FPCB(110); 아날로그 영역 칩으로서 FPCB에 탑재되며 디스플레이 단말의 디스플레이 동작을 담당하는 전력관리 및 아날로그 회로 IC(120); 디지털 영역 칩으로서 전력관리 및 아날로그 회로 IC와 별개로 메인보드에 탑재되어 디스플레이 단말의 동작을 담당하는 로직 메모리 IC(130); 전력관리 및 아날로그 회로 IC와 로직 메모리 IC를 상호 연결하여 전력관리 및 아날로그 회로 IC와 로직 메모리 IC 간 고속직렬통신을 수행하는 차신호 인터페이스 부재(140);를 포함하여 구성될 수 있다.
그리고, 전력관리 및 아날로그 회로 IC(120)는 0.1 내지 0.2um 레벨 로우엔드 그리드로 구성되고, 로직 메모리 IC(130)는 20 내지 30nm 레벨 하이엔드 그리드로 구성될 수 있다.
또한, 전력관리 및 아날로그 회로 IC(120)는 전력관리 회로부(121)와 아날로그 회로부(122)를 구비하고, 로직 메모리 IC(130)는 터치 디지털 회로부(131), 디스플레이 디지털 회로부(132), 메모리부(133)를 구비할 수 있다.
본 발명은 디스플레이 단말의 DDI와 Touch IC에 대해 디지털 영역과 별도의 아날로그 영역에 대해서는 기존과 같이 로우엔드 공정을 채택함에 따라 소규모 반도체 기업이 참여할 수 있는 정도로 그 제조 단가를 절감할 수 있는 장점을 나타낸다.
또한, 본 발명은 하이엔드 공정을 거친 디지털 영역을 로우엔드 공정을 거친 아날로그 영역과 차신호 방식으로 고속직렬통신을 수행하기 때문에 별도의 공정을 통해 제조된 디지털 영역 칩과 아날로그 영역 칩을 COF(chip on film)영역에서 멀티칩 패턴으로 이격 배치한 경우에도 양호한 통신을 수행할 수 있는 장점을 나타낸다.
[도 1]은 종래 디스플레이 단말의 2 칩형 구동장치에 대한 개략적인 도면 1,
[도 2]는 종래 디스플레이 단말의 1 칩형 구동장치에 대한 개략적인 도면 2,
[도 3]은 [도 2]의 TDDI 부분을 발췌하여 도시한 개략적인 구성도,
[도 4]는 본 발명의 제 1 실시예에 따른 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치의 개략적인 블록구성도,
[도 5]는 본 발명의 제 2 실시예에 따른 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치의 개략적인 블록구성도이다.
이하, 도면을 참조하여 본 발명을 상세히 설명한다.
[도 4]는 본 발명의 제 1 실시예에 따른 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치의 개략적인 블록구성도이다.
[도 4]를 참조하면, 본 발명의 제 1 실시예에 따른 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치는 FPCB(110), 전력관리 및 아날로그 회로 IC(120), 로직 메모리 IC(130), 차신호 인터페이스 부재(140)를 포함하여 구성될 수 있다.
FPCB(110)는 플렉서블 PCB로서 디스플레이 단말의 메인보드에 장착된다. 여기서, 예컨대 스마트폰과 같이 소형 디스플레이 단말의 메인보드에 플렉서블 PCB를 채택함으로써 그 디스플레이 단말을 슬립하게 제작하거나 그 디스플레이 단말의 베젤 너비를 좁게 할 수도 있다.
여기서, FPCB(110)는 바람직하게는 하나이상의 칩이 COF(chip on film) 타입으로 장착 가능한 플렉서블 PCB로 구성될 수 있다.
전력관리 및 아날로그 회로 IC(120)는 아날로그 영역 칩으로서 FPCB(110)에 탑재되며 디스플레이 단말의 디스플레이 동작을 담당한다.
여기서, 전력관리 및 아날로그 회로 IC(120)는 전력관리 회로부(121)와 아날로그 회로부(122)를 구비할 수 있다.
그리고, 전력관리 및 아날로그 회로 IC(120)는 소규모 반도체 기업이 감당할 수 있는 정도의 0.1 내지 0.2um 레벨 로우엔드 그리드로 구성될 수 있다.
로직 메모리 IC(130)는 디지털 영역 칩으로서 전력관리 및 아날로그 회로 IC(120)와 별개로 FPCB(110)에 탑재되어 디스플레이 단말의 동작을 담당한다.
여기서, 로직 메모리 IC(130)는 터치 디지털 회로부(131), 디스플레이 디지털 회로부(132), 메모리부(133)를 구비할 수 있다.
그리고, 로직 메모리 IC(130)는 20 내지 30nm 레벨 하이엔드 그리드로 구성될 수 있다.
이때, 20 내지 30nm 레벨 하이엔드 그리드로 양산되는 로직 메모리 IC(130)에 대해서는 소규모 반도체 기업도 어렵지 않게 구입하여 해당 디스플레이 단말에 채용할 수 있다.
여기서, 로우엔드 공정을 통해 양산된 전력관리 및 아날로그 회로 IC(120)를 FPCB(110)에 탑재한 상태에서 하이엔드 공정급의 로직 메모리 IC(130)와 상호 통신 가능하도록 연결하여야 하는데, 종래 거대기업에서 아날로그 칩과 디지털 칩을 one chip 패턴으로 구현함에 따른 그 one chip 처리능력 못지 않은 통신능력을 갖도록 하였다.
이를 위해, 차신호 인터페이스 부재(140)는 전력관리 및 아날로그 회로 IC(120)와 로직 메모리 IC(130)를 상호 연결하여 이들 간에 고속직렬통신을 수행할 수 있도록 구성된다.
이때, 차신호 인터페이스 부재(140)는 차성분 신호(differential signals)를 이용하여 짧은 거리에서 고속으로 데이터를 직렬 송수신할 수 있는 인터페이스 수단으로서 LVDS(low voltage differential signal) 방식, 전류 모드 논리(CML; current mode logic) 방식, 에미터 결합 논리(ECL; emitter coupled logic) 방식으로 구현되는 것이 바람직하다.
본 발명의 제 1 실시예에서는 [도 4]에서와 같이, 전력관리 및 아날로그 회로 IC(120)가 FPCB(110)에 COF(chip on film) 패턴으로 탑재되고 FPCB(110)에 전력관리 및 아날로그 회로 IC(120)와 별도로 로직 메모리 IC(130)를 탑재한 후, 로직 메모리 IC(130)와 전력관리 및 아날로그 회로 IC(120)는 상호 간에 고속직렬통신이 가능하도록 차신호 인터페이스 부재(140)를 통해 연결될 수 있다.
이처럼, 거대기업의 전유물인 28nm 레벨 하이엔드 그리드의 아날로그 영역 칩에 대해서는 0.13um 레벨 로우엔드 그리드의 아날로그 영역 칩으로 대체함에 따라 소규모 반도체 기업도 디스플레이 단말의 개발에 참여할 수 있도록 하고, 하이엔드 고집적화 공정으로 양산되는 로직 메모리 IC(130)와 그 0.13um 레벨 로우엔드 그리드의 아날로그 영역 칩으로 대체 가능한 전력관리 및 아닐로그 회로 IC(120) 간에는 차신호 인터페이스 부재(140)를 통한 상호 간의 연결로 고속직렬통신이 가능하도록 함으로써 종래 거대기업에서 아날로그 칩과 디지털 칩을 one chip 패턴으로 구현함에 따른 그 one chip 처리능력 못지 않은 통신능력을 갖도록 하였다.
한편, [도 5]는 본 발명의 제 2 실시예에 따른 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치의 개략적인 블록구성도이다.
[도 5]를 참조하면 본 발명의 제 2 실시예에 따른 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치도 제 1 실시예와 동일하게 FPCB(110), 전력관리 및 아날로그 회로 IC(120), 로직 메모리 IC(130), 차신호 인터페이스 부재(140)를 포함하여 구성될 수 있다.
본 발명의 제 2 실시예에서는 [도 5]에서와 같이, 전력관리 및 아날로그 회로 IC(120)가 FPCB(110)에 COF(chip on film) 패턴으로 탑재되고 디스플레이 단말의 메인보드(30)에 로직 메모리 IC(130)를 탑재한 후, 로직 메모리 IC(130)와 전력관리 및 아날로그 회로 IC(120)는 상호 간에 고속직렬통신이 가능하도록 차신호 인터페이스 부재(140)를 통해 연결될 수 있다.
본 발명의 제 2 실시예서도, 거대기업의 전유물인 28nm 레벨 하이엔드 그리드의 아날로그 영역 칩에 대해서는 0.13um 레벨 그리드의 아날로그 영역 칩으로 대체함에 따라 소규모 반도체 기업도 디스플레이 단말의 개발에 참여할 수 있도록 하고, 하이엔드 고집적화 공정으로 양산되는 로직 메모리 IC(130)와 그 0.13um 레벨 그리드의 아날로그 영역 칩으로 대체 가능한 전력관리 및 아닐로그 회로 IC(120) 간에는 차신호 인터페이스 부재(140)를 통한 상호 간의 연결로 고속직렬통신이 가능하도록 함으로써 종래 거대기업에서의 아날로그 칩과 디지털 칩을 통한 one chip 처리능력 못지 않은 통신능력을 갖도록 하였다.
11a : DDI
11b : Touch IC
12 : 메인보드
13a : 커넥터 A
13b : 커넥터 B
14a : 디스플레이 패널
14b : 터치 패널
21 : TDDI
22 : 메인보드
23 : 커넥터 C
24 : 통합 패널
30 : 메인보드
110 : FPCB
120 : 전력관리 및 아날로그 회로 IC
121 : 전력관리 회로부
122 : 아날로그 회로부
130 : 로직 메모리 IC
131 : 터치 디지털 회로부
132 : 디스플레이 디지털 회로부
133 : 메모리부
140 : 차신호 인터페이스 부재

Claims (4)

  1. 디스플레이 단말의 메인보드에 연결되는 FPCB(110);
    아날로그 영역 칩으로서 상기 FPCB에 탑재되고 상기 디스플레이 단말의 디스플레이 동작을 담당하며 0.1 내지 0.2um 레벨 로우엔드 그리드로 구성되는 전력관리 및 아날로그 회로 IC(120);
    디지털 영역 칩으로서 상기 전력관리 및 아날로그 회로 IC와 별개로 상기 FPCB에 탑재되고 상기 디스플레이 단말의 동작을 담당하며 20 내지 30nm 레벨 하이엔드 그리드로 구성되는 로직 메모리 IC(130);
    상기 전력관리 및 아날로그 회로 IC와 상기 로직 메모리 IC를 상호 연결하여 상기 전력관리 및 아날로그 회로 IC와 상기 로직 메모리 IC 간 고속직렬통신을 수행하는 차신호 인터페이스 부재(140);
    를 포함하여 구성되는 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치.
  2. 디스플레이 단말의 메인보드에 연결되는 FPCB(110);
    아날로그 영역 칩으로서 상기 FPCB에 탑재되고 상기 디스플레이 단말의 디스플레이 동작을 담당하며 0.1 내지 0.2um 레벨 로우엔드 그리드로 구성되는 전력관리 및 아날로그 회로 IC(120);
    디지털 영역 칩으로서 상기 전력관리 및 아날로그 회로 IC와 별개로 상기 메인보드에 탑재되고 상기 디스플레이 단말의 동작을 담당하며 20 내지 30nm 레벨 하이엔드 그리드로 구성되는 로직 메모리 IC(130);
    상기 전력관리 및 아날로그 회로 IC와 상기 로직 메모리 IC를 상호 연결하여 상기 전력관리 및 아날로그 회로 IC와 상기 로직 메모리 IC 간 고속직렬통신을 수행하는 차신호 인터페이스 부재(140);
    를 포함하여 구성되는 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치.
  3. 삭제
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 전력관리 및 아날로그 회로 IC(120)는 전력관리 회로부(121)와 아날로그 회로부(122)를 구비하고,
    상기 로직 메모리 IC(130)는 터치 디지털 회로부(131), 디스플레이 디지털 회로부(132), 메모리부(133)를 구비하는 것을 특징으로 하는 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치.
KR1020190001997A 2019-01-07 2019-01-07 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치 KR102204968B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190001997A KR102204968B1 (ko) 2019-01-07 2019-01-07 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190001997A KR102204968B1 (ko) 2019-01-07 2019-01-07 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치

Publications (2)

Publication Number Publication Date
KR20200085624A KR20200085624A (ko) 2020-07-15
KR102204968B1 true KR102204968B1 (ko) 2021-01-19

Family

ID=71603480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190001997A KR102204968B1 (ko) 2019-01-07 2019-01-07 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치

Country Status (1)

Country Link
KR (1) KR102204968B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497821B2 (en) * 2009-02-16 2013-07-30 Global Oled Technology Llc Chiplet display device with serial control
KR102078385B1 (ko) * 2013-05-24 2020-02-18 삼성디스플레이 주식회사 터치스크린 디스플레이 장치
KR102248841B1 (ko) * 2014-05-21 2021-05-06 삼성전자주식회사 디스플레이 장치, 전자 장치 및 전자 장치의 동작 방법

Also Published As

Publication number Publication date
KR20200085624A (ko) 2020-07-15

Similar Documents

Publication Publication Date Title
TWI364106B (ko)
US8554977B2 (en) Integrated circuits for accessing USB device
US20170032757A1 (en) Semiconductor device and module adapted to both mipi c-phy and mipi d-phy
US8405442B2 (en) Level shifters and integrated circuits thereof
US6834318B2 (en) Bidirectional bus repeater for communications on a chip
US20210119616A1 (en) Vectored flip-flop
TW201425956A (zh) 具有薄膜覆晶封裝的電子裝置
CN100413073C (zh) 用于避免多电源输入/输出的瞬态短路电流的集成电路
US11386254B2 (en) Semiconductor circuit and semiconductor circuit layout system
CN101379407A (zh) 集成电路封装以及用于制造具有两个带有为测试该封装而可直接访问的该晶片的集成电路的输入、输出端子的晶片的集成电路封装的方法
KR102204968B1 (ko) 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치
JP2007067377A (ja) 基板の両面に実装可能な集積回路装置及び電子機器
JP3262070B2 (ja) 出力バッファ
CN113342726B (zh) 一种i2c总线系统、具有外加电压工作模式的芯片和方法
US20060044011A1 (en) Bi-directional voltage translator
JPH11111913A (ja) 機能変更可能な半導体装置
TW201015679A (en) Carrier structure of a system-on-chip (SoC) with a custom interface
US8373441B1 (en) Orienting voltage translators in input/output buffers
JP2515705B2 (ja) 半導体集積回路装置
JP2004259341A (ja) 半導体装置
JPH1140739A (ja) 電子回路装置
KR20030026534A (ko) 커플링 노이즈를 감소시킬 수 있는 배선 구조
JPH07128406A (ja) 半導体装置
CN113508370A (zh) 接口的最低输入/输出翻转率
JP2850818B2 (ja) 表面実装型半導体集積回路装置及び該装置にエミュレータのコネクタを接続するためのソケット

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant