KR102201106B1 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- KR102201106B1 KR102201106B1 KR1020200041603A KR20200041603A KR102201106B1 KR 102201106 B1 KR102201106 B1 KR 102201106B1 KR 1020200041603 A KR1020200041603 A KR 1020200041603A KR 20200041603 A KR20200041603 A KR 20200041603A KR 102201106 B1 KR102201106 B1 KR 102201106B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- opening pattern
- flexible substrate
- layer
- wiring
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 176
- 229910010272 inorganic material Inorganic materials 0.000 claims description 14
- 239000011147 inorganic material Substances 0.000 claims description 14
- 239000011368 organic material Substances 0.000 claims description 14
- 239000004642 Polyimide Substances 0.000 claims description 7
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims description 7
- 125000000843 phenylene group Chemical group C1(=C(C=CC=C1)*)* 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 description 108
- 239000003990 capacitor Substances 0.000 description 36
- 239000003921 oil Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 229910001195 gallium oxide Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910020923 Sn-O Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910018516 Al—O Inorganic materials 0.000 description 1
- 101100125371 Caenorhabditis elegans cil-1 gene Proteins 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 229910007611 Zn—In—O Inorganic materials 0.000 description 1
- 229910007604 Zn—Sn—O Inorganic materials 0.000 description 1
- GWQGFBOINSFOEJ-UHFFFAOYSA-N [Ge]=O.[In] Chemical compound [Ge]=O.[In] GWQGFBOINSFOEJ-UHFFFAOYSA-N 0.000 description 1
- KWXIRYKCFANFRC-UHFFFAOYSA-N [O--].[O--].[O--].[Al+3].[In+3] Chemical compound [O--].[O--].[O--].[Al+3].[In+3] KWXIRYKCFANFRC-UHFFFAOYSA-N 0.000 description 1
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 1
- YHOPVYQBMLTWBB-UHFFFAOYSA-N [O-2].[Al+3].[Sn+4].[In+3].[O-2].[O-2].[O-2].[O-2] Chemical compound [O-2].[Al+3].[Sn+4].[In+3].[O-2].[O-2].[O-2].[O-2] YHOPVYQBMLTWBB-UHFFFAOYSA-N 0.000 description 1
- RQIPKMUHKBASFK-UHFFFAOYSA-N [O-2].[Zn+2].[Ge+2].[In+3] Chemical compound [O-2].[Zn+2].[Ge+2].[In+3] RQIPKMUHKBASFK-UHFFFAOYSA-N 0.000 description 1
- NYWDRMXTLALMQF-UHFFFAOYSA-N [Sn]=O.[Ta].[In] Chemical compound [Sn]=O.[Ta].[In] NYWDRMXTLALMQF-UHFFFAOYSA-N 0.000 description 1
- AWTYVENYAIZTAE-UHFFFAOYSA-N [Zr].[Sn]=O.[In] Chemical compound [Zr].[Sn]=O.[In] AWTYVENYAIZTAE-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- WCOSNLGKHNWDQR-UHFFFAOYSA-N germanium;indium;oxotin Chemical compound [Ge].[In].[Sn]=O WCOSNLGKHNWDQR-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- WMCMKBBLRYJDNO-UHFFFAOYSA-N indium(3+) oxygen(2-) tantalum(5+) Chemical compound [O--].[O--].[O--].[O--].[In+3].[Ta+5] WMCMKBBLRYJDNO-UHFFFAOYSA-N 0.000 description 1
- HJZPJSFRSAHQNT-UHFFFAOYSA-N indium(3+) oxygen(2-) zirconium(4+) Chemical compound [O-2].[Zr+4].[In+3] HJZPJSFRSAHQNT-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YSRUGFMGLKANGO-UHFFFAOYSA-N zinc hafnium(4+) indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[In+3].[Hf+4] YSRUGFMGLKANGO-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- FHNUEJOZZSDCTO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tantalum(5+) Chemical compound [O-2].[Zn+2].[In+3].[Ta+5].[O-2].[O-2].[O-2].[O-2] FHNUEJOZZSDCTO-UHFFFAOYSA-N 0.000 description 1
- OPCPDIFRZGJVCE-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) titanium(4+) Chemical compound [O-2].[Zn+2].[In+3].[Ti+4] OPCPDIFRZGJVCE-UHFFFAOYSA-N 0.000 description 1
- VGYZOYLDGKIWST-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) zirconium(4+) Chemical compound [O-2].[Zn+2].[Zr+4].[In+3] VGYZOYLDGKIWST-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H01L51/0097—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
-
- H01L51/5203—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
실시예에 따른 표시 장치는 제1 방향으로 휘어지는 플렉서블 기판; 상기 플렉서블 기판 상에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 개구되어 연장된 제1 개구 패턴을 포함하는 적어도 두 층의 제1 절연층; 및 상기 제1 개구 패턴 내에 위치하는 부분을 포함하는 적어도 하나의 제2 절연층을 포함하며, 상기 적어도 두 층의 제1 절연층은 서로 분리되어 있는 제1 부분 및 제2 부분을 가지며, 상기 제1 개구 패턴은 상기 제1 부분 및 상기 제2 부분의 사이에 위치하고, 상기 적어도 하나의 제2 절연층은 상기 플렉서블 기판과 상기 제1 개구 패턴을 통하여 접촉한다.A display device according to an embodiment includes: a flexible substrate that is bent in a first direction; At least two first insulating layers disposed on the flexible substrate and including a first opening pattern extending in a second direction crossing the first direction; And at least one second insulating layer including a portion positioned in the first opening pattern, wherein the first insulating layer of the at least two layers has a first portion and a second portion separated from each other, and the second insulating layer One opening pattern is positioned between the first portion and the second portion, and the at least one second insulating layer contacts the flexible substrate through the first opening pattern.
Description
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 플렉서블 기판을 포함하는 표시 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device including a flexible substrate.
표시 장치는 이미지를 표시하는 장치로서, 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.A display device is a device that displays an image, and recently, an organic light emitting diode display has been attracting attention.
유기 발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.The organic light-emitting display device has a self-emission characteristic, and unlike a liquid crystal display device, it does not require a separate light source, and thus the thickness and weight can be reduced. In addition, the OLED display exhibits high quality characteristics such as low power consumption, high luminance, and high reaction speed.
일반적으로 유기 발광 표시 장치는 기판, 기판 상에 위치하는 복수의 박막 트랜지스터, 박막 트랜지스터를 구성하는 배선들 사이에 배치되는 복수의 절연층 및 박막 트랜지스터에 연결된 유기 발광 소자를 포함한다.In general, an organic light emitting diode display includes a substrate, a plurality of thin film transistors disposed on the substrate, a plurality of insulating layers disposed between wirings constituting the thin film transistor, and an organic light emitting device connected to the thin film transistor.
최근, 기판으로서 폴리머 재료를 포함하는 플렉서블(flexible) 기판을 포함하여 전체적으로 휘어지는 플렉서블 유기 발광 표시 장치가 개발되었다.2. Description of the Related Art Recently, a flexible organic light-emitting display device has been developed that includes a flexible substrate made of a polymer material as a substrate and is bent.
본 발명의 일 실시예는, 플렉서블 기판을 포함하여 플렉서블 기판이 휘어지더라도 절연층에 발생되는 응력(stress)이 최소화된 표시 장치를 제공하고자 한다.An embodiment of the present invention is to provide a display device including a flexible substrate in which stress generated in an insulating layer is minimized even when a flexible substrate is bent.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 측면은 제1 방향으로 휘어지는 플렉서블 기판, 및 상기 플렉서블 기판 상에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 개구되어 연장된 제1 개구 패턴을 포함하는 절연층을 포함하는 표시 장치가 제공된다.One aspect of the present invention for achieving the above-described technical problem is a flexible substrate that is bent in a first direction, and a first opening pattern positioned on the flexible substrate and extending in a second direction crossing the first direction. A display device including an insulating layer including a is provided.
상기 제1 개구 패턴은 복수이며, 상기 복수의 제1 개구 패턴 각각은 상기 제1 방향으로 상호 이격되어 배치될 수 있다.The first opening pattern may be plural, and each of the plurality of first opening patterns may be disposed to be spaced apart from each other in the first direction.
상기 플렉서블 기판 상에 위치하며, 이미지를 표시하는 복수의 화소를 더 포함하며, 상기 제1 개구 패턴은 상기 복수의 화소 중 이웃하는 화소 사이에 배치될 수 있다.A plurality of pixels disposed on the flexible substrate and displaying an image may be further included, and the first opening pattern may be disposed between neighboring pixels among the plurality of pixels.
상기 화소는, 상기 플렉서블 기판 상에 위치하는 유기 발광 소자, 상기 유기 발광 소자와 연결되는 제1 박막 트랜지스터, 및 상기 제1 박막 트랜지스터와 연결되는 하나 이상의 다른 박막 트랜지스터를 포함할 수 있다.The pixel may include an organic light emitting device positioned on the flexible substrate, a first thin film transistor connected to the organic light emitting device, and one or more other thin film transistors connected to the first thin film transistor.
상기 유기 발광 소자는, 상기 제1 박막 트랜지스터와 연결되는 제1 전극, 상기 제1 전극 상에 위치하는 유기 발광층, 및 상기 유기 발광층 상에 위치하는 제2 전극을 포함할 수 있다.The organic light emitting device may include a first electrode connected to the first thin film transistor, an organic emission layer on the first electrode, and a second electrode on the organic emission layer.
상기 제1 박막 트랜지스터는, 상기 플렉서블 기판 상에 위치하는 제1 액티브층, 상기 제1 액티브층 상에 위치하는 제1 게이트 전극, 및 상기 제1 액티브층과 연결된 제1 소스 전극 및 제1 드레인 전극을 포함할 수 있다.The first thin film transistor may include a first active layer on the flexible substrate, a first gate electrode on the first active layer, and a first source electrode and a first drain electrode connected to the first active layer It may include.
상기 플렉서블 기판 상에서 상기 제2 방향으로 연장된 제1 스캔 라인, 상기 제1 스캔 라인과 이격되어 상기 제2 방향으로 연장된 제2 스캔 라인, 상기 제2 스캔 라인과 이격되어 상기 제2 방향으로 연장된 초기화 전원 라인, 상기 초기화 전원 라인과 이격되어 상기 제2 방향으로 연장된 발광 제어 라인, 상기 플렉서블 기판 상에서 상기 제1 방향으로 연장된 데이터 라인, 및 상기 데이터 라인과 이격되어 상기 제1 방향으로 연장된 구동 전원 라인을 더 포함할 수 있다.A first scan line extending in the second direction on the flexible substrate, a second scan line extending in the second direction by being spaced apart from the first scan line, and extending in the second direction by being spaced apart from the second scan line A reset power line, a light emission control line spaced apart from the initialization power line and extending in the second direction, a data line extending in the first direction on the flexible substrate, and a data line spaced apart from the data line and extending in the first direction It may further include a driving power line.
상기 다른 박막 트랜지스터는 복수개이며, 상기 복수개의 다른 박막 트랜지스터는, 상기 제1 스캔 라인과 연결된 제2 게이트 전극을 포함하며, 상기 데이터 라인과 상기 제1 박막 트랜지스터 사이를 연결하는 제2 박막 트랜지스터, 상기 제1 스캔 라인과 연결된 제3 게이트 전극을 포함하며, 상기 제1 박막 트랜지스터와 상기 제1 박막 트랜지스터의 제1 게이트 전극 사이를 연결하는 제3 박막 트랜지스터, 상기 제2 스캔 라인과 연결된 제4 게이트 전극을 포함하며, 상기 초기화 전원 라인과 상기 제1 게이트 전극 사이를 연결하는 제4 박막 트랜지스터, 상기 발광 제어 라인과 연결된 제5 게이트 전극을 포함하며, 상기 구동 전원 라인과 상기 제1 박막 트랜지스터 사이를 연결하는 제5 박막 트랜지스터, 및 상기 발광 제어 라인과 연결된 제6 게이트 전극을 포함하며, 상기 제1 박막 트랜지스터와 상기 유기 발광 소자 사이를 연결하는 제6 박막 트랜지스터를 포함할 수 있다.The other thin film transistors are plural, and the plurality of other thin film transistors include a second gate electrode connected to the first scan line, and a second thin film transistor connected between the data line and the first thin film transistor, the A third thin film transistor comprising a third gate electrode connected to a first scan line, and connecting between the first thin film transistor and a first gate electrode of the first thin film transistor, and a fourth gate electrode connected to the second scan line A fourth thin film transistor connected between the initialization power line and the first gate electrode, a fifth gate electrode connected to the light emission control line, and a connection between the driving power line and the first thin film transistor A fifth thin film transistor, and a sixth gate electrode connected to the light emission control line, and a sixth thin film transistor connecting the first thin film transistor and the organic light emitting device.
상기 절연층은 상기 플렉서블 기판과 상기 제1 액티브층 사이에 위치하는 제1 서브 절연층을 더 포함할 수 있다.The insulating layer may further include a first sub insulating layer positioned between the flexible substrate and the first active layer.
상기 제1 개구 패턴은 상기 제1 서브 절연층에 형성될 수 있다.The first opening pattern may be formed in the first sub insulating layer.
상기 절연층은 상기 제1 액티브층을 덮는 제2 서브 절연층을 더 포함할 수 있다.The insulating layer may further include a second sub insulating layer covering the first active layer.
상기 제1 개구 패턴은 상기 제2 서브 절연층에 형성될 수 있다.The first opening pattern may be formed in the second sub insulating layer.
상기 제1 개구 패턴은 상기 제1 서브 절연층 및 상기 2 서브 절연층에 형성될 수 있다.The first opening pattern may be formed in the first sub insulating layer and the second sub insulating layer.
상기 절연층은 상기 제1 게이트 전극을 덮는 제3 서브 절연층을 더 포함할 수 있다.The insulating layer may further include a third sub insulating layer covering the first gate electrode.
상기 제1 개구 패턴은 상기 제3 서브 절연층에 형성될 수 있다.The first opening pattern may be formed in the third sub insulating layer.
상기 제1 개구 패턴은 상기 제2 서브 절연층 및 상기 제3 서브 절연층에 형성된 표시 장치.The first opening pattern is formed in the second sub insulating layer and the third sub insulating layer.
상기 제1 개구 패턴은 상기 제1 서브 절연층, 상기 제2 서브 절연층 및 상기 제3 서브 절연층에 형성될 수 있다.The first opening pattern may be formed in the first sub insulating layer, the second sub insulating layer, and the third sub insulating layer.
상기 화소는 직사각형이며, 상기 제2 방향은 상기 화소의 장변과 나란한 방향일 수 있다.The pixel may be a rectangle, and the second direction may be a direction parallel to a long side of the pixel.
상기 화소는 직사각형이며, 상기 제2 방향은 상기 화소의 단변과 나란한 방향일 수 있다.The pixel may be a rectangle, and the second direction may be a direction parallel to a short side of the pixel.
상기 절연층은 상기 제1 방향으로 개구되어 연장되며, 상기 제1 개구 패턴과 교차하는 제2 개구 패턴을 더 포함하며, 상기 플렉서블 기판은 상기 제2 방향으로도 휘어질 수 있다.The insulating layer may open and extend in the first direction and further include a second opening pattern crossing the first opening pattern, and the flexible substrate may be bent in the second direction as well.
상기 제1 개구 패턴은 복수이고, 상기 제2 개구 패턴은 복수이며, 상기 복수의 제1 개구 패턴 각각은 상기 제1 방향으로 상호 이격되어 배치되며, 상기 복수의 제2 개구 패턴 각각은 상기 제2 방향으로 상호 이격되어 배치될 수 있다.The first opening pattern is plural, the second opening pattern is plural, each of the plurality of first opening patterns is disposed to be spaced apart from each other in the first direction, and each of the plurality of second opening patterns is the second They can be arranged spaced apart from each other in the direction.
상기 복수의 제1 개구 패턴 및 상기 복수의 제2 개구 패턴은 그물망 형태를 구성할 수 있다.The plurality of first opening patterns and the plurality of second opening patterns may have a mesh shape.
상기 플렉서블 기판 상에 위치하며, 이미지를 표시하는 복수의 화소를 더 포함하며, 상기 복수의 화소 각각은 상호 교차하는 상기 제1 개구 패턴과 상기 제2 개구 패턴에 의해 둘러싸일 수 있다.A plurality of pixels disposed on the flexible substrate and displaying an image may be further included, and each of the plurality of pixels may be surrounded by the first opening pattern and the second opening pattern crossing each other.
상기 플렉서블 기판은 직사각형이며, 상기 제1 방향은 상기 플렉서블 기판의 장변 또는 단변과 나란한 방향일 수 있다.The flexible substrate has a rectangular shape, and the first direction may be a direction parallel to a long side or a short side of the flexible substrate.
상기 절연층은 무기 재료로 구성될 수 있다.The insulating layer may be made of an inorganic material.
상기 무기 재료는 질화물 또는 산화물을 포함할 수 있다.The inorganic material may include nitride or oxide.
상기 절연층은 유기 재료로 구성될 수 있다.The insulating layer may be made of an organic material.
상기 유기 재료는 페닐렌(phenylene) 또는 실록산(siloxane)을 포함할 수 있다.The organic material may include phenylene or siloxane.
상술한 본 발명의 과제 해결 수단의 일부 실시예 중 하나에 의하면, 플렉서블 기판을 포함하여 플렉서블 기판이 휘어지더라도 절연층에 발생되는 응력(stress)이 최소화된 표시 장치가 제공된다.According to one of the exemplary embodiments of the above-described problem solving means, a display device including a flexible substrate in which stress generated in an insulating layer is minimized even when a flexible substrate is bent is provided.
도 1은 본 발명의 제1 실시예에 따른 표시 장치를 나타낸 도면이다.
도 2는 도 1에 도시된 화소 부분을 나타낸 배치도이다.
도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.
도 6은 본 발명의 제4 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.
도 7은 본 발명의 제5 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.
도 8은 본 발명의 제6 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.
도 9는 본 발명의 제7 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.
도 10은 본 발명의 제8 실시예에 따른 표시 장치를 나타낸 도면이다.1 is a diagram illustrating a display device according to a first exemplary embodiment of the present invention.
2 is a layout diagram illustrating a pixel portion illustrated in FIG. 1.
3 is a cross-sectional view taken along line III-III of FIG. 2.
4 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a second exemplary embodiment of the present invention.
5 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a third exemplary embodiment of the present invention.
6 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a fourth exemplary embodiment of the present invention.
7 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a fifth exemplary embodiment of the present invention.
8 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a sixth exemplary embodiment of the present invention.
9 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a seventh exemplary embodiment.
10 is a diagram illustrating a display device according to an eighth embodiment of the present invention.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art may easily implement the present invention. The present invention may be implemented in various different forms and is not limited to the embodiments described herein.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly describe the present invention, parts irrelevant to the description have been omitted, and the same reference numerals are assigned to the same or similar components throughout the specification.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.In addition, in various embodiments, components having the same configuration are typically described in the first embodiment by using the same reference numerals, and in other embodiments, only configurations different from the first embodiment will be described. .
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In addition, the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, so the present invention is not necessarily limited to the illustrated bar.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 상에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.In the drawings, the thicknesses are enlarged to clearly express various layers and regions. And in the drawings, for convenience of description, the thickness of some layers and regions is exaggerated. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the case where the other part is "directly on", but also the case where there is another part in the middle.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.In addition, throughout the specification, when a part "includes" a certain component, it means that other components may be further included rather than excluding other components unless otherwise stated. In addition, throughout the specification, the term "on" means that it is positioned above or below the target portion, and does not necessarily mean that it is positioned above the direction of gravity.
이하, 도 1 내지 도 3을 참조하여 본 발명의 제1 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to a first exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 3.
도 1은 본 발명의 제1 실시예에 따른 표시 장치를 나타낸 도면이다.1 is a diagram illustrating a display device according to a first exemplary embodiment of the present invention.
도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 표시 장치(1000)는 플렉서블 기판(SUB), 게이트 구동부(GD1), 게이트 배선들(GW), 발광 제어 구동부(GD2), 데이터 구동부(DD), 데이터 배선들(DW), 화소(PE) 및 절연층(CIL)을 포함한다.1, the
플렉서블 기판(SUB)은 평면적으로 직사각형 형태를 가지고 있으며, 플렉서블 기판(SUB)의 장변과 나란한 방향인 제1 방향으로 휘어질 수 있다. 플렉서블 기판(SUB)은 폴리이미드 등의 폴리머 재료, 금속 재료 및 무기 재료 중 하나 이상을 포함할 수 있으며, 이에 한정되지 않고 휘어질 수 있다면 어떠한 재료도 포함할 수 있다. 플렉서블 기판(SUB)은 필름(film)의 형태를 가질 수 있다.The flexible substrate SUB has a rectangular shape in plan view, and may be bent in a first direction parallel to the long side of the flexible substrate SUB. The flexible substrate SUB may include one or more of a polymer material such as polyimide, a metal material, and an inorganic material, but is not limited thereto, and may include any material as long as it can be bent. The flexible substrate SUB may have a film shape.
본 발명의 제1 실시예에 따른 표시 장치(1000)의 플렉서블 기판(SUB)은 직사각형 형태를 가지고 있으나, 본 발명의 다른 실시예에 따른 표시 장치의 플렉서블 기판은 제1 방향으로 휘어질 수 있다면 평면적으로 원형, 삼각형, 타원형, 다각형, 폐루프형(closed loop type)등 어떠한 형태도 가질 수 있다.The flexible substrate SUB of the
한편, 본 발명의 제1 실시예에서, 플렉서블 기판(SUB)은 제1 방향으로 휘어지나, 본 발명의 다른 실시예에서, 플렉서블 기판은 단변과 나란한 방향인 제2 방향으로 휘어질 수 있다. 즉, 직사각형의 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향은 플렉서블 기판(SUB)의 장변 또는 단변과 나란한 방향일 수 있다.Meanwhile, in the first embodiment of the present invention, the flexible substrate SUB is bent in the first direction, but in another embodiment of the present invention, the flexible substrate may be bent in a second direction parallel to the short side. That is, the first direction, which is a direction in which the rectangular flexible substrate SUB is bent, may be a direction parallel to the long side or the short side of the flexible substrate SUB.
게이트 구동부(GD1)는 도시되지 않은 외부의 제어회로, 예컨대 타이밍 제어부 등으로부터 공급되는 제어신호에 대응하여 게이트 배선들(GW)에 포함된 제1 스캔 라인(SC1~SCn-1) 및 제2 스캔 라인(SC2~SCn)각각으로 스캔 신호를 순차적으로 공급한다. 그러면, 화소(PE)는 스캔 신호에 의해 선택되어 순차적으로 데이터 신호를 공급받는다. 여기서, 화소(PE)는 이미지(image)를 표시하는 최소 단위를 의미할 수 있다.The gate driver GD1 includes a first scan line SC1 to SCn-1 and a second scan included in the gate wirings GW in response to a control signal supplied from an external control circuit, such as a timing controller, which is not shown. Scan signals are sequentially supplied to each of the lines SC2 to SCn. Then, the pixel PE is selected by the scan signal and sequentially receives data signals. Here, the pixel PE may mean a minimum unit for displaying an image.
게이트 배선들(GW)은 플렉서블 기판(SUB) 상에 위치하며, 제1 방향과 교차하는 제2 방향으로 연장되어 있다. 게이트 배선들(GW)은 제1 스캔 라인(SCn-1), 발광 제어 라인(E1~En), 제2 스캔 라인(SCn), 초기화 전원 라인(Vinit) 및 후술할 제2 캐패시터 전극(CE2)을 포함한다. 제1 스캔 라인(SCn-1)은 게이트 구동부(GD1)와 연결되어 있으며, 게이트 구동부(GD1)로부터 스캔 신호를 공급받는다. 발광 제어 라인(En)은 발광 제어 구동부(GD2)와 연결되어 있으며, 발광 제어 구동부(GD2)로부터 발광 제어 신호를 공급받는다. 제2 스캔 라인(SCn)은 게이트 구동부(GD1)와 연결되어 있으며, 게이트 구동부(GD1)로부터 스캔 신호를 공급받는다. 초기화 전원 라인(Vinit)은 게이트 구동부(GD1)와 연결되어 있으며, 게이트 구동부(GD1)로부터 초기화 전원을 인가받는다. 제2 캐패시터 전극(CE2)은 제1 스캔 라인(SCn-1)과 이격되어 제2 방향으로 연장되어 있다.The gate wirings GW are positioned on the flexible substrate SUB and extend in a second direction crossing the first direction. The gate wirings GW include a first scan line SCn-1, an emission control line E1 to En, a second scan line SCn, an initialization power line Vinit, and a second capacitor electrode CE2 to be described later. Includes. The first scan line SCn-1 is connected to the gate driver GD1 and receives a scan signal from the gate driver GD1. The light emission control line En is connected to the light emission control driver GD2 and receives a light emission control signal from the light emission control driver GD2. The second scan line SCn is connected to the gate driver GD1 and receives a scan signal from the gate driver GD1. The initialization power line Vinit is connected to the gate driving unit GD1 and receives initialization power from the gate driving unit GD1. The second capacitor electrode CE2 is spaced apart from the first scan line SCn-1 and extends in the second direction.
이와 같이, 초기화 전원 라인(Vinit), 제1 스캔 라인(SCn-1), 제2 캐패시터 전극(CE2), 제2 스캔 라인(SCn), 발광 제어 라인(En) 각각은 상호 이격되어 제2 방향으로 연장되어 있다. 또한, 초기화 전원 라인(Vinit), 제1 스캔 라인(SCn-1), 제2 캐패시터 전극(CE2), 제2 스캔 라인(SCn), 발광 제어 라인(En) 각각은 동일한 층에 위치하여 동일한 재료로 형성되어 있으며, 포토리소그래피 등의 한 번의 공정을 통해 형성될 수 있다.In this way, the initialization power line Vinit, the first scan line SCn-1, the second capacitor electrode CE2, the second scan line SCn, and the light emission control line En are each spaced apart from each other and thus in the second direction. Has been extended. In addition, the initialization power line (Vinit), the first scan line (SCn-1), the second capacitor electrode (CE2), the second scan line (SCn), and the light emission control line (En) are each positioned on the same layer and are made of the same material. And can be formed through a single process such as photolithography.
한편, 본 발명의 다른 실시예에서, 초기화 전원 라인, 제1 스캔 라인, 제2 캐패시터 전극, 제2 스캔 라인, 발광 제어 라인 각각은 서로 다른 층에 위치하여 서로 다른 재료로 형성될 수 있으며, 복수의 포토리소그래피 등의 복수의 공정을 통해 형성될 수 있다.Meanwhile, in another embodiment of the present invention, each of the initialization power line, the first scan line, the second capacitor electrode, the second scan line, and the emission control line may be formed of different materials by being positioned on different layers, and a plurality of It may be formed through a plurality of processes such as photolithography.
본 발명의 제1 실시예에서는 초기화 전원 라인(Vinit)이 게이트 구동부(GD1)로부터 초기화 전원을 인가 받으나, 본 발명의 다른 실시예에서는 초기화 전원 라인(Vinit)이 추가적인 다른 구성과 연결되어 상기 추가적인 다른 구성으로부터 초기화 전원을 인가 받을 수 있다.In the first embodiment of the present invention, the initialization power line Vinit receives initialization power from the gate driver GD1, but in another embodiment of the present invention, the initialization power line Vinit is connected to an additional other configuration, Initialization power can be applied from other configurations.
발광 제어 구동부(GD2)는 타이밍 제어부 등의 외부로부터 공급되는 제어신호에 대응하여 발광 제어 라인(En)로 발광 제어 신호를 순차적으로 공급한다. 그러면, 화소(PE)는 발광 제어 신호에 의해 발광이 제어된다.The light emission control driver GD2 sequentially supplies the light emission control signal to the light emission control line En in response to a control signal supplied from outside such as a timing control unit. Then, the pixel PE is controlled to emit light by the emission control signal.
즉, 발광 제어 신호는 화소(PE)의 발광 시간을 제어한다. 단, 발광 제어 구동부(GD2)는 화소(PE)의 내부 구조에 따라 생략될 수도 있다.That is, the emission control signal controls the emission time of the pixel PE. However, the emission control driver GD2 may be omitted depending on the internal structure of the pixel PE.
데이터 구동부(DD)는 타이밍 제어부 등의 외부로부터 공급되는 제어신호에 대응하여 데이터 배선들(DW) 중 데이터 라인(DAm)으로 데이터 신호를 공급한다. 데이터 라인(DAm)으로 공급된 데이터 신호는 제2 스캔 라인(SCn)으로 스캔 신호가 공급될 때마다 스캔 신호에 의해 선택된 화소(PE)로 공급된다. 그러면, 화소(PE)는 데이터 신호에 대응하는 전압을 충전하고 이에 대응하는 휘도로 발광한다.The data driver DD supplies a data signal to the data line DAm among the data lines DW in response to a control signal supplied from outside such as the timing controller. The data signal supplied to the data line DAm is supplied to the pixel PE selected by the scan signal whenever the scan signal is supplied to the second scan line SCn. Then, the pixel PE charges a voltage corresponding to the data signal and emits light with a corresponding luminance.
데이터 배선들(DW)은 게이트 배선들(GW) 상에 위치하며, 제2 방향과 교차하는 제1 방향으로 연장되어 있다. 데이터 배선들(DW)은 데이터 라인(DA1~DAm) 및 구동 전원 라인(ELVDDL)을 포함한다. 데이터 라인(DAm)은 데이터 구동부(DD)와 연결되어 있으며, 데이터 구동부(DD)로부터 데이터 신호를 공급받는다. 구동 전원 라인(ELVDDL)은 후술할 외부의 제1 전원(ELVDD)과 연결되어 있으며, 제1 전원(ELVDD)으로부터 구동 전원을 공급받는다.The data lines DW are positioned on the gate lines GW and extend in a first direction crossing the second direction. The data lines DW include data lines DA1 to DAm and driving power lines ELVDDL. The data line DAm is connected to the data driver DD and receives a data signal from the data driver DD. The driving power line ELVDDL is connected to an external first power ELVDD, which will be described later, and receives driving power from the first power ELVDD.
화소(PE)는 플렉서블 기판(SUB) 상에 위치하여 게이트 배선들(GW) 및 데이터 배선들(DW)의 교차 영역에 위치하며, 데이터 신호에 대응되는 구동 전류에 상응하는 휘도로 발광하는 유기 발광 소자와, 상기 유기발광소자에 흐르는 구동 전류를 제어하기 위한 복수의 박막 트랜지스터 및 하나 이상의 캐패시터를 포함한다. 복수의 박막 트랜지스터 및 하나 이상의 캐패시터는 게이트 배선들(GW) 및 데이터 배선들(DW) 각각과 연결되어 있으며, 유기 발광 소자는 복수의 박막 트랜지스터 및 하나 이상의 캐패시터와 연결되어 있다. 유기 발광 소자는 제1 전원(ELVDD)과 제2 전원(ELVSS) 사이에 접속된다. 화소(PE)는 복수이며, 복수의 화소(PE) 각각은 제1 방향 및 제2 방향을 따라 매트릭스(matrix) 형태로 배치되어 있다. 복수의 화소(PE)는 이미지를 표시한다. 본 발명의 제1 실시예에서 화소(PE)는 직사각형 형태이나, 본 발명의 다른 실시예에서 화소는 평면적으로 원형, 삼각형, 타원형, 다각형, 폐루프형(closed loop type)등 어떠한 형태도 가질 수 있다.The pixel PE is located on the flexible substrate SUB, is located at the intersection of the gate lines GW and the data lines DW, and emits light with a luminance corresponding to a driving current corresponding to a data signal. It includes a device, a plurality of thin film transistors and one or more capacitors for controlling a driving current flowing through the organic light emitting device. The plurality of thin film transistors and one or more capacitors are connected to each of the gate wires GW and the data wires DW, and the organic light emitting device is connected to the plurality of thin film transistors and one or more capacitors. The organic light-emitting device is connected between the first power source ELVDD and the second power source ELVSS. There are a plurality of pixels PE, and each of the plurality of pixels PE is arranged in a matrix form along a first direction and a second direction. The plurality of pixels PE displays an image. In the first embodiment of the present invention, the pixel PE has a rectangular shape, but in another embodiment of the present invention, the pixel may have any shape such as circular, triangular, elliptical, polygonal, closed loop type, etc. have.
절연층(CIL)은 플렉서블 기판(SUB) 상에 위치하며, 화소(PE)를 구성하는 구성 요소들 각각의 사이에 배치되어 구성 요소들 각각간의 단락을 방지하는 역할을 한다. 절연층(CIL)은 제1 방향과 교차하는 제2 방향으로 개구되어 연장된 제1 개구 패턴(OP1)을 포함한다. 제1 개구 패턴(OP1)은 복수이며, 복수의 제1 개구 패턴(OP1) 각각은 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향으로 상호 이격되어 배치되어 있다. 제1 개구 패턴(OP1)은 복수의 화소(PE) 중 이웃하는 화소(PE) 사이에 배치되어 있으며, 화소(PE)의 단변과 나란한 방향인 제2 방향으로 연장되어 있다.The insulating layer CIL is positioned on the flexible substrate SUB and is disposed between each of the constituent elements constituting the pixel PE to prevent a short circuit between the constituent elements. The insulating layer CIL includes a first opening pattern OP1 that is opened and extended in a second direction crossing the first direction. The first opening pattern OP1 is plural, and each of the plurality of first opening patterns OP1 is disposed to be spaced apart from each other in a first direction, which is a direction in which the flexible substrate SUB is bent. The first opening pattern OP1 is disposed between neighboring pixels PE among the plurality of pixels PE, and extends in a second direction parallel to a short side of the pixel PE.
한편, 본 발명의 다른 실시예에서, 화소는 장변이 제2 방향과 나란한 방향으로 연장될 수 있으며, 이 경우 제1 개구 패턴은 화소의 장변과 나란한 방향인 제2 방향으로 연장될 수 있다.Meanwhile, in another embodiment of the present invention, a long side of the pixel may extend in a direction parallel to the second direction, and in this case, the first opening pattern may extend in a second direction that is parallel to the long side of the pixel.
이하, 도 2 및 도 3을 참조하여 화소(PE) 및 절연층(CIL)에 대해 구체적으로 설명한다.Hereinafter, the pixel PE and the insulating layer CIL will be described in detail with reference to FIGS. 2 and 3.
도 2는 도 1에 도시된 화소 부분을 나타낸 배치도이다. 도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이다.2 is a layout diagram illustrating a pixel portion illustrated in FIG. 1. 3 is a cross-sectional view taken along line III-III of FIG. 2.
도 2 및 도 3에 도시된 바와 같이, 화소(PE)는 상기 제1 전원(ELVDD)과 제2 전원(ELVSS) 사이에 연결된 유기 발광 소자(OLED)와 유기 발광 소자(OLED)와 제1 전원(ELVDD) 사이에 접속되어 상기 유기 발광 소자(OLED)로 공급되는 구동 전원을 제어하는 6개의 박막 트랜지스터 및 2개의 캐패시터를 포함하는 화소 회로를 포함한다.2 and 3, the pixel PE includes an organic light-emitting device OLED, an organic light-emitting device OLED, and a first power source connected between the first power ELVDD and the second power ELVSS. It includes a pixel circuit including six thin film transistors and two capacitors connected between (ELVDD) and controlling driving power supplied to the organic light emitting element OLED.
유기 발광 소자(OLED)는 제1 전극(E1), 제1 전극(E1) 상에 위치하는 유기 발광층(OL) 및 유기 발광층(OL) 상에 위치하는 제2 전극(E2)을 포함한다. 유기 발광 소자(OLED)의 애노드 전극인 제1 전극(E1)은 화소 회로를 경유하여 제1 전원(ELVDD)에 연결된 구동 전원 라인(ELVDDL)에 접속되고, 유기 발광 소자(OLED)의 캐소드 전극인 제2 전극(E2)은 제2 전원(ELVSS)에 접속된다. 이러한 유기 발광 소자(OLED)의 유기 발광층(OL)은 제1 전원(ELVDD)으로부터 화소 회로를 거쳐 구동 전원이 공급되고 제2 전원(ELVSS)으로부터 공통 전원이 공급될 때 유기 발광 소자(OLED)에 흐르는 구동 전류에 대응하는 휘도로 발광한다. 유기 발광층(OL)은 적색, 청색, 녹색 또는 백색 등의 발광 물질을 포함하거나, 또는 적색, 청색, 녹색 또는 백색 등을 발광하는 복수의 발광층이 적층되어 형성될 수 있다. 유기 발광층(OL)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다. 또한, 유기 발광층(OL)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다. 다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.The organic light-emitting device OLED includes a first electrode E1, an organic emission layer OL disposed on the first electrode E1, and a second electrode E2 disposed on the organic emission layer OL. The first electrode E1, which is an anode electrode of the organic light-emitting device OLED, is connected to the driving power line ELVDDL connected to the first power ELVDD via a pixel circuit, and is a cathode electrode of the organic light-emitting device OLED. The second electrode E2 is connected to the second power supply ELVSS. When driving power is supplied from the first power supply ELVDD through the pixel circuit and common power is supplied from the second power supply ELVSS, the organic emission layer OL of the organic light emitting device OLED is supplied to the organic light emitting device OLED. It emits light with a luminance corresponding to the flowing driving current. The organic emission layer OL may be formed by including a light emitting material such as red, blue, green, or white, or by stacking a plurality of emission layers emitting red, blue, green, or white light. The organic emission layer OL may include a red organic emission layer emitting red, a green organic emission layer emitting green, and a blue organic emission layer emitting blue, and the red organic emission layer, the green organic emission layer, and the blue organic emission layer are each red pixel. , Green pixels and blue pixels to implement a color image. In addition, in the organic emission layer OL, a red organic emission layer, a green organic emission layer, and a blue organic emission layer are stacked together on red, green, and blue pixels, and a red color filter, a green color filter, and a blue color filter are formed for each pixel. Thus, a color image can be realized. As another example, a white organic emission layer emitting white may be formed on all of the red, green, and blue pixels, and a red color filter, a green color filter, and a blue color filter may be formed for each pixel to implement a color image. When implementing a color image using a white organic emission layer and a color filter, a deposition mask is used to deposit a red organic emission layer, a green organic emission layer, and a blue organic emission layer on each individual pixel, i.e., red, green, and blue pixels. You do not have to do. The white organic emission layer described in another example may be formed as a single organic emission layer, and includes a structure in which a plurality of organic emission layers are stacked to emit white light. For example, a configuration enabling white light emission by combining at least one yellow organic emission layer and at least one blue organic emission layer, a configuration enabling white emission by combining at least one cyan organic emission layer and at least one red organic emission layer, A configuration in which white light emission is possible by combining at least one magenta organic emission layer and at least one green organic emission layer may also be included.
화소 회로는, 제1 박막 트랜지스터(T1), 하나 이상의 다른 박막 트랜지스터인 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5), 제6 박막 트랜지스터(T6)와, 제1 캐패시터(C1) 및 제2 캐패시터(C2)를 포함한다.The pixel circuit includes a first thin film transistor T1, a second thin film transistor T2, which is one or more other thin film transistors, a third thin film transistor T3, a fourth thin film transistor T4, a fifth thin film transistor T5, and And a sixth thin film transistor T6 and a first capacitor C1 and a second capacitor C2.
제1 박막 트랜지스터(T1)는 구동 전원 라인(ELVDDL)과 유기 발광 소자(OLED) 의 제1 전극(E1) 사이에 연결되며, 화소(PE)의 발광기간 동안 데이터 신호에 대응하는 구동 전원을 제1 전원(ELVDD)으로부터 유기 발광 소자(OLED)로 공급한다. 즉, 제1 박막 트랜지스터(T1)는 화소(PE)의 구동 트랜지스터로서 기능한다. 제1 박막 트랜지스터(T1)는 제1 액티브층(CA1), 제1 게이트 전극(G1), 제1 소스 전극(S1), 제1 드레인 전극(D1)을 포함한다.The first thin film transistor T1 is connected between the driving power line ELVDDL and the first electrode E1 of the organic light emitting diode OLED, and provides driving power corresponding to the data signal during the emission period of the pixel PE. 1 Supply from the power supply ELVDD to the organic light-emitting device OLED. That is, the first thin film transistor T1 functions as a driving transistor of the pixel PE. The first thin film transistor T1 includes a first active layer CA1, a first gate electrode G1, a first source electrode S1, and a first drain electrode D1.
제1 액티브층(CA1)은 플렉서블 기판(SUB) 상에 위치하여 제1 소스 전극(S1)과 제1 드레인 전극(D1) 사이에 위치하여 구동 전원 라인(ELVDDL)과 유기 발광 소자(OLED) 의 제1 전극(E1) 사이를 연결한다. 제1 액티브층(CA1)은 비정질 실리콘(a-Si), 폴리 실리콘(poly silicon), 산화물 반도체 등으로 형성될 수 있다. 제1 액티브층(CA1)을 형성하는 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다. The first active layer CA1 is positioned on the flexible substrate SUB, and is positioned between the first source electrode S1 and the first drain electrode D1, so that the driving power line ELVDDL and the organic light emitting diode OLED are formed. It connects between the first electrodes E1. The first active layer CA1 may be formed of amorphous silicon (a-Si), poly silicon, an oxide semiconductor, or the like. The oxide semiconductor forming the first active layer CA1 is titanium (Ti), hafnium (Hf), zirconium (Zr), aluminum (Al), tantalum (Ta), germanium (Ge), zinc (Zn), gallium ( Ga), tin (Sn) or indium (In)-based oxides, zinc oxide (ZnO), indium-gallium-zinc oxide (InGaZnO 4 ), indium-zinc oxide (Zn-In-O) ), zinc-tin oxide (Zn-Sn-O) indium-gallium oxide (In-Ga-O), indium-tin oxide (In-Sn-O), indium-zirconium oxide (In-Zr-O), indium -Zirconium-zinc oxide (In-Zr-Zn-O), indium-zirconium-tin oxide (In-Zr-Sn-O), indium-zirconium-gallium oxide (In-Zr-Ga-O), indium-aluminum Oxide (In-Al-O), indium-zinc-aluminum oxide (In-Zn-Al-O), indium-tin-aluminum oxide (In-Sn-Al-O), indium-aluminum-gallium oxide (In- Al-Ga-O), indium-tantalum oxide (In-Ta-O), indium-tantalum-zinc oxide (In-Ta-Zn-O), indium-tantalum-tin oxide (In-Ta-Sn-O) , Indium-tantalum-gallium oxide (In-Ta-Ga-O), indium-germanium oxide (In-Ge-O), indium-germanium-zinc oxide (In-Ge-Zn-O), indium-germanium-tin Oxide (In-Ge-Sn-O), indium-germanium-gallium oxide (In-Ge-Ga-O), titanium-indium-zinc oxide (Ti-In-Zn-O), hafnium-indium-zinc oxide ( Hf-In-Zn-O) may include any one.
제1 액티브층(CA1)은 후술할 제2 액티브층(CA2), 제3 액티브층(CA3), 제4 액티브층(CA4), 제5 액티브층(CA5) 및 제6 액티브층(CA6)과 동일한 층에 위치하고 있다. 즉, 제1 액티브층(CA1), 제2 액티브층(CA2), 제3 액티브층(CA3), 제4 액티브층(CA4), 제5 액티브층(CA5) 및 제6 액티브층(CA6)은 화학 기상 증착 공정 등의 한번의 공정을 이용해 형성될 수 있다. 제1 액티브층(CA1)은 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 연장되어 있으나, 이에 한정되지 않고 제1 방향 또는 제2 방향과 교차하는 어떠한 방향으로도 연장될 수 있다.The first active layer CA1 includes a second active layer CA2, a third active layer CA3, a fourth active layer CA4, a fifth active layer CA5, and a sixth active layer CA6, which will be described later. It is located on the same floor. That is, the first active layer CA1, the second active layer CA2, the third active layer CA3, the fourth active layer CA4, the fifth active layer CA5, and the sixth active layer CA6 are It can be formed using a single process such as a chemical vapor deposition process. The first active layer CA1 extends in a second direction crossing the first direction, which is a direction in which the flexible substrate SUB is bent, but is not limited thereto and extends in any direction crossing the first direction or the second direction. Can be.
제1 게이트 전극(G1)은 제1 액티브층(CA1) 상에 위치하며, 제1 캐패시터(C1)의 제1 캐패시터 전극(CE1), 제2 캐패시터(C2), 제3 박막 트랜지스터(T3), 및 제4 박막 트랜지스터(T4) 각각과 연결된다.The first gate electrode G1 is positioned on the first active layer CA1, and the first capacitor electrode CE1, the second capacitor C2, the third thin film transistor T3, and the first capacitor C1 are formed. And each of the fourth thin film transistors T4.
제1 소스 전극(S1)은 제1 액티브층(CA1)의 일 단부와 연결되어 제2 박막 트랜지스터(T2) 및 제5 박막 트랜지스터(T5) 각각과 연결된다.The first source electrode S1 is connected to one end of the first active layer CA1 to be connected to the second thin film transistor T2 and the fifth thin film transistor T5, respectively.
제1 드레인 전극(D1)은 제1 액티브층(CA1)의 타 단부와 연결되어 제3 박막 트랜지스터(T3) 및 제6 박막 트랜지스터(T6) 각각과 연결된다. 유기 발광 소자(OLED)의 제1 전극(E1)은 제6 박막 트랜지스터(T6)를 통해 제1 박막 트랜지스터(T1)와 연결된다.The first drain electrode D1 is connected to the other end of the first active layer CA1 and connected to the third thin film transistor T3 and the sixth thin film transistor T6, respectively. The first electrode E1 of the organic light emitting diode OLED is connected to the first thin film transistor T1 through the sixth thin film transistor T6.
본 발명의 제1 실시예에서, 제1 소스 전극(S1) 및 제1 드레인 전극(D1)은 제1 액티브층(CA1)과 동일한 층에 위치하나, 본 발명의 다른 실시예에서, 제1 소스 전극(S1) 및 제1 드레인 전극(D1)은 제1 액티브층(CA1)과 다른 층에 위치하여 접촉홀(contact hole)을 통해 제1 액티브층과 연결될 수 있다. 이 경우, 제1 액티브층은 불순물이 도핑된 소스 영역과 드레인 영역, 그리고, 소스 영역과 드레인 영역 사이에 배치된 채널 영역을 포함할 수 있다.In the first embodiment of the present invention, the first source electrode S1 and the first drain electrode D1 are located on the same layer as the first active layer CA1, but in another embodiment of the present invention, the first source The electrode S1 and the first drain electrode D1 may be positioned on a different layer from the first active layer CA1 and may be connected to the first active layer through a contact hole. In this case, the first active layer may include a source region and a drain region doped with impurities, and a channel region disposed between the source region and the drain region.
절연층(CIL)은 화소(PE)를 구성하는 구성 요소인 제1 박막 트랜지스터(T1)의 제1 액티브층(CA1)과 제1 게이트 전극(G1)간의 단락을 방지하는 동시에, 제1 게이트 전극(G1)과 유기 발광 소자(OLED)의 제1 전극(E1) 간의 단락을 방지하는 역할을 하며, 제1 서브 절연층(IL1), 제2 서브 절연층(IL2), 제3 서브 절연층(IL3), 제1 개구 패턴(OP1)을 포함한다.The insulating layer CIL prevents a short circuit between the first active layer CA1 and the first gate electrode G1 of the first thin film transistor T1, which is a constituent element of the pixel PE, while at the same time preventing a first gate electrode. It serves to prevent a short circuit between (G1) and the first electrode E1 of the organic light emitting diode (OLED), and the first sub-insulating layer IL1, the second sub-insulating layer IL2, and the third sub-insulating layer ( IL3) and a first opening pattern OP1.
제1 서브 절연층(IL1)은 플렉서블 기판(SUB)과 제1 액티브층(CA1) 사이에 위치하며, 외부로부터 플렉서블 기판(SUB)을 통해 제1 액티브층(CA1)으로 침투하는 습기를 차단하는 역할을 한다. 제1 서브 절연층(IL1)은 하나 이상의 층으로 형성될 수 있다. 제1 서브 절연층(IL1)은 실리콘 질화물 또는 실리콘 산화물 등의 무기 재료를 포함한다.The first sub-insulating layer IL1 is positioned between the flexible substrate SUB and the first active layer CA1, and blocks moisture penetrating into the first active layer CA1 through the flexible substrate SUB from the outside. Plays a role. The first sub insulating layer IL1 may be formed of one or more layers. The first sub insulating layer IL1 includes an inorganic material such as silicon nitride or silicon oxide.
제2 서브 절연층(IL2)은 제1 액티브층(CA1)을 덮고 있으며, 제1 액티브층(CA1)과 제1 게이트 전극(G1) 사이에 위치하고 있다. 제2 서브 절연층(IL2)은 제1 액티브층(CA1)과 제1 게이트 전극(G1) 간의 단락을 방지하는 역할을 한다. 제2 서브 절연층(IL2)은 하나 이상의 층으로 형성될 수 있다. 제2 서브 절연층(IL2)은 실리콘 질화물 또는 실리콘 산화물 등의 무기 재료를 포함한다.The second sub insulating layer IL2 covers the first active layer CA1 and is positioned between the first active layer CA1 and the first gate electrode G1. The second sub insulating layer IL2 serves to prevent a short circuit between the first active layer CA1 and the first gate electrode G1. The second sub insulating layer IL2 may be formed of one or more layers. The second sub insulating layer IL2 includes an inorganic material such as silicon nitride or silicon oxide.
제3 서브 절연층(IL3)은 제1 게이트 전극(G1)을 덮고 있으며, 제1 게이트 전극(G1)과 동일한 층에 위치하는 게이트 배선(GW)과 게이트 배선(GW) 상에 위치하는 구동 전원 라인(ELVDDL) 등의 데이터 배선(DW)간의 단락을 방지하는 역할을 한다. 제3 서브 절연층(IL3)은 하나 이상의 층으로 형성될 수 있다. 제3 서브 절연층(IL3)은 실리콘 질화물 또는 실리콘 산화물 등의 무기 재료를 포함한다.The third sub-insulating layer IL3 covers the first gate electrode G1, and the gate wiring GW and the driving power located on the gate wiring GW are located on the same layer as the first gate electrode G1. It prevents a short circuit between data lines DW such as lines ELVDDL. The third sub insulating layer IL3 may be formed of one or more layers. The third sub insulating layer IL3 includes an inorganic material such as silicon nitride or silicon oxide.
즉, 절연층(CIL)은 실리콘 질화물 또는 실리콘 산화물 등의 무기 재료를 포함한다.That is, the insulating layer CIL includes an inorganic material such as silicon nitride or silicon oxide.
제1 개구 패턴(OP1)은 상술한 바와 같이, 절연층(CIL)에 형성되어 있으며, 구체적으로는 제1 서브 절연층(IL1), 제2 서브 절연층(IL2), 제3 서브 절연층(IL3)에 형성되어 있다.As described above, the first opening pattern OP1 is formed on the insulating layer CIL, specifically, the first sub insulating layer IL1, the second sub insulating layer IL2, and the third sub insulating layer ( IL3).
이와 같이, 본 발명의 제1 실시예에 따른 표시 장치(1000)는 절연층(CIL)이 이웃하는 화소(PE) 사이에 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 개구 연장된 제1 개구 패턴(OP1)을 포함함으로써, 제1 개구 패턴(OP1)을 사이에 두고 상호 이격되어 제2 방향으로 배치된 하나의 열의 화소(PE)들이 플렉서블 기판(SUB) 상에서 섬(island) 형태를 가지게 된다. 제2 방향으로 배치된 하나의 열의 화소(PE)들이 플렉서블 기판(SUB) 상에서 섬 형태를 가짐으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 제2 방향으로 배치된 하나의 열의 화소(PE)에 가해지는 응력이 최소화된다.As described above, in the
즉, 절연층(CIL)이 무기재료 고유의 취성을 가지더라도, 플렉서블 기판(SUB)의 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 개구 연장된 제1 개구 패턴(OP1)을 포함함으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때 발생되는 응력에 의해 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.That is, even if the insulating layer CIL has inherent brittleness of the inorganic material, by including the first opening pattern OP1 extending in a second direction crossing the first direction, which is the bending direction of the flexible substrate SUB, The insulating layer (CIL) itself is damaged by stress generated when the flexible substrate (SUB) is bent in the first direction, or the components constituting the pixel (PE) are damaged by the stress generated in the insulating layer (CIL). Is minimized.
이상과 같이, 플렉서블 기판(SUB)을 포함하더라도 절연층(CIL)이 제1 개구 패턴(OP1)을 포함함으로써, 절연층(CIL)에 가해지는 응력이 최소화되기 때문에, 게이트 배선(GW), 데이터 배선(DW), 화소(PE) 들이 절연층(CIL)에 가해지는 응력에 의해 파손되는 것이 최소화된다.As described above, even if the flexible substrate SUB is included, since the insulating layer CIL includes the first opening pattern OP1, the stress applied to the insulating layer CIL is minimized, so that the gate wiring GW and the data It is minimized that the wiring DW and the pixels PE are damaged due to stress applied to the insulating layer CIL.
절연층(CIL)은 후술할 제2 박막 트랜지스터(T2) 내지 제6 박막 트랜지스터(T6) 각각을 구성하는 구성 요소들 간의 단락을 방지한다.The insulating layer CIL prevents short circuits between components constituting each of the second to sixth thin film transistors T2 to T6 to be described later.
제2 박막 트랜지스터(T2)는 데이터 라인(DAm)과 제1 박막 트랜지스터(T1) 사이를 연결하며, 제2 스캔 라인(SCn)과 연결된 제2 게이트 전극(G2)을 포함한다. 제2 박막 트랜지스터(T2)는 제2 스캔 라인(SCn)으로부터 스캔 신호가 공급될 때 데이터 라인(DAm)으로부터 공급되는 데이터 신호를 화소(PE) 내부로 전달한다. 즉, 제2 박막 트랜지스터(T2)는 화소(PE)의 스위칭 트랜지스터로서 기능한다. 제2 박막 트랜지스터(T2)는 소스 전극과 드레인 전극 사이에 위치하여 데이터 라인(DAm)과 제1 박막 트랜지스터(T1) 사이를 연결하며, 제2 게이트 전극(G2)과 대응하여 위치하는 제2 액티브층(CA2)을 포함한다. The second thin film transistor T2 connects between the data line DAm and the first thin film transistor T1, and includes a second gate electrode G2 connected to the second scan line SCn. When the scan signal is supplied from the second scan line SCn, the second thin film transistor T2 transfers the data signal supplied from the data line DAm into the pixel PE. That is, the second thin film transistor T2 functions as a switching transistor of the pixel PE. The second thin film transistor T2 is positioned between the source electrode and the drain electrode, connects the data line DAm and the first thin film transistor T1, and is positioned to correspond to the second gate electrode G2. It includes a layer CA2.
제3 박막 트랜지스터(T3)는 제1 박막 트랜지스터(T1)와 제1 게이트 전극(G1) 사이를 연결하며, 제2 스캔 라인(SCn)과 연결된 제3 게이트 전극(G3)을 포함한다. 제3 박막 트랜지스터(T3)는 화소(PE) 내부로 데이터 신호가 공급될 때 제1 박막 트랜지스터(T1)를 다이오드 형태로 연결하여 제1 박막 트랜지스터(T1)의 문턱전압을 보상한다. 즉, 제3 박막 트랜지스터(T3)는 화소(PE)의 보상 트랜지스터로서 기능한다. 제3 박막 트랜지스터(T3)는 소스 전극과 드레인 전극 사이에 위치하여 제1 박막 트랜지스터(T1)와 제1 게이트 전극(G1) 사이를 연결하며, 제3 게이트 전극(G3)과 대응하여 위치하는 제3 액티브층(CA3)을 포함한다. The third thin film transistor T3 connects between the first thin film transistor T1 and the first gate electrode G1 and includes a third gate electrode G3 connected to the second scan line SCn. When a data signal is supplied into the pixel PE, the third thin film transistor T3 connects the first thin film transistor T1 in a diode shape to compensate for the threshold voltage of the first thin film transistor T1. That is, the third thin film transistor T3 functions as a compensation transistor of the pixel PE. The third thin film transistor T3 is positioned between the source electrode and the drain electrode, connects the first thin film transistor T1 and the first gate electrode G1, and is positioned corresponding to the third gate electrode G3. It includes 3 active layers CA3.
제4 박막 트랜지스터(T4)는 초기화 전원 라인(Vinit)과 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 사이를 연결하며, 제1 스캔 라인(SCn-1)과 연결된 제4 게이트 전극(G4)을 포함한다. 제4 박막 트랜지스터(T4)는 화소(PE)에 데이터 신호가 입력되는 데이터 프로그래밍 기간 동안 상기 데이터 신호가 화소(PE) 내부로 원활히 공급될 수 있도록, 상기 데이터 프로그래밍 기간에 앞선 초기화 기간 동안 제1 스캔 라인(SCn-1)으로부터 스캔 신호가 공급될 때 초기화 전원 라인(Vinit)으로부터 공급되는 초기화 전원을 화소(PE) 내부로 전달하여 제1 박막 트랜지스터(T1)를 초기화한다. 즉, 제4 박막 트랜지스터(T4)는 화소(PE)의 스위칭 트랜지스터로서 기능한다. 제4 박막 트랜지스터(T4)는 소스 전극과 드레인 전극 사이에 위치하여 초기화 전원 라인(Vinit)과 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 사이를 연결하며, 제4 게이트 전극(G4)과 대응하여 위치하는 제4 액티브층(CA4)을 포함한다. The fourth thin film transistor T4 is a fourth gate electrode connected between the initialization power line Vinit and the first gate electrode G1 of the first thin film transistor T1, and connected to the first scan line SCn-1. (G4) is included. The fourth thin film transistor T4 is a first scan during an initialization period prior to the data programming period so that the data signal can be smoothly supplied to the pixel PE during a data programming period in which a data signal is input to the pixel PE. When the scan signal is supplied from the line SCn-1, the initialization power supplied from the initialization power line Vinit is transferred into the pixel PE to initialize the first thin film transistor T1. That is, the fourth thin film transistor T4 functions as a switching transistor of the pixel PE. The fourth thin film transistor T4 is positioned between the source electrode and the drain electrode and connects the initialization power line Vinit to the first gate electrode G1 of the first thin film transistor T1, and the fourth gate electrode G4 ) And a fourth active layer CA4 positioned to correspond to it.
제5 박막 트랜지스터(T5)는 구동 전원 라인(ELVDDL)과 제1 박막 트랜지스터(T1) 사이를 연결하며, 발광 제어 라인(En)과 연결된 제5 게이트 전극(G5)을 포함한다. 제5 박막 트랜지스터(T5)는 화소(PE)의 비발광기간 동안 제1 전원(ELVDD)에 연결된 구동 전원 라인(ELVDDL)과 제1 박막 트랜지스터(T1) 사이의 연결을 차단하고, 화소(PE)의 발광기간 동안 구동 전원 라인(ELVDDL)과 제1 박막 트랜지스터(T1) 사이를 연결한다. 즉, 제5 박막 트랜지스터(T5)는 화소(PE)의 스위칭 트랜지스터로서 기능한다. 제5 박막 트랜지스터(T5)는 소스 전극과 드레인 전극 사이에 위치하여 구동 전원 라인(ELVDDL)과 제1 박막 트랜지스터(T1) 사이를 연결하며, 제5 게이트 전극(G5)과 대응하여 위치하는 제5 액티브층(CA5)을 포함한다. The fifth thin film transistor T5 connects between the driving power line ELVDDL and the first thin film transistor T1 and includes a fifth gate electrode G5 connected to the emission control line En. The fifth thin film transistor T5 cuts off the connection between the driving power line ELVDDL connected to the first power ELVDD and the first thin film transistor T1 during the non-emission period of the pixel PE, and the pixel PE During the light emission period of, the driving power line ELVDDL and the first thin film transistor T1 are connected. That is, the fifth thin film transistor T5 functions as a switching transistor of the pixel PE. The fifth thin film transistor T5 is positioned between the source electrode and the drain electrode, connects the driving power line ELVDDL and the first thin film transistor T1, and is positioned corresponding to the fifth gate electrode G5. It includes an active layer CA5.
제6 박막 트랜지스터(T6)는 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED)의 제1 전극(E1) 사이를 연결하며, 발광 제어 라인(En)과 연결된 제6 게이트 전극(G6)을 포함한다. 제6 박막 트랜지스터(T6)는 화소(PE)의 비발광기간 동안 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED) 사이의 연결을 차단하고, 화소(PE)의 발광기간 동안 상기 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED) 사이를 연결한다. 즉, 제6 박막 트랜지스터(T6)는 화소(PE)의 스위칭 트랜지스터로서 기능한다. 제6 박막 트랜지스터(T6)는 소스 전극과 드레인 전극 사이에 위치하여 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED)의 제1 전극(E1) 사이를 연결하며, 제6 게이트 전극(G6)과 대응하여 위치하는 제6 액티브층(CA6)을 포함한다. The sixth thin film transistor T6 connects between the first thin film transistor T1 and the first electrode E1 of the organic light emitting diode OLED, and connects the sixth gate electrode G6 connected to the emission control line En. Include. The sixth thin film transistor T6 blocks the connection between the first thin film transistor T1 and the organic light emitting element OLED during the non-emission period of the pixel PE, and the first thin film transistor T6 It connects between the transistor T1 and the organic light-emitting device OLED. That is, the sixth thin film transistor T6 functions as a switching transistor of the pixel PE. The sixth thin film transistor T6 is positioned between the source electrode and the drain electrode to connect the first thin film transistor T1 and the first electrode E1 of the organic light emitting diode OLED, and the sixth gate electrode G6 And a sixth active layer CA6 positioned corresponding to.
제6 박막 트랜지스터(T6)의 드레인 전극에는 절연층(CIL)을 통해 제1 전극(E1)이 접속된다.The first electrode E1 is connected to the drain electrode of the sixth thin film transistor T6 through the insulating layer CIL.
또한, 제1 게이트 전극(G1), 제2 게이트 전극(G2), 제3 게이트 전극(G3), 제4 게이트 전극(G4), 제5 게이트 전극(G5) 및 제6 게이트 전극(G6)은 동일한 층에 위치하거나 서로 다른 층에 위치하고 있으며, 게이트 배선들(GW)을 형성하는 포토리소그래피 등의 공정을 이용해 게이트 배선들(GW)과 동시에 형성될 수 있다.In addition, the first gate electrode G1, the second gate electrode G2, the third gate electrode G3, the fourth gate electrode G4, the fifth gate electrode G5, and the sixth gate electrode G6 are They are located on the same layer or on different layers, and may be formed simultaneously with the gate wirings GW by using a process such as photolithography to form the gate wirings GW.
제1 캐패시터(C1)는 데이터 프로그래밍 기간 동안 화소(PE) 내부로 공급되는 데이터 신호를 저장하고 이를 한 프레임 동안 유지하기 위한 것으로, 제1 전원(ELVDD)과 연결된 구동 전원 라인(ELVDDL)과 초기화 전원 라인(Vinit)과 연결된 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 사이에 형성된다. 즉, 제1 캐패시터(C1)는 스토리지 캐패시터로 기능한다. The first capacitor C1 is for storing a data signal supplied into the pixel PE during the data programming period and maintaining it for one frame, and the driving power line ELVDDL connected to the first power ELVDD and the initialization power supply It is formed between the first gate electrode G1 of the first thin film transistor T1 connected to the line Vinit. That is, the first capacitor C1 functions as a storage capacitor.
제1 캐패시터(C1)는 플렉서블 기판(SUB) 상에 위치하며, 제1 절연층(CIL1)을 사이에 두고 상호 대향하는 제1 캐패시터 전극(CE1) 및 제2 캐패시터 전극(CE2)을 포함한다.The first capacitor C1 is positioned on the flexible substrate SUB, and includes a first capacitor electrode CE1 and a second capacitor electrode CE2 facing each other with a first insulating layer CIL1 interposed therebetween.
제1 캐패시터 전극(CE1)은 제4 박막 트랜지스터(T4)를 통해 초기화 전원 라인(Vinit)과 연결되어 있으며, 제1 액티브층(CA1), 제2 액티브층(CA2) 내지 제6 액티브층(CA6)과 동일한 층에 위치하고 있다.The first capacitor electrode CE1 is connected to the initialization power line Vinit through the fourth thin film transistor T4, and includes a first active layer CA1, a second active layer CA2 to a sixth active layer CA6. It is located on the same floor as ).
한편, 다른 실시예에서 제1 캐패시터 전극은 제1 액티브층(CA1), 제2 액티브층(CA2) 내지 제6 액티브층(CA6)과 다른 층에 위치할 수 잇다.Meanwhile, in another embodiment, the first capacitor electrode may be positioned on a layer different from the first active layer CA1, the second active layer CA2 to the sixth active layer CA6.
제2 캐패시터 전극(CE2)은 구동 전원 라인(ELVDDL)과 연결되어 있으며, 게이트 배선들(GW)과 동일한 층에 위치하고 있다. 제2 캐패시터 전극(CE2)은 도 1에서 도시한 바와 같이, 이웃하는 화소(PE)를 가로질러 제2 방향으로 연장되어 있다.The second capacitor electrode CE2 is connected to the driving power line ELVDDL and is located on the same layer as the gate wirings GW. As shown in FIG. 1, the second capacitor electrode CE2 extends in a second direction across the neighboring pixels PE.
제2 캐패시터(C2)는 표시 장치(1000)에서 로드로 인한 전압강하를 보상하기 위한 것으로, 제1 캐패시터(C1)의 제1 캐패시터 전극(CE1)과 제2 스캔 라인(SCn) 사이에 형성된다. 즉, 제2 캐패시터(C2)는 현재 스캔 신호의 전압 레벨이 변경될 때, 특히 현재 스캔 신호의 공급이 중단되는 시점에서 커플링 작용에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)의 전압을 상승시킴으로써, 표시 장치(1000) 내의 로드로 인한 전압강하를 보상하는 부스팅 캐패시터로서 기능한다.The second capacitor C2 is for compensating for a voltage drop due to a load in the
이하, 상술한 화소(PE)의 동작을 설명한다.Hereinafter, the operation of the above-described pixel PE will be described.
우선, 초기화 기간으로 설정되는 제1 기간 동안 제1 스캔 라인(SCn-1)을 통해 로우 레벨의 이전 스캔 신호가 공급된다. 그러면, 로우 레벨의 이전 스캔 신호에 대응하여 제4 박막 트랜지스터(T4)가 턴온되며, 초기화 전원 라인(Vinit)으로부터 제4 박막 트랜지스터(T4)를 통해 초기화 전원이 제1 박막 트랜지스터(T1)로 공급되어 제1 박막 트랜지스터(T1)가 초기화된다.First, a low-level previous scan signal is supplied through the first scan line SCn-1 during a first period set as an initialization period. Then, the fourth thin film transistor T4 is turned on in response to the low-level previous scan signal, and the initialization power is supplied to the first thin film transistor T1 from the initialization power line Vinit through the fourth thin film transistor T4. Thus, the first thin film transistor T1 is initialized.
이후, 데이터 프로그래밍 기간으로 설정되는 제2 기간 동안 제2 스캔 라인(SCn)을 통해 로우 레벨의 현재 스캔 신호가 공급된다. 그러면, 로우 레벨의 현재 스캔 신호에 대응하여 제2 박막 트랜지스터(T2) 및 제3 박막 트랜지스터(T3)가 턴온된다.Thereafter, a current scan signal of a low level is supplied through the second scan line SCn during a second period set as the data programming period. Then, the second thin film transistor T2 and the third thin film transistor T3 are turned on in response to the current scan signal of the low level.
그리고, 제1 박막 트랜지스터(T1)도 제3 박막 트랜지스터(T3)에 의해 다이오드 연결되는 형태로 턴온되며, 특히 앞선 제1 기간 동안 제1 박막 트랜지스터(T1)가 초기화되었으므로 제1 박막 트랜지스터(T1)는 순방향으로 다이오드 연결된다.In addition, the first thin film transistor T1 is also turned on in a diode-connected form by the third thin film transistor T3. In particular, since the first thin film transistor T1 has been initialized during the first period, the first thin film transistor T1 Is diode-connected in the forward direction.
이에 의해, 데이터 라인(DAm)으로부터 공급된 데이터 신호가 제2 박막 트랜지스터(T2), 제1 박막 트랜지스터(T1) 및 제3 박막 트랜지스터(T3)를 경유하며, 이로 인해 제1 캐패시터(C1)에는 데이터 신호와 제1 박막 트랜지스터(T1)의 문턱전압의 차에 대응하는 전압이 저장된다.Accordingly, the data signal supplied from the data line DAm passes through the second thin film transistor T2, the first thin film transistor T1, and the third thin film transistor T3, and thus, the first capacitor C1 has A voltage corresponding to the difference between the data signal and the threshold voltage of the first thin film transistor T1 is stored.
이후, 현재 스캔 신호의 공급이 중단되면서 현재 스캔 신호의 전압레벨이 하이 레벨로 변경되면, 제2 캐패시터(C2)의 커플링 작용에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 인가되는 전압이 현재 스캔 신호의 전압 변동폭에 대응하여 변경된다. 이때, 제1 캐패시터(C1)와 제2 캐패시터(C2) 간의 차지 쉐어링에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 인가되는 전압이 변경되므로, 제1 게이트 전극(G1)에 인가되는 전압 변화량은 현재 스캔 신호의 전압 변동폭과 더불어, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 간의 차지 쉐어링 값에 비례하여 변동된다.Thereafter, when the supply of the current scan signal is stopped and the voltage level of the current scan signal is changed to a high level, the first gate electrode G1 of the first thin film transistor T1 is caused by the coupling action of the second capacitor C2. The voltage applied to is changed in response to the voltage fluctuation range of the current scan signal. At this time, since the voltage applied to the first gate electrode G1 of the first thin film transistor T1 is changed by charge sharing between the first capacitor C1 and the second capacitor C2, the first gate electrode G1 The voltage change applied to the voltage fluctuates in proportion to the voltage fluctuation width of the current scan signal and a charge sharing value between the first capacitor C1 and the second capacitor C2.
이후, 발광 기간으로 설정되는 제3 기간 동안 발광 제어 라인(En)으로부터 공급되는 발광 제어 신호가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 제3 기간 동안 로우 레벨의 발광 제어 신호에 의해 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6)가 턴온된다. 이에 의해, 제1 전원(ELVDD)으로부터 구동 전원 라인(ELVDDL)을 통해 제5 박막 트랜지스터(T5), 제1 박막 트랜지스터(T1), 제6 박막 트랜지스터(T6) 및 유기 발광 소자(OLED)를 경유하여 제2 전원(ELVSS)으로의 경로로 구동 전류가 공급된다.Thereafter, the light emission control signal supplied from the light emission control line En is changed from the high level to the low level during the third period set as the light emission period. Then, during the third period, the fifth and sixth thin film transistors T5 and T6 are turned on by the low-level emission control signal. Accordingly, through the driving power line ELVDDL from the first power supply ELVDD, the fifth thin film transistor T5, the first thin film transistor T1, the sixth thin film transistor T6, and the organic light emitting diode OLED are passed through. Thus, the driving current is supplied through the path to the second power ELVSS.
이러한 구동 전류는 제1 박막 트랜지스터(T1)에 의해 제어되는 것으로서, 제1 박막 트랜지스터(T1)는 자신의 제1 게이트 전극(G1)에 공급되는 전압에 대응하는 크기의 구동 전류를 발생시킨다. 이때, 상술한 제2 기간 동안 제1 캐패시터(C1)에는 제1 박막 트랜지스터(T1)의 문턱전압이 반영된 전압이 저장되었으므로, 제3 기간 동안 제1 트랜지스터(T1)의 문턱전압이 보상된다.This driving current is controlled by the first thin film transistor T1, and the first thin film transistor T1 generates a driving current having a magnitude corresponding to the voltage supplied to its first gate electrode G1. At this time, since the voltage reflecting the threshold voltage of the first thin film transistor T1 is stored in the first capacitor C1 during the above-described second period, the threshold voltage of the first transistor T1 is compensated during the third period.
이와 같이, 본 발명의 제1 실시예에 따른 표시 장치(1000)는 절연층(CIL)이 이웃하는 화소(PE) 사이에 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 개구 연장된 제1 개구 패턴(OP1)을 포함함으로써, 제1 개구 패턴(OP1)을 사이에 두고 상호 이격되어 제2 방향으로 배치된 하나의 열의 화소(PE)들이 플렉서블 기판(SUB) 상에서 섬(island) 형태를 가짐으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 제2 방향으로 배치된 하나의 열의 화소(PE)에 가해지는 응력이 최소화된다. 즉, 절연층(CIL)이 무기재료 고유의 취성을 가지더라도, 플렉서블 기판(SUB)의 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 개구 연장된 제1 개구 패턴(OP1)을 포함함으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때 발생되는 응력에 의해 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.As described above, in the
이상과 같이, 플렉서블 기판(SUB)을 포함하더라도 절연층(CIL)이 제1 개구 패턴(OP1)을 포함함으로써, 절연층(CIL)에 가해지는 응력이 최소화되기 때문에, 플렉서블 기판(SUB)이 휘어져도 게이트 배선(GW), 데이터 배선(DW), 화소(PE) 들이 절연층(CIL)에 가해지는 응력에 의해 파손되는 것이 최소화된 표시 장치(1000)가 제공된다.As described above, even if the flexible substrate SUB is included, since the insulating layer CIL includes the first opening pattern OP1, the stress applied to the insulating layer CIL is minimized, so that the flexible substrate SUB is bent. The
이하, 도 4를 참조하여 본 발명의 제2 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to a second exemplary embodiment of the present invention will be described with reference to FIG. 4.
이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제2 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only characteristic portions that are distinguished from the first embodiment will be extracted and described, and portions omitted from the description will be described according to the first embodiment. In the second embodiment of the present invention, for convenience of description, the same components will be described with the same reference numerals as the first embodiment of the present invention.
도 4는 본 발명의 제2 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.4 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a second exemplary embodiment of the present invention.
도 4에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 표시 장치(1002)의 절연층(CIL)의 제1 개구 패턴(OP1)은 절연층(CIL)에 형성되어 있으며, 구체적으로는 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3)에 형성되어 있다.As shown in FIG. 4, the first opening pattern OP1 of the insulating layer CIL of the
이와 같이, 본 발명의 제2 실시예에 따른 표시 장치(1002)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3)에만 형성되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때 절연층(CIL)에 발생되는 응력이 최소화되기 때문에, 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.As described above, in the
또한, 본 발명의 제2 실시예에 따른 표시 장치(1002)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3)에만 형성되어 있음으로써, 외부로부터 플렉서블 기판(SUB)을 통해 유기 발광 소자(OLED)로 침투하는 습기가 제1 서브 절연층(IL1)에 의해 차단된다. In addition, in the
이하, 도 5를 참조하여 본 발명의 제3 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to a third embodiment of the present invention will be described with reference to FIG. 5.
이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제3 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only characteristic portions that are distinguished from the first embodiment will be extracted and described, and portions omitted from the description will be described according to the first embodiment. In the third embodiment of the present invention, for convenience of description, the same components will be described with the same reference numerals as the first embodiment of the present invention.
도 5는 본 발명의 제3 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.5 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a third exemplary embodiment of the present invention.
도 5에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 표시 장치(1003)의 절연층(CIL)의 제1 개구 패턴(OP1)은 절연층(CIL)에 형성되어 있으며, 구체적으로는 제3 서브 절연층(IL3)에만 형성되어 있다.As shown in FIG. 5, the first opening pattern OP1 of the insulating layer CIL of the
이와 같이, 본 발명의 제3 실시예에 따른 표시 장치(1003)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제3 서브 절연층(IL3)에만 형성되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때 절연층(CIL)에 발생되는 응력이 최소화되기 때문에, 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.As described above, in the
또한, 본 발명의 제3 실시예에 따른 표시 장치(1003)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제3 서브 절연층(IL3)에만 형성되어 있음으로써, 외부로부터 플렉서블 기판(SUB)을 통해 유기 발광 소자(OLED)로 침투하는 습기가 제1 서브 절연층(IL1) 및 제2 서브 절연층(IL2)에 의해 차단된다. In addition, in the
이하, 도 6을 참조하여 본 발명의 제4 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to a fourth exemplary embodiment of the present invention will be described with reference to FIG. 6.
이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제4 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only characteristic portions that are distinguished from the first embodiment will be extracted and described, and portions omitted from the description will be described according to the first embodiment. Further, in the fourth embodiment of the present invention, for convenience of description, the same components will be described with the same reference numerals as the first embodiment of the present invention.
도 6은 본 발명의 제4 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.6 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a fourth exemplary embodiment of the present invention.
도 6에 도시된 바와 같이, 본 발명의 제4 실시예에 따른 표시 장치(1004)의 절연층(CIL)의 제1 개구 패턴(OP1)은 절연층(CIL)에 형성되어 있으며, 구체적으로는 제1 서브 절연층(IL1) 및 제2 서브 절연층(IL2)에 형성되어 있다.As shown in FIG. 6, the first opening pattern OP1 of the insulating layer CIL of the
이와 같이, 본 발명의 제4 실시예에 따른 표시 장치(1004)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제1 서브 절연층(IL1) 및 제2 서브 절연층(IL2)에만 형성되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때 절연층(CIL)에 발생되는 응력이 최소화되기 때문에, 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.As described above, in the
또한, 본 발명의 제4 실시예에 따른 표시 장치(1004)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제1 서브 절연층(IL1) 및 제2 서브 절연층(IL2)에 형성되어 있음으로써, 외부로부터 플렉서블 기판(SUB)을 통해 유기 발광 소자(OLED)로 침투하는 습기가 제3 서브 절연층(IL3)에 의해 차단된다. In addition, in the
이하, 도 7을 참조하여 본 발명의 제5 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to a fifth exemplary embodiment of the present invention will be described with reference to FIG. 7.
이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제5 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only characteristic portions that are distinguished from the first embodiment will be extracted and described, and portions omitted from the description will be described according to the first embodiment. Further, in the fifth embodiment of the present invention, for convenience of description, the same components will be described with the same reference numerals as the first embodiment of the present invention.
도 7은 본 발명의 제5 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.7 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a fifth exemplary embodiment of the present invention.
도 7에 도시된 바와 같이, 본 발명의 제5 실시예에 따른 표시 장치(1005)의 절연층(CIL)의 제1 개구 패턴(OP1)은 절연층(CIL)에 형성되어 있으며, 구체적으로는 제2 서브 절연층(IL2)에만 형성되어 있다.As shown in FIG. 7, the first opening pattern OP1 of the insulating layer CIL of the
이와 같이, 본 발명의 제5 실시예에 따른 표시 장치(1005)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제2 서브 절연층(IL2)에만 형성되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때 절연층(CIL)에 발생되는 응력이 최소화되기 때문에, 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.As described above, in the
또한, 본 발명의 제5 실시예에 따른 표시 장치(1005)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제2 서브 절연층(IL2)에만 형성되어 있음으로써, 외부로부터 플렉서블 기판(SUB)을 통해 유기 발광 소자(OLED)로 침투하는 습기가 제1 서브 절연층(IL1) 및 제3 서브 절연층(IL3)에 의해 차단된다. In addition, in the
이하, 도 8을 참조하여 본 발명의 제6 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to a sixth embodiment of the present invention will be described with reference to FIG. 8.
이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제6 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only characteristic portions that are distinguished from the first embodiment will be extracted and described, and portions omitted from the description will be described according to the first embodiment. In addition, in the sixth embodiment of the present invention, for convenience of description, the same components will be described with the same reference numerals as the first embodiment of the present invention.
도 8은 본 발명의 제6 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.8 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a sixth exemplary embodiment of the present invention.
도 8에 도시된 바와 같이, 본 발명의 제6 실시예에 따른 표시 장치(1006)의 절연층(CIL)의 제1 개구 패턴(OP1)은 절연층(CIL)에 형성되어 있으며, 구체적으로는 제1 서브 절연층(IL1)에만 형성되어 있다.As shown in FIG. 8, the first opening pattern OP1 of the insulating layer CIL of the
이와 같이, 본 발명의 제6 실시예에 따른 표시 장치(1006)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제1 서브 절연층(IL1)에만 형성되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때 절연층(CIL)에 발생되는 응력이 최소화되기 때문에, 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.As described above, in the
또한, 본 발명의 제6 실시예에 따른 표시 장치(1006)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제1 서브 절연층(IL1)에만 형성되어 있음으로써, 외부로부터 플렉서블 기판(SUB)을 통해 유기 발광 소자(OLED)로 침투하는 습기가 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3)에 의해 차단된다. In addition, in the
이하, 도 9를 참조하여 본 발명의 제7 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to a seventh embodiment of the present invention will be described with reference to FIG. 9.
이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제7 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only characteristic portions that are distinguished from the first embodiment will be extracted and described, and portions omitted from the description will be described according to the first embodiment. In addition, in the seventh embodiment of the present invention, for convenience of description, the same components will be described with the same reference numerals as in the first embodiment of the present invention.
도 9는 본 발명의 제7 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.9 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a seventh exemplary embodiment of the present invention.
도 9에 도시된 바와 같이, 본 발명의 제7 실시예에 따른 표시 장치(1007)의 절연층(OIL)의 제1 서브 절연층(IL1), 제2 서브 절연층(IL2), 제3 서브 절연층(IL3) 중 하나 이상의 층은 폴리이미드 또는 페닐렌(phenylene) 또는 실록산(siloxane) 등을 포함하는 유기 재료를 포함한다. 즉, 절연층(OIL)은 폴리이미드 또는 페닐렌(phenylene) 또는 실록산(siloxane) 등을 포함하는 유기 재료를 포함한다.9, a first sub insulating layer IL1, a second sub insulating layer IL2, and a third sub of the insulating layer OIL of the
이상과 같이, 본 발명의 제7 실시예에 따른 표시 장치(1007)는 절연층(OIL)이 무기 재료 대비 응력을 덜 받는 유기 재료를 포함함으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 절연층(OIL)에 발생되는 응력이 최소화되기 때문에, 절연층(OIL) 자체가 파손되거나 또는 절연층(OIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다. As described above, in the
즉, 절연층(OIL)이 제1 개구 패턴(OP1)을 포함하는 동시에 유기 재료를 포함함으로써, 플렉서블 기판(SUB)이 휘어질 때 발생되는 응력에 의한 불량이 최소화되는 표시 장치(1007)가 제공된다.That is, since the insulating layer OIL includes the first opening pattern OP1 and at the same time includes an organic material, the
이하, 도 10을 참조하여 본 발명의 제8 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to an eighth embodiment of the present invention will be described with reference to FIG. 10.
이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제8 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only characteristic portions that are distinguished from the first embodiment will be extracted and described, and portions omitted from the description will be described according to the first embodiment. Further, in the eighth embodiment of the present invention, for convenience of description, the same components will be described with the same reference numerals as the first embodiment of the present invention.
도 10은 본 발명의 제8 실시예에 따른 표시 장치를 나타낸 도면이다.10 is a diagram illustrating a display device according to an eighth embodiment of the present invention.
도 10에 도시된 바와 같이, 본 발명의 제8 실시예에 따른 표시 장치(1008)의 절연층(CIL)은 플렉서블 기판(SUB) 상에 위치하며, 제1 방향과 교차하는 제2 방향으로 개구되어 연장된 제1 개구 패턴(OP1) 및 제1 개구 패턴(OP1)과 교차하여 제1 방향으로 개구되어 연장된 제2 개구 패턴(OP2)을 포함한다. 플렉서블 기판(SUB)은 제1 방향 및 제2 방향으로도 휘어진다. 즉, 플렉서블 기판(SUB)은 서로 교차하는 방향인 제1 방향 및 제2 방향으로 휘어진다.As shown in FIG. 10, the insulating layer CIL of the
제1 개구 패턴(OP1)은 복수이며, 복수의 제1 개구 패턴(OP1) 각각은 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향으로 상호 이격되어 배치되어 있다. 제1 개구 패턴(OP1)은 복수의 화소(PE) 중 이웃하는 화소(PE) 사이에 배치되어 있으며, 화소(PE)의 단변과 나란한 방향인 제2 방향으로 연장되어 있다.The first opening pattern OP1 is plural, and each of the plurality of first opening patterns OP1 is disposed to be spaced apart from each other in a first direction, which is a direction in which the flexible substrate SUB is bent. The first opening pattern OP1 is disposed between neighboring pixels PE among the plurality of pixels PE, and extends in a second direction parallel to a short side of the pixel PE.
제2 개구 패턴(OP2)은 복수이며, 복수의 제2 개구 패턴(OP2) 각각은 플렉서블 기판(SUB)이 휘어지는 방향인 제2 방향으로 상호 이격되어 배치되어 있다. 제2 개구 패턴(OP2)은 복수의 화소(PE) 중 이웃하는 화소(PE) 사이에 배치되어 있으며, 화소(PE)의 장변과 나란한 방향인 제1 방향으로 연장되어 있다.There are a plurality of second opening patterns OP2, and each of the plurality of second opening patterns OP2 is disposed to be spaced apart from each other in a second direction, which is a direction in which the flexible substrate SUB is bent. The second opening pattern OP2 is disposed between neighboring pixels PE among the plurality of pixels PE, and extends in a first direction parallel to the long side of the pixel PE.
복수의 제1 개구 패턴(OP1) 및 복수의 제2 개구 패턴(OP2)은 그물망 형태를 구성하고 있으며, 복수의 화소(PE) 각각은 상호 교차하는 제1 개구 패턴(OP1)과 제2 개구 패턴에 의해 둘러싸여 있다.The plurality of first opening patterns OP1 and the plurality of second opening patterns OP2 have a mesh shape, and each of the plurality of pixels PE is a first opening pattern OP1 and a second opening pattern intersecting each other. Surrounded by.
이와 같이, 본 발명의 제8 실시예에 따른 표시 장치(1008)는 절연층(CIL)이 복수의 화소(PE) 각각을 둘러싸는 제1 개구 패턴(OP1) 및 제2 개구 패턴(OP2)을 포함함으로써, 제1 개구 패턴(OP1) 및 제2 개구 패턴(OP2)에 의해 둘러싸인 복수의 화소(PE) 각각이 플렉서블 기판(SUB) 상에서 섬(island) 형태를 가지게 된다. 복수의 화소(PE) 각각이 플렉서블 기판(SUB) 상에서 섬 형태를 가짐으로써, 플렉서블 기판(SUB)이 제1 방향 및 제2 방향으로 휘어질 때, 절연층(CIL)에 의해 복수의 화소(PE) 각각에 가해지는 응력이 최소화된다.As described above, in the
즉, 절연층(CIL)이 무기재료 고유의 취성을 가지더라도, 제1 개구 패턴(OP1) 및 제2 개구 패턴(OP2)을 포함함으로써, 플렉서블 기판(SUB)이 제1 방향 또는 제2 방향으로 휘어질 때 발생되는 응력에 의해 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.That is, even if the insulating layer CIL has the inherent brittleness of the inorganic material, the flexible substrate SUB is moved in the first direction or the second direction by including the first opening pattern OP1 and the second opening pattern OP2. It is minimized that the insulating layer CIL itself is damaged by the stress generated when it is bent or the components constituting the pixel PE are damaged by the stress generated in the insulating layer CIL.
이상과 같이, 플렉서블 기판(SUB)을 포함하더라도 절연층(CIL)이 제1 개구 패턴(OP1) 및 제2 개구 패턴(OP2)을 포함함으로써, 플렉서블 기판(SUB)이 휘어질 때 절연층(CIL)에 가해지는 응력이 최소화되기 때문에, 게이트 배선(GW), 데이터 배선(DW), 화소(PE) 들이 절연층(CIL)에 가해지는 응력에 의해 파손되는 것이 최소화된다.As described above, even if the flexible substrate SUB is included, the insulating layer CIL includes the first opening pattern OP1 and the second opening pattern OP2, so that when the flexible substrate SUB is bent, the insulating layer CIL ) Is minimized, the gate wiring GW, the data wiring DW, and the pixel PE are minimized from being damaged by the stress applied to the insulating layer CIL.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.Although the present invention has been described through preferred embodiments as described above, the present invention is not limited thereto, and various modifications and variations are possible without departing from the concept and scope of the following claims. Those in the field of technology to which it belongs will understand easily.
플렉서블 기판(SUB), 제1 개구 패턴(OP1), 절연층(CIL)Flexible substrate (SUB), first opening pattern (OP1), insulating layer (CIL)
Claims (46)
상기 플렉서블 기판 상에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 개구되어 연장된 제1 개구 패턴을 포함하는 적어도 두 층의 제1 절연층;
상기 제1 개구 패턴 내에 위치하는 부분을 포함하는 적어도 하나의 제2 절연층; 및
상기 제2 절연층의 상부에 위치하는 발광층을 포함하며,
상기 적어도 두 층의 제1 절연층은 서로 분리되어 있는 제1 부분 및 제2 부분을 가지며, 상기 제1 개구 패턴은 상기 제1 부분 및 상기 제2 부분의 사이에 위치하고,
상기 적어도 하나의 제2 절연층은 상기 플렉서블 기판과 상기 제1 개구 패턴을 통하여 접촉하고,
상기 제1 개구 패턴은 상기 발광층과 평면상 중첩하지 않는 표시 장치.A flexible substrate bent in a first direction;
At least two first insulating layers disposed on the flexible substrate and including a first opening pattern extending in a second direction crossing the first direction;
At least one second insulating layer including a portion positioned in the first opening pattern; And
And a light emitting layer positioned on the second insulating layer,
The first insulating layer of the at least two layers has a first portion and a second portion separated from each other, and the first opening pattern is located between the first portion and the second portion,
The at least one second insulating layer is in contact with the flexible substrate through the first opening pattern,
The first opening pattern does not overlap the emission layer on a plane.
상기 적어도 하나의 제2 절연층의 두께는 상기 적어도 두 층의 제1 절연층의 두께보다 두꺼운 표시 장치.In claim 1,
A display device having a thickness of the at least one second insulating layer greater than that of the at least two first insulating layers.
상기 적어도 하나의 제2 절연층은 유기 물질을 포함하는 표시 장치.In claim 1,
The at least one second insulating layer includes an organic material.
상기 적어도 하나의 제2 절연층은 폴리 이미드, 페닐렌, 또는 실록산을 포함하는 표시 장치.In claim 1,
The at least one second insulating layer includes polyimide, phenylene, or siloxane.
상기 적어도 두 층의 제1 절연층은 무기 물질을 포함하는 표시 장치.In claim 1,
The first insulating layer of the at least two layers includes an inorganic material.
상기 적어도 하나의 제2 절연층은 상기 제1 개구 패턴에 대응하여 요철이나 개구부를 가지는 표시 장치.In claim 1,
The at least one second insulating layer has irregularities or openings corresponding to the first opening pattern.
상기 요철이나 상기 개구부는 상기 제2 방향으로 연장되어 있는 표시 장치.In paragraph 6,
The unevenness or the opening extends in the second direction.
상기 요철이나 상기 개구부는 상기 제1 방향으로 연장되어 있는 표시 장치.In paragraph 6,
The unevenness or the opening extends in the first direction.
상기 적어도 하나의 제2 절연층의 위에 위치하는 적어도 하나의 배선을 더 포함하는 표시 장치.In claim 1,
The display device further includes at least one wiring disposed on the at least one second insulating layer.
상기 적어도 하나의 배선을 덮는 적어도 하나의 제3 절연층을 더 포함하는 표시 장치.In claim 9,
The display device further includes at least one third insulating layer covering the at least one wiring.
상기 제1 개구 패턴은 상기 제1 방향으로 떨어져 있는 복수의 개구 패턴을 포함하는 표시 장치.In claim 1,
The first opening pattern includes a plurality of opening patterns separated in the first direction.
상기 제1 개구 패턴은 상기 플렉서블 기판의 두께 방향으로 중첩하는 개구 패턴을 포함하는 표시 장치.In claim 1,
The first opening pattern includes an opening pattern overlapping in a thickness direction of the flexible substrate.
상기 제2 방향으로 연장되어 있는 데이터 구동부를 더 포함하는 표시 장치.In claim 1,
The display device further comprises a data driver extending in the second direction.
상기 데이터 구동부는 상기 제1 개구 패턴과 평행하게 배열된 표시 장치.In claim 13,
The data driver is arranged in parallel with the first opening pattern.
상기 제1 개구 패턴은 상기 플렉서블 기판의 하나의 가장자리로부터 다른 가장자리까지 연장되어 있는 표시 장치.In claim 1,
The first opening pattern extends from one edge of the flexible substrate to another edge of the flexible substrate.
상기 배선은 상기 제1 개구 패턴에 인접하여 위치하는 표시 장치.In claim 9,
The wiring is positioned adjacent to the first opening pattern.
상기 배선은 상기 제1 개구 패턴내에 위치하지 않는 표시 장치.In paragraph 16,
The wiring is not located in the first opening pattern.
상기 적어도 하나의 제3 절연층은 유기 물질을 포함하는 표시 장치.In claim 10,
The at least one third insulating layer includes an organic material.
상기 플렉서블 기판 상에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 개구되어 연장된 제1 개구 패턴을 포함하는 적어도 두 층의 제1 절연층;
상기 제1 개구 패턴 내에 위치하는 부분을 포함하는 적어도 하나의 제2 절연층;
상기 적어도 두 층의 제1 절연층 위에 위치하는 배선; 및
상기 제2 절연층의 상부에 위치하는 발광층을 포함하며,
상기 적어도 두 층의 제1 절연층은 서로 분리되어 있는 제1 부분 및 제2 부분을 가지며, 상기 제1 개구 패턴은 상기 제1 부분 및 상기 제2 부분의 사이에 위치하고,
상기 배선은 상기 제1 개구 패턴내에 위치하지 않으며,
상기 제1 개구 패턴은 상기 발광층과 평면상 중첩하지 않는 표시 장치.A flexible substrate bent in a first direction;
At least two first insulating layers disposed on the flexible substrate and including a first opening pattern extending in a second direction crossing the first direction;
At least one second insulating layer including a portion positioned in the first opening pattern;
A wiring disposed on the at least two first insulating layers; And
And a light emitting layer positioned on the second insulating layer,
The first insulating layer of the at least two layers has a first portion and a second portion separated from each other, and the first opening pattern is located between the first portion and the second portion,
The wiring is not located in the first opening pattern,
The first opening pattern does not overlap the emission layer on a plane.
상기 플렉서블 기판 상에 위치하는 제1 절연층;
상기 제1 절연층 상에 위치하는 반도체층;
상기 반도체층위에 위치하는 제2 절연층;
상기 제2 절연층위에 위치하는 배선;
상기 플렉서블 기판의 휘어지는 부분에서 상기 플렉서블 기판의 표면을 노출시키는 상기 제1 절연층에 위치하는 제1 개구 패턴 및 상기 제2 절연층에 위치하는 제2 개구 패턴;
상기 제1 개구 패턴 및 상기 제2 개구 패턴을 채우며, 상기 플렉서블 기판의 상기 표면과 접촉하는 제3 절연층; 및
상기 제3 절연층의 상부에 위치하는 발광층을 포함하며,
상기 제1 개구 패턴 및 상기 제2 개구 패턴은 상기 발광층과 평면상 중첩하지 않는 표시 장치.A flexible substrate bent in a first direction;
A first insulating layer on the flexible substrate;
A semiconductor layer positioned on the first insulating layer;
A second insulating layer on the semiconductor layer;
A wiring disposed on the second insulating layer;
A first opening pattern positioned in the first insulating layer exposing a surface of the flexible substrate at a bent portion of the flexible substrate and a second opening pattern positioned in the second insulating layer;
A third insulating layer filling the first and second opening patterns and in contact with the surface of the flexible substrate; And
And a light emitting layer positioned on the third insulating layer,
The first opening pattern and the second opening pattern do not overlap the emission layer in plan view.
상기 제3 절연층은 유기 물질을 포함하는 표시 장치.In claim 20,
The third insulating layer includes an organic material.
상기 유기 물질은 폴리 이미드, 페닐렌, 및 실록산 중 하나를 포함하는 표시 장치.In claim 21,
The organic material includes one of polyimide, phenylene, and siloxane.
상기 제3 절연층은 상기 제2 절연층위에 위치하며, 유기 물질을 포함하는 표시 장치.In claim 20,
The third insulating layer is positioned on the second insulating layer and includes an organic material.
상기 제3 절연층은 상기 배선위에 위치하는 표시 장치.In claim 20,
The third insulating layer is disposed on the wiring.
상기 제3 절연층은 상기 배선과 접촉하고 있는 표시 장치.In claim 20,
The third insulating layer is in contact with the wiring.
게이트 배선 및 데이터 배선을 더 포함하며,
상기 게이트 배선 및 상기 데이터 배선은 동일한 물질로 형성되어 있는 표시 장치.In claim 20,
Further comprising a gate wiring and a data wiring,
The gate wiring and the data wiring are formed of the same material.
상기 제1 절연층은 상기 플렉서블 기판과 접촉하는 표시 장치.In claim 20,
The first insulating layer is in contact with the flexible substrate.
상기 제2 절연층은 상기 배선과 상기 제1 절연층의 사이에 위치하는 표시 장치.In paragraph 27,
The second insulating layer is positioned between the wiring and the first insulating layer.
상기 플렉서블 기판 상에 위치하는 하부 제1 절연층;
상기 하부 제1 절연층 상에 위치하며, 상기 플렉서블 기판의 휘는 부분에 위치하는 제1 개구 패턴을 포함하는 상부 제1 절연층;
상기 제1 개구 패턴 내에 위치하는 부분을 포함하는 적어도 하나의 제2 절연층; 및
상기 제2 절연층의 상부에 위치하는 발광층을 포함하며,
상기 상부 제1 절연층은 서로 분리되어 있는 제1 부분 및 제2 부분을 가지며, 상기 제1 개구 패턴은 상기 제1 부분 및 상기 제2 부분의 사이에 위치하고,
상기 적어도 하나의 제2 절연층은 상기 하부 제1 절연층의 상부면과 상기 제1 개구 패턴을 통하여 접촉하며,
상기 적어도 하나의 제2 절연층은 유기 물질을 포함하며,
상기 제1 개구 패턴은 상기 발광층과 평면상 중첩하지 않는 표시 장치.A flexible substrate bent in a first direction;
A lower first insulating layer on the flexible substrate;
An upper first insulating layer positioned on the lower first insulating layer and including a first opening pattern positioned at a bent portion of the flexible substrate;
At least one second insulating layer including a portion positioned in the first opening pattern; And
And a light emitting layer positioned on the second insulating layer,
The upper first insulating layer has a first portion and a second portion that are separated from each other, and the first opening pattern is located between the first portion and the second portion,
The at least one second insulating layer is in contact with the upper surface of the lower first insulating layer through the first opening pattern,
The at least one second insulating layer includes an organic material,
The first opening pattern does not overlap the emission layer on a plane.
상기 적어도 하나의 제2 절연층은 폴리 이미드, 페닐렌, 및 실록산 중 하나를 포함하는 표시 장치.In paragraph 29,
The at least one second insulating layer includes one of polyimide, phenylene, and siloxane.
상기 하부 제1 절연층 및 상기 상부 제1 절연층은 무기 물질을 포함하는 표시 장치.In paragraph 29,
The lower first insulating layer and the upper first insulating layer include an inorganic material.
상기 플렉서블 기판 상에 위치하는 하부 제1 절연층;
상기 하부 제1 절연층 상에 위치하며, 상기 플렉서블 기판의 휘는 부분에 위치하는 제1 개구 패턴을 포함하는 상부 제1 절연층;
상기 제1 개구 패턴 내에 위치하는 부분을 포함하는 적어도 하나의 제2 절연층; 및
상기 제2 절연층의 상부에 위치하는 발광층을 포함하며,
상기 상부 제1 절연층은 서로 분리되어 있는 제1 부분 및 제2 부분을 가지며, 상기 제1 개구 패턴은 상기 제1 부분 및 상기 제2 부분의 사이에 위치하고,
상기 적어도 하나의 제2 절연층은 상기 하부 제1 절연층의 상부면과 상기 제1 개구 패턴을 통하여 접촉하며,
상기 제1 개구 패턴은 상기 제1 방향으로 분리되어 있는 복수의 제1 부 개구 패턴을 포함하며,
상기 제1 개구 패턴은 상기 발광층과 평면상 중첩하지 않는 표시 장치.A flexible substrate bent in a first direction;
A lower first insulating layer on the flexible substrate;
An upper first insulating layer positioned on the lower first insulating layer and including a first opening pattern positioned at a bent portion of the flexible substrate;
At least one second insulating layer including a portion positioned in the first opening pattern; And
And a light emitting layer positioned on the second insulating layer,
The upper first insulating layer has a first portion and a second portion that are separated from each other, and the first opening pattern is located between the first portion and the second portion,
The at least one second insulating layer is in contact with the upper surface of the lower first insulating layer through the first opening pattern,
The first opening pattern includes a plurality of first sub-opening patterns separated in the first direction,
The first opening pattern does not overlap the emission layer on a plane.
상기 플렉서블 기판 상에 위치하는 하부 제1 절연층;
상기 하부 제1 절연층 상에 위치하며, 상기 플렉서블 기판의 휘는 부분에 위치하는 제1 개구 패턴을 포함하는 상부 제1 절연층;
상기 제1 개구 패턴 내에 위치하는 부분을 포함하는 적어도 하나의 제2 절연층; 및
상기 제2 절연층의 상부에 위치하는 발광층을 포함하며,
상기 상부 제1 절연층은 서로 분리되어 있는 제1 부분 및 제2 부분을 가지며, 상기 제1 개구 패턴은 상기 제1 부분 및 상기 제2 부분의 사이에 위치하고,
상기 적어도 하나의 제2 절연층은 상기 하부 제1 절연층의 상부면과 상기 제1 개구 패턴을 통하여 접촉하며,
상기 제1 개구 패턴은 상기 플렉서블 기판의 두께 방향으로 중첩하는 복수의 제2 부 개구 패턴을 포함하며,
상기 제1 개구 패턴은 상기 발광층과 평면상 중첩하지 않는 표시 장치.A flexible substrate bent in a first direction;
A lower first insulating layer on the flexible substrate;
An upper first insulating layer positioned on the lower first insulating layer and including a first opening pattern positioned at a bent portion of the flexible substrate;
At least one second insulating layer including a portion positioned in the first opening pattern; And
And a light emitting layer positioned on the second insulating layer,
The upper first insulating layer has a first portion and a second portion that are separated from each other, and the first opening pattern is located between the first portion and the second portion,
The at least one second insulating layer is in contact with the upper surface of the lower first insulating layer through the first opening pattern,
The first opening pattern includes a plurality of second sub opening patterns overlapping in the thickness direction of the flexible substrate,
The first opening pattern does not overlap the emission layer on a plane.
상기 플렉서블 기판 상에 위치하는 하부 제1 절연층;
상기 하부 제1 절연층 상에 위치하며, 상기 플렉서블 기판의 휘는 부분에 위치하는 제1 개구 패턴을 포함하는 상부 제1 절연층;
상기 제1 개구 패턴 내에 위치하는 부분을 포함하는 적어도 하나의 제2 절연층; 및
상기 제2 절연층의 상부에 위치하는 발광층을 포함하며,
상기 상부 제1 절연층은 서로 분리되어 있는 제1 부분 및 제2 부분을 가지며, 상기 제1 개구 패턴은 상기 제1 부분 및 상기 제2 부분의 사이에 위치하고,
상기 적어도 하나의 제2 절연층은 상기 하부 제1 절연층의 상부면과 상기 제1 개구 패턴을 통하여 접촉하며,
상기 제1 개구 패턴은 상기 플렉서블 기판의 하나의 가장자리에서 다른 가장자리로 연장되어 있으며,
상기 제1 개구 패턴은 상기 발광층과 평면상 중첩하지 않는 표시 장치.A flexible substrate bent in a first direction;
A lower first insulating layer on the flexible substrate;
An upper first insulating layer positioned on the lower first insulating layer and including a first opening pattern positioned at a bent portion of the flexible substrate;
At least one second insulating layer including a portion positioned in the first opening pattern; And
And a light emitting layer positioned on the second insulating layer,
The upper first insulating layer has a first portion and a second portion that are separated from each other, and the first opening pattern is located between the first portion and the second portion,
The at least one second insulating layer is in contact with the upper surface of the lower first insulating layer through the first opening pattern,
The first opening pattern extends from one edge of the flexible substrate to another edge,
The first opening pattern does not overlap the emission layer on a plane.
상기 플렉서블 기판 상에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 개구되어 연장된 제1 개구 패턴을 포함하는 적어도 두 층의 제1 절연층;
상기 제1 개구 패턴 내에 위치하는 부분을 포함하는 적어도 하나의 제2 절연층; 및
상기 제2 절연층의 상부에 위치하는 발광층을 포함하며,
상기 적어도 두 층의 제1 절연층은 서로 분리되어 있는 제1 부분 및 제2 부분을 가지며, 상기 제1 개구 패턴은 상기 제1 부분 및 상기 제2 부분의 사이에 위치하고,
상기 적어도 두 층의 제1 절연층은 무기 물질을 포함하고,
상기 적어도 하나의 제2 절연층은 유기 물질을 포함하며,
상기 제1 개구 패턴은 상기 발광층과 평면상 중첩하지 않는 표시 장치.A flexible substrate bent in a first direction;
At least two first insulating layers disposed on the flexible substrate and including a first opening pattern extending in a second direction crossing the first direction;
At least one second insulating layer including a portion positioned in the first opening pattern; And
And a light emitting layer positioned on the second insulating layer,
The first insulating layer of the at least two layers has a first portion and a second portion separated from each other, and the first opening pattern is located between the first portion and the second portion,
The first insulating layer of the at least two layers includes an inorganic material,
The at least one second insulating layer includes an organic material,
The first opening pattern does not overlap the emission layer on a plane.
상기 제1 개구 패턴은 상기 제1 방향과 교차하는 제2 방향으로 서로 분리되어 형성되어 있는 복수의 제1 부 개구 패턴을 포함하는 표시 장치.In clause 35,
The first opening pattern includes a plurality of first sub opening patterns separated from each other in a second direction crossing the first direction.
상기 적어도 두 층의 제1 절연층 상에 위치하는 배선을 더 포함하며,
상기 적어도 하나의 제2 절연층은 상기 배선을 덮는 표시 장치.In clause 35,
Further comprising a wiring disposed on the at least two layers of the first insulating layer,
The at least one second insulating layer covers the wiring.
상기 배선은 상기 제1 개구 패턴의 근처에 위치하는 표시 장치.In clause 37,
The wiring is located near the first opening pattern.
상기 적어도 하나의 제2 절연층은 폴리 이미드, 페닐렌, 또는 실록산을 포함하는 표시 장치.In clause 35,
The at least one second insulating layer includes polyimide, phenylene, or siloxane.
상기 플렉서블 기판 상에 위치하는 제1 절연층;
상기 제1 절연층 상에 위치하며, 상기 플렉서블 기판의 휘는 부분에 위치하는 제1 개구 패턴을 포함하는 제2 절연층;
상기 제1 개구 패턴 내에 위치하는 부분을 포함하는 제3 절연층; 및
상기 제3 절연층의 상부에 위치하는 발광층을 포함하며,
상기 제2 절연층은 서로 분리되어 있는 제1 부분 및 제2 부분을 가지며, 상기 제1 개구 패턴은 상기 제1 부분 및 상기 제2 부분의 사이에 위치하고,
상기 제3 절연층은 유기 물질을 포함하고,
상기 제1 절연층은 상기 제1 부분에서 상기 제2 부분까지 연장되어 있으며,
상기 제1 절연층의 적어도 일부분은 상기 제1 개구 패턴을 통하여 상기 제3 절연층과 접촉하고 있으며,
상기 제1 개구 패턴은 상기 발광층과 평면상 중첩하지 않는 표시 장치.A flexible substrate bent in a first direction;
A first insulating layer on the flexible substrate;
A second insulating layer positioned on the first insulating layer and including a first opening pattern positioned at a bent portion of the flexible substrate;
A third insulating layer including a portion positioned in the first opening pattern; And
And a light emitting layer positioned on the third insulating layer,
The second insulating layer has a first portion and a second portion that are separated from each other, and the first opening pattern is located between the first portion and the second portion,
The third insulating layer includes an organic material,
The first insulating layer extends from the first portion to the second portion,
At least a portion of the first insulating layer is in contact with the third insulating layer through the first opening pattern,
The first opening pattern does not overlap the emission layer on a plane.
신호를 전달하는 배선을 더 포함하며,
상기 배선은 상기 제2 절연층의 상기 제1 부분 또는 상긱 제2 부분 상에 위치하는 표시 장치.In clause 40,
Further comprising a wiring for transmitting a signal,
The wiring is disposed on the first portion or the upper second portion of the second insulating layer.
상기 배선은 제1 절연층 상에 위치하며, 상기 제2 절연층의 위에 위치하는 표시 장치.In claim 41,
The wiring is positioned on the first insulating layer and the display device is positioned on the second insulating layer.
상기 제3 절연층은 상기 배선 상에 위치하는 표시 장치.In claim 41,
The third insulating layer is on the wiring.
상기 제1 절연층은 상기 플렉서블 기판과 접촉하는 표시 장치.In clause 40,
The first insulating layer is in contact with the flexible substrate.
상기 제3 절연층은 상기 제1 개구 패턴을 채우는 표시 장치.In clause 40,
The third insulating layer fills the first opening pattern.
상기 플렉서블 기판 상에 위치하는 제1 절연층;
상기 제1 절연층 상에 위치하며, 상기 플렉서블 기판의 휘는 부분에 위치하는 제1 개구 패턴을 포함하는 제2 절연층;
상기 제1 개구 패턴 내에 위치하는 부분을 포함하는 제3 절연층; 및
상기 제3 절연층의 상부에 위치하는 발광층을 포함하며,
상기 제2 절연층은 서로 분리되어 있는 제1 부분 및 제2 부분을 가지며, 상기 제1 개구 패턴은 상기 제1 부분 및 상기 제2 부분의 사이에 위치하고,
상기 제1 절연층은 상기 제1 부분에서 상기 제2 부분까지 연장되어 있으며,
상기 제1 절연층 중 적어도 일 부분은 상기 제1 개구 패턴을 통하여 상기 제3 절연층과 접촉하고,
상기 제1 개구 패턴의 일부분은 상기 플렉서블 기판의 휘는 부분의 외부에 위치하며,
상기 제1 개구 패턴은 상기 발광층과 평면상 중첩하지 않는 표시 장치.
A flexible substrate bent in a first direction;
A first insulating layer on the flexible substrate;
A second insulating layer positioned on the first insulating layer and including a first opening pattern positioned at a bent portion of the flexible substrate;
A third insulating layer including a portion positioned in the first opening pattern; And
And a light emitting layer positioned on the third insulating layer,
The second insulating layer has a first portion and a second portion that are separated from each other, and the first opening pattern is located between the first portion and the second portion,
The first insulating layer extends from the first portion to the second portion,
At least a portion of the first insulating layer is in contact with the third insulating layer through the first opening pattern,
A portion of the first opening pattern is located outside the bent portion of the flexible substrate,
The first opening pattern does not overlap the emission layer on a plane.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200041603A KR102201106B1 (en) | 2020-04-06 | 2020-04-06 | Display device |
| KR1020210000804A KR102292516B1 (en) | 2020-04-06 | 2021-01-05 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200041603A KR102201106B1 (en) | 2020-04-06 | 2020-04-06 | Display device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130095579A Division KR102099865B1 (en) | 2013-08-12 | 2013-08-12 | Display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210000804A Division KR102292516B1 (en) | 2020-04-06 | 2021-01-05 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200038910A KR20200038910A (en) | 2020-04-14 |
| KR102201106B1 true KR102201106B1 (en) | 2021-01-11 |
Family
ID=70291786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200041603A KR102201106B1 (en) | 2020-04-06 | 2020-04-06 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102201106B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088239A (en) * | 2007-09-28 | 2009-04-23 | Sharp Corp | Semiconductor device and manufacturing method therefor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604774B1 (en) * | 2004-06-25 | 2006-07-31 | 삼성에스디아이 주식회사 | Organic light emitting display |
| KR101074809B1 (en) * | 2009-12-22 | 2011-10-19 | 삼성모바일디스플레이주식회사 | Organic light emitting display apparatus |
-
2020
- 2020-04-06 KR KR1020200041603A patent/KR102201106B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088239A (en) * | 2007-09-28 | 2009-04-23 | Sharp Corp | Semiconductor device and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200038910A (en) | 2020-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102099865B1 (en) | Display device | |
| KR102494729B1 (en) | Organic light emitting diode display device | |
| KR102034254B1 (en) | Thin film transistor array substrate, organic light emitting diode display includung thereof and maethod of manufacturing the organic light emitting diode display | |
| KR102491117B1 (en) | Organic light emitting diode display | |
| KR102667241B1 (en) | Organic light emitting diode display device | |
| KR102289838B1 (en) | Organic light emitting diode display | |
| KR102417807B1 (en) | Organic light emitting diode display and manufacturing method thereof | |
| KR102372775B1 (en) | Organic light emitting diode display | |
| EP3154090B1 (en) | Organic light-emitting diode display | |
| EP3537480A1 (en) | Display apparatus | |
| US9960220B2 (en) | Organic light emitting diode display | |
| KR101992339B1 (en) | Organic light emitting diode display | |
| KR102351667B1 (en) | Organic light emitting diode display | |
| KR102433316B1 (en) | Organic light emitting diode display | |
| KR20140127048A (en) | Organic light emitting diode display | |
| KR101959506B1 (en) | Organic light emitting diode display | |
| KR102201106B1 (en) | Display device | |
| KR102362095B1 (en) | Display device | |
| KR102292516B1 (en) | Display device | |
| KR20150057753A (en) | Organic light emitting diode display | |
| KR102115474B1 (en) | Organic light emitting diode display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| A107 | Divisional application of patent | ||
| GRNT | Written decision to grant |