KR102292516B1 - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR102292516B1
KR102292516B1 KR1020210000804A KR20210000804A KR102292516B1 KR 102292516 B1 KR102292516 B1 KR 102292516B1 KR 1020210000804 A KR1020210000804 A KR 1020210000804A KR 20210000804 A KR20210000804 A KR 20210000804A KR 102292516 B1 KR102292516 B1 KR 102292516B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
electrode
thin film
light emitting
Prior art date
Application number
KR1020210000804A
Other languages
Korean (ko)
Other versions
KR20210006479A (en
Inventor
김태웅
구현우
설영국
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200041603A external-priority patent/KR102201106B1/en
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210000804A priority Critical patent/KR102292516B1/en
Publication of KR20210006479A publication Critical patent/KR20210006479A/en
Priority to KR1020210107947A priority patent/KR102362095B1/en
Application granted granted Critical
Publication of KR102292516B1 publication Critical patent/KR102292516B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • H01L51/0097
    • H01L51/5203
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Abstract

실시예에 따른 표시 장치는 제1 방향으로 휘어지는 플렉서블 기판; 상기 플렉서블 기판 상에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 개구되어 연장된 제1 개구 패턴을 포함하는 적어도 두 층의 제1 절연층; 및 상기 제1 개구 패턴 내에 위치하는 부분을 포함하는 적어도 하나의 제2 절연층을 포함하며, 상기 적어도 두 층의 제1 절연층은 서로 분리되어 있는 제1 부분 및 제2 부분을 가지며, 상기 제1 개구 패턴은 상기 제1 부분 및 상기 제2 부분의 사이에 위치하고, 상기 적어도 하나의 제2 절연층은 상기 플렉서블 기판과 상기 제1 개구 패턴을 통하여 접촉한다.A display device according to an embodiment includes a flexible substrate that is bent in a first direction; at least two first insulating layers disposed on the flexible substrate and including a first opening pattern that is opened and extended in a second direction intersecting the first direction; and at least one second insulating layer including a portion positioned within the first opening pattern, wherein the first insulating layer of the at least two layers has a first portion and a second portion that are separated from each other, and A first opening pattern is positioned between the first part and the second part, and the at least one second insulating layer contacts the flexible substrate through the first opening pattern.

Description

표시 장치{DISPLAY DEVICE}display device {DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 플렉서블 기판을 포함하는 표시 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device including a flexible substrate.

표시 장치는 이미지를 표시하는 장치로서, 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.BACKGROUND ART A display device is a device that displays an image, and an organic light emitting diode display (OLED) display has recently been attracting attention.

유기 발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.The organic light emitting diode display has a self-luminous property, and unlike a liquid crystal display device, it does not require a separate light source, so a thickness and weight can be reduced. In addition, the organic light emitting diode display exhibits high quality characteristics such as low power consumption, high luminance, and high response speed.

일반적으로 유기 발광 표시 장치는 기판, 기판 상에 위치하는 복수의 박막 트랜지스터, 박막 트랜지스터를 구성하는 배선들 사이에 배치되는 복수의 절연층 및 박막 트랜지스터에 연결된 유기 발광 소자를 포함한다.In general, an organic light emitting diode display includes a substrate, a plurality of thin film transistors disposed on the substrate, a plurality of insulating layers disposed between wirings constituting the thin film transistor, and an organic light emitting diode connected to the thin film transistor.

최근, 기판으로서 폴리머 재료를 포함하는 플렉서블(flexible) 기판을 포함하여 전체적으로 휘어지는 플렉서블 유기 발광 표시 장치가 개발되었다.Recently, as a substrate, a flexible organic light emitting diode display including a flexible substrate including a polymer material and being flexible as a whole has been developed.

본 발명의 일 실시예는, 플렉서블 기판을 포함하여 플렉서블 기판이 휘어지더라도 절연층에 발생되는 응력(stress)이 최소화된 표시 장치를 제공하고자 한다.SUMMARY One embodiment of the present invention is to provide a display device in which stress generated in an insulating layer is minimized even when the flexible substrate is bent, including the flexible substrate.

상술한 기술적 과제를 달성하기 위한 본 발명의 일 측면은 제1 방향으로 휘어지는 플렉서블 기판, 및 상기 플렉서블 기판 상에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 개구되어 연장된 제1 개구 패턴을 포함하는 절연층을 포함하는 표시 장치가 제공된다.One aspect of the present invention for achieving the above-described technical problem is a flexible substrate bent in a first direction, and a first opening pattern positioned on the flexible substrate and extending in a second direction crossing the first direction A display device including an insulating layer comprising:

상기 제1 개구 패턴은 복수이며, 상기 복수의 제1 개구 패턴 각각은 상기 제1 방향으로 상호 이격되어 배치될 수 있다.A plurality of the first opening patterns may be provided, and each of the plurality of first opening patterns may be disposed to be spaced apart from each other in the first direction.

상기 플렉서블 기판 상에 위치하며, 이미지를 표시하는 복수의 화소를 더 포함하며, 상기 제1 개구 패턴은 상기 복수의 화소 중 이웃하는 화소 사이에 배치될 수 있다.The flexible substrate may further include a plurality of pixels displaying an image, and the first opening pattern may be disposed between neighboring pixels among the plurality of pixels.

상기 화소는, 상기 플렉서블 기판 상에 위치하는 유기 발광 소자, 상기 유기 발광 소자와 연결되는 제1 박막 트랜지스터, 및 상기 제1 박막 트랜지스터와 연결되는 하나 이상의 다른 박막 트랜지스터를 포함할 수 있다.The pixel may include an organic light emitting diode positioned on the flexible substrate, a first thin film transistor connected to the organic light emitting element, and one or more other thin film transistors connected to the first thin film transistor.

상기 유기 발광 소자는, 상기 제1 박막 트랜지스터와 연결되는 제1 전극, 상기 제1 전극 상에 위치하는 유기 발광층, 및 상기 유기 발광층 상에 위치하는 제2 전극을 포함할 수 있다.The organic light emitting device may include a first electrode connected to the first thin film transistor, an organic light emitting layer disposed on the first electrode, and a second electrode disposed on the organic light emitting layer.

상기 제1 박막 트랜지스터는, 상기 플렉서블 기판 상에 위치하는 제1 액티브층, 상기 제1 액티브층 상에 위치하는 제1 게이트 전극, 및 상기 제1 액티브층과 연결된 제1 소스 전극 및 제1 드레인 전극을 포함할 수 있다.The first thin film transistor may include a first active layer positioned on the flexible substrate, a first gate electrode positioned on the first active layer, and a first source electrode and a first drain electrode connected to the first active layer. may include.

상기 플렉서블 기판 상에서 상기 제2 방향으로 연장된 제1 스캔 라인, 상기 제1 스캔 라인과 이격되어 상기 제2 방향으로 연장된 제2 스캔 라인, 상기 제2 스캔 라인과 이격되어 상기 제2 방향으로 연장된 초기화 전원 라인, 상기 초기화 전원 라인과 이격되어 상기 제2 방향으로 연장된 발광 제어 라인, 상기 플렉서블 기판 상에서 상기 제1 방향으로 연장된 데이터 라인, 및 상기 데이터 라인과 이격되어 상기 제1 방향으로 연장된 구동 전원 라인을 더 포함할 수 있다.A first scan line extending in the second direction on the flexible substrate, a second scan line extending in the second direction spaced apart from the first scan line, and extending in the second direction spaced apart from the second scan line an initialization power line separated from the initialization power line and extending in the second direction, a data line extending in the first direction on the flexible substrate, and spaced apart from the data line and extending in the first direction It may further include a driving power line.

상기 다른 박막 트랜지스터는 복수개이며, 상기 복수개의 다른 박막 트랜지스터는, 상기 제1 스캔 라인과 연결된 제2 게이트 전극을 포함하며, 상기 데이터 라인과 상기 제1 박막 트랜지스터 사이를 연결하는 제2 박막 트랜지스터, 상기 제1 스캔 라인과 연결된 제3 게이트 전극을 포함하며, 상기 제1 박막 트랜지스터와 상기 제1 박막 트랜지스터의 제1 게이트 전극 사이를 연결하는 제3 박막 트랜지스터, 상기 제2 스캔 라인과 연결된 제4 게이트 전극을 포함하며, 상기 초기화 전원 라인과 상기 제1 게이트 전극 사이를 연결하는 제4 박막 트랜지스터, 상기 발광 제어 라인과 연결된 제5 게이트 전극을 포함하며, 상기 구동 전원 라인과 상기 제1 박막 트랜지스터 사이를 연결하는 제5 박막 트랜지스터, 및 상기 발광 제어 라인과 연결된 제6 게이트 전극을 포함하며, 상기 제1 박막 트랜지스터와 상기 유기 발광 소자 사이를 연결하는 제6 박막 트랜지스터를 포함할 수 있다.The other thin film transistors are plural, and the plurality of other thin film transistors include a second gate electrode connected to the first scan line, and a second thin film transistor connecting the data line and the first thin film transistor; a third thin film transistor including a third gate electrode connected to the first scan line, the third thin film transistor connecting between the first thin film transistor and the first gate electrode of the first thin film transistor, and a fourth gate electrode connected to the second scan line and a fourth thin film transistor connected between the initialization power line and the first gate electrode, and a fifth gate electrode connected to the emission control line, and connected between the driving power line and the first thin film transistor. a fifth thin film transistor comprising: a fifth thin film transistor; and a sixth gate electrode connected to the light emission control line; and a sixth thin film transistor connecting between the first thin film transistor and the organic light emitting device.

상기 절연층은 상기 플렉서블 기판과 상기 제1 액티브층 사이에 위치하는 제1 서브 절연층을 더 포함할 수 있다.The insulating layer may further include a first sub insulating layer positioned between the flexible substrate and the first active layer.

상기 제1 개구 패턴은 상기 제1 서브 절연층에 형성될 수 있다.The first opening pattern may be formed in the first sub insulating layer.

상기 절연층은 상기 제1 액티브층을 덮는 제2 서브 절연층을 더 포함할 수 있다.The insulating layer may further include a second sub insulating layer covering the first active layer.

상기 제1 개구 패턴은 상기 제2 서브 절연층에 형성될 수 있다.The first opening pattern may be formed in the second sub insulating layer.

상기 제1 개구 패턴은 상기 제1 서브 절연층 및 상기 2 서브 절연층에 형성될 수 있다.The first opening pattern may be formed in the first sub insulating layer and the second sub insulating layer.

상기 절연층은 상기 제1 게이트 전극을 덮는 제3 서브 절연층을 더 포함할 수 있다.The insulating layer may further include a third sub insulating layer covering the first gate electrode.

상기 제1 개구 패턴은 상기 제3 서브 절연층에 형성될 수 있다.The first opening pattern may be formed in the third sub insulating layer.

상기 제1 개구 패턴은 상기 제2 서브 절연층 및 상기 제3 서브 절연층에 형성된 표시 장치.The first opening pattern is formed in the second sub insulating layer and the third sub insulating layer.

상기 제1 개구 패턴은 상기 제1 서브 절연층, 상기 제2 서브 절연층 및 상기 제3 서브 절연층에 형성될 수 있다.The first opening pattern may be formed in the first sub insulating layer, the second sub insulating layer, and the third sub insulating layer.

상기 화소는 직사각형이며, 상기 제2 방향은 상기 화소의 장변과 나란한 방향일 수 있다.The pixel may have a rectangular shape, and the second direction may be a direction parallel to a long side of the pixel.

상기 화소는 직사각형이며, 상기 제2 방향은 상기 화소의 단변과 나란한 방향일 수 있다.The pixel may have a rectangular shape, and the second direction may be a direction parallel to a short side of the pixel.

상기 절연층은 상기 제1 방향으로 개구되어 연장되며, 상기 제1 개구 패턴과 교차하는 제2 개구 패턴을 더 포함하며, 상기 플렉서블 기판은 상기 제2 방향으로도 휘어질 수 있다.The insulating layer may be opened and extended in the first direction and further include a second opening pattern crossing the first opening pattern, and the flexible substrate may also be bent in the second direction.

상기 제1 개구 패턴은 복수이고, 상기 제2 개구 패턴은 복수이며, 상기 복수의 제1 개구 패턴 각각은 상기 제1 방향으로 상호 이격되어 배치되며, 상기 복수의 제2 개구 패턴 각각은 상기 제2 방향으로 상호 이격되어 배치될 수 있다.The first opening pattern is plural, the second opening pattern is plural, each of the plurality of first opening patterns is spaced apart from each other in the first direction, and each of the plurality of second opening patterns is the second opening pattern. direction may be spaced apart from each other.

상기 복수의 제1 개구 패턴 및 상기 복수의 제2 개구 패턴은 그물망 형태를 구성할 수 있다.The plurality of first opening patterns and the plurality of second opening patterns may constitute a mesh shape.

상기 플렉서블 기판 상에 위치하며, 이미지를 표시하는 복수의 화소를 더 포함하며, 상기 복수의 화소 각각은 상호 교차하는 상기 제1 개구 패턴과 상기 제2 개구 패턴에 의해 둘러싸일 수 있다.The flexible substrate may further include a plurality of pixels displaying an image, wherein each of the plurality of pixels may be surrounded by the first opening pattern and the second opening pattern intersecting each other.

상기 플렉서블 기판은 직사각형이며, 상기 제1 방향은 상기 플렉서블 기판의 장변 또는 단변과 나란한 방향일 수 있다.The flexible substrate may have a rectangular shape, and the first direction may be a direction parallel to a long side or a short side of the flexible substrate.

상기 절연층은 무기 재료로 구성될 수 있다.The insulating layer may be made of an inorganic material.

상기 무기 재료는 질화물 또는 산화물을 포함할 수 있다.The inorganic material may include a nitride or an oxide.

상기 절연층은 유기 재료로 구성될 수 있다.The insulating layer may be made of an organic material.

상기 유기 재료는 페닐렌(phenylene) 또는 실록산(siloxane)을 포함할 수 있다.The organic material may include phenylene or siloxane.

상술한 본 발명의 과제 해결 수단의 일부 실시예 중 하나에 의하면, 플렉서블 기판을 포함하여 플렉서블 기판이 휘어지더라도 절연층에 발생되는 응력(stress)이 최소화된 표시 장치가 제공된다.According to one of some embodiments of the above-described means for solving the problems of the present invention, there is provided a display device in which stress generated in an insulating layer is minimized even when the flexible substrate including the flexible substrate is bent.

도 1은 본 발명의 제1 실시예에 따른 표시 장치를 나타낸 도면이다.
도 2는 도 1에 도시된 화소 부분을 나타낸 배치도이다.
도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.
도 6은 본 발명의 제4 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.
도 7은 본 발명의 제5 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.
도 8은 본 발명의 제6 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.
도 9는 본 발명의 제7 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.
도 10은 본 발명의 제8 실시예에 따른 표시 장치를 나타낸 도면이다.
1 is a diagram illustrating a display device according to a first exemplary embodiment of the present invention.
FIG. 2 is a layout view illustrating a pixel portion shown in FIG. 1 .
FIG. 3 is a cross-sectional view taken along line III-III of FIG. 2 .
4 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a second exemplary embodiment of the present invention.
5 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a third exemplary embodiment of the present invention.
6 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a fourth exemplary embodiment of the present invention.
7 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a fifth exemplary embodiment of the present invention.
8 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a sixth exemplary embodiment of the present invention.
9 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a seventh exemplary embodiment of the present invention.
10 is a diagram illustrating a display device according to an eighth exemplary embodiment of the present invention.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.Hereinafter, with reference to the accompanying drawings, various embodiments of the present invention will be described in detail so that those of ordinary skill in the art can easily implement them. The present invention may be embodied in many different forms and is not limited to the embodiments described herein.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly explain the present invention, parts irrelevant to the description are omitted, and the same reference numerals are given to the same or similar elements throughout the specification.

또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.In addition, in various embodiments, components having the same configuration are typically described in the first embodiment using the same reference numerals, and only configurations different from those of the first embodiment will be described in other embodiments. .

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In addition, since the size and thickness of each component shown in the drawings are arbitrarily indicated for convenience of description, the present invention is not necessarily limited to the illustrated bar.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 상에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.In order to clearly express various layers and regions in the drawings, the thicknesses are enlarged. And in the drawings, for convenience of description, the thickness of some layers and regions are exaggerated. When a part, such as a layer, film, region, plate, etc., is "on" another part, it includes not only the case where the other part is "directly on" but also the case where there is another part in between.

또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.In addition, throughout the specification, when a part "includes" a certain component, this means that other components may be further included, rather than excluding other components, unless otherwise stated. In addition, throughout the specification, "on" means to be located above or below the target portion, and does not necessarily mean to be located above the direction of gravity.

이하, 도 1 내지 도 3을 참조하여 본 발명의 제1 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to a first exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 3 .

도 1은 본 발명의 제1 실시예에 따른 표시 장치를 나타낸 도면이다.1 is a diagram illustrating a display device according to a first exemplary embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 표시 장치(1000)는 플렉서블 기판(SUB), 게이트 구동부(GD1), 게이트 배선들(GW), 발광 제어 구동부(GD2), 데이터 구동부(DD), 데이터 배선들(DW), 화소(PE) 및 절연층(CIL)을 포함한다.As shown in FIG. 1 , the display device 1000 according to the first embodiment of the present invention includes a flexible substrate SUB, a gate driver GD1 , gate wires GW, a light emission control driver GD2 , and data. It includes a driver DD, data lines DW, a pixel PE, and an insulating layer CIL.

플렉서블 기판(SUB)은 평면적으로 직사각형 형태를 가지고 있으며, 플렉서블 기판(SUB)의 장변과 나란한 방향인 제1 방향으로 휘어질 수 있다. 플렉서블 기판(SUB)은 폴리이미드 등의 폴리머 재료, 금속 재료 및 무기 재료 중 하나 이상을 포함할 수 있으며, 이에 한정되지 않고 휘어질 수 있다면 어떠한 재료도 포함할 수 있다. 플렉서블 기판(SUB)은 필름(film)의 형태를 가질 수 있다.The flexible substrate SUB has a planar rectangular shape, and may be bent in a first direction parallel to the long side of the flexible substrate SUB. The flexible substrate SUB may include at least one of a polymer material such as polyimide, a metal material, and an inorganic material, but is not limited thereto, and may include any material as long as it can be bent. The flexible substrate SUB may have a film shape.

본 발명의 제1 실시예에 따른 표시 장치(1000)의 플렉서블 기판(SUB)은 직사각형 형태를 가지고 있으나, 본 발명의 다른 실시예에 따른 표시 장치의 플렉서블 기판은 제1 방향으로 휘어질 수 있다면 평면적으로 원형, 삼각형, 타원형, 다각형, 폐루프형(closed loop type)등 어떠한 형태도 가질 수 있다.Although the flexible substrate SUB of the display device 1000 according to the first embodiment of the present invention has a rectangular shape, the flexible substrate of the display device according to another embodiment of the present invention has a planar area if it can be bent in the first direction. As a result, it can have any shape, such as a circle, a triangle, an ellipse, a polygon, and a closed loop type.

한편, 본 발명의 제1 실시예에서, 플렉서블 기판(SUB)은 제1 방향으로 휘어지나, 본 발명의 다른 실시예에서, 플렉서블 기판은 단변과 나란한 방향인 제2 방향으로 휘어질 수 있다. 즉, 직사각형의 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향은 플렉서블 기판(SUB)의 장변 또는 단변과 나란한 방향일 수 있다.Meanwhile, in the first embodiment of the present invention, the flexible substrate SUB is curved in the first direction, but in another embodiment of the present invention, the flexible substrate may be curved in the second direction parallel to the short side. That is, the first direction in which the rectangular flexible substrate SUB is bent may be a direction parallel to the long side or the short side of the flexible substrate SUB.

게이트 구동부(GD1)는 도시되지 않은 외부의 제어회로, 예컨대 타이밍 제어부 등으로부터 공급되는 제어신호에 대응하여 게이트 배선들(GW)에 포함된 제1 스캔 라인(SC1~SCn-1) 및 제2 스캔 라인(SC2~SCn)각각으로 스캔 신호를 순차적으로 공급한다. 그러면, 화소(PE)는 스캔 신호에 의해 선택되어 순차적으로 데이터 신호를 공급받는다. 여기서, 화소(PE)는 이미지(image)를 표시하는 최소 단위를 의미할 수 있다.The gate driver GD1 includes the first scan lines SC1 to SCn-1 and the second scan included in the gate wirings GW in response to a control signal supplied from an external control circuit (not shown), for example, a timing controller. A scan signal is sequentially supplied to each of the lines SC2 to SCn. Then, the pixels PE are selected by the scan signal and sequentially supplied with the data signal. Here, the pixel PE may mean a minimum unit for displaying an image.

게이트 배선들(GW)은 플렉서블 기판(SUB) 상에 위치하며, 제1 방향과 교차하는 제2 방향으로 연장되어 있다. 게이트 배선들(GW)은 제1 스캔 라인(SCn-1), 발광 제어 라인(E1~En), 제2 스캔 라인(SCn), 초기화 전원 라인(Vinit) 및 후술할 제2 캐패시터 전극(CE2)을 포함한다. 제1 스캔 라인(SCn-1)은 게이트 구동부(GD1)와 연결되어 있으며, 게이트 구동부(GD1)로부터 스캔 신호를 공급받는다. 발광 제어 라인(En)은 발광 제어 구동부(GD2)와 연결되어 있으며, 발광 제어 구동부(GD2)로부터 발광 제어 신호를 공급받는다. 제2 스캔 라인(SCn)은 게이트 구동부(GD1)와 연결되어 있으며, 게이트 구동부(GD1)로부터 스캔 신호를 공급받는다. 초기화 전원 라인(Vinit)은 게이트 구동부(GD1)와 연결되어 있으며, 게이트 구동부(GD1)로부터 초기화 전원을 인가받는다. 제2 캐패시터 전극(CE2)은 제1 스캔 라인(SCn-1)과 이격되어 제2 방향으로 연장되어 있다.The gate lines GW are positioned on the flexible substrate SUB and extend in a second direction crossing the first direction. The gate wirings GW include a first scan line SCn-1, an emission control line E1 to En, a second scan line SCn, an initialization power line Vinit, and a second capacitor electrode CE2 to be described later. includes The first scan line SCn-1 is connected to the gate driver GD1 and receives a scan signal from the gate driver GD1. The light emission control line En is connected to the light emission control driver GD2 and receives a light emission control signal from the light emission control driver GD2. The second scan line SCn is connected to the gate driver GD1 and receives a scan signal from the gate driver GD1 . The initialization power line Vinit is connected to the gate driver GD1 and receives initialization power from the gate driver GD1. The second capacitor electrode CE2 is spaced apart from the first scan line SCn-1 and extends in the second direction.

이와 같이, 초기화 전원 라인(Vinit), 제1 스캔 라인(SCn-1), 제2 캐패시터 전극(CE2), 제2 스캔 라인(SCn), 발광 제어 라인(En) 각각은 상호 이격되어 제2 방향으로 연장되어 있다. 또한, 초기화 전원 라인(Vinit), 제1 스캔 라인(SCn-1), 제2 캐패시터 전극(CE2), 제2 스캔 라인(SCn), 발광 제어 라인(En) 각각은 동일한 층에 위치하여 동일한 재료로 형성되어 있으며, 포토리소그래피 등의 한 번의 공정을 통해 형성될 수 있다.As described above, each of the initialization power line Vinit, the first scan line SCn-1, the second capacitor electrode CE2, the second scan line SCn, and the emission control line En is spaced apart from each other in the second direction. is extended to In addition, each of the initialization power line Vinit, the first scan line SCn-1, the second capacitor electrode CE2, the second scan line SCn, and the light emission control line En is positioned on the same layer and made of the same material. is formed, and may be formed through a single process such as photolithography.

한편, 본 발명의 다른 실시예에서, 초기화 전원 라인, 제1 스캔 라인, 제2 캐패시터 전극, 제2 스캔 라인, 발광 제어 라인 각각은 서로 다른 층에 위치하여 서로 다른 재료로 형성될 수 있으며, 복수의 포토리소그래피 등의 복수의 공정을 통해 형성될 수 있다.Meanwhile, in another embodiment of the present invention, each of the initialization power line, the first scan line, the second capacitor electrode, the second scan line, and the light emission control line may be positioned on different layers and formed of different materials, and a plurality of It may be formed through a plurality of processes such as photolithography.

본 발명의 제1 실시예에서는 초기화 전원 라인(Vinit)이 게이트 구동부(GD1)로부터 초기화 전원을 인가 받으나, 본 발명의 다른 실시예에서는 초기화 전원 라인(Vinit)이 추가적인 다른 구성과 연결되어 상기 추가적인 다른 구성으로부터 초기화 전원을 인가 받을 수 있다.In the first embodiment of the present invention, the initialization power line Vinit receives initialization power from the gate driver GD1. Initializing power may be applied from another configuration.

발광 제어 구동부(GD2)는 타이밍 제어부 등의 외부로부터 공급되는 제어신호에 대응하여 발광 제어 라인(En)로 발광 제어 신호를 순차적으로 공급한다. 그러면, 화소(PE)는 발광 제어 신호에 의해 발광이 제어된다.The light emission control driver GD2 sequentially supplies the light emission control signal to the light emission control line En in response to a control signal supplied from the outside such as a timing controller. Then, light emission of the pixel PE is controlled by the light emission control signal.

즉, 발광 제어 신호는 화소(PE)의 발광 시간을 제어한다. 단, 발광 제어 구동부(GD2)는 화소(PE)의 내부 구조에 따라 생략될 수도 있다.That is, the emission control signal controls the emission time of the pixel PE. However, the emission control driver GD2 may be omitted depending on the internal structure of the pixel PE.

데이터 구동부(DD)는 타이밍 제어부 등의 외부로부터 공급되는 제어신호에 대응하여 데이터 배선들(DW) 중 데이터 라인(DAm)으로 데이터 신호를 공급한다. 데이터 라인(DAm)으로 공급된 데이터 신호는 제2 스캔 라인(SCn)으로 스캔 신호가 공급될 때마다 스캔 신호에 의해 선택된 화소(PE)로 공급된다. 그러면, 화소(PE)는 데이터 신호에 대응하는 전압을 충전하고 이에 대응하는 휘도로 발광한다.The data driver DD supplies a data signal to the data line DAm among the data lines DW in response to a control signal supplied from an external source such as a timing controller. The data signal supplied to the data line DAm is supplied to the pixel PE selected by the scan signal whenever the scan signal is supplied to the second scan line SCn. Then, the pixel PE charges a voltage corresponding to the data signal and emits light with a luminance corresponding thereto.

데이터 배선들(DW)은 게이트 배선들(GW) 상에 위치하며, 제2 방향과 교차하는 제1 방향으로 연장되어 있다. 데이터 배선들(DW)은 데이터 라인(DA1~DAm) 및 구동 전원 라인(ELVDDL)을 포함한다. 데이터 라인(DAm)은 데이터 구동부(DD)와 연결되어 있으며, 데이터 구동부(DD)로부터 데이터 신호를 공급받는다. 구동 전원 라인(ELVDDL)은 후술할 외부의 제1 전원(ELVDD)과 연결되어 있으며, 제1 전원(ELVDD)으로부터 구동 전원을 공급받는다.The data lines DW are positioned on the gate lines GW and extend in a first direction crossing the second direction. The data lines DW include data lines DA1 to DAm and a driving power line ELVDDL. The data line DAm is connected to the data driver DD and receives a data signal from the data driver DD. The driving power line ELVDDL is connected to an external first power supply ELVDD, which will be described later, and receives driving power from the first power supply ELVDD.

화소(PE)는 플렉서블 기판(SUB) 상에 위치하여 게이트 배선들(GW) 및 데이터 배선들(DW)의 교차 영역에 위치하며, 데이터 신호에 대응되는 구동 전류에 상응하는 휘도로 발광하는 유기 발광 소자와, 상기 유기발광소자에 흐르는 구동 전류를 제어하기 위한 복수의 박막 트랜지스터 및 하나 이상의 캐패시터를 포함한다. 복수의 박막 트랜지스터 및 하나 이상의 캐패시터는 게이트 배선들(GW) 및 데이터 배선들(DW) 각각과 연결되어 있으며, 유기 발광 소자는 복수의 박막 트랜지스터 및 하나 이상의 캐패시터와 연결되어 있다. 유기 발광 소자는 제1 전원(ELVDD)과 제2 전원(ELVSS) 사이에 접속된다. 화소(PE)는 복수이며, 복수의 화소(PE) 각각은 제1 방향 및 제2 방향을 따라 매트릭스(matrix) 형태로 배치되어 있다. 복수의 화소(PE)는 이미지를 표시한다. 본 발명의 제1 실시예에서 화소(PE)는 직사각형 형태이나, 본 발명의 다른 실시예에서 화소는 평면적으로 원형, 삼각형, 타원형, 다각형, 폐루프형(closed loop type)등 어떠한 형태도 가질 수 있다.The pixel PE is positioned on the flexible substrate SUB and positioned at the intersection of the gate wires GW and the data wires DW, and the organic light emitting diode emits light with a luminance corresponding to a driving current corresponding to the data signal. The device includes a plurality of thin film transistors and one or more capacitors for controlling a driving current flowing through the organic light emitting device. The plurality of thin film transistors and one or more capacitors are connected to the gate lines GW and the data lines DW, respectively, and the organic light emitting device is connected to the plurality of thin film transistors and one or more capacitors. The organic light emitting diode is connected between the first power source ELVDD and the second power source ELVSS. There are a plurality of pixels PE, and each of the plurality of pixels PE is arranged in a matrix form along the first direction and the second direction. The plurality of pixels PE displays an image. In the first embodiment of the present invention, the pixel PE has a rectangular shape, but in another embodiment of the present invention, the pixel may have any shape such as a circle, a triangle, an ellipse, a polygon, and a closed loop type in plan view. have.

절연층(CIL)은 플렉서블 기판(SUB) 상에 위치하며, 화소(PE)를 구성하는 구성 요소들 각각의 사이에 배치되어 구성 요소들 각각간의 단락을 방지하는 역할을 한다. 절연층(CIL)은 제1 방향과 교차하는 제2 방향으로 개구되어 연장된 제1 개구 패턴(OP1)을 포함한다. 제1 개구 패턴(OP1)은 복수이며, 복수의 제1 개구 패턴(OP1) 각각은 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향으로 상호 이격되어 배치되어 있다. 제1 개구 패턴(OP1)은 복수의 화소(PE) 중 이웃하는 화소(PE) 사이에 배치되어 있으며, 화소(PE)의 단변과 나란한 방향인 제2 방향으로 연장되어 있다.The insulating layer CIL is disposed on the flexible substrate SUB and is disposed between each of the components constituting the pixel PE to prevent a short circuit between the respective components. The insulating layer CIL includes a first opening pattern OP1 that is opened and extended in a second direction crossing the first direction. A plurality of first opening patterns OP1 is provided, and each of the plurality of first opening patterns OP1 is disposed to be spaced apart from each other in a first direction in which the flexible substrate SUB is bent. The first opening pattern OP1 is disposed between neighboring pixels PE among the plurality of pixels PE and extends in a second direction parallel to a short side of the pixel PE.

한편, 본 발명의 다른 실시예에서, 화소는 장변이 제2 방향과 나란한 방향으로 연장될 수 있으며, 이 경우 제1 개구 패턴은 화소의 장변과 나란한 방향인 제2 방향으로 연장될 수 있다.Meanwhile, in another embodiment of the present invention, the long side of the pixel may extend in a direction parallel to the second direction, and in this case, the first opening pattern may extend in a second direction that is parallel with the long side of the pixel.

이하, 도 2 및 도 3을 참조하여 화소(PE) 및 절연층(CIL)에 대해 구체적으로 설명한다.Hereinafter, the pixel PE and the insulating layer CIL will be described in detail with reference to FIGS. 2 and 3 .

도 2는 도 1에 도시된 화소 부분을 나타낸 배치도이다. 도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이다.FIG. 2 is a layout view illustrating a pixel portion shown in FIG. 1 . FIG. 3 is a cross-sectional view taken along line III-III of FIG. 2 .

도 2 및 도 3에 도시된 바와 같이, 화소(PE)는 상기 제1 전원(ELVDD)과 제2 전원(ELVSS) 사이에 연결된 유기 발광 소자(OLED)와 유기 발광 소자(OLED)와 제1 전원(ELVDD) 사이에 접속되어 상기 유기 발광 소자(OLED)로 공급되는 구동 전원을 제어하는 6개의 박막 트랜지스터 및 2개의 캐패시터를 포함하는 화소 회로를 포함한다.2 and 3 , the pixel PE includes an organic light emitting diode OLED connected between the first power source ELVDD and a second power source ELVSS, and the organic light emitting device OLED and the first power source. and a pixel circuit including six thin film transistors and two capacitors connected between (ELVDD) to control driving power supplied to the organic light emitting diode (OLED).

유기 발광 소자(OLED)는 제1 전극(E1), 제1 전극(E1) 상에 위치하는 유기 발광층(OL) 및 유기 발광층(OL) 상에 위치하는 제2 전극(E2)을 포함한다. 유기 발광 소자(OLED)의 애노드 전극인 제1 전극(E1)은 화소 회로를 경유하여 제1 전원(ELVDD)에 연결된 구동 전원 라인(ELVDDL)에 접속되고, 유기 발광 소자(OLED)의 캐소드 전극인 제2 전극(E2)은 제2 전원(ELVSS)에 접속된다. 이러한 유기 발광 소자(OLED)의 유기 발광층(OL)은 제1 전원(ELVDD)으로부터 화소 회로를 거쳐 구동 전원이 공급되고 제2 전원(ELVSS)으로부터 공통 전원이 공급될 때 유기 발광 소자(OLED)에 흐르는 구동 전류에 대응하는 휘도로 발광한다. 유기 발광층(OL)은 적색, 청색, 녹색 또는 백색 등의 발광 물질을 포함하거나, 또는 적색, 청색, 녹색 또는 백색 등을 발광하는 복수의 발광층이 적층되어 형성될 수 있다. 유기 발광층(OL)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다. 또한, 유기 발광층(OL)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다. 다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.The organic light emitting diode OLED includes a first electrode E1 , an organic light emitting layer OL positioned on the first electrode E1 , and a second electrode E2 positioned on the organic light emitting layer OL. The first electrode E1 that is the anode electrode of the organic light emitting diode OLED is connected to the driving power line ELVDDL connected to the first power source ELVDD via the pixel circuit, and is the cathode electrode of the organic light emitting diode OLED. The second electrode E2 is connected to the second power source ELVSS. The organic light emitting layer OL of the organic light emitting device OLED is connected to the organic light emitting device OLED when driving power is supplied from the first power source ELVDD through the pixel circuit and the common power is supplied from the second power source ELVSS. It emits light with a luminance corresponding to the flowing driving current. The organic light emitting layer OL may include a light emitting material such as red, blue, green, or white, or may be formed by stacking a plurality of light emitting layers that emit light of red, blue, green, or white. The organic emission layer OL may include a red organic emission layer that emits red light, a green organic emission layer that emits green light, and a blue organic emission layer that emits blue light, and the red organic emission layer, the green organic emission layer, and the blue organic emission layer are each a red pixel. , is formed in the green pixel and the blue pixel to implement a color image. In the organic light emitting layer OL, a red organic light emitting layer, a green organic light emitting layer, and a blue organic light emitting layer are all stacked together on a red pixel, a green pixel, and a blue pixel, and a red color filter, a green color filter, and a blue color filter are formed for each pixel. Thus, a color image can be realized. As another example, a color image may be implemented by forming a white organic light emitting layer emitting white light on all of the red pixel, the green pixel, and the blue pixel, and forming a red color filter, a green color filter, and a blue color filter for each pixel, respectively. When a color image is implemented using a white organic light emitting layer and a color filter, a deposition mask is used to deposit the red organic light emitting layer, the green organic light emitting layer, and the blue organic light emitting layer on each individual pixel, that is, the red pixel, the green pixel, and the blue pixel. You do not have to do. The white organic light emitting layer described in another example may be formed as one organic light emitting layer, and includes a configuration in which a plurality of organic light emitting layers are stacked to emit white light. For example, a configuration that enables white light emission by combining at least one yellow organic light emitting layer and at least one blue organic light emitting layer, a configuration that enables white light emission by combining at least one cyan organic light emitting layer and at least one red organic light emitting layer, A configuration in which at least one magenta organic light emitting layer and at least one green organic light emitting layer are combined to enable white light emission may be included.

화소 회로는, 제1 박막 트랜지스터(T1), 하나 이상의 다른 박막 트랜지스터인 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5), 제6 박막 트랜지스터(T6)와, 제1 캐패시터(C1) 및 제2 캐패시터(C2)를 포함한다.The pixel circuit includes a first thin film transistor T1, a second thin film transistor T2 which is one or more other thin film transistors, a third thin film transistor T3, a fourth thin film transistor T4, a fifth thin film transistor T5, It includes a sixth thin film transistor T6 and a first capacitor C1 and a second capacitor C2.

제1 박막 트랜지스터(T1)는 구동 전원 라인(ELVDDL)과 유기 발광 소자(OLED) 의 제1 전극(E1) 사이에 연결되며, 화소(PE)의 발광기간 동안 데이터 신호에 대응하는 구동 전원을 제1 전원(ELVDD)으로부터 유기 발광 소자(OLED)로 공급한다. 즉, 제1 박막 트랜지스터(T1)는 화소(PE)의 구동 트랜지스터로서 기능한다. 제1 박막 트랜지스터(T1)는 제1 액티브층(CA1), 제1 게이트 전극(G1), 제1 소스 전극(S1), 제1 드레인 전극(D1)을 포함한다.The first thin film transistor T1 is connected between the driving power line ELVDDL and the first electrode E1 of the organic light emitting diode OLED, and provides driving power corresponding to the data signal during the light emission period of the pixel PE. 1 It is supplied from the power supply ELVDD to the organic light emitting diode OLED. That is, the first thin film transistor T1 functions as a driving transistor of the pixel PE. The first thin film transistor T1 includes a first active layer CA1 , a first gate electrode G1 , a first source electrode S1 , and a first drain electrode D1 .

제1 액티브층(CA1)은 플렉서블 기판(SUB) 상에 위치하여 제1 소스 전극(S1)과 제1 드레인 전극(D1) 사이에 위치하여 구동 전원 라인(ELVDDL)과 유기 발광 소자(OLED) 의 제1 전극(E1) 사이를 연결한다. 제1 액티브층(CA1)은 비정질 실리콘(a-Si), 폴리 실리콘(poly silicon), 산화물 반도체 등으로 형성될 수 있다. 제1 액티브층(CA1)을 형성하는 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다. The first active layer CA1 is positioned on the flexible substrate SUB and is positioned between the first source electrode S1 and the first drain electrode D1 to form the driving power line ELVDDL and the organic light emitting diode OLED. It connects between the first electrodes E1. The first active layer CA1 may be formed of amorphous silicon (a-Si), poly silicon, an oxide semiconductor, or the like. The oxide semiconductor forming the first active layer CA1 is titanium (Ti), hafnium (Hf), zirconium (Zr), aluminum (Al), tantalum (Ta), germanium (Ge), zinc (Zn), gallium ( Oxides based on Ga), tin (Sn) or indium (In), their complex oxides, zinc oxide (ZnO), indium-gallium-zinc oxide (InGaZnO 4 ), indium-zinc oxide (Zn-In-O) ), zinc-tin oxide (Zn-Sn-O) indium-gallium oxide (In-Ga-O), indium-tin oxide (In-Sn-O), indium-zirconium oxide (In-Zr-O), indium -zirconium-zinc oxide (In-Zr-Zn-O), indium-zirconium-tin oxide (In-Zr-Sn-O), indium-zirconium-gallium oxide (In-Zr-Ga-O), indium-aluminum Oxide (In-Al-O), indium-zinc-aluminum oxide (In-Zn-Al-O), indium-tin-aluminum oxide (In-Sn-Al-O), indium-aluminum-gallium oxide (In- Al-Ga-O), indium-tantalum oxide (In-Ta-O), indium-tantalum-zinc oxide (In-Ta-Zn-O), indium-tantalum-tin oxide (In-Ta-Sn-O) , indium-tantalum-gallium oxide (In-Ta-Ga-O), indium-germanium oxide (In-Ge-O), indium-germanium-zinc oxide (In-Ge-Zn-O), indium-germanium-tin oxide (In-Ge-Sn-O), indium-germanium-gallium oxide (In-Ge-Ga-O), titanium-indium-zinc oxide (Ti-In-Zn-O), hafnium-indium-zinc oxide ( Hf-In-Zn-O) may be included.

제1 액티브층(CA1)은 후술할 제2 액티브층(CA2), 제3 액티브층(CA3), 제4 액티브층(CA4), 제5 액티브층(CA5) 및 제6 액티브층(CA6)과 동일한 층에 위치하고 있다. 즉, 제1 액티브층(CA1), 제2 액티브층(CA2), 제3 액티브층(CA3), 제4 액티브층(CA4), 제5 액티브층(CA5) 및 제6 액티브층(CA6)은 화학 기상 증착 공정 등의 한번의 공정을 이용해 형성될 수 있다. 제1 액티브층(CA1)은 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 연장되어 있으나, 이에 한정되지 않고 제1 방향 또는 제2 방향과 교차하는 어떠한 방향으로도 연장될 수 있다.The first active layer CA1 includes a second active layer CA2, a third active layer CA3, a fourth active layer CA4, a fifth active layer CA5, and a sixth active layer CA6, which will be described later. It is located on the same floor. That is, the first active layer CA1 , the second active layer CA2 , the third active layer CA3 , the fourth active layer CA4 , the fifth active layer CA5 and the sixth active layer CA6 are It may be formed using a single process, such as a chemical vapor deposition process. The first active layer CA1 extends in a second direction intersecting the first direction, which is the direction in which the flexible substrate SUB is bent, but is not limited thereto and extends in the first direction or any direction intersecting the second direction. can be

제1 게이트 전극(G1)은 제1 액티브층(CA1) 상에 위치하며, 제1 캐패시터(C1)의 제1 캐패시터 전극(CE1), 제2 캐패시터(C2), 제3 박막 트랜지스터(T3), 및 제4 박막 트랜지스터(T4) 각각과 연결된다.The first gate electrode G1 is positioned on the first active layer CA1, the first capacitor electrode CE1 of the first capacitor C1, the second capacitor C2, the third thin film transistor T3, and the fourth thin film transistor T4, respectively.

제1 소스 전극(S1)은 제1 액티브층(CA1)의 일 단부와 연결되어 제2 박막 트랜지스터(T2) 및 제5 박막 트랜지스터(T5) 각각과 연결된다.The first source electrode S1 is connected to one end of the first active layer CA1 to be connected to each of the second thin film transistor T2 and the fifth thin film transistor T5 .

제1 드레인 전극(D1)은 제1 액티브층(CA1)의 타 단부와 연결되어 제3 박막 트랜지스터(T3) 및 제6 박막 트랜지스터(T6) 각각과 연결된다. 유기 발광 소자(OLED)의 제1 전극(E1)은 제6 박막 트랜지스터(T6)를 통해 제1 박막 트랜지스터(T1)와 연결된다.The first drain electrode D1 is connected to the other end of the first active layer CA1 to be connected to the third thin film transistor T3 and the sixth thin film transistor T6, respectively. The first electrode E1 of the organic light emitting diode OLED is connected to the first thin film transistor T1 through the sixth thin film transistor T6 .

본 발명의 제1 실시예에서, 제1 소스 전극(S1) 및 제1 드레인 전극(D1)은 제1 액티브층(CA1)과 동일한 층에 위치하나, 본 발명의 다른 실시예에서, 제1 소스 전극(S1) 및 제1 드레인 전극(D1)은 제1 액티브층(CA1)과 다른 층에 위치하여 접촉홀(contact hole)을 통해 제1 액티브층과 연결될 수 있다. 이 경우, 제1 액티브층은 불순물이 도핑된 소스 영역과 드레인 영역, 그리고, 소스 영역과 드레인 영역 사이에 배치된 채널 영역을 포함할 수 있다.In the first embodiment of the present invention, the first source electrode S1 and the first drain electrode D1 are located on the same layer as the first active layer CA1, but in another embodiment of the present invention, the first source electrode S1 and the first drain electrode D1 The electrode S1 and the first drain electrode D1 may be positioned on a different layer from the first active layer CA1 and may be connected to the first active layer through a contact hole. In this case, the first active layer may include a source region and a drain region doped with impurities, and a channel region disposed between the source region and the drain region.

절연층(CIL)은 화소(PE)를 구성하는 구성 요소인 제1 박막 트랜지스터(T1)의 제1 액티브층(CA1)과 제1 게이트 전극(G1)간의 단락을 방지하는 동시에, 제1 게이트 전극(G1)과 유기 발광 소자(OLED)의 제1 전극(E1) 간의 단락을 방지하는 역할을 하며, 제1 서브 절연층(IL1), 제2 서브 절연층(IL2), 제3 서브 절연층(IL3), 제1 개구 패턴(OP1)을 포함한다.The insulating layer CIL prevents a short circuit between the first active layer CA1 and the first gate electrode G1 of the first thin film transistor T1, which is a component constituting the pixel PE, and at the same time, prevents the first gate electrode It serves to prevent a short circuit between (G1) and the first electrode E1 of the organic light emitting diode (OLED), the first sub insulating layer IL1, the second sub insulating layer IL2, and the third sub insulating layer ( IL3) and a first opening pattern OP1.

제1 서브 절연층(IL1)은 플렉서블 기판(SUB)과 제1 액티브층(CA1) 사이에 위치하며, 외부로부터 플렉서블 기판(SUB)을 통해 제1 액티브층(CA1)으로 침투하는 습기를 차단하는 역할을 한다. 제1 서브 절연층(IL1)은 하나 이상의 층으로 형성될 수 있다. 제1 서브 절연층(IL1)은 실리콘 질화물 또는 실리콘 산화물 등의 무기 재료를 포함한다.The first sub insulating layer IL1 is positioned between the flexible substrate SUB and the first active layer CA1 and blocks moisture from penetrating into the first active layer CA1 through the flexible substrate SUB from the outside. plays a role The first sub insulating layer IL1 may be formed of one or more layers. The first sub insulating layer IL1 includes an inorganic material such as silicon nitride or silicon oxide.

제2 서브 절연층(IL2)은 제1 액티브층(CA1)을 덮고 있으며, 제1 액티브층(CA1)과 제1 게이트 전극(G1) 사이에 위치하고 있다. 제2 서브 절연층(IL2)은 제1 액티브층(CA1)과 제1 게이트 전극(G1) 간의 단락을 방지하는 역할을 한다. 제2 서브 절연층(IL2)은 하나 이상의 층으로 형성될 수 있다. 제2 서브 절연층(IL2)은 실리콘 질화물 또는 실리콘 산화물 등의 무기 재료를 포함한다.The second sub insulating layer IL2 covers the first active layer CA1 and is positioned between the first active layer CA1 and the first gate electrode G1 . The second sub insulating layer IL2 serves to prevent a short circuit between the first active layer CA1 and the first gate electrode G1 . The second sub insulating layer IL2 may be formed of one or more layers. The second sub insulating layer IL2 includes an inorganic material such as silicon nitride or silicon oxide.

제3 서브 절연층(IL3)은 제1 게이트 전극(G1)을 덮고 있으며, 제1 게이트 전극(G1)과 동일한 층에 위치하는 게이트 배선(GW)과 게이트 배선(GW) 상에 위치하는 구동 전원 라인(ELVDDL) 등의 데이터 배선(DW)간의 단락을 방지하는 역할을 한다. 제3 서브 절연층(IL3)은 하나 이상의 층으로 형성될 수 있다. 제3 서브 절연층(IL3)은 실리콘 질화물 또는 실리콘 산화물 등의 무기 재료를 포함한다.The third sub insulating layer IL3 covers the first gate electrode G1 , and the driving power supply is disposed on the gate wiring GW and the gate wiring GW located on the same layer as the first gate electrode G1 . It serves to prevent a short circuit between the data lines DW such as the line ELVDDL. The third sub insulating layer IL3 may be formed of one or more layers. The third sub insulating layer IL3 includes an inorganic material such as silicon nitride or silicon oxide.

즉, 절연층(CIL)은 실리콘 질화물 또는 실리콘 산화물 등의 무기 재료를 포함한다.That is, the insulating layer CIL includes an inorganic material such as silicon nitride or silicon oxide.

제1 개구 패턴(OP1)은 상술한 바와 같이, 절연층(CIL)에 형성되어 있으며, 구체적으로는 제1 서브 절연층(IL1), 제2 서브 절연층(IL2), 제3 서브 절연층(IL3)에 형성되어 있다.As described above, the first opening pattern OP1 is formed in the insulating layer CIL, and specifically, the first sub insulating layer IL1, the second sub insulating layer IL2, and the third sub insulating layer ( IL3) is formed.

이와 같이, 본 발명의 제1 실시예에 따른 표시 장치(1000)는 절연층(CIL)이 이웃하는 화소(PE) 사이에 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 개구 연장된 제1 개구 패턴(OP1)을 포함함으로써, 제1 개구 패턴(OP1)을 사이에 두고 상호 이격되어 제2 방향으로 배치된 하나의 열의 화소(PE)들이 플렉서블 기판(SUB) 상에서 섬(island) 형태를 가지게 된다. 제2 방향으로 배치된 하나의 열의 화소(PE)들이 플렉서블 기판(SUB) 상에서 섬 형태를 가짐으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 제2 방향으로 배치된 하나의 열의 화소(PE)에 가해지는 응력이 최소화된다.As described above, in the display device 1000 according to the first exemplary embodiment of the present invention, the insulating layer CIL intersects the first direction in which the flexible substrate SUB is bent between the adjacent pixels PE in the second direction. By including the first opening pattern OP1 that is opened and extended to (island) form. Since the pixels PE in one column arranged in the second direction have an island shape on the flexible substrate SUB, when the flexible substrate SUB is bent in the first direction, the pixels in one column arranged in the second direction The stress on (PE) is minimized.

즉, 절연층(CIL)이 무기재료 고유의 취성을 가지더라도, 플렉서블 기판(SUB)의 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 개구 연장된 제1 개구 패턴(OP1)을 포함함으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때 발생되는 응력에 의해 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.That is, even if the insulating layer CIL has the inherent brittleness of the inorganic material, by including the first opening pattern OP1 that is opened and extended in the second direction intersecting the first direction, which is the bending direction of the flexible substrate SUB, The insulating layer CIL itself is damaged by the stress generated when the flexible substrate SUB is bent in the first direction, or the components constituting the pixel PE are damaged by the stress generated in the insulating layer CIL. to be minimized

이상과 같이, 플렉서블 기판(SUB)을 포함하더라도 절연층(CIL)이 제1 개구 패턴(OP1)을 포함함으로써, 절연층(CIL)에 가해지는 응력이 최소화되기 때문에, 게이트 배선(GW), 데이터 배선(DW), 화소(PE) 들이 절연층(CIL)에 가해지는 응력에 의해 파손되는 것이 최소화된다.As described above, even when the flexible substrate SUB is included, since the insulating layer CIL includes the first opening pattern OP1 , the stress applied to the insulating layer CIL is minimized, so that the gate wiring GW, data Damage to the wiring DW and the pixels PE due to the stress applied to the insulating layer CIL is minimized.

절연층(CIL)은 후술할 제2 박막 트랜지스터(T2) 내지 제6 박막 트랜지스터(T6) 각각을 구성하는 구성 요소들 간의 단락을 방지한다.The insulating layer CIL prevents a short circuit between components constituting each of the second thin film transistors T2 to T6 to be described later.

제2 박막 트랜지스터(T2)는 데이터 라인(DAm)과 제1 박막 트랜지스터(T1) 사이를 연결하며, 제2 스캔 라인(SCn)과 연결된 제2 게이트 전극(G2)을 포함한다. 제2 박막 트랜지스터(T2)는 제2 스캔 라인(SCn)으로부터 스캔 신호가 공급될 때 데이터 라인(DAm)으로부터 공급되는 데이터 신호를 화소(PE) 내부로 전달한다. 즉, 제2 박막 트랜지스터(T2)는 화소(PE)의 스위칭 트랜지스터로서 기능한다. 제2 박막 트랜지스터(T2)는 소스 전극과 드레인 전극 사이에 위치하여 데이터 라인(DAm)과 제1 박막 트랜지스터(T1) 사이를 연결하며, 제2 게이트 전극(G2)과 대응하여 위치하는 제2 액티브층(CA2)을 포함한다. The second thin film transistor T2 connects between the data line DAm and the first thin film transistor T1 and includes a second gate electrode G2 connected to the second scan line SCn. The second thin film transistor T2 transfers the data signal supplied from the data line DAm to the inside of the pixel PE when the scan signal is supplied from the second scan line SCn. That is, the second thin film transistor T2 functions as a switching transistor of the pixel PE. The second thin film transistor T2 is positioned between the source electrode and the drain electrode to connect the data line DAm and the first thin film transistor T1 , and a second active second active film positioned to correspond to the second gate electrode G2 . layer CA2.

제3 박막 트랜지스터(T3)는 제1 박막 트랜지스터(T1)와 제1 게이트 전극(G1) 사이를 연결하며, 제2 스캔 라인(SCn)과 연결된 제3 게이트 전극(G3)을 포함한다. 제3 박막 트랜지스터(T3)는 화소(PE) 내부로 데이터 신호가 공급될 때 제1 박막 트랜지스터(T1)를 다이오드 형태로 연결하여 제1 박막 트랜지스터(T1)의 문턱전압을 보상한다. 즉, 제3 박막 트랜지스터(T3)는 화소(PE)의 보상 트랜지스터로서 기능한다. 제3 박막 트랜지스터(T3)는 소스 전극과 드레인 전극 사이에 위치하여 제1 박막 트랜지스터(T1)와 제1 게이트 전극(G1) 사이를 연결하며, 제3 게이트 전극(G3)과 대응하여 위치하는 제3 액티브층(CA3)을 포함한다. The third thin film transistor T3 connects between the first thin film transistor T1 and the first gate electrode G1 and includes a third gate electrode G3 connected to the second scan line SCn. The third thin film transistor T3 compensates the threshold voltage of the first thin film transistor T1 by connecting the first thin film transistor T1 in a diode form when a data signal is supplied to the pixel PE. That is, the third thin film transistor T3 functions as a compensation transistor of the pixel PE. The third thin film transistor T3 is positioned between the source electrode and the drain electrode to connect between the first thin film transistor T1 and the first gate electrode G1, and is positioned to correspond to the third gate electrode G3. 3 active layer CA3 is included.

제4 박막 트랜지스터(T4)는 초기화 전원 라인(Vinit)과 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 사이를 연결하며, 제1 스캔 라인(SCn-1)과 연결된 제4 게이트 전극(G4)을 포함한다. 제4 박막 트랜지스터(T4)는 화소(PE)에 데이터 신호가 입력되는 데이터 프로그래밍 기간 동안 상기 데이터 신호가 화소(PE) 내부로 원활히 공급될 수 있도록, 상기 데이터 프로그래밍 기간에 앞선 초기화 기간 동안 제1 스캔 라인(SCn-1)으로부터 스캔 신호가 공급될 때 초기화 전원 라인(Vinit)으로부터 공급되는 초기화 전원을 화소(PE) 내부로 전달하여 제1 박막 트랜지스터(T1)를 초기화한다. 즉, 제4 박막 트랜지스터(T4)는 화소(PE)의 스위칭 트랜지스터로서 기능한다. 제4 박막 트랜지스터(T4)는 소스 전극과 드레인 전극 사이에 위치하여 초기화 전원 라인(Vinit)과 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 사이를 연결하며, 제4 게이트 전극(G4)과 대응하여 위치하는 제4 액티브층(CA4)을 포함한다. The fourth thin film transistor T4 connects between the initialization power line Vinit and the first gate electrode G1 of the first thin film transistor T1 , and a fourth gate electrode connected to the first scan line SCn-1 (G4). The fourth thin film transistor T4 performs a first scan during the initialization period prior to the data programming period so that the data signal can be smoothly supplied to the pixel PE during the data programming period when the data signal is input to the pixel PE. When the scan signal is supplied from the line SCn-1, the initialization power supplied from the initialization power line Vinit is transferred into the pixel PE to initialize the first thin film transistor T1. That is, the fourth thin film transistor T4 functions as a switching transistor of the pixel PE. The fourth thin film transistor T4 is positioned between the source electrode and the drain electrode to connect the initialization power line Vinit and the first gate electrode G1 of the first thin film transistor T1, and the fourth gate electrode G4 ) and a fourth active layer CA4 positioned to correspond.

제5 박막 트랜지스터(T5)는 구동 전원 라인(ELVDDL)과 제1 박막 트랜지스터(T1) 사이를 연결하며, 발광 제어 라인(En)과 연결된 제5 게이트 전극(G5)을 포함한다. 제5 박막 트랜지스터(T5)는 화소(PE)의 비발광기간 동안 제1 전원(ELVDD)에 연결된 구동 전원 라인(ELVDDL)과 제1 박막 트랜지스터(T1) 사이의 연결을 차단하고, 화소(PE)의 발광기간 동안 구동 전원 라인(ELVDDL)과 제1 박막 트랜지스터(T1) 사이를 연결한다. 즉, 제5 박막 트랜지스터(T5)는 화소(PE)의 스위칭 트랜지스터로서 기능한다. 제5 박막 트랜지스터(T5)는 소스 전극과 드레인 전극 사이에 위치하여 구동 전원 라인(ELVDDL)과 제1 박막 트랜지스터(T1) 사이를 연결하며, 제5 게이트 전극(G5)과 대응하여 위치하는 제5 액티브층(CA5)을 포함한다. The fifth thin film transistor T5 connects between the driving power line ELVDDL and the first thin film transistor T1 and includes a fifth gate electrode G5 connected to the emission control line En. The fifth thin film transistor T5 cuts off the connection between the driving power line ELVDDL connected to the first power source ELVDD and the first thin film transistor T1 during the non-emission period of the pixel PE, and the pixel PE is connected between the driving power line ELVDDL and the first thin film transistor T1 during the light emission period of . That is, the fifth thin film transistor T5 functions as a switching transistor of the pixel PE. The fifth thin film transistor T5 is positioned between the source electrode and the drain electrode to connect between the driving power line ELVDDL and the first thin film transistor T1 , and a fifth thin film transistor T5 positioned to correspond to the fifth gate electrode G5 . and an active layer CA5.

제6 박막 트랜지스터(T6)는 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED)의 제1 전극(E1) 사이를 연결하며, 발광 제어 라인(En)과 연결된 제6 게이트 전극(G6)을 포함한다. 제6 박막 트랜지스터(T6)는 화소(PE)의 비발광기간 동안 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED) 사이의 연결을 차단하고, 화소(PE)의 발광기간 동안 상기 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED) 사이를 연결한다. 즉, 제6 박막 트랜지스터(T6)는 화소(PE)의 스위칭 트랜지스터로서 기능한다. 제6 박막 트랜지스터(T6)는 소스 전극과 드레인 전극 사이에 위치하여 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED)의 제1 전극(E1) 사이를 연결하며, 제6 게이트 전극(G6)과 대응하여 위치하는 제6 액티브층(CA6)을 포함한다. The sixth thin film transistor T6 connects between the first thin film transistor T1 and the first electrode E1 of the organic light emitting diode OLED, and connects the sixth gate electrode G6 connected to the emission control line En. include The sixth thin film transistor T6 cuts off the connection between the first thin film transistor T1 and the organic light emitting device OLED during the non-emission period of the pixel PE, and during the light emission period of the pixel PE, the first thin film transistor T6 It connects between the transistor T1 and the organic light emitting diode OLED. That is, the sixth thin film transistor T6 functions as a switching transistor of the pixel PE. The sixth thin film transistor T6 is positioned between the source electrode and the drain electrode to connect the first thin film transistor T1 and the first electrode E1 of the OLED, and the sixth gate electrode G6 and a sixth active layer CA6 positioned to correspond to the .

제6 박막 트랜지스터(T6)의 드레인 전극에는 절연층(CIL)을 통해 제1 전극(E1)이 접속된다.The first electrode E1 is connected to the drain electrode of the sixth thin film transistor T6 through the insulating layer CIL.

또한, 제1 게이트 전극(G1), 제2 게이트 전극(G2), 제3 게이트 전극(G3), 제4 게이트 전극(G4), 제5 게이트 전극(G5) 및 제6 게이트 전극(G6)은 동일한 층에 위치하거나 서로 다른 층에 위치하고 있으며, 게이트 배선들(GW)을 형성하는 포토리소그래피 등의 공정을 이용해 게이트 배선들(GW)과 동시에 형성될 수 있다.In addition, the first gate electrode G1, the second gate electrode G2, the third gate electrode G3, the fourth gate electrode G4, the fifth gate electrode G5, and the sixth gate electrode G6 are They are located on the same layer or are located on different layers, and may be formed simultaneously with the gate wirings GW using a process such as photolithography for forming the gate wirings GW.

제1 캐패시터(C1)는 데이터 프로그래밍 기간 동안 화소(PE) 내부로 공급되는 데이터 신호를 저장하고 이를 한 프레임 동안 유지하기 위한 것으로, 제1 전원(ELVDD)과 연결된 구동 전원 라인(ELVDDL)과 초기화 전원 라인(Vinit)과 연결된 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 사이에 형성된다. 즉, 제1 캐패시터(C1)는 스토리지 캐패시터로 기능한다. The first capacitor C1 stores a data signal supplied to the pixel PE during the data programming period and maintains it for one frame, and includes a driving power line ELVDDL connected to the first power supply ELVDD and an initialization power supply. It is formed between the first gate electrode G1 of the first thin film transistor T1 connected to the line Vinit. That is, the first capacitor C1 functions as a storage capacitor.

제1 캐패시터(C1)는 플렉서블 기판(SUB) 상에 위치하며, 제1 절연층(CIL1)을 사이에 두고 상호 대향하는 제1 캐패시터 전극(CE1) 및 제2 캐패시터 전극(CE2)을 포함한다.The first capacitor C1 is positioned on the flexible substrate SUB and includes a first capacitor electrode CE1 and a second capacitor electrode CE2 that face each other with a first insulating layer CIL1 therebetween.

*제1 캐패시터 전극(CE1)은 제4 박막 트랜지스터(T4)를 통해 초기화 전원 라인(Vinit)과 연결되어 있으며, 제1 액티브층(CA1), 제2 액티브층(CA2) 내지 제6 액티브층(CA6)과 동일한 층에 위치하고 있다.* The first capacitor electrode CE1 is connected to the initialization power line Vinit through the fourth thin film transistor T4, and the first active layer CA1, the second active layer CA2 to the sixth active layer ( It is located on the same floor as CA6).

한편, 다른 실시예에서 제1 캐패시터 전극은 제1 액티브층(CA1), 제2 액티브층(CA2) 내지 제6 액티브층(CA6)과 다른 층에 위치할 수 잇다.Meanwhile, in another embodiment, the first capacitor electrode may be positioned on a layer different from the first active layer CA1 , the second active layer CA2 , and the sixth active layer CA6 .

제2 캐패시터 전극(CE2)은 구동 전원 라인(ELVDDL)과 연결되어 있으며, 게이트 배선들(GW)과 동일한 층에 위치하고 있다. 제2 캐패시터 전극(CE2)은 도 1에서 도시한 바와 같이, 이웃하는 화소(PE)를 가로질러 제2 방향으로 연장되어 있다.The second capacitor electrode CE2 is connected to the driving power line ELVDDL and is positioned on the same layer as the gate lines GW. As shown in FIG. 1 , the second capacitor electrode CE2 extends across the neighboring pixel PE in the second direction.

제2 캐패시터(C2)는 표시 장치(1000)에서 로드로 인한 전압강하를 보상하기 위한 것으로, 제1 캐패시터(C1)의 제1 캐패시터 전극(CE1)과 제2 스캔 라인(SCn) 사이에 형성된다. 즉, 제2 캐패시터(C2)는 현재 스캔 신호의 전압 레벨이 변경될 때, 특히 현재 스캔 신호의 공급이 중단되는 시점에서 커플링 작용에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)의 전압을 상승시킴으로써, 표시 장치(1000) 내의 로드로 인한 전압강하를 보상하는 부스팅 캐패시터로서 기능한다.The second capacitor C2 is to compensate for a voltage drop due to a load in the display device 1000 , and is formed between the first capacitor electrode CE1 and the second scan line SCn of the first capacitor C1 . . That is, the second capacitor C2 is coupled to the first gate electrode G1 of the first thin film transistor T1 by a coupling action when the voltage level of the current scan signal is changed, particularly when the supply of the current scan signal is stopped. ), serves as a boosting capacitor compensating for a voltage drop due to a load in the display device 1000 by increasing the voltage.

이하, 상술한 화소(PE)의 동작을 설명한다.Hereinafter, the operation of the above-described pixel PE will be described.

우선, 초기화 기간으로 설정되는 제1 기간 동안 제1 스캔 라인(SCn-1)을 통해 로우 레벨의 이전 스캔 신호가 공급된다. 그러면, 로우 레벨의 이전 스캔 신호에 대응하여 제4 박막 트랜지스터(T4)가 턴온되며, 초기화 전원 라인(Vinit)으로부터 제4 박막 트랜지스터(T4)를 통해 초기화 전원이 제1 박막 트랜지스터(T1)로 공급되어 제1 박막 트랜지스터(T1)가 초기화된다.First, a low-level previous scan signal is supplied through the first scan line SCn-1 during a first period set as an initialization period. Then, the fourth thin film transistor T4 is turned on in response to the low-level previous scan signal, and initialization power is supplied from the initialization power line Vinit to the first thin film transistor T1 through the fourth thin film transistor T4. Thus, the first thin film transistor T1 is initialized.

이후, 데이터 프로그래밍 기간으로 설정되는 제2 기간 동안 제2 스캔 라인(SCn)을 통해 로우 레벨의 현재 스캔 신호가 공급된다. 그러면, 로우 레벨의 현재 스캔 신호에 대응하여 제2 박막 트랜지스터(T2) 및 제3 박막 트랜지스터(T3)가 턴온된다.Thereafter, a low-level current scan signal is supplied through the second scan line SCn for a second period set as the data programming period. Then, the second thin film transistor T2 and the third thin film transistor T3 are turned on in response to the low level current scan signal.

그리고, 제1 박막 트랜지스터(T1)도 제3 박막 트랜지스터(T3)에 의해 다이오드 연결되는 형태로 턴온되며, 특히 앞선 제1 기간 동안 제1 박막 트랜지스터(T1)가 초기화되었으므로 제1 박막 트랜지스터(T1)는 순방향으로 다이오드 연결된다.In addition, the first thin film transistor T1 is also turned on in a diode-connected manner by the third thin film transistor T3, and in particular, since the first thin film transistor T1 is initialized during the preceding first period, the first thin film transistor T1 is diode-connected in the forward direction.

이에 의해, 데이터 라인(DAm)으로부터 공급된 데이터 신호가 제2 박막 트랜지스터(T2), 제1 박막 트랜지스터(T1) 및 제3 박막 트랜지스터(T3)를 경유하며, 이로 인해 제1 캐패시터(C1)에는 데이터 신호와 제1 박막 트랜지스터(T1)의 문턱전압의 차에 대응하는 전압이 저장된다.Accordingly, the data signal supplied from the data line DAm passes through the second thin film transistor T2 , the first thin film transistor T1 , and the third thin film transistor T3 , and thus the first capacitor C1 is A voltage corresponding to a difference between the data signal and the threshold voltage of the first thin film transistor T1 is stored.

이후, 현재 스캔 신호의 공급이 중단되면서 현재 스캔 신호의 전압레벨이 하이 레벨로 변경되면, 제2 캐패시터(C2)의 커플링 작용에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 인가되는 전압이 현재 스캔 신호의 전압 변동폭에 대응하여 변경된다. 이때, 제1 캐패시터(C1)와 제2 캐패시터(C2) 간의 차지 쉐어링에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 인가되는 전압이 변경되므로, 제1 게이트 전극(G1)에 인가되는 전압 변화량은 현재 스캔 신호의 전압 변동폭과 더불어, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 간의 차지 쉐어링 값에 비례하여 변동된다.Thereafter, when the voltage level of the current scan signal is changed to a high level while the supply of the current scan signal is stopped, the first gate electrode G1 of the first thin film transistor T1 due to the coupling action of the second capacitor C2 The voltage applied to is changed corresponding to the voltage fluctuation range of the current scan signal. At this time, since the voltage applied to the first gate electrode G1 of the first thin film transistor T1 is changed by charge sharing between the first capacitor C1 and the second capacitor C2, the first gate electrode G1 The amount of change in voltage applied to is changed in proportion to the charge sharing value between the first capacitor C1 and the second capacitor C2 together with the voltage fluctuation width of the current scan signal.

이후, 발광 기간으로 설정되는 제3 기간 동안 발광 제어 라인(En)으로부터 공급되는 발광 제어 신호가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 제3 기간 동안 로우 레벨의 발광 제어 신호에 의해 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6)가 턴온된다. 이에 의해, 제1 전원(ELVDD)으로부터 구동 전원 라인(ELVDDL)을 통해 제5 박막 트랜지스터(T5), 제1 박막 트랜지스터(T1), 제6 박막 트랜지스터(T6) 및 유기 발광 소자(OLED)를 경유하여 제2 전원(ELVSS)으로의 경로로 구동 전류가 공급된다.Thereafter, the light emission control signal supplied from the light emission control line En is changed from the high level to the low level during the third period set as the light emission period. Then, during the third period, the fifth thin film transistor T5 and the sixth thin film transistor T6 are turned on by the low-level light emission control signal. Thereby, the fifth thin film transistor T5 , the first thin film transistor T1 , the sixth thin film transistor T6 and the organic light emitting diode OLED are passed from the first power source ELVDD through the driving power supply line ELVDDL. Thus, the driving current is supplied to the path to the second power source ELVSS.

이러한 구동 전류는 제1 박막 트랜지스터(T1)에 의해 제어되는 것으로서, 제1 박막 트랜지스터(T1)는 자신의 제1 게이트 전극(G1)에 공급되는 전압에 대응하는 크기의 구동 전류를 발생시킨다. 이때, 상술한 제2 기간 동안 제1 캐패시터(C1)에는 제1 박막 트랜지스터(T1)의 문턱전압이 반영된 전압이 저장되었으므로, 제3 기간 동안 제1 트랜지스터(T1)의 문턱전압이 보상된다.This driving current is controlled by the first thin film transistor T1 , and the first thin film transistor T1 generates a driving current having a magnitude corresponding to the voltage supplied to its first gate electrode G1 . At this time, since the voltage reflecting the threshold voltage of the first thin film transistor T1 is stored in the first capacitor C1 during the second period, the threshold voltage of the first transistor T1 is compensated for during the third period.

이와 같이, 본 발명의 제1 실시예에 따른 표시 장치(1000)는 절연층(CIL)이 이웃하는 화소(PE) 사이에 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 개구 연장된 제1 개구 패턴(OP1)을 포함함으로써, 제1 개구 패턴(OP1)을 사이에 두고 상호 이격되어 제2 방향으로 배치된 하나의 열의 화소(PE)들이 플렉서블 기판(SUB) 상에서 섬(island) 형태를 가짐으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 제2 방향으로 배치된 하나의 열의 화소(PE)에 가해지는 응력이 최소화된다. 즉, 절연층(CIL)이 무기재료 고유의 취성을 가지더라도, 플렉서블 기판(SUB)의 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 개구 연장된 제1 개구 패턴(OP1)을 포함함으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때 발생되는 응력에 의해 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.As described above, in the display device 1000 according to the first exemplary embodiment of the present invention, the insulating layer CIL intersects the first direction in which the flexible substrate SUB is bent between the adjacent pixels PE in the second direction. By including the first opening pattern OP1 that is opened and extended to By having an island shape, when the flexible substrate SUB is bent in the first direction, stress applied to the pixels PE of one row arranged in the second direction is minimized. That is, even if the insulating layer CIL has the inherent brittleness of the inorganic material, by including the first opening pattern OP1 that is opened and extended in the second direction intersecting the first direction, which is the bending direction of the flexible substrate SUB, The insulating layer CIL itself is damaged by the stress generated when the flexible substrate SUB is bent in the first direction, or the components constituting the pixel PE are damaged by the stress generated in the insulating layer CIL. to be minimized

이상과 같이, 플렉서블 기판(SUB)을 포함하더라도 절연층(CIL)이 제1 개구 패턴(OP1)을 포함함으로써, 절연층(CIL)에 가해지는 응력이 최소화되기 때문에, 플렉서블 기판(SUB)이 휘어져도 게이트 배선(GW), 데이터 배선(DW), 화소(PE) 들이 절연층(CIL)에 가해지는 응력에 의해 파손되는 것이 최소화된 표시 장치(1000)가 제공된다.As described above, even when the flexible substrate SUB is included, since the insulating layer CIL includes the first opening pattern OP1 , the stress applied to the insulating layer CIL is minimized, so that the flexible substrate SUB is bent. The display device 1000 is provided in which damage to the gate line GW, the data line DW, and the pixel PE is minimized due to the stress applied to the insulating layer CIL.

이하, 도 4를 참조하여 본 발명의 제2 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to a second embodiment of the present invention will be described with reference to FIG. 4 .

이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제2 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only characteristic parts distinguished from the first embodiment will be extracted and described, and the omitted parts will be according to the first embodiment. In addition, in the second embodiment of the present invention, the same reference numerals as in the first embodiment of the present invention are used for the same components for convenience of description.

도 4는 본 발명의 제2 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.4 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a second exemplary embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 표시 장치(1002)의 절연층(CIL)의 제1 개구 패턴(OP1)은 절연층(CIL)에 형성되어 있으며, 구체적으로는 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3)에 형성되어 있다.As shown in FIG. 4 , the first opening pattern OP1 of the insulating layer CIL of the display device 1002 according to the second exemplary embodiment is formed in the insulating layer CIL. Specifically, It is formed on the second sub insulating layer IL2 and the third sub insulating layer IL3.

이와 같이, 본 발명의 제2 실시예에 따른 표시 장치(1002)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3)에만 형성되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때 절연층(CIL)에 발생되는 응력이 최소화되기 때문에, 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.As described above, in the display device 1002 according to the second exemplary embodiment of the present invention, the first opening pattern OP1 formed in the insulating layer CIL includes the first sub insulating layer IL1 and the second sub insulating layer IL2. and only the second sub insulating layer IL2 and the third sub insulating layer IL3 of the third sub insulating layer IL3, so that when the flexible substrate SUB is bent in the first direction, the insulating layer CIL ), damage to the insulating layer CIL itself or damage to components constituting the pixel PE due to stress generated in the insulating layer CIL is minimized.

또한, 본 발명의 제2 실시예에 따른 표시 장치(1002)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3)에만 형성되어 있음으로써, 외부로부터 플렉서블 기판(SUB)을 통해 유기 발광 소자(OLED)로 침투하는 습기가 제1 서브 절연층(IL1)에 의해 차단된다. Also, in the display device 1002 according to the second exemplary embodiment of the present invention, the first opening pattern OP1 formed in the insulating layer CIL includes the first sub insulating layer IL1, the second sub insulating layer IL2, and the Since it is formed only in the second sub insulating layer IL2 and the third sub insulating layer IL3 of the third sub insulating layer IL3, it penetrates into the organic light emitting diode OLED through the flexible substrate SUB from the outside. Moisture is blocked by the first sub insulating layer IL1.

이하, 도 5를 참조하여 본 발명의 제3 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to a third embodiment of the present invention will be described with reference to FIG. 5 .

이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제3 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only characteristic parts distinguished from the first embodiment will be extracted and described, and the omitted parts will be according to the first embodiment. In addition, in the third embodiment of the present invention, the same reference numerals as in the first embodiment of the present invention are used for the same components for convenience of description.

도 5는 본 발명의 제3 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.5 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a third exemplary embodiment of the present invention.

도 5에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 표시 장치(1003)의 절연층(CIL)의 제1 개구 패턴(OP1)은 절연층(CIL)에 형성되어 있으며, 구체적으로는 제3 서브 절연층(IL3)에만 형성되어 있다.5 , the first opening pattern OP1 of the insulating layer CIL of the display device 1003 according to the third exemplary embodiment is formed in the insulating layer CIL. Specifically, It is formed only in the third sub insulating layer IL3.

이와 같이, 본 발명의 제3 실시예에 따른 표시 장치(1003)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제3 서브 절연층(IL3)에만 형성되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때 절연층(CIL)에 발생되는 응력이 최소화되기 때문에, 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.As described above, in the display device 1003 according to the third exemplary embodiment of the present invention, the first opening pattern OP1 formed in the insulating layer CIL includes the first sub insulating layer IL1 and the second sub insulating layer IL2. And since the third sub insulating layer IL3 is formed only on the third sub insulating layer IL3 of the third sub insulating layer IL3, the stress generated in the insulating layer CIL when the flexible substrate SUB is bent in the first direction is minimized. , damage to the insulating layer CIL itself or damage to components constituting the pixel PE due to stress generated in the insulating layer CIL is minimized.

또한, 본 발명의 제3 실시예에 따른 표시 장치(1003)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제3 서브 절연층(IL3)에만 형성되어 있음으로써, 외부로부터 플렉서블 기판(SUB)을 통해 유기 발광 소자(OLED)로 침투하는 습기가 제1 서브 절연층(IL1) 및 제2 서브 절연층(IL2)에 의해 차단된다. In addition, in the display device 1003 according to the third exemplary embodiment of the present invention, the first opening pattern OP1 formed in the insulating layer CIL includes the first sub insulating layer IL1 , the second sub insulating layer IL2 and Since only the third sub insulating layer IL3 of the third sub insulating layer IL3 is formed, moisture penetrating into the organic light emitting device OLED from the outside through the flexible substrate SUB is absorbed into the first sub insulating layer IL1 ) and the second sub insulating layer IL2.

이하, 도 6을 참조하여 본 발명의 제4 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to a fourth embodiment of the present invention will be described with reference to FIG. 6 .

이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제4 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only characteristic parts distinguished from the first embodiment will be extracted and described, and the omitted parts will be in accordance with the first embodiment. In addition, in the fourth embodiment of the present invention, the same reference numerals as in the first embodiment of the present invention are used for the same components for convenience of description.

도 6은 본 발명의 제4 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.6 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a fourth exemplary embodiment of the present invention.

도 6에 도시된 바와 같이, 본 발명의 제4 실시예에 따른 표시 장치(1004)의 절연층(CIL)의 제1 개구 패턴(OP1)은 절연층(CIL)에 형성되어 있으며, 구체적으로는 제1 서브 절연층(IL1) 및 제2 서브 절연층(IL2)에 형성되어 있다.As shown in FIG. 6 , the first opening pattern OP1 of the insulating layer CIL of the display device 1004 according to the fourth exemplary embodiment is formed in the insulating layer CIL. Specifically, It is formed on the first sub insulating layer IL1 and the second sub insulating layer IL2.

이와 같이, 본 발명의 제4 실시예에 따른 표시 장치(1004)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제1 서브 절연층(IL1) 및 제2 서브 절연층(IL2)에만 형성되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때 절연층(CIL)에 발생되는 응력이 최소화되기 때문에, 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.As such, in the display device 1004 according to the fourth exemplary embodiment of the present invention, the first opening pattern OP1 formed in the insulating layer CIL includes the first sub insulating layer IL1 and the second sub insulating layer IL2. and only the first sub insulating layer IL1 and the second sub insulating layer IL2 of the third sub insulating layer IL3, so that when the flexible substrate SUB is bent in the first direction, the insulating layer CIL ), damage to the insulating layer CIL itself or damage to components constituting the pixel PE due to stress generated in the insulating layer CIL is minimized.

또한, 본 발명의 제4 실시예에 따른 표시 장치(1004)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제1 서브 절연층(IL1) 및 제2 서브 절연층(IL2)에 형성되어 있음으로써, 외부로부터 플렉서블 기판(SUB)을 통해 유기 발광 소자(OLED)로 침투하는 습기가 제3 서브 절연층(IL3)에 의해 차단된다. In addition, in the display device 1004 according to the fourth exemplary embodiment of the present invention, the first opening pattern OP1 formed in the insulating layer CIL includes the first sub insulating layer IL1, the second sub insulating layer IL2, and the It is formed in the first sub insulating layer IL1 and the second sub insulating layer IL2 of the third sub insulating layer IL3, so that it penetrates into the organic light emitting diode OLED through the flexible substrate SUB from the outside. Moisture is blocked by the third sub insulating layer IL3.

이하, 도 7을 참조하여 본 발명의 제5 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to a fifth embodiment of the present invention will be described with reference to FIG. 7 .

이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제5 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only characteristic parts distinguished from the first embodiment will be extracted and described, and the omitted parts will be in accordance with the first embodiment. In addition, in the fifth embodiment of the present invention, the same reference numerals as in the first embodiment of the present invention will be used for the same components for convenience of description.

도 7은 본 발명의 제5 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.7 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a fifth exemplary embodiment of the present invention.

도 7에 도시된 바와 같이, 본 발명의 제5 실시예에 따른 표시 장치(1005)의 절연층(CIL)의 제1 개구 패턴(OP1)은 절연층(CIL)에 형성되어 있으며, 구체적으로는 제2 서브 절연층(IL2)에만 형성되어 있다.7 , the first opening pattern OP1 of the insulating layer CIL of the display device 1005 according to the fifth exemplary embodiment is formed in the insulating layer CIL. Specifically, It is formed only on the second sub insulating layer IL2.

이와 같이, 본 발명의 제5 실시예에 따른 표시 장치(1005)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제2 서브 절연층(IL2)에만 형성되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때 절연층(CIL)에 발생되는 응력이 최소화되기 때문에, 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.As described above, in the display device 1005 according to the fifth exemplary embodiment, the first opening pattern OP1 formed in the insulating layer CIL includes the first sub insulating layer IL1 and the second sub insulating layer IL2. And since the second sub insulating layer IL2 of the third sub insulating layer IL3 is formed only on the second sub insulating layer IL2, the stress generated in the insulating layer CIL when the flexible substrate SUB is bent in the first direction is minimized. , damage to the insulating layer CIL itself or damage to components constituting the pixel PE due to stress generated in the insulating layer CIL is minimized.

또한, 본 발명의 제5 실시예에 따른 표시 장치(1005)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제2 서브 절연층(IL2)에만 형성되어 있음으로써, 외부로부터 플렉서블 기판(SUB)을 통해 유기 발광 소자(OLED)로 침투하는 습기가 제1 서브 절연층(IL1) 및 제3 서브 절연층(IL3)에 의해 차단된다. In addition, in the display device 1005 according to the fifth exemplary embodiment of the present invention, the first opening pattern OP1 formed in the insulating layer CIL includes the first sub insulating layer IL1 , the second sub insulating layer IL2 and Since only the second sub insulating layer IL2 of the third sub insulating layer IL3 is formed, moisture penetrating into the organic light emitting diode OLED from the outside through the flexible substrate SUB is absorbed into the first sub insulating layer IL1 ) and the third sub insulating layer IL3.

이하, 도 8을 참조하여 본 발명의 제6 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to a sixth embodiment of the present invention will be described with reference to FIG. 8 .

이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제6 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only characteristic parts distinguished from the first embodiment will be extracted and described, and the omitted parts will be in accordance with the first embodiment. In addition, in the sixth embodiment of the present invention, the same reference numerals as in the first embodiment of the present invention will be used for the same components for convenience of description.

도 8은 본 발명의 제6 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.8 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a sixth exemplary embodiment of the present invention.

도 8에 도시된 바와 같이, 본 발명의 제6 실시예에 따른 표시 장치(1006)의 절연층(CIL)의 제1 개구 패턴(OP1)은 절연층(CIL)에 형성되어 있으며, 구체적으로는 제1 서브 절연층(IL1)에만 형성되어 있다.As shown in FIG. 8 , the first opening pattern OP1 of the insulating layer CIL of the display device 1006 according to the sixth exemplary embodiment is formed in the insulating layer CIL. Specifically, It is formed only in the first sub insulating layer IL1.

이와 같이, 본 발명의 제6 실시예에 따른 표시 장치(1006)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제1 서브 절연층(IL1)에만 형성되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때 절연층(CIL)에 발생되는 응력이 최소화되기 때문에, 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.As described above, in the display device 1006 according to the sixth exemplary embodiment of the present invention, the first opening pattern OP1 formed in the insulating layer CIL includes the first sub insulating layer IL1 and the second sub insulating layer IL2. And since the third sub insulating layer IL3 is formed only on the first sub insulating layer IL1 , stress generated in the insulating layer CIL when the flexible substrate SUB is bent in the first direction is minimized. , damage to the insulating layer CIL itself or damage to components constituting the pixel PE due to stress generated in the insulating layer CIL is minimized.

또한, 본 발명의 제6 실시예에 따른 표시 장치(1006)는 절연층(CIL)에 형성된 제1 개구 패턴(OP1)이 제1 서브 절연층(IL1), 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3) 중 제1 서브 절연층(IL1)에만 형성되어 있음으로써, 외부로부터 플렉서블 기판(SUB)을 통해 유기 발광 소자(OLED)로 침투하는 습기가 제2 서브 절연층(IL2) 및 제3 서브 절연층(IL3)에 의해 차단된다. In addition, in the display device 1006 according to the sixth exemplary embodiment of the present invention, the first opening pattern OP1 formed in the insulating layer CIL includes the first sub insulating layer IL1 , the second sub insulating layer IL2 and Since only the first sub-insulating layer IL1 of the third sub-insulating layer IL3 is formed, moisture penetrating into the organic light-emitting device OLED from the outside through the flexible substrate SUB is absorbed into the second sub-insulating layer IL2 ) and the third sub insulating layer IL3.

이하, 도 9를 참조하여 본 발명의 제7 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to a seventh exemplary embodiment of the present invention will be described with reference to FIG. 9 .

이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제7 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only characteristic parts distinguished from the first embodiment will be extracted and described, and the omitted parts will be in accordance with the first embodiment. In addition, in the seventh embodiment of the present invention, the same reference numerals as in the first embodiment of the present invention will be used for the same components for convenience of description.

도 9는 본 발명의 제7 실시예에 따른 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.9 is a cross-sectional view illustrating a portion of a pixel portion of a display device according to a seventh exemplary embodiment of the present invention.

도 9에 도시된 바와 같이, 본 발명의 제7 실시예에 따른 표시 장치(1007)의 절연층(OIL)의 제1 서브 절연층(IL1), 제2 서브 절연층(IL2), 제3 서브 절연층(IL3) 중 하나 이상의 층은 폴리이미드 또는 페닐렌(phenylene) 또는 실록산(siloxane) 등을 포함하는 유기 재료를 포함한다. 즉, 절연층(OIL)은 폴리이미드 또는 페닐렌(phenylene) 또는 실록산(siloxane) 등을 포함하는 유기 재료를 포함한다.As illustrated in FIG. 9 , the first sub insulating layer IL1 , the second sub insulating layer IL2 , and the third sub insulating layer OIL of the display device 1007 according to the seventh exemplary embodiment of the present invention include: At least one of the insulating layers IL3 includes an organic material including polyimide or phenylene or siloxane. That is, the insulating layer OIL includes an organic material including polyimide or phenylene or siloxane.

이상과 같이, 본 발명의 제7 실시예에 따른 표시 장치(1007)는 절연층(OIL)이 무기 재료 대비 응력을 덜 받는 유기 재료를 포함함으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 절연층(OIL)에 발생되는 응력이 최소화되기 때문에, 절연층(OIL) 자체가 파손되거나 또는 절연층(OIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다. As described above, in the display device 1007 according to the seventh exemplary embodiment of the present invention, the insulating layer OIL includes an organic material that receives less stress than an inorganic material, so that the flexible substrate SUB is bent in the first direction. When the stress generated in the insulating layer OIL is minimized, it is unlikely that the insulating layer OIL itself is damaged or the components constituting the pixel PE are damaged by the stress generated in the insulating layer OIL. is minimized

즉, 절연층(OIL)이 제1 개구 패턴(OP1)을 포함하는 동시에 유기 재료를 포함함으로써, 플렉서블 기판(SUB)이 휘어질 때 발생되는 응력에 의한 불량이 최소화되는 표시 장치(1007)가 제공된다.That is, since the insulating layer OIL includes the first opening pattern OP1 and an organic material at the same time, the display device 1007 minimizes defects due to stress generated when the flexible substrate SUB is bent. do.

이하, 도 10을 참조하여 본 발명의 제8 실시예에 따른 표시 장치를 설명한다.Hereinafter, a display device according to an eighth embodiment of the present invention will be described with reference to FIG. 10 .

이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제8 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only characteristic parts distinguished from the first embodiment will be extracted and described, and the omitted parts will be in accordance with the first embodiment. In addition, in the eighth embodiment of the present invention, the same reference numerals as in the first embodiment of the present invention will be used for the same components for convenience of description.

도 10은 본 발명의 제8 실시예에 따른 표시 장치를 나타낸 도면이다.10 is a diagram illustrating a display device according to an eighth exemplary embodiment of the present invention.

도 10에 도시된 바와 같이, 본 발명의 제8 실시예에 따른 표시 장치(1008)의 절연층(CIL)은 플렉서블 기판(SUB) 상에 위치하며, 제1 방향과 교차하는 제2 방향으로 개구되어 연장된 제1 개구 패턴(OP1) 및 제1 개구 패턴(OP1)과 교차하여 제1 방향으로 개구되어 연장된 제2 개구 패턴(OP2)을 포함한다. 플렉서블 기판(SUB)은 제1 방향 및 제2 방향으로도 휘어진다. 즉, 플렉서블 기판(SUB)은 서로 교차하는 방향인 제1 방향 및 제2 방향으로 휘어진다.As shown in FIG. 10 , the insulating layer CIL of the display device 1008 according to the eighth embodiment of the present invention is disposed on the flexible substrate SUB and has an opening in a second direction intersecting the first direction. It includes a first opening pattern OP1 that is extended and a second opening pattern OP2 that is opened in a first direction to intersect the first opening pattern OP1 and extends. The flexible substrate SUB is also bent in the first direction and the second direction. That is, the flexible substrate SUB is bent in the first direction and the second direction, which are directions crossing each other.

제1 개구 패턴(OP1)은 복수이며, 복수의 제1 개구 패턴(OP1) 각각은 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향으로 상호 이격되어 배치되어 있다. 제1 개구 패턴(OP1)은 복수의 화소(PE) 중 이웃하는 화소(PE) 사이에 배치되어 있으며, 화소(PE)의 단변과 나란한 방향인 제2 방향으로 연장되어 있다.A plurality of first opening patterns OP1 is provided, and each of the plurality of first opening patterns OP1 is disposed to be spaced apart from each other in a first direction in which the flexible substrate SUB is bent. The first opening pattern OP1 is disposed between neighboring pixels PE among the plurality of pixels PE and extends in a second direction parallel to a short side of the pixel PE.

제2 개구 패턴(OP2)은 복수이며, 복수의 제2 개구 패턴(OP2) 각각은 플렉서블 기판(SUB)이 휘어지는 방향인 제2 방향으로 상호 이격되어 배치되어 있다. 제2 개구 패턴(OP2)은 복수의 화소(PE) 중 이웃하는 화소(PE) 사이에 배치되어 있으며, 화소(PE)의 장변과 나란한 방향인 제1 방향으로 연장되어 있다.A plurality of second opening patterns OP2 are provided, and each of the plurality of second opening patterns OP2 is disposed to be spaced apart from each other in a second direction in which the flexible substrate SUB is bent. The second opening pattern OP2 is disposed between neighboring pixels PE among the plurality of pixels PE and extends in a first direction parallel to the long side of the pixel PE.

복수의 제1 개구 패턴(OP1) 및 복수의 제2 개구 패턴(OP2)은 그물망 형태를 구성하고 있으며, 복수의 화소(PE) 각각은 상호 교차하는 제1 개구 패턴(OP1)과 제2 개구 패턴에 의해 둘러싸여 있다.The plurality of first opening patterns OP1 and the plurality of second opening patterns OP2 form a mesh shape, and each of the plurality of pixels PE has a first opening pattern OP1 and a second opening pattern that cross each other. is surrounded by

이와 같이, 본 발명의 제8 실시예에 따른 표시 장치(1008)는 절연층(CIL)이 복수의 화소(PE) 각각을 둘러싸는 제1 개구 패턴(OP1) 및 제2 개구 패턴(OP2)을 포함함으로써, 제1 개구 패턴(OP1) 및 제2 개구 패턴(OP2)에 의해 둘러싸인 복수의 화소(PE) 각각이 플렉서블 기판(SUB) 상에서 섬(island) 형태를 가지게 된다. 복수의 화소(PE) 각각이 플렉서블 기판(SUB) 상에서 섬 형태를 가짐으로써, 플렉서블 기판(SUB)이 제1 방향 및 제2 방향으로 휘어질 때, 절연층(CIL)에 의해 복수의 화소(PE) 각각에 가해지는 응력이 최소화된다.As described above, in the display device 1008 according to the eighth embodiment of the present invention, the insulating layer CIL forms the first opening pattern OP1 and the second opening pattern OP2 surrounding each of the plurality of pixels PE. By including, each of the plurality of pixels PE surrounded by the first opening pattern OP1 and the second opening pattern OP2 has an island shape on the flexible substrate SUB. Since each of the plurality of pixels PE has an island shape on the flexible substrate SUB, when the flexible substrate SUB is bent in the first direction and the second direction, the plurality of pixels PE is formed by the insulating layer CIL ), the stress applied to each is minimized.

즉, 절연층(CIL)이 무기재료 고유의 취성을 가지더라도, 제1 개구 패턴(OP1) 및 제2 개구 패턴(OP2)을 포함함으로써, 플렉서블 기판(SUB)이 제1 방향 또는 제2 방향으로 휘어질 때 발생되는 응력에 의해 절연층(CIL) 자체가 파손되거나 또는 절연층(CIL)에 발생되는 응력에 의해 화소(PE)를 구성하는 구성 요소들이 파손되는 것이 최소화된다.That is, even if the insulating layer CIL has the inherent brittleness of the inorganic material, by including the first opening pattern OP1 and the second opening pattern OP2 , the flexible substrate SUB is moved in the first direction or the second direction. It is minimized that the insulating layer CIL itself is damaged by stress generated during bending, or components constituting the pixel PE are damaged by stress generated in the insulating layer CIL.

이상과 같이, 플렉서블 기판(SUB)을 포함하더라도 절연층(CIL)이 제1 개구 패턴(OP1) 및 제2 개구 패턴(OP2)을 포함함으로써, 플렉서블 기판(SUB)이 휘어질 때 절연층(CIL)에 가해지는 응력이 최소화되기 때문에, 게이트 배선(GW), 데이터 배선(DW), 화소(PE) 들이 절연층(CIL)에 가해지는 응력에 의해 파손되는 것이 최소화된다.As described above, even when the flexible substrate SUB is included, the insulating layer CIL includes the first opening pattern OP1 and the second opening pattern OP2, so that when the flexible substrate SUB is bent, the insulating layer CIL ), damage to the gate line GW, the data line DW, and the pixel PE due to the stress applied to the insulating layer CIL is minimized.

본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.Although the present invention has been described through preferred embodiments as described above, the present invention is not limited thereto, and various modifications and variations are possible without departing from the concept and scope of the following claims. Those in the technical field to which it belongs will readily understand.

플렉서블 기판(SUB), 제1 개구 패턴(OP1), 절연층(CIL)Flexible substrate SUB, first opening pattern OP1, insulating layer CIL

Claims (31)

표시 영역 및 벤딩부를 가지는 비표시 영역을 가지는 플렉서블 기판;
상기 플렉서블 기판 상에 위치하는 제1 절연층;
상기 제1 절연층 위에 위치하는 반도체층;
상기 반도체층 위에 위치하는 제2 절연층;
상기 제2 절연층위에 위치하는 제1 도전층;
상기 제1 도전층을 덮는 제3 절연층;
상기 제3 절연층위에 위치하는 제2 도전층;
제4 절연층;
제1 전극;
상기 제1 전극위에 위치하는 발광층; 및
상기 발광층 위에 위치하는 제2 전극을 포함하며,
상기 제1 절연층, 상기 제2 절연층, 및 상기 제3 절연층은 상기 벤딩부에 오프닝을 가지며,
상기 제4 절연층은 상기 벤딩부에서 상기 오프닝내에 위치하며,
상기 제4 절연층은 상기 오프닝을 통하여 상기 기판과 접촉하며,
상기 오프닝은 상기 발광층과 평면상 중첩하지 않는 표시 장치.
a flexible substrate having a display area and a non-display area having a bending part;
a first insulating layer positioned on the flexible substrate;
a semiconductor layer positioned on the first insulating layer;
a second insulating layer positioned on the semiconductor layer;
a first conductive layer positioned on the second insulating layer;
a third insulating layer covering the first conductive layer;
a second conductive layer positioned on the third insulating layer;
a fourth insulating layer;
a first electrode;
a light emitting layer positioned on the first electrode; and
a second electrode positioned on the light emitting layer;
The first insulating layer, the second insulating layer, and the third insulating layer have an opening in the bending portion,
The fourth insulating layer is located in the opening in the bending portion,
The fourth insulating layer is in contact with the substrate through the opening,
The opening does not overlap the emission layer in plan view.
제1항에서,
상기 플렉서블 기판은 제1 방향으로 접히며, 상기 오프닝은 상기 제1 방향과 교차하는 제2 방향으로 연장되어 있는 표시 장치.
In claim 1,
The flexible substrate is folded in a first direction, and the opening extends in a second direction crossing the first direction.
제1항에서,
상기 제1 절연층, 상기 제2 절연층, 및 상기 제3 절연층은 서로 분리되어 있는 제1 부분 및 제2 부분을 가지며,
상기 오프닝은 상기 제1 부분 및 상기 제2 부분의 사이에 위치하는 표시 장치.
In claim 1,
the first insulating layer, the second insulating layer, and the third insulating layer have a first portion and a second portion that are separated from each other;
The opening is positioned between the first part and the second part.
제1항에서,
상기 제2 도전층을 덮는 유기 절연층을 더 포함하는 표시 장치.
In claim 1,
and an organic insulating layer covering the second conductive layer.
제4항에서,
상기 유기 절연층은 상기 제4 절연층과 동일한 물질을 포함하는 표시 장치.
In claim 4,
The organic insulating layer includes the same material as the fourth insulating layer.
제4항에서,
상기 제1 전극은 상기 유기 절연층 위에 위치하는 표시 장치.
In claim 4,
The first electrode is positioned on the organic insulating layer.
제6항에서,
상기 제1 전극은 유기 발광 소자의 애노드이고, 상기 제2 전극은 상기 유기 발광 소자의 캐소드인 표시 장치.
In claim 6,
The first electrode is an anode of the organic light emitting device, and the second electrode is a cathode of the organic light emitting device.
제7항에서,
상기 제1 도전층은 트랜지스터의 게이트 전극을 포함하는 표시 장치.
In claim 7,
and the first conductive layer includes a gate electrode of a transistor.
제8항에서,
상기 반도체층은 상기 트랜지스터의 채널을 포함하는 표시 장치.
In claim 8,
and the semiconductor layer includes a channel of the transistor.
제9항에서,
상기 제2 도전층은 데이터 신호를 전달하는 데이터선 및 제1 전원을 전달하는 구동 전원 라인을 포함하는 표시 장치.
In claim 9,
The second conductive layer includes a data line transmitting a data signal and a driving power line transmitting the first power.
제10항에서,
상기 제2 전극은 제2 전원의 전압을 가지는 표시 장치.
In claim 10,
The second electrode has a voltage of a second power source.
제1항에서,
상기 제1 절연층, 상기 제2 절연층, 및 상기 제3 절연층 중 적어도 하나는 무기 물질을 포함하는 표시 장치.
In claim 1,
At least one of the first insulating layer, the second insulating layer, and the third insulating layer includes an inorganic material.
제1항에서,
상기 제2 절연층 위에 위치하는 배선을 더 포함하는 표시 장치.
In claim 1,
The display device further comprising a wiring positioned on the second insulating layer.
제13항에서,
상기 배선은 상기 오프닝에 인접하여 위치하는 표시 장치.
In claim 13,
The wiring is positioned adjacent to the opening.
제1항에서,
상기 제1 절연층, 상기 제2 절연층, 상기 제3 절연층, 및 상기 제4 절연층 중 적어도 하나는 유기 물질을 포함하는 표시 장치.
In claim 1,
At least one of the first insulating layer, the second insulating layer, the third insulating layer, and the fourth insulating layer includes an organic material.
제15항에서,
상기 유기 물질은 폴리이미드, 페닐린, 또는 실록산을 포함하는 표시 장치.
In claim 15,
The organic material includes polyimide, phenylline, or siloxane.
제1항에서,
상기 플렉서블 기판은 폴리이미드 등의 폴리머 재료, 금속 재료 및 무기 재료 중 하나 이상을 포함하는 표시 장치.
In claim 1,
The flexible substrate includes at least one of a polymer material such as polyimide, a metal material, and an inorganic material.
표시 영역을 포함하는 제1 영역, 제2 영역, 그리고 제1 영역과 제2 영역의 사이에 위치하는 제3 영역을 포함하는 기판을 포함하며,
상기 제1 영역은
상기 기판 위에 위치하는 제1 절연층;
상기 제1 절연층 위에 위치하는 반도체층;
상기 반도체층 위에 위치하는 제2 절연층;
상기 제2 절연층 위에 위치하는 제1 도전층;
상기 제1 도전층을 덮는 제3 절연층;
상기 제3 절연층 위에 위치하는 제2 도전층;
제1 전극;
상기 제1 전극위에 위치하는 발광층; 및
상기 발광층 위에 위치하는 제2 전극을 포함하고,
상기 제2 영역은
상기 기판 위에 위치하는 제1 절연층;
상기 제1 절연층 위에 위치하는 제2 절연층;
상기 제2 절연층 위에 위치하는 제1 도전층;
상기 제1 도전층 위에 위치하는 제3 절연층; 및
상기 제3 절연층 위에 위치하는 제2 도전층을 포함하며,
상기 제3 영역은
상기 기판 위에 위치하며 유기 물질을 포함하는 제4 절연층을 포함하며,
상기 제3 영역은 상기 발광층과 평면상 중첩하지 않는 표시 장치.
A substrate comprising: a substrate including a first area including a display area, a second area, and a third area positioned between the first area and the second area;
the first area
a first insulating layer positioned on the substrate;
a semiconductor layer positioned on the first insulating layer;
a second insulating layer positioned on the semiconductor layer;
a first conductive layer positioned on the second insulating layer;
a third insulating layer covering the first conductive layer;
a second conductive layer positioned on the third insulating layer;
a first electrode;
a light emitting layer positioned on the first electrode; and
a second electrode positioned on the light emitting layer;
the second area
a first insulating layer positioned on the substrate;
a second insulating layer positioned on the first insulating layer;
a first conductive layer positioned on the second insulating layer;
a third insulating layer positioned on the first conductive layer; and
a second conductive layer positioned on the third insulating layer;
The third area is
and a fourth insulating layer positioned on the substrate and including an organic material,
The third region does not overlap the light emitting layer in plan view.
제18항에서,
상기 제3 영역은 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층 중 적어도 하나를 포함하며,
상기 제1 절연층, 상기 제2 절연층, 및 상기 제3 절연층 중 상기 적어도 하나는 오프닝 패턴을 가지는 표시 장치.
In claim 18,
The third region includes at least one of the first insulating layer, the second insulating layer, and the third insulating layer,
At least one of the first insulating layer, the second insulating layer, and the third insulating layer has an opening pattern.
제19항에서,
상기 오프닝 패턴은 제1 방향으로 연장되어 있는 표시 장치.
In paragraph 19,
The opening pattern extends in a first direction.
제20항에서,
상기 오프닝 패턴은 상기 기판의 하나의 가장자리로부터 다른 가장자리까지 연장되어 있는 표시 장치.
21. In claim 20,
The opening pattern extends from one edge of the substrate to another edge of the substrate.
제19항에서,
상기 제4 절연층은 상기 오프닝 패턴을 통하여 상기 기판과 접촉하는 표시 장치.
In paragraph 19,
The fourth insulating layer is in contact with the substrate through the opening pattern.
제18항에서,
상기 제1 영역의 상기 제1 절연층, 상기 제2 절연층, 및 상기 제3 절연층은 상기 제2 영역의 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층과 떨어져 있는 표시 장치.
In claim 18,
the first insulating layer, the second insulating layer, and the third insulating layer in the first region are separated from the first insulating layer, the second insulating layer and the third insulating layer in the second region Device.
제23항에서,
상기 제1 절연층, 상기 제2 절연층, 및 상기 제3 절연층은 무기 물질을 포함하는 표시 장치.
In claim 23,
The first insulating layer, the second insulating layer, and the third insulating layer include an inorganic material.
제24항에서,
상기 제1 도전층은 트랜지스터의 게이트 전극을 포함하고,
상기 제2 도전층은 소스 전극 및 드레인 전극을 포함하는 표시 장치.
In claim 24,
The first conductive layer includes a gate electrode of a transistor,
The second conductive layer includes a source electrode and a drain electrode.
제18항에서,
상기 기판은 벤딩부를 포함하는 표시 장치.
In claim 18,
The substrate includes a bending part.
제26항에서,
상기 벤딩부는 상기 제3 영역에 위치하는 표시 장치.
In claim 26,
The bending part is located in the third area.
제26항에서,
상기 벤딩부는 상기 제3 영역과 중첩하는 표시 장치.
In claim 26,
The bending portion overlaps the third area.
제18항에서,
상기 제2 영역은 상기 제1 절연층과 상기 제2 절연층의 사이에 위치하는 반도체층을 더 포함하는 표시 장치.
In claim 18,
The second region further includes a semiconductor layer positioned between the first insulating layer and the second insulating layer.
제18항에서,
상기 제3 영역에 위치하는 데이터선을 더 포함하는 표시 장치.
In claim 18,
The display device further comprising a data line positioned in the third area.
제18항에서,
상기 제3 영역과 평행하는 게이트선을 더 포함하는 표시 장치.
In claim 18,
and a gate line parallel to the third region.
KR1020210000804A 2020-04-06 2021-01-05 Display device KR102292516B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210000804A KR102292516B1 (en) 2020-04-06 2021-01-05 Display device
KR1020210107947A KR102362095B1 (en) 2021-01-05 2021-08-17 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200041603A KR102201106B1 (en) 2020-04-06 2020-04-06 Display device
KR1020210000804A KR102292516B1 (en) 2020-04-06 2021-01-05 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200041603A Division KR102201106B1 (en) 2020-04-06 2020-04-06 Display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210107947A Division KR102362095B1 (en) 2021-01-05 2021-08-17 Display device

Publications (2)

Publication Number Publication Date
KR20210006479A KR20210006479A (en) 2021-01-18
KR102292516B1 true KR102292516B1 (en) 2021-08-23

Family

ID=74237056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210000804A KR102292516B1 (en) 2020-04-06 2021-01-05 Display device

Country Status (1)

Country Link
KR (1) KR102292516B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088239A (en) * 2007-09-28 2009-04-23 Sharp Corp Semiconductor device and manufacturing method therefor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101074809B1 (en) * 2009-12-22 2011-10-19 삼성모바일디스플레이주식회사 Organic light emitting display apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088239A (en) * 2007-09-28 2009-04-23 Sharp Corp Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
KR20210006479A (en) 2021-01-18

Similar Documents

Publication Publication Date Title
KR102099865B1 (en) Display device
KR102494729B1 (en) Organic light emitting diode display device
KR102491117B1 (en) Organic light emitting diode display
KR102034254B1 (en) Thin film transistor array substrate, organic light emitting diode display includung thereof and maethod of manufacturing the organic light emitting diode display
EP3537480A1 (en) Display apparatus
US9960220B2 (en) Organic light emitting diode display
CN106571382B (en) Organic light emitting diode display
KR102372775B1 (en) Organic light emitting diode display
KR102300884B1 (en) Organic light emitting diode display
KR102317720B1 (en) Organic light emitting diode display device and manufacturing method thereof
KR102351667B1 (en) Organic light emitting diode display
EP3091575A1 (en) Organic light-emitting diode display
KR102602275B1 (en) Organic light emitting diode display device
KR102301503B1 (en) Foldable display
WO2020084898A1 (en) Display device
KR102292516B1 (en) Display device
KR102362095B1 (en) Display device
KR102201106B1 (en) Display device
KR102171322B1 (en) Organic light emitting diode display
KR102115474B1 (en) Organic light emitting diode display

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant