KR102187511B1

KR102187511B1 - Light emitting device

Info

Publication number: KR102187511B1
Application number: KR1020140073253A
Authority: KR
Inventors: 박범두; 문지형; 이상열; 정병학
Original assignee: 엘지이노텍 주식회사
Priority date: 2014-06-17
Filing date: 2014-06-17
Publication date: 2020-12-08
Also published as: KR20150144483A

Abstract

실시 예에 개시된 발광 소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 배치된 활성층, 상기 활성층 아래에 배치된 제2 도전형 반도체층을 포함하는 발광구조물;상기 제1 도전형 반도체층에 전기적으로 연결된 제1 전극; 상기 발광 구조물 아래에 배치된 미러층; 상기 미러층과 상기 발광 구조물 사이에 배치된 윈도우 반도체층; 상기 미러층 아래에 배치된 반사층; 상기 반사층과 상기 윈도우 반도체층 사이에 배치되며 상기 윈도우 반도체층에 접촉된 전도성 접촉층; 및 상기 반사층 아래에 배치된 전도성의 지지층을 포함하며, 상기 윈도우 반도체층은 카본이 도핑된 인(P)계 반도체를 포함하며, 상기 전도성 접촉층은 상기 미러층의 재질과 다른 재질을 포함하며, 상기 전도성 접촉층은 상면 전체가 상기 발광 구조물과 수직 방향으로 오버랩되는 복수의 제1접촉부; 및 상면 일부가 상기 발광 구조물의 측벽보다 외측에 배치된 복수의 제2접촉부를 포함한다.The light emitting device disclosed in the embodiment includes a light emitting structure including a first conductivity type semiconductor layer, an active layer disposed under the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer disposed under the active layer; the first conductivity A first electrode electrically connected to the type semiconductor layer; A mirror layer disposed under the light emitting structure; A window semiconductor layer disposed between the mirror layer and the light emitting structure; A reflective layer disposed under the mirror layer; A conductive contact layer disposed between the reflective layer and the window semiconductor layer and in contact with the window semiconductor layer; And a conductive support layer disposed under the reflective layer, wherein the window semiconductor layer includes a phosphorus (P)-based semiconductor doped with carbon, and the conductive contact layer includes a material different from that of the mirror layer, The conductive contact layer may include a plurality of first contact portions whose entire upper surface overlaps the light emitting structure in a vertical direction; And a plurality of second contact portions in which a portion of the upper surface is disposed outside the sidewall of the light emitting structure.

Description

Light emitting device {LIGHT EMITTING DEVICE}

실시 예는 발광소자, 발광소자 패키지 및 라이트 유닛에 관한 것이다.The embodiment relates to a light emitting device, a light emitting device package, and a light unit.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.As one of the light emitting devices, a light emitting diode (LED: Light Emitting Diode) is widely used. Light-emitting diodes use the properties of compound semiconductors to convert electrical signals into forms of light such as infrared, visible, and ultraviolet.

발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of light-emitting devices increases, light-emitting devices are being applied to various fields including display devices and lighting devices.

실시 예는 카본이 도프된 인(GaP)계 반도체층을 갖는 발광 소자를 제공한다.The embodiment provides a light emitting device having a phosphorus (GaP)-based semiconductor layer doped with carbon.

실시 예는 카본이 도프된 인(GaP)계 반도체층의 아래에 접촉된전도성 접촉층에 의한 전류 확산을 개선한 발광 소자를 제공한다.The embodiment provides a light emitting device in which current diffusion is improved by a conductive contact layer in contact under a phosphorus (GaP)-based semiconductor layer doped with carbon.

실시 예는 광 추출 효율을 향상시킬 수 있는 발광소자, 발광소자 패키지, 라이트 유닛을 제공한다.The embodiment provides a light-emitting device, a light-emitting device package, and a light unit capable of improving light extraction efficiency.

실시 예에 따른 발광 소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 배치된 활성층, 상기 활성층 아래에 배치된 제2 도전형 반도체층을 포함하는 발광구조물;상기 제1 도전형 반도체층에 전기적으로 연결된 제1 전극;상기 발광 구조물 아래에 배치된 미러층; 상기 미러층과 상기 발광 구조물 사이에 배치된 윈도우 반도체층;상기 미러층 아래에 배치된 반사층;상기 반사층과 상기 윈도우 반도체층 사이에 배치되며 상기 윈도우 반도체층에 접촉된 전도성 접촉층; 및상기 반사층 아래에 배치된 전도성의 지지층을 포함하며,상기 윈도우 반도체층은 카본이 도핑된 인(P)계 반도체를 포함하며,상기 전도성 접촉층은 상기 미러층의 재질과 다른 재질을 포함하며, 상기 전도성 접촉층은 상면 전체가 상기 발광 구조물과 수직 방향으로 오버랩되는 복수의 제1접촉부; 및 상면 일부가 상기 발광 구조물의 측벽보다 외측에 배치된 복수의 제2접촉부를 포함한다.The light emitting device according to the embodiment includes a light emitting structure including a first conductivity type semiconductor layer, an active layer disposed under the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer disposed under the active layer; the first conductivity A first electrode electrically connected to the type semiconductor layer; a mirror layer disposed under the light emitting structure; A window semiconductor layer disposed between the mirror layer and the light emitting structure; a reflective layer disposed under the mirror layer; a conductive contact layer disposed between the reflective layer and the window semiconductor layer and in contact with the window semiconductor layer; And a conductive support layer disposed under the reflective layer, wherein the window semiconductor layer includes a phosphorus (P)-based semiconductor doped with carbon, and the conductive contact layer includes a material different from a material of the mirror layer, The conductive contact layer may include a plurality of first contact portions whose entire upper surface overlaps the light emitting structure in a vertical direction; And a plurality of second contact portions in which a portion of the upper surface is disposed outside the sidewall of the light emitting structure.

실시 예는 전기적 특성이 개선된 발광 소자를 제공한다.The embodiment provides a light emitting device with improved electrical characteristics.

실시 예는 광 추출 효율이 개선된 발광 소자를 제공한다.The embodiment provides a light emitting device with improved light extraction efficiency.

실시 예는 발광소자의 광학적 신뢰성을 개선시켜 줄 수 있다.The embodiment can improve the optical reliability of the light emitting device.

실시 예는 발광소자 패키지, 라이트 유닛의 광 추출 효율을 향상시킬 수 있다.The embodiment may improve light extraction efficiency of a light emitting device package and a light unit.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.
도 2는 도 1의 발광 소자의 A-A측 단면도이다.
도 3은 도 1의 발광 소자의 제1전극 및 전극 패턴의 예를 나타낸 도면이다.
도 4는 도 1의 발광 소자의 다른 예를 나타낸 도면이다.
도 5 내지 도 8은 실시 예에 따른 발광소자 제조방법을 나타낸 도면이다.
도 9는 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 10은 실시 예에 따른 표시장치를 나타낸 도면이다.
도 11은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 12는 실시 예에 따른 조명장치를 나타낸 도면이다. 1 is a view showing a light emitting device according to an embodiment.
2 is a cross-sectional view on the AA side of the light emitting device of FIG. 1.
3 is a diagram illustrating an example of a first electrode and an electrode pattern of the light emitting device of FIG. 1.
4 is a view showing another example of the light emitting device of FIG. 1.
5 to 8 are diagrams showing a method of manufacturing a light emitting device according to an embodiment.
9 is a diagram illustrating a light emitting device package according to an embodiment.
10 is a diagram illustrating a display device according to an exemplary embodiment.
11 is a diagram illustrating another example of a display device according to an exemplary embodiment.
12 is a view showing a lighting device according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiment, each layer (film), region, pattern, or structure is "on" or "under" of the substrate, each layer (film), region, pad or patterns. In the case of being described as being formed in, "on" and "under" include both "directly" or "indirectly" formed do. In addition, the standards for the top/top or bottom/bottom of each layer will be described based on the drawings.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트 유닛 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device, a light emitting device package, a light unit, and a method of manufacturing a light emitting device according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이고, 도 2는 도 1의 발광 소자의 A-A측 단면도이며, 도 3은 도 1의 발광 소자의 제1전극 및 패턴을 나타낸 도면이다. 1 is a view showing a light emitting device according to an embodiment, FIG. 2 is a cross-sectional view of the light emitting device of FIG. 1 on the A-A side, and FIG. 3 is a view showing a first electrode and a pattern of the light emitting device of FIG. 1.

실시 예에 따른 발광소자는, 도 1 내지 도 3에 나타낸 바와 같이, 발광구조물(10),윈도우 반도체층(15), 미러층(21), 전도성 접촉층(23), 반사층(30), 본딩층(40), 전도성 지지층(50), 및 보호층(80)을 포함할 수 있다.The light emitting device according to the embodiment, as shown in FIGS. 1 to 3, a light emitting structure 10, a window semiconductor layer 15, a mirror layer 21, a conductive contact layer 23, a reflective layer 30, bonding A layer 40, a conductive support layer 50, and a protective layer 80 may be included.

상기 발광구조물(10)은 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11)과 상기 제2 도전형 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 도전형 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.The light emitting structure 10 may include a first conductivity type semiconductor layer 11, an active layer 12, and a second conductivity type semiconductor layer 13. The active layer 12 may be disposed between the first conductivity type semiconductor layer 11 and the second conductivity type semiconductor layer 13. The active layer 12 may be disposed under the first conductivity type semiconductor layer 11, and the second conductivity type semiconductor layer 13 may be disposed under the active layer 12.

예로서, 상기 제1 도전형 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductivity-type semiconductor layer 11 is formed of an n-type semiconductor layer to which an n-type dopant is added as a first conductivity-type dopant, and the second conductivity-type semiconductor layer 13 is a second conductivity-type dopant. It may be formed as a p-type semiconductor layer to which a p-type dopant is added. In addition, the first conductivity-type semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second conductivity-type semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 예로서, II족-VI족 원소의 화합물 반도체 및 III족-V족 원소의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대, 상기 제1 도전형 반도체층(11)은 인(P)계의 반도체로서, (Al_xGa₁ _-x)_yIn₁ _- _yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 상기 조성식에서 y는 0.5의 값을 갖고, x는 0.5 내지 0.8의 값을 가질 수도 있다. 상기 제1 도전형 반도체층(11)은 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductivity-type semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first conductivity type semiconductor layer 11 may be implemented as a compound semiconductor. The first conductivity-type semiconductor layer 11 may be implemented with at least one of, for example, a compound semiconductor of a group II-VI element and a compound semiconductor of a group III-V element. For example, the first conductivity-type semiconductor layer 11 is a phosphorus (P)-based semiconductor, and (Al _x Ga ₁ _-x ) _y In ₁ _- _y P (0≤x≤1, 0≤y≤1) It can be implemented with a semiconductor material having a composition formula. In the first conductivity type semiconductor layer 11, y may have a value of 0.5 and x may have a value of 0.5 to 0.8. The first conductivity-type semiconductor layer 11 may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, and may be doped with an n-type dopant such as Si, Ge, Sn, Se, and Te.

상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.In the active layer 12, electrons (or holes) injected through the first conductivity type semiconductor layer 11 and holes (or electrons) injected through the second conductivity type semiconductor layer 13 meet each other, It is a layer that emits light due to a difference in a band gap of an energy band according to a material of the active layer 12. The active layer 12 may be formed in any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum wire structure, but is not limited thereto.

상기 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 II족-VI족 및 III족-V족 원소의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 상기 활성층(12)은 예로서 (Al_xGa_1-x)_yIn_1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)은 인(P)계 반도체로서, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 상기 활성층(12)이 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있다. 상기 활성층(12)은 적색 대역의 피크 파장 예컨대, 600nm 내지 630nm 범위의 광을 발광할 수 있다.The active layer 12 may be implemented as a compound semiconductor. The active layer 12 may be implemented with at least one of a group II-VI and III-V group element compound semiconductor, for example. The active layer 12 may be implemented as a semiconductor material having a composition formula of (Al _x Ga _1-x ) _y In _1-y P (0≦x≦1, 0≦ _y ≦1), for example. The active layer 12 is a phosphorus (P)-based semiconductor, and may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, or the like. When the active layer 12 is implemented in a multi-well structure, the active layer 12 may be implemented by stacking a plurality of well layers and a plurality of barrier layers. The active layer 12 may emit light having a peak wavelength in a red band, for example, in a range of 600 nm to 630 nm.

상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 예로서 II족-VI족 원소의 화합물 반도체 및 III족-V족 원소의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대, 상기 제2 도전형 반도체층(13)은 (Al_xGa_1-x)_yIn_1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 인(P)계 반도체로서, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba, C 등의 p형 도펀트가 도핑될 수 있다.예로서, 상기 발광구조물(10)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P)으로부터 선택된 적어도 두 개 이상의 원소를 포함하여 구현될 수 있다.The second conductivity-type semiconductor layer 13 may be implemented as, for example, a p-type semiconductor layer. The second conductivity type semiconductor layer 13 may be implemented as a compound semiconductor. The second conductivity type semiconductor layer 13 may be implemented with at least one of a compound semiconductor of a group II-VI element and a compound semiconductor of a group III-V element, for example. For example, the second conductivity type semiconductor layer 13 may be implemented with a semiconductor material having a composition formula of (Al _x Ga _1-x ) _y In _1-y P (0≤x≤1, 0≤y≤1). have. The second conductivity-type semiconductor layer 13 is a phosphorus (P)-based semiconductor, and may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, and p-type such as Mg, Zn, Ca, Sr, Ba, C, etc. A dopant may be doped. For example, the light emitting structure 10 may be implemented by including at least two or more elements selected from aluminum (Al), gallium (Ga), indium (In), and phosphorus (P). .

한편, 상기 제1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductivity type semiconductor layer 11 may include a p-type semiconductor layer, and the second conductivity type semiconductor layer 13 may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed under the second conductivity-type semiconductor layer 13. Accordingly, the light emitting structure 10 may have at least one of an np, pn, npn, and pnp junction structure. In addition, doping concentrations of impurities in the first conductivity-type semiconductor layer 11 and the second conductivity-type semiconductor layer 13 may be uniformly or non-uniformly formed. That is, the structure of the light emitting structure 10 may be formed in various ways, but the present invention is not limited thereto.

실시 예에 따른 발광소자는 반도체 재질의 윈도우 반도체층(15)을 포함할 수 있다. 상기 윈도우 반도체층(15)은 (Al_xGa₁ _-x)_yIn₁ _- _yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 윈도우 반도체층(15)은, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 상기 윈도우 반도체층(15)은 상기 제2 도전형 반도체층(13) 아래에 배치될 수 있다. 상기 윈도우 반도체층(15)은 전도성 반도체로서, 전류 퍼짐 효과를 제공할 수 있다. The light emitting device according to the embodiment may include a window semiconductor layer 15 made of a semiconductor material. The semiconductor window layer 15 _{_{_{_{(Al x Ga 1 -x) y}}}} In 1 - can be implemented in a semiconductor material having a composition formula _y P (0≤x≤1, 0≤y≤1). The window semiconductor layer 15 may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, or the like. The window semiconductor layer 15 may be disposed under the second conductivity type semiconductor layer 13. The window semiconductor layer 15 is a conductive semiconductor and may provide a current spreading effect.

실시 예에 따른 윈도우 반도체층(15)은P형 도펀트로서, 카본을 포함할 수 있다. 상기 카본의 도펀트 농도는 상기 제2도전형 반도체층(13)에 도프된도펀트 농도보다 높은 농도로 첨가될 수 있으며, 예컨대 5E18cm^-3 내지 1E20cm^-3 범위로 형성될 수 있다. 이러한 윈도우 반도체층(15)은고 농도의 도펀트에 의해 전류를 효과적으로 확산시켜 줄 수 있다. 또한 상기 윈도우 반도체층(15)은 상기 제2 도전형 반도체층(13)의 두께보다 두껍게 배치될 수 있으며, 0.2㎛ 내지 0.5㎛ 범위 예컨대 0.22㎛±0.02㎛ 범위의 두께(T1)로 형성될 수 있다. 상기 윈도우 반도체층(15)이 상기 두께(T1)의 범위보다 얇은 경우 전류 확산 효과가 저하될 수 있으며, 상기 두께(T1)의 범위보다 초과된 경우 광 추출 효율이 저하될 수 있다.The window semiconductor layer 15 according to the embodiment is a P-type dopant and may include carbon. The dopant concentration of carbon may be added to the second conductive semiconductor layer 13 at a higher concentration than the dopant concentration doped, and may be formed in the range of 5E18cm ^-3 to 1E20cm ^-3 . The window semiconductor layer 15 can effectively diffuse a current by a dopant having a high concentration. In addition, the window semiconductor layer 15 may be disposed thicker than the thickness of the second conductivity type semiconductor layer 13, and may be formed in a thickness T1 ranging from 0.2 µm to 0.5 µm, for example, 0.22 µm ± 0.02 µm. have. When the window semiconductor layer 15 is thinner than the range of the thickness T1, the current diffusion effect may be deteriorated, and when it exceeds the range of the thickness T1, the light extraction efficiency may decrease.

상기 윈도우 반도체층(15)의 하면 너비는 상면 너비보다 넓고, 상기 반사층(30)의 상면 너비와 동일한 너비일 수 있다. 상기 윈도우 반도체층(15)의 하부 둘레에 배치된 외곽부(15A)는 상기 발광 구조물(10)의 측벽보다 외측으로 돌출될 수 있다. 이에 따라 상기 상기 윈도우 반도체층(15)의 외곽부(15A)는 상기 발광 구조물(10)과 반사층(30) 사이의 거리를 이격시켜 주어, 발광 구조물(10)의 측벽을 보호할 수 있다. 상기 윈도우 반도체층(15)의 외곽부(15A)의 두께(T2)는 상기 두께(T1)의 1/2 이하의 두께로 제공될 수 있다. 또한 상기 윈도우 반도체층(15)의 외곽부(15A)는 상기 발광 구조물(10)과 수직 방향으로 오버랩되지 않는 너비(D1)을 갖고, 상기 너비(D1)는 20㎛의 이상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 윈도우 반도체층(15)의 외곽부(15A)의 너비(D1)는 상기 전도성 접촉층(23)과 상기 반사층(30)의 측벽 사이의 거리(D3)보다 더 크게 형성될 수 있다.The width of the lower surface of the window semiconductor layer 15 may be wider than that of the upper surface, and may be the same as the width of the upper surface of the reflective layer 30. An outer portion 15A disposed around a lower circumference of the window semiconductor layer 15 may protrude outward from a sidewall of the light emitting structure 10. Accordingly, the outer portion 15A of the window semiconductor layer 15 may separate the distance between the light emitting structure 10 and the reflective layer 30 to protect the sidewall of the light emitting structure 10. The thickness T2 of the outer portion 15A of the window semiconductor layer 15 may be provided to be less than 1/2 of the thickness T1. In addition, the outer portion 15A of the window semiconductor layer 15 has a width D1 that does not overlap in a vertical direction with the light emitting structure 10, and the width D1 may be formed to be 20 μm or more. However, it is not limited thereto. In addition, the width D1 of the outer portion 15A of the window semiconductor layer 15 may be larger than the distance D3 between the conductive contact layer 23 and the sidewall of the reflective layer 30.

상기 윈도우 반도체층(15)의 아래에는 미러층(21), 전도성 접촉층(23), 반사층(30), 본딩층(40) 및 전도성 지지층(50)이 배치된다. A mirror layer 21, a conductive contact layer 23, a reflective layer 30, a bonding layer 40, and a conductive support layer 50 are disposed under the window semiconductor layer 15.

상기 미러층(21)은 상기 발광구조물(10) 아래에 배치되며, 상기 발광 구조물(10)로부터 입사된 광을 발광 구조물(10) 방향으로 반사시켜 주게 된다. 상기 미러층(21)은 상기 발광 구조물(10) 및 상기 윈도우 반도체층(15)의 굴절률보다 낮은 굴절률을 가진 재질을 포함하며, 저 굴절률층, 금속 산화물층, 및 금속 질화물층 중 적어도 하나를 포함할 수 있다.The mirror layer 21 is disposed under the light emitting structure 10 and reflects light incident from the light emitting structure 10 toward the light emitting structure 10. The mirror layer 21 includes a material having a refractive index lower than that of the light emitting structure 10 and the window semiconductor layer 15, and includes at least one of a low refractive index layer, a metal oxide layer, and a metal nitride layer. can do.

상기 미러층(21)은 분산형 브래그 반사(distributed braggreflector: DBR)층및 무지향성 반사 (ODR: Omni Directional Reflector layer)층 중 적어도 하나를 포함한다.The mirror layer 21 includes at least one of a distributed braggreflector (DBR) layer and an omni directional reflector (ODR) layer.

상기 분산형 브래그 반사층은 서로 다른 굴절률을 갖는 두 유전체층이 교대로 배치된 구조이며, 각유전체층은 Si, Zr, Ta, Ti 및 Al로구성된그룹으로부터선택된 원소의산화물또는질화물일수있으며, 구체적으로, SiO₂층, Si₃N₄층, TiO₂층, Al₂O₃층일수있다.상기 무지향성 반사층은 금속반사층과그금속반사층상에형성된저굴절률층를포함한구조일수있다. 상기금속반사층은 Ag 또는 Al일수있으며, 상기저굴절률층은 SiO₂, Si₃N₄, MgO과같은 투명물질일수있다.The dispersed Bragg reflective layer has a structure in which two dielectric layers having different refractive indices are alternately disposed, and each dielectric layer may be an oxide or nitride of an element selected from the group consisting of Si, Zr, Ta, Ti, and Al, specifically, SiO _{It may be 2} layers, Si ₃ N ₄ layer, TiO ₂ layer, Al ₂ O ₃ layer. The omni-directional reflective layer may have a structure including a metal reflective layer and a low refractive index layer formed on the metal reflective layer. The metal reflection layer may be Ag or Al, and the low refractive index layer may be a transparent material such as SiO ₂ , Si ₃ N ₄ , and MgO.

다른 예로서, 상기 미러층(21)은 다른 재질, 예컨대 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), GZO(Gallium-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide) 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다.As another example, the mirror layer 21 is a different material, such as ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), AZO (Aluminum-Zinc-Oxide), ATO (Antimony-Tin-Oxide) , IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium-Aluminum-Zinc-Oxide), GZO (Gallium-Zinc-Oxide), IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin -Oxide), AZO (Aluminum-Zinc-Oxide), and the like.

상기 전도성 접촉층(23)은 상기 윈도우 반도체층(15)과 접촉 예컨대, 오믹 접촉되도록 구현될 수 있다. 상기 전도성 접촉층(23)은 상기 윈도우 반도체층(15)과 접촉되어, 상기 발광구조물(10)에 전기적으로 연결될 수 있다. 상기 전도성 접촉층(23)은 도 2와 같이 복수의 접촉부가 서로 이격되어 배치되고, 각 접촉부는 상기 미러층(21)을 관통하게 된다. 상기 전도성 접촉층(23)의 각 접촉부는 탑뷰 형상이 도트형, 원형 또는 다각형 형상일 수 있으며, 이에 대해 한정하지는 않는다.The conductive contact layer 23 may be implemented to be in contact with the window semiconductor layer 15, for example, ohmic contact. The conductive contact layer 23 may be in contact with the window semiconductor layer 15 and electrically connected to the light emitting structure 10. The conductive contact layer 23 is arranged with a plurality of contact portions spaced apart from each other as shown in FIG. 2, and each contact portion penetrates the mirror layer 21. Each contact portion of the conductive contact layer 23 may have a dot shape, a circular shape, or a polygonal shape, but is not limited thereto.

상기 전도성 접촉층(23)의 각 접촉부는상기 반사층(30)에 의해 서로 연결되며, 제1전극(60)과 수직 방향으로 오버랩되지 않은 영역에 배치된다. 상기 미러층(21)은 상기 제1전극(60)과 수직 방향으로 오버랩되는 영역에 배치될 수 있다. 이에 따라 상기 미러층(21)은 전도성 지지층(50)으로부터 공급되는 전류를 블록킹하고, 상기 전도성 접촉층(23)의 각 접촉부는 전류를 고르게 분배하여 공급하게 된다.Each contact portion of the conductive contact layer 23 is connected to each other by the reflective layer 30 and is disposed in an area not overlapping with the first electrode 60 in a vertical direction. The mirror layer 21 may be disposed in an area overlapping the first electrode 60 in a vertical direction. Accordingly, the mirror layer 21 blocks the current supplied from the conductive support layer 50, and each contact portion of the conductive contact layer 23 distributes and supplies the current evenly.

상기 전도성 접촉층(23)은 상기 미러층(21)과 다른 재질로 형성될 수 있으며, 예컨대 금속 또는 비금속 재질로 형성될 수 있다. 상기 전도성 접촉층(23)은예컨대 Au, Au/AuBe/Au, AuZn, AuBe, GeAu, ITO(Indium-Tin-Oxide),IZO(Indium-Zinc-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), GZO(Gallium-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide) 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 즉, 상기 미러층(21) 또는 상기 전도성 접촉층(23)은 상기 윈도우 반도체층(15)의 굴절률보다 낮은 굴절률을 갖는 질화물 또는 산화물로 형성될 수 있다.The conductive contact layer 23 may be formed of a material different from that of the mirror layer 21, for example, may be formed of a metal or non-metal material. The conductive contact layer 23 is, for example, Au, Au/AuBe/Au, AuZn, AuBe, GeAu, ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), AZO (Aluminum-Zinc-Oxide), ATO (Antimony-Tin-Oxide), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium-Aluminum-Zinc-Oxide), GZO (Gallium-Zinc-Oxide), IGZO (Indium-Gallium-Zinc-Oxide) , Indium-Gallium-Tin-Oxide (IGTO), Aluminum-Zinc-Oxide (AZO), and the like. That is, the mirror layer 21 or the conductive contact layer 23 may be formed of nitride or oxide having a refractive index lower than that of the window semiconductor layer 15.

상기 전도성 접촉층(23)은 상기 윈도우 반도체층(15)의 두께(T1)보다 얇은 두께로 형성될 수 있으며, 예컨대 상기 윈도우 반도체층(15)의 두께(T1)의 1/3 이하의 두께로 형성될 수 있다. 상기 전도성 접촉층(23)의 두께는 10nm 내지 100nm 범위 예컨대, 10nm 이상 80nm 이하의 두께로 형성될 수 있다. 예컨대, 상기 전도성 접촉층(23)의 두께가 상기 범위를 초과하면 광 흡수율이 증가되어 투과도 및 광량이 저하되며, 또한 너무 얇으면 반사층(30)의 물질이 확산될 수 있고 전기적인 특성이 저하될 수 있다. The conductive contact layer 23 may be formed to have a thickness thinner than the thickness T1 of the window semiconductor layer 15, for example, a thickness less than 1/3 of the thickness T1 of the window semiconductor layer 15. Can be formed. The thickness of the conductive contact layer 23 may be in the range of 10 nm to 100 nm, for example, 10 nm or more and 80 nm or less. For example, if the thickness of the conductive contact layer 23 exceeds the above range, the light absorption rate is increased to decrease the transmittance and the amount of light, and if the thickness of the conductive contact layer 23 is too thin, the material of the reflective layer 30 may diffuse and the electrical properties may be reduced. I can.

도 2 및 도 3을 참조하면, 상기 전도성 접촉층(23)은 상면 전체가 상기 발광 구조물(10)과 수직 방향으로 오버랩되는 복수의 제1접촉부(23A), 상면 일부가 상기 발광 구조물(10)의 측벽보다 외측에배치된 복수의 제2접촉부(23B)를 포함한다. 상기 제1 및 제2접촉부(23A,23B)는상기 전극 패드(70) 및 제1전극(60)과 수직 방향으로 오버랩되지 않는 영역에 배치된다.2 and 3, the conductive contact layer 23 includes a plurality of first contact portions 23A whose entire top surface overlaps the light emitting structure 10 in a vertical direction, and a portion of the top surface thereof is the light emitting structure 10. It includes a plurality of second contact portions (23B) disposed outside the side wall of the. The first and second contact portions 23A and 23B are disposed in a region that does not overlap the electrode pad 70 and the first electrode 60 in a vertical direction.

상기 전도성 접촉층(23)은 발광 구조물(10)의 측벽 라인(L1)의 내측에 배치된 제1영역(A1)과, 상기 제1영역(23A) 외측의 제2영역(A2)을 포함한다. 상기 제1접촉부(23A)는 상기 제1영역(A1) 내에 배치되며, 상기 제2접촉부(23B)는 제1영역(A1)과 제2영역(A2) 사이의 경계 라인(L1)보다 더 외측으로 돌출된다. 상기 경계 라인(L1)은 상기 발광 구조물(10)의 측벽 라인이거나 상기 활성층(12)의 측벽 라인이 될 수 있다.The conductive contact layer 23 includes a first area A1 disposed inside the sidewall line L1 of the light emitting structure 10 and a second area A2 outside the first area 23A. . The first contact portion 23A is disposed in the first area A1, and the second contact portion 23B is further outside the boundary line L1 between the first area A1 and the second area A2. It protrudes. The boundary line L1 may be a sidewall line of the light emitting structure 10 or a sidewall line of the active layer 12.

또한 상기 제1접촉부(23A)는 도 3의 제1전극(60)의 외측 윤곽선을 서로 연결한 라인(L2) 또는 상기 라인(L2)의 내측인 제3영역(A3)보다는 내측에 배치되며, 상기 제2접촉부(23B)의 일부 또는 전체는 상기 라인(L2) 또는 제3영역(A3)보다는 외측에 배치될 수 있다.따라서, 윈도우 반도체층(15)과 전도성 접촉층(23)의 제2접촉부(23B) 간의 접촉에 의해, 활성층(12)의 외곽부 영역으로도 전류를 공급시켜 줄 수 있다. 이에 따라 활성층(12)의 내부 양자 효율은 개선될 수 있다.In addition, the first contact portion 23A is disposed inside the line L2 connecting the outer contour lines of the first electrode 60 of FIG. 3 to each other or the third area A3 inside the line L2, Part or all of the second contact portion 23B may be disposed outside the line L2 or the third region A3. Accordingly, the second contact layer 15 and the second contact layer 23 of the window semiconductor layer 15 and the conductive contact layer 23 By contacting the contact portions 23B, current may be supplied to the outer portion of the active layer 12 as well. Accordingly, the internal quantum efficiency of the active layer 12 can be improved.

도 1 및 도 2을 참조하면, 상기 윈도우 접촉층(23)의 제2접촉부(23B)는 상기 제1 및 제2접촉부(23A,23B)의 전 개수의 30% 내지 60% 범위의 개수로 배열되거나, 상기 제1 및 제2접촉부(23A,24B)의 전 상면 면적의 30% 내지 60% 범위의 면적을 갖고 배치될 수 있다. 이에 따라 상기 활성층(12)의 내측 영역과 더블어 에지에 인접한 영역으로 전류를 공급시켜 줄 수 있다. 상기 제2접촉부(23B)는 상면 면적이 상기 제1접촉부(23A)의 상면 면적보다 작을 수 있으며, 이에 대해 한정하지는 않는다.1 and 2, the second contact portions 23B of the window contact layer 23 are arranged in a number ranging from 30% to 60% of the total number of the first and second contact portions 23A and 23B. Alternatively, the first and second contact portions 23A and 24B may have an area ranging from 30% to 60% of the entire top surface area. Accordingly, current may be supplied to an inner region of the active layer 12 and a region adjacent to the double edge. The second contact portion 23B may have an upper surface area smaller than the upper surface area of the first contact portion 23A, but is not limited thereto.

또한 상기 윈도우 접촉층(23)의 제2접촉부(23B)는 상기 발광 구조물(10)의 경계 라인(L1)으로부터 소정 길이(D2)로 외측 방향으로 돌출되고미러층(21)의 외곽부보다는 내측에 배치될 수 있다. 상기 길이(D2)는 각 접촉부(23A,23B)의 너비보다는 작거나 작을 수 있으며, 예컨대 12㎛ 내지 18㎛ 범위로 형성될 수 있다. 상기 각 접촉부(23A,23B)의 돌출 길이(D2)는 상기의 범위보다 작은 경우 출력이나 전류를 분산시키는 데 어려움이 있으며, 상기의 범위보다 큰 경우 내부 양자 효율의 개선에 비해 전기적인 특성 저하가 더 크게 작용할 수 있다. 실시 예는 전도성 접촉층(23)의 제2접촉부(23B)를 미러층(21)의 에지로부터 소정 간격(D3)로 이격시켜 주어, AuBe, AuZn과 같은 금속 재질의 전도성 접촉층(23)이 측벽에 인접하거나 노출될 때의 전기적인 특성이 저하되는 문제를 해결할 수 있다.In addition, the second contact portion 23B of the window contact layer 23 protrudes outward from the boundary line L1 of the light emitting structure 10 by a predetermined length D2, and is inward than the outer portion of the mirror layer 21. Can be placed on The length D2 may be smaller or smaller than the width of each of the contact portions 23A and 23B, and may be formed in a range of 12 μm to 18 μm, for example. When the protrusion length D2 of each of the contact portions 23A and 23B is smaller than the above range, it is difficult to disperse the output or current, and when it is larger than the above range, the electrical characteristics decrease compared to the improvement of the internal quantum efficiency. It can act bigger. In the embodiment, the second contact portion 23B of the conductive contact layer 23 is separated from the edge of the mirror layer 21 at a predetermined distance D3, so that the conductive contact layer 23 made of a metal material such as AuBe and AuZn is It is possible to solve the problem of deteriorating electrical properties when adjacent to or exposed to the sidewall.

상기 반사층(30)은 상기 전도성 접촉층(23) 및 상기 미러층(21)의 아래에 배치되어, 상기 미러층(21) 또는 상기 전도성 접촉층(23)을 통해 입사된 광을 반사시켜 준다. 상기 반사층(30)은 상기 전도성 접촉층(230의 각 패턴들을 서로 연결해 준다. 상기 반사층(30)은 예로서, Ag, Au, Al 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다.The reflective layer 30 is disposed under the conductive contact layer 23 and the mirror layer 21 to reflect light incident through the mirror layer 21 or the conductive contact layer 23. The reflective layer 30 connects the patterns of the conductive contact layer 230 to each other. The reflective layer 30 may include, for example, at least one selected from materials such as Ag, Au, and Al.

상기 본딩층(40)은 상기 반사층(30)과 상기 전도성 지지층(50)을 부착시켜 주는 기능을 수행할 수 있다. 상기 본딩층(40)은 예로서, Sn, AuSn, Pd, Al, Ti, Au, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Ta, Ti/Au/In/Au 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다. The bonding layer 40 may perform a function of attaching the reflective layer 30 and the conductive support layer 50. The bonding layer 40 is a material such as Sn, AuSn, Pd, Al, Ti, Au, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Ta, Ti/Au/In/Au, etc. It may include at least one selected from among.

상기 전도성 지지층(50)은 Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 상기 전도성 지지층(50)은 30㎛ 내지 300㎛ 범위로 형성될 수 있으며, 상기 전도성 접촉층(23)부터 전도성 지지층(50)까지의 두께의 80% 이상으로 형성될 수 있다.The conductive support layer 50 is a semiconductor substrate implanted with Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W or impurities (eg, Si, Ge, GaN, GaAs, ZnO, SiC, SiGe, etc.) may include at least one selected from. The conductive support layer 50 may be formed in a range of 30 μm to 300 μm, and may be formed to be 80% or more of the thickness from the conductive contact layer 23 to the conductive support layer 50.

실시 예에 따른 발광소자는, 상기 발광구조물(10) 위에 배치된 제1 전극(60)과 전극패드(70)를 포함할 수 있다.The light emitting device according to the embodiment may include a first electrode 60 and an electrode pad 70 disposed on the light emitting structure 10.

상기 제1 전극(60)은 상기 제1 도전형 반도체층(11)에 전기적으로 연결될 수 있다. 상기 제1 전극(60)은 상기 제1 도전형 반도체층(11)에 접촉되어 배치될 수 있다. 상기 제1 전극(60)은 상기 제1 도전형 반도체층(11)에 오믹 접촉되어 배치될 수 있다. 상기 제1 전극(60)은 상기 발광구조물(10)과 오믹 접촉되는 영역을 포함할 수 있다. 상기 제1 전극(60)은 상기 제1 도전형 반도체층(11)과 오믹 접촉되는 영역을 포함할 수 있다. 상기 제1 전극(60)은 Ge, Zn, Mg, Ca, Au, Ni, AuGe, AuGe/Ni/Au 등에서 선택된 적어도 어느 하나를 포함할 수 있다. 상기 제1전극(60)은 도 3과 같이, 서로 다른 방향으로 분기된 암(arm) 패턴으로 형성될 수 있고, 서로 연결된다. The first electrode 60 may be electrically connected to the first conductivity type semiconductor layer 11. The first electrode 60 may be disposed in contact with the first conductivity type semiconductor layer 11. The first electrode 60 may be disposed in ohmic contact with the first conductivity type semiconductor layer 11. The first electrode 60 may include a region in ohmic contact with the light emitting structure 10. The first electrode 60 may include a region in ohmic contact with the first conductivity type semiconductor layer 11. The first electrode 60 may include at least one selected from Ge, Zn, Mg, Ca, Au, Ni, AuGe, AuGe/Ni/Au, and the like. As shown in FIG. 3, the first electrode 60 may be formed in an arm pattern branched in different directions and are connected to each other.

상기 전극패드(70)는 상기 제1 전극(60)에 전기적으로 연결될 수 있다. 상기 전극패드(70)는 상기 제1 전극(60) 위에 배치될 수 있다. 상기 전극패드(70)는 상기 제1 전극(60) 위에 접촉되어 배치될 수 있다. 상기 전극패드(70)는 외부 전원에 연결되어 상기 발광구조물(10)에 전원을 제공할 수 있다. 상기 전극패드(70)는 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti/Au/Ti/Pt/Au, Ni/Au/Ti/Pt/Au, Cr/Al/Ni/Cu/Ni/Au 등에서 선택된 적어도 어느 하나를 포함할 수 있다.The electrode pad 70 may be electrically connected to the first electrode 60. The electrode pad 70 may be disposed on the first electrode 60. The electrode pad 70 may be disposed in contact with the first electrode 60. The electrode pad 70 may be connected to an external power source to provide power to the light emitting structure 10. The electrode pad 70 is Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti/Au/Ti/Pt/Au, Ni/Au/Ti/Pt/Au, Cr/Al It may include at least one selected from /Ni/Cu/Ni/Au.

실시 예에 따른 발광소자는 보호층(80)을 포함할 수 있다. 상기 보호층(80)은 상기 발광구조물(10)의 상부에 배치될 수 있다. 상기 보호층(80)은 상기 발광구조물(10)의 둘레에 배치될 수 있다. 상기 보호층(80)은 상기 발광구조물(10)의 측면에 배치될 수 있다. 상기 보호층(80)은 상기 윈도우 반도체층(15) 둘레에 배치될 수 있다. 상기 보호층(80)의 일부 영역은 상기 윈도우 반도체층(15)의 일부 영역 위에 배치될 수 있다.The light emitting device according to the embodiment may include a protective layer 80. The protective layer 80 may be disposed on the light emitting structure 10. The protective layer 80 may be disposed around the light emitting structure 10. The protective layer 80 may be disposed on the side of the light emitting structure 10. The protective layer 80 may be disposed around the window semiconductor layer 15. A partial region of the passivation layer 80 may be disposed on a partial region of the window semiconductor layer 15.

상기 보호층(80)은 상기 제1 도전형 반도체층(11) 위에 배치될 수 있다. 상기 보호층(80)은 상기 제1 전극(60) 위에 배치될 수 있다. 상기 보호층(80)은 상부면에 제공된 광 추출 구조(R)를 포함할 수 있다. 상기 광 추출 구조는 요철 구조로 지칭될 수도 있고, 또한 러프니스(roughness)로 지칭될 수도 있다. 상기 광 추출 구조는 규칙적으로 배열될 수도 있으며, 또한 랜덤(random)하게 배열될 수도 있다.The protective layer 80 may be disposed on the first conductivity type semiconductor layer 11. The protective layer 80 may be disposed on the first electrode 60. The protective layer 80 may include a light extraction structure R provided on an upper surface. The light extraction structure may be referred to as an uneven structure or may also be referred to as roughness. The light extraction structures may be arranged regularly or may be arranged randomly.

실시 예에 의하면, 상기 제1 도전형 반도체층(11)의 상부면이 편평하게 제공되고 상기 보호층(80)에 광 추출 구조(R)가 제공될 수 있다. 즉, 상기 제1 도전형 반도체층(11)의 상부면에는 광 추출 구조가 제공되지 않도록 하고, 상기 보호층(80)에만 광 추출 구조(R)가 제공되도록 구현될 수 있다.According to an embodiment, a top surface of the first conductivity type semiconductor layer 11 may be provided flat, and a light extraction structure R may be provided on the protective layer 80. That is, it may be implemented such that the light extraction structure is not provided on the upper surface of the first conductivity type semiconductor layer 11 and the light extraction structure R is provided only on the protective layer 80.

상기 보호층(80)은 산화물 또는 질화물 중에서 적어도 하나를 포함할 수 있다. 상기 보호층(80)은 예로서 SiO₂, Si_xO_y, Si₃N₄, Si_xN_y, SiO_xN_y, Al₂O₃, TiO₂, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.The protective layer 80 may include at least one of oxide or nitride. The protective layer 80 is at least one selected from the group consisting of SiO ₂ , Si _x O _y , Si ₃ N ₄ , Si _x N _y , SiO _x N _y , Al ₂ O ₃ , TiO ₂ , AlN, etc. Can be formed.

상기 보호층(80)의 두께는 1㎛ 내지 2㎛ 범위를 갖도록 구현될 수 있다. 상기 보호층(80)의 굴절률은 상기 제1 도전형 반도체층(11)의 굴절률에 비해 낮은 값을 갖도록 구현될 수 있다. 이와 같이 굴절률 차이를 갖도록 구현함으로써, 굴절률 차이에 따른 광 추출 효율을 향상시킬 수 있게 된다.The thickness of the protective layer 80 may be implemented to have a range of 1 μm to 2 μm. The refractive index of the protective layer 80 may be implemented to have a lower value than that of the first conductivity type semiconductor layer 11. By implementing such a difference in refractive index, it is possible to improve light extraction efficiency according to the difference in refractive index.

예로서, 상기 활성층(12)에서 발광되는 빛의 파장은 적색 파장 대역의 빛을 방출하고, 상기 제1 도전형 반도체층(11)의 두께는 1㎛ 내지 1.5㎛로 제공되고, 상기 보호층(80)의 두께가 상기 제1 도전형 반도체층(11)의 두께에 비하여 더 두껍게 제공될 수 있다.예로서, 상기 제1 도전형 반도체층(11)은 AlGaInP의 조성식을 갖도록 구현될 수 있으며, 상기 활성층(12)에서 발광되는 빛의 파장은 600nm 내지 630nm의 범위를 갖도록 구현될 수 있다. As an example, the wavelength of light emitted from the active layer 12 emits light in a red wavelength band, the thickness of the first conductive semiconductor layer 11 is provided in a range of 1 μm to 1.5 μm, and the protective layer ( 80) may be provided thicker than that of the first conductivity type semiconductor layer 11. For example, the first conductivity type semiconductor layer 11 may be implemented to have a composition formula of AlGaInP, The wavelength of light emitted from the active layer 12 may be implemented to have a range of 600 nm to 630 nm.

상기 보호층(80)에 제공된 광 추출 구조는 마이크로 미터의 높이를 갖는 패턴 또는 나노미터의 높이를 갖는 패턴으로 형성될 수 있다. The light extraction structure provided on the protective layer 80 may be formed in a pattern having a height of micrometers or a pattern having a height of nanometers.

한편, 상기 전도성 지지층(50) 및 제1전극 패드(70)에 연결된 외부 전원에 의하여 상기 발광구조물(10)에 전원이 인가될 수 있다. 상기 전도성 지지층(50)을 통하여 상기 제2 도전형 반도체층(13)에 전원이 인가될 수 있다. Meanwhile, power may be applied to the light emitting structure 10 by an external power connected to the conductive support layer 50 and the first electrode pad 70. Power may be applied to the second conductive semiconductor layer 13 through the conductive support layer 50.

또한, 실시 예에 의하면, 상기 제2 도전형 반도체층(13)에 전기적으로 연결된 제2 전극은 상기 전도성 접촉층(23), 상기 반사층(30), 상기 본딩층(40), 상기 전도성 지지층(50)으로 정의할 수 있다.
In addition, according to an embodiment, the second electrode electrically connected to the second conductive semiconductor layer 13 is the conductive contact layer 23, the reflective layer 30, the bonding layer 40, and the conductive support layer ( 50) can be defined.

도 4는 도 1의 발광 소자의 다른 예이다. 도 4를 설명함에 있어서, 도 1과 동일한 부분은 도 1의 설명을 참조하기로 한다.4 is another example of the light emitting device of FIG. 1. In describing FIG. 4, the same parts as in FIG. 1 will be referred to the description of FIG. 1.

도 4를 참조하면, 발광 소자는, 발광구조물(10),윈도우 반도체층(15), 미러층(21), 전도성 접촉층(24), 반사층(30), 본딩층(40), 전도성 지지층(50), 및 보호층(80)을 포함할 수 있다.Referring to FIG. 4, the light emitting device includes a light emitting structure 10, a window semiconductor layer 15, a mirror layer 21, a conductive contact layer 24, a reflective layer 30, a bonding layer 40, and a conductive support layer ( 50), and a protective layer 80 may be included.

상기 윈도우 반도체층(15)은 발광 구조물(10)의 아래에 배치된 GaP계 반도체로서, P형 도펀트로서 탄소를 포함할 수 있다. 상기 윈도우 반도체층(15)은 전류를 확산시켜 줄 수 있다.The window semiconductor layer 15 is a GaP-based semiconductor disposed under the light emitting structure 10 and may include carbon as a P-type dopant. The window semiconductor layer 15 may diffuse current.

상기 윈도우 반도체층(15)의 아래에는 미러층(21)이 배치되며, 상기 미러층(21)과 반사층(30) 사이에는 전도성 접촉층(24)이 배치된다. 상기 전도성 접촉층(24)은 상기 미러층(21)의 전체 아래에 배치되며, 복수의 접촉부(24A)를 구비한다. 상기 복수의 접촉부(24A)는 상기 미러층(21)을 관통하여 배치되며, 서로 이격된다. 상기 전도성 접촉층(24)의 접촉부(24A)들은 서로 다른 영역에 배치되고, 상기 제1전극(60)과 수직 방향으로 오버랩되지 않은 영역에 배치된다. 또한 상기 미러층(21)은 상기 제1전극(60)과 수직 방향으로 오버랩되게 배치되어, 전류를 블록킹하는 역할을 한다. 상기 전도성 접촉층(24)의 하면은 요철 구조로 형성될 수 있어, 이러한 요철 구조는 반사층(30)과의 접착력 및 반사효율을 개선시켜 줄 수 있다.A mirror layer 21 is disposed under the window semiconductor layer 15, and a conductive contact layer 24 is disposed between the mirror layer 21 and the reflective layer 30. The conductive contact layer 24 is disposed below the mirror layer 21 and includes a plurality of contact portions 24A. The plurality of contact portions 24A are disposed to pass through the mirror layer 21 and are spaced apart from each other. The contact portions 24A of the conductive contact layer 24 are disposed in different areas and are disposed in an area not overlapping the first electrode 60 in a vertical direction. In addition, the mirror layer 21 is disposed to overlap the first electrode 60 in a vertical direction and serves to block current. The lower surface of the conductive contact layer 24 may be formed in a concave-convex structure, and this concave-convex structure may improve adhesion and reflection efficiency with the reflective layer 30.

상기 전도성 접촉층(24)의 접촉부(24A,24B) 중 제1접촉부(24A)는 전 영역이 상기 발광 구조물(10)과 수직 방향으로 오버랩되며, 제2접촉부(24B)는 일부 영역이 상기 발광 구조물(10)과 수직 방향으로 오버랩된다. 상기 전도성 접촉층(24)의 제2접촉부(24B)는 발광 구조물(10)의 측벽을 따라 배열되므로, 활성층(12)의 에지에 인접한 인접한 영역으로 전류를 공급해 수 있다. 이에 따라 활성층(12)의 내부 양자 효율은 개선될 수 있다.
Of the contact portions 24A and 24B of the conductive contact layer 24, the entire first contact portion 24A overlaps the light emitting structure 10 in a vertical direction, and the second contact portion 24B partially covers the light emission. It overlaps the structure 10 in a vertical direction. Since the second contact portions 24B of the conductive contact layer 24 are arranged along the sidewall of the light emitting structure 10, current can be supplied to a region adjacent to the edge of the active layer 12. Accordingly, the internal quantum efficiency of the active layer 12 can be improved.

그러면, 도5 내지 도 8을 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다. Then, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 5 to 8.

실시 예에 따른 발광소자 제조방법에 의하면, 도 5에 도시된 바와 같이, 기판(5) 위에 식각정지층(7), 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13), 윈도우 반도체층(15)이 형성될 수 있다. 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)은 발광구조물(10)로 정의될 수 있다.According to the method of manufacturing a light emitting device according to the embodiment, as shown in FIG. 5, an etch stop layer 7, a first conductivity type semiconductor layer 11, an active layer 12, and a second conductivity type on the substrate 5 The semiconductor layer 13 and the window semiconductor layer 15 may be formed. The first conductivity type semiconductor layer 11, the active layer 12, and the second conductivity type semiconductor layer 13 may be defined as a light emitting structure 10.

상기 기판(5)은 절연성, 전도성, 투과성 재질 중 어느 하나일 수 있으며, 예를 들어, 사파이어 기판(Al₂O₃), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(5)과 상기 식각정지층(7) 사이에는 버퍼층이 더 형성될 수 있다. The substrate 5 may be any one of insulating, conductive, and transmissive material, for example, at least one of a sapphire substrate (Al ₂ O ₃ ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge. It may be formed, but is not limited thereto. A buffer layer may be further formed between the substrate 5 and the etch stop layer 7.

상기 기판(5) 위에 성장된 반도체층은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxial), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxial) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The semiconductor layer grown on the substrate 5 is, for example, metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), and plasma-enhanced chemical vapor deposition (PECVD). Deposition), Molecular Beam Epitaxial (MBE), Hydride Vapor Phase Epitaxial (HVPE), and the like, but are not limited thereto.

상기 식각정지층(7)은 예로서 (Al_xGa₁ _-x)_yIn₁ _- _yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 식각정지층(7)의 기능에 대해서는 뒤에서 다시 설명하기로 한다.The etching stop layer 7 is an example _{_{_{_{(Al x Ga 1 -x) y}}}} In 1 - can be implemented in a semiconductor material having a composition formula _y P (0≤x≤1, 0≤y≤1). The function of the etch stop layer 7 will be described later.

실시 예에 의하면, 상기 제1 도전형 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.According to an embodiment, the first conductivity type semiconductor layer 11 is formed of an n type semiconductor layer to which an n type dopant is added as a first conductivity type dopant, and the second conductivity type semiconductor layer 13 is a second conductivity type. It may be formed as a p-type semiconductor layer to which a p-type dopant is added as a dopant. In addition, the first conductivity-type semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second conductivity-type semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 예로서 II족-VI족 원소의 화합물 반도체 또는 III족-V족 원소의 화합물 반도체로 구현될 수 있다. The first conductivity-type semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first conductivity type semiconductor layer 11 may be implemented as a compound semiconductor. The first conductivity-type semiconductor layer 11 may be implemented as, for example, a compound semiconductor of a group II-VI element or a compound semiconductor of a group III-V element.

예컨대, 상기 제1 도전형 반도체층(11)은 (Al_xGa_1-x)_yIn_1-yP (0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 상기 조성식에서 y는 0.5의 값을 갖고, x는 0.5 내지 0.8의 값을 가질 수도 있다. 상기 제1 도전형 반도체층(11)은 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.For example, the first conductivity type semiconductor layer 11 may be implemented with a semiconductor material having a composition formula of (Al _x Ga _1-x ) _y In _1-y P (0≤x≤1, 0≤y≤1). have. In the first conductivity type semiconductor layer 11, y may have a value of 0.5 and x may have a value of 0.5 to 0.8. The first conductivity-type semiconductor layer 11 may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, and may be doped with an n-type dopant such as Si, Ge, Sn, Se, and Te.

상기 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 II족-VI족 또는 III족-V족 원소의 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 (Al_xGa₁ _-x)_yIn₁ _- _yP (0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)은 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 상기 활성층(12)이 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있다.The active layer 12 may be implemented as a compound semiconductor. The active layer 12 may be implemented as a compound semiconductor of a group II-VI or III-V element, for example. The active layer 12 is by way of example _{_{_{_{(Al x Ga 1 -x) y}}}} In 1 - can be implemented in a semiconductor material having a composition formula _y P (0≤x≤1, 0≤y≤1). The active layer 12 may be selected from AlGaInP, AlInP, GaP, GaInP, for example. When the active layer 12 is implemented in a multi-well structure, the active layer 12 may be implemented by stacking a plurality of well layers and a plurality of barrier layers.

상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 예로서 II족-VI족 원소의 화합물 반도체 또는 III족-V족 원소의 화합물 반도체로 구현될 수 있다. The second conductivity-type semiconductor layer 13 may be implemented as, for example, a p-type semiconductor layer. The second conductivity type semiconductor layer 13 may be implemented as a compound semiconductor. The second conductivity-type semiconductor layer 13 may be implemented as, for example, a compound semiconductor of a group II-VI element or a compound semiconductor of a group III-V element.

예컨대, 상기 제2 도전형 반도체층(13)은 (Al_xGa_1-x)_yIn_1-yP (0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba, C 등의 p형 도펀트가 도핑될 수 있다.For example, the second conductivity type semiconductor layer 13 may be implemented as a semiconductor material having a composition formula of (Al _x Ga _1-x ) _y In _1-y P (0≤x≤1, 0≤y≤1). have. The second conductivity type semiconductor layer 13 may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, etc., and may be doped with a p-type dopant such as Mg, Zn, Ca, Sr, Ba, or C.

예로서, 상기 발광구조물(10)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P)으로부터 선택된 적어도 두 개 이상의 원소를 포함하여 구현될 수 있다.For example, the light emitting structure 10 may be implemented by including at least two or more elements selected from aluminum (Al), gallium (Ga), indium (In), and phosphorus (P).

상기 윈도우 반도체층(15)은 (Al_xGa₁ _-x)_yIn₁ _- _yP (0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 윈도우 반도체층(15)은, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 상기 윈도우 반도체층(15)은 발광소자 구동 시 전류 퍼짐 효과를 제공할 수 있다. The semiconductor window layer 15 _{_{_{_{(Al x Ga 1 -x) y}}}} In 1 - can be implemented in a semiconductor material having a composition formula _y P (0≤x≤1, 0≤y≤1). The window semiconductor layer 15 may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, or the like. The window semiconductor layer 15 may provide a current spreading effect when driving the light emitting device.

다음으로, 도 6에 도시된 바와 같이, 상기 윈도우 반도체층(15) 위에 미러층(21), 전도성 접촉층(23), 반사층(30)이 형성될 수 있다.Next, as shown in FIG. 6, a mirror layer 21, a conductive contact layer 23, and a reflective layer 30 may be formed on the window semiconductor layer 15.

상기 미러층(21)은 상기 윈도우 반도체층(15)의 하면에 접촉되도록 증착될 수 있다.상기 미러층(21)은 입사되는 빛을 다시 반사시키는 기능을 수행할 수 있다. 상기 미러층(21)은 예로서 상기 발광구조물(10)에 비해 낮은 굴절률을 갖도록 구현될 수 있다. 상기 미러층(21)은 상기 발광구조물(10)을 이루는 물질의 굴절률과 큰 차이를 갖는 낮은 굴절률을 갖도록 선택됨으로써, 반사 기능을 제공할 수 있다. The mirror layer 21 may be deposited to contact the lower surface of the window semiconductor layer 15. The mirror layer 21 may perform a function of reflecting incident light again. The mirror layer 21 may, for example, be implemented to have a lower refractive index than the light emitting structure 10. The mirror layer 21 may be selected to have a low refractive index having a large difference from the refractive index of the material constituting the light emitting structure 10, thereby providing a reflective function.

상기 전도성 접촉층(23)은 상기 윈도우 반도체층(15)과 오믹 접촉되도록 증착될 수 있다. 상기 전도성 접촉층(23)은 상기 미러층(21)을 관통할 수 있으며, 복수개가 서로 이격된 패턴으로 구현될 수 있다. 상기 전도성 접촉층(23)은 예로서, Au, Au/AuBe/Au, AuZn, ITO, AuBe, GeAu 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 상기 전도성 접촉층(23)의 접촉부 중 일부는 개별 발광 소자로 커팅될 발광 구조물의 측벽 라인을 따라 배열되어, 발광 구조물의 전 영역으로 전류를 공급시켜 줄 수 있다.The conductive contact layer 23 may be deposited to ohmic contact with the window semiconductor layer 15. The conductive contact layer 23 may pass through the mirror layer 21, and a plurality of the conductive contact layers 23 may be implemented in a pattern spaced apart from each other. The conductive contact layer 23 may include, for example, at least one selected from materials such as Au, Au/AuBe/Au, AuZn, ITO, AuBe, and GeAu. Some of the contact portions of the conductive contact layer 23 may be arranged along sidewall lines of the light emitting structure to be cut into individual light emitting devices, so that current may be supplied to the entire area of the light emitting structure.

상기 반사층(30)은 상기 전도성 접촉층(23) 및 미러층(21) 위에 증착 공정 또는 도금 공정으로 형성될 수 있다. 상기 반사층(30)은 입사되는 빛을 다시 반사시키는 기능을 수행할 수 있다. 상기 반사층(30)은 예로서, Ag, Au, Al 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다.The reflective layer 30 may be formed on the conductive contact layer 23 and the mirror layer 21 by a deposition process or a plating process. The reflective layer 30 may perform a function of reflecting incident light again. The reflective layer 30 may include, for example, at least one selected from materials such as Ag, Au, and Al.

이어서, 도 7에 도시된 바와 같이, 상기 반사층(30) 위에 본딩층(40), 지지층(50)이 제공될 수 있다.Subsequently, as shown in FIG. 7, a bonding layer 40 and a support layer 50 may be provided on the reflective layer 30.

상기 본딩층(40)은 상기 반사층(30)과 상기 지지층(50)을 부착시켜 주는 기능을 수행하기 위해 증착 또는 도금 공정으로 형성할 수 있다. 상기 본딩층(40)은 예로서, Sn, AuSn, Pd, Al, Ti, Au, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Ta, Ti/Au/In/Au 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 상기 지지층(50)은 Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 선택된 적어도 어느 하나를 포함할 수 있다.The bonding layer 40 may be formed by a deposition or plating process to perform a function of attaching the reflective layer 30 and the support layer 50 to each other. The bonding layer 40 is a material such as Sn, AuSn, Pd, Al, Ti, Au, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Ta, Ti/Au/In/Au, etc. It may include at least one selected from among. The support layer 50 is a semiconductor substrate implanted with Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W or impurities (e.g., Si, Ge, GaN, GaAs, ZnO, SiC, SiGe And the like) may include at least one selected from.

다음으로, 상기 식각정지층(7)으로부터 상기 기판(5)을 제거한다. 하나의 예로서 상기 기판(5)은 식각 공정에 의하여 제거될 수 있다. 상기 기판(5)이 GaAs로 구현되는 경우, 상기 기판(5)은 습식 식각 공정에 의하여 제거될 수 있으며, 상기 식각정지층(7)은 식각되지 않음으로써 상기 기판(5)만 식각 되어 분리될 수 있도록 정지층의 기능을 수행할 수 있다. 상기 식각정지층(7)은 별도의 제거 공정을 통하여 상기 발광구조물(10)로부터 분리될 수 있다. 예로서, 상기 식각정지층(7)은 별도의 식각 공정을 통하여 제거될 수 있다.Next, the substrate 5 is removed from the etch stop layer 7. As an example, the substrate 5 may be removed by an etching process. When the substrate 5 is implemented with GaAs, the substrate 5 may be removed by a wet etching process, and since the etch stop layer 7 is not etched, only the substrate 5 is etched and separated. To be able to perform the function of the stop layer. The etch stop layer 7 may be separated from the light emitting structure 10 through a separate removal process. For example, the etch stop layer 7 may be removed through a separate etching process.

이어서, 도 8에 도시된 바와 같이, 상기 발광구조물(10) 위에 제1 전극(60)이 형성되고, 아이솔레이션 식각이 수행되어 상기 발광구조물(10)의 외곽부가 식각될 수 있다. 상기 제1전극(60)의 형성 공정과 아이솔레이션 식각 공정은 서로 변경될 수 있으며, 이에 대해 한정하지는 않는다.Subsequently, as shown in FIG. 8, a first electrode 60 is formed on the light emitting structure 10, and isolation etching is performed so that the outer portion of the light emitting structure 10 may be etched. The forming process of the first electrode 60 and the isolation etching process may be changed from each other, but the embodiment is not limited thereto.

상기 제1 전극(60)은 상기 제1 도전형 반도체층(11)에 접촉될 수 있다. 상기 제1 전극(60)은 상기 제1 도전형 반도체층(11)과 오믹 접촉되는 영역을 포함할 수 있으며, Ge, Zn, Mg, Ca, Au, Ni, AuGe, AuGe/Ni/Au 등에서 선택된 적어도 어느 하나로 증착 또는 도금 공정을 통해 형성될 수 있다. The first electrode 60 may contact the first conductivity type semiconductor layer 11. The first electrode 60 may include a region in ohmic contact with the first conductivity type semiconductor layer 11, selected from Ge, Zn, Mg, Ca, Au, Ni, AuGe, AuGe/Ni/Au, etc. At least one of them may be formed through a deposition or plating process.

그리고, 상기 발광구조물(10)과 상기 제1 전극(60) 위에 보호층(80)과 전극패드(70)가 형성될 수 있다. 상기 보호층(80)은 상기 발광구조물(10) 및 윈도우 반도체층(15)의 표면에 배치되어, 상기 발광 구조물(10) 및 윈도우 반도체층(15)를 보호하게 된다. 상기 보호층(80)의 일부 영역은 상기 윈도우 반도체층(15)의 외곽부 위에 배치될 수 있다.상기 보호층(80)은 산화물 또는 질화물 중에서 적어도 하나를 포함할 수 있다. 상기 보호층(80)은 예로서 SiO₂, Si_xO_y, Si₃N₄, Si_xN_y, SiO_xN_y, Al₂O₃, TiO₂, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.In addition, a protective layer 80 and an electrode pad 70 may be formed on the light emitting structure 10 and the first electrode 60. The protective layer 80 is disposed on the surface of the light emitting structure 10 and the window semiconductor layer 15 to protect the light emitting structure 10 and the window semiconductor layer 15. A partial region of the protective layer 80 may be disposed on the outer portion of the window semiconductor layer 15. The protective layer 80 may include at least one of oxide or nitride. The protective layer 80 is at least one selected from the group consisting of SiO ₂ , Si _x O _y , Si ₃ N ₄ , Si _x N _y , SiO _x N _y , Al ₂ O ₃ , TiO ₂ , AlN, etc. Can be formed.

상기 전극패드(70)는 상기 제1 전극(60) 위에 형성될 수 있다. 상기 전극패드(70)는 상기 제1 전극(60) 위에 접촉되어 배치될 수 있다. 상기 전극패드(70)는 외부 전원에 연결되어 상기 발광구조물(10)에 전원을 제공할 수 있다. 상기 전극패드(70)는 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti/Au/Ti/Pt/Au, Ni/Au/Ti/Pt/Au, Cr/Al/Ni/Cu/Ni/Au 등에서 선택된 적어도 어느 하나를 포함할 수 있다.The electrode pad 70 may be formed on the first electrode 60. The electrode pad 70 may be disposed in contact with the first electrode 60. The electrode pad 70 may be connected to an external power source to provide power to the light emitting structure 10. The electrode pad 70 is Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti/Au/Ti/Pt/Au, Ni/Au/Ti/Pt/Au, Cr/Al It may include at least one selected from /Ni/Cu/Ni/Au.

이상에서 설명된 발광소자 제조방법은 필요에 따라 또한 공정 설계에 따라 변형되어 실시될 수도 있다.실시 예에 의하면, 상기 제1 도전형 반도체층(11)의 상부면이 편평하게 제공되고 상기 보호층(80)에 광 추출 구조(R)가 제공될 수 있다. 즉, 상기 제1 도전형 반도체층(11)의 상부면에는 광 추출 구조가 제공되지 않도록 하고, 상기 보호층(80)에만 광 추출 구조(R)가 제공되도록 구현될 수 있다.The method of manufacturing a light emitting device described above may be modified and implemented as necessary and according to process design. According to an embodiment, the upper surface of the first conductivity type semiconductor layer 11 is provided flat and the protective layer A light extraction structure (R) may be provided at 80. That is, it may be implemented such that the light extraction structure is not provided on the upper surface of the first conductivity type semiconductor layer 11 and the light extraction structure R is provided only on the protective layer 80.

또한 상기 활성층(12)에서 발광되는 빛의 파장은 적색 파장 대역의 빛을 방출하고, 상기 제1 도전형 반도체층(11)의 두께는 1㎛ 내지 1.5㎛ 범위로 제공되고, 상기 보호층(80)의 두께가 상기 제1 도전형 반도체층(11)의 두께에 비하여 더 두껍게 제공될 수 있다.예로서, 상기 제1 도전형 반도체층(11)은 AlGaInP의 조성식을 갖도록 구현될 수 있으며, 상기 활성층(12)에서 발광되는 빛의 파장은 600nm 내지 630nm의 범위를 갖도록 구현될 수 있다.
In addition, the wavelength of light emitted from the active layer 12 emits light in a red wavelength band, and the thickness of the first conductivity type semiconductor layer 11 is in the range of 1 μm to 1.5 μm, and the protective layer 80 ) May be provided thicker than that of the first conductivity type semiconductor layer 11. For example, the first conductivity type semiconductor layer 11 may be implemented to have a composition formula of AlGaInP, and the The wavelength of light emitted from the active layer 12 may be implemented to have a range of 600 nm to 630 nm.

도 9는 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.9 is a diagram illustrating a light emitting device package to which a light emitting device according to an embodiment is applied.

도 9를 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함할 수 있다.9, the light emitting device package according to the embodiment includes a body 120, a first lead electrode 131 and a second lead electrode 132 disposed on the body 120, and the body 120 The light emitting device 100 according to the embodiment provided in and electrically connected to the first lead electrode 131 and the second lead electrode 132, and a molding member 140 surrounding the light emitting device 100 Can include.

상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.The body 120 may be formed of a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 131 and the second lead electrode 132 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first lead electrode 131 and the second lead electrode 132 reflect light generated from the light emitting device 100 to increase light efficiency, and heat generated from the light emitting device 100 It can also play a role of discharging to the outside.

상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.The light emitting device 100 may be disposed on the body 120 or may be disposed on the first lead electrode 131 or the second lead electrode 132.

상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the first lead electrode 131 and the second lead electrode 132 by any one of a wire method, a flip chip method, or a die bonding method.

상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 140 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 140 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages according to the embodiment may be arrayed on a substrate, and an optical member such as a lens, a light guide plate, a prism sheet, and a diffusion sheet may be disposed on an optical path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member may function as a light unit. The light unit may be implemented in a top view or a side view type, and may be provided to display devices such as portable terminals and notebook computers, or may be variously applied to lighting devices and indication devices. Another embodiment may be implemented as a lighting device including the light emitting device or the light emitting device package described in the above-described embodiments. For example, the lighting device may include a lamp, a street light, an electric sign, and a headlamp.

실시 예에 따른 발광소자는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광소자가 어레이된 구조를 포함하며, 도 10 및 도 11에 도시된 표시 장치, 도 12에 도시된 조명 장치를 포함할 수 있다. The light emitting device according to the embodiment may be applied to a light unit. The light unit includes a structure in which a plurality of light emitting devices are arrayed, and may include a display device illustrated in FIGS. 10 and 11 and a lighting device illustrated in FIG. 12.

도 10을 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 10, a display device 1000 according to an embodiment includes a light guide plate 1041, a light-emitting module 1031 providing light to the light guide plate 1041, and a reflective member 1022 under the light guide plate 1041. ), an optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, the light guide plate 1041, a light emitting module 1031, and a reflective member 1022. The bottom cover 1011 may be included, but is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 may be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 serves to diffuse light into a surface light source. The light guide plate 1041 is made of a transparent material, for example, acrylic resin series such as PMMA (polymethyl metaacrylate), PET (polyethylene terephthlate), PC (polycarbonate), COC (cycloolefin copolymer), and PEN (polyethylene naphthalate). It may contain one of the resins.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately acts as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다. At least one light emitting module 1031 may be provided, and light may be provided directly or indirectly from one side of the light guide plate 1041. The light emitting module 1031 may include a substrate 1033 and a light emitting device or a light emitting device package 200 according to the embodiment described above. The light emitting device package 200 may be arranged on the substrate 1033 at predetermined intervals.

상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The substrate 1033 may be a printed circuit board (PCB) including a circuit pattern. However, the substrate 1033 may include not only a general PCB, but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB), etc., but is not limited thereto. When the light emitting device package 200 is provided on a side surface of the bottom cover 1011 or on a heat dissipation plate, the substrate 1033 may be removed. Here, a part of the heat dissipation plate may contact the upper surface of the bottom cover 1011.

그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.In addition, the plurality of light emitting device packages 200 may be mounted such that an emission surface from which light is emitted is spaced apart from the light guide plate 1041 by a predetermined distance, but the embodiment is not limited thereto. The light emitting device package 200 may directly or indirectly provide light to a light-incident portion, which is one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 reflects the light incident on the lower surface of the light guide plate 1041 and directs it upward, thereby improving the brightness of the light unit 1050. The reflective member 1022 may be formed of, for example, PET, PC, PVC resin, or the like, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may accommodate the light guide plate 1041, the light emitting module 1031 and the reflective member 1022. To this end, the bottom cover 1011 may include a receiving portion 1012 having a box shape with an open top surface, but is not limited thereto. The bottom cover 1011 may be coupled to the top cover, but the embodiment is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or non-metal material having good thermal conductivity, but is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, and includes first and second substrates made of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, and the structure of the polarizing plate is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. The display device 1000 can be applied to various types of portable terminals, monitors of notebook computers, monitors of laptop computers, and televisions.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041, and includes at least one translucent sheet. The optical sheet 1051 may include at least one of, for example, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses incident light, the horizontal or/and vertical prism sheet condenses incident light to a display area, and the brightness enhancement sheet reuses lost light to improve luminance. In addition, a protective sheet may be disposed on the display panel 1061, but the embodiment is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, as an optical member on the light path of the light emitting module 1031, the light guide plate 1041 and the optical sheet 1051 may be included, but the embodiment is not limited thereto.

도 11은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다. 11 is a diagram illustrating another example of a display device according to an exemplary embodiment.

도 11을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.Referring to FIG. 11, a display device 1100 includes a bottom cover 1152, a substrate 1020 on which the light emitting devices 100 disclosed above are arrayed, an optical member 1154, and a display panel 1155. The substrate 1020 and the light emitting device package 200 may be defined as a light emitting module 1060. The bottom cover 1152 may include an accommodating part 1153, but the embodiment is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a poly methy methacrylate (PMMA) material, and the light guide plate may be removed. The diffusion sheet diffuses incident light, the horizontal and vertical prism sheets condense incident light into a display area, and the brightness enhancement sheet reuses lost light to improve brightness.

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The optical member 1154 is disposed on the light emitting module 1060 and performs a surface light source, diffusion, or condensation of light emitted from the light emitting module 1060.

도 12는 실시 예에 따른 조명장치를 나타낸 도면이다.12 is a view showing a lighting device according to an embodiment.

도 12를 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.Referring to FIG. 12, a lighting device according to an embodiment includes a cover 2100, a light source module 2200, a radiator 2400, a power supply unit 2600, an inner case 2700, and a socket 2800. I can. In addition, the lighting device according to the embodiment may further include one or more of a member 2300 and a holder 2500. The light source module 2200 may include a light emitting device package according to the embodiment.

예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.For example, the cover 2100 may have a shape of a bulb or a hemisphere, and may be provided in a shape with a hollow and an open portion. The cover 2100 may be optically coupled to the light source module 2200. For example, the cover 2100 may diffuse, scatter, or excite light provided from the light source module 2200. The cover 2100 may be a kind of optical member. The cover 2100 may be coupled to the radiator 2400. The cover 2100 may have a coupling portion coupled to the radiator 2400.

상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다. A milky white paint may be coated on the inner surface of the cover 2100. The milky white paint may include a diffuser that diffuses light. The surface roughness of the inner surface of the cover 2100 may be larger than the surface roughness of the outer surface of the cover 2100. This is to allow light from the light source module 2200 to be sufficiently scattered and diffused to be emitted to the outside.

상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.The material of the cover 2100 may be glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate is excellent in light resistance, heat resistance, and strength. The cover 2100 may be transparent or opaque so that the light source module 2200 is visible from the outside. The cover 2100 may be formed through blow molding.

상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.The light source module 2200 may be disposed on one surface of the radiator 2400. Accordingly, heat from the light source module 2200 is conducted to the radiator 2400. The light source module 2200 may include a light source unit 2210, a connection plate 2230, and a connector 2250.

상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.The member 2300 is disposed on an upper surface of the radiator 2400 and has guide grooves 2310 into which a plurality of light source units 2210 and a connector 2250 are inserted. The guide groove 2310 corresponds to the substrate and the connector 2250 of the light source unit 2210.

상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.The surface of the member 2300 may be coated or coated with a light reflective material. For example, the surface of the member 2300 may be coated or coated with a white paint. The member 2300 reflects light reflected on the inner surface of the cover 2100 and returning toward the light source module 2200 toward the cover 2100. Therefore, it is possible to improve the light efficiency of the lighting device according to the embodiment.

상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.The member 2300 may be made of an insulating material, for example. The connection plate 2230 of the light source module 2200 may include an electrically conductive material. Accordingly, electrical contact may be made between the radiator 2400 and the connection plate 2230. The member 2300 may be formed of an insulating material to block an electrical short between the connection plate 2230 and the radiator 2400. The radiator 2400 receives heat from the light source module 2200 and heat from the power supply unit 2600 to radiate heat.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다. The holder 2500 blocks the receiving groove 2719 of the insulating part 2710 of the inner case 2700. Accordingly, the power supply unit 2600 accommodated in the insulating unit 2710 of the inner case 2700 is sealed. The holder 2500 has a guide protrusion 2510. The guide protrusion 2510 has a hole through which the protrusion 2610 of the power supply unit 2600 passes.

상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.The power supply unit 2600 processes or converts an electrical signal provided from the outside and provides it to the light source module 2200. The power supply unit 2600 is accommodated in the storage groove 2719 of the inner case 2700 and is sealed inside the inner case 2700 by the holder 2500.

상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.The power supply unit 2600 may include a protrusion 2610, a guide portion 2630, a base 2650, and an extension 2670.

상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide portion 2630 has a shape protruding outward from one side of the base 2650. The guide part 2630 may be inserted into the holder 2500. A number of components may be disposed on one surface of the base 2650. A number of components include, for example, a DC converter that converts AC power provided from an external power source to DC power, a driving chip that controls driving of the light source module 2200, and an ESD for protecting the light source module 2200. (ElectroStatic discharge) may include a protection element, but is not limited thereto.

상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. The extension part 2670 has a shape protruding outward from the other side of the base 2650. The extension part 2670 is inserted into the connection part 2750 of the inner case 2700 and receives an electrical signal from the outside.

예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.For example, the extension part 2670 may be provided equal to or smaller than the width of the connection part 2750 of the inner case 2700. Each end of the "+ wire" and "- wire" may be electrically connected to the extension part 2670, and the other end of the "+ wire" and "- wire" may be electrically connected to the socket 2800. .

상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The inner case 2700 may include a molding unit together with the power supply unit 2600 therein. The molding part is a part where the molding liquid is solidified, and allows the power supply part 2600 to be fixed inside the inner case 2700.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the embodiments above are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, etc. illustrated in each embodiment may be combined or modified for other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Accordingly, contents related to such combinations and modifications should be construed as being included in the scope of the present invention.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the embodiments have been described above, these are only examples and do not limit the present invention, and those of ordinary skill in the field to which the present invention pertains are illustrated above without departing from the essential characteristics of this embodiment It will be seen that various modifications and applications that are not available are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

10 발광구조물 11 제1 도전형 반도체층
12 활성층 13 제2 도전형 반도체층
15 윈도우 반도체층 21 미러층
23,24전도성 접촉층 23A,23B,24A,24B 접촉부
30 반사층 40 본딩층
50 전도성 지지층 60 제1 전극
70 전극패드 80 보호층10 Light-emitting structure 11 First conductivity type semiconductor layer
12 Active layer 13 Second conductive semiconductor layer
15 Window semiconductor layer 21 Mirror layer
23,24 conductive contact layer 23A,23B,24A,24B contact
30 reflective layer 40 bonding layer
50 conductive support layer 60 first electrode
70 Electrode pad 80 Protective layer

Claims

A light emitting structure including a first conductivity type semiconductor layer, an active layer disposed below the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer disposed below the active layer;
A first electrode electrically connected to the first conductivity type semiconductor layer;
A window semiconductor layer disposed under the light emitting structure;
A mirror layer disposed under the window semiconductor layer and including a plurality of openings;
A conductive contact layer disposed in the plurality of openings and in contact with a lower surface of the window semiconductor layer;
A reflective layer disposed under the mirror layer and the conductive contact layer;
A protective layer disposed on and around the light emitting structure;
It includes a conductive support layer disposed under the reflective layer,
The window semiconductor layer includes a phosphorus (P)-based semiconductor doped with carbon, and is provided thicker than the thickness of the second conductivity type semiconductor layer,
The conductive contact layer includes a material different from the material of the mirror layer, and has a thickness of 10 nm to 80 nm thinner than that of the window semiconductor layer,
The mirror layer is provided as a distributed Bragg reflective layer to reflect light incident from the light emitting structure upward,
The lower outer portion of the window semiconductor layer is disposed to have a wider width than the upper surface of the window semiconductor layer,
The protective layer is disposed around the window semiconductor layer and on the upper surface of the lower outer portion,
The conductive contact layer includes a plurality of first contact portions with an entire top surface overlapping the light emitting structure in a vertical direction and a plurality of second contact portions having a portion of the top surface disposed outside a sidewall of the light emitting structure.

The method of claim 1,
A part of the upper surface of the second contact part is a light emitting device disposed between the lower outer part of the window semiconductor layer and the reflective layer.

delete

The method of claim 1,
The second contact portion is spaced apart from the edge of the mirror layer,
A light emitting device in which a part of the mirror layer is in contact with the window semiconductor layer outside the second contact portion of the conductive contact layer.

The method of claim 1,
The second contact portion of the conductive contact layer has a number or area in the range of 30% to 60% of the total number of the first and second contact portions or an upper surface area.

delete

The method of claim 1,
At least a portion of the second contact portion is disposed outside a line connecting an outer contour line of the first electrode to each other.

delete