KR102200018B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR102200018B1
KR102200018B1 KR1020140073281A KR20140073281A KR102200018B1 KR 102200018 B1 KR102200018 B1 KR 102200018B1 KR 1020140073281 A KR1020140073281 A KR 1020140073281A KR 20140073281 A KR20140073281 A KR 20140073281A KR 102200018 B1 KR102200018 B1 KR 102200018B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
contact
disposed
semiconductor layer
Prior art date
Application number
KR1020140073281A
Other languages
Korean (ko)
Other versions
KR20150144497A (en
Inventor
정영규
문지형
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140073281A priority Critical patent/KR102200018B1/en
Publication of KR20150144497A publication Critical patent/KR20150144497A/en
Application granted granted Critical
Publication of KR102200018B1 publication Critical patent/KR102200018B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

실시 예에 개시된 발광소자는, 제1 반도체층, 상기 제1 반도체층 아래에 활성층, 상기 활성층 아래에 제2 반도체층을 포함하는 발광 구조층; 상기 제1반도체층의 하부의 서로 다른 영역을 노출하는 홈; 상기 홈에 배치되며 상기 제1반도체층과 접촉된 제1접촉층; 상기 발광 구조층의 측벽 외측에 배치되며 상기 제1접촉층과 연결된 제1전극; 상기 접촉층 상에 배치되며, 상기 제2반도체층의 하면을 노출하는 절연층; 상기 제2반도체층의 하면에 배치된 제2접촉층; 상기 제2접촉층 아래에 배치된 반사층; 상기 반사층 아래에 배치된 본딩층; 및 상기 반사층 아래에 배치된 지지부재를 포함하며, 상기 본딩층은 상기 제1전극과 수직 방향으로 오버랩되며 상기 발광 구조층의활성층의 상면의 수평한 연장 선보다 위에 배치된 제1돌기를 포함한다. The light emitting device disclosed in the embodiment includes: a light emitting structure layer including a first semiconductor layer, an active layer under the first semiconductor layer, and a second semiconductor layer under the active layer; A groove exposing different regions under the first semiconductor layer; A first contact layer disposed in the groove and in contact with the first semiconductor layer; A first electrode disposed outside a sidewall of the light emitting structure layer and connected to the first contact layer; An insulating layer disposed on the contact layer and exposing a lower surface of the second semiconductor layer; A second contact layer disposed on a lower surface of the second semiconductor layer; A reflective layer disposed under the second contact layer; A bonding layer disposed under the reflective layer; And a support member disposed under the reflective layer, wherein the bonding layer overlaps the first electrode in a vertical direction and includes first protrusions disposed above a horizontal extension line of an upper surface of the active layer of the light emitting structure layer.

Description

발광소자 {LIGHT EMITTING DEVICE}Light emitting device {LIGHT EMITTING DEVICE}

실시 예는 발광소자, 발광소자 패키지 및 라이트유닛에 관한 것이다.The embodiment relates to a light emitting device, a light emitting device package, and a light unit.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.As one of the light emitting devices, a light emitting diode (LED: Light Emitting Diode) is widely used. Light-emitting diodes use the properties of compound semiconductors to convert electrical signals into forms of light such as infrared, visible, and ultraviolet.

발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of light-emitting devices increases, light-emitting devices are being applied to various fields including display devices and lighting devices.

실시 예는 제1반도체층, 활성층 및 제2반도체층을 갖는 발광 구조층의 제1반도체층 내에 접촉된 접촉층 및 상기 접촉층에 연결된 제1전극층을 갖는 발광 소자를 제공한다.The embodiment provides a light emitting device having a contact layer in contact with a first semiconductor layer of a light emitting structure layer having a first semiconductor layer, an active layer, and a second semiconductor layer, and a first electrode layer connected to the contact layer.

실시 예는 발광 구조층의 하부와 측벽에 전극을 배치한 발광 소자를 제공한다.The embodiment provides a light emitting device in which electrodes are disposed under a light emitting structure layer and on sidewalls.

실시 예에 따른 발광 소자를 갖는 발광 소자 패키지 및라이트유닛을 제공한다. A light emitting device package and a light unit having a light emitting device according to the embodiment are provided.

실시 예에 따른 발광 소자는, 제1 반도체층, 상기 제1 반도체층 아래에 활성층, 상기 활성층 아래에 제2 반도체층을 포함하는 발광 구조층; 상기 제1반도체층의 하부의 서로 다른 영역을 노출하는 홈; 상기 홈에 배치되며 상기 제1반도체층과 접촉된 제1접촉층; 상기 발광 구조층의 측벽 외측에 배치되며 상기 제1접촉층과 연결된 제1전극; 상기 접촉층 상에 배치되며, 상기 제2반도체층의 하면을 노출하는 절연층; 상기 제2반도체층의 하면에 배치된 제2접촉층; 상기 제2접촉층 아래에 배치된 반사층; 상기 반사층 아래에 배치된 본딩층; 및 상기 반사층 아래에 배치된 지지부재를 포함하며, 상기 본딩층은 상기 제1전극과 수직 방향으로 오버랩되며 상기 발광 구조층의 활성층의 상면의 수평한 연장 선보다 위에 배치된 제1돌기를 포함한다. The light emitting device according to the embodiment includes: a light emitting structure layer including a first semiconductor layer, an active layer under the first semiconductor layer, and a second semiconductor layer under the active layer; A groove exposing different regions under the first semiconductor layer; A first contact layer disposed in the groove and in contact with the first semiconductor layer; A first electrode disposed outside a sidewall of the light emitting structure layer and connected to the first contact layer; An insulating layer disposed on the contact layer and exposing a lower surface of the second semiconductor layer; A second contact layer disposed on a lower surface of the second semiconductor layer; A reflective layer disposed under the second contact layer; A bonding layer disposed under the reflective layer; And a support member disposed under the reflective layer, wherein the bonding layer overlaps the first electrode in a vertical direction and includes first protrusions disposed above a horizontal extension line of an upper surface of the active layer of the light emitting structure layer.

실시 예에 따른 발광 소자의 제1반도체층에 접촉된 접촉층이갈륨 페이스(Ga face)에 접촉됨으로써, 동작 전압이 개선될 수 있다.When the contact layer in contact with the first semiconductor layer of the light emitting device according to the embodiment is in contact with the Ga face, the operating voltage may be improved.

실시 예는 발광 소자의 광속이 개선될 수 있다.In the embodiment, the luminous flux of the light emitting device may be improved.

실시 예는 발광 소자의 광 추출 효율을 개선시켜 줄 수 있다.The embodiment may improve light extraction efficiency of a light emitting device.

실시 예에 따른 발광소자를갖는 발광소자 패키지 및라이트유닛의 신뢰성을 개선시켜 줄 수 있다.It is possible to improve the reliability of the light emitting device package and the light unit having the light emitting device according to the embodiment.

도 1은 실시 예에 따른 발광 소자를 나타낸 평면도이다.
도 2는 도 1의 발광 소자의 A-A측 단면도이다.
도 3은 도 1의 발광 소자의 발광 구조층의배면도이다.
도 4 내지 도 14는실시 예에 따른 발광 소자의 제조 과정의 예를 나타낸 도면이다.
도 15는 도 2의 발광 소자를 갖는 패키지를 나타낸 도면이다.
도 16은 실시 예에 따른 표시장치를 나타낸 도면이다.
도 17은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 18은 실시 예에 따른 조명장치를 나타낸 도면이다. 1 is a plan view showing a light emitting device according to an embodiment.
2 is a cross-sectional view on the AA side of the light emitting device of FIG. 1.
3 is a rear view of a light emitting structure layer of the light emitting device of FIG. 1.
4 to 14 are views showing an example of a manufacturing process of a light emitting device according to the embodiment.
15 is a diagram illustrating a package having the light emitting device of FIG. 2.
16 is a diagram illustrating a display device according to an exemplary embodiment.
17 is a diagram illustrating another example of a display device according to an exemplary embodiment.
18 is a view showing a lighting device according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiment, each layer (film), region, pattern, or structure is "on" or "under" of the substrate, each layer (film), region, pad or patterns. In the case of being described as being formed in, "on" and "under" include both "directly" or "indirectly" formed do. In addition, standards for the top/top or bottom/bottom of each layer will be described based on the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer may be exaggerated, omitted, or schematically illustrated for convenience and clarity of description. Also, the size of each component does not fully reflect the actual size.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트유닛 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device, a light emitting device package, a light unit, and a method of manufacturing a light emitting device according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광소자의 평면도이며, 도 2는 도 1의 발광소자의 A-A측 단면도의 예이며, 도 3은 도 2의 발광 소자의 발광 구조층의배면도이다. 1 is a plan view of a light emitting device according to an embodiment, FIG. 2 is an example of a cross-sectional view of the light emitting device of FIG. 1 on the A-A side, and FIG. 3 is a rear view of a light emitting structure layer of the light emitting device of FIG. 2.

도 1 내지 도 2를 참조하면, 발광 소자(100)는 제1반도체층(11), 활성층(12) 및 제2반도체층(13)을 갖는 발광 구조층(10);상기 발광 구조층(10) 아래에 제2 전극층(20);상기 발광 구조층(10)의 내부에서 제1반도체층(11)에 접촉된 제1접촉층(40);상기 발광 구조층(10)의 측벽 외측에 배치되며 상기 제1접촉층(40)과 연결된제1전극(51);상기 제1접촉층(40) 및 발광 구조층(10)과 제2전극층(20) 사이에 절연층(80)을 포함할 수 있다.1 to 2, the light emitting device 100 includes a light emitting structure layer 10 having a first semiconductor layer 11, an active layer 12, and a second semiconductor layer 13; the light emitting structure layer 10 ) Under the second electrode layer 20; the first contact layer 40 in contact with the first semiconductor layer 11 inside the light emitting structure layer 10; disposed outside the sidewall of the light emitting structure layer 10 And a first electrode 51 connected to the first contact layer 40; an insulating layer 80 between the first contact layer 40 and the light emitting structure layer 10 and the second electrode layer 20 I can.

상기 발광 구조층(10)은 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1반도체층(11)과 상기 제2 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.The light emitting structure layer 10 may include a first semiconductor layer 11, an active layer 12, and a second semiconductor layer 13. The active layer 12 may be disposed between the first semiconductor layer 11 and the second semiconductor layer 13. The active layer 12 may be disposed under the first semiconductor layer 11, and the second semiconductor layer 13 may be disposed under the active layer 12.

예로서, 상기 제1 반도체층(11)은 제1 도전형도펀트 예컨대, n형 도펀트가 첨가된 n형 반도체층을 포함하고, 상기 제2 반도체층(13)은 제2 도전형도펀트 예컨대, p형 도펀트가 첨가된 p형 반도체층을 포함할 수 있다. For example, the first semiconductor layer 11 includes an n-type semiconductor layer to which a first conductivity-type dopant, such as an n-type dopant, is added, and the second semiconductor layer 13 is a second conductivity-type dopant, such as p It may include a p-type semiconductor layer to which a dopant is added.

상기 제1 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 반도체층(11)은 예로서 II족-VI족 원소의 화합물 반도체 및 III족-V족 원소의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 예컨대, 상기 제1 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가도핑될 수 있다.The first semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first semiconductor layer 11 may be implemented as a compound semiconductor. The first semiconductor layer 11 may be implemented with at least one of a compound semiconductor of a group II-VI element and a compound semiconductor of a group III-V element, for example. For example, the first semiconductor layer 11 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) Can be implemented. The first semiconductor layer 11 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, Si, Ge, Sn, Se, An n-type dopant such as Te may be doped.

상기 제1반도체층(11) 위에는 버퍼층 및 언도프드(undoped)반도체층 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.At least one of a buffer layer and an undoped semiconductor layer may be included on the first semiconductor layer 11, but the embodiment is not limited thereto.

상기 활성층(12)은 상기 제1 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.In the active layer 12, electrons (or holes) injected through the first semiconductor layer 11 and holes (or electrons) injected through the second semiconductor layer 13 meet each other, and the active layer 12 It is a layer that emits light due to the difference in the band gap of the energy band according to the formation material of. The active layer 12 may be formed in any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum wire structure, but is not limited thereto.

상기 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 II족-VI족 및 III족-V족 원소의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.상기 활성층(12)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이적층되어 구현될 수 있으며, 예를 들어, InGaN우물층/GaN 장벽층, InGaN우물층/AlGaN장벽층, InAlGaN우물층/InAlGaN장벽층, 또는 GaN 우물층/AlGaN장벽층의 주기로 구현될 수 있다.The active layer 12 may be implemented as a compound semiconductor. The active layer 12 may be implemented as at least one of compound semiconductors of Group II-VI and III-V group elements. The active layer 12 is, for example, In x Al y Ga 1 -x- y N It may be implemented with a semiconductor material having a composition formula of (0≤x≤1, 0≤y≤1, 0≤x+y≤1). When the active layer 12 is implemented in the multi-well structure, the active layer 12 may be implemented by stacking a plurality of well layers and a plurality of barrier layers. For example, an InGaN well layer/GaN barrier layer, It may be implemented in a period of an InGaN well layer/AlGaN barrier layer, an InAlGaN well layer/InAlGaN barrier layer, or a GaN well layer/AlGaN barrier layer.

상기 제2 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 반도체층(13)은 예로서 II족-VI족 원소의 화합물 반도체 및 III족-V족 원소의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대, 상기 제2 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가도핑될 수 있다.The second semiconductor layer 13 may be implemented as, for example, a p-type semiconductor layer. The second semiconductor layer 13 may be implemented as a compound semiconductor. The second semiconductor layer 13 may be implemented with at least one of a compound semiconductor of a group II-VI element and a compound semiconductor of a group III-V element, for example. For example, the second semiconductor layer 13 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) Can be implemented. The second semiconductor layer 13 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, etc., and Mg, Zn, Ca, Sr, A p-type dopant such as Ba may be doped.

한편, 상기 제1 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 반도체층(13) 아래에는 상기 제2반도체층(13)과 다른 도전형을 갖는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광 구조층(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 반도체층(11) 및 상기 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광 구조층(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first semiconductor layer 11 may include a p-type semiconductor layer and the second semiconductor layer 13 may include an n-type semiconductor layer. Further, a semiconductor layer including an n-type or p-type semiconductor layer having a conductivity type different from that of the second semiconductor layer 13 may be further formed under the second semiconductor layer 13. Accordingly, the light emitting structure layer 10 may have at least one of an np, pn, npn, and pnp junction structure. In addition, doping concentrations of impurities in the first semiconductor layer 11 and the second semiconductor layer 13 may be formed uniformly or non-uniformly. That is, the structure of the light emitting structure layer 10 may be formed in various ways, but is not limited thereto.

또한, 상기 제1 반도체층(11)과 상기 활성층(12) 사이 또는 상기 제2반도체층(13)과 상기 활성층(12) 사이에는 서로 다른 반도체층이 교대로 배치된 예컨대, InGaN/GaN 초격자 구조 또는 InGaN/InGaN초격자 구조가 형성될 수도 있다. 또한, 상기 제2 반도체층(13)과 상기 활성층(12) 사이에는 제2도전형 도펀트가 첨가된 AlGaN층이 형성될 수도 있다.In addition, different semiconductor layers are alternately disposed between the first semiconductor layer 11 and the active layer 12 or between the second semiconductor layer 13 and the active layer 12, for example, an InGaN/GaN superlattice. A structure or an InGaN/InGaN superlattice structure may be formed. In addition, an AlGaN layer to which a second conductive type dopant is added may be formed between the second semiconductor layer 13 and the active layer 12.

상기 제1반도체층(11)의 상면은 러프(rough)한 요철부(11A)로 형성될 수 있으며, 이러한 요철 부(11A)는 광 추출 효율을 개선시켜 줄 수 있다. The upper surface of the first semiconductor layer 11 may be formed as a rough uneven portion 11A, and the uneven portion 11A can improve light extraction efficiency.

도 2 및 도 3과 같이, 상기 발광 구조층(10) 내에는 상기 제2반도체층(13)의 하면부터 소정 깊이(D2)로 상기 제1반도체층(11) 방향으로 리세스된 홈(71,72,73)을 포함하며, 상기 홈(71,72,73)은 상기 제1반도체층(11)의 외곽부의 제1영역에 배치된 제1홈(71), 상기 제1반도체층(11)의 내측 영역의 제2홈(72), 상기 발광 구조층(10)의 외곽부 둘레를 따라 배치된 제3홈(33)을 포함하며, 상기 제1 내지 제3홈(71,72,73)은 상기 제1반도체층(11)이 노출되는 깊이(D2)로 형성되며 서로 연결될 수 있다. 상기 제1반도체층(11)의 노출된 면은 GaN계 반도체인 경우, 갈륨 페이스(Ga face)가 노출될 수 있다. 이러한 갈륨 페이스(Ga-face)는 N-face에 비해 접착 저항이 높고, 표면 거칠기를 가질 수 있다.2 and 3, in the light emitting structure layer 10, a groove 71 recessed in the direction of the first semiconductor layer 11 at a predetermined depth D2 from the lower surface of the second semiconductor layer 13 ,72,73), wherein the grooves 71,72,73 include a first groove 71 disposed in a first region of an outer portion of the first semiconductor layer 11, and the first semiconductor layer 11 ), a second groove 72 in an inner region of the light emitting structure layer 10, and a third groove 33 disposed along an outer circumference of the light emitting structure layer 10, and the first to third grooves 71,72,73 ) Is formed to a depth D2 to which the first semiconductor layer 11 is exposed and may be connected to each other. When the exposed surface of the first semiconductor layer 11 is a GaN-based semiconductor, a gallium face may be exposed. Such a gallium face (Ga-face) has higher adhesion resistance and may have a surface roughness compared to the N-face.

상기 제1 내지 제3홈(71,72,73)은 상기 제2반도체층(13)의 하면으로부터 동일한 깊이로 연장되거나, 제1홈(71) 및 제3홈(73)이 상기 제2홈(72)의 깊이보다 낮게 배치될 수 있다. 상기 제1 내지 제3홈(71,72,73)은 도 1과 같은 접촉층(40)의 패턴 형상과 대응되는 영역을 따라 형성될 수 있으며, 발광 구조층(10)과의 경계 면은 경사진 면으로 형성될 수 있다. 상기 발광 구조층(10)은 도 1 및 3과 같이, 상기 홈(71,72,73)에 의해 복수의 셀(C1-C4)로 분할될 수 있다. 상기 제1 내지 제3홈(71,72,73)의 바텀뷰 형상은 격자 형상일 수 있으며, 다른 예로서 적어도 하나의 라인 형상이나 원형 또는 다각형 형상일 수 있다.The first to third grooves 71, 72, 73 extend to the same depth from the lower surface of the second semiconductor layer 13, or the first groove 71 and the third groove 73 are the second groove It can be placed lower than the depth of 72. The first to third grooves 71, 72, and 73 may be formed along a region corresponding to the pattern shape of the contact layer 40 as shown in FIG. 1, and the interface with the light emitting structure layer 10 is It can be formed as a photographic surface. As shown in FIGS. 1 and 3, the light emitting structure layer 10 may be divided into a plurality of cells C1-C4 by the grooves 71, 72, and 73. The bottom view shape of the first to third grooves 71, 72 and 73 may be a lattice shape, and as another example, at least one line shape, a circular shape, or a polygon shape may be used.

상기 제1전극(51)은 상기 발광 구조층(10)의 측벽 외측에 적어도 하나가 배치되며, 상기 제2전극층(20)과 수직 방향으로 오버랩되게 배치된다. 상기 제2전극층(20)은 상기 발광 구조층(10)의 아래에 배치될 수 있다. At least one first electrode 51 is disposed outside the sidewall of the light emitting structure layer 10 and disposed to overlap the second electrode layer 20 in a vertical direction. The second electrode layer 20 may be disposed under the light emitting structure layer 10.

상기 제1전극(51)은 상기 발광 구조층(20)의 하면 보다 위 예컨대, 상기 활성층(12)보다 위에 배치될 수 있다. 상기 제1전극(51)은 패드로 사용될 수 있으며, 1㎛ 내지 5㎛ 범위로 형성될 수 있다.The first electrode 51 may be disposed above the lower surface of the light emitting structure layer 20, for example, above the active layer 12. The first electrode 51 may be used as a pad, and may be formed in a range of 1 μm to 5 μm.

상기 제1전극(51)는 예컨대 Au, Al, Ag, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 배치될 수 있으며, 다층인 경우2개 이상의 층으로 형성될 수 있다. 상기 제1전극(51)의탑뷰 형상은, 원 형상, 다각형 또는 비 정형 형상일 수 있다. The first electrode 51 may include, for example, at least one of Au, Al, Ag, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials, and may be formed as a single layer or multiple layers. It may be disposed, and in the case of a multilayer, it may be formed of two or more layers. The top view shape of the first electrode 51 may be a circular shape, a polygonal shape, or an irregular shape.

상기 제1전극(51)은 도 1과 같이, 발광 구조층(20)의 측벽 외측 예컨대, 서로 모서리 영역(A1)에 각각 배치되거나, 서로 반대측 모서리 영역에 배치될 수 있다. 여기서, 서로 다른 영역에 배치된 제1전극(51)은 서로 연결될 수 있다.즉, 상기 제1전극(51)은 제1접촉층(40)을 통해 상기 제1반도체층(11)과 전기적으로 연결된다. 상기 제1접촉층(40)은 Ni, Ti, Al, Ti-W, Cr, W, Pt, V, Fe, Mo 중 적어도 하나로 형성될 수 있으며, 제1반도체층(11)의 갈륨 페이스(Fa-face)의 접촉으로 동작 전압이 감소될 수 있다. 다른 예로서, 상기 제1접촉층(40)은 투명한 전도성 물질 또는 전도성 금속 산화물 중 적어도 하나를 포함하며, 예컨대 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중 적어도 하나를 포함한다.As shown in FIG. 1, the first electrodes 51 may be disposed outside the sidewalls of the light emitting structure layer 20, for example, in the corner regions A1 from each other, or may be disposed in the opposite corner regions. Here, the first electrodes 51 disposed in different regions may be connected to each other, that is, the first electrode 51 is electrically connected to the first semiconductor layer 11 through the first contact layer 40. Connected. The first contact layer 40 may be formed of at least one of Ni, Ti, Al, Ti-W, Cr, W, Pt, V, Fe, and Mo, and the gallium face of the first semiconductor layer 11 (Fa -face) can reduce the operating voltage. As another example, the first contact layer 40 includes at least one of a transparent conductive material or a conductive metal oxide, for example ITO (Indium Tin Oxide), ITON (ITO Nitride), IZO (Indium Zinc Oxide), IZON ( IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide) , Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZO Nitride (IZON), ZnO, IrOx, RuOx, and NiO.

상기 제1접촉층(40)은 상기 제1전극(51)과 절연층(80) 사이에에 배치된 제1접촉부(41), 상기 제2홈 및 제3홈(72,73) 내에 배치되고 상기 제1반도체층(11)과 접촉된 제2 및 제3접촉부(42,43)를 포함한다. 상기 제1접촉부(41)는 상기 발광 구조층(10)의 측벽보다 외측에 배치되거나, 상기 발광 구조층(10)과 수직 방향으로 오버랩되지 않게 배치된다. 상기 제2접촉부(42)는 도 1과 같이 십자 형상의 패턴이거나 교차되는 형상의 패턴이거나, 다른 라인 형상의 패턴일 수 있다. 상기 제3접촉부(43)는 상기 발광 구조층(10)의 측벽을 따라 배치될 수 있다. 상기 제1 내지 제3접촉부(41,42,43)는 도 3과 같은 홈(71,72,73)을 따라 서로 연결되며, 도 2와 같이 상기 발광 구조층(10)의 하면보다 위 예컨대, 상기 활성층(12)보다 위에 위치할 수 있다. 즉, 상기 제1접촉층(40)의 전 영역은 상기 활성층(12)보다 위에 배치될 수 있다. 또한 상기 제1접촉층(40)은 상기 제1반도체층(11)의 상면 및 하면 중 하면에 더 인접하게 배치될 수 있으며, 이는 홈(71,72,73)의 너비를 크게 하지 않아도 되므로, 활성층(12)의 면적 감소를 최소화할 수 있다.The first contact layer 40 is disposed in the first contact portion 41, the second groove, and the third groove 72, 73 disposed between the first electrode 51 and the insulating layer 80, and And second and third contact portions 42 and 43 in contact with the first semiconductor layer 11. The first contact portion 41 is disposed outside the sidewall of the light emitting structure layer 10 or disposed not to overlap the light emitting structure layer 10 in a vertical direction. As shown in FIG. 1, the second contact portion 42 may be a cross-shaped pattern, a cross-shaped pattern, or another line-shaped pattern. The third contact portion 43 may be disposed along a sidewall of the light emitting structure layer 10. The first to third contact portions 41, 42, and 43 are connected to each other along the grooves 71, 72 and 73 as shown in FIG. 3, and above the lower surface of the light emitting structure layer 10 as shown in FIG. 2, for example, It may be positioned above the active layer 12. That is, the entire region of the first contact layer 40 may be disposed above the active layer 12. In addition, the first contact layer 40 may be disposed closer to the lower surface of the upper surface and the lower surface of the first semiconductor layer 11, which does not need to increase the width of the grooves 71, 72, 73, It is possible to minimize the reduction in the area of the active layer 12.

또한 상기 제1접촉층(40)의 제2접촉부(42)는 상기 제3접촉부(43)보다 상기 제1반도체층(11)의 내측에 배치되며, 상기 제3접촉부(43)는 상기 제1반도체층(11)의 하부 둘레를 따라 배치된다. 상기 제1접촉부의 너비(D3)는 상기 제2 및 제3접촉부의 너비(D4)보다 넓을 수 있으며, 상기 제1전극(51)의 하면 너비보다 넓게 형성될 수 있다. 상기 제1접촉층(40)은 상기 제1반도체층(11)의 갈륨 페이스에 접촉될 수 있으며, 예컨대, 상기 제2 및 제3접촉부(42,43)가 상기 제1반도체층(11)의 갈륨 페이스(Ga face)에 접촉된다. In addition, the second contact portion 42 of the first contact layer 40 is disposed inside the first semiconductor layer 11 than the third contact portion 43, and the third contact portion 43 is the first contact portion. It is disposed along the lower circumference of the semiconductor layer 11. The width D3 of the first contact portion may be wider than the width D4 of the second and third contact portions, and may be formed to be wider than the width of the lower surface of the first electrode 51. The first contact layer 40 may be in contact with the gallium face of the first semiconductor layer 11, for example, the second and third contact portions 42 and 43 of the first semiconductor layer 11 It is in contact with the Ga face.

상기 절연층(80)은 제1접촉층(40)과 상기 제2전극층(20) 사이의 영역과 상기 발광 구조층(10)과 제2전극층(20) 사이의 영역에 배치될 수 있으며, 서로 간을 절연시켜 준다. The insulating layer 80 may be disposed in an area between the first contact layer 40 and the second electrode layer 20 and between the light emitting structure layer 10 and the second electrode layer 20, It insulates the liver.

상기절연층(80)은 상기 제1 내지 제3홈(71,72,73)에 배치되어, 상기 접촉층(40)의 제1 내지 제3접촉부(41,42,43)를 매립하게 된다. 상기 접촉층(40)의 제1 내지 제3접촉부(41,42,43)의측면 및 하면은 상기 절연층(80)과 접촉되며, 그 상면은 상기 절연층(80)으로부터 노출되고 상기 절연층(80)의 상면과 동일 평면 상에 배치될 수 있다. 상기 절연층(80)은 금속 산화물 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. The insulating layer 80 is disposed in the first to third grooves 71, 72 and 73 to fill the first to third contact portions 41, 42 and 43 of the contact layer 40. The side and bottom surfaces of the first to third contact portions 41, 42, and 43 of the contact layer 40 are in contact with the insulating layer 80, and the upper surface thereof is exposed from the insulating layer 80 and the insulating layer It may be disposed on the same plane as the top surface of (80). The insulating layer 80 is at least one from the group consisting of metal oxides such as SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, etc. Can be selected and formed.

저 굴절층(95)은 상기 발광 구조층(10)의 표면에 보호하고,상기 제1전극(51)과 상기 발광 구조층(10)의 측벽 사이를 절연시켜 준다. 상기 저 굴절층(95)은 상기 발광 구조층(10)의 전 상면 및 측면에 형성될 수 있다. 상기 저 굴절층(95)은 상기 발광 구조층(10)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 광 추출 효율을 개선시켜 줄 수 있다. 상기 저 굴절층(95)은 투과성 절연 물질 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 저 굴절층(95)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 상기 저 굴절층(95)은 러프한 표면으로 형성될 수 있으며, 설계에 따라 생략될 수도 있다.실시 예에 의하면, 상기 발광 구조층(10)은 상기 제1 전극(51)과 상기 제2 전극층(20)에 의해 구동될 수 있다.The low refractive layer 95 protects the surface of the light-emitting structure layer 10 and insulates between the first electrode 51 and the sidewall of the light-emitting structure layer 10. The low refractive layer 95 may be formed on the front and side surfaces of the light emitting structure layer 10. The low refractive layer 95 has a refractive index lower than that of the material of the semiconductor layer constituting the light emitting structure layer 10, and can improve light extraction efficiency. The low refractive layer 95 may be formed of a transparent insulating material such as oxide or nitride. For example, the low refractive layer 95 is at least in the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, etc. One can be selected and formed. Meanwhile, the low refractive layer 95 may be formed as a rough surface, and may be omitted depending on design. According to an embodiment, the light emitting structure layer 10 includes the first electrode 51 and the first electrode 51 It can be driven by the two electrode layer 20.

상기 제2전극층(20)은 발광 구조층(10)의 아래에 배치되며,복수의 전도층을포함하며, 상기 제2반도체층(13)과 전기적으로 연결된다. 상기 제2전극층(20)은 제2접촉층(15), 반사층(17), 본딩층(19) 및 지지부재(21)를 포함하며, 상기 각 층(15,17,19,21)들은 서로 다른 물질로 형성될 수 있다.The second electrode layer 20 is disposed under the light emitting structure layer 10, includes a plurality of conductive layers, and is electrically connected to the second semiconductor layer 13. The second electrode layer 20 includes a second contact layer 15, a reflective layer 17, a bonding layer 19, and a support member 21, and each of the layers 15, 17, 19, and 21 It can be formed of other materials.

상기 제2접촉층(15)은 상기 제2 반도체층(13)의 하면에 접촉되며, 예컨대 상기 제2 반도체층(13)에 오믹 접촉을 형성할 수 있다. 상기 제2접촉층(15)은 복수로 분할될 수 있으며, 도 3의 각 셀(C1-C4)에 접촉될 수 있다. 상기 제2접촉층(15)은 예컨대 전도성산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 상기 제2접촉층(15)은 예로서 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 적어도 하나로 형성될 수 있다.The second contact layer 15 is in contact with the lower surface of the second semiconductor layer 13, and, for example, may form an ohmic contact with the second semiconductor layer 13. The second contact layer 15 may be divided into a plurality, and may contact each of the cells C1-C4 of FIG. 3. The second contact layer 15 may be formed of, for example, a conductive oxide film, a conductive nitride, or a metal. The second contact layer 15 is, for example, ITO (Indium Tin Oxide), ITON (ITO Nitride), IZO (Indium Zinc Oxide), IZON (IZO Nitride), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide). ), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON( IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, may be formed of at least one of Ti.

상기 반사층(17)은 상기 제2접촉층(15)의 아래에 배치되며 상기 제2접촉층(15)에 전기적으로 연결될 수 있다. 상기 반사층(17)은 도 3의 각 셀(C1-C4)에 배치된 복수의 제2접촉층(15)를 커버하고 서로 연결시켜 준다. 상기 발광 구조층(10)의 하면과 대응되는 면적을 가질 수 있으며, 이에 따라 광 반사 효율은 개선될 수 있다. 또한 상기 반사층(17)의 일부(17A)는 상기 제2홈(72)으로 돌출되어 절연층(80)과 접촉될 수 있다.The reflective layer 17 is disposed under the second contact layer 15 and may be electrically connected to the second contact layer 15. The reflective layer 17 covers and connects the plurality of second contact layers 15 disposed in each of the cells C1 to C4 of FIG. 3 to each other. It may have an area corresponding to the lower surface of the light emitting structure layer 10, and accordingly, light reflection efficiency may be improved. In addition, a portion 17A of the reflective layer 17 may protrude through the second groove 72 to contact the insulating layer 80.

상기 반사층(17)은 상기 발광 구조층(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.상기 반사층(17)은 광 반사율이 70% 이상인 금속으로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.예를 들면, 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 다른 예로서, 상기 제2접촉층(15)은 상기 반사층(17) 아래에 형성되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 제2반도체층(13)과 접촉될 수도 있다. 다른 예로서, 상기 반사층(17)은 상기 제2접촉층(15)의 아래에 배치되고, 일부가 상기 제2접촉층(15)을 통과하여 상기 제2반도체층(13)과 접촉될 수 있다. The reflective layer 17 may reflect light incident from the light emitting structure layer 10 to increase an amount of light extracted to the outside. The reflective layer 17 is formed of a metal having a light reflectance of 70% or more. Can be. For example, the reflective layer 17 may be formed of a metal or alloy containing at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the reflective layer 17 includes the metal or alloy and ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium-Aluminum-Zinc- Oxide), IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), AZO (Aluminum-Zinc-Oxide), ATO (Antimony-Tin-Oxide), etc. It can be formed in multiple layers. For example, in an embodiment, the reflective layer 17 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy. For example, the reflective layer 17 is Ag. Layers and Ni layers may be formed alternately, and may include Ni/Ag/Ni, or Ti layers and Pt layers. As another example, the second contact layer 15 may be formed under the reflective layer 17, and at least part of the second contact layer 15 may pass through the reflective layer 17 and contact the second semiconductor layer 13. As another example, the reflective layer 17 may be disposed under the second contact layer 15 and a part of the reflective layer 17 may pass through the second contact layer 15 to contact the second semiconductor layer 13. .

상기 제2접촉층(15) 및 반사층(17)은 상기 제1전극(51)과 수직 방향으로 오버랩되지 않게 배치될 수 있다. 상기 제2접촉층(15) 및 반사층(17)은 상기 제2전극층(20)의 측면에 노출되지 않게 배치될 수 있다. 다른 예로서, 상기 반사층(17)은 상기 제1전극(51)과 수직 방향으로 오버랩되거나, 제2전극층(20)의 측면에 노출될 수 있으며, 이에 대해 한정하지는 않는다.The second contact layer 15 and the reflective layer 17 may be disposed not to overlap the first electrode 51 in a vertical direction. The second contact layer 15 and the reflective layer 17 may be disposed so as not to be exposed to the side surface of the second electrode layer 20. As another example, the reflective layer 17 may overlap the first electrode 51 in a vertical direction or may be exposed on a side surface of the second electrode layer 20, but is not limited thereto.

상기 본딩층(19)은 상기 반사층(17) 및 상기 발광 구조층(10)의 외측에 배치된 절연층(80)의 아래에 배치된다. 즉, 상기 본딩층(19)은 상기 발광 구조층(10)의 하면, 상기 반사층(17) 및 상기 제2접촉층(15)의 각 너비보다는 넓은 너비로 형성될 수 있다. The bonding layer 19 is disposed under the reflective layer 17 and the insulating layer 80 disposed outside the light emitting structure layer 10. That is, the bonding layer 19 may be formed to have a wider width than each of the reflective layer 17 and the second contact layer 15 on the lower surface of the light emitting structure layer 10.

상기 본딩층(19)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 본딩층(19)은 제1 및 제2돌기(19A,19B)를 포함하며, 상기 제1돌기(19A)는 상기 발광 구조층(10)의 외곽부 둘레에 상기 제1반도체층(10) 방향으로 돌출되며, 상기 제2돌기(19B)는 상기 제2홈(72)을 따라 상기 제1반도체층(11)을 향하여 돌출될 수 있다. 즉, 상기 제2돌기(19B)는 십자형 형상이거나, 교차되는 형상일 수 있다. 상기 제1돌기(19A) 및 제2돌기(19B)는 도 3의 홈(71,72,73)에 의해 서로 연결될 수 있다.The bonding layer 19 includes a barrier metal or a bonding metal, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta. Can include. The bonding layer 19 includes first and second protrusions 19A and 19B, and the first protrusion 19A is the first semiconductor layer 10 around the outer periphery of the light emitting structure layer 10. It protrudes in a direction, and the second protrusion 19B may protrude toward the first semiconductor layer 11 along the second groove 72. That is, the second protrusion 19B may have a cross shape or an intersecting shape. The first protrusion 19A and the second protrusion 19B may be connected to each other by the grooves 71, 72 and 73 of FIG. 3.

상기 제1돌기(19A)는 상기 제1전극(51), 제1접촉층(40)의 제1 및 제3접촉부(41,43)과 수직 방향으로 오버랩되게 배치되며, 절연층(80)과 접촉될 수 있다. 상기 제2돌기(91B)는 상기 제1접촉층(40)의 제2접촉부(42)와 수직 방향으로 오버랩되게 배치되며, 상기 반사층(17)의 일부(17A)와 접촉될 수 있다.The first protrusion 19A is disposed to overlap the first electrode 51 and the first and third contact portions 41 and 43 of the first contact layer 40 in a vertical direction, and the insulating layer 80 and Can be contacted. The second protrusion 91B is disposed to overlap with the second contact portion 42 of the first contact layer 40 in a vertical direction, and may contact a part 17A of the reflective layer 17.

또한 상기 본딩층(19)의 제1돌기(19A) 및 제2돌기(19B)의 상면은 상기 발광 구조층(10)의 하면보다 위 예컨대, 상기 활성층(12)의 상면의 수평한 연장 선보다 위에 배치될 수 있다. 상기 제1돌기(19A)의 상면과 상기 발광 구조층(10)의 하면의수평한 연장 선 사이의 거리(D1)는 상기 제2반도체층(13)의 두께보다 크게 형성될 수 있다. 또한 상기 제1돌기(19A)는 상기 제2돌기(19B)의 높이보다 높게 돌출될 수 있으며, 이에 대해 한정하지는 않는다. 이러한 본딩층(19)는 돌기(19A,19B)를 구비함으로써, 방열 효율 및 반사층(17)이나 절연층(80)과의 접착 효율이 개선될 수 있다. 여기서, 상기 본딩층(19)의 제2돌기(19B)의 상면은 상기 발광 구조층(10)의 하면에수평한 연장 선보다 위에 위치 예컨대, 상기 제2반도체층(13)의 하면의수평한 연장선보다 위에 위치할 수 있다. 상기 제2돌기(19B)는 탑뷰에서 보면, 도 3의 제2홈(72)을 따라 돌출됨으로써, 십자 형상 또는 교차되는 형상으로 돌출될 수 있다. In addition, the upper surfaces of the first protrusion 19A and the second protrusion 19B of the bonding layer 19 are above the lower surface of the light emitting structure layer 10, for example, above the horizontal extension line of the upper surface of the active layer 12. Can be placed. The distance D1 between the upper surface of the first protrusion 19A and the horizontal extension line of the lower surface of the light emitting structure layer 10 may be greater than the thickness of the second semiconductor layer 13. In addition, the first protrusion 19A may protrude higher than the height of the second protrusion 19B, but is not limited thereto. Since the bonding layer 19 includes the protrusions 19A and 19B, heat dissipation efficiency and adhesion efficiency with the reflective layer 17 or the insulating layer 80 may be improved. Here, the upper surface of the second protrusion 19B of the bonding layer 19 is positioned above a horizontal extension line on the lower surface of the light emitting structure layer 10, for example, a horizontal extension line on the lower surface of the second semiconductor layer 13 It can be located above. When viewed from a top view, the second protrusion 19B protrudes along the second groove 72 of FIG. 3, and thus may protrude in a cross-shaped or intersecting shape.

상기 본딩층(19)과 상기 반사층(17) 사이에는 확산 방지층(미도시)이 배치될 수 있으며, 상기 확산 방지층은Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함하며, 상기 반사층(17)을 보호하게 된다. A diffusion barrier layer (not shown) may be disposed between the bonding layer 19 and the reflective layer 17, and the diffusion barrier layer includes Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, It contains at least one of Mo materials and protects the reflective layer 17.

상기 지지부재(21)는 전도성 지지부재로서, 상기 발광 구조층(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 지지부재(21)은 상기 본딩층(19)의 너비와 동일한 너비로 형성될 수 있으며, 그 측면이 상기 본딩층(19)의 측면과 동일 수평면으로 배치될 수 있다. 상기 지지부재(21)는 금속 또는 캐리어 기판 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 상기 지지부재(21)은 발광 소자(100)를 지지하기 위한 층으로서, 그 두께는 제2전극층(20)의 두께의 80% 이상이며, 30㎛ 이상으로 형성될 수 있다. 상기 반사층(17), 본딩층(19) 및 지지부재(21)은 서로 다른 금속으로 형성될 수 있으며, 상기 본딩층(19)은 상기 반사층(17)의 두께보다 두껍고, 상기 지지부재(21)의 두께보다 얇은 두께를 가진다.The support member 21 is a conductive support member, and supports the light emitting structure layer 10 and may perform a heat dissipation function. The support member 21 may be formed to have the same width as that of the bonding layer 19, and its side surface may be disposed in the same horizontal plane as the side surface of the bonding layer 19. The support member 21 is a metal or carrier substrate, for example, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W, or a semiconductor substrate (for example, Si, Ge, GaN, GaAs, ZnO, SiC, SiGe, etc.). The support member 21 is a layer for supporting the light emitting device 100, and its thickness is 80% or more of the thickness of the second electrode layer 20, and may be formed to be 30 μm or more. The reflective layer 17, the bonding layer 19, and the support member 21 may be formed of different metals, and the bonding layer 19 is thicker than the thickness of the reflective layer 17, and the support member 21 It has a thickness thinner than the thickness of

실시 예에 따른 발광 소자는 발광 구조층(10)의 탑 영역에 전극이나 패드를 배치하지 않게 함으로써, 광 추출 효율을 개선시켜 줄 수 있다. 또한 1mmⅹ1mm 이상의 대면적의 발광 소자인 경우, 제1전극(51)의 개수가 2개 이상이 배치될 수 있으며, 이러한 발광 소자의 외측에 제1전극(51)를 배치함으로써, 광 손실을 줄일 수 있다.
The light emitting device according to the embodiment may improve light extraction efficiency by not disposing an electrode or a pad in the top region of the light emitting structure layer 10. In addition, in the case of a light emitting device having a large area of 1 mm x 1 mm or more, two or more of the first electrodes 51 may be disposed, and by disposing the first electrode 51 outside the light emitting device, light loss can be reduced. have.

한편, 도 4 내지 도 14를 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다.Meanwhile, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 4 to 14.

도 4 및 도 5를 참조하면, 기판(1) 위에 제1 반도체층(11), 활성층(12), 제2반도체층(13)을 형성할 수 있다. 상기 제1 반도체층(11), 상기 활성층(12), 상기 제2 반도체층(13)은 발광 구조층(10)로 정의될 수 있다.4 and 5, a first semiconductor layer 11, an active layer 12, and a second semiconductor layer 13 may be formed on the substrate 1. The first semiconductor layer 11, the active layer 12, and the second semiconductor layer 13 may be defined as a light emitting structure layer 10.

상기 기판(1)은 전도성, 절연성, 투명한 재질, 비 투명한 재질 중 적어도 하나를 포함할 수 있다. 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The substrate 1 may include at least one of conductive, insulating, transparent, and non-transparent materials. For example, it may be formed of at least one of a sapphire substrate (Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge, but is not limited thereto.

상기 기판(1) 위에 성장된 반도체층은예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The semiconductor layer grown on the substrate 1 is, for example, metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), and plasma-enhanced chemical vapor deposition (PECVD). Deposition), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), or the like, but is not limited thereto.

상기 제1 반도체층(11)과 상기 기판(1) 사이에는 버퍼층 또는 언도프드반도체층과 같은 반도체층이 더 형성될 수 있다.상기 제1 반도체층(11)이 제1 도전형도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 반도체층(13)이 제2 도전형도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.A semiconductor layer such as a buffer layer or an undoped semiconductor layer may be further formed between the first semiconductor layer 11 and the substrate 1. The first semiconductor layer 11 is an n-type dopant as a first conductivity type dopant. It may be formed of an n-type semiconductor layer to which a dopant is added, and the second semiconductor layer 13 may be formed as a p-type semiconductor layer to which a p-type dopant is added as a second conductivity-type dopant. In addition, the first semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 활성층(12)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 형성된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이적층되어 형성될 수 있으며, 예를 들어, InGaN우물층/GaN 장벽층의 주기로 형성될 수 있다.The active layer 12 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≦x≦1, 0≦y≦1, 0≦x+y≦1). When the active layer 12 is formed in the multi-well structure, the active layer 12 may be formed by stacking a plurality of well layers and a plurality of barrier layers. For example, in a cycle of an InGaN well layer/GaN barrier layer. Can be formed.

한편, 상기 제1 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 반도체층(13) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광 구조층(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 반도체층(11) 및 상기 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광 구조층(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first semiconductor layer 11 may include a p-type semiconductor layer and the second semiconductor layer 13 may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed on the second semiconductor layer 13, and accordingly, the light emitting structure layer 10 has an np, pn, npn, pnp junction structure. It may have at least one of. In addition, doping concentrations of impurities in the first semiconductor layer 11 and the second semiconductor layer 13 may be formed uniformly or non-uniformly. That is, the structure of the light emitting structure layer 10 may be formed in various ways, but is not limited thereto.

또한, 상기 제1 반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의AlGaN층이 형성될 수도 있다.In addition, a first conductivity type InGaN/GaN superlattice structure or an InGaN/InGaN superlattice structure may be formed between the first semiconductor layer 11 and the active layer 12. In addition, a second conductivity type AlGaN layer may be formed between the second semiconductor layer 13 and the active layer 12.

상기 발광 구조층(10)의 상면에 대해 습식 또는/및 건식 에칭을 통해상기 제2반도체층(13)으로부터 소정 깊이(D2)의 홈(71,72,73)이 형성될 수 있다. 상기 홈(71,72,73)은 도 3과 같이, 형성될 수 있다. 상기 홈(71,72,73)의 깊이(D2)는 상기 활성층(12)의 하면보다 깊은 깊이 예컨대, 상기 제1반도체층(11)의 일부가 노출되는 깊이이다.
Grooves 71, 72 and 73 of a predetermined depth D2 may be formed from the second semiconductor layer 13 through wet or/and dry etching on the upper surface of the light emitting structure layer 10. The grooves 71, 72, and 73 may be formed as shown in FIG. 3. The depth D2 of the grooves 71, 72, and 73 is a depth deeper than the lower surface of the active layer 12, for example, a depth at which a part of the first semiconductor layer 11 is exposed.

도 6을 참조하면, 상기 발광 구조층(10)의 홈(71,72,73)에 제1접촉층(40)을 형성하게 된다. 즉, 상기 제1접촉층(40)의 제1 내지 제3접촉부(41,42,43)은 제1 내지 제3홈(71,72,73)에 증착 공정 또는 스퍼터 공정을 통해 형성되며, 상기 제1 내지 제3접촉부(41,42,43)는 제1반도체층(11)과 접촉되고 활성층(12) 및 제2반도체층(13)과 이격된다.Referring to FIG. 6, a first contact layer 40 is formed in the grooves 71, 72, and 73 of the light emitting structure layer 10. That is, the first to third contact portions 41, 42, and 43 of the first contact layer 40 are formed in the first to third grooves 71, 72, and 73 through a deposition process or a sputtering process, and the The first to third contact portions 41, 42 and 43 are in contact with the first semiconductor layer 11 and are spaced apart from the active layer 12 and the second semiconductor layer 13.

도 7을 참조하면, 절연층(80)이 상기 제1접촉층(40)을 커버하도록 형성된다. 상기 절연층(80)은 증착 공정 또는 스퍼터 공정을 통해 형성될 수 있다. 상기 절연층(90)는 상기 제1 내지 제3홈(71,72,73)으로부터 상기 제2반도체층(13)의 상면 일부까지 연장될 수 있다. 이러한 절연층(80)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.Referring to FIG. 7, an insulating layer 80 is formed to cover the first contact layer 40. The insulating layer 80 may be formed through a deposition process or a sputtering process. The insulating layer 90 may extend from the first to third grooves 71, 72 and 73 to a part of the upper surface of the second semiconductor layer 13. This insulating layer 80 is formed by selecting at least one from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, etc. Can be.

도 8을 참조하면, 발광 구조층(10) 상에 제2접촉층(15) 및 반사층(17)이 형성된다. 상기 제2접촉층(15)은 상기 절연층(80)이 형성되지 않는 영역 예컨대, 상기 제2반도체층(13)의 노출 영역에 형성되며, 상기 제2접촉층(15) 및 절연층(80) 상에 반사층(17)이 형성된다. 상기 제2접촉층(15) 및 반사층(17)은 증착 공정이나 도금 공정으로 형성될 수 있다.Referring to FIG. 8, a second contact layer 15 and a reflective layer 17 are formed on the light emitting structure layer 10. The second contact layer 15 is formed in an area where the insulating layer 80 is not formed, for example, in an exposed area of the second semiconductor layer 13, and the second contact layer 15 and the insulating layer 80 ) On the reflective layer 17 is formed. The second contact layer 15 and the reflective layer 17 may be formed by a deposition process or a plating process.

도 9를 참조하면, 상기 절연층(80) 및 상기 반사층(17) 위에 본딩층(19)이 형성되며, 상기 본딩층(19)은 상기 반사층(17) 및 절연층(80) 상에 본딩 공정을 통해 본딩되거나, 증착될 수 있다.Referring to FIG. 9, a bonding layer 19 is formed on the insulating layer 80 and the reflective layer 17, and the bonding layer 19 is a bonding process on the reflective layer 17 and the insulating layer 80. Bonded through, or may be deposited.

도 10을 참조하면, 상기 본딩층(19) 상에 전도성 지지부재(21)을 도금 또는 증착하거나 부착시켜 줄 수 있다.Referring to FIG. 10, a conductive support member 21 may be plated, deposited, or attached on the bonding layer 19.

도 11을 참조하면, 도 10의 구조물을 회전시킨 후, 상기 제1 반도체층(11)으로부터 상기 기판(1)을 제거한다. 하나의 예로서, 상기 기판(1) 상에 레이저를 조사하여 상기 기판(1)을 리프트 오프(LLO: Lift Off)시켜 줄 수 있다. 즉, 레이저를 이용한 리프트 오프 공정(LLO)은 상기 기판(1)의 상면에 레이저를 조사하여, 상기 기판(1)과 상기 제1 반도체층(11)을 서로 박리시키는 공정이다.Referring to FIG. 11, after rotating the structure of FIG. 10, the substrate 1 is removed from the first semiconductor layer 11. As an example, the substrate 1 may be lifted off (LLO) by irradiating a laser on the substrate 1. That is, the lift-off process (LLO) using a laser is a process in which the substrate 1 and the first semiconductor layer 11 are separated from each other by irradiating a laser onto the upper surface of the substrate 1.

그리고, 도 12에 도시된 바와 같이, 도 11에서 기판(1)이 제거된 구조물을 에칭을 수행하여 상기 발광 구조층(10)의 측면을 식각하고 상기 절연층(80) 및 제1접촉층(40)의 제1접촉부(41)를 노출시켜 준다. 상기 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다. 상기 에칭에 의해, 인접한 발광 구조층(10)이 서로 분리될 수 있다.In addition, as shown in FIG. 12, the structure from which the substrate 1 is removed in FIG. 11 is etched to etch the side surface of the light emitting structure layer 10, and the insulating layer 80 and the first contact layer ( The first contact portion 41 of 40) is exposed. The etching may be performed by dry etching such as, for example, Inductively Coupled Plasma (ICP), but is not limited thereto. By the etching, adjacent light emitting structure layers 10 may be separated from each other.

도 13과 같이, 상기 발광 구조층(10)의 상부 면에 요철부(11A)가 형성될 수 있다. 상기 발광 구조층(10)에 제공되는 요철부(11A)는 하나의 예로서 PEC (Photo Electro Chemical) 식각 공정에 의하여 형성될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.As shown in FIG. 13, an uneven portion 11A may be formed on the upper surface of the light emitting structure layer 10. The uneven portion 11A provided on the light emitting structure layer 10 may be formed by a PEC (Photo Electro Chemical) etching process as an example. Accordingly, according to the embodiment, it is possible to increase the external light extraction effect.

또한, 도 14와 같이, 상기 발광 구조층(10)의 측벽 외측에 저 굴절층(95)을 형성하여, 상기 발광 구조층(10)을 보호할 수 있다. 상기 저 굴절층(95)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 저 굴절층(95)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 상기 저 굴절층(95)은 설계에 따라 생략될 수도 있다.In addition, as shown in FIG. 14, by forming a low refractive layer 95 outside the sidewall of the light emitting structure layer 10, the light emitting structure layer 10 may be protected. The low refractive layer 95 may be implemented, for example, of oxide or nitride. For example, the low refractive layer 95 is at least in the group consisting of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, etc. One can be selected and formed. Meanwhile, the low refractive layer 95 may be omitted depending on the design.

도 14와 같이, 상기 제1접촉층(40)의 제1접촉부(41) 위에 제1전극(51)을 형성하게 된다. 상기 제1전극(51)은 증착, 스퍼터 또는 도금 공정을 통해 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(51)과 발광 구조층(10) 사이에는 저 굴절층(95)가 배치된다.As shown in FIG. 14, a first electrode 51 is formed on the first contact portion 41 of the first contact layer 40. The first electrode 51 may be formed through a deposition, sputtering, or plating process, but is not limited thereto. A low refractive layer 95 is disposed between the first electrode 51 and the light emitting structure layer 10.

또한, 실시 예에 따른 발광소자는, 상기 발광 구조층(10) 위에 형광체층(미도시)이 형성될 수 있다. 이상에서 설명된 제조공정은 하나의 예로서 설명된 것이며, 설계에 따라 또한 목적에 따라 상기 제조공정은 다양하게 변형될 수 있다.In addition, in the light emitting device according to the embodiment, a phosphor layer (not shown) may be formed on the light emitting structure layer 10. The manufacturing process described above has been described as an example, and the manufacturing process may be variously modified according to design and purpose.

즉, 실시 예에 따른 발광소자는 하나의 소자 내에 개별 구동될 수 있는 복수의 발광 구조층을 포함할 수 있다. 실시 예에서는 하나의 발광소자에 1 개의 발광 구조층이 배치된 경우를 기준으로 설명하였으나, 하나의 발광소자에 2 개 또는 그 이상의 발광 구조층이 배치될 수 있으며, 또한 개별 구동되도록 구현될 수 있다.
That is, the light emitting device according to the embodiment may include a plurality of light emitting structure layers that can be individually driven in one device. In the embodiment, the description was made based on the case where one light-emitting structure layer is disposed on one light-emitting device, but two or more light-emitting structure layers may be disposed on one light-emitting device, and may be implemented to be individually driven. .

한편, 도 15은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.Meanwhile, FIG. 15 is a diagram illustrating a light emitting device package to which a light emitting device according to an embodiment is applied.

도 15을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함할 수 있다.Referring to FIG. 15, a light emitting device package according to an embodiment includes a body 120, a first lead electrode 131 and a second lead electrode 132 disposed on the body 120, and the body 120 The light emitting device 100 according to the embodiment provided in and electrically connected to the first lead electrode 131 and the second lead electrode 132, and a molding member 140 surrounding the light emitting device 100 Can include.

상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면을 갖는 캐비티를 구비할 수 있다.The body 120 may be formed of a silicon material, a synthetic resin material, or a metal material, and may have a cavity having an inclined surface around the light emitting device 100.

상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 131 and the second lead electrode 132 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first lead electrode 131 and the second lead electrode 132 reflect light generated from the light emitting device 100 to increase light efficiency, and heat generated from the light emitting device 100 It can also play a role of discharging to the outside.

상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.The light emitting device 100 may be disposed on the body 120 or may be disposed on the first lead electrode 131 or the second lead electrode 132.

상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the first lead electrode 131 and the second lead electrode 132 by any one of a wire method, a flip chip method, or a die bonding method.

상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 140 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 140 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트유닛으로 기능할 수 있다. 상기 라이트유닛은탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. A plurality of light emitting devices or light emitting device packages according to the embodiment may be arrayed on a substrate, and an optical member such as a lens, a light guide plate, a prism sheet, and a diffusion sheet may be disposed on an optical path of the light emitting device package. These light emitting device packages, substrates, and optical members may function as a light unit. The light unit may be implemented as a top view or a side view type, and may be provided to display devices such as portable terminals and notebook computers, or may be variously applied to lighting devices and indicating devices.

또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 자동차 전조등뿐만 아니라 후미등에도 적용될 수 있다.Another embodiment may be implemented as a lighting device including the light emitting device or the light emitting device package described in the above-described embodiments. For example, the lighting device may include a lamp, a street light, an electric sign, and a headlamp. In addition, the lighting device according to the embodiment may be applied not only to a vehicle headlight but also to a rear light.

실시 예에 따른 발광소자는 라이트유닛에 적용될 수 있다. 상기 라이트유닛은 복수의 발광소자가 어레이된 구조를 포함하며, 도 16 및 도 17에 도시된 표시 장치, 도 18에 도시된 조명 장치를 포함할 수 있다. The light emitting device according to the embodiment may be applied to a light unit. The light unit includes a structure in which a plurality of light emitting devices are arrayed, and may include a display device shown in FIGS. 16 and 17 and a lighting device shown in FIG. 18.

도 16을 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 16, a display device 1000 according to an embodiment includes a light guide plate 1041, a light emitting module 1031 providing light to the light guide plate 1041, and a reflective member 1022 under the light guide plate 1041. ), an optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, the light guide plate 1041, a light emitting module 1031, and a reflective member 1022. The bottom cover 1011 may be included, but is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 may be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethylmetaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 serves to diffuse light into a surface light source. The light guide plate 1041 is made of a transparent material, for example, an acrylic resin series such as PMMA (polymethylmetaacrylate), PET (polyethylene terephthlate), PC (polycarbonate), COC (cycloolefin copolymer), and PEN (polyethylene naphthalate) resin. It may contain one of.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately acts as a light source of the display device.

상기 발광모듈(1031)은 바텀 커버(1011) 내에 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다. At least one of the light emitting modules 1031 may be provided within the bottom cover 1011, and light may be provided directly or indirectly from one side of the light guide plate 1041. The light emitting module 1031 may include a substrate 1033 and a light emitting device or a light emitting device package 200 according to the embodiment described above. The light emitting device package 200 may be arranged on the substrate 1033 at predetermined intervals.

상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The substrate 1033 may be a printed circuit board (PCB) including a circuit pattern. However, the substrate 1033 may include not only a general PCB, but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB), etc., but is not limited thereto. When the light emitting device package 200 is provided on a side surface of the bottom cover 1011 or on a heat dissipation plate, the substrate 1033 may be removed. Here, a part of the heat dissipation plate may contact the upper surface of the bottom cover 1011.

그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.In addition, the plurality of light emitting device packages 200 may be mounted such that an emission surface from which light is emitted is spaced apart from the light guide plate 1041 by a predetermined distance, but the embodiment is not limited thereto. The light-emitting device package 200 may directly or indirectly provide light to a light-emitting portion on one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 reflects light incident on the lower surface of the light guide plate 1041 and directs it upward, thereby improving the brightness of the light unit 1050. The reflective member 1022 may be formed of, for example, PET, PC, PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may accommodate the light guide plate 1041, the light emitting module 1031 and the reflective member 1022. To this end, the bottom cover 1011 may include a receiving portion 1012 having a box shape with an open top surface, but is not limited thereto. The bottom cover 1011 may be coupled to the top cover, but the embodiment is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or non-metal material having good thermal conductivity, but is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, and includes first and second substrates made of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, and the structure of the polarizing plate is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. The display device 1000 can be applied to various types of portable terminals, monitors of notebook computers, monitors of laptop computers, and televisions.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041, and includes at least one translucent sheet. The optical sheet 1051 may include at least one of, for example, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses incident light, the horizontal or/and vertical prism sheet condenses incident light to a display area, and the brightness enhancement sheet reuses lost light to improve luminance. In addition, a protective sheet may be disposed on the display panel 1061, but the embodiment is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, as an optical member on the light path of the light emitting module 1031, the light guide plate 1041 and the optical sheet 1051 may be included, but the embodiment is not limited thereto.

도 17은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다. 17 is a diagram illustrating another example of a display device according to an exemplary embodiment.

도 17을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.Referring to FIG. 17, the display device 1100 includes a bottom cover 1152, a substrate 1020 on which the light emitting devices 100 disclosed above are arrayed, an optical member 1154, and a display panel 1155. The substrate 1020 and the light emitting device package 200 may be defined as a light emitting module 1060. The bottom cover 1152 may include an accommodating part 1153, but the embodiment is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a poly methy methacrylate (PMMA) material, and the light guide plate may be removed. The diffusion sheet diffuses incident light, the horizontal and vertical prism sheets condense incident light into a display area, and the brightness enhancement sheet reuses lost light to improve brightness.

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The optical member 1154 is disposed on the light emitting module 1060 and performs a surface light source, diffusion, or condensation of light emitted from the light emitting module 1060.

도 18은 실시 예에 따른 조명장치를 나타낸 도면이다.18 is a view showing a lighting device according to an embodiment.

도 18을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.Referring to FIG. 18, the lighting device according to the embodiment includes a cover 2100, a light source module 2200, a radiator 2400, a power supply unit 2600, an inner case 2700, and a socket 2800. I can. In addition, the lighting device according to the embodiment may further include one or more of a member 2300 and a holder 2500. The light source module 2200 may include a light emitting device package according to the embodiment.

예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.For example, the cover 2100 may have a shape of a bulb or a hemisphere, and may be provided in a shape with a hollow and an open portion. The cover 2100 may be optically coupled to the light source module 2200. For example, the cover 2100 may diffuse, scatter, or excite light provided from the light source module 2200. The cover 2100 may be a kind of optical member. The cover 2100 may be coupled to the radiator 2400. The cover 2100 may have a coupling portion coupled to the radiator 2400.

상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다. A milky white paint may be coated on the inner surface of the cover 2100. The milky white paint may include a diffuser that diffuses light. The surface roughness of the inner surface of the cover 2100 may be larger than the surface roughness of the outer surface of the cover 2100. This is to allow light from the light source module 2200 to be sufficiently scattered and diffused to be emitted to the outside.

상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.The material of the cover 2100 may be glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate is excellent in light resistance, heat resistance, and strength. The cover 2100 may be transparent or opaque so that the light source module 2200 is visible from the outside. The cover 2100 may be formed through blow molding.

상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.The light source module 2200 may be disposed on one surface of the radiator 2400. Accordingly, heat from the light source module 2200 is conducted to the radiator 2400. The light source module 2200 may include a light source unit 2210, a connection plate 2230, and a connector 2250.

상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.The member 2300 is disposed on an upper surface of the radiator 2400 and has guide grooves 2310 into which a plurality of light source units 2210 and a connector 2250 are inserted. The guide groove 2310 corresponds to the substrate and the connector 2250 of the light source unit 2210.

상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.The surface of the member 2300 may be coated or coated with a light reflective material. For example, the surface of the member 2300 may be coated or coated with a white paint. The member 2300 reflects light reflected on the inner surface of the cover 2100 and returning toward the light source module 2200 toward the cover 2100. Therefore, it is possible to improve the light efficiency of the lighting device according to the embodiment.

상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.The member 2300 may be made of an insulating material, for example. The connection plate 2230 of the light source module 2200 may include an electrically conductive material. Accordingly, electrical contact may be made between the radiator 2400 and the connection plate 2230. The member 2300 may be formed of an insulating material to block an electrical short between the connection plate 2230 and the radiator 2400. The radiator 2400 receives heat from the light source module 2200 and heat from the power supply unit 2600 to radiate heat.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다. The holder 2500 blocks the receiving groove 2719 of the insulating part 2710 of the inner case 2700. Accordingly, the power supply unit 2600 accommodated in the insulating unit 2710 of the inner case 2700 is sealed. The holder 2500 has a guide protrusion 2510. The guide protrusion 2510 has a hole through which the protrusion 2610 of the power supply unit 2600 passes.

상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다. 상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.The power supply unit 2600 processes or converts an electrical signal provided from the outside and provides it to the light source module 2200. The power supply unit 2600 is accommodated in the storage groove 2719 of the inner case 2700 and is sealed inside the inner case 2700 by the holder 2500. The power supply unit 2600 may include a protrusion 2610, a guide portion 2630, a base 2650, and an extension 2670.

상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide portion 2630 has a shape protruding outward from one side of the base 2650. The guide part 2630 may be inserted into the holder 2500. A number of components may be disposed on one surface of the base 2650. A number of components include, for example, a DC converter for converting AC power provided from an external power source to DC power, a driving chip for controlling the driving of the light source module 2200, and an ESD for protecting the light source module 2200. (ElectroStatic discharge) may include a protection element, but is not limited thereto.

상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.The extension part 2670 has a shape protruding outward from the other side of the base 2650. The extension part 2670 is inserted into the connection part 2750 of the inner case 2700 and receives an electrical signal from the outside. For example, the extension part 2670 may be provided equal to or smaller than the width of the connection part 2750 of the inner case 2700. Each end of the "+ wire" and "- wire" may be electrically connected to the extension part 2670, and the other end of the "+ wire" and "- wire" may be electrically connected to the socket 2800. .

상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The inner case 2700 may include a molding unit together with the power supply unit 2600 therein. The molding part is a part in which the molding liquid is solidified, and allows the power supply part 2600 to be fixed inside the inner case 2700.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the embodiments above are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, etc. illustrated in each embodiment may be combined or modified for other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Accordingly, contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the embodiments have been described above, these are only examples and do not limit the present invention, and those of ordinary skill in the field to which the present invention pertains are illustrated above without departing from the essential characteristics of the present embodiment. It will be seen that various modifications and applications that are not available are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

10:발광 구조층 11: 제1 반도체층
12:활성층 13: 제2 반도체층
15: 제2접촉층 17:반사층
19: 본딩층 21: 지지부재
40: 제1접촉층 41-43: 접촉부
51: 제1전극 71,72,73: 홈
80: 절연층 95: 저굴절층
100: 발광 소자10: light-emitting structure layer 11: first semiconductor layer
12: active layer 13: second semiconductor layer
15: second contact layer 17: reflective layer
19: bonding layer 21: support member
40: first contact layer 41-43: contact portion
51: first electrode 71,72,73: groove
80: insulating layer 95: low refractive layer
100: light emitting element

Claims (11)

제1 반도체층, 상기 제1 반도체층 아래에 활성층, 및 상기 활성층 아래에 제2 반도체층을 포함하는 발광 구조층;
상기 제1 반도체층의 하부의 서로 다른 영역을 노출하는 홈을 포함하며, 상기 홈은 상기 발광 구조층의 외곽부의 제1영역에 배치된 제1홈, 상기 발광 구조층의 내측 영역에 서로 교차되게 배치된 제2홈, 및 상기 발광 구조층의 외곽부 둘레를 따라 배치된 제3홈을 포함하며, 상기 제1내지 제3홈은 서로 연결되며;
상기 홈의 제1 내지 제3홈 각각에 배치되며 상기 제1 반도체층과 접촉된 제1접촉층;
상기 발광 구조층의 측벽 외측에 배치되며 상기 제1접촉층과 연결된 제1전극;
상기 제1접촉층의 아래에 배치되며, 상기 제1 반도체층의 하부가 노출된 상기 제1 내지 제3홈의 표면과 상기 제2반도체층의 하면 둘레에 배치된 절연층;
상기 제2 반도체층의 하면에 배치된 제2접촉층;
상기 제2접촉층 아래에 배치된 반사층;
상기 반사층 아래에 배치된 본딩층; 및
상기 반사층 아래에 배치된 지지부재를 포함하며,
상기 본딩층은 상기 제1전극과 수직 방향으로 오버랩되며 상기 발광 구조층의 활성층의 상면의 수평한 연장 선보다 위에 배치된 제1돌기; 및 상기 제2홈 및 상기 제3홈을 따라 돌출되며 상기 발광 구조층의 하면의 수평한 연장선보다 위에 배치된 제2돌기를 포함하며,
상기 제1접촉층은 상기 제1전극과 상기 절연층 사이에 배치된 제1접촉부; 상기 제2홈에서 상기 제1 반도체층과 접촉된 제2접촉부; 및 상기 제3홈에서 상기 제1반도체층과 접촉된 제3접촉부를 포함하며,
상기 반사층의 일부는 상기 제2홈으로 돌출되며,
상기 제3홈을 따라 돌출된 상기 제2돌기는 상기 제2접촉층 및 상기 반사층의 외측 둘레를 감싸고, 상기 제3홈에 배치된 상기 절연층과 접촉되는 발광 소자.A light-emitting structure layer including a first semiconductor layer, an active layer under the first semiconductor layer, and a second semiconductor layer under the active layer;
And a groove exposing different regions under the first semiconductor layer, wherein the grooves cross each other with a first groove disposed in a first region of an outer portion of the light emitting structure layer and an inner region of the light emitting structure layer A second groove disposed and a third groove disposed along an outer periphery of the light emitting structure layer, wherein the first to third grooves are connected to each other;
A first contact layer disposed in each of the first to third grooves of the groove and in contact with the first semiconductor layer;
A first electrode disposed outside a sidewall of the light emitting structure layer and connected to the first contact layer;
An insulating layer disposed under the first contact layer and disposed around the surfaces of the first to third grooves where the lower portions of the first semiconductor layer are exposed and the lower surfaces of the second semiconductor layer;
A second contact layer disposed on a lower surface of the second semiconductor layer;
A reflective layer disposed under the second contact layer;
A bonding layer disposed under the reflective layer; And
It includes a support member disposed under the reflective layer,
The bonding layer overlaps the first electrode in a vertical direction and is disposed above a horizontal extension line of an upper surface of the active layer of the light emitting structure layer; And a second protrusion protruding along the second groove and the third groove and disposed above a horizontal extension line of a lower surface of the light emitting structure layer,
The first contact layer may include a first contact portion disposed between the first electrode and the insulating layer; A second contact portion in contact with the first semiconductor layer in the second groove; And a third contact portion in contact with the first semiconductor layer in the third groove,
A part of the reflective layer protrudes into the second groove,
The second protrusion protruding along the third groove surrounds an outer periphery of the second contact layer and the reflective layer, and contacts the insulating layer disposed in the third groove. 제1항에 있어서,
상기 제1접촉층의 제1접촉부는 상기 발광 구조층과 수직 방향으로 오버랩되지 않으며,
상기 제1접촉층의 전 영역은 상기 활성층의 위치보다 위에 위치하는 발광 소자. The method of claim 1,
The first contact portion of the first contact layer does not overlap the light emitting structure layer in a vertical direction,
A light emitting device in which the entire region of the first contact layer is positioned above the position of the active layer. 제1항 또는 제2항에 있어서,
상기 발광 구조층의 하부는 상기 제2홈에 의해 복수의 셀로 분할되며,
상기 복수의 셀에는 상기 제1 반도체층 아래에서 상기 제2홈에 의해 상기 활성층과 상기 제2 반도체층이 분할되며,
상기 제1전극은 서로 다른 셀의 외측에 배치된 복수의 제1전극을 포함하며,
상기 제2접촉층은 상기 복수의 셀 각각에 각각 배치된 복수의 제2접촉층을 포함하며,
상기 반사층은 상기 복수의 제2접촉층의 하면 전체를 커버하며 상기 복수의 제2접촉층을 연결시켜 주는 발광소자.The method according to claim 1 or 2,
The lower portion of the light emitting structure layer is divided into a plurality of cells by the second groove,
In the plurality of cells, the active layer and the second semiconductor layer are divided by the second groove under the first semiconductor layer,
The first electrode includes a plurality of first electrodes disposed outside of different cells,
The second contact layer includes a plurality of second contact layers respectively disposed on each of the plurality of cells,
The reflective layer covers the entire lower surface of the plurality of second contact layers and connects the plurality of second contact layers to each other. 제1항 또는 제2항에 있어서,
상기 제1접촉층의 제1접촉부의 상면은 상기 절연층의 상면과 동일 수평 면으로 배치되며,
상기 절연층은 상기 제1홈에서 상기 제1접촉부와 상기 제1돌기 사이에 배치되고, 상기 제3홈에서 상기 제3접촉부와 상기 제2돌기 사이에 배치되는 발광 소자. The method according to claim 1 or 2,
The top surface of the first contact portion of the first contact layer is disposed on the same horizontal surface as the top surface of the insulating layer,
The insulating layer is disposed between the first contact portion and the first protrusion in the first groove, and the light emitting device is disposed between the third contact portion and the second protrusion in the third groove. 제1항 또는 제2항에 있어서,
상기 발광 구조층의 상면에 배치된 요철 부 및 상기 발광 구조층의 표면에 배치된 저 굴절층을 포함하며,
상기 반사층, 상기 본딩층 및 상기 지지부재는 서로 다른 금속으로 형성되며,
상기 제1 반도체층은 N형 반도체층을 포함하며,
상기 제1접촉층은 상기 제1 반도체층의 갈륨 페이스에 접촉되는 발광 소자.
The method according to claim 1 or 2,
Including an uneven portion disposed on the upper surface of the light emitting structure layer and a low refractive layer disposed on the surface of the light emitting structure layer,
The reflective layer, the bonding layer, and the support member are formed of different metals,
The first semiconductor layer includes an N-type semiconductor layer,
The first contact layer is a light emitting device in contact with the gallium face of the first semiconductor layer.
 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020140073281A 2014-06-17 2014-06-17 Light emitting device KR102200018B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140073281A KR102200018B1 (en) 2014-06-17 2014-06-17 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140073281A KR102200018B1 (en) 2014-06-17 2014-06-17 Light emitting device

Publications (2)

Publication Number Publication Date
KR20150144497A KR20150144497A (en) 2015-12-28
KR102200018B1 true KR102200018B1 (en) 2021-01-11

Family

ID=55084802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140073281A KR102200018B1 (en) 2014-06-17 2014-06-17 Light emitting device

Country Status (1)

Country Link
KR (1) KR102200018B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102412620B1 (en) * 2016-01-15 2022-06-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and lighting emitting apparatus having thereof
KR102510006B1 (en) * 2016-05-24 2023-03-14 엘지이노텍 주식회사 Semiconductor device
KR102510596B1 (en) * 2016-06-20 2023-03-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device
KR102551894B1 (en) * 2016-07-27 2023-07-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device
KR102619743B1 (en) * 2016-12-02 2024-01-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101384056B1 (en) * 2011-05-16 2014-04-09 가부시끼가이샤 도시바 Semiconductor light emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101836368B1 (en) * 2011-07-29 2018-03-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and lighting system
KR101916144B1 (en) * 2012-05-16 2018-11-08 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101384056B1 (en) * 2011-05-16 2014-04-09 가부시끼가이샤 도시바 Semiconductor light emitting device

Also Published As

Publication number Publication date
KR20150144497A (en) 2015-12-28

Similar Documents

Publication Publication Date Title
JP6210800B2 (en) Light emitting element
KR102098110B1 (en) Light emitting device, light emitting device package, and light unit
KR101886156B1 (en) Light emitting device
KR101976459B1 (en) Light emitting device, light emitting device package, and light unit
KR102181381B1 (en) Light emitting device
KR102200018B1 (en) Light emitting device
JP5833149B2 (en) Light emitting element
KR20140019935A (en) Light emitting device, light emitting device package, and light unit
KR102008313B1 (en) Light emitting device, light emitting device package, and light unit
KR101896690B1 (en) Light emitting device and light emitting device package
KR20140034472A (en) Light emitting device, light emitting device package, and light unit
KR20140009649A (en) Light emitting device, light emitting device package, and light unit
KR101880445B1 (en) Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit
KR102175335B1 (en) Light emitting device
KR102098923B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101946919B1 (en) Light emitting device
KR102200005B1 (en) Light emitting device
KR102169826B1 (en) Light emitting device
KR102187504B1 (en) Light emitting device
KR20140078250A (en) Light emitting device, method for fabricating the same, and lighting system
KR101976470B1 (en) Light emitting device
KR20140012465A (en) Light emitting device, light emitting device package, and light unit
KR101956096B1 (en) Light emitting device
KR102055794B1 (en) Light emitting device, light emitting device package, and light unit
KR101865919B1 (en) Light emitting device, light emitting device package, light unit, and method of fabricating light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant