KR102200023B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR102200023B1
KR102200023B1 KR1020140075522A KR20140075522A KR102200023B1 KR 102200023 B1 KR102200023 B1 KR 102200023B1 KR 1020140075522 A KR1020140075522 A KR 1020140075522A KR 20140075522 A KR20140075522 A KR 20140075522A KR 102200023 B1 KR102200023 B1 KR 102200023B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
region
disposed
light emitting
Prior art date
Application number
KR1020140075522A
Other languages
Korean (ko)
Other versions
KR20150145949A (en
Inventor
이상열
이태용
정병학
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140075522A priority Critical patent/KR102200023B1/en
Publication of KR20150145949A publication Critical patent/KR20150145949A/en
Application granted granted Critical
Publication of KR102200023B1 publication Critical patent/KR102200023B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 위에 배치된 활성층, 상기 활성층 위에 배치된 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 위에 배치되며, 제1 두께를 갖는 제1 영역과 상기 제1 두께와 두께가 다른 제2 두께를 갖는 제2 영역을 포함하는 제1 반도체층; 상기 제1 반도체층의 상기 제1 영역 위에 배치된 전류차단층; 상기 제1 반도체층의 상기 제2 영역 위와 상기 전류차단층 위에 배치된 투명전도층; 상기 투명전도층 위에 배치된 전극패드; 상기 발광구조물 아래에 배치된 DBR층; 상기 DBR층 아래에 배치된 기판; 을 포함한다.The light emitting device according to the embodiment includes: a light emitting structure including a first conductivity type semiconductor layer, an active layer disposed on the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer disposed on the active layer; A first semiconductor layer disposed on the light emitting structure and including a first region having a first thickness and a second region having a second thickness different from the first thickness; A current blocking layer disposed over the first region of the first semiconductor layer; A transparent conductive layer disposed on the second region of the first semiconductor layer and on the current blocking layer; An electrode pad disposed on the transparent conductive layer; A DBR layer disposed under the light emitting structure; A substrate disposed under the DBR layer; Includes.

Description

발광소자 {LIGHT EMITTING DEVICE}Light emitting device {LIGHT EMITTING DEVICE}

실시 예는 발광소자, 발광소자 패키지 및 라이트 유닛에 관한 것이다.The embodiment relates to a light emitting device, a light emitting device package, and a light unit.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.As one of the light emitting devices, a light emitting diode (LED: Light Emitting Diode) is widely used. Light-emitting diodes use the properties of compound semiconductors to convert electrical signals into forms of light such as infrared, visible, and ultraviolet.

발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of light-emitting devices increases, light-emitting devices are being applied to various fields including display devices and lighting devices.

실시 예는 동작 전압을 낮추고 신뢰성을 향상시킬 수 있는 발광소자, 발광소자 패키지, 라이트 유닛을 제공한다.The embodiment provides a light emitting device, a light emitting device package, and a light unit capable of lowering an operating voltage and improving reliability.

실시 예에 따른 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 위에 배치된 활성층, 상기 활성층 위에 배치된 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 위에 배치되며, 제1 두께를 갖는 제1 영역과 상기 제1 두께와 두께가 다른 제2 두께를 갖는 제2 영역을 포함하는 제1 반도체층; 상기 제1 반도체층의 상기 제1 영역 위에 배치된 전류차단층; 상기 제1 반도체층의 상기 제2 영역 위와 상기 전류차단층 위에 배치된 투명전도층; 상기 투명전도층 위에 배치된 전극패드; 상기 발광구조물 아래에 배치된 DBR층; 상기 DBR층 아래에 배치된 기판; 을 포함한다.The light emitting device according to the embodiment includes: a light emitting structure including a first conductivity type semiconductor layer, an active layer disposed on the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer disposed on the active layer; A first semiconductor layer disposed on the light emitting structure and including a first region having a first thickness and a second region having a second thickness different from the first thickness; A current blocking layer disposed over the first region of the first semiconductor layer; A transparent conductive layer disposed on the second region of the first semiconductor layer and on the current blocking layer; An electrode pad disposed on the transparent conductive layer; A DBR layer disposed under the light emitting structure; A substrate disposed under the DBR layer; Includes.

실시 예에 따른 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 위에 배치된 활성층, 상기 활성층 위에 배치된 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 위에 배치되며 제1 영역과, 상기 제1 영역의 둘레에 배치된 제2 영역을 포함하는 제1 반도체층; 상기 제1 반도체층의 상기 제1 영역 위에 배치된 전류차단층; 상기 제1 반도체층의 상기 제2 영역 위와 상기 전류차단층 위에 배치된 투명전도층; 상기 투명전도층 위에 배치되며, 하부면이 상기 제1 반도체층의 상기 제2 영역의 상부면에 비해 더 낮게 배치된 전극패드; 상기 발광구조물 아래에 배치된 DBR층; 상기 DBR층 아래에 배치된 기판; 을 포함한다.The light emitting device according to the embodiment includes: a light emitting structure including a first conductivity type semiconductor layer, an active layer disposed on the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer disposed on the active layer; A first semiconductor layer disposed on the light-emitting structure and including a first region and a second region disposed around the first region; A current blocking layer disposed over the first region of the first semiconductor layer; A transparent conductive layer disposed on the second region of the first semiconductor layer and on the current blocking layer; An electrode pad disposed on the transparent conductive layer and having a lower surface lower than the upper surface of the second region of the first semiconductor layer; A DBR layer disposed under the light emitting structure; A substrate disposed under the DBR layer; Includes.

실시 예에 따른 발광소자, 발광소자 패키지, 라이트 유닛은 동작 전압을 낮추고 신뢰성을 향상시킬 수 있는 장점이 있다.The light emitting device, the light emitting device package, and the light unit according to the embodiment have advantages of lowering an operating voltage and improving reliability.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.
도 2 내지 도 4는 실시 예에 따른 발광소자 제조방법을 나타낸 도면이다.
도 5는 실시 예에 따른 발광소자의 다른 예를 나타낸 도면이다.
도 6은 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 7은 실시 예에 따른 표시장치를 나타낸 도면이다.
도 8은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 9는 실시 예에 따른 조명장치를 나타낸 도면이다. 1 is a view showing a light emitting device according to an embodiment.
2 to 4 are views illustrating a method of manufacturing a light emitting device according to an embodiment.
5 is a view showing another example of a light emitting device according to the embodiment.
6 is a diagram illustrating a light emitting device package according to an embodiment.
7 is a diagram illustrating a display device according to an exemplary embodiment.
8 is a diagram illustrating another example of a display device according to an exemplary embodiment.
9 is a view showing a lighting device according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiment, each layer (film), region, pattern, or structure is "on" or "under" of the substrate, each layer (film), region, pad or patterns. In the case of being described as being formed in, "on" and "under" include both "directly" or "indirectly" formed do. In addition, standards for the top/top or bottom/bottom of each layer will be described based on the drawings.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트 유닛 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device, a light emitting device package, a light unit, and a method of manufacturing a light emitting device according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.1 is a view showing a light emitting device according to an embodiment.

실시 예에 따른 발광소자는, 도 1에 도시된 바와 같이, 발광구조물(10), 제1 반도체층(15), 투명전도층(20), 전극패드(30), 전류차단층(40)을 포함할 수 있다.The light emitting device according to the embodiment includes a light emitting structure 10, a first semiconductor layer 15, a transparent conductive layer 20, an electrode pad 30, and a current blocking layer 40, as shown in FIG. 1. Can include.

상기 발광구조물(10)은 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11)과 상기 제2 도전형 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11) 위에 배치될 수 있으며, 상기 제2 도전형 반도체층(13)은 상기 활성층(12) 위에 배치될 수 있다.The light emitting structure 10 may include a first conductivity type semiconductor layer 11, an active layer 12, and a second conductivity type semiconductor layer 13. The active layer 12 may be disposed between the first conductivity type semiconductor layer 11 and the second conductivity type semiconductor layer 13. The active layer 12 may be disposed on the first conductivity type semiconductor layer 11, and the second conductivity type semiconductor layer 13 may be disposed on the active layer 12.

예로서, 상기 제1 도전형 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductivity-type semiconductor layer 11 is formed of an n-type semiconductor layer to which an n-type dopant is added as a first conductivity-type dopant, and the second conductivity-type semiconductor layer 13 is a second conductivity-type dopant. It may be formed as a p-type semiconductor layer to which a p-type dopant is added. In addition, the first conductivity-type semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second conductivity-type semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. The first conductivity-type semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first conductivity type semiconductor layer 11 may be implemented as a compound semiconductor. The first conductivity-type semiconductor layer 11 may be implemented as, for example, a group II-VI compound semiconductor or a group III-V compound semiconductor.

예컨대, 상기 제1 도전형 반도체층(11)은 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 상기 조성식에서 y는 0.5의 값을 갖고, x는 0.5 내지 0.8의 값을 가질 수도 있다. 상기 제1 도전형 반도체층(11)은 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.For example, the first conductive type semiconductor layer 11 (Al x Ga 1 -x) y In 1 - can be implemented in a semiconductor material having a composition formula y P (0≤x≤1, 0≤y≤1) have. In the first conductivity type semiconductor layer 11, y may have a value of 0.5 and x may have a value of 0.5 to 0.8. The first conductivity-type semiconductor layer 11 may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, and may be doped with an n-type dopant such as Si, Ge, Sn, Se, and Te.

상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.In the active layer 12, electrons (or holes) injected through the first conductivity type semiconductor layer 11 and holes (or electrons) injected through the second conductivity type semiconductor layer 13 meet each other, It is a layer that emits light due to a difference in a band gap of an energy band according to a material of the active layer 12. The active layer 12 may be formed in any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum wire structure, but is not limited thereto.

상기 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)은 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 상기 활성층(12)이 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있다.The active layer 12 may be implemented as a compound semiconductor. The active layer 12 may be implemented as a group II-VI or III-V compound semiconductor, for example. The active layer 12 is by way of example (Al x Ga 1 -x) y In 1 - can be implemented in a semiconductor material having a composition formula y P (0≤x≤1, 0≤y≤1). The active layer 12 may be selected from AlGaInP, AlInP, GaP, GaInP, for example. When the active layer 12 is implemented in a multi-well structure, the active layer 12 may be implemented by stacking a plurality of well layers and a plurality of barrier layers.

상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. The second conductivity-type semiconductor layer 13 may be implemented as, for example, a p-type semiconductor layer. The second conductivity type semiconductor layer 13 may be implemented as a compound semiconductor. The second conductivity-type semiconductor layer 13 may be implemented as, for example, a group II-VI compound semiconductor or a group III-V compound semiconductor.

예컨대, 상기 제2 도전형 반도체층(13)은 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba, C 등의 p형 도펀트가 도핑될 수 있다.For example, the second conductive type semiconductor layer 13 (Al x Ga 1 -x) y In 1 - can be implemented in a semiconductor material having a composition formula y P (0≤x≤1, 0≤y≤1) have. The second conductivity type semiconductor layer 13 may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, etc., and may be doped with a p-type dopant such as Mg, Zn, Ca, Sr, Ba, or C.

예로서, 상기 발광구조물(10)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P)으로부터 선택된 적어도 두 개 이상의 원소를 포함하여 구현될 수 있다.For example, the light emitting structure 10 may be implemented by including at least two or more elements selected from aluminum (Al), gallium (Ga), indium (In), and phosphorus (P).

한편, 상기 제1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductivity type semiconductor layer 11 may include a p-type semiconductor layer, and the second conductivity type semiconductor layer 13 may include an n-type semiconductor layer. Further, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed on the second conductivity-type semiconductor layer 13. Accordingly, the light emitting structure 10 may have at least one of an np, pn, npn, and pnp junction structure. In addition, doping concentrations of impurities in the first conductivity-type semiconductor layer 11 and the second conductivity-type semiconductor layer 13 may be uniformly or non-uniformly formed. That is, the structure of the light-emitting structure 10 may be formed in various ways, but is not limited thereto.

실시 예에 따른 발광소자는 상기 제1 반도체층(15)을 포함할 수 있다. 상기 제1 반도체층(15)은 상기 발광구조물(10) 위에 배치될 수 있다. 상기 제1 반도체층(15)은 상기 발광구조물(10) 위에 접촉되어 배치될 수 있다. 상기 제1 반도체층(15)은 상기 제2 도전형 반도체층(13) 위에 배치될 수 있다. 상기 제1 반도체층(15)은 상기 제2 도전형 반도체층(13) 위에 접촉되어 배치될 수 있다.The light emitting device according to the embodiment may include the first semiconductor layer 15. The first semiconductor layer 15 may be disposed on the light emitting structure 10. The first semiconductor layer 15 may be disposed in contact with the light emitting structure 10. The first semiconductor layer 15 may be disposed on the second conductivity type semiconductor layer 13. The first semiconductor layer 15 may be disposed in contact with the second conductivity type semiconductor layer 13.

상기 제1 반도체층(15)은 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 반도체층(15)은, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 상기 제1 반도체층(15)은 전류 퍼짐 효과를 제공할 수 있다. 상기 제1 반도체층(15)은 불순물을 포함할 수도 있다. 상기 제1 반도체층(15)은 상기 제2 도전형 반도체층(13)과 동일한 극성의 불순물을 포함할 수 있다.The first semiconductor layer 15 (Al x Ga 1 -x) y In 1 - can be implemented in a semiconductor material having a composition formula y P (0≤x≤1, 0≤y≤1). The first semiconductor layer 15 may be selected from AlGaInP, AlInP, GaP, GaInP, for example. The first semiconductor layer 15 may provide a current spreading effect. The first semiconductor layer 15 may also contain impurities. The first semiconductor layer 15 may include impurities having the same polarity as the second conductivity type semiconductor layer 13.

상기 제1 반도체층(15)은 제1 두께를 갖는 제1 영역과 제2 두께를 갖는 제2 영역을 포함할 수 있다. 상기 제1 영역의 두께는 상기 제2 영역의 두께와 서로 다르게 제공될 수 있다. 상기 제1 영역의 상기 제1 두께가 상기 제2 영역의 상기 제2 두께에 비해 더 얇게 제공될 수 있다. 예컨대, 상기 제1 두께는 2 마이크로 미터 내지 3 마이크로 미터로 제공될 수 있으며, 상기 제2 두께는 7 마이크로 미터 내지 9 마이크로 미터로 제공될 수 있다.The first semiconductor layer 15 may include a first region having a first thickness and a second region having a second thickness. The thickness of the first region may be different from the thickness of the second region. The first thickness of the first area may be provided to be thinner than the second thickness of the second area. For example, the first thickness may be provided as 2 micrometers to 3 micrometers, and the second thickness may be provided as 7 micrometers to 9 micrometers.

상기 제1 반도체층(15)의 상기 제2 영역은 상기 제1 영역의 둘레에 배치될 수 있다. 상기 제1 반도체층(15)의 상기 제2 영역은 상기 제1 영역의 둘레를 감싸는 형상으로 제공될 수 있다. 상기 제1 반도체층(15)의 상기 제1 영역의 하부면과 상기 제2 영역의 하부면은 동일 평면에 배치될 수 있다. 상기 제1 반도체층(15)의 상기 제1 영역의 상부면은 상기 제2 영역의 상부면에 비해 낮게 배치될 수 있다.The second region of the first semiconductor layer 15 may be disposed around the first region. The second region of the first semiconductor layer 15 may be provided in a shape surrounding the circumference of the first region. The lower surface of the first region and the lower surface of the second region of the first semiconductor layer 15 may be disposed on the same plane. An upper surface of the first region of the first semiconductor layer 15 may be disposed lower than an upper surface of the second region.

실시 예에 따른 발광소자는 상기 전류차단층(40)을 포함할 수 있다. 상기 전류차단층(40)은 상기 제1 반도체층(15) 위에 배치될 수 있다. 상기 전류차단층(40)은 상기 제1 반도체층(15)의 상기 제1 영역 위에 배치될 수 있다. 상기 전류차단층(40)은 상기 제1 반도체층(15)의 상기 제1 영역 위에 접촉되어 배치될 수 있다. 예컨대, 상기 전류차단층(40)의 폭은 상기 제1 반도체층(15)의 상기 제1 영역의 폭과 같게 제공될 수 있다. 실시 예에 의하면, 상기 전류차단층(40)의 상부면은 상기 제1 반도체층(15)의 상기 제2 영역의 상부면에 비해 낮게 배치될 수 있다. 상기 전류차단층(40)의 측면은 상기 제1 반도체층(15)의 상기 제2 영역의 측면에 접촉되어 배치될 수 있다.The light emitting device according to the embodiment may include the current blocking layer 40. The current blocking layer 40 may be disposed on the first semiconductor layer 15. The current blocking layer 40 may be disposed on the first region of the first semiconductor layer 15. The current blocking layer 40 may be disposed in contact with the first region of the first semiconductor layer 15. For example, the width of the current blocking layer 40 may be provided equal to the width of the first region of the first semiconductor layer 15. According to an embodiment, an upper surface of the current blocking layer 40 may be disposed lower than an upper surface of the second region of the first semiconductor layer 15. A side surface of the current blocking layer 40 may be disposed in contact with a side surface of the second region of the first semiconductor layer 15.

상기 전류차단층(40)은 예로서 질화물 또는 산화물을 포함할 수 있다. 상기 전류차단층(40)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 독립적으로 선택되어 형성될 수 있다. The current blocking layer 40 may include nitride or oxide, for example. The current blocking layer 40 is at least one independently from the group consisting of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, etc. Can be selected and formed.

실시 예에 따른 발광소자는 상기 투명전도층(20)을 포함할 수 있다. 상기 투명전도층(20)은 상기 제1 반도체층(15) 위에 배치될 수 있다. 상기 투명전도층(20)은 상기 제1 반도체층(15) 위에 접촉되어 배치될 수 있다. 상기 투명전도층(20)의 하부면이 상기 제1 반도체층(15)의 상부면에 접촉되어 배치될 수 있다.The light emitting device according to the embodiment may include the transparent conductive layer 20. The transparent conductive layer 20 may be disposed on the first semiconductor layer 15. The transparent conductive layer 20 may be disposed in contact with the first semiconductor layer 15. The lower surface of the transparent conductive layer 20 may be disposed in contact with the upper surface of the first semiconductor layer 15.

상기 투명전도층(20)은 상기 제1 반도체층(15)의 상기 제2 영역 위에 배치될 수 있다. 상기 투명전도층(20)은 상기 제1 반도체층(15)의 상기 제2 영역 위에 접촉되어 배치될 수 있다. 상기 투명전도층(20)은 상기 전류차단층(40) 위에 배치될 수 있다. 상기 투명전도층(20)은 상기 전류차단층(40) 위에 접촉되어 배치될 수 있다.The transparent conductive layer 20 may be disposed on the second region of the first semiconductor layer 15. The transparent conductive layer 20 may be disposed in contact with the second region of the first semiconductor layer 15. The transparent conductive layer 20 may be disposed on the current blocking layer 40. The transparent conductive layer 20 may be disposed in contact with the current blocking layer 40.

예컨대, 상기 투명전도층(20)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.For example, the transparent conductive layer 20 is ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IAZO (Indium Zinc Oxide) Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material.

실시 예에 따른 발광소자는 상기 전극패드(30)를 포함할 수 있다. 상기 전극패드(30)는 상기 투명전도층(20) 위에 배치될 수 있다. 상기 전극패드(30)는 상기 제1 반도체층(15)의 상기 제1 영역과 수직 방향으로 중첩되어 배치될 수 있다. 상기 전극패드(30)의 하부면은 상기 제1 반도체층(15)의 상기 제2 영역의 상부면에 비해 더 낮게 배치될 수 있다. 예컨대, 상기 전극패드(30)의 폭은 상기 제1 반도체층(15)의 상기 제1 영역의 폭에 비해 작게 제공될 수 있다.The light emitting device according to the embodiment may include the electrode pad 30. The electrode pad 30 may be disposed on the transparent conductive layer 20. The electrode pad 30 may be disposed to overlap the first region of the first semiconductor layer 15 in a vertical direction. The lower surface of the electrode pad 30 may be disposed lower than the upper surface of the second region of the first semiconductor layer 15. For example, the width of the electrode pad 30 may be provided smaller than the width of the first region of the first semiconductor layer 15.

상기 전극패드(30)는 외부 전원에 연결되어 상기 발광구조물(10)에 전원을 제공할 수 있다. 상기 전극패드(30)는 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti/Au/Ti/Pt/Au, Ni/Au/Ti/Pt/Au, Cr/Al/Ni/Cu/Ni/Au, Ni/Au, Cr/Au 등에서 선택된 적어도 어느 하나를 포함할 수 있다.The electrode pad 30 may be connected to an external power source to provide power to the light emitting structure 10. The electrode pad 30 is Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti/Au/Ti/Pt/Au, Ni/Au/Ti/Pt/Au, Cr/Al It may include at least one selected from /Ni/Cu/Ni/Au, Ni/Au, Cr/Au, and the like.

실시 예에 따른 발광소자는 상기 제1 반도체층(15)과 상기 투명전도층(20) 사이에 배치된 고농도 불순물 반도체층을 더 포함할 수 있다. 상기 고농도 불순물 반도체층은 상기 제1 반도체층(15)의 상기 제2 영역 위에 배치될 수 있다. 상기 고농도 불순물 반도체층은 상기 제1 반도체층(15)의 상기 제2 영역과 상기 투명전도층(20) 사이에 배치될 수 있다. 상기 고농도 불순물 반도체층은 상기 투명전도층(20)과 오믹 접촉되는 영역을 포함할 수 있다. The light emitting device according to the embodiment may further include a high-concentration impurity semiconductor layer disposed between the first semiconductor layer 15 and the transparent conductive layer 20. The high-concentration impurity semiconductor layer may be disposed on the second region of the first semiconductor layer 15. The high-concentration impurity semiconductor layer may be disposed between the second region of the first semiconductor layer 15 and the transparent conductive layer 20. The high-concentration impurity semiconductor layer may include a region in ohmic contact with the transparent conductive layer 20.

예컨대, 상기 고농도 불순물 반도체층은 상기 제1 반도체층(15)에 포함된 불순물에 비해 더 높은 농도의 불순물을 포함할 수 있다. 상기 고농도 불순물 반도체층은 예컨대 (AlxGa1 -x)yIn1 -yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 고농도 불순물 반도체층은, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다.For example, the high-concentration impurity semiconductor layer may include an impurity having a higher concentration than the impurity included in the first semiconductor layer 15. The high-concentration impurity semiconductor layer may be implemented with a semiconductor material having a composition formula of (Al x Ga 1 -x ) y In 1 -y P (0≦x≦1, 0≦y≦1). The high-concentration impurity semiconductor layer may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, or the like.

실시 예에 따른 발광소자는 DBR(Distributed Bragg Reflector)층(7)을 포함할 수 있다. 상기 DBR층(7)은 상기 발광구조물(10) 아래에 배치될 수 있다. 상기 DBR층(7)은 상기 발광구조물(10) 아래에 접촉되어 배치될 수 있다. 상기 DBR층(7)은 상기 제1 도전형 반도체층(11) 아래에 접촉되어 배치될 수 있다. 상기 DBR층(7)은 상기 발광구조물(10)로부터 제공되는 빛을 상부 방향으로 반사시키는 기능을 수행할 수 있다.The light emitting device according to the embodiment may include a Distributed Bragg Reflector (DBR) layer 7. The DBR layer 7 may be disposed under the light emitting structure 10. The DBR layer 7 may be disposed in contact under the light emitting structure 10. The DBR layer 7 may be disposed in contact under the first conductivity type semiconductor layer 11. The DBR layer 7 may perform a function of reflecting light provided from the light emitting structure 10 upward.

실시 예에 의하면, 상기 DBR층(7)은 굴절률이 서로 다른 적어도 두 개의 층이 적층되어 제공될 수 있다. 예컨대, 상기 DBR층(7)은 굴절률이 서로 다른 반도체층으로 구현될 수 있다. 상기 DBR층(7)은 예컨대 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다.According to an embodiment, the DBR layer 7 may be provided by stacking at least two layers having different refractive indices. For example, the DBR layer 7 may be implemented as a semiconductor layer having different refractive indices. The DBR layer 7 is, for example (Al x Ga 1 -x) y In 1 - can be implemented in a semiconductor material having a composition formula y P (0≤x≤1, 0≤y≤1).

실시 예에 따른 발광소자는 기판(5)을 포함할 수 있다. 상기 기판(5)은 상기 DBR층(7) 아래에 배치될 수 있다. 상기 기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나를 포함할 수 있다. 예컨대, 상기 기판(5)은 반도체층이 성장될 수 있는 성장기판일 수 있다.The light emitting device according to the embodiment may include a substrate 5. The substrate 5 may be disposed under the DBR layer 7. The substrate 5 may include, for example, at least one of a sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge. For example, the substrate 5 may be a growth substrate on which a semiconductor layer can be grown.

실시 예에 따른 발광소자는 보호층을 포함할 수 있다. 상기 보호층은 상기 발광구조물(10)의 상부에 배치될 수 있다. 상기 보호층은 상기 발광구조물(10)의 둘레에 배치될 수 있다. 상기 보호층은 상기 발광구조물(10)의 측면에 배치될 수 있다. 상기 보호층은 상기 제1 반도체층(15) 둘레에 배치될 수 있다. The light emitting device according to the embodiment may include a protective layer. The protective layer may be disposed on the light emitting structure 10. The protective layer may be disposed around the light emitting structure 10. The protective layer may be disposed on the side of the light emitting structure 10. The protective layer may be disposed around the first semiconductor layer 15.

상기 보호층은 산화물 또는 질화물 중에서 적어도 하나를 포함할 수 있다. 상기 보호층은 예로서 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.The protective layer may include at least one of oxides and nitrides. The protective layer is formed by selecting at least one from the group consisting of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, etc. I can.

실시 예에 의하면, 상기 제1 반도체층(15)이 단차지게 제공될 수 있다. 상기 제1 반도체층(15)의 상기 제1 영역이 상기 제2 영역에 비해 얇게 제공될 수 있다. 상기 제1 반도체층(15)의 상기 제1 영역 상부에는 상기 전류차단층(40)이 배치될 수 있다. 예컨대, 상기 제1 반도체층(15)의 상기 제1 영역의 두께는 2 마이크로 미터 내지 3 마이크로 미터로 제공될 수 있다. According to an embodiment, the first semiconductor layer 15 may be provided stepped. The first region of the first semiconductor layer 15 may be provided thinner than that of the second region. The current blocking layer 40 may be disposed above the first region of the first semiconductor layer 15. For example, the thickness of the first region of the first semiconductor layer 15 may be 2 micrometers to 3 micrometers.

이에 따라, 실시 예에 의하면, 상기 제1 반도체층(15)의 상기 제1 영역의 두께를 얇게 제공함으로써, 상기 전극패드(30)를 통해 외부로부터 인가되는 전원에 의하여, 상기 전류차단층(40) 아래에 배치된 상기 제1 영역으로 흐르는 전류를 최소화할 수 있으며, 상기 제1 반도체층(15)의 상기 제2 영역을 중심으로 전류가 제공될 수 있게 된다.Accordingly, according to an embodiment, by providing a thin thickness of the first region of the first semiconductor layer 15, the current blocking layer 40 is applied by power applied from the outside through the electrode pad 30. ) It is possible to minimize a current flowing to the first region disposed below, and a current may be provided around the second region of the first semiconductor layer 15.

종래 발광소자의 경우 전류차단층이 적용된다 하여도, 전류차단층 하부에 배치된 반도체층이 충분한 두께로 제공되는 경우에는, 전류차단층의 측면 영역으로부터 제공되는 전류가 전류차단층 하부로도 흐를 수 있게 되므로, 전류차단층의 효과가 줄어들게 되는 단점이 발생될 수 있다. In the case of a conventional light emitting device, even if the current blocking layer is applied, if the semiconductor layer disposed under the current blocking layer is provided with a sufficient thickness, the current provided from the side region of the current blocking layer will also flow under the current blocking layer. Therefore, there may be a disadvantage in that the effect of the current blocking layer is reduced.

실시 예에 의하면, 상기 제1 반도체층(15)의 두께를 영역에 따라 다르게 제공함으로써, 상기 전류차단층(40)의 전류 차단 특성을 최대화시킬 수 있게 되고, 전류 확산 효과를 통하여 광 효율을 향상시킬 수 있게 된다.According to an embodiment, by providing different thicknesses of the first semiconductor layer 15 according to regions, the current blocking characteristics of the current blocking layer 40 can be maximized, and light efficiency is improved through a current diffusion effect. You can make it.

그러면, 도 2 내지 도 4를 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다. Then, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 2 to 4.

실시 예에 따른 발광소자 제조방법에 의하면, 도 2에 도시된 바와 같이, 기판(5) 위에 DBR층(7), 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)이 형성될 수 있다. 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)은 발광구조물(10)로 정의될 수 있다.According to the method of manufacturing a light emitting device according to the embodiment, as shown in FIG. 2, a DBR layer 7, a first conductivity type semiconductor layer 11, an active layer 12, and a second conductivity type semiconductor on the substrate 5 Layer 13 may be formed. The first conductivity type semiconductor layer 11, the active layer 12, and the second conductivity type semiconductor layer 13 may be defined as a light emitting structure 10.

상기 기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(5)과 상기 DBR층(7) 사이에는 버퍼층이 더 형성될 수 있다. The substrate 5 may be formed of at least one of, for example, a sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge, but is not limited thereto. A buffer layer may be further formed between the substrate 5 and the DBR layer 7.

상기 DBR층(7)은 굴절률이 서로 다른 적어도 두 개의 층이 적층되어 제공될 수 있다. 예컨대, 상기 DBR층(7)은 굴절률이 서로 다른 반도체층으로 구현될 수 있다. 상기 DBR층(7)은 예컨대 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다.The DBR layer 7 may be provided by stacking at least two layers having different refractive indices. For example, the DBR layer 7 may be implemented as a semiconductor layer having different refractive indices. The DBR layer 7 is, for example (Al x Ga 1 -x) y In 1 - can be implemented in a semiconductor material having a composition formula y P (0≤x≤1, 0≤y≤1).

실시 예에 의하면, 상기 제1 도전형 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.According to an embodiment, the first conductivity type semiconductor layer 11 is formed of an n type semiconductor layer to which an n type dopant is added as a first conductivity type dopant, and the second conductivity type semiconductor layer 13 is a second conductivity type. It may be formed as a p-type semiconductor layer to which a p-type dopant is added as a dopant. In addition, the first conductivity-type semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second conductivity-type semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. The first conductivity-type semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first conductivity type semiconductor layer 11 may be implemented as a compound semiconductor. The first conductivity-type semiconductor layer 11 may be implemented as, for example, a group II-VI compound semiconductor or a group III-V compound semiconductor.

예컨대, 상기 제1 도전형 반도체층(11)은 (AlxGa1 -x)yIn1 - yP (0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 상기 조성식에서 y는 0.5의 값을 갖고, x는 0.5 내지 0.8의 값을 가질 수도 있다. 상기 제1 도전형 반도체층(11)은 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.For example, the first conductivity type semiconductor layer 11 may be implemented as a semiconductor material having a composition formula of (Al x Ga 1 -x ) y In 1 - y P (0≤x≤1, 0≤y≤1). have. In the first conductivity type semiconductor layer 11, y may have a value of 0.5 and x may have a value of 0.5 to 0.8. The first conductivity-type semiconductor layer 11 may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, and may be doped with an n-type dopant such as Si, Ge, Sn, Se, and Te.

상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.In the active layer 12, electrons (or holes) injected through the first conductivity type semiconductor layer 11 and holes (or electrons) injected through the second conductivity type semiconductor layer 13 meet each other, It is a layer that emits light due to a difference in a band gap of an energy band according to a material of the active layer 12. The active layer 12 may be formed in any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum wire structure, but is not limited thereto.

상기 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 (AlxGa1 -x)yIn1 - yP (0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)은 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 상기 활성층(12)이 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있다.The active layer 12 may be implemented as a compound semiconductor. The active layer 12 may be implemented as a group II-VI or III-V compound semiconductor, for example. The active layer 12 is by way of example (Al x Ga 1 -x) y In 1 - can be implemented in a semiconductor material having a composition formula y P (0≤x≤1, 0≤y≤1). The active layer 12 may be selected from AlGaInP, AlInP, GaP, GaInP, for example. When the active layer 12 is implemented in a multi-well structure, the active layer 12 may be implemented by stacking a plurality of well layers and a plurality of barrier layers.

상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. The second conductivity-type semiconductor layer 13 may be implemented as, for example, a p-type semiconductor layer. The second conductivity type semiconductor layer 13 may be implemented as a compound semiconductor. The second conductivity-type semiconductor layer 13 may be implemented as, for example, a group II-VI compound semiconductor or a group III-V compound semiconductor.

예컨대, 상기 제2 도전형 반도체층(13)은 (AlxGa1 -x)yIn1 - yP (0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba, C 등의 p형 도펀트가 도핑될 수 있다.For example, the second conductivity type semiconductor layer 13 may be implemented as a semiconductor material having a composition formula of (Al x Ga 1 -x ) y In 1 - y P (0≤x≤1, 0≤y≤1). have. The second conductivity type semiconductor layer 13 may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, etc., and may be doped with a p-type dopant such as Mg, Zn, Ca, Sr, Ba, or C.

예로서, 상기 발광구조물(10)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P)으로부터 선택된 적어도 두 개 이상의 원소를 포함하여 구현될 수 있다.For example, the light emitting structure 10 may be implemented by including at least two or more elements selected from aluminum (Al), gallium (Ga), indium (In), and phosphorus (P).

다음으로, 도 3에 도시된 바와 같이, 상기 발광구조물(10) 위에 제1 반도체층(15)이 형성될 수 있다.Next, as shown in FIG. 3, a first semiconductor layer 15 may be formed on the light emitting structure 10.

상기 제1 반도체층(15)은 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 반도체층(15)은, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 상기 제1 반도체층(15)은 전류 퍼짐 효과를 제공할 수 있다. 상기 제1 반도체층(15)은 불순물을 포함할 수도 있다. 상기 제1 반도체층(15)은 상기 제2 도전형 반도체층(13)과 동일한 극성의 불순물을 포함할 수 있다.The first semiconductor layer 15 (Al x Ga 1 -x) y In 1 - can be implemented in a semiconductor material having a composition formula y P (0≤x≤1, 0≤y≤1). The first semiconductor layer 15 may be selected from AlGaInP, AlInP, GaP, GaInP, for example. The first semiconductor layer 15 may provide a current spreading effect. The first semiconductor layer 15 may also contain impurities. The first semiconductor layer 15 may include impurities having the same polarity as the second conductivity type semiconductor layer 13.

이어서, 도 4에 도시된 바와 같이, 상기 제1 반도체층(15)이 제1 두께를 갖는 제1 영역과 제2 두께를 갖는 제2 영역으로 형성될 수 있다. 이는 하나의 예로서 식각 공정에 의하여 상기 제1 반도체층(15)이 단차를 갖는 구조로 형성될 수 있다. Subsequently, as shown in FIG. 4, the first semiconductor layer 15 may be formed into a first region having a first thickness and a second region having a second thickness. As an example, the first semiconductor layer 15 may have a stepped structure by an etching process.

예컨대, 상기 제1 영역의 상기 제1 두께가 상기 제2 영역의 상기 제2 두께에 비해 더 얇게 제공될 수 있다. 예컨대, 상기 제1 두께는 2 마이크로 미터 내지 3 마이크로 미터로 제공될 수 있으며, 상기 제2 두께는 7 마이크로 미터 내지 9 마이크로 미터로 제공될 수 있다. 상기 제1 반도체층(15)의 상기 제2 영역은 상기 제1 영역의 둘레에 배치될 수 있다. 상기 제1 반도체층(15)의 상기 제2 영역은 상기 제1 영역의 둘레를 감싸는 형상으로 제공될 수 있다.For example, the first thickness of the first region may be thinner than the second thickness of the second region. For example, the first thickness may be provided as 2 micrometers to 3 micrometers, and the second thickness may be provided as 7 micrometers to 9 micrometers. The second region of the first semiconductor layer 15 may be disposed around the first region. The second region of the first semiconductor layer 15 may be provided in a shape surrounding the circumference of the first region.

상기 제1 반도체층(15)의 상기 제1 영역 위에 전류차단층(40)이 형성될 수 있다. 상기 전류차단층(40)의 폭은 상기 제1 반도체층(15)의 상기 제1 영역의 폭과 같게 형성될 수 있다.A current blocking layer 40 may be formed on the first region of the first semiconductor layer 15. The width of the current blocking layer 40 may be formed equal to the width of the first region of the first semiconductor layer 15.

그리고, 도 4에 도시된 바와 같이, 상기 제1 반도체층(15) 위에 투명전도층(20), 전극패드(30)가 형성될 수 있다. 또한, 이이솔레이션 식각이 수행되어 상기 발광구조물(10)의 측면이 식각될 수 있다.In addition, as shown in FIG. 4, a transparent conductive layer 20 and an electrode pad 30 may be formed on the first semiconductor layer 15. In addition, isolation etching may be performed so that the side surface of the light emitting structure 10 may be etched.

상기 투명전도층(20)은 상기 전류차단층(40) 위에 형성될 수 있다. 또한, 상기 투명전도층(20)은 상기 제1 반도체층(15)의 제1 영역의 상부 및 측면에 형성될 수 있다.The transparent conductive layer 20 may be formed on the current blocking layer 40. In addition, the transparent conductive layer 20 may be formed on the top and side surfaces of the first region of the first semiconductor layer 15.

상기 전극패드(30)는 상기 투명전도층(20) 위에 형성될 수 있다. 상기 전극패드(30)는 상기 제1 반도체층(15)의 상기 제1 영역과 수직 방향으로 중첩되어 배치될 수 있다. 상기 전극패드(30)는 상기 전류차단층(40)과 수직 방향으로 중첩되어 배치될 수 있다.The electrode pad 30 may be formed on the transparent conductive layer 20. The electrode pad 30 may be disposed to overlap the first region of the first semiconductor layer 15 in a vertical direction. The electrode pad 30 may be disposed to overlap the current blocking layer 40 in a vertical direction.

이상에서 설명된 발광소자 제조방법은 하나의 예를 나타낸 것으로서, 발광소자 제조방법은 필요에 따라 또한 공정 설계에 따라 변형되어 실시될 수도 있다.The method for manufacturing a light-emitting device described above has been shown as an example, and the method for manufacturing a light-emitting device may be modified and implemented as necessary and according to process design.

실시 예에 의하면, 상기 제1 반도체층(15)이 단차지게 제공될 수 있다. 상기 제1 반도체층(15)의 상기 제1 영역이 상기 제2 영역에 비해 얇게 제공될 수 있다. 상기 제1 반도체층(15)의 상기 제1 영역 상부에는 상기 전류차단층(40)이 배치될 수 있다. 예컨대, 상기 제1 반도체층(15)의 상기 제1 영역의 두께는 2 마이크로 미터 내지 3 마이크로 미터로 제공될 수 있다. 이에 따라, 상기 제1 반도체층(15)의 상기 제1 영역의 두께를 얇게 제공함으로써, 상기 전극패드(30)를 통해 외부로부터 인가되는 전원에 의하여, 상기 전류차단층(40) 아래에 배치된 상기 제1 영역으로 흐르는 전류를 최소화할 수 있으며, 상기 제1 반도체층(15)의 상기 제2 영역을 중심으로 전류가 제공될 수 있게 된다.According to an embodiment, the first semiconductor layer 15 may be provided stepped. The first region of the first semiconductor layer 15 may be provided thinner than that of the second region. The current blocking layer 40 may be disposed above the first region of the first semiconductor layer 15. For example, the thickness of the first region of the first semiconductor layer 15 may be 2 micrometers to 3 micrometers. Accordingly, by providing a thin thickness of the first region of the first semiconductor layer 15, by power applied from the outside through the electrode pad 30, the current blocking layer 40 Current flowing to the first region can be minimized, and current can be provided around the second region of the first semiconductor layer 15.

종래 발광소자의 경우 전류차단층이 적용된다 하여도, 전류차단층 하부에 배치된 반도체층이 충분한 두께로 제공되는 경우에는, 전류차단층의 측면 영역으로부터 제공되는 전류가 전류차단층 하부로도 흐를 수 있게 되므로, 전류차단층의 효과가 줄어들게 되는 단점이 발생될 수 있다. In the case of a conventional light emitting device, even if the current blocking layer is applied, if the semiconductor layer disposed under the current blocking layer is provided with a sufficient thickness, the current provided from the side region of the current blocking layer will also flow under the current blocking layer. Therefore, there may be a disadvantage in that the effect of the current blocking layer is reduced.

실시 예에 의하면, 상기 제1 반도체층(15)의 두께를 영역에 따라 다르게 제공함으로써, 상기 전류차단층(40)의 전류 차단 특성을 최대화시킬 수 있게 되고, 전류 확산 효과를 통하여 광 효율을 향상시킬 수 있게 된다. According to an embodiment, by providing different thicknesses of the first semiconductor layer 15 according to regions, the current blocking characteristics of the current blocking layer 40 can be maximized, and light efficiency is improved through a current diffusion effect. You can make it.

한편, 도 5는 실시 예에 따른 발광소자의 다른 예를 나타낸 도면이다. 도 5를 참조하여 실시 예에 따른 발광소자를 설명함에 있어, 도 1 내지 도 4를 참조하여 설명된 부분에 대해서는 설명을 생략하거나 간략하게 설명할 수 있다.Meanwhile, FIG. 5 is a view showing another example of a light emitting device according to the embodiment. In describing the light emitting device according to the embodiment with reference to FIG. 5, descriptions of parts described with reference to FIGS. 1 to 4 may be omitted or briefly described.

실시 예에 따른 발광소자는, 도 5에 도시된 바와 같이, 발광구조물(10), 제1 반도체층(15), 제2 반도체층(17), 투명전도층(20), 전극패드(30), 전류차단층(40)을 포함할 수 있다.The light emitting device according to the embodiment, as shown in FIG. 5, a light emitting structure 10, a first semiconductor layer 15, a second semiconductor layer 17, a transparent conductive layer 20, an electrode pad 30 , It may include a current blocking layer 40.

상기 발광구조물(10)은 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11)과 상기 제2 도전형 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11) 위에 배치될 수 있으며, 상기 제2 도전형 반도체층(13)은 상기 활성층(12) 위에 배치될 수 있다.The light emitting structure 10 may include a first conductivity type semiconductor layer 11, an active layer 12, and a second conductivity type semiconductor layer 13. The active layer 12 may be disposed between the first conductivity type semiconductor layer 11 and the second conductivity type semiconductor layer 13. The active layer 12 may be disposed on the first conductivity type semiconductor layer 11, and the second conductivity type semiconductor layer 13 may be disposed on the active layer 12.

실시 예에 따른 발광소자는 상기 제1 반도체층(15)을 포함할 수 있다. 상기 제1 반도체층(15)은 상기 발광구조물(10) 위에 배치될 수 있다. 상기 제1 반도체층(15)은 상기 발광구조물(10) 위에 접촉되어 배치될 수 있다. 상기 제1 반도체층(15)은 상기 제2 도전형 반도체층(13) 위에 배치될 수 있다. 상기 제1 반도체층(15)은 상기 제2 도전형 반도체층(13) 위에 접촉되어 배치될 수 있다.The light emitting device according to the embodiment may include the first semiconductor layer 15. The first semiconductor layer 15 may be disposed on the light emitting structure 10. The first semiconductor layer 15 may be disposed in contact with the light emitting structure 10. The first semiconductor layer 15 may be disposed on the second conductivity type semiconductor layer 13. The first semiconductor layer 15 may be disposed in contact with the second conductivity type semiconductor layer 13.

상기 제1 반도체층(15)은 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 반도체층(15)은, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 상기 제1 반도체층(15)은 전류 퍼짐 효과를 제공할 수 있다. 상기 제1 반도체층(15)은 불순물을 포함할 수도 있다. 상기 제1 반도체층(15)은 상기 제2 도전형 반도체층(13)과 동일한 극성의 불순물을 포함할 수 있다.The first semiconductor layer 15 (Al x Ga 1 -x) y In 1 - can be implemented in a semiconductor material having a composition formula y P (0≤x≤1, 0≤y≤1). The first semiconductor layer 15 may be selected from AlGaInP, AlInP, GaP, GaInP, for example. The first semiconductor layer 15 may provide a current spreading effect. The first semiconductor layer 15 may also contain impurities. The first semiconductor layer 15 may include impurities having the same polarity as the second conductivity type semiconductor layer 13.

상기 제1 반도체층(15)은 제1 두께를 갖는 제1 영역과 제2 두께를 갖는 제2 영역을 포함할 수 있다. 상기 제1 영역의 두께는 상기 제2 영역의 두께와 서로 다르게 제공될 수 있다. 상기 제1 영역의 상기 제1 두께가 상기 제2 영역의 상기 제2 두께에 비해 더 얇게 제공될 수 있다. 예컨대, 상기 제1 두께는 2 마이크로 미터 내지 3 마이크로 미터로 제공될 수 있으며, 상기 제2 두께는 7 마이크로 미터 내지 9 마이크로 미터로 제공될 수 있다.The first semiconductor layer 15 may include a first region having a first thickness and a second region having a second thickness. The thickness of the first region may be different from the thickness of the second region. The first thickness of the first area may be provided to be thinner than the second thickness of the second area. For example, the first thickness may be provided as 2 micrometers to 3 micrometers, and the second thickness may be provided as 7 micrometers to 9 micrometers.

상기 제1 반도체층(15)의 상기 제2 영역은 상기 제1 영역의 둘레에 배치될 수 있다. 상기 제1 반도체층(15)의 상기 제2 영역은 상기 제1 영역의 둘레를 감싸는 형상으로 제공될 수 있다. 상기 제1 반도체층(15)의 상기 제1 영역의 하부면과 상기 제2 영역의 하부면은 동일 평면에 배치될 수 있다. 상기 제1 반도체층(15)의 상기 제1 영역의 상부면은 상기 제2 영역의 상부면에 비해 낮게 배치될 수 있다.The second region of the first semiconductor layer 15 may be disposed around the first region. The second region of the first semiconductor layer 15 may be provided in a shape surrounding the circumference of the first region. The lower surface of the first region and the lower surface of the second region of the first semiconductor layer 15 may be disposed on the same plane. An upper surface of the first region of the first semiconductor layer 15 may be disposed lower than an upper surface of the second region.

실시 예에 따른 발광소자는 상기 전류차단층(40)을 포함할 수 있다. 상기 전류차단층(40)은 상기 제1 반도체층(15) 위에 배치될 수 있다. 상기 전류차단층(40)은 상기 제1 반도체층(15)의 상기 제1 영역 위에 배치될 수 있다. 상기 전류차단층(40)은 상기 제1 반도체층(15)의 상기 제1 영역 위에 접촉되어 배치될 수 있다. 예컨대, 상기 전류차단층(40)의 폭은 상기 제1 반도체층(15)의 상기 제1 영역의 폭과 같게 제공될 수 있다. The light emitting device according to the embodiment may include the current blocking layer 40. The current blocking layer 40 may be disposed on the first semiconductor layer 15. The current blocking layer 40 may be disposed on the first region of the first semiconductor layer 15. The current blocking layer 40 may be disposed in contact with the first region of the first semiconductor layer 15. For example, the width of the current blocking layer 40 may be provided equal to the width of the first region of the first semiconductor layer 15.

실시 예에 의하면, 상기 전류차단층(40)의 상부면은 상기 제1 반도체층(15)의 상기 제2 영역의 상부면에 비해 낮게 배치될 수 있다. 상기 전류차단층(40)의 측면은 상기 제1 반도체층(15)의 상기 제2 영역의 측면에 접촉되어 배치될 수 있다. According to an embodiment, an upper surface of the current blocking layer 40 may be disposed lower than an upper surface of the second region of the first semiconductor layer 15. A side surface of the current blocking layer 40 may be disposed in contact with a side surface of the second region of the first semiconductor layer 15.

실시 예에 따른 발광소자는 상기 제2 반도체층(17)을 포함할 수 있다. 상기 제2 반도체층(17)은 상기 제1 반도체층(15)의 상기 제2 영역 위에 배치될 수 있다. 예컨대, 상기 제2 반도체층(17)은 상기 제1 반도체층(15)에 포함된 불순물에 비해 더 높은 농도의 불순물을 포함할 수 있다. 상기 전류차단층(40)의 상부면은 상기 제2 반도체층(17)의 하부면에 비해 낮게 배치될 수 있다.The light emitting device according to the embodiment may include the second semiconductor layer 17. The second semiconductor layer 17 may be disposed on the second region of the first semiconductor layer 15. For example, the second semiconductor layer 17 may include impurities having a higher concentration than the impurities included in the first semiconductor layer 15. The upper surface of the current blocking layer 40 may be disposed lower than the lower surface of the second semiconductor layer 17.

상기 제2 반도체층(17)은 예컨대 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 반도체층(17)은, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. The second semiconductor layer 17 is for example, (Al x Ga 1 -x) y In 1 - can be implemented in a semiconductor material having a composition formula y P (0≤x≤1, 0≤y≤1). The second semiconductor layer 17 may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, or the like.

실시 예에 따른 발광소자는 상기 투명전도층(20)을 포함할 수 있다. 상기 투명전도층(20)은 상기 제2 반도체층(17) 위에 배치될 수 있다. 상기 투명전도층(20)은 상기 제2 반도체층(17) 위에 접촉되어 배치될 수 있다. 상기 투명전도층(20)의 하부면이 상기 제2 반도체층(17)의 상부면에 접촉되어 배치될 수 있다.The light emitting device according to the embodiment may include the transparent conductive layer 20. The transparent conductive layer 20 may be disposed on the second semiconductor layer 17. The transparent conductive layer 20 may be disposed in contact with the second semiconductor layer 17. The lower surface of the transparent conductive layer 20 may be disposed in contact with the upper surface of the second semiconductor layer 17.

상기 제2 반도체층(17)은 상기 제1 반도체층(15)의 상기 제2 영역과 상기 투명전도층(20) 사이에 배치될 수 있다. 상기 제2 반도체층(17)은 상기 투명전도층(20)과 오믹 접촉되는 영역을 포함할 수 있다. The second semiconductor layer 17 may be disposed between the second region of the first semiconductor layer 15 and the transparent conductive layer 20. The second semiconductor layer 17 may include a region in ohmic contact with the transparent conductive layer 20.

상기 투명전도층(20)은 상기 제1 반도체층(15)의 상기 제2 영역 위에 배치될 수 있다. 상기 투명전도층(20)은 상기 전류차단층(40) 위에 배치될 수 있다. 상기 투명전도층(20)은 상기 전류차단층(40) 위에 접촉되어 배치될 수 있다. 상기 투명전도층(20)은 상기 제1 반도체층(15)의 측면에 접촉되어 배치될 수 있다. 상기 투명전도층(20)은 상기 제2 반도체층(17)의 측면에 접촉되어 배치될 수 있다.The transparent conductive layer 20 may be disposed on the second region of the first semiconductor layer 15. The transparent conductive layer 20 may be disposed on the current blocking layer 40. The transparent conductive layer 20 may be disposed in contact with the current blocking layer 40. The transparent conductive layer 20 may be disposed in contact with a side surface of the first semiconductor layer 15. The transparent conductive layer 20 may be disposed in contact with a side surface of the second semiconductor layer 17.

실시 예에 따른 발광소자는 상기 전극패드(30)를 포함할 수 있다. 상기 전극패드(30)는 상기 투명전도층(20) 위에 배치될 수 있다. 상기 전극패드(30)는 상기 제1 반도체층(15)의 상기 제1 영역과 수직 방향으로 중첩되어 배치될 수 있다. 상기 전극패드(30)의 하부면은 상기 제1 반도체층(15)의 상기 제2 영역의 상부면에 비해 더 낮게 배치될 수 있다. 상기 전극패드(30)의 하부면은 상기 제2 반도체층(17)의 하부면에 비해 더 낮게 배치될 수 있다. 예컨대, 상기 전극패드(30)의 폭은 상기 제1 반도체층(15)의 상기 제1 영역의 폭에 비해 작게 제공될 수 있다.The light emitting device according to the embodiment may include the electrode pad 30. The electrode pad 30 may be disposed on the transparent conductive layer 20. The electrode pad 30 may be disposed to overlap the first region of the first semiconductor layer 15 in a vertical direction. The lower surface of the electrode pad 30 may be disposed lower than the upper surface of the second region of the first semiconductor layer 15. The lower surface of the electrode pad 30 may be disposed lower than the lower surface of the second semiconductor layer 17. For example, the width of the electrode pad 30 may be provided smaller than the width of the first region of the first semiconductor layer 15.

실시 예에 따른 발광소자는 DBR(Distributed Bragg Reflector)층(7)을 포함할 수 있다. 상기 DBR층(7)은 상기 발광구조물(10) 아래에 배치될 수 있다. 상기 DBR층(7)은 상기 발광구조물(10) 아래에 접촉되어 배치될 수 있다. 상기 DBR층(7)은 상기 제1 도전형 반도체층(11) 아래에 접촉되어 배치될 수 있다. 상기 DBR층(7)은 상기 발광구조물(10)로부터 제공되는 빛을 상부 방향으로 반사시키는 기능을 수행할 수 있다.The light emitting device according to the embodiment may include a Distributed Bragg Reflector (DBR) layer 7. The DBR layer 7 may be disposed under the light emitting structure 10. The DBR layer 7 may be disposed in contact under the light emitting structure 10. The DBR layer 7 may be disposed in contact under the first conductivity type semiconductor layer 11. The DBR layer 7 may perform a function of reflecting light provided from the light emitting structure 10 upward.

실시 예에 의하면, 상기 DBR층(7)은 굴절률이 서로 다른 적어도 두 개의 층이 적층되어 제공될 수 있다. 예컨대, 상기 DBR층(7)은 굴절률이 서로 다른 반도체층으로 구현될 수 있다. 상기 DBR층(7)은 예컨대 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다.According to an embodiment, the DBR layer 7 may be provided by stacking at least two layers having different refractive indices. For example, the DBR layer 7 may be implemented as a semiconductor layer having different refractive indices. The DBR layer 7 is, for example (Al x Ga 1 -x) y In 1 - can be implemented in a semiconductor material having a composition formula y P (0≤x≤1, 0≤y≤1).

실시 예에 따른 발광소자는 기판(5)을 포함할 수 있다. 상기 기판(5)은 상기 DBR층(7) 아래에 배치될 수 있다. 상기 기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나를 포함할 수 있다. 예컨대, 상기 기판(5)은 반도체층이 성장될 수 있는 성장기판일 수 있다.The light emitting device according to the embodiment may include a substrate 5. The substrate 5 may be disposed under the DBR layer 7. The substrate 5 may include, for example, at least one of a sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge. For example, the substrate 5 may be a growth substrate on which a semiconductor layer can be grown.

실시 예에 따른 발광소자는 보호층을 포함할 수 있다. 상기 보호층은 상기 발광구조물(10)의 상부에 배치될 수 있다. 상기 보호층은 상기 발광구조물(10)의 둘레에 배치될 수 있다. 상기 보호층은 상기 발광구조물(10)의 측면에 배치될 수 있다. 상기 보호층은 상기 제1 반도체층(15) 둘레에 배치될 수 있다. The light emitting device according to the embodiment may include a protective layer. The protective layer may be disposed on the light emitting structure 10. The protective layer may be disposed around the light emitting structure 10. The protective layer may be disposed on the side of the light emitting structure 10. The protective layer may be disposed around the first semiconductor layer 15.

상기 보호층은 산화물 또는 질화물 중에서 적어도 하나를 포함할 수 있다. 상기 보호층은 예로서 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.The protective layer may include at least one of oxides and nitrides. The protective layer is formed by selecting at least one from the group consisting of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, etc. I can.

실시 예에 의하면, 상기 제1 반도체층(15)이 단차지게 제공될 수 있다. 상기 제1 반도체층(15)의 상기 제1 영역이 상기 제2 영역에 비해 얇게 제공될 수 있다. 상기 제1 반도체층(15)의 상기 제1 영역 상부에는 상기 전류차단층(40)이 배치될 수 있다. 예컨대, 상기 제1 반도체층(15)의 상기 제1 영역의 두께는 2 마이크로 미터 내지 3 마이크로 미터로 제공될 수 있다. 또한, 상기 제1 반도체층(15)의 상기 제2 영역 위에는 상기 제1 반도체층(15)에 비해 고농도 불순물을 포함하는 상기 제2 반도체층(17)이 배치되어 있다.According to an embodiment, the first semiconductor layer 15 may be provided stepped. The first region of the first semiconductor layer 15 may be provided thinner than that of the second region. The current blocking layer 40 may be disposed above the first region of the first semiconductor layer 15. For example, the thickness of the first region of the first semiconductor layer 15 may be 2 micrometers to 3 micrometers. In addition, the second semiconductor layer 17 containing a higher concentration of impurities than the first semiconductor layer 15 is disposed on the second region of the first semiconductor layer 15.

이에 따라, 상기 제1 반도체층(15)의 상기 제1 영역의 두께를 얇게 제공함으로써, 상기 전극패드(30)를 통해 외부로부터 인가되는 전원에 의하여, 상기 전류차단층(40) 아래에 배치된 상기 제1 영역으로 흐르는 전류를 최소화할 수 있으며, 상기 제2 반도체층(17)과 상기 제1 반도체층(15)의 상기 제2 영역을 중심으로 전류가 제공될 수 있게 된다. Accordingly, by providing a thin thickness of the first region of the first semiconductor layer 15, by power applied from the outside through the electrode pad 30, the current blocking layer 40 Current flowing to the first region can be minimized, and current can be provided centering on the second semiconductor layer 17 and the second region of the first semiconductor layer 15.

종래 발광소자의 경우 전류차단층이 적용된다 하여도, 전류차단층 하부에 배치된 반도체층이 충분한 두께로 제공되는 경우에는, 전류차단층의 측면 영역으로부터 제공되는 전류가 전류차단층 하부로도 흐를 수 있게 되므로, 전류차단층의 효과가 줄어들게 되는 단점이 발생될 수 있다. In the case of a conventional light emitting device, even if the current blocking layer is applied, if the semiconductor layer disposed under the current blocking layer is provided with a sufficient thickness, the current provided from the side region of the current blocking layer will also flow under the current blocking layer. Therefore, there may be a disadvantage in that the effect of the current blocking layer is reduced.

실시 예에 의하면, 상기 제1 반도체층(15)의 두께를 영역에 따라 다르게 제공하고, 상기 제2 반도체층(17)을 선택적으로 제공함으로써, 상기 전류차단층(40)의 전류 차단 특성을 최대화시킬 수 있게 되고, 전류 확산 효과를 통하여 광 효율을 향상시킬 수 있게 된다.. According to an embodiment, the thickness of the first semiconductor layer 15 is provided differently depending on the region, and the second semiconductor layer 17 is selectively provided, thereby maximizing the current blocking characteristics of the current blocking layer 40 It is possible to improve the light efficiency through the current diffusion effect.

도 6은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.6 is a view showing a light emitting device package to which a light emitting device according to an embodiment is applied.

도 6을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함할 수 있다.6, a light emitting device package according to an embodiment includes a body 120, a first lead electrode 131 and a second lead electrode 132 disposed on the body 120, and the body 120 The light emitting device 100 according to the embodiment provided in and electrically connected to the first lead electrode 131 and the second lead electrode 132, and a molding member 140 surrounding the light emitting device 100 Can include.

상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.The body 120 may be formed of a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 131 and the second lead electrode 132 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first lead electrode 131 and the second lead electrode 132 reflect light generated from the light emitting device 100 to increase light efficiency, and heat generated from the light emitting device 100 It can also play a role of discharging to the outside.

상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.The light emitting device 100 may be disposed on the body 120 or may be disposed on the first lead electrode 131 or the second lead electrode 132.

상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the first lead electrode 131 and the second lead electrode 132 by any one of a wire method, a flip chip method, or a die bonding method.

상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 140 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 140 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages according to the embodiment may be arrayed on a substrate, and an optical member such as a lens, a light guide plate, a prism sheet, and a diffusion sheet may be disposed on an optical path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member may function as a light unit. The light unit may be implemented in a top view or a side view type, and may be provided to display devices such as portable terminals and notebook computers, or may be variously applied to lighting devices and indication devices. Another embodiment may be implemented as a lighting device including the light emitting device or the light emitting device package described in the above-described embodiments. For example, the lighting device may include a lamp, a street light, an electric sign, and a headlamp.

실시 예에 따른 발광소자는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광소자가 어레이된 구조를 포함하며, 도 7 및 도 8에 도시된 표시 장치, 도 9에 도시된 조명 장치를 포함할 수 있다. The light emitting device according to the embodiment may be applied to a light unit. The light unit includes a structure in which a plurality of light emitting devices are arrayed, and may include a display device illustrated in FIGS. 7 and 8 and a lighting device illustrated in FIG. 9.

도 7을 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 7, a display device 1000 according to an embodiment includes a light guide plate 1041, a light-emitting module 1031 providing light to the light guide plate 1041, and a reflective member 1022 under the light guide plate 1041. ), an optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, the light guide plate 1041, a light emitting module 1031, and a reflective member 1022. The bottom cover 1011 may be included, but is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 may be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 serves to diffuse light into a surface light source. The light guide plate 1041 is made of a transparent material, for example, acrylic resin series such as PMMA (polymethyl metaacrylate), PET (polyethylene terephthlate), PC (polycarbonate), COC (cycloolefin copolymer), and PEN (polyethylene naphthalate) It may contain one of the resins.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately acts as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다. At least one light emitting module 1031 may be provided, and light may be provided directly or indirectly from one side of the light guide plate 1041. The light emitting module 1031 may include a substrate 1033 and a light emitting device or a light emitting device package 200 according to the embodiment described above. The light emitting device package 200 may be arranged on the substrate 1033 at predetermined intervals.

상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The substrate 1033 may be a printed circuit board (PCB) including a circuit pattern. However, the substrate 1033 may include not only a general PCB, but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB), etc., but is not limited thereto. When the light emitting device package 200 is provided on a side surface of the bottom cover 1011 or on a heat dissipation plate, the substrate 1033 may be removed. Here, a part of the heat dissipation plate may contact the upper surface of the bottom cover 1011.

그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.In addition, the plurality of light emitting device packages 200 may be mounted such that an emission surface from which light is emitted is spaced apart from the light guide plate 1041 by a predetermined distance, but the embodiment is not limited thereto. The light emitting device package 200 may directly or indirectly provide light to a light-incident portion, which is one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 reflects the light incident on the lower surface of the light guide plate 1041 and directs it upward, thereby improving the brightness of the light unit 1050. The reflective member 1022 may be formed of, for example, PET, PC, PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may accommodate the light guide plate 1041, the light emitting module 1031 and the reflective member 1022. To this end, the bottom cover 1011 may include a receiving portion 1012 having a box shape with an open top surface, but is not limited thereto. The bottom cover 1011 may be coupled to the top cover, but the embodiment is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or non-metal material having good thermal conductivity, but is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, and includes first and second substrates made of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, and the structure of the polarizing plate is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. The display device 1000 can be applied to various types of portable terminals, monitors of notebook computers, monitors of laptop computers, and televisions.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041, and includes at least one translucent sheet. The optical sheet 1051 may include at least one of, for example, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses incident light, the horizontal or/and vertical prism sheet condenses incident light to a display area, and the brightness enhancement sheet reuses lost light to improve luminance. In addition, a protective sheet may be disposed on the display panel 1061, but the embodiment is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, as an optical member on the light path of the light emitting module 1031, the light guide plate 1041 and the optical sheet 1051 may be included, but the embodiment is not limited thereto.

도 8은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다. 8 is a diagram illustrating another example of a display device according to an exemplary embodiment.

도 8을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.Referring to FIG. 8, the display device 1100 includes a bottom cover 1152, a substrate 1020 on which the light emitting devices 100 disclosed above are arrayed, an optical member 1154, and a display panel 1155. The substrate 1020 and the light emitting device package 200 may be defined as a light emitting module 1060. The bottom cover 1152 may include an accommodating part 1153, but the embodiment is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a poly methy methacrylate (PMMA) material, and the light guide plate may be removed. The diffusion sheet diffuses incident light, the horizontal and vertical prism sheets condense incident light into a display area, and the brightness enhancement sheet reuses lost light to improve brightness.

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The optical member 1154 is disposed on the light emitting module 1060 and performs a surface light source, diffusion, or condensation of light emitted from the light emitting module 1060.

도 9는 실시 예에 따른 조명장치를 나타낸 도면이다.9 is a view showing a lighting device according to an embodiment.

도 9를 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.Referring to FIG. 9, the lighting device according to the embodiment includes a cover 2100, a light source module 2200, a radiator 2400, a power supply unit 2600, an inner case 2700, and a socket 2800. I can. In addition, the lighting device according to the embodiment may further include one or more of a member 2300 and a holder 2500. The light source module 2200 may include a light emitting device package according to the embodiment.

예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.For example, the cover 2100 may have a shape of a bulb or a hemisphere, and may be provided in a shape with a hollow and an open portion. The cover 2100 may be optically coupled to the light source module 2200. For example, the cover 2100 may diffuse, scatter, or excite light provided from the light source module 2200. The cover 2100 may be a kind of optical member. The cover 2100 may be coupled to the radiator 2400. The cover 2100 may have a coupling portion coupled to the radiator 2400.

상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다. A milky white paint may be coated on the inner surface of the cover 2100. The milky white paint may include a diffuser that diffuses light. The surface roughness of the inner surface of the cover 2100 may be larger than the surface roughness of the outer surface of the cover 2100. This is to allow light from the light source module 2200 to be sufficiently scattered and diffused to be emitted to the outside.

상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.The material of the cover 2100 may be glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate is excellent in light resistance, heat resistance, and strength. The cover 2100 may be transparent or opaque so that the light source module 2200 is visible from the outside. The cover 2100 may be formed through blow molding.

상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.The light source module 2200 may be disposed on one surface of the radiator 2400. Accordingly, heat from the light source module 2200 is conducted to the radiator 2400. The light source module 2200 may include a light source unit 2210, a connection plate 2230, and a connector 2250.

상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.The member 2300 is disposed on an upper surface of the radiator 2400 and has guide grooves 2310 into which a plurality of light source units 2210 and a connector 2250 are inserted. The guide groove 2310 corresponds to the substrate and the connector 2250 of the light source unit 2210.

상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.The surface of the member 2300 may be coated or coated with a light reflective material. For example, the surface of the member 2300 may be coated or coated with a white paint. The member 2300 reflects light reflected on the inner surface of the cover 2100 and returning toward the light source module 2200 toward the cover 2100. Therefore, it is possible to improve the light efficiency of the lighting device according to the embodiment.

상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.The member 2300 may be made of an insulating material, for example. The connection plate 2230 of the light source module 2200 may include an electrically conductive material. Accordingly, electrical contact may be made between the radiator 2400 and the connection plate 2230. The member 2300 may be formed of an insulating material to block an electrical short between the connection plate 2230 and the radiator 2400. The radiator 2400 receives heat from the light source module 2200 and heat from the power supply unit 2600 to radiate heat.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다. The holder 2500 blocks the receiving groove 2719 of the insulating part 2710 of the inner case 2700. Accordingly, the power supply unit 2600 accommodated in the insulating unit 2710 of the inner case 2700 is sealed. The holder 2500 has a guide protrusion 2510. The guide protrusion 2510 has a hole through which the protrusion 2610 of the power supply unit 2600 passes.

상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.The power supply unit 2600 processes or converts an electrical signal provided from the outside and provides it to the light source module 2200. The power supply unit 2600 is accommodated in the storage groove 2719 of the inner case 2700 and is sealed inside the inner case 2700 by the holder 2500.

상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.The power supply unit 2600 may include a protrusion 2610, a guide portion 2630, a base 2650, and an extension 2670.

상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide portion 2630 has a shape protruding outward from one side of the base 2650. The guide part 2630 may be inserted into the holder 2500. A number of components may be disposed on one surface of the base 2650. A number of components include, for example, a DC converter for converting AC power provided from an external power source to DC power, a driving chip for controlling the driving of the light source module 2200, and an ESD for protecting the light source module 2200. (ElectroStatic discharge) may include a protection element, but is not limited thereto.

상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. The extension part 2670 has a shape protruding outward from the other side of the base 2650. The extension part 2670 is inserted into the connection part 2750 of the inner case 2700 and receives an electrical signal from the outside.

예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.For example, the extension part 2670 may be provided equal to or smaller than the width of the connection part 2750 of the inner case 2700. Each end of the "+ wire" and "- wire" may be electrically connected to the extension part 2670, and the other end of the "+ wire" and "- wire" may be electrically connected to the socket 2800. .

상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The inner case 2700 may include a molding unit together with the power supply unit 2600 therein. The molding part is a part where the molding liquid is solidified, and allows the power supply part 2600 to be fixed inside the inner case 2700.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the embodiments above are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, etc. illustrated in each embodiment may be combined or modified for other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Accordingly, contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the embodiments have been described above, these are only examples and do not limit the present invention, and those of ordinary skill in the field to which the present invention pertains are illustrated above without departing from the essential characteristics of the present embodiment. It will be seen that various modifications and applications that are not available are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

5 기판 7 DBR층
10 발광구조물 11 제1 도전형 반도체층
12 활성층 13 제2 도전형 반도체층
15 제1 반도체층 17 제2 반도체층
20 투명전도층 30 전극패드
40 전류차단층 5 Substrate 7 DBR layer
10 Light-emitting structure 11 First conductivity type semiconductor layer
12 Active layer 13 Second conductive semiconductor layer
15 First semiconductor layer 17 Second semiconductor layer
20 Transparent conductive layer 30 Electrode pad
40 current blocking layer

Claims (9)

삭제delete 제1 도전형 반도체층, 상기 제1 도전형 반도체층 위에 배치된 활성층, 상기 활성층 위에 배치된 제2 도전형 반도체층을 포함하는 발광구조물;
상기 발광구조물 위에 배치되며 제1 영역과, 상기 제1 영역의 둘레에 배치된 제2 영역을 포함하는 제1 반도체층;
상기 제1 반도체층의 상기 제1 영역 위에 배치된 전류차단층;
상기 제1 반도체층의 상기 제2 영역 위와 상기 전류차단층 위에 배치된 투명전도층;
상기 투명전도층 위에 배치되며, 하부면이 상기 제1 반도체층의 상기 제2 영역의 상부면에 비해 더 낮게 배치된 전극패드;
상기 발광구조물 아래에 배치된 DBR층;
상기 DBR층 아래에 배치된 기판;
을 포함하는 발광소자.A light emitting structure including a first conductivity type semiconductor layer, an active layer disposed on the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer disposed on the active layer;
A first semiconductor layer disposed on the light-emitting structure and including a first region and a second region disposed around the first region;
A current blocking layer disposed over the first region of the first semiconductor layer;
A transparent conductive layer disposed on the second region of the first semiconductor layer and on the current blocking layer;
An electrode pad disposed on the transparent conductive layer and having a lower surface lower than the upper surface of the second region of the first semiconductor layer;
A DBR layer disposed under the light emitting structure;
A substrate disposed under the DBR layer;
Light-emitting device comprising a. 제2항에 있어서,
상기 전류차단층의 폭은 상기 제1 반도체층의 상기 제1 영역의 폭과 같은 발광소자.The method of claim 2,
The width of the current blocking layer is the same as the width of the first region of the first semiconductor layer. 제2항에 있어서,
상기 제1 반도체층의 상기 제2 영역과 상기 투명전도층 사이에 배치되며, 상기 제1 반도체층에 포함된 불순물에 비해 더 높은 농도의 불순물을 포함하는 제2 반도체층을 포함하는 발광소자.The method of claim 2,
A light-emitting device comprising a second semiconductor layer disposed between the second region of the first semiconductor layer and the transparent conductive layer, and including an impurity having a higher concentration than the impurity included in the first semiconductor layer. 제2항에 있어서,
상기 발광구조물은 AlGaInP 조성 물질을 포함하고, 상기 제1 반도체층은 GaP 조성 물질을 포함하는 발광소자. The method of claim 2,
The light-emitting structure includes an AlGaInP composition material, and the first semiconductor layer includes a GaP composition material. 제2항에 있어서,
상기 제1 반도체층의 상기 제1 영역의 두께는 2 마이크로 미터 내지 3 마이크로 미터인 발광소자.The method of claim 2,
The first semiconductor layer has a thickness of 2 micrometers to 3 micrometers. 제2항에 있어서,
상기 전극패드의 폭은 상기 제1 반도체층의 상기 제1 영역의 폭에 비해 작은 발광소자.The method of claim 2,
A light emitting device having a width of the electrode pad smaller than that of the first region of the first semiconductor layer. 삭제delete 삭제delete
KR1020140075522A 2014-06-20 2014-06-20 Light emitting device KR102200023B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140075522A KR102200023B1 (en) 2014-06-20 2014-06-20 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140075522A KR102200023B1 (en) 2014-06-20 2014-06-20 Light emitting device

Publications (2)

Publication Number Publication Date
KR20150145949A KR20150145949A (en) 2015-12-31
KR102200023B1 true KR102200023B1 (en) 2021-01-11

Family

ID=55128711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140075522A KR102200023B1 (en) 2014-06-20 2014-06-20 Light emitting device

Country Status (1)

Country Link
KR (1) KR102200023B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235802A (en) * 2004-02-17 2005-09-02 Hitachi Cable Ltd Method of manufacturing epitaxial wafer for semiconductor light emitting element
US20100320478A1 (en) * 2009-06-19 2010-12-23 Ubilux Optoelectronics Corporation Light-emitting diode device including a current blocking region and method of making the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2871477B2 (en) * 1994-09-22 1999-03-17 信越半導体株式会社 Semiconductor light emitting device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235802A (en) * 2004-02-17 2005-09-02 Hitachi Cable Ltd Method of manufacturing epitaxial wafer for semiconductor light emitting element
US20100320478A1 (en) * 2009-06-19 2010-12-23 Ubilux Optoelectronics Corporation Light-emitting diode device including a current blocking region and method of making the same

Also Published As

Publication number Publication date
KR20150145949A (en) 2015-12-31

Similar Documents

Publication Publication Date Title
KR101976459B1 (en) Light emitting device, light emitting device package, and light unit
KR102181381B1 (en) Light emitting device
KR102065398B1 (en) Light emitting device, light emitting device package, and light unit
KR102098937B1 (en) Light emitting device
KR102065390B1 (en) Light emitting device, light emitting device package, and light unit
KR20140019935A (en) Light emitting device, light emitting device package, and light unit
KR102008313B1 (en) Light emitting device, light emitting device package, and light unit
KR102224061B1 (en) Light emitting device
KR102163987B1 (en) Light emitting device
KR102200005B1 (en) Light emitting device
KR102042443B1 (en) Light emitting device, light emitting device package, and light unit
KR102237105B1 (en) Light emitting device
KR102181458B1 (en) Light emitting device
KR102187493B1 (en) Light emitting device
KR102142711B1 (en) Light emitting device
KR102053279B1 (en) Light emitting device, light emitting device package, and light unit
KR102200023B1 (en) Light emitting device
KR20140024580A (en) Light emitting device, light emitting device package, and light unit
KR102164063B1 (en) Light emitting device
KR102199992B1 (en) Light emitting device
KR102199995B1 (en) Light emitting device
KR102187496B1 (en) Light emitting device
KR102164070B1 (en) Light emitting device
KR102163984B1 (en) Light emitting device
KR102153111B1 (en) Light emitting device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant