KR102187350B1 - Apparatus for molding semiconductor package and semiconductor package manufactured by the same - Google Patents
Apparatus for molding semiconductor package and semiconductor package manufactured by the same Download PDFInfo
- Publication number
- KR102187350B1 KR102187350B1 KR1020180143138A KR20180143138A KR102187350B1 KR 102187350 B1 KR102187350 B1 KR 102187350B1 KR 1020180143138 A KR1020180143138 A KR 1020180143138A KR 20180143138 A KR20180143138 A KR 20180143138A KR 102187350 B1 KR102187350 B1 KR 102187350B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- molding
- magnetic filler
- molding part
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
본 발명은 반도체 패키지 제조용 몰딩 장치 및 이를 통하여 제조된 반도체 패키지를 개시한다. 본 발명의 일 실시예에 따르면, 추가 공정 없이 몰딩 공정만으로 반도체 패키지의 전자파 차폐 효율을 증대시킬 수 있어, 제조 공정을 단순화 할 수 있는 반도체 패키지 제조용 몰딩 장치 및 이를 통하여 제조된 반도체 패키지를 제공할 수 있다.The present invention discloses a molding apparatus for manufacturing a semiconductor package and a semiconductor package manufactured through the molding apparatus. According to an embodiment of the present invention, it is possible to increase the electromagnetic wave shielding efficiency of a semiconductor package only by a molding process without an additional process, thereby providing a molding apparatus for manufacturing a semiconductor package that can simplify the manufacturing process, and a semiconductor package manufactured through the same. have.
Description
본 발명은 반도체 패키지 제조용 몰딩 장치 및 이를 통하여 제조된 반도체 패키지에 관한 것으로, 보다 상세하게는 반도체 패키지가 전자파 차폐 기능을 갖도록 하기 위한 반도체 패키지 제조용 몰딩 장치 및 이를 통하여 제조된 반도체 패키지에 관한 것이다.The present invention relates to a molding apparatus for manufacturing a semiconductor package, and a semiconductor package manufactured through the same, and more particularly, to a molding apparatus for manufacturing a semiconductor package for making the semiconductor package have an electromagnetic wave shielding function, and a semiconductor package manufactured through the molding device.
반도체 패키지가 탑재된 전자기기가 동작할 때, 필연적으로 전자기기로부터 전자파가 발생되며, 발생된 전자파는 방사 또는 전도를 통해 외부 기기에 전달된다.When an electronic device equipped with a semiconductor package operates, electromagnetic waves are inevitably generated from the electronic device, and the generated electromagnetic waves are transmitted to external devices through radiation or conduction.
그리고 이러한 전자파에 의한 간섭, 즉, 전자기간섭(Electro-Magnetic Interference; 이하, 'EMI'라 칭함)이 외부 기기의 기능에 장애를 주게 된다.In addition, interference caused by such electromagnetic waves, that is, Electro-Magnetic Interference (hereinafter, referred to as “EMI”), impairs functions of external devices.
과거의 전자기기는 비교적 공간의 제약이 적어 기판상에서 반도체들이 서로 멀리 떨어진 상태로 배치가 가능했고, 동작 스피드도 느려서 EMI 관련 이슈에 대해 자유로울 수 있었다. In the past, electronic devices were relatively small in space, so semiconductors could be placed far apart from each other on a substrate, and the operation speed was also slow, so they could be free of EMI related issues.
그러나 최근 들어서는 전자기기의 경박단소화 추세로 인해 반도체들간 배치 간격이 줄어들고, 동작 속도 또한 빨라짐으로써 EMI 관련 이슈가 많이 발생되고 있다.However, in recent years, due to the trend of lighter, thinner, and shorter electronic devices, the spacing between semiconductors is reduced, and the operation speed is also increased, resulting in a lot of EMI related issues.
따라서, 내부에서 발생되는 전자파를 차폐하는 방안이 전자기기의 주요한 과제로 대두되고 있다.Therefore, a method of shielding electromagnetic waves generated inside has emerged as a major problem of electronic devices.
이러한 전파 방해를 일으킬 수 있는 전자파의 차폐를 위하여 현재 다양한 방법들이 사용되고 있으며, 그 종류로는 크게 쉴드 캔(shield can), 전자파 차폐용 필름(film) 및 전자파 흡수 시트(absorber sheet) 등이 사용되고 있다.Various methods are currently used to shield electromagnetic waves that may cause such interference, and largely, a shield can, an electromagnetic wave shielding film, and an electromagnetic wave absorber sheet are used. .
그러나, 쉴드 캔(shield can), 전자파 차폐용 필름(film) 및 전자파 흡수 시트(absorber sheet)는 모두 추가적인 부재를 필요로 하며, 반도체 패키지 제조공정에서 추가적인 공정을 필연적으로 필요로 하는 문제점이 있다.However, the shield can, the electromagnetic wave shielding film, and the electromagnetic wave absorber sheet all require additional members, and there is a problem that an additional process is inevitably required in the semiconductor package manufacturing process.
또한, 반도체 패키지의 크기가 소형화 될수록 쉴드 캔(shield can), 전자파 차폐용 필름(film) 및 전자파 흡수 시트(absorber sheet) 등을 반도체 패키지에 적용하는 공정 난이도가 더욱 증가하게 된다.In addition, as the size of the semiconductor package becomes smaller, the difficulty of applying a shield can, an electromagnetic wave shielding film, and an electromagnetic wave absorber sheet to the semiconductor package further increases.
본 발명은 반도체 패키지 제조용 몰딩 장치 및 이를 통하여 제조된 반도체 패키지에 관한 것으로, 보다 상세하게는 반도체 패키지가 전자파 차폐 기능을 갖도록 하기 위한 반도체 패키지 제조용 몰딩 장치 및 이를 통하여 제조된 반도체 패키지를 제공한다.The present invention relates to a molding apparatus for manufacturing a semiconductor package, and a semiconductor package manufactured through the same, and more particularly, to a molding apparatus for manufacturing a semiconductor package for allowing the semiconductor package to have an electromagnetic wave shielding function, and a semiconductor package manufactured therethrough.
본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치는 제1 몰딩부; 상기 제1 몰딩부와 마주한 상태로 결합하여 캐비티(cavity)를 형성하는 제2 몰딩부; 및 상기 캐비티에 수용된 전자파 차폐 봉지재에 자기력을 가하는 자석부를 포함한다.A molding apparatus for manufacturing a semiconductor package according to an embodiment of the present invention includes: a first molding unit; A second molding part that is combined with the first molding part to form a cavity; And a magnet part for applying a magnetic force to the electromagnetic wave shielding encapsulant accommodated in the cavity.
본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치에서, 상기 자석부는 영구자석 또는 전자석일 수 있다.In the molding apparatus for manufacturing a semiconductor package according to an embodiment of the present invention, the magnet portion may be a permanent magnet or an electromagnet.
본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치에서, 상기 자석부의 크기는 몰딩될 반도체 단품 패키지 크기로부터 PCB전체 크기까지를 포함할 수 있다.In the molding apparatus for manufacturing a semiconductor package according to an embodiment of the present invention, the size of the magnet part may include from the size of the single semiconductor package to be molded to the total size of the PCB.
본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치에서, 상기 자석부는 상기 제1 몰딩부와의 간격 및 상기 제2 몰딩부와의 간격을 조절할 수 있다.In the molding apparatus for manufacturing a semiconductor package according to an embodiment of the present invention, the magnet part may adjust a distance between the first molding part and the second molding part.
본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치에서, 상기 전자석은 인가되는 전류의 크기에 비례하여 자기력의 크기를 조절할 수 있다.In the molding apparatus for manufacturing a semiconductor package according to an embodiment of the present invention, the electromagnet may adjust the magnitude of the magnetic force in proportion to the magnitude of the applied current.
본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치에서, 상기 전자파 차폐 봉지재는 자성체 필러(filler)를 포함할 수 있다.In the molding apparatus for manufacturing a semiconductor package according to an embodiment of the present invention, the electromagnetic wave shielding encapsulant may include a magnetic filler.
본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치에서, 상기 자성체 필러는 상기 자석부의 자기력에 의하여, 상기 전자파 차폐 봉지재 중 상기 자석부와 가까운 영역에 선택적으로 배치될 수 있다.In the molding apparatus for manufacturing a semiconductor package according to an embodiment of the present invention, the magnetic filler may be selectively disposed in a region of the electromagnetic wave shielding encapsulant close to the magnet part by the magnetic force of the magnet part.
본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치에서, 상기 자성체 필러는 코어-쉘(core-shell) 구조를 가질 수 있다.In the molding apparatus for manufacturing a semiconductor package according to an embodiment of the present invention, the magnetic filler may have a core-shell structure.
본 발명의 다른 실시예에 따른 반도체 패키지는, 기판; 상기 기판의 상면에 실장되는 적어도 하나의 반도체 칩; 상기 기판의 상면 및 반도체 칩을 덮도록 형성되는 전자파 차폐 봉지재를 포함하고, 상기 전자파 차폐 봉지재는 자성체 필러를 포함하며, 상기 자성체 필러는 상기 기판 및 상기 반도체 소자와 이격되어 형성된다.A semiconductor package according to another embodiment of the present invention includes a substrate; At least one semiconductor chip mounted on the upper surface of the substrate; And an electromagnetic wave shielding encapsulant formed to cover the upper surface of the substrate and the semiconductor chip, wherein the electromagnetic wave shielding encapsulant includes a magnetic filler, and the magnetic filler is formed to be spaced apart from the substrate and the semiconductor device.
본 발명의 다른 실시예에 따른 반도체 패키지에서, 상기 전자파 차폐 봉지제는 상기 자성체 필러를 10 중량% 내지 80 중량%를 포함할 수 있다.In the semiconductor package according to another embodiment of the present invention, the electromagnetic wave shielding encapsulant may contain 10% to 80% by weight of the magnetic filler.
본 발명의 다른 실시예에 따른 반도체 패키지에서, 상기 자성체 필러는 구, 로드(rod), 판상, 와이어(wire) 중 적어도 하나 이상의 형태를 가질 수 있다.In the semiconductor package according to another embodiment of the present invention, the magnetic filler may have a shape of at least one of a sphere, a rod, a plate, and a wire.
본 발명의 다른 실시예에 따른 반도체 패키지에서, 상기 자성체 필러는 코어-쉘(core-shell) 구조를 가질 수 있다.In the semiconductor package according to another embodiment of the present invention, the magnetic filler may have a core-shell structure.
본 발명의 다른 실시예에 따른 반도체 패키지에서, 상기 코어-쉘 구조에서 쉘의 두께는 1 nm 내지 10 ㎛일 수 있다.In the semiconductor package according to another embodiment of the present invention, the thickness of the shell in the core-shell structure may be 1 nm to 10 μm.
본 발명의 다른 실시예에 따른 반도체 패키지에서, 상기 자성체 필러는 철(Fe), 코발트(Co), 니켈(Ni), 크롬(Cr), 망간(Mn), 바나듐(V) 및 란타넘(La)족 원소 중에서 선택되는 적어도 어느 한 성분을 포함할 수 있다.In the semiconductor package according to another embodiment of the present invention, the magnetic filler is iron (Fe), cobalt (Co), nickel (Ni), chromium (Cr), manganese (Mn), vanadium (V), and lanthanum (La). It may contain at least one component selected from group) elements.
본 발명의 일 실시예에 따르면, 추가 공정 없이 몰딩 공정만으로 반도체 패키지의 전자파 차폐 효율을 증대시킬 수 있어, 제조 공정을 단순화 할 수 있는 반도체 패키지 제조용 몰딩 장치를 제공할 수 있다.According to an embodiment of the present invention, it is possible to increase the electromagnetic wave shielding efficiency of a semiconductor package only by a molding process without an additional process, thereby providing a molding apparatus for manufacturing a semiconductor package that can simplify the manufacturing process.
본 발명의 다른 실시예에 따르면, 쉴드 캔(shield can), 전자파 차폐용 필름(film) 및 전자파 흡수 시트(absorber sheet) 등의 추가 부재를 이용하지 않고, 전자파 차폐 효율을 증대시킬 수 있어 높은 생산성과 가격 경쟁력을 갖는 반도체 패키지를 제공할 수 있다.According to another embodiment of the present invention, it is possible to increase the electromagnetic wave shielding efficiency without using additional members such as a shield can, an electromagnetic wave shielding film, and an electromagnetic wave absorber sheet, so that high productivity It is possible to provide a semiconductor package having a competitive edge and price.
본 발명의 다른 실시예에 따르면, 전자파 차폐 기능을 보유하면서도 반도체 패키지의 외부가 고분자 몰드 수지로 형성되어 반도체 패키지 정보를 레이저 마킹 등에 의해 직접적으로 형성할 수 있어, 외부 몰드층 표면에 형성되는 마크의 시인성을 향상시킬 수 있는 반도체 패키지를 제공할 수 있다.According to another embodiment of the present invention, while maintaining an electromagnetic wave shielding function, the outside of the semiconductor package is formed of a polymer mold resin, so that semiconductor package information can be directly formed by laser marking, etc., so that the mark formed on the surface of the outer mold layer is A semiconductor package capable of improving visibility can be provided.
본 발명의 다른 실시예에 따르면, 몰드를 이용한 전자파 차폐 기능을 보유하는 반도체 패키지에서, 몰드 내부에 전자파 차폐용 자성체 필러가 기판 및 반도체 칩과 선택적으로 이격되어 배치됨으로써 자성체 필러와 기판 및 반도체 칩과의 쇼트(short)에 의한 반도체 패키지의 오동작을 방지할 수 있는 반도체 패키지를 제공할 수 있다.According to another embodiment of the present invention, in a semiconductor package having an electromagnetic wave shielding function using a mold, a magnetic filler for shielding electromagnetic waves is selectively disposed inside the mold to be spaced apart from the substrate and the semiconductor chip, so that the magnetic filler, the substrate, and the semiconductor chip It is possible to provide a semiconductor package capable of preventing a malfunction of the semiconductor package due to a short of.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치를 도시한 것이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치를 이용하여 반도체 패키지를 제조하는 단계를 순서대로 도시한 것이다.
도 6은 본 발명의 다른 실시예에 따른 반도체 패키지 중 구형의 자성체 필러를 갖는 반도체 패키지를 도시한 것이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 패키지 중 판상의 자성체 필러를 갖는 반도체 패키지를 도시한 것이다.
도 8은 본 발명의 다른 실시예에 따른 반도체 패키지 내부의 자성체 필러 중 코어-쉘 구조를 갖는 자성체 필러를 상세하게 도시한 것이다.1 illustrates a molding apparatus for manufacturing a semiconductor package according to an embodiment of the present invention.
2 to 5 sequentially illustrate steps of manufacturing a semiconductor package using the molding apparatus for manufacturing a semiconductor package according to an embodiment of the present invention.
6 illustrates a semiconductor package having a spherical magnetic filler among semiconductor packages according to another embodiment of the present invention.
7 is a diagram illustrating a semiconductor package having a plate-shaped magnetic filler among semiconductor packages according to another embodiment of the present invention.
8 illustrates in detail a magnetic filler having a core-shell structure among magnetic fillers inside a semiconductor package according to another embodiment of the present invention.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings and contents described in the accompanying drawings, but the present invention is not limited or limited by the embodiments.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terms used in the present specification are for describing exemplary embodiments and are not intended to limit the present invention. In this specification, the singular form also includes the plural form unless specifically stated in the phrase. As used in the specification, "comprises" and/or "comprising" refers to the presence of one or more other components, steps, actions and/or elements, and/or elements, steps, actions and/or elements mentioned. Or does not exclude additions.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.As used herein, "embodiment", "example", "side", "example" and the like should be construed as having any aspect or design described better or advantageous than other aspects or designs. Is not.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.In addition, the term'or' means an inclusive OR'inclusive or' rather than an exclusive OR'exclusive or'. That is, unless stated otherwise or unless clear from context, the expression'x uses a or b'means any one of natural inclusive permutations.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.In addition, the singular expression ("a" or "an") used in this specification and the claims generally means "one or more" unless otherwise stated or unless it is clear from the context that it relates to the singular form. Should be interpreted as.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.The terms used in the description below have been selected as general and universal in the related technology field, but there may be other terms depending on the development and/or change of technology, customs, preferences of technicians, and the like. Therefore, terms used in the following description should not be understood as limiting the technical idea, but should be understood as exemplary terms for describing embodiments.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.In addition, in certain cases, there are terms arbitrarily selected by the applicant, and in this case, detailed meanings will be described in the corresponding description. Therefore, terms used in the following description should be understood based on the meaning of the term and the contents throughout the specification, not just the name of the term.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.Meanwhile, terms such as first and second may be used to describe various components, but the components are not limited by terms. The terms are used only for the purpose of distinguishing one component from another.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.In addition, when a part such as a film, layer, region, or configuration request is said to be "on" or "on" another part, not only is it directly above another part, but also another film, layer, region, component in the middle thereof This includes cases where such as are interposed.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used as meanings that can be commonly understood by those of ordinary skill in the art to which the present invention belongs. In addition, terms defined in a commonly used dictionary are not interpreted ideally or excessively unless explicitly defined specifically.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Meanwhile, in describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, a detailed description thereof will be omitted. In addition, terms used in the present specification are terms used to properly express an embodiment of the present invention, which may vary depending on the intention of users or operators, or customs in the field to which the present invention belongs. Accordingly, definitions of these terms should be made based on the contents throughout the present specification.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치를 도시한 것이다.1 illustrates a molding apparatus for manufacturing a semiconductor package according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치(100)는 제1 몰딩부(110), 제1 몰딩부와 마주한 상태로 결합하여 캐비티(140)를 형성하는 제2 몰딩부(120) 및 캐비티에 수용된 전자파 차폐 봉지재(240)에 자기력을 가하는 자석부(130)을 포함한다.Referring to FIG. 1, a
본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치(100)에서, 제1 몰딩부(110)와 제2 몰딩부(120)는 서로 마주하며 배치되며, 제1 몰딩부(110)와 제2 몰딩부(120)가 서로 접촉하고 있는 상태에서 내부에 캐비티(140)가 형성된다.In the
보다 상세하게, 캐비티(140)는 제1 몰딩부(110)와 제2 몰딩부(120)가 서로 접촉하고 있는 상태에서 제1 몰딩부(110)에 형성된 홈과 제2 몰딩부(120)에 형성된 홈이 통합되어 형성될 수 있다.In more detail, the
또한, 상기 홈은 제1 몰딩부(110) 또는 제2 몰딩부(120)중 어느 하나에 선택적으로 형성될 수 있다.In addition, the groove may be selectively formed in either the
이때, 홈의 구조는 특별히 한정되지 않고 제작되는 최종 패키지의 구조에 따라 홈의 구조 또한 용이하게 변경이 가능하며, 예를 들면 비대칭구조의 패키지 또는 곡면형태 구조의 패키지를 필요로 하는 경우에는 홈의 구조를 비대칭구조 또는 곡면형태의 구조로 형성할 수 있다.At this time, the structure of the groove is not particularly limited, and the structure of the groove can be easily changed according to the structure of the final package to be produced. For example, if a package having an asymmetric structure or a package having a curved surface structure is required, The structure can be formed as an asymmetric structure or a curved structure.
상기 캐비티(140)는 반도체 칩이 실장된 기판을 위치시켜 몰딩 수지를 이용하여 반도체 패키지 몰딩 공정이 수행되는 공간이다.The
본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치(100)의 자석부(130)는 영구자석 또는 전자석일 수 있다.The
자석부(130)는 반도체 패키지 몰딩 공정 간에 후술할 자성체 필러를 자기력에 의하여 끌어당겨, 상기 자성체 필러의 위치를 조절할 수 있는 역할을 수행한다.The
또한, 자석부(130)는 고정된 구조일 수 있고, 또는 제1 몰딩부(110)의 측면 및 하면으로부터 위치 이동이 가능하여 몰딩부에 인가되는 자기력을 조절 가능한 구조일 수 있다.In addition, the
도 2 내지 도 5는 본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치를 이용하여 반도체 패키지를 제조하는 단계를 순서대로 도시한 것이다.2 to 5 sequentially illustrate steps of manufacturing a semiconductor package using the molding apparatus for manufacturing a semiconductor package according to an embodiment of the present invention.
도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치(100)의 제2 몰딩부(120)는 제1 몰딩부(110)와 서로 분리될 수 있다.Referring to FIG. 2, the
이때, 제2 몰딩부(120)의 표면에 반도체 칩이 실장된 기판이 부착될 수 있게 된다.In this case, the substrate on which the semiconductor chip is mounted may be attached to the surface of the
도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치(100)에서 제2 몰딩부(120)의 표면에 반도체 칩(220)이 실장된 기판(210)이 부착된다.Referring to FIG. 3, in the
기판(210)은 인쇄 회로 기판(printed circuit board, PCB) 또는 반도체 기판을 포함할 수 있다.The
반도체 칩(220)은 상기 기판(210) 상에 와이어 본딩 또는 솔더 범프를 통한 플립칩 연결 방식으로 전기적으로 연결될 수 있으며, 도 2에서는 반도체 칩(220)이 플립칩 연결 방식을 통해 기판(210)과 연결되는 것으로 도시하였으나 이에 한정되는 것은 아니다.The
반도체 칩(220)은 로직 칩, 주문형 반도체(ASIC), 메모리 칩, 능동 소자(트랜지스터), 및 수동 소자(저항 및 커패시터 및 인덕터) 중 적어도 하나일 수 있거나 이를 포함할 수 있다.The
도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치(100) 제1 몰딩부(110)의 홈 내부에 자성체 필러(230)를 포함하는 전자파 차폐 봉지재 원재료(240a)가 인입된다.4, an electromagnetic wave shielding encapsulant
이때, 자성체 필러(230)를 포함하는 전자파 차폐 봉지재 원재료(240a)의 인입 전 상기 제1 몰딩부(110)의 홈 표면에 이형 필름(250)을 먼저 부착한다. At this time, the
이형필름은 몰딩 공정 완료 후 제1 몰딩부에서 완성된 반도체 패키지를 분리 시 분리를 용이하게 할 수 있다.The release film may facilitate separation when separating the completed semiconductor package from the first molding part after the molding process is completed.
전자파 차폐 봉지재 원재료(240a)는 에폭시 몰딩 컴파운드(EMC)일 수 있으나 이에 한정되지 않는다.The electromagnetic shielding encapsulant
또한, 전자파 차폐 봉지재 원재료(240a)는 분말 형태의 몰딩 수지일 수 있다.In addition, the electromagnetic wave shielding encapsulant
본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치(100) 제1 몰딩부(110)의 홈 내부에 자성체 필러(230)를 포함하는 전자파 차폐 봉지재 원재료(240a)가 인입된 상태일 때, 상기 자성체 필러(230)는 전자파 차폐 봉지재 원재료(240a)에 고르게 분산되어 분포된 상태를 갖는다.When the electromagnetic wave shielding encapsulant
또한, 전자파 차폐 봉지재 원재료(240a)에 포함된 자성체 필러(230)는 10 중량% 내지 80 중량%의 함량을 가질 수 있다.In addition, the
도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치(100)의 제1 몰딩부(110) 및 제2 몰딩부(120)가 접촉된 상태로 몰딩 공정이 수행된다.Referring to FIG. 5, a molding process is performed while the
보다 상세하게는, 전자파 차폐 봉지재 원재료(240a)가 멜팅(melting)되어 낮은 점도를 유지할 때까지 기다린 후 제1 몰딩부(110)가 제2 몰딩부(120)를 향해 이동하여 제2 몰딩부(120)에 부착된 기판(210) 및 반도체 칩(220)을 함침시킨 후 압력을 가하여 전자파 차폐 봉지재 원재료(240a)를 충분히 경화시킨다.More specifically, after waiting until the electromagnetic shielding encapsulant
경화 시, 제1 몰딩부(110) 및 제2 몰딩부(120)는 전자파 차폐 봉지재가 충분히 경화될 수 있도록 150 ℃ 내지 200 ℃의 온도로 가열한 후 경화 공정을 수행할 수 있으며, 성형 속도의 향상을 위하여 보다 바람직하게는 170 ℃ 내지 190 ℃의 온도로 제1 몰딩부(110) 및 제2 몰딩부(120)를 가열한 후 경화 공정을 수행할 수 있다.During curing, the
또한, 성형된 봉지재의 외관 품질을 향상시키기 위하여 성형 압력을 높여 봉지재 내부에 존재할 수 있는 기공을 없앨 수 있으며, 이때의 압력은 13 Ton 내지 22 Ton의 압력을 인가할 수 있다.In addition, in order to improve the appearance quality of the molded encapsulant, the molding pressure may be increased to eliminate pores that may exist in the encapsulant, and a pressure of 13 Ton to 22 Ton may be applied at this time.
더하여, 성형 공정 시 캐비티(140) 내에는 진공이 형성되어 전자파 차폐 봉지재 원재료(240a)에서 발생할 수 있는 흄(fume)을 억제할 수 있다.In addition, during the molding process, a vacuum is formed in the
본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치(100)의 제1 몰딩부(110) 및 제2 몰딩부(120)가 접촉된 상태에서 캐비티(140)가 정의되며, 상기 캐비티(140) 내부에서 전자파 차폐 봉지재 원재료(240a)가 전자파 차폐 봉지재(240)의 형태로 경화된다.A
즉, 본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치(100)는 캐비티(140) 내부에 전자파 차폐 봉지재 원재료(240a)를 공급하고 제1 몰딩부(110)와 제2 몰딩부(120) 사이에서 상기 전자파 차폐 봉지재 원재료(240a)를 압축 성형하여 전자파 차폐 봉지재(240)를 형성하는 컴프레션 몰딩 장치일 수 있다.That is, in the
전자파 차폐 봉지재 원재료(240a)가 전자파 차폐 봉지재(240)의 형태로 경화되는 몰딩 공정에서 전자파 차폐 봉지재 원재료(240a)가 용융되고, 이때 용융된 전자파 차폐 봉지재 원재료(240a) 내의 자성체 필러(230)는 자석부(130)의 자기력에 의하여 자석부(130) 쪽으로 이동하게 된다.In the molding process in which the electromagnetic shielding encapsulant
이때 자성체 필러(230)의 이동을 원활하게 하기 위하여, 자석부(130)가 영구자석인 경우 자기력의 조절을 위하여 제1 몰딩부(110)와 자석부(130) 간의 거리를 조절할 수 있으며, 자석부(130)가 전자석인 경우에는 자석부(130)에 인가되는 전류를 조절하여 자기력을 조절할 수 있다.At this time, in order to facilitate the movement of the
결과적으로, 본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치(100)의 자석부(130)에 의하여 기판(210) 및 반도체 칩(220)과 이격된 구조로 자성체 필러(230)가 형성된 반도체 패키지를 제조할 수 있다.As a result, a semiconductor in which the
따라서, 자성체 필러(230)는 자석부(130)의 자기력에 의한 인력을 통해 패키지의 선택적으로 배치됨으로써 기판(210) 및 반도체 칩(220)과 이격될 수 있는데, 이로 인하여 자성체 필러(230)와 기판(210) 및 반도체 칩(220)과의 쇼트(short)에 의한 반도체 패키지의 오동작을 방지할 수 있다.Therefore, the
도 6은 본 발명의 다른 실시예에 따른 반도체 패키지 중 구형의 자성체 필러를 갖는 반도체 패키지를 도시한 것이다.6 illustrates a semiconductor package having a spherical magnetic filler among semiconductor packages according to another embodiment of the present invention.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지(200)는 기판(210), 기판(210)의 상면에 실장되는 적어도 하나의 반도체 칩(220), 기판(210)의 상면 및 반도체 칩(220)을 덮도록 형성되는 전자파 차폐 봉지재(240)로 구성된다.Referring to FIG. 6, a
본 발명의 다른 실시예에 따른 반도체 패키지(200)의 전자파 차폐 봉지재(240)는 자성체 필러(230)를 포함하며, 자성체 필러(230)는 기판(210) 및 반도체 소자(220)와 이격되어 형성된다.The electromagnetic
본 발명의 다른 실시예에 따른 반도체 패키지(200)의 자성체 필러(230)는 구, 로드(rod), 판상, 와이어(wire) 중 적어도 하나 이상의 형태를 갖고, 형태에 관계 없이 코어-쉘(core-shell) 구조를 가질 수 있다.The
본 발명의 다른 실시예에 따른 반도체 패키지(200)의 자성체 필러(230)는 철(Fe), 코발트(Co), 니켈(Ni), 크롬(Cr), 망간(Mn), 바나듐(V) 및 란타넘(La)족 원소 중에서 선택되는 적어도 어느 한 성분을 포함할 수 있다.The
예를 들어, 상기 자성체 필러(230)는 Fe3O4, Fe2O3, FeO, FeO2, Y3Fe5O12(YIG) 또는 YFeO3 등의 페라이트계 물질, Nd-Fe-B, Sm-Co 또는 Gd2O3 등의 희토류계 물질, Mn, Cr, Fe, Co, V 및 란타넘(La)족 원소 중에서 선택되는 적어도 어느 하나가 도핑된 TiO2, ZnO 또는 SiO2 등의 묽은 자성 반도체(diluted magnetic semiconductor; DMS), 또는 그 밖의 강자성 물질을 포함할 수 있다.For example, the
본 발명의 다른 실시예에 따른 반도체 패키지는 기판(210) 및 반도체 소자(220)와 이격되어 형성되는 자성체 필러(230)를 포함하는 전자파 차폐 봉지재(240)를 통하여 몰딩되어, 전자파 차폐 효율이 증대되고, 쉴드 캔(shield can), 전자파 차폐용 필름(film) 및 전자파 흡수 시트(absorber sheet) 등을 이용하지 않아 공정이 단순화 되며, 반도체 패키지의 표면이 고분자 재료인 몰드 수지로 형성되므로 반도체 패키지 정보를 레이저 마킹 등에 의해 직접적으로 형성할 수 있어, 외부 몰드층 표면에 형성되는 마크의 시인성이 향상된다는 이점이 제공된다.The semiconductor package according to another embodiment of the present invention is molded through an electromagnetic
도 7은 본 발명의 다른 실시예에 따른 반도체 패키지 중 판상의 자성체 필러를 갖는 반도체 패키지를 도시한 것이다.7 is a diagram illustrating a semiconductor package having a plate-shaped magnetic filler among semiconductor packages according to another embodiment of the present invention.
도 7을 참조하면, 자성체 필러(250)가 판상의 형태를 갖는 것을 확인할 수 있는데, 판상의 자성체 필러를 이용 시 구형의 자성체 필러를 이용할 때 보다 더 높은 전자파 차폐 효율을 갖는다.Referring to FIG. 7, it can be seen that the
이는 판상의 자성체 필러(250)는 전자파 차폐 봉지재(240)내부에 기판(210)과 수평으로 배열 시 상대적으로 넓은 면적을 덮는 효과를 낼 수 있음에 기인한다.This is because the plate-shaped
본 발명의 일 실시예에 따른 자성체 필러(230)는 구형의 자성체 필러(230) 및 판상의 자성체 필러(250)가 혼합되어 사용될 수 있고, 또는 구형의 자성체 필러(230) 및 판상의 자성체 필러(250)가 각각 단독 형태로 사용될 수도 있다.
도 8은 본 발명의 다른 실시예에 따른 반도체 패키지 내부의 자성체 필러 중 코어-쉘 구조를 갖는 자성체 필러를 상세하게 도시한 것이다.8 is a detailed diagram of a magnetic filler having a core-shell structure among magnetic fillers inside a semiconductor package according to another exemplary embodiment of the present invention.
도 8을 참조하면, 상기 코어-쉘 구조의 자성체 필러(230)는 자성체 필러 코어(230a)의 표면을 절연층(230b)으로 둘러싼 구조로 형성될 수 있다. 이때, 자성체 필러 코어(230a)를 둘러싸는 절연층(230b)을 쉘로 하여 코어-쉘 구조를 형성하게 된다.Referring to FIG. 8, the
본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰딩 장치(100)를 통해 제조된 반도체 패키지에서, 자성체 필러 코어(230a)를 절연층(230b)으로 둘러싼 코어-쉘 구조로 형성하게 되면, 반도체 패키지 제조용 몰딩 장치(100)를 통하여 반도체 패키지를 제조 시, 자성체 필러 코어(230a)가 기판(210)또는 반도체 칩(220)과 접촉하게 되어도 전기적 쇼트(short) 현상이 발생하지 않아 패키지의 오동작을 방지할 수 있게 된다.In a semiconductor package manufactured through the
절연층(230b)은 자성체 필러 코어(230a)를 산화 또는 질화 처리 하여 자성체 필러 코어(230a)의 산화물 또는 질화물로 형성할 수 있고, 또한 자성체 필러 코어(230a)의 표면을 유기 수지로 코팅하여 형성할 수 있으며 특별히 한정되지는 않는다.The insulating
자성체 필러(230)가 코어-쉘 형태를 가질 때, 절연층(230b)은 1 nm 내지 10 ㎛의 두께를 가질 수 있으며, 보다 바람직하게는 1 nm 내지 100 nm의 두께를 가질 수 있다.When the
절연층(230b)의 두께가 10 ㎛를 초과할 경우, 자석부(130)의 자력에 의한 자성체 필러(230)의 이동이 원활하지 않을 수 있으며, 절연층(230b)의 두께가 1 nm 미만일 경우 전자파 차폐 봉지재(240) 고유의 전기적 절연성이 저하되는 현상이 발생되어 쇼트(short) 현상을 일으킬 수 있다.When the thickness of the insulating
결론적으로, 본 발명의 실시예에 따른 반도체 패키지 제조용 몰딩 장치 및 반도체 패키지는 자석부의 자기력을 통하여 자성체 필러를 봉지부에 선택적으로 배치시켜 전자파 차폐 효율이 증대되고, 쉴드 캔(shield can), 전자파 차폐용 필름(film) 및 전자파 흡수 시트(absorber sheet) 등을 이용하지 않아 공정이 단순화 되는 이점이 있다.In conclusion, in the molding apparatus and semiconductor package for manufacturing a semiconductor package according to an embodiment of the present invention, the electromagnetic wave shielding efficiency is increased by selectively placing a magnetic filler in the encapsulation portion through the magnetic force of the magnet portion, and shield can, electromagnetic wave shielding There is an advantage of simplifying the process by not using a film or an electromagnetic wave absorber sheet.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are merely presented specific examples to aid understanding and are not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is apparent to those of ordinary skill in the art that other modified examples based on the technical idea of the present invention may be implemented.
Claims (13)
상기 제1 몰딩부와 마주한 상태로 결합하여 캐비티(cavity)를 형성하는 제2 몰딩부; 및
상기 캐비티에 수용된 전자파 차폐 봉지재에 자기력을 가하는 자석부를 포함하며,
상기 제1 몰딩부의 상부 표면에 홈을 구비하고,
상기 제1 몰딩부의 상부 표면에 구비된 홈과 상기 제2 몰딩부의 하부 표면에 의하여 상기 캐비티를 형성하는 것이며,
상기 제1 몰딩부의 상부 표면에 구비된 홈 내부에는 상기 전자파 차폐 봉지재의 원재료가 수용되며,
상기 제1 몰딩부의 상부 표면과 상기 원재료 사이에는 이형필름이 형성되며,
상기 제2 몰딩부의 하부 표면에는 상기 제1 몰딩부의 상부 표면에 구비된 홈을 향하도록 반도체 칩이 실장된 기판이 부착되며,
상기 자석부는 상기 제1 몰딩부의 측면과 하면에 형성되어 상기 원재료 내 자성체 필러(filler)를 상기 제1 몰딩부의 표면부로 분산시키는 것이며,
상기 제1 몰딩부는 상기 반도체 칩과 상기 기판이 상기 원재료 상에 합침되도록 상기 제2 몰딩부를 향하여 이동하는 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치.
A first molding part;
A second molding part that is combined with the first molding part to form a cavity; And
It includes a magnet portion applying a magnetic force to the electromagnetic shielding encapsulant accommodated in the cavity,
A groove is provided on the upper surface of the first molding part,
The cavity is formed by the groove provided on the upper surface of the first molding part and the lower surface of the second molding part,
The raw material of the electromagnetic wave shielding encapsulant is accommodated in the groove provided on the upper surface of the first molding part,
A release film is formed between the upper surface of the first molding part and the raw material,
A substrate having a semiconductor chip mounted thereon is attached to a lower surface of the second molding part toward a groove provided in the upper surface of the first molding part,
The magnet part is formed on the side surface and the lower surface of the first molding part to distribute the magnetic filler in the raw material to the surface part of the first molding part,
The molding apparatus for manufacturing a semiconductor package, wherein the first molding part moves toward the second molding part so that the semiconductor chip and the substrate are merged onto the raw material.
상기 자석부는 영구자석 또는 전자석인 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치.
The method of claim 1,
The molding apparatus for manufacturing a semiconductor package, characterized in that the magnet part is a permanent magnet or an electromagnet.
상기 자석부는, 상기 자석부와 상기 제1 몰딩부와의 간격을 조절할 수 있는 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치.
The method of claim 1,
The magnet part, a molding apparatus for manufacturing a semiconductor package, characterized in that the gap between the magnet part and the first molding part can be adjusted.
상기 자석부는 전자석이고, 상기 전자석은 인가되는 전류의 크기에 비례하여 자기력의 크기를 조절할 수 있는 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치.
The method of claim 2,
The magnet part is an electromagnet, and the electromagnet is a molding apparatus for manufacturing a semiconductor package, wherein the amount of magnetic force can be adjusted in proportion to the amount of applied current.
상기 전자파 차폐 봉지재는 자성체 필러(filler)를 포함하는 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치.
The method of claim 1,
The molding apparatus for manufacturing a semiconductor package, characterized in that the electromagnetic wave shielding encapsulant includes a magnetic filler.
상기 자성체 필러는 코어-쉘(core-shell) 구조를 갖는 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치.
The method of claim 5,
The magnetic filler is a molding apparatus for manufacturing a semiconductor package, characterized in that the core-shell (core-shell) structure.
상기 기판의 상면에 실장되는 적어도 하나의 반도체 칩;
상기 기판의 상면 및 반도체 칩을 덮도록 형성되는 전자파 차폐 봉지재
를 포함하고,
상기 전자파 차폐 봉지재는 자성체 필러를 포함하며,
상기 자성체 필러는 상기 기판 및 상기 반도체 칩과 이격되어 형성된 것이며,
상기 자성체 필러는 코어-쉘(core-shell) 구조를 갖는 것이며,
상기 코어-쉘 구조는 자성체 필러 코어의 표면을 둘러싸는 절연층으로 구성되는 것이며,
상기 절연층은 상기 자성체 필러 코어의 산화물 또는 질화물인 것을 특징으로 하는 반도체 패키지.
Board;
At least one semiconductor chip mounted on the upper surface of the substrate;
Electromagnetic shielding encapsulant formed to cover the upper surface of the substrate and the semiconductor chip
Including,
The electromagnetic wave shielding encapsulant includes a magnetic filler,
The magnetic filler is formed to be spaced apart from the substrate and the semiconductor chip,
The magnetic filler has a core-shell structure,
The core-shell structure is composed of an insulating layer surrounding the surface of the magnetic filler core,
The insulating layer is a semiconductor package, characterized in that the oxide or nitride of the magnetic filler core.
상기 전자파 차폐 봉지제 중 상기 자성체 필러는 10 중량% 내지 80 중량%를 포함하는 것을 특징으로 하는 반도체 패키지.
The method of claim 8,
A semiconductor package, characterized in that the magnetic filler of the electromagnetic shielding encapsulant contains 10% to 80% by weight.
상기 자성체 필러는 구, 로드(rod), 판상, 와이어(wire) 중 적어도 하나 이상의 형태를 갖는 것을 특징으로 하는 반도체 패키지.
The method of claim 8,
The magnetic filler is a semiconductor package, characterized in that it has a shape of at least one of a sphere, a rod, a plate, and a wire.
상기 코어-쉘 구조에서 쉘의 두께는 1 nm 내지 100 nm인 것을 특징으로 하는 반도체 패키지.
The method of claim 8,
In the core-shell structure, the thickness of the shell is 1 nm to 100 nm.
상기 자성체 필러는 철(Fe), 코발트(Co), 니켈(Ni), 크롬(Cr), 망간(Mn), 바나듐(V) 및 란타넘(La)족 원소 중에서 선택되는 적어도 어느 한 성분을 포함하는 것을 특징으로 하는 반도체 패키지.
The method of claim 8,
The magnetic filler contains at least one component selected from iron (Fe), cobalt (Co), nickel (Ni), chromium (Cr), manganese (Mn), vanadium (V), and lanthanum (La) group elements. A semiconductor package, characterized in that.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180143138A KR102187350B1 (en) | 2018-11-20 | 2018-11-20 | Apparatus for molding semiconductor package and semiconductor package manufactured by the same |
PCT/KR2019/015916 WO2020106053A1 (en) | 2018-11-20 | 2019-11-20 | Molding apparatus for manufacturing semiconductor package and semiconductor package manufactured therethrough |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180143138A KR102187350B1 (en) | 2018-11-20 | 2018-11-20 | Apparatus for molding semiconductor package and semiconductor package manufactured by the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200058704A KR20200058704A (en) | 2020-05-28 |
KR102187350B1 true KR102187350B1 (en) | 2020-12-07 |
Family
ID=70773545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180143138A KR102187350B1 (en) | 2018-11-20 | 2018-11-20 | Apparatus for molding semiconductor package and semiconductor package manufactured by the same |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR102187350B1 (en) |
WO (1) | WO2020106053A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI819354B (en) | 2020-08-19 | 2023-10-21 | 南韓商Lg化學股份有限公司 | Adhesive resin composition, adhesive film for semiconductor and dicing die-bonding film |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005079139A (en) * | 2003-08-28 | 2005-03-24 | Sony Corp | Electronic component module and its manufacturing process |
KR101829392B1 (en) | 2011-08-23 | 2018-02-20 | 삼성전자주식회사 | Semiconductor package and method of forming the same |
WO2013183671A1 (en) * | 2012-06-08 | 2013-12-12 | 日立化成株式会社 | Method for manufacturing semiconductor device |
KR20140081548A (en) * | 2012-12-21 | 2014-07-01 | 에스케이하이닉스 주식회사 | Semiconductor package and manufacturing method for the same |
KR101549986B1 (en) * | 2013-11-06 | 2015-09-03 | (주)창성 | Composition for complex sheet, complex sheet comprising the same, and preparation method of the complex sheet |
SG11201704871QA (en) | 2014-12-22 | 2017-07-28 | Atotech Deutschland Gmbh | Method for electromagnetic shielding and thermal management of active components |
KR102634389B1 (en) | 2016-09-07 | 2024-02-06 | 삼성전자주식회사 | Semiconductor package and method of fabricating the same |
KR101896435B1 (en) * | 2016-11-09 | 2018-09-07 | 엔트리움 주식회사 | Electronic component package for electromagnetic interference shielding and method for manufacturing the same |
-
2018
- 2018-11-20 KR KR1020180143138A patent/KR102187350B1/en active IP Right Grant
-
2019
- 2019-11-20 WO PCT/KR2019/015916 patent/WO2020106053A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2020106053A1 (en) | 2020-05-28 |
KR20200058704A (en) | 2020-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11309117B2 (en) | Inductive element and manufacturing method | |
CN106158293B (en) | Face is installed by the manufacture method of multiphase inductor | |
US11183323B2 (en) | Magnetic core component and gap control method thereof | |
CN102446916A (en) | Integrated circuits with magnetic core inductors and methods of fabrications thereof | |
CN103295754A (en) | Method of manufacturing surface mount inductor | |
US10312013B2 (en) | Coil component | |
JP2008306017A (en) | Inductor and its manufacturing method | |
WO2002025677A2 (en) | Planar inductive element | |
CN104980007B (en) | Power module and its manufacture method | |
KR102187350B1 (en) | Apparatus for molding semiconductor package and semiconductor package manufactured by the same | |
JP2009260116A (en) | Molded coil and producing method of the same | |
US10210988B2 (en) | Coil component | |
TWI477023B (en) | An electronic component package and method for making the same | |
CN112652446B (en) | Coil component and method for manufacturing same | |
CN101752059B (en) | Winding power inductance component and manufacturing method thereof | |
US10014101B2 (en) | Coil component | |
US10770219B2 (en) | Coil component | |
US20160268023A1 (en) | Transfer mold compound mixture for fabricating an electronic circuit | |
JP2018056179A (en) | Coil component | |
KR101367092B1 (en) | Internal antenna and manufactuing method thereof | |
US11488914B2 (en) | Transformers with build-up films | |
CN101640100A (en) | Magnetic element | |
US11264161B2 (en) | Coil electronic component | |
JP4483455B2 (en) | Manufacturing method of circuit board for mounting semiconductor element | |
KR101716691B1 (en) | Magnetic sheet with enhanced DC bias characteristics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |