KR102182035B1 - 고 종횡비 구조들에서 iii-v 재료들을 제거하기 위한 방법 - Google Patents

고 종횡비 구조들에서 iii-v 재료들을 제거하기 위한 방법 Download PDF

Info

Publication number
KR102182035B1
KR102182035B1 KR1020190046850A KR20190046850A KR102182035B1 KR 102182035 B1 KR102182035 B1 KR 102182035B1 KR 1020190046850 A KR1020190046850 A KR 1020190046850A KR 20190046850 A KR20190046850 A KR 20190046850A KR 102182035 B1 KR102182035 B1 KR 102182035B1
Authority
KR
South Korea
Prior art keywords
fin
substrate
etching
fin structure
processing method
Prior art date
Application number
KR1020190046850A
Other languages
English (en)
Other versions
KR20190123691A (ko
Inventor
신유 바오
잉 장
칭준 조우
양첸 린
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20190123691A publication Critical patent/KR20190123691A/ko
Application granted granted Critical
Publication of KR102182035B1 publication Critical patent/KR102182035B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 디바이스들, 이를테면 FinFET들을 형성하기 위한 방법들이 제공된다. 실시예에서, 핀 구조 프로세싱 방법은, 기판 상에 형성된 복수의 핀들 중 제1 핀의 일부를 제거하여, 제1 핀의 나머지 부분의 표면을 노출시키는 단계 ― 핀들은 기판 상에 형성된 유전체 재료 구조들에 인접함 ―; 기판 프로세싱 환경에서 III-V 족 반도체 재료를 증착함으로써, 제1 핀의 나머지 부분의 표면 상에 피처들을 형성하기 위해, 증착 동작을 수행하는 단계; 및 인접한 유전체 재료 구조들 사이에 복수의 개구들을 형성하도록, 에칭 가스로 피처들을 에칭하기 위해, 에칭 동작을 수행하는 단계를 포함하며, 여기서, 에칭 동작은 증착 동작과 동일한 챔버에서 수행된다.

Description

고 종횡비 구조들에서 III-V 재료들을 제거하기 위한 방법{METHOD TO REMOVE III-V MATERIALS IN HIGH ASPECT RATIO STRUCTURES}
[0001] 본 발명의 실시예들은 일반적으로, 반도체 디바이스들을 형성하기 위한 방법들에 관한 것으로, 더 구체적으로, 핀 전계 효과 트랜지스터(FinFet)들을 형성하기 위한 방법들에 관한 것이다.
[0002] FinFET 디바이스들은 전형적으로, 고 종횡비들을 갖는 반도체 핀들을 포함하며, 여기서, 그 반도체 핀들 위에 트랜지스터를 위한 채널 및 소스/드레인 구역들이 형성된다. 이어서, 더 빠르고 더 신뢰성 있고 더 양호하게-제어되는 반도체 트랜지스터 디바이스들을 생성하기 위해, 채널 및 소스/드레인 구역들의 증가된 표면적의 이점을 활용하여, 핀 디바이스들의 일부 위에 그리고 그 일부와 나란히 게이트 전극이 형성된다. FinFET들의 추가적인 이점들은 쇼트 채널 효과(short channel effect)를 감소시키고 더 높은 전류 흐름을 제공하는 것을 포함한다.
[0003] FinFET들을 제작하기 위한 종래의 기법들은, 패터닝된 웨이퍼들 상에서의 III-V 재료들, 이를테면 GaAs, InGaAs, 및 InP의 제거 또는 트리밍(trimming) 동안 난제들을 겪는다. 그러한 난제들은, Si, SiOx, 및 SiNx에 대해 III-V 반도체 재료들을 선택적으로 에칭하는 것; 고 종횡비 구조들의 트렌치들(< 30 nm)의 바닥에 도달하는 것의 어려움; 열 버짓(thermal budget) 제한들; 및 기판 프로세싱 챔버에 대한 비소 오염 및 저감 제약들을 포함한다.
[0004] 따라서, 핀 구조 제작을 위한 개선된 방법들이 필요하다.
[0005] 반도체 디바이스들, 이를테면 FinFET들을 형성하기 위한 방법들이 제공된다. 실시예에서, 핀 구조 프로세싱 방법은, 기판 상에 형성된 복수의 핀들 중 제1 핀의 일부를 제거하여, 제1 핀의 나머지 부분의 표면을 노출시키는 단계 ― 핀들은 기판 상에 형성된 유전체 재료 구조들에 인접함 ―; 기판 프로세싱 환경에서 III-V 족 반도체 재료를 증착함으로써, 제1 핀의 나머지 부분의 표면 상에 피처들을 형성하기 위해, 증착 동작을 수행하는 단계; 및 인접한 유전체 재료 구조들 사이에 복수의 개구들을 형성하도록, 에칭 가스로 피처들을 에칭하기 위해, 에칭 동작을 수행하는 단계를 포함하며, 여기서, 에칭 동작은 증착 동작과 동일한 챔버에서 수행된다.
[0006] 다른 실시예에서, 핀 구조 프로세싱 방법은, 기판 상에 형성된 복수의 핀들 중 제1 핀의 일부를 제거하여, 제1 핀의 나머지 부분의 표면을 노출시키는 단계 ― 핀들은 기판 상에 형성된 유전체 재료 구조들에 인접함 ―; 기판 프로세싱 환경에서 III-V 족 반도체 재료를 증착함으로써, 제1 핀의 나머지 부분의 표면 상에 피처들을 형성하기 위해, 증착 동작을 수행하는 단계; 화학 기계적 연마 프로세스에 의해 III-V 족 반도체 재료를 평탄화하는 단계; 인접한 유전체 재료 구조들 사이에 복수의 개구들을 형성하도록, 에칭 가스로 피처들을 에칭하기 위해, 에칭 동작을 수행하는 단계 ― 에칭 동작은 증착 동작과 동일한 챔버에서 수행됨 ―; 및 제1 핀의 나머지 부분의 표면 상에 충전 재료를 형성하는 단계를 포함하며, 여기서, 충전 재료는 복수의 개구들 중 대응하는 개구 내에 형성된다.
[0007] 다른 실시예에서, 핀 구조 프로세싱 방법은, 기판 상에 형성된 복수의 핀들 중 제1 핀의 일부를 제거하여, 제1 핀의 나머지 부분의 표면을 노출시키는 단계 ― 핀들은 기판 상에 형성된 유전체 재료 구조들에 인접함 ―; 기판 프로세싱 환경에서 III-V 족 반도체 재료를 증착함으로써, 제1 핀의 나머지 부분의 표면 상에 피처들을 형성하기 위해, 증착 동작을 수행하는 단계; 화학 기계적 연마 프로세스에 의해 III-V 족 반도체 재료를 평탄화하는 단계; 인접한 유전체 재료 구조들 사이에 복수의 개구들을 형성하도록, 에칭 가스로 피처들을 에칭하기 위해, 에칭 동작을 수행하는 단계 ― 에칭 동작은 증착 동작과 동일한 챔버에서 수행되고, 에칭 가스는 HCl임 ―; 기판 프로세싱 환경에 수소 함유 가스, 캐리어 가스, 또는 이들의 조합을 전달하는 단계; 및 제1 핀의 나머지 부분의 표면 상에 충전 재료를 형성하는 단계를 포함하며, 여기서, 충전 재료는 복수의 개구들 중 대응하는 개구 내에 형성된다.
[0008] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 하고, 다른 균등하게 유효한 실시예들을 허용할 수 있다는 것이 주목되어야 한다.
[0009] 도 1은 본원에서 설명되는 일 실시예에 따른 반도체 구조의 사시도이다.
[0010] 도 2a 내지 도 2h는 본원에서 설명되는 일 실시예에 따른, 반도체 디바이스를 형성하기 위한 프로세스를 예시한다.
[0011] 도 3a 내지 도 3c는 본원에서 설명되는 다른 실시예에 따른, 반도체 디바이스를 형성하기 위한 프로세스를 예시한다.
[0012] 도 4a는 일부 실시예들에 따른, 핀 구조 프로세싱을 위한 방법의 동작들을 예시한다.
[0013] 도 4b는 일부 실시예들에 따른, 핀 구조 프로세싱을 위한 방법의 동작들을 예시한다.
[0014] 도 4c는 일부 실시예들에 따른, 핀 구조 프로세싱을 위한 방법의 동작들을 예시한다.
[0015] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들이 추가적인 설명 없이 다른 실시예들에 유익하게 포함될 수 있다는 것이 고려된다.
[0016] 도 1은 본원에서 설명되는 일 실시예에 따른 반도체 구조(100)의 사시도이다. 반도체 구조(100)는 기판(101), 복수의 핀들(102)(2개만 도시되어 있지만 구조는 2개 초과의 핀들을 가질 수 있음), 기판(101) 상의 인접한 핀들(102) 사이에 배치된 유전체 재료(104), 및 유전체 재료(104) 상에 그리고 각각의 핀(102)의 일부 위에 배치된 게이트 전극(110)을 포함할 수 있다. 기판(101)은 벌크 실리콘 기판일 수 있고, p-타입 또는 n-타입 불순물로 도핑될 수 있다. 대안적으로, 기판(101)은, 게르마늄, 실리콘-게르마늄, 및 다른 유사한 재료들을 포함하는 다른 기판 재료들로 제작될 수 있다. 복수의 핀들(102)은 기판(101)과 동일한 재료로 제작될 수 있다. 유전체 재료(104)는 격리 구역들, 이를테면 STI(shallow trench isolation) 구역들을 형성할 수 있고, 실리콘 산화물, 실리콘 질화물, 실리콘 옥시나이트라이드, 실리콘 카보나이트라이드, 또는 임의의 다른 적합한 유전체 재료로 제작될 수 있다. 도 1에 도시된 바와 같이, 복수의 핀들(102) 각각은 유전체 재료(104)의 상부 표면 위로 일정 거리만큼 연장된다. 게이트 전극(110)과 복수의 핀들(102) 사이에 게이트 유전체(108)가 형성된다. 게이트 유전체(108)는 게이트 전극(110)과 복수의 핀들(102) 사이의 전기적 격리를 가능하게 한다. 게이트 유전체(108)는 실리콘 질화물, 실리콘 산화물, 하프늄 산화물, 하프늄 실리콘 옥시나이트라이드, 하프늄 실리케이트, 하프늄 실리콘 산화물, 또는 임의의 다른 적합한 게이트 유전체 재료로 제작될 수 있다. 게이트 전극(110)은 폴리실리콘, 비정질 실리콘, 게르마늄, 실리콘 게르마늄, 금속들, 또는 금속 합금들로 제작될 수 있다.
[0017] 도 2a 내지 도 2h는 본원에서 설명되는 일 실시예에 따른, 반도체 디바이스를 형성하기 위한 프로세스를 예시한다. 도 2a는 반도체 구조(100)의 측면도이다. 반도체 구조(100)는 유전체 재료(104)의 상부 표면(201) 위로 연장된 복수의 핀들(102)(3개가 도시되어 있음), 및 게이트 전극(110)을 포함한다. 게이트 유전체(108) 및 기판(101)은 명확성을 위해 생략된다. 다음으로, 도 2b에 도시된 바와 같이, 각각의 핀(102)의 일부가 제거되어, 핀(102)의 나머지 부분(204)의 표면(202)이 노출된다. 각각의 핀(102)의 일부의 제거는 아래에서 논의되는 바와 같이 선택적 에칭 프로세스에 의해 이루어질 수 있고, 그에 따라, 게이트 전극(110) 및 유전체 재료(104)는 핀들(102)의 일부의 제거에 의해 크게 영향을 받지 않는다. 다시 말하면, 핀(102), 게이트 전극(110), 및 유전체 재료(104)가 상이한 재료들로 제조되어, 핀(102)의 에칭 레이트가 게이트 전극(110) 및 유전체 재료(104)의 에칭 레이트들보다 훨씬 더 빠르게 되도록, 에칭 케미스트리가 선정된다. 각각의 핀(102)의 나머지 부분(204)의 표면(202)은 유전체 재료의 상부 표면(201)으로부터 오목하다.
[0018] 도 2c에 도시된 바와 같이, 각각의 핀(102)의 나머지 부분(204)의 표면(202) 상에 피처(206), 이를테면 필러(pillar) 또는 리지(ridge)가 형성된다. 도 2c의 시점에서, 피처들(206)은 전경에 보이는 한편, 게이트 전극(110)은 배경에 보인다. 피처들(206)을 형성하기 전에, 표면들(201 및 202) 상에 형성된 임의의 자연 산화물들이 사전-세정 프로세스에 의해 제거될 수 있다. 피처들(206)은 에피택셜 증착 챔버, 이를테면 III-V 성장 챔버에서 형성될 수 있다. 에피택셜 증착을 수행하기 위한 하나의 적합한 장치는, 캘리포니아, 산타클라라의 어플라이드 머티어리얼스, 인코포레이티드로부터 입수가능한 CENTURATM RP Epi 플랫폼이다. 일 실시예에서, 각각의 피처(206)는 각각의 핀(102)의 나머지 부분(204)의 표면(202) 상에 핵형성 층을 먼저 형성함으로써 형성된다. 핵형성 층의 형성 동안, 기판(101)(도 1)은 섭씨 약 300도 내지 섭씨 약 400도의 범위의 온도로 유지되고, 에피택셜 증착 챔버는 약 100 Torr 미만의 압력을 가질 수 있다. 핵형성 층은 약 50 옹스트롬 내지 약 100 옹스트롬의 범위의 두께를 가질 수 있다. 핵형성 층들의 형성 후에, 기판(101)(도 1)은 섭씨 약 500도 내지 섭씨 약 600도의 범위의 온도로 가열되고, 에피택셜 증착 챔버의 압력은 약 10 Torr 내지 약 40 Torr로 감소되며, 피처들(206)이 형성된다. 피처들(206) 및 핵형성 층들을 형성하는 데 사용되는 재료들은, III-V 족 반도체 재료들, 이를테면, 특히, 알루미늄 안티모나이드, 알루미늄 아세나이드, 알루미늄 갈륨 아세나이드, 알루미늄 갈륨 인듐 포스파이드, 알루미늄 갈륨 질화물, 알루미늄 갈륨 포스파이드, 알루미늄 인듐 아세나이드, 알루미늄 질화물, 알루미늄 포스파이드, 붕소 아세나이드, 붕소 질화물, 붕소 포스파이드, 갈륨 안티모나이드, 갈륨 아세나이드, 갈륨 아세나이드 포스파이드, 갈륨 포스파이드, 갈륨 아세나이드 안티모나이드, 인듐 안티모나이드, 인듐 아세나이드, 인듐 아세나이드 안티모나이드, 인듐 갈륨 아세나이드, 인듐 갈륨 질화물, 인듐 갈륨 포스파이드, 인듐 질화물, 및 인듐 포스파이드, 및 이들의 조합들을 포함한다. 따라서, 피처들 및 핵형성 층들은 III-V 반도체 재료를 에피택셜 증착함으로써 형성될 수 있다.
[0019] 상이한 표면 평면들 상의 상이한 성장 레이트로 인해 다이아몬드 형상을 형성하는 실리콘 계 또는 게르마늄 계 스트레서 재료들과 달리, 피처들(206)을 형성하는 데 사용되는 재료들은 다이아몬드 형상을 형성하지 않는다. 피처들(206)의 높이, 폭, 및 패싯(facet)들은 온도, 압력, 및/또는 전구체 유동에 의해 제어될 수 있다. 도 2c에 도시된 바와 같이, 각각의 피처(206)는 각각의 핀(102)의 나머지 부분(204)의 표면(202)에 걸쳐 실질적으로 일정한 폭(W1) 및 직사각형 단면을 가질 수 있다. 폭(W1)은 핀(102)의 나머지 부분(204)의 폭(W2)보다 더 클 수 있다. 일 실시예에서, 폭(W1)은 폭(W2)보다 약 1 nm 내지 약 10 nm 더 넓다.
[0020] 다음으로, 도 2d에 도시된 바와 같이, 인접한 피처들(206) 사이에 유전체 재료(208)가 형성된다. 일 실시예에서, 유전체 재료(208) 및 피처들(206)은 유전체 재료(208)의 증착 프로세스의 종료 시에 동일 평면 상에 있다. 다른 실시예에서, 유전체 재료(208)는 또한, 게이트 전극(110) 및 피처들(206) 상에 형성된다. 유전체 재료(208)는 유전체 재료(104)와 동일한 재료일 수 있다. 일 실시예에서, 유전체 재료(208)는 실리콘 산화물이고, 유동성 화학 기상 증착(FCVD) 프로세스에 의해 증착된다. 이어서, 도 2e에 도시된 바와 같이, 피처들(206)을 노출시키기 위해, 유전체 재료(208)에 대해 화학 기계적 평탄화(CMP) 프로세스가 수행된다. 각각의 피처(206)의 표면(210)이 노출되고, 표면들(210)은 유전체 재료(208)의 표면(212)과 동일 평면 상에 있다.
[0021] 다음으로, 도 2f에 도시된 바와 같이, 피처들(206)이 제거되어, 나머지 부분들(204)의 표면들(202)이 노출된다. 게이트 유전체(108) 및 게이트 전극(110)이 배경에 보이게 되어야 하지만, 명확성을 위해 생략된다. 피처들(206)은 선택적 에칭 프로세스에 의해 제거될 수 있고, 그에 따라, 유전체 재료(208)는 실질적으로 영향을 받지 않는다. 다시 말하면, 피처(206) 및 유전체 재료(208)가 상이한 재료들로 제조되기 때문에, 피처(206)의 에칭 레이트가 유전체 재료(208)의 에칭 레이트보다 훨씬 더 빠르다. 에칭을 위한 프로세스는 아래에서 설명된다. 제거 프로세스의 결과로서, 복수의 개구들(214), 이를테면 트렌치들 또는 비아들이 유전체 재료(208)에 형성된다. 각각의 개구(214)는 피처(206)와 동일한 형상을 갖는다. 이어서, 도 2g에 도시된 바와 같이, 각각의 핀(102)의 나머지 부분(204)의 표면(202) 상의 각각의 개구(214)에 충전 재료(216), 이를테면 스트레서 재료가 증착된다. 충전 재료(216)가 또한 유전체 재료(208)의 표면(212) 상에 증착될 수 있고, 그리고 유전체 재료(208)의 표면(212) 상에 증착된 충전 재료(216)를 제거하기 위해 에칭 백 프로세스가 수행될 수 있다. 충전 재료(216)는 FinFET 디바이스의 소스 또는 드레인일 수 있고, 실리콘 및/또는 게르마늄 계 재료일 수 있다. 일 실시예에서, 충전 재료(216)는 전기 전도성 재료이다. 충전 재료(216)는 어플라이드 머티어리얼스, 인코포레이티드로부터 입수가능한 에피택셜 증착 챔버에서 에피택셜 증착 프로세스에 의해 형성될 수 있다. 에피택셜 증착 프로세스는 일반적으로, 에피택셜 증착 챔버 내에 에피택시 전구체들, 이를테면 실란, 게르만, 포스핀, 및 아르신을 유동시킴으로써, 그리고 기판을 온도, 예컨대 섭씨 300도 내지 섭씨 600도로 가열시킴으로써 수행되며, 이는 기판 상의 에피택셜 증착을 발생시킨다. III-V 족 반도체 재료들에 대해, III 족 원소들에 대한 전구체들은 할라이드들을 포함하며, 그 할라이드들은 재료들, 이를테면 아르신, 포스핀, 및 스틸벤과 반응될 수 있다. 일 실시예에서, 충전 재료(216)는 인으로 도핑된 실리콘이며, FinFET 디바이스는 n-타입 FET이다. 다른 실시예에서, 충전 재료(216)는 붕소 또는 갈륨으로 도핑된 실리콘 게르마늄이며, FinFET 디바이스는 p-타입 FET이다. 충전 재료(216)의 형상은 충전 재료(216)가 내부에 형성되는 개구(214)에 의해 제약된다. 따라서, 다이아몬드 형상을 갖는 대신, 충전 재료(216)는 직사각형 단면을 가지며, 인접한 충전 재료들(216) 사이의 거리가 증가된다. 각각의 충전 재료(216)는 유전체 재료(208)의 표면(212)으로부터 오목한 표면(213)을 갖는다.
[0022] 복수의 개구들(214)을 형성하는 다른 이점은 개구(214) 내의 충전 재료(216)의 표면(213) 상에 증착되는 임의의 재료가 자기-정렬된다는 것이다. 일 실시예에서, 도 2h에 도시된 바와 같이, 개구(214) 내의 충전 재료(216) 위에 금속 콘택(222)이 증착된다. 금속 콘택(222)은 충전 재료(216), 즉 소스 또는 드레인에 대해 자기-정렬되는데, 이는 금속 콘택(222)과 충전 재료(216) 둘 모두가 개구(214) 내에 형성되기 때문이다. 금속 콘택(222)은 금속, 이를테면 코발트 또는 텅스텐으로 제작될 수 있다. 금속 콘택(222)의 증착 전에, 부가적인 재료들이 충전 재료(216) 상에 형성될 수 있다. 예컨대, 실리사이드화(silicidation) 프로세스에 의해 실리사이드 또는 저마나이드(germanide) 층(218)이 충전 재료(216) 상에 형성될 수 있다. 원자 층 증착(ALD) 프로세스에 의해 라이너(220)가 개구(214)에 등각적으로(conformally) 형성될 수 있다. 이어서, 금속 콘택(222)이 라이너(220) 상에 증착된다. 표면을 평탄화하기 위해 CMP 프로세스가 수행될 수 있다.
[0023] 일부 실시예들에서, 에칭 프로세스를 수행하기 위한 하나의 적합한 장치는 캘리포니아, 산타클라라의 어플라이드 머티어리얼스, 인코포레이티드로부터 입수가능한 CENTURATM RP Epi 플랫폼이다. 다른 제조자들로부터의 다른 적합하게 구성된 장치가 또한, 본원에서 설명되는 실시예들에 따라 활용될 수 있다는 것이 고려된다. 전술된 바와 같이, III-V 구조들을 제거하기 위해 선택적 에칭이 활용된다. 예컨대, 산화물 및/또는 질화물 함유 갭 충전 재료에 대해 우선적으로 피처들(206)을 제거하기 위해, III-V 재료들에 선택적인 에칭 케미스트리들이 활용된다. 에칭 동작은 증착 동작과 동일한 챔버에서 수행될 수 있다.
[0024] 일부 실시예들에서, 염소 함유 가스, 이를테면 HCl이 에천트로서 사용된다. 염소 함유 가스는, 수소 함유 가스, 이를테면 H2와 함께, 기판 프로세싱 환경으로 선택적으로 전달된다. 일부 실시예들에서, 염소 함유 가스는, 비교적 비반응성 캐리어 가스, 이를테면 N2 또는 Ar과 함께, 기판 프로세싱 환경으로 선택적으로 전달된다. 일 예에서, HCl은, 300 mm 웨이퍼의 경우, 약 1 sccm 내지 약 500 sccm의 유량으로 기판 프로세싱 환경에 전달된다. 비반응성 캐리어 가스는 약 1 slm 내지 약 20 slm의 유량으로 기판 프로세싱 환경에 전달된다. 웨이퍼의 온도는 약 300 ℃ 내지 약 800 ℃로 유지되며, 기판 프로세싱 환경의 압력은 약 0 Torr 내지 약 100 Torr로 유지된다.
[0025] HCl은 HCl과 H2O의 혼합물 대신 사용되는데, 이는 H2O가 실리콘 표면들의 표면을 산화시키기 때문이다. 낮은 온도들(약 800 ℃ 미만)로 1 sccm 내지 500 sccm의 질량 유량으로 HCl 에칭 가스를 사용하는 것은, Si, SiOx, 및 SiNx 재료들에 대한 손상을 감소시킨다. 더욱이, 저압 에칭 프로세스들(약 100 Torr 미만)을 사용하는 것은, 고 종횡비 피처들의 깊은 트렌치들의 바닥에 가스가 도달할 수 있게 한다.
[0026] 도 3a 내지 도 3c는 본원에서 설명되는 다른 실시예에 따른, 반도체 디바이스를 형성하기 위한 프로세스를 예시한다. 도 3a는 반도체 구조(300)의 측면도이다. 반도체 구조(300)는 반도체 표면(305)을 갖는 기판(302)을 포함한다. 반도체 표면(305)은 복수의 덮인 부분들(306)에 의해 분리된 복수의 노출된 부분들(304)을 포함한다. 일 실시예에서, 기판(302)은 실리콘 기판이며, 반도체 표면(305)은 실리콘 표면이다. 반도체 표면(305)의 덮인 부분들(306) 상에 제1 유전체 재료(308)가 배치된다. 제1 유전체 재료(308)는 실리콘 산화물, 실리콘 질화물, 실리콘 옥시나이트라이드, 실리콘 카보나이트라이드, 또는 임의의 다른 적합한 유전체 재료일 수 있다. 다음으로, 도 3b에 도시된 바와 같이, 반도체 표면(305)의 각각의 노출된 부분(304) 상에 피처(310)가 형성된다. 피처들(310)은 피처들(206)과 동일할 수 있다. 피처들(310)을 형성하기 전에, 반도체 표면(305) 상에 형성된 임의의 자연 산화물들이 사전-세정 프로세스에 의해 제거될 수 있다. 피처들(310)은 에피택셜 증착 챔버에서 형성될 수 있다. 일 실시예에서, 각각의 피처(310)는 반도체 표면(305)의 대응하는 노출된 부분(304) 상에 핵형성 층을 먼저 형성함으로써 형성된다. 핵형성 층 및 피처들(310)은, 핵형성 층 및 피처들(206)과 동일한 프로세스 조건들 하에서 형성될 수 있다. 상이한 표면 평면들 상의 상이한 성장 레이트로 인해 다이아몬드 형상을 형성하는 실리콘 또는 게르마늄 계 재료들과 달리, 피처들(310)을 형성하는 데 사용되는 재료들은 다이아몬드 형상을 형성하지 않는다. 피처들(310)의 높이, 폭, 및 패싯들은 온도, 압력, 및/또는 전구체 유동에 의해 제어될 수 있다.
[0027] 다음으로, 도 3c에 도시된 바와 같이, 인접한 피처들(310) 사이에 제2 유전체 재료(312)가 형성된다. 일 실시예에서, 제2 유전체 재료(312) 및 피처들(310)은 제2 유전체 재료(312)의 증착 프로세스의 종료 시에 동일 평면 상에 있다. 다른 실시예에서, 제2 유전체 재료(312)가 또한 피처들(310) 상에 형성되고, 피처들(310)을 노출시키기 위해 CMP 프로세스가 제2 유전체 재료(312)에 대해 수행된다. 제2 유전체 재료(312)는 유전체 재료(208)와 동일한 재료일 수 있다.
[0028] 이어서, 도 2f, 도 2g, 및 도 2h에 도시된 프로세스 동작들이 반도체 구조(300) 상에 수행되어, 제2 유전체 재료(312)에 복수의 개구들이 형성되고, 복수의 개구들에 충전 재료가 증착되며, 복수의 개구들에 금속이 증착된다. 충전 재료는 충전 재료(216)와 동일할 수 있으며, 금속은 금속 콘택(222)과 동일할 수 있다. 충전 재료 및 금속은 자기-정렬되며, 이는 재료들 둘 모두가 동일한 개구 내에 형성되기 때문이다.
[0029] 핀 구조 프로세싱 방법이 여기서 설명되며, 위에서 설명된다. 도 4a는 일부 실시예들에 따른, 핀 구조 프로세싱을 위한 방법(400)의 동작들을 예시한다. 방법(400)은, 동작(402)에서, 반도체 기판 상에 형성된 복수의 핀들 중 제1 핀의 일부를 제거하여, 제1 핀의 나머지 부분의 표면을 노출시키는 단계를 포함하며, 여기서, 핀들은 반도체 기판 상에 형성된 유전체 재료 구조들에 인접하다. 방법(400)은, 동작(404)에서, 기판 프로세싱 환경에서 III-V 족 반도체 재료를 증착함으로써, 제1 핀의 나머지 부분의 표면 상에 피처들을 형성하는 단계를 더 포함한다. 방법(400)은, 동작(408)에서, 인접한 유전체 재료 구조들 사이에 복수의 개구들을 형성하도록, 에칭 가스로 피처들을 에칭하는 단계를 더 포함한다. 일부 실시예들에서, 에칭 가스는 염소 함유 가스이다. 일부 실시예들에서, 위에서 설명된 바와 같이, 에칭 가스는, 수소 함유 가스 및/또는 캐리어 가스와 함께, 기판 프로세싱 환경에 전달된다.
[0030] 핀 구조 프로세싱 방법이 여기서 설명되며, 위에서 설명된다. 도 4b는 일부 실시예들에 따른, 핀 구조 프로세싱을 위한 방법(420)의 동작들을 예시한다. 방법(420)은, 동작(402)에서, 반도체 기판 상에 형성된 복수의 핀들 중 제1 핀의 일부를 제거하여, 제1 핀의 나머지 부분의 표면을 노출시키는 단계를 포함하며, 여기서, 핀들은 반도체 기판 상에 형성된 유전체 재료 구조들에 인접하다. 방법(420)은, 동작(404)에서, 기판 프로세싱 환경에서 III-V 족 반도체 재료를 증착함으로써, 제1 핀의 나머지 부분의 표면 상에 피처들을 형성하는 단계를 더 포함한다. 방법(420)은, 동작(406)에서, 화학 기계적 연마 프로세스(CMP)에 의해 III-V 족 반도체 재료를 평탄화하는 단계를 더 포함한다. 방법(420)은, 동작(408)에서, 인접한 유전체 재료 구조들 사이에 복수의 개구들을 형성하도록, 에칭 가스로 피처들을 에칭하는 단계를 더 포함한다. 일부 실시예들에서, 에칭 가스는 염소 함유 가스이다. 일부 실시예들에서, 에칭 가스는, 수소 함유 가스 및/또는 캐리어 가스와 함께, 기판 프로세싱 환경에 전달된다. 방법(420)은, 동작(412)에서, 제1 핀의 나머지 부분의 표면 상에 충전 재료를 형성하는 단계를 더 포함하며, 여기서, 충전 재료는 복수의 개구들 중 대응하는 개구 내에 형성된다.
[0031] 핀 구조 프로세싱 방법이 여기서 설명되며, 위에서 설명된다. 도 4c는 일부 실시예들에 따른, 핀 구조 프로세싱을 위한 방법(430)의 동작들을 예시한다. 방법(430)은, 동작(402)에서, 반도체 기판 상에 형성된 복수의 핀들 중 제1 핀의 일부를 제거하여, 제1 핀의 나머지 부분의 표면을 노출시키는 단계를 포함하며, 여기서, 핀들은 반도체 기판 상에 형성된 유전체 재료 구조들에 인접하다. 방법(430)은, 동작(404)에서, 기판 프로세싱 환경에서 III-V 족 반도체 재료를 증착함으로써, 제1 핀의 나머지 부분의 표면 상에 피처들을 형성하는 단계를 더 포함한다. 방법(430)은, 동작(406)에서, 화학 기계적 연마 프로세스에 의해 III-V 족 반도체 재료를 평탄화하는 단계를 더 포함한다. 방법(430)은, 동작(408)에서, 인접한 유전체 재료 구조들 사이에 복수의 개구들을 형성하도록, 에칭 가스로 피처들을 에칭하는 단계를 더 포함한다. 일부 실시예들에서, 에칭 가스는 염소 함유 가스이다. 방법(430)은, 동작(410)에서, 기판 프로세싱 환경에 수소 함유 가스, 캐리어 가스, 또는 이들의 조합을 전달하는 단계를 더 포함한다. 방법(430)은, 동작(412)에서, 제1 핀의 나머지 부분의 표면 상에 충전 재료를 형성하는 단계를 더 포함하며, 여기서, 충전 재료는 복수의 개구들 중 대응하는 개구 내에 형성된다.
[0032] 일부 실시예들에서, III-V 성장 챔버는 챔버 저감 장치에 연결된다. 챔버 저감 장치는 비소 함유 재료와 같은 종의 저감을 위해 사용될 수 있는 흡수기를 포함한다. 챔버 저감 장치는, 예컨대, 기판 프로세싱 챔버로부터 유동하는 유출물 스트림으로부터 비소를 제거할 수 있게 한다. 종래의 에칭 툴들은 전용 저감 장치를 갖지 않는다. 따라서, 종래의 에칭 툴들과 달리, 에칭을 위한 III-V 성장 챔버의 사용은, 기판 프로세싱 챔버로부터 유동하는 유출물에 연결된 챔버 저감 장치가 III-V 성장 챔버에 장비되기 때문에, 오염 및 저감 문제들을 피한다.
[0033] 따라서 그리고 일부 실시예들에서, 방법(400)은, 동작(414)에서, 챔버 저감 장치에 의해, 기판 프로세싱 챔버로부터 유동하는 유출물 스트림으로부터 종(이를테면, 비소 함유 재료)을 제거하는 단계를 포함한다. 일부 실시예들에서, 챔버 저감 장치는 흡수기를 포함한다.
[0034] 전술한 바가 본 개시내용의 실시예들에 관련되어 있지만, 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서, 다른 및 추가적인 실시예들이 고안될 수 있으며, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (21)

  1. 기판 상에 형성된 복수의 핀들 중 제1 핀의 일부를 제거하여, 상기 제1 핀의 나머지 부분의 표면을 노출시키는 단계 ― 상기 핀들은 상기 기판 상에 형성된 유전체 재료 구조들에 인접함 ―;
    기판 프로세싱 환경에서 III-V 족 반도체 재료를 증착함으로써, 상기 제1 핀의 나머지 부분의 표면 상에 피처(feature)들을 형성하기 위해, 증착 동작을 수행하는 단계; 및
    인접한 유전체 재료 구조들 사이에 복수의 개구들을 형성하도록, 에칭 가스로 상기 피처들을 에칭하기 위해, 에칭 동작을 수행하는 단계
    를 포함하고,
    상기 에칭 동작은 상기 증착 동작과 동일한 챔버에서 수행되며,
    상기 에칭 동작의 적어도 일부 동안, 상기 기판의 온도는 300 ℃ 내지 800 ℃이고, 상기 기판 프로세싱 환경의 압력은 1 Torr 내지 100 Torr인,
    핀 구조 프로세싱 방법.
  2. 제1 항에 있어서,
    화학 기계적 연마 프로세스에 의해 상기 III-V 족 반도체 재료를 평탄화하는 단계를 더 포함하는,
    핀 구조 프로세싱 방법.
  3. 제1 항에 있어서,
    상기 기판 프로세싱 환경은 에피택셜 증착 챔버인,
    핀 구조 프로세싱 방법.
  4. 제3 항에 있어서,
    상기 에칭 가스는 염소 함유 가스인,
    핀 구조 프로세싱 방법.
  5. 제4 항에 있어서,
    상기 염소 함유 가스는 HCl인,
    핀 구조 프로세싱 방법.
  6. 제1 항에 있어서,
    상기 제1 핀의 나머지 부분의 표면 상에 충전 재료(fill material)를 형성하는 단계를 더 포함하며,
    상기 충전 재료는 상기 복수의 개구들 중 대응하는 개구 내에 형성되는,
    핀 구조 프로세싱 방법.
  7. 삭제
  8. 제1 항에 있어서,
    상기 에칭 가스는, 300 mm 웨이퍼의 경우, 1 sccm 내지 500 sccm의 유량으로 상기 기판 프로세싱 환경에 전달되는,
    핀 구조 프로세싱 방법.
  9. 제1 항에 있어서,
    상기 에칭 가스는, 수소 함유 가스, 캐리어 가스, 또는 이들의 조합들과 함께, 상기 기판 프로세싱 환경에 전달되는,
    핀 구조 프로세싱 방법.
  10. 제9 항에 있어서,
    상기 캐리어 가스는 N2 또는 Ar인,
    핀 구조 프로세싱 방법.
  11. 제10 항에 있어서,
    상기 캐리어 가스는 1 slm 내지 20 slm의 유량으로 상기 기판 프로세싱 환경에 전달되는,
    핀 구조 프로세싱 방법.
  12. 제1 항에 있어서,
    챔버 저감 장치에 의해, 상기 기판 프로세싱 환경으로부터 유동하는 유출물 스트림으로부터 종을 제거하는 단계를 더 포함하는,
    핀 구조 프로세싱 방법.
  13. 기판 상에 형성된 복수의 핀들 중 제1 핀의 일부를 제거하여, 상기 제1 핀의 나머지 부분의 표면을 노출시키는 단계 ― 상기 핀들은 상기 기판 상에 형성된 유전체 재료 구조들에 인접함 ―;
    기판 프로세싱 환경에서 III-V 족 반도체 재료를 증착함으로써, 상기 제1 핀의 나머지 부분의 표면 상에 피처들을 형성하기 위해, 증착 동작을 수행하는 단계;
    화학 기계적 연마 프로세스에 의해 상기 III-V 족 반도체 재료를 평탄화하는 단계;
    인접한 유전체 재료 구조들 사이에 복수의 개구들을 형성하도록, 에칭 가스로 상기 피처들을 에칭하기 위해, 에칭 동작을 수행하는 단계 ― 상기 에칭 동작은 상기 증착 동작과 동일한 챔버에서 수행되고, 상기 에칭 가스는, 수소 함유 가스, 캐리어 가스, 또는 이들의 조합들과 함께, 상기 기판 프로세싱 환경에 전달됨 ―; 및
    상기 제1 핀의 나머지 부분의 표면 상에 충전 재료를 형성하는 단계를 포함하고,
    상기 충전 재료는 상기 복수의 개구들 중 대응하는 개구 내에 형성되는,
    핀 구조 프로세싱 방법.
  14. 제13 항에 있어서,
    상기 에칭 가스는 염소 함유 가스인,
    핀 구조 프로세싱 방법.
  15. 제13 항에 있어서,
    상기 피처들은 에피택셜 증착 챔버에서 형성되는,
    핀 구조 프로세싱 방법.
  16. 제14 항에 있어서,
    상기 염소 함유 가스는 HCl인,
    핀 구조 프로세싱 방법.
  17. 제13 항에 있어서,
    상기 캐리어 가스는 N2 또는 Ar인,
    핀 구조 프로세싱 방법.
  18. 기판 상에 형성된 복수의 핀들 중 제1 핀의 일부를 제거하여, 상기 제1 핀의 나머지 부분의 표면을 노출시키는 단계 ― 상기 핀들은 상기 기판 상에 형성된 유전체 재료 구조들에 인접함 ―;
    기판 프로세싱 환경에서 III-V 족 반도체 재료를 증착함으로써, 상기 제1 핀의 나머지 부분의 표면 상에 피처들을 형성하기 위해, 증착 동작을 수행하는 단계;
    화학 기계적 연마 프로세스에 의해 상기 III-V 족 반도체 재료를 평탄화하는 단계;
    인접한 유전체 재료 구조들 사이에 복수의 개구들을 형성하도록, 에칭 가스로 상기 피처들을 에칭하기 위해, 에칭 동작을 수행하는 단계 ― 상기 에칭 동작은 상기 증착 동작과 동일한 챔버에서 수행되고, 상기 에칭 가스는 HCl임 ―;
    상기 기판 프로세싱 환경에 수소 함유 가스, 캐리어 가스, 또는 이들의 조합을 전달하는 단계; 및
    상기 제1 핀의 나머지 부분의 표면 상에 충전 재료를 형성하는 단계를 포함하고,
    상기 충전 재료는 상기 복수의 개구들 중 대응하는 개구 내에 형성되는,
    핀 구조 프로세싱 방법.
  19. 제18 항에 있어서,
    상기 캐리어 가스는 N2 또는 Ar인,
    핀 구조 프로세싱 방법.
  20. 기판 상에 형성된 복수의 핀들 중 제1 핀의 일부를 제거하여, 상기 제1 핀의 나머지 부분의 표면을 노출시키는 단계 ― 상기 핀들은 상기 기판 상에 형성된 유전체 재료 구조들에 인접함 ―;
    기판 프로세싱 환경에서 III-V 족 반도체 재료를 증착함으로써, 상기 제1 핀의 나머지 부분의 표면 상에 피처들을 형성하기 위해, 증착 동작을 수행하는 단계;
    인접한 유전체 재료 구조들 사이에 복수의 개구들을 형성하도록, 에칭 가스로 상기 피처들을 에칭하기 위해, 에칭 동작을 수행하는 단계 ― 상기 에칭 동작은 상기 증착 동작과 동일한 챔버에서 수행됨 ―; 및
    챔버 저감 장치에 의해, 상기 기판 프로세싱 환경으로부터 유동하는 유출물 스트림으로부터 종을 제거하는 단계를 포함하는,
    핀 구조 프로세싱 방법.
  21. 제20 항에 있어서,
    상기 에칭 가스는 염소 함유 가스이고,
    상기 에칭 가스는, 수소 함유 가스, N2, Ar, 또는 이들의 조합들과 함께, 상기 기판 프로세싱 환경에 전달되며, 그리고
    상기 에칭 가스는, 300 mm 웨이퍼의 경우, 1 sccm 내지 500 sccm의 유량으로 상기 기판 프로세싱 환경에 전달되는,
    핀 구조 프로세싱 방법.
KR1020190046850A 2018-04-24 2019-04-22 고 종횡비 구조들에서 iii-v 재료들을 제거하기 위한 방법 KR102182035B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862662008P 2018-04-24 2018-04-24
US62/662,008 2018-04-24

Publications (2)

Publication Number Publication Date
KR20190123691A KR20190123691A (ko) 2019-11-01
KR102182035B1 true KR102182035B1 (ko) 2020-11-23

Family

ID=66334182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190046850A KR102182035B1 (ko) 2018-04-24 2019-04-22 고 종횡비 구조들에서 iii-v 재료들을 제거하기 위한 방법

Country Status (5)

Country Link
EP (1) EP3561878A1 (ko)
JP (1) JP2019192913A (ko)
KR (1) KR102182035B1 (ko)
CN (1) CN110400747A (ko)
TW (1) TW201946112A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI834038B (zh) * 2020-05-28 2024-03-01 台灣積體電路製造股份有限公司 具有均勻階梯高度之淺溝槽隔離結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160149036A1 (en) * 2014-11-25 2016-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure and manufacturing the same
WO2016190858A1 (en) * 2015-05-27 2016-12-01 Intel Corporation Apparatus and methods to create a buffer which extends into a gated region of a transistor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723236B2 (en) * 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US9312344B2 (en) * 2013-03-13 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor materials in STI trenches
US9029246B2 (en) * 2013-07-30 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming epitaxial structures
US9159833B2 (en) * 2013-11-26 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
CN105097517B (zh) * 2014-04-25 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种FinFET器件及其制造方法、电子装置
US9209279B1 (en) * 2014-09-12 2015-12-08 Applied Materials, Inc. Self aligned replacement fin formation
TWI826223B (zh) * 2015-05-11 2023-12-11 美商應用材料股份有限公司 水平環繞式閘極與鰭式場效電晶體元件的隔離
US10243063B2 (en) * 2016-07-29 2019-03-26 Applied Materials, Inc. Method of uniform channel formation
US11017999B2 (en) * 2016-10-05 2021-05-25 International Business Machines Corporation Method and structure for forming bulk FinFET with uniform channel height
US10008601B2 (en) * 2016-10-17 2018-06-26 International Business Machines Corporation Self-aligned gate cut with polysilicon liner oxidation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160149036A1 (en) * 2014-11-25 2016-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure and manufacturing the same
WO2016190858A1 (en) * 2015-05-27 2016-12-01 Intel Corporation Apparatus and methods to create a buffer which extends into a gated region of a transistor

Also Published As

Publication number Publication date
KR20190123691A (ko) 2019-11-01
JP2019192913A (ja) 2019-10-31
EP3561878A1 (en) 2019-10-30
CN110400747A (zh) 2019-11-01
TW201946112A (zh) 2019-12-01

Similar Documents

Publication Publication Date Title
US11133416B2 (en) Methods of forming semiconductor devices having plural epitaxial layers
TWI821415B (zh) 半導體裝置及其形成方法
US11495501B2 (en) Fin field-effect transistor devices and methods of forming the same
US11961768B2 (en) CMOS FinFET structures including work-function materials having different proportions of crystalline orientations and methods of forming the same
US11626518B2 (en) FinFET device and methods of forming the same
TWI739178B (zh) 半導體裝置及其形成方法
KR102272121B1 (ko) 확산을 차단하기 위한 실리콘 혼합층
KR102261355B1 (ko) 핀 전계 효과 트랜지스터 디바이스 및 이의 형성 방법
KR102149317B1 (ko) Finfet 디바이스 및 그 형성 방법
KR102444346B1 (ko) 자기-정렬식 epi 콘택 플로우
KR102182035B1 (ko) 고 종횡비 구조들에서 iii-v 재료들을 제거하기 위한 방법
US10770568B2 (en) Method to remove III-V materials in high aspect ratio structures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant