KR102177807B1 - 비이진 부호의 단축 및 천공 방법 및 장치 - Google Patents

비이진 부호의 단축 및 천공 방법 및 장치 Download PDF

Info

Publication number
KR102177807B1
KR102177807B1 KR1020140109744A KR20140109744A KR102177807B1 KR 102177807 B1 KR102177807 B1 KR 102177807B1 KR 1020140109744 A KR1020140109744 A KR 1020140109744A KR 20140109744 A KR20140109744 A KR 20140109744A KR 102177807 B1 KR102177807 B1 KR 102177807B1
Authority
KR
South Korea
Prior art keywords
information
parity
symbol
bit
modulation order
Prior art date
Application number
KR1020140109744A
Other languages
English (en)
Other versions
KR20160023393A (ko
Inventor
안석기
박우명
사공민
임치우
홍성남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140109744A priority Critical patent/KR102177807B1/ko
Priority to US15/505,913 priority patent/US10122385B2/en
Priority to PCT/KR2015/006947 priority patent/WO2016027981A1/ko
Publication of KR20160023393A publication Critical patent/KR20160023393A/ko
Application granted granted Critical
Publication of KR102177807B1 publication Critical patent/KR102177807B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 비이진 LDPC 부호의 효율적인 단축 및 천공 방법 및 장치에 관한 것으로서, 비이진 부호를 단축 및 천공하기 위한 송신단의 방법은 비이진 부호를 구성하는 적어도 하나의 정보 심볼에서 변조 방식을 기반으로 적어도 하나의 정보 비트를 단축하는 과정과, 상기 정보 비트가 단축된 적어도 하나의 정보 심볼을 인코딩하는 과정과, 상기 인코딩을 통해 획득된 적어도 하나의 패리티 심볼에서 상기 변조 방식을 기반으로 적어도 하나의 패리티 코드를 천공하는 과정을 포함하여, 단일 비이진 부호를 이용하여 다양한 변조 방식을 지원할 수 있다.

Description

비이진 부호의 단축 및 천공 방법 및 장치{METHOD AND APPARATUS FOR SHORTENING AND PUNCTURING OF NON BINARY CODES}
본 발명은 비이진 LDPC(Low Density Parity Check) 부호의 효율적인 단축(shortening) 및 천공(puncturing) 방법 및 장치에 관한 것이다.
LDPC(Low Density Parity Check) 부호는 다양한 채널 상황 및 변조 방식에 대해 우수한 성능을 나타낸다. 하지만, LDPC 부호는 패리티 검사 행렬에 따라 부호어의 길이 및 부호율 등이 결정된다. 다양한 부호어 길이 및 부호율을 지원하지 못하는 LDPC의 단점을 극복하기 위해, 정보어 단축(shortening) 및 패리티 천공(puncturing)을 이용함으로써, 임의의 부호어 길이 및 부호율을 지원하고 있다.
일반적으로, 비이진 부호는 다양한 채널 상황 및 변조 방식에 대해 이진 부호에 비해 채널 용량 측면에서 이득을 가진다. 하지만, 비이진 부호는 부호가 정의된 비이진 유한체 GF(q)의 q 값과 M-QAM(Quadrature Amplitude Modulation) 변조 방식의 변조 차수인 M 값의 관계에 따라 변조 방식 및 복조 방식이 변경된다. 즉, 최적의 성능을 나타내기 위해서는 시스템이 이들 모두를 지원할 수 있는 다수개의 부호화기 및 복호기를 구비해야 하지만, 시스템 복잡도를 고려한다면 이는 효율적이지 못하다.
결과적으로, 다양한 변조 방식에서 단일 비이진 부호를 이용하는 것이 좀더 효율적인 방법일 수 있다. 이에 따라, 다양한 변조 방식에서 단일 비이진 부호를 이용하기 위한 단축 및 천공 방법이 제공될 필요가 있다.
따라서, 본 발명의 실시 예는 비이진 LDPC(Low Density Parity Check) 부호의 효율적인 단축 및 천공 방법 및 장치를 제공함에 있다.
본 발명의 다른 실시 예는 비이진 부호들 내에 변조 심볼들이 균일하게 포함되도록 단축 및 천공을 수행하는 방법 및 장치를 제공함에 있다.
본 발명의 또 다른 실시 예는 송신기에서 변조 방식에 대응하는 변조 심볼을 고려하여 단축 및 천공을 수행하는 방법 및 장치를 제공함에 있다.
본 발명의 또 다른 실시 예는 송신기에서 부호율 및/혹은 부호 길이와 변조 방식을 기반으로 단축 및 천공을 수행하는 방법 및 장치를 제공함에 있다.
본 발명의 실시 예에 따르면, 비이진 부호를 단축 및 천공하기 위한 송신단의 방법은 비이진 부호를 구성하는 적어도 하나의 정보 심볼에서 변조 방식을 기반으로 적어도 하나의 정보 비트를 단축하는 과정과, 상기 정보 비트가 단축된 적어도 하나의 정보 심볼을 인코딩하는 과정과, 상기 인코딩을 통해 획득된 적어도 하나의 패리티 심볼에서 상기 변조 방식을 기반으로 적어도 하나의 패리티 코드를 천공하는 과정을 포함한다.
본 발명의 실시 예에 따르면, 비이진 부호를 단축 및 천공하기 위한 송신단의 장치는 비이진 부호를 구성하는 적어도 하나의 정보 심볼에서 변조 방식을 기반으로 적어도 하나의 정보 비트를 단축하는 정보 비트 단축 수행부와, 상기 정보 비트가 단축된 적어도 하나의 정보 심볼을 인코딩하는 인코딩부와, 상기 인코딩을 통해 획득된 적어도 하나의 패리티 심볼에서 상기 변조 방식을 기반으로 적어도 하나의 패리티 코드를 천공하는 패리티 비트 천공 수행부를 포함한다.
본 발명에서는 송신단에서 비이진 부호를 구성하는 각각의 정보 심볼들 내에 변조 차수에 대응하는 비트들이 최대한 균일하게 포함되도록 정보 비트를 단축하고, 정보 비트가 단축된 정보 심볼들을 인코딩하여 적어도 하나의 패리티 심볼을 획득한 후, 각각의 패리티 심볼들 내에 변조 차수에 대응하는 비트들이 최대한 균일하게 포함되도록 패리티 비트를 선택하여 천공함으로써, 단일 비이진 부호를 이용하여 다양한 변조 방식을 지원할 수 있다.
도 1은 본 발명의 실시 예에 따른 통신 시스템에서 송신단의 블록 구성을 도시하는 도면,
도 2은 본 발명의 실시 예에 따른 비이진 부호를 도시하는 도면,
도 3은 본 발명의 일 실시 예에 따른 통신 시스템에서 비이진 부호의 비트를 단축 및 천공하는 절차를 도시하는 도면,
도 4는 본 발명의 일 실시 예에 따른 통신 시스템에서 비이진 부호의 정보 비트를 단축하는 일 예를 도시하는 도면,
도 5는 본 발명의 일 실시 예에 따른 통신 시스템에서 비이진 부호의 정보 비트를 단축하는 다른 예를 도시하는 도면,
도 6은 본 발명의 다른 실시 예에 따른 통신 시스템에서 비이진 부호의 비트를 단축 및 천공하는 절차를 도시하는 도면,
도 7은 본 발명의 다른 실시 예에 따른 통신 시스템에서 비이진 부호의 정보 비트를 단축 및 천공하는 일 예를 도시하는 도면,
도 8은 본 발명의 다른 실시 예에 따른 통신 시스템에서 비이진 부호의 정보 비트를 단축 및 천공하는 다른 예를 도시하는 도면 및
도 9는 본 발명의 실시 예에 따른 통신 시스템에서 비이진 부호의 비트를 단축 및 천공하는 예를 도시하는 도면.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략할 것이다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 실시 예에서는, 단일 비이진 LDPC부호를 이용하여 다양한 변조 방식을 지원하기 위해, 비이진 부호를 구성하는 정보 비트 및 패리티 비트에 대한 단축 및 천공을 수행하는 방법을 설명하도록 한다.
도 1은 본 발명의 실시 예에 따른 통신 시스템에서 송신단의 블록 구성을 도시하고 있다.
이때, 송신단은 신호를 송신하는 기지국, 단말 등과 같은 장치일 수 있다.
도 1을 참조하면, 송신단(100)은 송수신부(101), 제어부(111) 및 저장부(113)를 포함할 수 있다.
송수신부(101)는 제어부(111)의 제어에 따라 수신단과 신호를 송수신하기 위한 기능을 제어 및 처리한다. 특히, 본 발명의 실시 예에 따른 송수신부(101)는 설명의 편의를 위해 하나의 모듈로 구성하였으나, 설계 방식에 따라 송신부 및 수신부로 별도로 구성될 수도 있다.
본 발명의 실시 예에 따른 송수신부(101)는 정보 비트 단축 수행부(103), 인코딩부(105), 패리티 비트 천공 수행부(107) 및 변조부(109)를 포함하여, 비이진 부호 내 정보 비트를 단축하고, 인코딩한 후, 비이진 부호 내 패리티 비트를 천공하기 위한 기능을 수행할 수 있다.
정보 비트 단축 수행부(103)는 비이진 부호를 구성하는 적어도 하나의 정보 심볼에서 변조 방식에 대응하는 변조 차수에 따라 단축할 적어도 하나의 비트를 선택할 수 있다. 이때, 비이진 부호는 도 2에 도시된 바와 같이, 적어도 하나의 정보 비트를 포함하는 정보 심볼(201)과 적어도 하나의 패리티 비트를 포함하는 패리티 심볼(203)로 구성될 수 있다. 정보 비트 단축 수행부(103)는 비이진 부호를 구성하는 각각의 정보 심볼들 내에 변조 차수에 대응하는 비트들이 최대한 균일하게 포함되도록 정보 비트를 선택하여 단축(shortening)할 수 있다. 본 발명의 일 실시 예에 따른 정보 비트 단축 수행부(103)는 부호율 및/부호길이를 기반으로 단축 비트 개수를 결정하고, 단축 비트 개수와 변조 차수를 기반으로, 비이진 부호를 구성하는 각각의 정보 심볼들 내에서 변조 차수에 대응하는 비트들이 최대한 균일하게 포함되도록 단축할 정보 비트들을 선택하고, 선택된 정보 비트들을 단축시킬 수 있다. 본 발명의 다른 실시 예에 따른 정보 비트 단축 수행부(103)는 변조 차수를 기반으로, 비이진 부호를 구성하는 각각의 정보 심볼들 내에서 변조 차수에 대응하는 비트들을 제외한 다른 비트들을 단축시킬 수 있다. 이때, 비트 단축 수행부(103)는 부호율 및/혹은 부호길이를 기반으로 추가적인 단축이 필요한지 여부를 검사하여, 추가적인 단축이 필요한 경우 부호율 및/혹은 부호 길이에 따라 정보 심볼 단위로 단축을 수행할 수 있다. 여기서, 단축된 비트는 0일 확률이 1이고, 1일 확률이 0으로 간주되는 비트를 의미한다. 본 발명의 실시 예에 따라, 변조 차수에 대응하는 비트들이 최대한 균일하게 포함되도록 정보 비트를 단축하는 방법은 아래에서 도면을 참조하여 자세히 설명하도록 한다.
인코딩부(105)는 정보 비트 단축 수행부(103)에 의해 정보 비트가 단축된 적어도 하나의 정보 심볼을 인코딩할 수 있다. 자세히 말해, 인코딩부(105)는 정보 비트가 단축된 적어도 하나의 정보 심볼에 대해 LDPC 인코딩을 수행하여, 적어도 하나의 패리티 심볼이 추가된 LDPC 부호어를 획득할 수 있다.
패리티 비트 천공 수행부(107)는 인코딩부(105)에 의해 획득된 LDPC 부호어 내 적어도 하나의 패리티 심볼에서 변조 차수에 따라 천공할 적어도 하나의 비트를 선택할 수 있다. 패리티 비트 천공 수행부(107)는 비이진 부호를 구성하는 각각의 패리티 심볼들 내에 변조 차수에 대응하는 비트들이 최대한 균일하게 포함되도록 패리티 비트를 선택하여 천공(puncturing)할 수 있다. 본 발명의 일 실시 예에 따른 패리티 비트 천공 수행부(107)는 단축 비트 개수와 변조 차수를 기반으로, LDPC 부호어 내 적어도 하나의 패리티 심볼 내에서 변조 차수에 대응하는 비트들이 최대한 균일하게 포함되도록 천공시킬 패리티 비트들을 선택하고, 선택된 패리티 비트들을 천공할 수 있다. 본 발명의 다른 실시 예에 따른 패리티 비트 천공 수행부(107)는 변조 차수를 기반으로, LDPC 부호 내 적어도 하나의 패리티 심볼 내에서 변조 차수에 대응하는 비트들을 제외한 다른 비트들을 천공시킬 수 있다. 이때, 패리티 비트 천공 수행부(107)는 부호율 및/혹은 부호길이를 기반으로 추가적인 천공이 필요한지 여부를 검사하여, 추가적인 천공이 필요한 경우 부호율 및/혹은 부호 길이에 따라 정보 심볼 단위로 천공을 수행할 수 있다. 여기서, 천공된 비트는 0일 확률이 1/2이고, 1일 확률이 1/2으로 간주되는 비트를 의미한다. 이때, 패리티 심볼의 천공된 패리티 비트의 위치는 정보 심볼의 단축된 정보 비트의 위치와 대응되는 위치일 수 있다.
변조부(109)는 단축 및 천공이 수행된 비이진 부호를 미리 결정된 변조 방식에 따라 변조할 수 있다.
제어부(111)는 비이진 부호의 단축 및 천공을 수행하기 위한 송신단(100)의 전반적인 동작을 제어 및 처리할 수 있다.
저장부(113)는 송신단의 동작에 필요한 각종 데이터 및 프로그램을 저장할 수 있다. 본 발명의 실시 예에 따라 저장부(111)는 정보 심볼 내에서 시스템이 요구하는 부효율 및/혹은 부호 길이에 대한 정보를 저장할 수 있다.
도 3은 본 발명의 실시 예에 따른 통신 시스템에서 단축 비트의 개수가 미리 결정된 경우, 비이진 부호의 비트를 단축 및 천공하는 절차를 도시하고 있다.
도 3을 참조하면, 송신단(100)은 301단계에서 단축 정보 비트의 개수를 결정할 수 있다. 다시 말해, 송신단(100)은 시스템에서 요구하는 부호율 및/혹은 부호 길이를 기반으로 비이진 부호를 구성하는 정보 심볼 내에서 단축할 것으로 정보 비트의 개수를 결정할 수 있다. 예를 들어, 송신단(100)은 시스템에서 요구하는 부호율 및/혹은 부호 길이를 기반으로 정보 심볼 내에서 6개의 정보 비트를 단축시켜야함을 확인할 수 있다.
이후, 송신단(100)은 303단계에서 적어도 하나의 정보 심볼들 내에 변조 비트가 최대한 균일하게 포함되도록 변조 방식의 변조 차수에 따라 정보 비트 단축을 수행할 수 있다. 예를 들어, 단축할 정보 비트가 6개이고, 비이진 유한체 GF(64)에서 설계된 비이진 LDPC 부호가 16QAM(Quadrature Amplitude Modulation)을 지원하는 경우, 송신단(100)은 도 4에 도시된 바와 같이, 각각의 정보 심볼(401 내지 407) 내에 변조 차수 16에 대응하는 하위 4개의 비트들이(421 내지 427) 균일하게 포함되도록 하기 위해, 각각의 정보 심볼(401 내지 407)에서 2비트씩 3번의 단축(411 내지 415)을 수행할 수 있다. 다른 예를 들어, 단축할 정보 비트가 8개이고, 비이진 유한체 GF(64)에서 설계된 비이진 LDPC 부호가 16QAM을 지원하는 경우, 송신단(100)은 각각의 정보 심볼 내에 변조 차수 16에 대응하는 하위 4개의 비트들이 균일하게 포함되도록 하기 위해, 각각의 정보 심볼에서 2비트씩 4번의 단축을 수행할 수 있다. 또 다른 예를 들어, 단축할 정보 비트가 3개이고, 비이진 유한체 GF(64)에서 설계된 비이진 LDPC 부호가 32QAM을 지원하는 경우, 송신단(100)은 각각의 정보 심볼 내에 변조 차수 32에 대응하는 하위 5개의 비트들이 균일하게 포함되도록 하기 위해 각각의 정보 심볼에서 1비트씩 3번의 단축을 수행할 수 있다. 또 다른 예를 들어, 단축할 정보 비트가 4개이고, 비이진 유한체 GF(64)에서 설계된 비이진 LDPC 부호가 32QAM을 지원하는 경우, 송신단(100)은 각각의 정보 심볼 내에 변조 차수 32에 대응하는 하위 5개의 비트들이 균일하게 포함되도록 하기 위해, 각각의 정보 심볼에서 1비트씩 4번의 단축을 수행할 수 있다.
이후, 송신단(100)은 305단계로 진행하여 결정된 단축 비트의 개수가, 단축된 비트 개수보다 많은지 여부를 확인할 수 있다.
만약, 미리 결정된 단축 비트의 개수가, 단축된 비트 개수보다 많은 경우, 송신단(100)은 307단계로 진행하여 채널 용량 손실을 최소화하도록 비트 단축을 수행할 수 있다. 예를 들어, 단축할 정보 비트가 12개이고, 비이진 유한체 GF(64)에서 설계된 비이진 LDPC 부호가 16QAM을 지원하는 경우, 송신단(100)은 도 5에 도시된 바와 같이, 각각의 정보 심볼(501 내지 507) 내에 남는 변조 차수 16에 대응하는 하위 4개의 비트들(521 내지 527)이 균일하게 포함되도록 하기 위해, 각각의 정보 심볼(501 내지 507)에서 2비트씩 4번의 단축(511 내지 517)을 수행한다. 그러나, 이 경우 301단계에서 결정된 단축 비트 개수 12보다 적은 8개의 비트가 단축된 상태이므로 4개의 비트들을 더 단축해야한다. 따라서, 송신단(100)은 채널 용량 손실을 최소화하기 위해 정보 심볼 단위로 4비트의 단축(519)을 수행할 수 있다. 이에 따라, 송신단(100)은 비이진 부호를 구성하는 각각의 정보 심볼들 내에 변조 차수에 대응하는 비트들이 최대한 많이 포함되도록 단축을 수행할 수 있다.
이후, 송신단(100)은 309단계로 진행하여 단축된 정보 심볼을 인코딩하여 패리티 심볼을 획득할 수 있다. 예를 들어, 송신단(100)은 단축된 정보 심볼들에 대해 LDPC 부호화를 수행하여, 적어도 하나의 패리티 비트가 포함된 패리티 심볼을 획득할 수 있다.
이후, 송신단(100)은 311단계에서, 인코딩하여 획득된 적어도 하나의 패리티 심볼들 내에 변조 차수에 대응하는 비트들이 최대한 균일하게 포함되도록 변조 차수에 따라 패리티 비트 천공을 수행할 수 있다. 이때, 송신단(100)은 정보 심볼 내 정보 비트를 단축하는 방식과 동일한 방식으로 패리티 심볼 내 패리티 비트를 천공할 수 있다. 다시 말해, 패리티 심볼의 천공된 패리티 비트의 위치는 단축된 정보 비트의 위치에 대응되는 위치일 수 있다.
반면, 305단계에서 결정된 단축 비트의 개수가 단축된 비트 개수보다 많지 않은 경우, 송신단(100)은 309단계로 진행하여 이하 단계를 수행할 수 있다. 다시 말해, 301단계에서 결정된 단축 비트의 개수가 303단계에서 단축된 비트 개수와 동일한 경우, 송신단(100)은 309단계로 진행하여 이하 단계를 수행할 수 있다.
이후, 송신단(100)은 본 발명의 실시 예에 따른 절차를 종료할 수 있다.
도 6은 본 발명의 실시 예에 따른 통신 시스템에서 단축 비트의 개수가 미리 결정되지 않은 경우, 비이진 부호의 비트를 단축 및 천공하는 절차를 도시하고 있다.
도 6을 참조하면, 송신단(100)은 601단계에서 적어도 하나의 심볼 내에서 변조 방식의 변조 차수에 따라 변조될 적어도 하나의 정보 비트 및 패리티 비트를 선택할 수 있다. 자세히 말해, 송신단(100)은 변조 차수를 기반으로 적어도 하나의 정보 심볼 내에서 변조될 적어도 하나의 정보 비트를 결정하고, 적어도 하나의 패리티 심볼 내에서 변조될 적어도 하나의 패리티 비트를 결정할 수 있다. 예를 들어, 송신단(100)은 적어도 하나의 정보 심볼 내에서 변조 차수에 대응하는 비트들을 변조될 비트로 선택하고, 선택된 비트를 제외한 나머지 비트들을 단축해야 할 비트로 결정할 수 있다. 또한, 송신단(100)은 적어도 하나의 패리티 심볼 내에서 변조 차수에 대응하는 비트들을 변조될 비트로 선택하고, 선택된 비트를 제외한 나머지 비트들을 천공해야 할 비트로 결정할 수 있다.
이후, 송신단(100)은 605단계로 진행하여 각각의 심볼들 내에서 선택되지 않은 정보 비트 및 패리티 비트에 대한 단축 및 천공을 수행할 수 있다. 다시 말해, 송신단(100)은 적어도 하나의 정보 심볼들 내에서 변조될 정보 비트를 제외한 나머지 정보 비트들을 단축하고, 적어도 하나의 패리티 심볼들 내에서 변조될 패리티 비트를 제외한 나머지 패리티 비트들을 천공할 수 있다.
이후, 송신단(100)은 본 발명의 실시 예에 따른 절차를 종료할 수 있다.
상술한 도 6은, 송신단(100)에서 변조 방식에 대응하는 변조 차수만을 고려하여 비이진 부호를 단축 및 천공하는 방법을 나타낸다. 예를 들어, 비이진 유한체 GF(64)에서 설계된 비이진 LDPC 부호가 32FQAM을 지원하는 경우, 송신단(100)은 도 7에 도시된 바와 같이, 정보 심볼 내에서 변조 차수 32에 대응하는 하위 5개의 비트들(701, 707)을 변조될 정보 비트로 선택하고, 패리티 심볼 내에서 변조 차수 32에 대응하는 하위 5개의 비트들(711, 717)을 변조될 패리티 비트 5비트로 선택한 후, 선택되지 않은 나머지 정보 비트(703 및 705)에 대한 단축을 수행하고, 선택되지 않은 나머지 패리티 비트(713 및 715)에 대한 천공을 수행할 수 있다. 다른 예를 들어, 비이진 유한체 GF(64)에서 설계된 비이진 LDPC 부호가 16FQAM을 지원하는 경우, 송신단(100)은 도 8에 도시된 바와 같이, 송신단(100)은 정보 심볼 내에서 변조 차수 16에 대응하는 하위 4개의 비트들(801, 807)을 변조될 정보 비트로 선택하고, 패리티 심볼 내에서 변조 차수 16에 대응하는 하위 4개의 비트들(801, 807)을 변조될 패리티 비트 4비트로 선택한 후, 선택되지 않은 나머지 정보 비트(803 및 805)에 대한 단축을 수행하고, 선택되지 않은 나머지 패리티 비트(813 및 815)에 대한 천공을 수행할 수 있다.
추가적으로, 상술한 도 6의 방법을 이용하여 단축 및 천공을 수행할 경우, 송신단(100)은 시스템이 요구하는 부호율 및/혹은 부호 길이를 기반으로 추가적인 단축 및 천공이 필요한지 여부를 검사할 수 있다. 즉, 송신단(100)은 시스템이 요구하는 부호율 및/혹은 부호 길이에 따라 결정되는 단축 비트 개수 및 천공 비트 개수만큼 단축 및 천공이 수행되었는지 여부를 검사할 수 있다. 송신단(100)은 시스템이 요구하는 부호율 및/혹은 부호 길이에 따라 결정되는 단축 비트 개수 및 천공 비트 개수만큼 단축 및 천공이 수행되지 않았다고 판단되는 경우, 단축 및 천공이 필요한 비트 개수를 기반으로 심볼 단위의 단축 및 천공을 추가로 수행할 수 있을 것이다.
도 9는 본 발명의 실시 예에 따른 통신 시스템에서 비이진 부호의 비트를 단축 및 천공하는 예를 도시하고 있다.
도 9에 도시된 바와 같이, 송신단(100)은적어도 하나의 정보 비트를 포함하는 정보 심볼에서 변조 방식의 변조 차수를 기반으로 각각의 정보 심볼들 내에 변조 차수에 대응하는 비트들이 최대한 균일하게 포함되도록 정보 비트를 선택하여 단축을 수행할 수 있다. 이후, 송신단(100)은 단축된 정보 심볼을 인코딩하여 각각의 정보 심볼에 대한 패리티 심볼이 추가된 LDPC 부호어를 획득할 수 있다. 송신단(100)은 획득된 LDPC 부호어 내에 포함된 적어도 하나의 패리티 심볼 내에서 변조 차수에 대응하는 비트들이 최대한 균일하게 포함되도록 천공시킬 패리티 비트들을 선택하고, 선택된 패리티 비트들을 천공할 수 있다. 이후, 송신단(100)은 단축 및 천공이 수행된 LDPC 부호어에 대한 변조를 수행한 후, 안테나를 통해 수신단으로 전송할 수 있다.
본 명세서에 설명된 발명의 실시 예 및 모든 기능 동작들은 본 명세서에서 개시된 구조 및 이들의 균등 구조들을 포함하는 컴퓨터 소프트웨어, 펌웨어(firmware), 또는 하드웨어로, 또는 이들의 하나 이상의 조합으로 실시될 수 있다. 또한, 본 명세서에서 설명된 발 명의 실시 예들은 하나 이상의 컴퓨터 프로그램 제품, 즉 데이터 프로세싱 장치에 의해 실행되거나 이 장치의 동작을 제어하기 위한 컴퓨터 판독가능 매체 상에 인코딩된 컴퓨터프로그램 명령어들의 하나 이상의 모듈로 실시될 수 있다.
컴퓨터 판독가능 매체는 머신 판독가능 저장 매체, 머신 판독가능 저장 기판, 메모리 장치, 머신 판독가능 전파 스트림에 영향을 주는 물질의 구성, 또는 이들의 하나 이상의 조합이 될 수 있다. 데이터 프로세싱 장치라는 용어는 예로 프로그램 가능한 프로세서, 컴퓨터, 또는 다중 프로세서 또는 컴퓨터를 포함하는 데이터를 프로세싱하기 위한 모든 노드, 장치 및 머신을 포함한다. 노드는 하드웨어에 부가하여 해당 컴퓨터 프로그램에 대한 실행 환경을 생성하는 코드, 예컨대 프로세서 펌웨어, 프로토콜 스택, 데이터베이스 관리 시스템, 운영 시스템 또는 하나 이상의 이들의 조합을 구성하는 코드를 포함할 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야한다.

Claims (20)

  1. 무선 통신 시스템에서 송신기의 동작 방법에 있어서,
    정보 심볼에서 변조 차수에 기반하여 적어도 하나의 정보 비트를 단축함으로써 단축된 정보 심볼을 생성하는 과정과,
    상기 단축된 정보 심볼을 인코딩하여 패리티 심볼을 생성하는 과정과,
    상기 인코딩을 통해 획득된 적어도 하나의 패리티 심볼에서 상기 변조 차수에 기반하여 적어도 하나의 패리티 비트를 천공하는 과정과
    상기 단축된 정보 심볼과 상기 패리티 심볼을 변조하여 생성된 신호를 수신기에 전송하는 과정을 포함하고,
    상기 단축된 정보 심볼은 상기 변조 차수 및 상기 단축된 적어도 하나의 정보 비트에 대응하는 정보 비트를 포함하고,
    상기 패리티 심볼은 상기 변조 차수 및 천공된 상기 적어도 하나의 패리티 비트에 대응하는 패리티 비트를 포함하는 패리티 심볼임을 포함하는 방법.
    .
  2. 제 1 항에 있어서,
    상기 적어도 하나의 정보 비트를 단축함으로써 단축된 정보 심볼을 생성하는 과정은,
    변조 방식에 대응하는 상기 변조 차수를 기반으로 상기 정보 심볼에서 단축할 적어도 하나의 정보 비트를 선택하는 과정을 포함하는 방법.
  3. 제 2 항에 있어서,
    상기 변조 차수를 기반으로 상기 정보 심볼에서 단축할 적어도 하나의 정보 비트를 선택하는 과정은,
    요구되는 부호율 및 부호 길이 중 적어도 하나를 기반으로 단축할 적어도 하나의 정보 비트의 개수를 결정하는 과정과,
    상기 결정된 단축할 정보 비트의 개수와 상기 변조 차수를 기반으로 상기 정보 심볼에서 단축할 적어도 하나의 정보 비트를 선택하는 과정을 포함하는 방법.
  4. 제 2 항에 있어서,
    상기 변조 차수를 기반으로 상기 정보 심볼에서 단축할 적어도 하나의 정보 비트를 선택하는 과정은,
    상기 변조 차수를 기반으로 상기 정보 심볼에서 상기 변조 차수에 대응하는 정보 비트들을 제외한 다른 정보 비트를 선택하는 과정을 포함하는 방법.
  5. 제 3 항에 있어서,
    요구되는 부호율 및 부호 길이 중 적어도 하나를 기반으로 추가적인 단축이 필요한지 여부를 결정하는 과정과,
    추가적인 단축이 필요한 것으로 결정된 경우, 상기 부호율 및 상기 부호 길이 중 적어도 하나에 따라 정보 심볼 단위로 단축을 수행하는 과정을 더 포함하는 방법.
  6. 제 1 항에 있어서,
    상기 인코딩을 통해 획득된 적어도 하나의 패리티 심볼에서 상기 변조 차수를 기반으로 적어도 하나의 패리티 비트를 천공하는 과정은,
    변조 방식에 대응하는 상기 변조 차수를 기반으로 상기 적어도 하나의 패리티 심볼에서 천공할 적어도 하나의 패리티 비트를 선택하는 과정을 포함하는 방법.
  7. 제 6 항에 있어서,
    상기 변조 차수를 기반으로 상기 적어도 하나의 패리티 심볼에서 천공할 적어도 하나의 패리티 비트를 선택하는 과정은,
    요구되는 부호율 및 부호 길이 중 적어도 하나에 기반하여 천공할 적어도 하나의 패리티 비트의 개수를 결정하는 과정과,
    상기 천공할 적어도 하나의 패리티 비트의 개수와 상기 변조 차수에 기반하여 상기 적어도 하나의 패리티 심볼에서 천공할 적어도 하나의 패리티 비트를 선택하는 과정을 포함하는 방법.
  8. 제 6 항에 있어서,
    상기 변조 차수를 기반으로 상기 적어도 하나의 패리티 심볼에서 천공할 적어도 하나의 패리티 비트를 선택하는 과정은,
    상기 변조 차수를 기반으로 상기 적어도 하나의 패리티 심볼에서 상기 변조 차수에 대응하는 패리티 비트들을 제외한 다른 패리티 비트를 선택하는 과정을 포함하는 방법.
  9. 제 6 항에 있어서,
    요구되는 부호율 및 부호 길이 중 적어도 하나를 기반으로 추가적인 천공이 필요한지 여부를 확인하는 과정과,
    추가적인 천공이 필요한 것으로 결정된 경우, 상기 부호율 및 상기 부호 길이 중 적어도 하나를 기반으로 패리티 심볼 단위로 천공을 수행하는 과정을 더 포함하는 방법.
  10. 제 1 항에 있어서,
    상기 패리티 심볼의 천공된 패리티 비트의 위치는 상기 정보 심볼의 단축된 상기 정보 비트의 위치에 대응되는 위치인 방법.
  11. 무선 통신 시스템에서 송신기 장치에 있어서,
    적어도 하나의 프로세서를 포함하고,
    상기 적어도 하나의 프로세서는,
    정보 심볼에서 변조 차수에 기반하여 적어도 하나의 정보 비트를 단축함으로써 단축된 정보 심볼을 생성하고,
    상기 단축된 정보 심볼을 인코딩하여 패리티 심볼을 생성하고,
    상기 인코딩을 통해 획득된 적어도 하나의 패리티 심볼에서 상기 변조 차수에 기반하여 적어도 하나의 패리티 비트를 천공하고,
    상기 단축된 정보 심볼과 상기 패리티 심볼을 변조하여 생성된 신호를 수신기에 전송하도록 제어하고,
    상기 단축된 정보 심볼은, 상기 변조 차수 및 상기 단축된 적어도 하나의 정보 비트에 대응하는 정보 비트를 포함하고,
    상기 패리티 심볼은, 상기 변조 차수 및 천공된 상기 적어도 하나의 패리티 비트에 대응하는 패리티 비트를 포함하는 패리티 심볼인 장치.
  12. 제 11 항에 있어서,
    상기 적어도 하나의 프로세서는,
    변조 방식에 대응하는 상기 변조 차수를 기반으로 상기 정보 심볼에서 단축할 적어도 하나의 정보 비트를 선택하는 장치.
  13. 제 12 항에 있어서,
    상기 적어도 하나의 프로세서는,
    요구되는 부호율 및 부호 길이 중 적어도 하나를 기반으로 단축할 정보 비트의 개수를 결정하고, 상기 결정된 단축할 정보 비트의 개수와 상기 변조 차수를 기반으로 상기 정보 심볼에서 단축할 적어도 하나의 정보 비트를 선택하는 장치.
  14. 제 12 항에 있어서,
    상기 적어도 하나의 프로세서는.
    상기 변조 차수를 기반으로 상기 정보 심볼에서 상기 변조 차수에 대응하는 정보 비트들을 제외한 다른 정보 비트를 선택하는 장치.
  15. 제 13 항에 있어서,
    상기 적어도 하나의 프로세서는,
    요구되는 부호율 및 부호 길이 중 적어도 하나를 기반으로 추가적인 단축이 필요한지 여부를 결정하고,
    추가적인 단축이 필요한 것으로 결정된 경우, 상기 부호율 및 상기 부호 길이 중 적어도 하나에 따라 정보 심볼 단위로 단축을 수행하는 장치.
  16. 제 11 항에 있어서,
    상기 적어도 하나의 프로세서는,
    변조 방식에 대응하는 상기 변조 차수를 기반으로 상기 적어도 하나의 패리티 심볼에서 천공할 적어도 하나의 패리티 비트를 선택하는 장치.
  17. 제 16 항에 있어서,
    상기 적어도 하나의 프로세서는,
    요구되는 부호율 및 부호 길이 중 적어도 하나를 기반으로 천공할 정보 비트의 개수를 결정하고,
    상기 천공할 적어도 하나의 패리티 비트의 개수와 상기 변조 차수에 기반하여 상기 적어도 하나의 패리티 심볼에서 천공할 적어도 하나의 패리티 비트들을 선택하는 장치.
  18. 제 16 항에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 변조 차수를 기반으로 상기 적어도 하나의 패리티 심볼에서 상기 변조 차수에 대응하는 패리티 비트들을 제외한 다른 패리티 비트를 선택하는 장치.
  19. 제 16 항에 있어서,
    상기 적어도 하나의 프로세서는,
    요구되는 부호율 및 부호 길이 중 적어도 하나를 기반으로 추가적인 천공이 필요한지 여부를 확인하고,
    추가적인 천공이 필요한 것으로 결정된 경우, 상기 부호율 및 상기 부호 길이 중 적어도 하나를 기반으로 패리티 심볼 단위로 천공을 수행하는 장치.
  20. 제 11 항에 있어서,
    상기 패리티 심볼의 천공된 패리티 비트의 위치는 상기 정보 심볼의 단축된 상기 정보 비트의 위치에 대응되는 위치인 장치.



KR1020140109744A 2014-08-22 2014-08-22 비이진 부호의 단축 및 천공 방법 및 장치 KR102177807B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140109744A KR102177807B1 (ko) 2014-08-22 2014-08-22 비이진 부호의 단축 및 천공 방법 및 장치
US15/505,913 US10122385B2 (en) 2014-08-22 2015-07-06 Method and apparatus for shortening and puncturing non-binary code
PCT/KR2015/006947 WO2016027981A1 (ko) 2014-08-22 2015-07-06 비이진 부호의 단축 및 천공 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140109744A KR102177807B1 (ko) 2014-08-22 2014-08-22 비이진 부호의 단축 및 천공 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20160023393A KR20160023393A (ko) 2016-03-03
KR102177807B1 true KR102177807B1 (ko) 2020-11-11

Family

ID=55350894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140109744A KR102177807B1 (ko) 2014-08-22 2014-08-22 비이진 부호의 단축 및 천공 방법 및 장치

Country Status (3)

Country Link
US (1) US10122385B2 (ko)
KR (1) KR102177807B1 (ko)
WO (1) WO2016027981A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090217130A1 (en) 2008-02-26 2009-08-27 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding and decoding in a communication system using low-density parity-check codes
US20130013983A1 (en) 2004-10-12 2013-01-10 Michael Livshitz Structured low-density parity-check (ldpc) code

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263488A (ja) * 2009-05-08 2010-11-18 Sony Corp 通信装置及び通信方法、コンピューター・プログラム、並びに通信システム
EP2510623B1 (en) 2009-12-07 2021-01-27 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
US7990290B1 (en) 2010-02-03 2011-08-02 International Business Machines Corporation Efficient rateless distributed compression of non-binary sources
US8508391B1 (en) * 2011-01-19 2013-08-13 Marvell International Ltd Code word formatter of shortened non-binary linear error correction code
US20120216093A1 (en) * 2011-02-22 2012-08-23 Nec Laboratories America, Inc. Soft-decision non-binary ldpc coding for ultra-long-haul optical transoceanic transmissions
US8898538B2 (en) * 2011-08-24 2014-11-25 Analogies Sa Construction of multi rate low density parity check convolutional codes
KR101922555B1 (ko) * 2011-08-30 2018-11-28 삼성전자주식회사 방송/통신시스템에서 정보 송수신 방법 및 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130013983A1 (en) 2004-10-12 2013-01-10 Michael Livshitz Structured low-density parity-check (ldpc) code
US20090217130A1 (en) 2008-02-26 2009-08-27 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding and decoding in a communication system using low-density parity-check codes

Also Published As

Publication number Publication date
US20170288706A1 (en) 2017-10-05
WO2016027981A1 (ko) 2016-02-25
KR20160023393A (ko) 2016-03-03
US10122385B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
US10911062B2 (en) Apparatus and method for multilevel coding (MLC) with binary alphabet polar codes
CN109804566B (zh) 使用极化码编码数据的方法和装置
US9467164B2 (en) Apparatus and method for supporting polar code designs
CN111066252B (zh) 处理ldpc编码数据的方法和装置
CN113508542B (zh) 使用pscm方案的发射机及传输方法
US20160308644A1 (en) Polar code processing method and system, and wireless communications apparatus
CA3028013C (en) Systems and methods for piece-wise rate matching when using polar codes
KR102549316B1 (ko) 체계적 폴라 코딩을 사용하여 데이터를 재전송하는 방법 및 시스템
RU2716044C1 (ru) Способы и системы кодирования и декодирования ldpc кодов
WO2019018120A8 (en) Communication techniques applying low-density parity-check code base graph selection
KR20110065393A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
CN105052066A (zh) 用于多阶段软输入解码的系统和方法
KR20190114263A (ko) 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법
WO2018058295A1 (en) Hybrid automatic repeat request for block codes
US10784990B2 (en) Method and apparatus for encoding and modulating data for wireless transmission
WO2018076194A1 (en) Hybrid automatic repeat request for encoded data
EP3718217A1 (en) Encoding systematic punctured polar codes concatenated with inner code
CN107733557A (zh) 一种数据发送的方法及装置、通信设备
JP7531562B2 (ja) 無線通信における構成可能なｍｉｍｏ処理の方法および装置
EP4066418A1 (en) Design of fixed length coding scheme for probabilistic shaping applied to new radio physical layer
KR102177807B1 (ko) 비이진 부호의 단축 및 천공 방법 및 장치
KR20120078931A (ko) 다중 안테나 통신 시스템에서 저밀도 패리티 검사 부호 기반의 채널 부호화 및 복호화 장치 및 방법
US10263751B2 (en) Robust channel RC-supporting coding and modulation method and apparatus
JP2017143343A (ja) データ処理装置、通信システムおよびデータ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant