KR102176570B1 - Electronic device and methods of fabricating the same - Google Patents
Electronic device and methods of fabricating the same Download PDFInfo
- Publication number
- KR102176570B1 KR102176570B1 KR1020190063363A KR20190063363A KR102176570B1 KR 102176570 B1 KR102176570 B1 KR 102176570B1 KR 1020190063363 A KR1020190063363 A KR 1020190063363A KR 20190063363 A KR20190063363 A KR 20190063363A KR 102176570 B1 KR102176570 B1 KR 102176570B1
- Authority
- KR
- South Korea
- Prior art keywords
- magnetic layer
- magnetic
- substrate
- electronic device
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 238000007789 sealing Methods 0.000 claims abstract description 7
- 239000008393 encapsulating agent Substances 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 claims description 27
- 239000011888 foil Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000003566 sealing material Substances 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 111
- 238000010330 laser marking Methods 0.000 description 10
- 239000006249 magnetic particle Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 5
- 229920006336 epoxy molding compound Polymers 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000006247 magnetic powder Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000010329 laser etching Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000889 permalloy Inorganic materials 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910015136 FeMn Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- XWHPIFXRKKHEKR-UHFFFAOYSA-N iron silicon Chemical compound [Si].[Fe] XWHPIFXRKKHEKR-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910000595 mu-metal Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229910000815 supermalloy Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H01L43/02—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
Description
본 발명은 전자 장치 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 전자파 보호층을 갖는 전자 장치 및 그 제조 방법에 관한 것이다.The present invention relates to an electronic device and a method of manufacturing the same, and more particularly, to an electronic device having an electromagnetic wave protective layer and a method of manufacturing the same.
최근 전기전자 산업과 정보통신기술의 발전으로 생활가전, 산업기기, 정보통신기기 등 다양한 전자 장치가 사용되고 있다. 이러한 전자 장치에서 발생된 전자파(electromagnetic interference, EMI)는 기기들 간에 간섭을 일으키거나 인체에도 유해할 수 있어서 이러한 전자파를 차단하는 기술이 개발되고 있다. 한편, 최근 전자 장치가 휴대화 되면서, 소형화, 박형화, 경량화 되고 있어서, 이러한 소형 전자 장치 내 전자 부품에 전자파를 차단하기 위해 차폐층을 코팅하는 기술이 개발되고 있다.With the recent development of the electric and electronic industry and information and communication technology, various electronic devices such as household appliances, industrial devices, and information communication devices are being used. Electromagnetic interference (EMI) generated by such electronic devices may cause interference between devices or be harmful to humans, and thus technologies for blocking such electromagnetic waves are being developed. On the other hand, as electronic devices have recently become portable, miniaturization, thinness, and weight have been achieved, and thus, a technology for coating a shielding layer to block electromagnetic waves on electronic components in such small electronic devices has been developed.
전자 부품의 측면부에 전자파 보호층을 효과적으로 구현하는 것이 어려운 문제가 있다. 나아가, 전자파 차단을 위한 코팅층을 구비하면서 생산 정보 표시부를 효과적으로 나타낼 수 있는 전자 부품을 구현하는 것이 용이하지 않은 문제점이 있다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 전자 부품의 측면부에 전자파 보호층을 효과적으로 구현하되, 전자 부품에 생산 정보 표시부를 효과적으로 나타낼 수 있는 전자 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.There is a problem in that it is difficult to effectively implement an electromagnetic wave protection layer on the side of an electronic component. Further, there is a problem in that it is not easy to implement an electronic component capable of effectively displaying the production information display unit while having a coating layer for blocking electromagnetic waves. The present invention is to solve various problems including the above problems, and provides an electronic device and a method of manufacturing the same, which can effectively implement an electromagnetic wave protection layer on the side of an electronic component, and effectively display a production information display on the electronic component. It aims to do. However, these problems are exemplary, and the scope of the present invention is not limited thereby.
상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 전자 장치는 접지 전극을 구비하는 기판; 상기 기판 상에 배치된 반도체 소자; 상기 기판 상에 상기 반도체 소자를 밀봉하는 봉지재; 전자파 흡수를 위하여 상기 봉지재의 상면에 접착된 제 1 자성층; 상기 기판 상에 상기 제 1 자성층의 상면 및 측면과 상기 봉지재의 측면을 덮도록 형성된 제 2 자성층; 및 전자파 차폐를 위하여 상기 제 2 자성층의 상면 및 측면과 상기 기판의 측면을 덮도록 형성된 도전층(conductive layer); 을 포함한다. An electronic device according to an aspect of the present invention for solving the above problems includes: a substrate having a ground electrode; A semiconductor device disposed on the substrate; An encapsulant for sealing the semiconductor device on the substrate; A first magnetic layer adhered to the upper surface of the encapsulant to absorb electromagnetic waves; A second magnetic layer formed on the substrate to cover an upper surface and a side surface of the first magnetic layer and a side surface of the encapsulant; And a conductive layer formed to cover an upper surface and a side surface of the second magnetic layer and a side surface of the substrate to shield electromagnetic waves. Includes.
상기 전자 장치는, 상기 제 2 자성층을 관통하지 않고 상기 제 2 자성층을 소정의 깊이만큼 식각함으로써 제 1 요철이 구현된 제 1 마킹부 영역과 상기 제 1 마킹부 영역의 제 1 요철에 대응하여 상기 도전층에 제 2 요철이 구현된 제 2 마킹부 영역을 구비하는 생산 정보 표시부;를 더 포함할 수 있다. The electronic device includes a first marking portion region in which a first unevenness is implemented by etching the second magnetic layer to a predetermined depth without penetrating the second magnetic layer, and the first marking portion corresponding to the first unevenness of the first marking portion region. It may further include a production information display unit having a second marking unit region in which second irregularities are implemented in the conductive layer.
상기 전자 장치에서, 상기 도전층은 상기 기판의 측면에 노출된 상기 접지 전극과 직접 접촉할 수 있도록 상기 기판의 측면까지 신장할 수 있다. In the electronic device, the conductive layer may extend to a side surface of the substrate so as to directly contact the ground electrode exposed on the side surface of the substrate.
상기 전자 장치에서, 상기 제 1 자성층은 자성 포일(magnetic foil) 또는 자성 시트(magnetic sheet)이며, 상기 제 2 자성층은 자성 페이스트(magnetic paste)일 수 있다. In the electronic device, the first magnetic layer may be a magnetic foil or a magnetic sheet, and the second magnetic layer may be a magnetic paste.
상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 전자 장치의 제조 방법은 접지 전극을 구비하는 기판 상에 서로 이격된 복수의 반도체 소자와 상기 반도체 소자를 밀봉하는 봉지재를 형성하는 단계; 전자파 흡수를 위하여 상기 봉지재의 상면에 제 1 자성층을 접착하는 단계; 상기 복수의 반도체 소자 사이의 이격 영역에서 상기 기판이 노출되도록 상기 제 1 자성층과 상기 봉지재를 다이싱하여 트렌치를 형성하는 단계; 상기 트렌치를 충전(filling)하면서 상기 제 1 자성층의 상면 및 측면과 상기 봉지재의 측면을 덮도록 제 2 자성층을 형성하는 단계; 상기 복수의 반도체 소자 사이의 이격 영역에서 상기 제 2 자성층에서 상기 기판까지 싱귤레이션 공정을 수행하여 서로 이격된 각각의 패키지를 구현하는 단계; 및 상기 패키지에서 전자파 차폐를 위하여 상기 제 2 자성층의 상면 및 측면과 상기 기판의 측면을 덮되 상기 접지 전극과 접촉하는 도전층(conductive layer)을 형성하는 단계; 를 포함한다.A method of manufacturing an electronic device according to an aspect of the present invention for solving the above problem includes forming a plurality of semiconductor elements spaced apart from each other and an encapsulant sealing the semiconductor element on a substrate having a ground electrode; Adhering a first magnetic layer to an upper surface of the encapsulant to absorb electromagnetic waves; Forming a trench by dicing the first magnetic layer and the encapsulant so that the substrate is exposed in a spaced region between the plurality of semiconductor devices; Forming a second magnetic layer to cover the top and side surfaces of the first magnetic layer and side surfaces of the encapsulant while filling the trench; Implementing a singulation process from the second magnetic layer to the substrate in a spaced region between the plurality of semiconductor devices to implement each package spaced apart from each other; And forming a conductive layer covering an upper surface and a side surface of the second magnetic layer and a side surface of the substrate to shield electromagnetic waves in the package, and contacting the ground electrode. Includes.
상기 전자 장치의 제조 방법은, 상기 제 2 자성층을 형성하는 단계 후 상기 도전층을 형성하는 단계 전에, 상기 제 2 자성층을 관통하지 않고 상기 제 2 자성층을 소정의 깊이만큼 식각함으로써 제 1 요철이 구현된 제 1 마킹부 영역을 형성하는 단계;를 더 포함할 수 있고, 상기 도전층을 형성하는 단계는 상기 제 1 마킹부 영역의 제 1 요철에 대응하여 상기 도전층에 제 2 요철이 구현된 제 2 마킹부 영역을 형성하는 단계를 포함할 수 있다. In the method of manufacturing the electronic device, after forming the second magnetic layer and before forming the conductive layer, the first unevenness is realized by etching the second magnetic layer to a predetermined depth without penetrating the second magnetic layer. The step of forming the first marking portion region formed; may further include, and the step of forming the conductive layer includes a second irregularity formed in the conductive layer corresponding to the first irregularity of the first marking portion area. 2 It may include the step of forming the marking area.
상기 전자 장치의 제조 방법에서, 상기 트렌치를 형성하는 단계는 상기 접지 전극이 노출되지 않는 깊이까지 다이싱하는 것을 특징으로 할 수 있다. In the method of manufacturing the electronic device, the forming of the trench may include dicing to a depth at which the ground electrode is not exposed.
상기 전자 장치의 제조 방법에서, 상기 도전층을 형성하는 단계는 상기 싱귤레이션 공정으로 인하여 상기 기판의 측면에 노출된 상기 접지 전극과 직접 접촉할 수 있도록 상기 도전층이 상기 기판의 측면까지 신장할 수 있다. In the method of manufacturing the electronic device, in the forming of the conductive layer, the conductive layer may extend to a side surface of the substrate so as to directly contact the ground electrode exposed on the side surface of the substrate due to the singulation process. have.
상기 전자 장치의 제조 방법에서, 상기 제 1 자성층은 자성 포일(magnetic foil) 또는 자성 시트(magnetic sheet)이며, 상기 제 2 자성층은 자성 페이스트(magnetic paste)일 수 있다. In the method of manufacturing the electronic device, the first magnetic layer may be a magnetic foil or a magnetic sheet, and the second magnetic layer may be a magnetic paste.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 전자 부품의 측면부에 전자파 보호층을 효과적으로 구현하되, 전자 부품에 생산 정보 표시부를 효과적으로 나타낼 수 있는 전자 장치 및 그 제조 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to an embodiment of the present invention made as described above, it is possible to implement an electronic device and a method of manufacturing the same, which effectively implements an electromagnetic wave protection layer on the side surface of the electronic component, and effectively displays the production information display on the electronic component. Of course, the scope of the present invention is not limited by these effects.
도 1은 본 발명의 일 실시예에 따른 전자 장치를 개요적으로 도해하는 단면도이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 순차적으로 도해하는 단면도들이다. 1 is a cross-sectional view schematically illustrating an electronic device according to an embodiment of the present invention.
2 to 6 are cross-sectional views sequentially illustrating a method of manufacturing an electronic device according to an exemplary embodiment of the present invention.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various different forms, and the following embodiments make the disclosure of the present invention complete, and the scope of the invention to those of ordinary skill in the art. It is provided to fully inform you. In addition, in the drawings for convenience of description, at least some of the constituent elements may be exaggerated or reduced in size. In the drawings, the same reference numerals refer to the same elements.
도 1은 본 발명의 일 실시예에 따른 전자 장치를 개요적으로 도해하는 단면도이다. 1 is a cross-sectional view schematically illustrating an electronic device according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전자 장치는 접지 전극(200)을 구비하는 기판(100); 상기 기판(100) 상에 배치된 반도체 소자(300); 상기 기판(100) 상에 상기 반도체 소자(300)를 밀봉하는 봉지재(350); 전자파 흡수를 위하여 상기 봉지재(350)의 상면에 접착된 제 1 자성층(500); 상기 기판(100) 상에 상기 제 1 자성층(500)의 상면 및 측면과 상기 봉지재(350)의 측면을 덮도록 형성된 제 2 자성층(600); 및 전자파 차폐를 위하여 상기 제 2 자성층(600)의 상면 및 측면과 상기 기판(100)의 측면을 덮도록 형성된 도전층(800); 을 포함한다. Referring to FIG. 1, an electronic device according to an embodiment of the present invention includes a
본 발명의 일 실시예에 따른 전자 장치(1)는 전자 부품(2), 및 전자 부품의 적어도 일부분 상에 형성된 전자파 보호층(500, 600, 800)을 포함할 수 있다. 상기 전자파 보호층은 저주파 대역의 전자파를 효과적으로 차단하기 위하여 전자파 차폐재와 전자파 흡수재를 모두 포함할 수 있으며, 구체적으로, 제 1 자성층(500), 제 2 자성층(600) 및 도전층(800)을 구비할 수 있다. The
상기 전자 부품(2)은 전자파에 노출되어 전자파 차단이 필요한 제품들의 어느 하나일 수 있다. 예를 들어, 전자 부품(2)은 모바일 휴대장치, 예컨대 휴대폰, 스마트폰, 태플릿 장치 등에 사용되는 부품으로, 어플리케이션 프로세서칩, 메모리칩, 통신칩, 모뎀칩, 유심칩 등을 포함할 수 있다. The electronic component 2 may be any one of products that are exposed to electromagnetic waves and need to block electromagnetic waves. For example, the electronic component 2 is a component used in a mobile portable device, such as a mobile phone, a smart phone, a tablet device, and the like, and may include an application processor chip, a memory chip, a communication chip, a modem chip, and a SIM chip. .
보다 구체적으로 보면, 상기 전자 부품(2)은 반도체 패키지를 포함할 수 있다. 예를 들어, 이러한 반도체 패키지는 플립칩 패키지(flip chip package), 칩스케일 패키지(chip scale package, CSP), 패키지 온 패키지(package on package, POP), 멀티칩 패키지(multi chip package, MCP), 멀티스택 패키지(multi stack package, MSP), 시스템 인 패키지(system in package, SIP), 웨이퍼 레벨 패키지(wafer level package, WLP), 팬아웃 웨이퍼 레벨 패키지(fan-out WLP) 등의 다양한 구조를 포함할 수 있다.More specifically, the electronic component 2 may include a semiconductor package. For example, these semiconductor packages include a flip chip package, a chip scale package (CSP), a package on package (POP), a multi chip package (MCP), Includes various structures such as multi stack package (MSP), system in package (SIP), wafer level package (WLP), and fan-out wafer level package (fan-out WLP) can do.
예컨대, 도 1에 도시된 바와 같이, 이러한 반도체 패키지는 기판(100), 기판(100) 상에 실장된 반도체 소자(300), 및 반도체 소자(300)를 보호하기 위한 몰딩 부재(350)를 포함할 수 있다. 예를 들어, 기판(100)은 그 일 면상에 회로 배선이 형성되고 타면 상에 이러한 회로 배선과 전기적으로 연결된 외부 단자들이 형성된 인쇄회로기판(printed circuit board, PCB)일 수 있다. 기판(100)은 접지 전극(200)을 구비할 수 있다. For example, as shown in FIG. 1, such a semiconductor package includes a
반도체 소자(300)는 접착 부재를 이용하여 기판(100) 상에 실장될 수 있다. 예를 들어, 반도체 소자(300)는 플립칩 형태로 뒤집어져 도전성 접착 부재를 이용하여 기판(100) 상의 패드 상에 접착될 수 있다. 다른 예로, 반도체 소자(300)는 절연성 접착 부재를 이용하여 기판(100) 상에 실장되고, 본딩 와이어가 반도체 소자(300)의 패드와 기판(100)의 패드를 서로 전기적으로 연결할 수 있다.The
봉지재(350)는 기판(100) 상에 반도체 소자(120)를 밀봉하여 덮도록 형성될 수 있다. 예를 들어, 봉지재(350)는 에폭시 몰딩 컴파운드(epoxy molding compound, EMC) 등과 같은 수지를 포함할 수 있다.The encapsulant 350 may be formed to seal and cover the semiconductor device 120 on the
본 발명의 일 실시예에 따른 전자 장치(1)는 전자파 흡수를 위하여 상기 봉지재(350)의 상면에 접착된 제 1 자성층(500)을 포함한다. 제 1 자성층(500)의 접착을 위하여, 봉지재(350)와 제 1 자성층(500) 사이에 접착층(400)을 개재할 수 있다. 제 1 자성층(500)은, 예를 들어, 자성 포일(magnetic foil) 또는 자성 시트(magnetic sheet)일 수 있다. 예컨대, 상기 자성 포일을 봉지재(350) 상에 배치하고 롤러(roller)를 이용하여 라미네이션 공정을 수행한 후에 큐어링 열처리하여 접착할 수 있다. The
본 발명의 일 실시예에 따른 전자 장치(1)는 상기 기판(100) 상에 상기 제 1 자성층(500)의 상면 및 측면과 상기 봉지재(350)의 측면을 덮도록 형성된 제 2 자성층(600)을 포함한다. 제 2 자성층(600)은, 예를 들어, 자성 페이스트(magnetic paste)일 수 있다. 상기 자성 페이스트는 스크린 프린팅 공정을 수행하여 구현할 수 있다. The
제 1 자성층(500)은 자성입자들로 이루어진 벌크(bulk), 시트(sheet) 또는 필름(film) 형태로 이해될 수 있다. 제 2 자성층(600)은 자성입자들이 페이스트 내에 함유된 형태로 이해될 수 있다. 제 1 자성층(500)이 제 2자성층(600) 보다 투자율(permeability)과 차폐율(shielding effectiveness)이 우수하다. 이는, 제 1 자성층(500) 내의 자성입자의 밀도가 제 2 자성층(600) 보다 더욱 높기 때문이다. 그러나, 제 1 자성층(500)은 입자밀도가 높은 고체상이기 때문에 측면부 커버(cover)가 불가능하다. 제 2 자성층(600)은 자성입자들이 페이스트 내에 함유된 형태이다. 따라서, 제 2 자성층(600)은 투자율(permeability)과 차폐율(shielding effectiveness)은 제 1 자성층(500) 보다 상대적으로 우수하지 않을 수 있으나 측면부 코팅(coating)이 가능하다. The first
상기 자성입자들은 다양한 자성체의 입자들로 구성될 수 있고, 예컨대 철(Fe), 니켈(Ni), 퍼멀로이(permalloy)를 포함하는 철-니켈 합금, 퍼멀로이를 더욱 개선한 슈퍼멀로이(supermalloy), 스틸(steel), 스테인리스 스틸, 뮤메탈(Mu metal), 철-실리콘계 합금, 코발트(Co), 산화철(Fe2O3, Fe3O4), 산화크롬, 페라이트(ferrite), FeMn계 페라이트, FeZn계 페라이트, 샌더스트(sendust) 등에서 선택된 하나 또는 그 혼합 입자를 포함할 수 있다. 예컨대, 샌더스트 입자들은 철에 알루미늄, 규소 등이 첨가된 합금의 파우더 형태일 수 있다. 이러한 자성입자들은 비정질 자성분말, 나노결정립 자성분말을 포함하는 연자성 분말 등의 형태로 제공될 수 있다.The magnetic particles may be composed of particles of various magnetic materials, for example, iron-nickel alloys including iron (Fe), nickel (Ni), and permalloy, supermalloy and steel with further improved permalloy. (steel), stainless steel, mu metal, iron-silicon alloy, cobalt (Co), iron oxide (Fe 2 O 3 , Fe 3 O 4 ), chromium oxide, ferrite, FeMn ferrite, FeZn It may include one or a mixture of particles selected from ferrite, sanddust, and the like. For example, the sanddust particles may be in the form of a powder of an alloy in which aluminum or silicon is added to iron. These magnetic particles may be provided in the form of an amorphous magnetic powder or a soft magnetic powder including nanocrystalline magnetic powder.
본 발명의 일 실시예에 따른 전자 장치(1)는, 전자파 차폐를 위하여, 상기 제 2 자성층(600)의 상면 및 측면과 상기 기판(100)의 측면을 덮도록 형성된 도전층(800);을 포함한다. 상기 도전층(800)은 상기 기판(100)의 측면에 노출된 상기 접지 전극(200)과 직접 접촉할 수 있도록 상기 기판(100)의 측면까지 신장할 수 있다. 도전층(800)이 접지 전극(200)과 접촉하는 것이 전자파 차폐 효율 측면에서 중요하다. 도전층(800)은 다양한 금속, 예컨대 구리(Cu), 은(Ag), 알루미늄(Al), 티타늄(Ti), 금(Au), 니켈(Ni), 코발트(Co), 탄소(C),스테인리스(Stainless) 등의 하나, 그 복합재, 또는 그 합금으로 이루어진 층일 수 있다. An
본 발명의 일 실시예에 따른 전자 장치(1)는, 제 2 자성층(600)을 관통하지 않고 제 2 자성층(600)을 소정의 깊이만큼 식각함으로써 제 1 요철이 구현된 제 1 마킹부 영역(20)과 상기 제 1 마킹부 영역(20)의 제 1 요철에 대응하여 상기 도전층(800)에 제 2 요철이 구현된 제 2 마킹부 영역(30)을 구비하는 생산 정보 표시부(20, 30);를 포함할 수 있다. 상기 식각은 레이저 식각 공정을 포함할 수 있으며, 이 경우, 제 1 마킹부 영역(20)은 레이저 마킹(laser marking) 영역으로 이해될 수 있다. 도전층(800)이 컨포멀(conformal) 성막 공정으로 구현되는 경우, 제 2 마킹부 영역(30)을 구성하는 상기 제 2 요철은 상기 제 1 요철을 가지는 제 2 자성층(600) 상에 도전층(800)을 형성하는 동안 별도의 식각 공정 없이 자연스럽게 형성되는 요철일 수 있다. 생산 정보 표시부(20, 30)는 전자 장치(1)의 생산이력, 로트(lot)번호 등을 포함하는 정보를 나타낼 수 있다. In the
레이저 마킹 공정으로 구현되는 제 1 마킹부 영역(20)에서 요철의 깊이는 약 20㎛ 내외일 수 있다. 만약, 제 2 자성층(600)의 구성을 도입하지 않고 자성 포일로 제공되는 제 1 자성층(500)에 레이저 마킹 공정을 적용할 경우, 제 1 자성층(500)이 관통될 수 있다. 통상적으로, 자성 포일의 두께도 약 20㎛ 내외로 제공되기 때문이다. 제 1 자성층(500)이 관통되는 경우 제 1 자성층(500)의 접착이 불량해지고 관통된 부위로 전자파가 빠져나갈 수 있기 때문에 전자파 흡수 기능이 저감되는 문제점이 발생할 수 있다. 본 발명에서는 제 2 자성층(600)을 일종의 희생층으로 도입함으로써 레이저 마킹 공정에서 수반되는 문제점을 극복할 수 있으며, 나아가, 전자 부품의 측면부에 전자파 흡수를 위한 자성층을 제공할 수 있다는 효과를 기대할 수 있다. The depth of the irregularities in the first
도 2 내지 도 6은 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 순차적으로 도해하는 단면도들이다. 2 to 6 are cross-sectional views sequentially illustrating a method of manufacturing an electronic device according to an exemplary embodiment of the present invention.
도 2를 참조하면, 먼저, 접지 전극(200)을 구비하는 기판(100) 상에 서로 이격된 복수의 반도체 소자(300)와 상기 반도체 소자(300)를 밀봉하는 봉지재(350)를 형성하는 단계(S11); 및 전자파 흡수를 위하여 상기 봉지재(350)의 상면에 제 1 자성층(500)을 접착하는 단계(S12);를 순차적으로 수행한다. Referring to FIG. 2, first, a plurality of
반도체 소자(300)는 접착 부재를 이용하여 기판(100) 상에 실장될 수 있다. 예를 들어, 반도체 소자(300)는 플립칩 형태로 뒤집어져 도전성 접착 부재를 이용하여 기판(100) 상의 패드 상에 접착될 수 있다. 다른 예로, 반도체 소자(300)는 절연성 접착 부재를 이용하여 기판(100) 상에 실장되고, 본딩 와이어가 반도체 소자(300)의 패드와 기판(100)의 패드를 서로 전기적으로 연결할 수 있다. 봉지재(350)는 기판(100) 상에 반도체 소자(120)를 밀봉하여 덮도록 형성될 수 있다. 예를 들어, 봉지재(350)는 에폭시 몰딩 컴파운드(epoxy molding compound, EMC) 등과 같은 수지를 포함할 수 있다.The
제 1 자성층(500)의 접착을 위하여, 봉지재(350)와 제 1 자성층(500) 사이에 접착층(400)을 개재할 수 있다. 제 1 자성층(500)은, 예를 들어, 자성 포일(magnetic foil) 또는 자성 시트(magnetic sheet)일 수 있다. 예컨대, 상기 자성 포일을 봉지재(350) 상에 배치하고 롤러(roller)를 이용하여 라미네이션 공정을 수행한 후에 큐어링 열처리하여 접착할 수 있다. For adhesion of the first
계속하여, 상기 단계(S12) 이후에, 상기 복수의 반도체 소자(300) 사이의 이격 영역에서 상기 기판(100)이 노출되도록 상기 제 1 자성층(500)과 봉지재(350)를 다이싱(dicing)하여 트렌치(10)를 형성하는 단계(S13)를 수행할 수 있다. 상기 트렌치(10)는 기판(100) 내 위치하는 접지 전극(200)이 노출되는 깊이까지 다이싱하여 구현되지 않아도 무방하다. Subsequently, after the step (S12), dicing the first
도 3을 참조하면, 상기 트렌치(10)를 충전(filling)하면서 제 1 자성층(500)의 상면 및 측면과 상기 봉지재(350)의 측면을 덮도록 제 2 자성층(600)을 형성하는 단계(S14)를 수행한다. 제 2 자성층(600)은, 예를 들어, 자성입자들이 페이스트 내에 함유된 형태인 자성 페이스트(magnetic paste)일 수 있다. 자성입자들이 페이스트 내에 함유된 형태인 자성 페이스트(magnetic paste)는 용제를 더 함유할 수 있다. 상기 자성 페이스트를 이용하여 형성된 제 2 자성층(600)은 스크린 프린팅 공정을 수행하여 구현할 수 있으며, 약 30㎛ 내외의 두께를 가질 수 있다. 본 발명의 일 실시에에 따른 전자 장치에서 최종적으로 구현되는 제 2 자성층(600)은 스크린 프린팅 공정 및 열처리 공정을 수행하여 페이스트 내에 함유된 용제가 휘발되어 구현될 수 있다.3, the step of forming a second
도 4를 참조하면, 제 2 자성층(600)을 관통하지 않고 제 2 자성층(600)을 소정의 깊이만큼 식각함으로써 제 1 요철이 구현된 제 1 마킹부 영역(20)을 형성한다.상기 식각은 레이저 식각 공정을 포함할 수 있으며, 이 경우, 제 1 마킹부 영역(20)은 레이저 마킹(laser marking) 영역으로 이해될 수 있다. 제 1 마킹부 영역(20)은 생산이력, 로트(lot)번호 등을 포함하는 정보를 나타내는 생산 정보 표시부일 수 있다. 레이저 마킹 공정으로 구현되는 제 1 마킹부 영역(20)에서 요철의 깊이는 약 20㎛ 내외일 수 있다. 만약, 제 2 자성층(600)의 구성을 도입하지 않고 자성 포일로 제공되는 제 1 자성층(500)에 레이저 마킹 공정을 적용할 경우, 제 1 자성층(500)이 관통될 수 있다. 통상적으로, 자성 포일의 두께도 약 20㎛ 내외로 제공되기 때문이다. 제 1 자성층(500)이 관통되는 경우 제 1 자성층(500)의 접착이 불량해지고 관통된 부위로 전자파가 빠져나갈 수 있기 때문에 전자파 흡수 기능이 저감되는 문제점이 발생할 수 있다. 본 발명에서는 약 30㎛ 내외의 두께를 가지는 제 2 자성층(600)을 일종의 희생층으로 도입함으로써 레이저 마킹 공정에서 수반되는 문제점을 극복할 수 있다. Referring to FIG. 4, the second
도 5를 참조하면, 상기 복수의 반도체 소자(300) 사이의 이격 영역에서 상기 제 2 자성층(600)에서 상기 기판(100)까지 싱귤레이션(singulation) 공정(40)을 수행하여 서로 이격된 각각의 패키지를 구현하는 단계(S15)를 수행한다. 이에 의하여, 각각의 패키지에서 접지 전극(200)은 기판(100)의 측면에 노출되게 된다. 트렌치(10)를 형성하는 단계(S13)는 하프 컷(Half Cut) 공정임에 반하여, 단계(S15)의 상기 싱귤레이션(singulation) 공정은 풀 다이싱(full dicing) 공정이다. Referring to FIG. 5, a
도 6을 참조하면, 싱귤레이션(singulation) 공정을 수행하여 구현된 상기 패키지에서 전자파 차폐를 위하여 상기 제 2 자성층(600)의 상면 및 측면과 상기 기판(100)의 측면을 덮되 상기 접지 전극(200)과 접촉하는 도전층(800, conductive layer)을 형성하는 단계(S16)를 수행한다. 상기 도전층을 형성하는 단계(S16)는 상기 싱귤레이션 공정으로 인하여 상기 기판(100)의 측면에 노출된 상기 접지 전극(200)과 직접 접촉할 수 있도록 상기 도전층(800)이 상기 기판(100)의 측면까지 신장하는 것을 특징으로 한다. 상기 도전층을 형성하는 단계(S16)는 스퍼터링 공정, 스프레이 공정 또는 도금 공정으로 구현될 수 있다. Referring to FIG. 6, in order to shield electromagnetic waves in the package implemented by performing a singulation process, the top and side surfaces of the second
지금까지 본 발명의 일 실시예에 의한 전자 장치 및 그 제조 방법에 대하여 설명하였다. 본 발명에 의하면 측면부 저주파 차폐막 형성 공정과 그 구조를 제안한다. 또한 레이저 마킹 작업이 가능하기 위하여 제 1 자성층과 도전층 중간에 희생층인 제 2 자성층을 도입하되, 자성 페이스트로 구현하였다. 자성 포일 상부에 직접 스퍼터링 공정 진행이 불가능하다는 점에서도 제 2 자성층의 도입은 필요하다고 할 수 있다. 본 구조와 공정에 의하여 측면부 차폐가 가능하며 양산 가능한 레이저 마킹 공정 적용이 가능하다. So far, an electronic device and a manufacturing method thereof according to an embodiment of the present invention have been described. According to the present invention, a process for forming a low-frequency shielding film on a side surface and a structure thereof is proposed. In addition, a second magnetic layer, which is a sacrificial layer, was introduced between the first magnetic layer and the conductive layer in order to enable laser marking, but was implemented as a magnetic paste. It can be said that the introduction of the second magnetic layer is necessary even in that it is impossible to proceed the sputtering process directly on the magnetic foil. By this structure and process, the side part can be shielded and the mass-producible laser marking process can be applied.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.The present invention has been described with reference to the embodiments shown in the drawings, but these are merely exemplary, and those of ordinary skill in the art will appreciate that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.
1 : 전자 장치
100 : 기판
200 : 접지 전극
300 : 반도체 소자
350 : 봉지재
500 : 제 1 자성층
600 : 제 2 자성층
800 : 도전층1: electronic device
100: substrate
200: ground electrode
300: semiconductor device
350: encapsulant
500: first magnetic layer
600: second magnetic layer
800: conductive layer
Claims (9)
상기 기판 상에 배치된 반도체 소자;
상기 기판 상에 상기 반도체 소자를 밀봉하는 봉지재;
전자파 흡수를 위하여 상기 봉지재의 상면에 접착된 제 1 자성층;
상기 기판 상에 상기 제 1 자성층의 상면 및 측면과 상기 봉지재의 측면을 덮도록 형성된 제 2 자성층; 및
전자파 차폐를 위하여 상기 제 2 자성층의 상면 및 측면과 상기 기판의 측면을 덮도록 형성된 도전층; 을 포함하는
전자 장치. A substrate having a ground electrode;
A semiconductor device disposed on the substrate;
An encapsulant for sealing the semiconductor device on the substrate;
A first magnetic layer adhered to the upper surface of the encapsulant to absorb electromagnetic waves;
A second magnetic layer formed on the substrate to cover an upper surface and a side surface of the first magnetic layer and a side surface of the encapsulant; And
A conductive layer formed to cover an upper surface and a side surface of the second magnetic layer and a side surface of the substrate to shield electromagnetic waves; Containing
Electronic device.
상기 제 2 자성층을 관통하지 않고 상기 제 2 자성층을 소정의 깊이만큼 식각함으로써 제 1 요철이 구현된 제 1 마킹부 영역과 상기 제 1 마킹부 영역의 제 1 요철에 대응하여 상기 도전층에 제 2 요철이 구현된 제 2 마킹부 영역을 구비하는 생산 정보 표시부;를 더 포함하는,
전자 장치.The method of claim 1,
By etching the second magnetic layer to a predetermined depth without penetrating the second magnetic layer, a second marking portion is formed in the first marking portion region and the first marking portion in which the first marking portion is formed. Further comprising a; production information display unit having a second marking unit region in which irregularities are implemented
Electronic device.
상기 도전층은 상기 기판의 측면에 노출된 상기 접지 전극과 직접 접촉할 수 있도록 상기 기판의 측면까지 신장하는 것을 특징으로 하는,
전자 장치.The method of claim 1,
The conductive layer is characterized in that it extends to the side of the substrate so as to directly contact the ground electrode exposed on the side of the substrate,
Electronic device.
상기 제 1 자성층은 자성 포일(magnetic foil) 또는 자성 시트(magnetic sheet)이며, 상기 제 2 자성층은 자성 페이스트(magnetic paste)인 것을 특징으로 하는,
전자 장치.The method of claim 1,
The first magnetic layer is a magnetic foil (magnetic foil) or a magnetic sheet (magnetic sheet), wherein the second magnetic layer is characterized in that the magnetic paste (magnetic paste),
Electronic device.
전자파 흡수를 위하여 상기 봉지재의 상면에 제 1 자성층을 접착하는 단계;
상기 복수의 반도체 소자 사이의 이격 영역에서 상기 기판이 노출되도록 상기 제 1 자성층과 상기 봉지재를 다이싱하여 트렌치를 형성하는 단계;
상기 트렌치를 충전(filling)하면서 상기 제 1 자성층의 상면 및 측면과 상기 봉지재의 측면을 덮도록 제 2 자성층을 형성하는 단계;
상기 복수의 반도체 소자 사이의 이격 영역에서 상기 제 2 자성층에서 상기 기판까지 싱귤레이션 공정을 수행하여 서로 이격된 각각의 패키지를 구현하는 단계; 및
상기 패키지에서 전자파 차폐를 위하여 상기 제 2 자성층의 상면 및 측면과 상기 기판의 측면을 덮되 상기 접지 전극과 접촉하는 도전층을 형성하는 단계; 를 포함하는,
전자 장치의 제조 방법. Forming a plurality of semiconductor elements spaced apart from each other and an encapsulant for sealing the semiconductor elements on a substrate having a ground electrode;
Adhering a first magnetic layer to an upper surface of the encapsulant to absorb electromagnetic waves;
Forming a trench by dicing the first magnetic layer and the encapsulant so that the substrate is exposed in a spaced region between the plurality of semiconductor devices;
Forming a second magnetic layer to cover the top and side surfaces of the first magnetic layer and side surfaces of the encapsulant while filling the trench;
Implementing a singulation process from the second magnetic layer to the substrate in a spaced region between the plurality of semiconductor devices to implement each package spaced apart from each other; And
Forming a conductive layer covering an upper surface and a side surface of the second magnetic layer and a side surface of the substrate in order to shield electromagnetic waves in the package and contacting the ground electrode; Containing,
Method of manufacturing an electronic device.
상기 제 2 자성층을 형성하는 단계 후 상기 도전층을 형성하는 단계 전에,
상기 제 2 자성층을 관통하지 않고 상기 제 2 자성층을 소정의 깊이만큼 식각함으로써 제 1 요철이 구현된 제 1 마킹부 영역을 형성하는 단계;를 더 포함하고,
상기 도전층을 형성하는 단계는 상기 제 1 마킹부 영역의 제 1 요철에 대응하여 상기 도전층에 제 2 요철이 구현된 제 2 마킹부 영역을 형성하는 단계를 포함하는,
전자 장치의 제조 방법. The method of claim 5,
After the step of forming the second magnetic layer and before the step of forming the conductive layer,
Etching the second magnetic layer to a predetermined depth without penetrating the second magnetic layer to form a first marking portion region in which the first irregularities are implemented; further comprising,
The forming of the conductive layer includes forming a second marking portion region in which second unevenness is implemented in the conductive layer in correspondence with the first unevenness of the first marking portion region,
Method of manufacturing an electronic device.
상기 트렌치를 형성하는 단계는 상기 접지 전극이 노출되지 않는 깊이까지 다이싱하는 것을 특징으로 하는,
전자 장치의 제조 방법. The method of claim 5,
The step of forming the trench is characterized in that dicing to a depth where the ground electrode is not exposed,
Method of manufacturing an electronic device.
상기 도전층을 형성하는 단계는 상기 싱귤레이션 공정으로 인하여 상기 기판의 측면에 노출된 상기 접지 전극과 직접 접촉할 수 있도록 상기 도전층이 상기 기판의 측면까지 신장하는 것을 특징으로 하는,
전자 장치의 제조 방법. The method of claim 5,
In the forming of the conductive layer, the conductive layer extends to a side surface of the substrate so as to directly contact the ground electrode exposed on the side surface of the substrate due to the singulation process,
Method of manufacturing an electronic device.
상기 제 1 자성층은 자성 포일(magnetic foil) 또는 자성 시트(magnetic sheet)이며, 상기 제 2 자성층은 자성 페이스트(magnetic paste)인 것을 특징으로 하는,
전자 장치의 제조 방법. The method of claim 5,
The first magnetic layer is a magnetic foil (magnetic foil) or a magnetic sheet (magnetic sheet), wherein the second magnetic layer is characterized in that the magnetic paste (magnetic paste),
Method of manufacturing an electronic device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190063363A KR102176570B1 (en) | 2019-05-29 | 2019-05-29 | Electronic device and methods of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190063363A KR102176570B1 (en) | 2019-05-29 | 2019-05-29 | Electronic device and methods of fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102176570B1 true KR102176570B1 (en) | 2020-11-09 |
Family
ID=73429658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190063363A KR102176570B1 (en) | 2019-05-29 | 2019-05-29 | Electronic device and methods of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102176570B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160067335A (en) | 2014-12-04 | 2016-06-14 | 주식회사 엘지화학 | Composite Composition for Electromagnetic Wave Shielding and Heat Dissipation |
| JP2017174949A (en) * | 2016-03-23 | 2017-09-28 | Tdk株式会社 | Electronic circuit package |
| KR20170119421A (en) | 2016-04-19 | 2017-10-27 | 전자부품연구원 | EMI shielding film and manufacturing method thereof |
| KR20170141606A (en) * | 2016-06-14 | 2017-12-26 | 삼성전자주식회사 | Semiconductor package and method for manufacturing the same |
| KR20180104556A (en) * | 2017-03-13 | 2018-09-21 | 스태츠 칩팩 피티이. 엘티디. | Semiconductor device and method of forming magnetic field shielding with ferromagnetic material |
-
2019
- 2019-05-29 KR KR1020190063363A patent/KR102176570B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160067335A (en) | 2014-12-04 | 2016-06-14 | 주식회사 엘지화학 | Composite Composition for Electromagnetic Wave Shielding and Heat Dissipation |
| JP2017174949A (en) * | 2016-03-23 | 2017-09-28 | Tdk株式会社 | Electronic circuit package |
| KR20170119421A (en) | 2016-04-19 | 2017-10-27 | 전자부품연구원 | EMI shielding film and manufacturing method thereof |
| KR20170141606A (en) * | 2016-06-14 | 2017-12-26 | 삼성전자주식회사 | Semiconductor package and method for manufacturing the same |
| KR20180104556A (en) * | 2017-03-13 | 2018-09-21 | 스태츠 칩팩 피티이. 엘티디. | Semiconductor device and method of forming magnetic field shielding with ferromagnetic material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI632662B (en) | Electronic package and the manufacture thereof | |
| US8138584B2 (en) | Method of forming a semiconductor package and structure thereof | |
| US9269673B1 (en) | Semiconductor device packages | |
| US9508656B2 (en) | Package structure and method for fabricating the same | |
| TWI452665B (en) | Anti-static package structure and fabrication method thereof | |
| JP6571124B2 (en) | Manufacturing method of electronic component module | |
| JP3082905B2 (en) | Chip-on-board shielding structure and method of manufacturing the same | |
| US10157855B2 (en) | Semiconductor device including electric and magnetic field shielding | |
| TWI438885B (en) | Semiconductor package and fabrication method thereof | |
| KR102251001B1 (en) | Semiconductor package | |
| CN108701680A (en) | Semiconductor packages with the electromagnetic interference shield for using metal layer and through-hole | |
| TW201843749A (en) | Semiconductor device and method of forming magnetic field shielding with ferromagnetic material | |
| CN108074826A (en) | Electronic package and manufacturing method thereof | |
| KR102240759B1 (en) | Electronic device and methods of fabricating the same | |
| KR20110020548A (en) | Semiconductor package and method for fabricating the same | |
| US10541210B2 (en) | Electronic device having electromagnetic interference shielding layer and method of manufacturing the same | |
| KR102212258B1 (en) | EMI protection composition, method of fabricating the same and electronic device including EMI protection layer | |
| KR102176570B1 (en) | Electronic device and methods of fabricating the same | |
| KR20080004731A (en) | Semiconductor package | |
| KR101070799B1 (en) | Semiconductor package and method for manufacturing the same | |
| KR101999295B1 (en) | Electronic device including EMI protection layer and method of fabricating the same | |
| KR20220154038A (en) | Semiconductor device and method of forming multi-layer shielding structure over the semiconductor device | |
| KR102418343B1 (en) | Semi-conductor device and method for manufacturing the same | |
| KR20190108938A (en) | Method of fabricating electronic device including EMI shielding layer | |
| KR20240079889A (en) | Method of forming EMI layer of electronic device in board level |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GRNT | Written decision to grant |