KR102169370B1 - 커패시터 시험 장치 - Google Patents

Abstract

커패시터 시험 장치가 제공된다. 상기 커패시터 시험 장치는 타깃 커패시터에 공진 전류를 인가하기 위한 제1 전압을 제공하는 제1 전원 공급부, 상기 제1 전원 공급부의 일 단과 제1 노드 사이에 배치되고, 입력되는 제어 신호에 따라 턴 온(turn on)됨으로써 상기 공진 전류의 크기를 결정하는 제1 스위치, 상기 제1 노드를 통해 상기 제1 스위치와 연결되도록 배치되며, 상기 제1 스위치와 교차하여 턴 온(turn on)됨으로써 상기 타깃 커패시터에 흐르는 전류의 경로(path)를 제어하는 제2 스위치 및 상기 타깃 커패시터를 포함하는 측정부를 포함할 수 있다.

Description

커패시터 시험 장치{APPARATUS FOR TESTING CAPACITORS}

이하의 설명은 커패시터 시험 장치에 관한 것이다. 보다 구체적으로, 저전력의 파워 서플라이를 이용하는 경우에도 커패시터의 전류 특성(예. I_rms(A), I_peak(A) 등)을 높은 전류값 범위까지 측정할 수 있도록 지원하는 커패시터 시험 장치에 관한 것이다.

고전압 회로에서 이용되는 커패시터는 그 신뢰도를 유지하는 것이 회로 전체의 안전성 측면에서 매우 중요하다. 이를 위해 커패시터 개발 시에는 용량(μF), 내전압(V), 전압 변화량(dv/dt), I_rms(A), I_peak(A) 등과 같은 다양한 특성에 대해 시험을 수행하고 있다.

그러나 종래의 경우, 일정한 시간 동안 소정의 전류와 소정의 전압을 제공하는 CCCV(constant current constant voltage) 충전/방전 회로가 널리 이용되었다. 그러나, CCCV 회로의 경우에는 1000μF 용량, 내전압 1kV 및 I_peak 100A를 갖는 커패시터의 전류 특성 시험을 위해서는 125kW 급의 파워 서플라이를 필요로 했다. 해당 규모의 파워 서플라이는 크기가 커서 현실적으로 설치가 어려울 뿐만 아니라 생산 비용도 매우 크다는 한계가 존재한다. 또한, 해당 규모의 전력을 사용하기 위해서는 연관 관공서로부터 사전의 신고 절차 및 허가 절차를 진행해야 한다는 절차적인 불편함도 존재하는 실정이다. 또한, CCCV 회로는 낮은 동작 주파수만을 제공하는 한계가 존재하며, 종래 제품의 경우에는 동작 주파수 f_s의 최대 크기가 50Hz정도이다.

대한민국 공개특허 제10-2018-0038168호(2018.04.16) 대한민국 등록특허 제10-1970273호(2018.12.04)

일 측면에 따르면, 커패시터 시험 장치가 제공된다. 상기 커패시터 시험 장치는 타깃 커패시터에 공진 전류를 인가하기 위한 제1 전압을 제공하는 제1 전원 공급부, 상기 제1 전원 공급부의 일 단과 제1 노드 사이에 배치되고, 입력되는 제어 신호에 따라 턴 온(turn on)됨으로써 상기 공진 전류의 크기를 결정하는 제1 스위치, 상기 제1 노드를 통해 상기 제1 스위치와 연결되도록 배치되며, 상기 제1 스위치와 교차하여 턴 온(turn on)됨으로써 상기 타깃 커패시터에 흐르는 전류의 경로(path)를 제어하는 제2 스위치 및 상기 타깃 커패시터를 포함하는 측정부를 포함할 수 있다.

일 실시 예에 따르면, 상기 측정부는 상기 타깃 커패시터의 타 단과 연결되고, 상기 타깃 커패시터의 정격전압을 인가하기 위한 제2 전압을 제공하는 제2 전원 공급부 및 상기 타깃 커패시터의 일단과 상기 제1 노드 사이에 마련되는 인덕터를 더 포함할 수 있다.

다른 일 실시 예에 따르면, 상기 제1 스위치는 제1 MOSFET을 포함하고, 상기 제2 스위치는 제2 MOSFET을 포함하고, 상기 제1 MOSFET의 게이트 단자로 인가되는 제1 제어 신호와 상기 제2 MOSFET의 게이트 단자로 인가되는 제2 제어 신호는 동작 주파수 f_s에 상응하여 교차적으로 턴 온(on) 신호를 갖는 것을 특징으로 할 수 있다.

또 다른 일 실시 예에 따르면, 상기 제2 MOSFET의 드레인(drain)은 상기 제1 노드와 연결되고, 상기 제2 MOSFET의 소스(source)는 상기 제1 전원 공급부와 상기 제2 전원 공급부 사이의 제2 노드를 통해 그라운드와 연결될 수 있다.

또 다른 일 실시 예에 따르면, 상기 제1 스위치 및 상기 제2 스위치에 대한 동작 주파수 f_s는 상기 인덕터 및 상기 타깃 커패시터에 의해 결정되는 공진 주파수 f_r 보다 크거나 같도록 설정될 수 있다.

또 다른 일 실시 예에 따르면, 상기 제1 스위치 및 상기 제2 스위치에 대한 동작 주파수 f_s는 상기 타깃 커패시터의 목표 시험값인 I_rms 및 I_peak의 크기에 따라 설정될 수 있다.

다른 일 측면에 따르면, 복수의 커패시터들의 대한 동시 시험 장치가 제공된다. 상기 복수의 커패시터들의 동시 시험 장치는 측정부에 공진 전류를 인가하기 위한 제1 전압을 제공하는 제1 전원 공급부, 상기 제1 전원 공급부의 일 단과 제1 노드 사이에 배치되고, 입력되는 제어 신호에 따라 턴 온 됨으로써 상기 공진 전류의 크기를 결정하는 제1 스위치, 상기 제1 노드를 통해 상기 제1 스위치와 연결되도록 배치되고, 상기 제1 스위치와 교차하여 턴 온 됨으로써 상기 측정부에 흐르는 전류의 경로를 제어하는 제2 스위치, 적어도 두 개의 커패시터들을 포함하고, 상기 적어도 두 개의 커패시터들은 상기 제1 노드와 제2 전원 공급부의 일 단 사이에서 병렬 배치되는 측정부 및 상기 측정부의 일 단과 연결되고, 상기 측정부에 포함되는 적어도 두 개의 커패시터들에 정격전압을 인가하기 위한 제2 전압을 제공하는 제2 전원 공급부를 포함할 수 있다.

일 실시 예에 따르면, 상기 측정부는 제1 커패시터 및 제2 커패시터를 포함하고, 상기 제1 커패시터는 상기 제1 커패시터에 흐르는 전류의 변화에 따라 유도기전력을 생성하는 제1 인덕터와 직렬 연결되고, 상기 제2 커패시터는 상기 제2 커패시터에 흐르는 전류의 변화에 따라 유도기전력을 생성하는 제2 인덕터와 직렬 연결될 수 있다.

다른 일 실시 예에 따르면, 상기 제1 스위치는 제1 MOSFET을 포함하고 상기 제2 스위치는 제2 MOSFET을 포함하고, 상기 제1 MOSFET의 게이트 단자로 인가되는 제1 제어 신호와 상기 제2 MOSFET의 게이트 단자로 인가되는 제2 제어 신호는 동작 주파수 fs에 따라 교차적으로 턴 온(on) 신호를 가질 수 있다.

또 다른 일 실시 예에 따르면, 상기 제2 MOSFET의 드레인(drain)은 상기 제1 노드와 연결되고, 상기 제2 MOSFET의 소스(source)는 상기 제1 전원 공급부와 상기 제2 공급부 사이의 제2 노드를 통해 그라운드와 연결될 수 있다.

또 다른 일 실시 예에 따르면, 상기 제1 스위치 및 상기 제2 스위치에 대한 동작 주파수 f_s는 상기 적어도 두 개의 커패시터들 및 상기 적어도 두 개의 커패시터들에 각각 직렬 연결되는 인덕터들에 의해 결정되는 공진 주파수 f_r 보다 크거나 같도록 설정될 수 있다.

상기 제1 스위치 및 상기 제2 스위치에 대한 동작 주파수 f_s는 상기 적어도 두 개의 커패시터들의 목표 시험값인 I_rms 및 I_peak의 크기에 따라 설정될 수 있다.

본 실시 예에 따른 커패시터 시험 장치는 공진 전류를 인가하기 위한 제1 전원 공급부와 타깃 커패시터에 정격전압을 인가하기 위한 제2 전원 공급부가 분리되어 배치되고, 상기 제1 전원 공급부가 동작 주파수 f_s에 따라 교차적으로 턴 온 됨으로써 커패시터의 전류 특성을 시험하기 위해 요구되는 파워 서플라이를 줄이고, 커패시터 시험 장치의 크기와 비용을 줄이는 효과를 제공할 수 있다.

본 발명의 실시 예의 설명에 이용되기 위하여 첨부된 아래 도면들은 본 발명의 실시 예들 중 단지 일부일 뿐이며, 본 발명의 기술분야에서 통상의 지식을 가진 사람(이하 "통상의 기술자"라 함)에게 있어서는 발명에 이르는 추가 노력 없이 이 도면들에 기초하여 다른 도면들이 얻어질 수 있다.
도 1은 일 실시 예에 따른 커패시터 시험 장치를 설명하는 회로도이다.
도 2a는 도 1의 회로도에서 제1 스위치가 턴 온 되고, 제2 스위치가 턴 오프 된 경우를 설명하는 등가 회로이다.
도 2b는 도 1의 회로도에서 제1 스위치가 턴 오프 되고, 제1 스위치가 턴 온 된 경우를 설명하는 등가 회로이다.
도 3은 도 1의 커패시터 시험 장치의 주요 노드에서 측정된 시간에 따른 전압 및 전류 변화를 나타내는 도면이다.
도 4a는 도 1의 제2 스위치 양 단의 전압을 V_pulse(t)라고 정의한 경우의 도 1의 커패시터 시험 장치의 등가 회로이다.
도 4b는 도 4a에서 V_pulse(t)의 교류 성분을 v'(t)라고 정의한 경우의 도 1의 커패시터 시험 장치의 교류 성분에 대한 등가 회로이다.
도 5a 및 도 5b는 제1 스위치의 동작 주파수 f_s와 공진 주파수 f_r 의 크기에 따른 커패시터 전류의 래깅(lagging) 현상을 설명하는 도면이다.
도 6은 다른 일 실시 예에 따라 복수의 커패시터들의 동시 시험 장치를 설명하는 회로도이다.

후술하는 본 발명에 대한 상세한 설명은, 본 발명의 목적들, 기술적 해법들 및 장점들을 분명하게 하기 위하여 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 통상의 기술자가 본 발명을 실시할 수 있도록 상세히 설명된다.

본 발명의 상세한 설명 및 청구항들에 걸쳐, '포함하다'라는 단어 및 그 변형은 다른 기술적 특징들, 부가물들, 구성요소들 또는 단계들을 제외하는 것으로 의도된 것이 아니다. 또한, '하나' 또는 '한'은 하나 이상의 의미로 쓰인 것이며, '또 다른'은 적어도 두 번째 이상으로 한정된다.

또한, 본 발명의 '제1', '제2' 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로서, 순서를 나타내는 것으로 이해되지 않는 한 이들 용어들에 의하여 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 이와 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는 그 다른 구성요소에 직접 연결될 수도 있지만 중간에 다른 구성요소가 개재할 수도 있다고 이해되어야 할 것이다. 반면에 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉, "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

각 단계들에 있어서 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용된 것으로 식별부호는 논리상 필연적으로 귀결되지 않는 한 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며, 반대의 순서로 수행될 수도 있다.

통상의 기술자에게 본 발명의 다른 목적들, 장점들 및 특성들이 일부는 본 설명서로부터, 그리고 일부는 본 발명의 실시로부터 드러날 것이다. 아래의 예시 및 도면은 실례로서 제공되며, 본 발명을 한정하는 것으로 의도된 것이 아니다. 따라서, 특정 구조나 기능에 관하여 본 명세서에 개시된 상세 사항들은 한정하는 의미로 해석되어서는 아니되고, 단지 통상의 기술자가 실질적으로 적합한 임의의 상세 구조들로써 본 발명을 다양하게 실시하도록 지침을 제공하는 대표적인 기초 자료로 해석되어야 할 것이다.

더욱이 본 발명은 본 명세서에 표시된 실시 예들의 모든 가능한 조합들을 망라한다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 사상 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.

본 명세서에서 달리 표시되거나 분명히 문맥에 모순되지 않는 한, 단수로 지칭된 항목은, 그 문맥에서 달리 요구되지 않는 한, 복수의 것을 아우른다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

이하, 통상의 기술자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1은 일 실시 예에 따른 커패시터 시험 장치를 설명하는 회로도이다. 도 1을 참조하면, 타깃 커패시터 C_load의 전류 특성을 측정하는 커패시터 시험 장치가 도시된다. 상기 커패시터 시험 장치는 타깃 커패시터 C_load에 공진 전류를 인가하기 위한 제1 전압을 제공하는 제1 전원 공급부 V_IN1을 포함할 수 있다. 또한, 상기 커패시터 시험 장치는 제1 전원 공급부 V_IN1의 일 단과 제1 노드(110) 사이에 배치되고, 입력되는 제어 신호에 따라 턴 온(turn on) 됨으로써 공진 전류의 크기를 결정하는 제1 스위치 S₁을 포함할 수 있다.

상기 커패시터 시험 장치는 제1 노드(110)를 통해 제1 스위치 S₁과 연결되도록 배치되는 제2 스위치 S₂를 포함할 수 있다. 제1 스위치 S₁와 제2 스위치 S₂는 입력 되는 제어신호들에 따라 교차하여 턴 온 됨으로써 타깃 커패시터 C_load에 흐르는 전류 I_C의 경로(path)를 제어할 수 있다.

상기 커패시터 시험 장치는 측정부를 포함할 수 있다. 측정부는 타깃 커패시터 C_load를 포함할 수 있다. 구체적으로, 측정부는 타깃 커패시터 C_load의 타 단과 연결되고, 타깃 커패시터 C_load의 정격전압을 인가하기 위한 제2 전압을 제공하는 제2 전원 공급부 V_IN2를 포함할 수 있다. 또한, 측정부는 타깃 커패시터 C_load의 일 단과 제1 노드(110) 사이에 마련되는 인덕터 L_r를 포함할 수 있다.

제1 스위치 S₁와 제2 스위치 S₂는 미리 설정된 동작 주파수 f_s에 따라 상호 간에 교차적으로 연결될 수 있다. 이하에서 추가적인 도면과 함께 스위치들의 동작 과정이 보다 상세하게 설명될 것이다.

도 2a는 도 1의 회로도에서 제1 스위치가 턴 온 되고, 제2 스위치가 턴 오프 된 경우를 설명하는 등가 회로이다. 이 경우에, 제1 전원 공급부 V_IN1는 미리 설정된 동작 주기 T_s 동안 측정부에 연결되어 타깃 커패시터 C_load가 충전될 수 있도록 할 수 있다.

도 2b는 도 1의 회로도에서 제1 스위치가 턴 오프 되고, 제1 스위치가 턴 온 된 경우를 설명하는 등가 회로이다. 이 경우에, 타깃 커패시터 C_load는 미리 설정된 동작 주기의 반주기 T_s/2 동안 방전될 수 있다. 제1 스위치는 동작 주파수 f_s에 따라 턴 온과 턴 오프를 반복하면서 타깃 커패시터 C_load에 흐르는 전류 I_C가 공진 상태에 도달하도록 제어할 수 있다. 따라서 본 실시 예에 따른 커패시터 시험 장치는 공진 원리를 이용하여 타깃 커패시터 C_load에 흐르는 전류의 크기를 크게 제어함으로써, 종래의 고전력의 파워 서플라이를 이용하지 않고도 높은 전류 크기까지 타깃 커패시터 C_load의 전류 특성(예. I_rms 및 I_peak 등)을 시험하는 효과를 제공할 수 있다.

도 3은 도 1의 커패시터 시험 장치의 주요 노드에서 측정된 시간에 따른 전압 및 전류 변화를 나타내는 도면이다. 도 1에서 설명된 커패시터 시험 장치의 제1 스위치 S₁는 제1 MOSFET(metal oxide semiconductor field effect transistor)로 구현될 수 있다. 마찬가지로, 커패시터 시험 장치의 제2 스위치 S₂는 제2 MOSFET로 구현될 수 있다.

도 3을 참조하면, 제1 MOSFET의 게이트 단자로 인가되는 제1 제어 신호 V_gate1(t)와 제2 MOSFET의 게이트 단자로 인가되는 제2 제어 신호 V_gate2(t)가 도시된다. 구체적으로, 제1 MOSFET의 드레인(drain) 단자는 제1 전원 공급부 V_IN1의 일 단과 연결되고, 제1 MOSFET의 소스(source) 단자는 도 1에서 설명된 제1 노드(110)에 연결될 수 있다. 이 경우에, 제2 MOSFET의 드레인 단자는 제2 노드(110)에 연결될 수 있다. 또한, 제2 MOSFET의 소스 단자는 제1 전원 공급부 V_IN1와 제2 전원 공급부 V_IN2 사이의 제2 노드(120)를 통해 그라운드로 연결될 수 있다.

구체적으로, 제1 제어 신호 V_gate1(t) 및 제2 제어 신호 V_gate2(t)는 동작 주기 T_s(=1/f_s)의 반주기만큼 교차적으로 턴 온 신호를 가질 수 있다. 예를 들어, 제1 주기(=T_s/2) 동안 제1 제어 신호 V_gate1(t)가 턴 온 신호(예. 1 V)를 갖는다면, 제2 제어 신호 V_gate2(t)는 턴 오프 신호(예. O V)를 가질 수 있다. 제1 주기에 이은 제2 주기(=T_s/2) 동안은 제2 제어 신호 V_gate2(t)가 턴 온 신호를 가지고, 제1 제어 신호 V_gate1(t)는 턴 오프 신호를 가질 수 있다.

도 3을 참조하면, 타깃 커패시터 C_load와 인덕터 L_r를 포함하는 측정부로 인가되는 공진 전류 인가 전원 V_pulse(t)의 시간에 따른 그래프가 도시된다. 또한, 공진 전류 인가 전원 V_pulse(t)에 따라 도 3에는 타깃 커패시터 C_load로 흐르는 전류 I_C(t)의 시간에 따른 그래프가 도시된다. 이하에서 추가되는 도면과 함께, 동작 주파수 f_s 와 공진 주파수 f_r 의 크기에 따른 커패시터 전류 I_C(t)의 크기 및 위상에 대해 보다 상세히 설명될 것이다.

도 4a는 도 1의 제2 스위치 양 단의 전압을 V_pulse(t)라고 정의한 경우의 도 1의 커패시터 시험 장치의 등가 회로이다. 도 1의 제2 스위치 S₂ 양 단의 전압이 V_pulse(t)로 정의된 경우, 도 1의 커패시터 시험 장치는 도 4a와 같은 직렬 L-C 회로로 등가 표현될 수 있다. 이 경우에 R_esr(Ω)는 직렬 L-C 회로 내의 기생 저항의 총합을 나타낼 수 있다.

제1 스위치 S₁이 턴 온 되고, 제2 스위치 S₂가 턴 오프 된 경우, V_pulse(t)가 제1 주기(=T_s/2) 동안 V_IN(V)를 갖는 경우가 존재할 수 있다. 또한, 제1 주기에 이은 제2 주기(=T_s/2) 동안은 제1 스위치 S₁가 턴 오프 되고, 제2 스위치 S₂는 턴 온 될 수 있다. 이 경우에, V_pulse(t)는 제2 주기(=T_s/2) 동안 0(V)를 가질 수 있다. 이에 따라, 직렬 L-C 회로의 동작 주파수 f_s 는 V_pulse(t)의 전체 주기의 역수(=1/ T_s)로 정의될 수 있다. 또한, V_pulse(t)는 푸리에 급수(Fourier series) 전개에 따라 아래의 수학식 1과 같이 정리될 수 있다.

푸리에 급수(Fourier series) 전개는 통상의 기술자에게는 자명한 내용이므로 이에 대한 자세한 설명은 생략하기로 한다.

도 4b는 도 4a에서 V_pulse(t)의 교류 성분을 v'(t)라고 정의한 경우의 도 1의 커패시터 시험 장치의 교류 성분에 대한 등가 회로이다. V_pulse(t)의 교류 성분을 v'(t)라고 정의하면, v'(t)는 아래의 수학식 2와 같이 정리될 수 있다.

타깃 커패시터 C_load로 흐르는 전류 I_C(t)는 아래의 수학식 3과 같이 정의될 수 있다.

상기 수학식 3에서 타깃 커패시터 C_load로 흐르는 전류 I_C(t)의 진폭 I_CM은 아래의 수학식 4와 같이 계산될 수 있다.

상기 수학식 4에서 f_r은 직렬 L-C 회로의 공진 주파수로서

로 정의되고, 임피던스 Z_r은

로 정의될 수 있다. 본 실시 예에 따른, 커패시터 시험 장치는 동작 주파수 f_s를 조절함으로써 전류 I_C(t)의 진폭 I_CM를 증가시키는 효과를 제공할 수 있다. 이에 따라, 종래의 CCCV 충전/방전 회로와 대비하여 저전력 파워 서플라이를 이용하는 경우에는 높은 범위까지 타깃 커패시터의 전류 특성을 시험하는 효과를 기대할 수 있다.

구체적으로, 타깃 커패시터 C_load로 흐르는 전류 I_C(t)의 진폭 I_CM의 크기를 조절하기 위해 제1 스위치 S₁ 및 제2 스위치 S₂에 대한 동작 주파수 f_s는 직렬 L-C 회로의 공진 주파수 f_r보다 크거나 같도록 설정될 수 있다.

도 5a 및 도 5b는 제1 스위치의 동작 주파수 f_s와 공진 주파수 f_r 의 크기에 따른 커패시터 전류의 래깅(lagging) 현상을 설명하는 도면이다. 먼저, 도 5a는 동작 주파수 f_s가 공진 주파수 f_r 보다 큰 경우가 설명된다. 이 경우에, 전류 I_C(t)는 공진 전류 인가 전원 V_pulse(t)보다 Φ_m에 상응하는 위상 지연이 존재할 수 있다. 다만, 통상의 기술자는 동작 주파수 f_s >> 공진 주파수 f_r 가 되도록 설정함으로써, 본 실시 예의 커패시터 시험 장치가 제로 전압 스위칭(ZVS: zero voltage switching) 조건으로 동작하도록 유도할 수 있다. 이에 따라, 커패시터 시험 장치에 존재하는 스위치 온 손실을 줄이고, 회로 전체의 효율을 높일 수 있다.

도 5b는 동작 주파수 f_s와 공진 주파수 f_r 가 동일한 경우의 타깃 커패시터 C_load로 흐르는 전류 I_C(t)와 공진 전류 인가 전원 V_pulse(t)의 시간에 따른 그래프를 나타낸다. 도 5b와 같이, I_C(t)와 V_pulse(t)는 동일한 위상을 가질 수 있다. 이 경우에, 타깃 커패시터 C_load로 흐르는 전류 I_C(t)는 아래의 수학식 5와 같이 계산될 수 있다.

직렬 L-C 회로 내의 기생 저항 R_esr은 통상적으로 약 0.1Ω 내외의 작은 값을 가지기 때문에, 본 실시 예에 따른 V_IN이 종래의 CCCV 충전/방전 회로보다 크지 않은 경우라도 보다 큰 피크값을 갖는 I_C(t)를 측정하는 효과를 제공할 수 있다.

예를 들어, 종래의 CCCV 충전/방전 회로의 경우에 I_peak가 300A가 되는 타깃 커패시터를 시험하기 위해서는 1.5kV/300A에 상응하는 2.5MW 급의 파워 서플라이를 필요로 했다. 그러나, 본 실시 예의 커패시터 시험 장치는 공진 전류를 인가하기 위한 제1 전원 공급부 V_IN1와 타깃 커패시터에 정격전압을 인가하기 위한 제2 전원 공급부 V_IN2가 분리되어 배치된다. 구체적으로, 제1 전원 공급부 V_IN1의 경우는 가변 최대 48V/50A에 상응하는 250W 급의 파워 서플라이를 필요로 하고, 제2 전원 공급부 V_IN2의 경우는 가변 최대 1.5kV/0.1A에 상응하는 150W 급의 파워 서플라이만을 필요로 하게 된다. 이에 따라, 본 실시 예는 커패시터 시험 장치 전체로서 필요로 하는 파워 용량을 저감하는 효과를 제공할 수 있다.

도 6은 다른 일 실시 예에 따라 복수의 커패시터들의 동시 시험 장치를 설명하는 회로도이다. 도 6을 참조하면, 복수의 커패시터들의 동시 시험 장치가 제공된다. 복수의 커패시터들의 동시 시험 장치는 측정부에 공진 전류를 인가하기 위한 제1 전압을 제공하는 제1 전원 공급부 V_IN1를 포함한다. 또한, 복수의 커패시터들의 동시 시험 장치는 제1 전원 공급부 V_IN1의 일 단과 제1 노드(610) 사이에 배치되고, 입력되는 제어 신호에 따라 턴 온 됨으로써 상기 공진 전류의 크기를 결정하는 제1 스위치 S₁ 및 제1 노드(610)를 통해 제1 스위치 S₁와 교차하여 턴 온 됨으로써 상기 측정부에 흐르는 전류의 경로를 제어하는 제2 스위치 S₂를 포함한다.

측정부는 적어도 두 개의 커패시터들을 포함하고, 상기 적어도 두 개의 커패시터들은 제1 노드(610)와 제2 전원 공급부 V_IN2의 일 단 사이에서 병렬 배치된다. 예를 들어, 측정부가 두 개에 커패시터가 포함된 경우가 있을 수 있다. 이 경우에, 측정부는 제1 커패시터 C₁ 및 제2 커패시터 C₂를 포함할 수 있다. 제1 커패시터 C₁는 제1 커패시터 C₁에 흐르는 전류의 변화에 따라 유도기전력을 생성하는 제1 인덕터 L₁과 직렬 연결될 수 있다. 마찬가지로, 제2 커패시터 C₂는 제2 커패시터 C₂에 흐르는 전류의 변화에 따라 유도기전력을 생성하는 제2 인덕터 L₂와 직렬 연결될 수 있다. 앞서 설명한 측정부에 두 개의 커패시터가 포함되는 구성은 이해를 돕기 위한 예시적 구성일 뿐, 통상의 기술자의 변경에 따라 세 개 또는 열 개와 같이 다양한 변경 실시가 가능하다는 것은 자명한 사실일 것이다.

복수의 커패시터들의 동시 시험 장치는 측정부의 일 단과 연결되고, 측정부에 포함되는 적어도 두 개의 커패시터들에 정격전압을 인가하기 위한 제2 전압을 제공하는 제2 전원 공급부 V_IN2를 더 포함할 수 있다.

구체적으로, 제1 스위치 S₁은 제1 MOSFET을 포함하고, 제2 스위치 S₂는 제2 MOSFET을 포함할 수 있다. 제1 MOSFET의 게이트 단자로 인가되는 제1 제어 신호와 상기 제2 MOSFET의 게이트 단자로 인가되는 제2 제어 신호는 동작 주파수 f_s에 따라 교차적으로 턴 온 신호를 가질 수 있다. 제1 스위치 S₁ 및 제2 스위치 S₂에 대한 동작 주파수 f_s는 적어도 두 개의 커패시터들 및 상기 적어도 두 개의 커패시터들에 각각 직렬 연결되는 인덕터들에 의해 결정되는 공진 주파수 f_r 보다 크거나 같도록 설정될 수 있다. 또한, 제1 스위치 S₁ 및 제2 스위치 S₂에 대한 동작 주파수 f_s는 적어도 두 개의 커패시터들의 목표 시험값인 I_rms 및 I_peak 의 최대값 크기에 따라 설정될 수 있다. 동작 주파수 f_s에 대한 구체적인 설명은 도 1과 함께 설명된 기술적 원리가 그대로 적용될 수 있기 때문에 중복되는 설명은 생략하기로 한다. 제2 MOSFET의 드레인(drain)은 제1 노드(610)와 연결되고, 제2 MOSFET의 소스(source)는 제1 전원 공급부 V_IN1와 제2 전원 공급부 V_IN2 사이의 제2 노드(620)를 통해 그라운드와 연결될 수 있다.

추가 실시 예의 경우는, 측정부 내에 인덕터와 커패시터의 직렬 구조가 병렬로 포함됨으로써 복수의 커패시터의 전류 특성을 동시에 측정하도록 지원하는 효과를 제공할 수 있다. 이 경우에도, 종래의 CCCV 충전/방전 회로에 비해 필요 전력을 줄이는 효과를 제공한다.

이상, 본 발명의 기술적 사상을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명의 기술적 사상은 상기 실시 예들에 한정되지 않고, 본 발명의 기술적 사상은 상기 실시 예들에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 기술 분야의 통상의 지식을 가진 자에 의하여 여러 가지 변혼 및 변경이 가능하다.

Claims (12)

1. 타깃 커패시터 C_load에 공진 전류를 인가하기 위한 제1 전압을 제공하며 직류 전압원 V_IN1으로 구현되는 제1 전원 공급부;
   상기 제1 전원 공급부의 일 단과 제1 노드 사이에 배치되고, 입력되는 제어 신호에 따라 턴 온(turn on)됨으로써 상기 공진 전류의 크기를 결정하는 제1 스위치;
   상기 제1 노드를 통해 상기 제1 스위치와 연결되도록 배치되며, 상기 제1 스위치와 교차하여 턴 온(turn on)됨으로써 상기 타깃 커패시터 C_load에 흐르는 전류 I_C(t)의 경로(path)를 제어하는 제2 스위치; 및 측정부
   를 포함하고,
   상기 측정부는,
   상기 타깃 커패시터 C_load;
   상기 타깃 커패시터 C_load의 타 단과 연결되고, 상기 타깃 커패시터 C_load의 정격전압을 인가하기 위해 제2 전압을 제공하며 직류 전압원 V_IN2으로 구현되는 제2 전원 공급부; 및
   상기 타깃 커패시터 C_load의 일 단과 제1 노드 사이에 마련되는 인덕터 L_r
   를 포함하고,
   상기 제1 스위치는 제1 MOSFET을 포함하고,
   상기 제2 스위치는 제2 MOSFET을 포함하고,
   상기 제1 MOSFET의 게이트 단자로 인가되는 제1 제어 신호와 상기 제2 MOSFET의 게이트 단자로 인가되는 제2 제어 신호는 동작 주파수 f_s에 상응하여 교차적으로 턴 온(on) 신호를 가지고,
   상기 타깃 커패시터 C_load로 흐르는 전류 I_C(t)의 진폭 I_CM은

   

   으로 계산되고, 상기 f_r은 직렬 L-C 회로의 공진 주파수로서

   

   로 정의되고, 임피던스 Z_r은

   

   로 정의되고, R_esr은 상기 직렬 L-C 회로 내의 기생 저항의 총합이고,
   상기 동작 주파수 f_s는 상기 직렬 L-C 회로의 공진 주파수 f_r 보다 크거나 같도록 설정되는 커패시터 시험 장치.
   
2. 제1항에 있어서,
   상기 타깃 커패시터 C_load의 목표 시험값인 I_peak가 300A로부터 측정 오차 범위 내에 존재하는 경우에, 상기 제1 전원 공급부 V_IN1의 제1 전압은 48V로부터 측정 오차 범위 내에 존재하고, 상기 제2 전원 공급부 V_IN2의 제2 전압은 1.5kV로부터 측정 오차 범위 내에 존재하는 것을 특징으로 하는 커패시터 시험 장치.
   
3. 제2항에 있어서,
   상기 타깃 커패시터 C_load에 흐르는 전류 I_C(t)가 상기 제1 전원 공급부 V_IN1 및 상기 제2 전원 공급부 V_IN2로부터 생성되는 공진 전류 인가 전원 V_pulse(t)보다 위상 지연을 가지면, 상기 동작 주파수 f_s는 상기 공진 주파수 f_r 보다 소정 크기 이상이 되도록 설정되는 커패시터 시험 장치.
   
4. 제3항에 있어서,
   상기 제2 MOSFET의 드레인(drain) 단자는 상기 제1 노드와 연결되고,
   상기 제2 MOSFET의 소스(source) 단자는 상기 제1 전원 공급부 V_IN1와 상기 제2 전원 공급부 V_IN2 사이의 제2 노드를 통해 그라운드와 연결되는 커패시터 시험 장치.
   
5. 삭제
6. 제4항에 있어서,
   상기 제1 스위치 및 상기 제2 스위치에 대한 동작 주파수 f_s는,
   상기 타깃 커패시터의 목표 시험값인 I_rms 및 I_peak의 크기에 따라 설정되는 것을 특징으로 하는 커패시터 시험 장치.
   
7. 복수의 커패시터들의 동시 시험 장치에 있어서,
   측정부에 공진 전류를 인가하기 위한 제1 전압을 제공하며 직류 전압원 V_IN1으로 구현되는 제1 전원 공급부;
   상기 제1 전원 공급부의 일 단과 제1 노드 사이에 배치되고, 입력되는 제어 신호에 따라 턴 온 됨으로써 상기 공진 전류의 크기를 결정하는 제1 스위치;
   상기 제1 노드를 통해 상기 제1 스위치와 연결되도록 배치되고, 상기 제1 스위치와 교차하여 턴 온 됨으로써 상기 측정부에 흐르는 전류의 경로를 제어하는 제2 스위치;
   적어도 두 개의 커패시터들을 포함하고, 상기 적어도 두 개의 커패시터들은 상기 제1 노드와 제2 전원 공급부의 일 단 사이에서 병렬 배치되는 측정부 및
   상기 측정부의 일 단과 연결되고, 상기 측정부에 포함되는 적어도 두 개의 커패시터들에 정격전압을 인가하기 위한 제2 전압을 제공하며 직류 전압원 V_IN2으로 구현되는 제2 전원 공급부
   를 포함하고,
   상기 제1 스위치는 제1 MOSFET을 포함하고,
   상기 제2 스위치는 제2 MOSFET을 포함하고,
   상기 제1 MOSFET의 게이트 단자로 인가되는 제1 제어 신호와 상기 제2 MOSFET의 게이트 단자로 인가되는 제2 제어 신호는 동작 주파수 f_s에 따라 교차적으로 턴 온(on) 신호를 가지고,
   상기 제1 스위치 및 상기 제2 스위치에 대한 동작 주파수 f_s는,
   상기 적어도 두 개의 커패시터들 및 상기 적어도 두 개의 커패시터들에 각각 직렬 연결되는 인덕터들에 의해 결정되는 공진 주파수 f_r 보다 크거나 같도록 설정되는 복수의 커패시터들의 동시 시험 장치.
   
8. 제7항에 있어서,
   상기 측정부는 제1 커패시터 및 제2 커패시터를 포함하고,
   상기 제1 커패시터는,
   상기 제1 커패시터에 흐르는 전류의 변화에 따라 유도기전력을 생성하는 제1 인덕터와 직렬 연결되고,
   상기 제2 커패시터는,
   상기 제2 커패시터에 흐르는 전류의 변화에 따라 유도기전력을 생성하는 제2 인덕터와 직렬 연결되는 복수의 커패시터들의 동시 시험 장치.
9. 삭제
10. 제8항에 있어서,
    상기 제2 MOSFET의 드레인(drain)은 상기 제1 노드와 연결되고,
    상기 제2 MOSFET의 소스(source)는 상기 제1 전원 공급부와 상기 제2 전원 공급부 사이의 제2 노드를 통해 그라운드와 연결되는 복수의 커패시터들의 동시 시험 장치.
    
11. 삭제
12. 제10항에 있어서,
    상기 제1 스위치 및 상기 제2 스위치에 대한 동작 주파수 f_s는,
    상기 적어도 두 개의 커패시터들의 목표 시험값인 I_rms 및 I_peak의 최대값 크기에 따라 설정되는 것을 특징으로 하는 커패시터 시험 장치.

Images