KR102168443B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR102168443B1 KR102168443B1 KR1020160010155A KR20160010155A KR102168443B1 KR 102168443 B1 KR102168443 B1 KR 102168443B1 KR 1020160010155 A KR1020160010155 A KR 1020160010155A KR 20160010155 A KR20160010155 A KR 20160010155A KR 102168443 B1 KR102168443 B1 KR 102168443B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- barrier thin
- semiconductor device
- tungsten
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 49
- 239000010937 tungsten Substances 0.000 claims abstract description 49
- 230000004888 barrier function Effects 0.000 claims abstract description 40
- 239000010409 thin film Substances 0.000 claims abstract description 40
- 230000006911 nucleation Effects 0.000 claims abstract description 36
- 238000010899 nucleation Methods 0.000 claims abstract description 36
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000001257 hydrogen Substances 0.000 claims abstract description 26
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 26
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims abstract description 10
- 238000002791 soaking Methods 0.000 claims abstract description 4
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 238000009832 plasma treatment Methods 0.000 claims description 13
- 238000010926 purge Methods 0.000 claims description 12
- 239000003638 chemical reducing agent Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 8
- 238000011010 flushing procedure Methods 0.000 claims description 6
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 229910003091 WCl6 Inorganic materials 0.000 claims description 3
- KPGXUAIFQMJJFB-UHFFFAOYSA-H tungsten hexachloride Chemical compound Cl[W](Cl)(Cl)(Cl)(Cl)Cl KPGXUAIFQMJJFB-UHFFFAOYSA-H 0.000 claims description 3
- WIDQNNDDTXUPAN-UHFFFAOYSA-I tungsten(v) chloride Chemical compound Cl[W](Cl)(Cl)(Cl)Cl WIDQNNDDTXUPAN-UHFFFAOYSA-I 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 44
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000006722 reduction reaction Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- -1 transition metal nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01001—Hydrogen [H]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자의 텅스텐막 형성방법에 관한 기술로서, 본 실시예의 반도체 소자의 텅스텐막 형성방법은, 베리어 박막을 형성하는 단계; 상기 베리어 박막 상부를 소크 처리하여 수소기를 치밀하게 분포시키는 단계; 상기 소크 처리된 베리어 박막 표면을 수소 플라즈마 처리하여 상기 베리어 박막에 수소기를 추가시키는 단계; 상기 수소 플라즈마 처리된 베리어 박막 상부에 핵 생성층을 형성하는 단계; 및 상기 핵 생성층 상부에 벌크 텅스텐층을 형성하는 단계를 포함한다. 상기 핵 생성층 형성시 발생되는 플로린 성분들은 공정 중 상기 수소기와 반응되어 휘발된다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로 반도체 소자의 텅스텐막 형성방법에 관한 것이다.
일반적으로 텅스텐은 수직 방향으로 적층된 배선들을 상호 연결하기 위한 접속 부재의 재료로 주로 사용되고 있다. 텅스텐막은 우수한 층간 매립 특성을 가지며, 알루미늄 금속막 보다 고온 공정이 유리하다는 이점을 갖는다.
이와 같은 텅스텐막은 도전 박막 상부에 텅스텐 핵 생성층을 형성하고, 상기 텅스텐 핵 생성층을 기초로 하여 텅스텐 벌크층을 형성하고 있다. 텅스텐 벌크층은 WF6 또는 WCl3와 같은 반응 소스를 이용하여 형성될 수 있으며, 보다 자세하게는 상기 반응 소스들의 환원 반응을 통해 형성될 수 있다.
그런데, WF6 반응 소스의 환원 반응시, 복수의 플로린기(F)가 핵 생성층 하부로 확산 및 침투되어, 누설 전류(leakage current)를 유발할 수 있다.
본 발명은 텅스텐막 형성시 누설 전류를 줄일 수 있는 반도체 소자의 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 소자의 제조방법은 다음과 같다. 먼저, 베리어 박막을 형성한다. 상기 베리어 박막 상부를 소크 처리하여 수소기를 치밀하게 분포시킨다. 상기 소크 처리된 베리어 박막 표면을 수소 플라즈마 처리하여 상기 베리어 박막에 수소기를 추가시킨다. 상기 수소 플라즈마 처리된 베리어 박막 상부에 핵 생성층을 형성하고, 상기 핵 생성층 상부에 벌크 텅스텐층을 형성한다. 상기 핵 생성층 형성시 발생되는 플로린 성분들은 공정 중 상기 수소기와 반응된다.
상기 소크 처리 단계 및 상기 수소 플라즈마 처리 단계는 적어도 1회 반복 실시할 수 있다.
상기 핵 생성층을 형성하는 단계와 상기 텅스텐 벌크층을 형성하는 단계 사이에 수소를 공급하는 플러싱 단계를 추가로 포함할 수 있다.
본 발명에 따르면, 소크 처리 후, 수소 플라즈마 처리를 연속 실시함에 따라, 텅스텐막 형성시 플로린기 확산으로 인한 누설 전류를 방지할 수 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법, 특히, 반도체 소자의 텅스텐막 형성방법을 설명하기 위한 플로우 챠트이다.
도 6은 본 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법, 특히, 반도체 소자의 텅스텐막 형성방법을 설명하기 위한 플로우 챠트이다.
도 6은 본 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 타이밍도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 각 공정별 단면도이고, 도 5는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법, 특히, 반도체 소자의 텅스텐막 형성방법을 설명하기 위한 플로우 챠트이다. 또한, 도 6은 본 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 타이밍도이다. 아울러, 본 실시예에서는 텅스텐 물질로 구성되는 트렌치 게이트를 형성하는 방법을 예를 들어 설명하도록 한다.
도 1, 도 5 및 도 6을 참조하면, 반도체 기판(100)의 소정 부분을 식각하여, 트렌치를 형성한다. 트렌치 표면 및 반도체 기판(100) 표면을 산화하여, 게이트 절연막(105)을 형성한다. 게이트 절연막(105) 표면을 따라, 베리어 박막(110)을 형성한다. 베리어 박막(110)은 예를 들어, TiN과 같은 전이 금속 질화막이 이용될 수 있다. 베리어 박막(110)은 CVD(chemical vapor deposition) 챔버 또는 ALD(atomic layer deposition) 챔버에서 형성될 수 있다. 반도체 기판(100)과 베리어 박막(110) 사이에 복수의 회로층이 개재될 수 있다.
다음, 베리어 박막(110) 표면을 소크(soak) 처리한다(S1). 상기 소크 처리는 SiH4 가스 또는 B2H6 가스를 분사하는 공정일 수 있다. 상기 SiH4 또는 B2H6 가스는 환원적 성향을 가진 가스로서, 베리어 박막(110)의 표면의 잔류물을 제거함과 더불어, 이후 형성될 텅스텐 성분의 확산을 방지하는 1차적 장벽 역할을 수행할 수 있다.
도 2, 도 5 및 도 6을 참조하면, 소크 처리가 진행된 베리어 박막(110) 표면을 수소 플라즈마 처리한다(S2). 수소 플라즈마 처리는 PECVD 챔버내에서 진행될 수 있으며, 소크 처리된 베리어 박막(110) 표면에 잉여의 수소기(H+)를 치밀하게 그리고 고르게 분포시킬 수 있다. 이때, 상기 소크 처리(S1) 및 상기 수소 플라즈마 처리(S2)는 이후 형성될 핵 생성층 및 텅스텐 벌크층의 두께를 고려하여 복수 회 진행될 수 있다.
도 3, 도 5 및 도 6을 참조하면, 수소 플라즈마 처리된 베리어 박막(110) 표면을 따라 핵 형성층(115)을 형성한다(S3). 핵 형성층(115)은 텅스텐 반응 소스 및 환원제를 공급하여 형성될 수 있다. 상기 텅스텐 반응 소스로는 예컨대, WF6, WCl5 또는 WCl6 소스가 이용될 수 있고, 환원제로는 SiH4 또는 B2H6가 이용될 수 있다. 상기 핵 생성층(115)은 예컨대, ALD(atomic layer deposition) 방식으로 형성될 수 있다. 알려진 바와 같이, 상기 ALD 방식에 따른 핵 생성층(115)은 상기 베리어 박막(110 상부에 텅스텐 반응 소스를 공급하는 단계, 미반응된 텅스텐 반응 소스 성분을 제거하기 위한 제 1 퍼지 단계, 상기 베리어 박막 상부에 환원제 물질을 공급하는 단계, 및 미반응된 환원제 물질을 제거하기 위한 제 2 퍼지 단계를 1 사이클로서 포함할 수 있다. 또한, 이후 형성될 텅스텐 벌크층의 두께를 고려하여 상기 사이클을 적어도 1회 반복 진행하여, 원하는 두께의 핵 생성층(115)을 형성할 수 있다.
상기 핵 생성층(115)은 상기 텅스텐 반응 소스와 상기 환원제간의 환원 반응에 의해 형성된다. 상기 핵 생성층(115)을 형성하기 위한 공정시, 대부분의 플로린 성분(경우에 따라 클로린 성분)이 환원제의 수소 성분과 반응되어 제거되지만, 일부 반응되지 않는 플로린 성분(F)이 베리어 박막(110) 상부에 잔류할 수 있다. 이와 같은 잔류 플로린 성분(F)은 상기 수소 플라즈마 처리시 제공된 잉여의 수소기(H+)와 결합되어, HF 형태로 추가 휘발된다. 이에 따라, 잔류하는 플로린 성분(F)들이 베리어 박막(110) 내부로 확산되는 것을 방지할 수 있다.
다음, 도 4 내지 도 6을 참조하여 설명하면, 상기 핵 생성층(115)을 기초로 하여, 핵 생성층(115) 상부에 텅스텐 벌크층(120)을 형성한다(S4). 텅스텐 벌크층(120)은 예를 들어, CVD(Chemical Vapor Deposition) 방식으로 형성될 수 있다. 보다 구체적으로, 텅스텐 벌크층(120)은 CVD 챔버내에 텅스텐 반응 소스 및 수소 가스(H2)를 소정 시간 동안 공급하여, 형성될 수 있다. 상기 텅스텐 반응 소스로는 WF6, WCl5 또는 WCl6가 이용될 수 있다. 이때, 텅스텐 반응 소스를 구성하는 플로린 성분(F, 경우에 따라 클로린 성분)의 대부분은 텅스텐 벌크층(120)을 형성할 때 공급되는 수소 가스(H2)와 반응하여 제거되지만, 일부 반응되지 않는 플로린 성분(F)이 상기 핵 생성층(115) 상에 발생될 수 있다. 하지만, 상기 미반응 플로린 성분(F)은 상기 베리어 박막(110) 상에 존재하는 수소 플라즈마 처리에 의한 잉여 수소기에 의해 추가 반응되어, 베리어 박막(110) 하부로 플로린 성분(F)이 확산됨을 방지할 수 있다.
그 후, 상기 텅스텐 벌크층(120), 핵 생성층(115) 및 상기 베리어 박막(110)을 평탄화하여, 트렌치 타입의 게이트를 형성한다. 이어서, 게이트 양측의 반도체 기판(100)에 불순물을 주입하여, 소스 및 드레인 영역(130a,130b)을 형성할 수 있다. 본 실시예에서는 텅스텐 벌크층으로 트렌치 게이트를 형성하는 예에 대해 설명하였지만, 여기에 한정되지 않고, 금속 배선 및 비어 콘택 등에 모두 적용될 수 있음은 당업자에게 자명하다.
상술한 바와 같이, 본 실시예에 따르면, 베리어 박막(110)의 소크 처리 후, 수소 플라즈마 공정을 실시하므로써, 베리어 박막(110) 표면에 플로린 성분을 블록킹하기 위한 잉여의 수소기(H+)를 고르게 분포시킨다. 이에 따라, 후속의 텅스텐 핵 생성층(115) 및 텅스텐 벌크층(120) 형성시, 잔류 플로린 성분(F)이 베리어 박막(110) 하부로 확산됨을 차단할 수 있다. 이에 따라, 텅스텐막의 누설 전류원을 원천적으로 제거할 수 있다.
한편, 도 6을 참조하면, 상기 소크 처리 단계(S1)과 상기 수소 플라즈마 처리 단계(S2) 사이에, Ar 가스 또는 N2 가스를 이용한 퍼지 단계를 추가로 실시할 수 있다. 이에 따라, 소크 처리 단계시 발생될 수 있는 챔버내의 잔류 불순물을 효과적으로 배출시킬 수 있다. 경우에 따라, 소크 처리 단계, 퍼지 단계 및 수소 플라즈마 단계는 핵 생성층(115) 및 텅스텐 벌크층(120)의 두께를 고려하여 복수 번 반복 진행할 수 있다.
또한, 도 7에 도시된 바와 같이, 상기 핵 생성층(115)을 형성하는 단계(S3)와, 상기 텅스텐 벌크층(120)을 형성하는 단계(S4) 사이에, 플러싱(fluxing) 단계를 추가할 수 있다. 상기 플러싱 단계는 B2H6와 같은 수소 포함 가스를 공급하는 단계 및 퍼지 단계를 포함할 수 있다. 상기 플러싱 단계에 의해, 핵 생성층(115) 형성시 미반응된 플로인 성분(F)을 추가적으로 제거할 수 있고, 상기 핵 생성층(115)의 그레인(grain) 사이즈를 확대하여, 핵 생성층(115)의 비저항을 감소시킬 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 소크 처리 후, 수소 플라즈마 처리를 연속 실시함에 따라, 텅스텐막 형성시 플로린기 확산으로 인한 누설 전류를 방지할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
100 : 반도체 기판 110 : 베리어 박막
115 : 핵 생성층 120 : 텅스텐 벌크층
115 : 핵 생성층 120 : 텅스텐 벌크층
Claims (10)
- 베리어 박막을 형성하는 단계;
상기 베리어 박막 상부를 소크 처리하여 수소기를 치밀하게 분포시키는 단계;
상기 소크 처리된 베리어 박막 표면을 수소 플라즈마 처리하여 상기 베리어 박막에 수소기를 추가시키는 단계;
상기 수소 플라즈마 처리된 베리어 박막 상부에 핵 생성층을 형성하는 단계; 및
상기 핵 생성층 상부에 벌크 텅스텐층을 형성하는 단계를 포함하며,
상기 핵 생성층 형성시 발생되는 플로린 성분들은 공정 중 상기 수소기와 반응되어 휘발되는 반도체 소자의 제조방법. - 제 1 항에 있어서,
상기 소크 처리 단계 및 상기 수소 플라즈마 처리 단계는 적어도 1회 반복 실시하는 반도체 소자의 제조방법. - 제 1 항에 있어서,
상기 소크 처리 단계는 상기 베리어 박막상에 SiH6 또는 B2H6 물질을 공급하는 단계를 포함하는 반도체 소자의 제조방법. - 제 1 항에 있어서,
상기 핵 생성층을 형성하는 단계는,
상기 베리어 박막 상부에 텅스텐 반응 소스 및 환원제를 이용하여 형성하는 반도체 소자의 제조방법. - 제 4 항에 있어서,
상기 핵 생성층을 형성하는 단계는,
상기 베리어 박막 상부에 텅스텐 반응 소스를 공급하는 단계;
미반응된 텅스텐 반응 소스 성분을 제거하기 위한 제 1 퍼지 단계;
상기 베리어 박막 상부에 환원제 물질을 공급하는 단계; 및
미반응된 환원제 물질을 제거하기 위한 제 2 퍼지 단계를 포함하며,
상기 텅스텐 반응 소스를 공급하는 단계, 상기 제 1 퍼지 단계, 상기 환원제 물질을 공급하는 단계, 및 상기 제 2 퍼지 단계를 적어도 1회 반복 실시하는 반도체 소자의 제조방법. - 제 4 항에 있어서,
상기 텅스텐 반응 소스는 WF6, WCl5 또는 WCl6 물질 중 선택되는 하나가 이용되고,
상기 환원제는 SiH4 또는 B2H6 물질 중 선택되는 하나가 이용되는 반도체 소자의 제조방법. - 제 1 항에 있어서,
상기 핵 생성층을 형성하는 단계와 상기 텅스텐 벌크층을 형성하는 단계 사이에 수소 또는 수소 함유 가스를 공급하는 플러싱 단계를 추가로 포함하는 반도체 소자의 제조방법. - 제 7 항에 있어서,
상기 플러싱 단계는,
상기 핵 생성층 상부에 B2H6 물질을 공급하는 단계; 및
퍼지하는 단계를 포함하는 반도체 소자의 제조방법. - 제 1 항에 있어서,
상기 소크 처리 단계 및 상기 수소 플라즈마 처리 단계 사이에, 퍼지 단계를 더 포함하는 반도체 소자의 제조방법. - 제 9 항에 있어서,
상기 소크 처리 단계, 상기 퍼지 단계, 및 상기 수소 플라즈마 처리 단계를 복수 회 반복 실시하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160010155A KR102168443B1 (ko) | 2016-01-27 | 2016-01-27 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160010155A KR102168443B1 (ko) | 2016-01-27 | 2016-01-27 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170089658A KR20170089658A (ko) | 2017-08-04 |
| KR102168443B1 true KR102168443B1 (ko) | 2020-10-21 |
Family
ID=59654237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160010155A KR102168443B1 (ko) | 2016-01-27 | 2016-01-27 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102168443B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060292864A1 (en) | 2002-01-26 | 2006-12-28 | Yang Michael X | Plasma-enhanced cyclic layer deposition process for barrier layers |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398038B1 (ko) * | 2000-12-18 | 2003-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| JP2007523994A (ja) * | 2003-06-18 | 2007-08-23 | アプライド マテリアルズ インコーポレイテッド | バリヤ物質の原子層堆積 |
| KR100745066B1 (ko) * | 2005-03-24 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
| TW200746268A (en) * | 2006-04-11 | 2007-12-16 | Applied Materials Inc | Process for forming cobalt-containing materials |
| KR101971547B1 (ko) * | 2013-01-03 | 2019-04-24 | 주식회사 원익아이피에스 | 반도체 소자의 금속층 형성 방법 |
-
2016
- 2016-01-27 KR KR1020160010155A patent/KR102168443B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060292864A1 (en) | 2002-01-26 | 2006-12-28 | Yang Michael X | Plasma-enhanced cyclic layer deposition process for barrier layers |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170089658A (ko) | 2017-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210313182A1 (en) | Layer forming method | |
| US10249577B2 (en) | Method of forming metal interconnection and method of fabricating semiconductor apparatus using the method | |
| JP7372247B2 (ja) | 堆積方法 | |
| US20190067095A1 (en) | Layer forming method | |
| US6927163B2 (en) | Method and apparatus for manufacturing a barrier layer of semiconductor device | |
| US8835311B2 (en) | High temperature tungsten metallization process | |
| US7838441B2 (en) | Deposition and densification process for titanium nitride barrier layers | |
| US7799671B1 (en) | Interfacial layers for electromigration resistance improvement in damascene interconnects | |
| US20100308463A1 (en) | Interfacial capping layers for interconnects | |
| KR20220082023A (ko) | 몰리브덴 충진 | |
| KR20110084130A (ko) | 다마신 인터커넥트에서 전자이동 저항성 개선을 위한 계면층 | |
| JP2008532271A (ja) | 原子層堆積のための表面のプラズマ前処理 | |
| US20090004848A1 (en) | Method for fabricating interconnection in semiconductor device | |
| CN109427570B (zh) | 层形成方法 | |
| TW201820539A (zh) | 用於銅阻障層應用之摻雜的氮化鉭 | |
| US20230122846A1 (en) | Feature fill with nucleation inhibition | |
| KR100602087B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR102168443B1 (ko) | 반도체 소자의 제조방법 | |
| KR102327446B1 (ko) | 수소 어닐링에 의한 코발트 저항 회복 | |
| TWI839906B (zh) | 層形成方法 | |
| KR100875073B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US20240006236A1 (en) | Plasma enhanced tungsten nucleation for low resistivity | |
| KR20090115042A (ko) | 반도체 디바이스 제조 방법 | |
| CN114664729A (zh) | 半导体集成电路装置的接触插塞形成方法 | |
| KR20210060095A (ko) | 반도체 집적 회로 장치의 콘택 플러그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |