KR102164861B1 - Corrugated heterojunction oxide semiconductor structure and method of fabricating thereof - Google Patents
Corrugated heterojunction oxide semiconductor structure and method of fabricating thereof Download PDFInfo
- Publication number
- KR102164861B1 KR102164861B1 KR1020180118047A KR20180118047A KR102164861B1 KR 102164861 B1 KR102164861 B1 KR 102164861B1 KR 1020180118047 A KR1020180118047 A KR 1020180118047A KR 20180118047 A KR20180118047 A KR 20180118047A KR 102164861 B1 KR102164861 B1 KR 102164861B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide semiconductor
- semiconductor layer
- uneven structure
- heterojunction
- uneven
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 194
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000463 material Substances 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 36
- 239000010409 thin film Substances 0.000 claims description 17
- 229910005555 GaZnO Inorganic materials 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 25
- 150000004706 metal oxides Chemical class 0.000 description 25
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 239000011787 zinc oxide Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 239000002243 precursor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000002042 time-of-flight secondary ion mass spectrometry Methods 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 요철 구조를 포함한 이종접합 산화물 반도체 구조체에 관한 것이다. 또한, 본 발명은 이러한 요철 구조를 포함한 이종접합 산화물 반도체 구조체를 제조하는 방법에 관한 것이다.
본 발명의 일 실시예에 따른 요철 구조를 포함한 이종접합 산화물 반도체 구조체는, 제 1 산화물 반도체층(10); 및 제 1 산화물 반도체층 상에 배치된 제 2 산화물 반도체층(20)을 포함한다.The present invention relates to a heterojunction oxide semiconductor structure including an uneven structure. Further, the present invention relates to a method of manufacturing a heterojunction oxide semiconductor structure including such an uneven structure.
A heterojunction oxide semiconductor structure including an uneven structure according to an embodiment of the present invention includes: a first oxide semiconductor layer 10; And a second oxide semiconductor layer 20 disposed on the first oxide semiconductor layer.
Description
본 발명은 요철 구조를 포함한 이종접합 산화물 반도체 구조체에 관한 것이다. 또한, 본 발명은 이러한 요철 구조를 포함한 이종접합 산화물 반도체 구조체를 제조하는 방법에 관한 것이다.The present invention relates to a heterojunction oxide semiconductor structure including an uneven structure. Further, the present invention relates to a method of manufacturing a heterojunction oxide semiconductor structure including such an uneven structure.
초기 디스플레이 소자는 비정질 실리콘 소재를 기반으로 기술 진보가 시작되어 LCD 산업에 이용되었다. 비정질 실리콘 소재는 낮은 전하 이동도를 가지기 때문에 디스플레이의 해상도가 증가함에 따라 높은 전하 이동도가 요구되어 다결정질 실리콘 소재가 개발되었으나 다결정질 실리콘 소재 역시 복잡한 공정, 낮은 수율, 높은 공정 온도 등의 단점으로 인해 근래에는 금속 산화물 무기물을 이용하여 반도체 소재 연구가 진행되고 있다. Early display devices were used in the LCD industry as technological advances began based on amorphous silicon materials. Since amorphous silicon materials have low charge mobility, high charge mobility is required as the resolution of the display increases, and polycrystalline silicon materials have been developed.However, polycrystalline silicon materials also have disadvantages such as complex process, low yield, and high process temperature. Therefore, in recent years, research on semiconductor materials using inorganic metal oxides is underway.
비정질 금속 산화물 무기물은 높은 투명성, 저가 대면적화의 가능성, 준수한 이동도 등의 장점으로 인해 개발 및 연구가 진행 중이다. 그럼에도 불구하고, 고전압에서 동작 안정성의 한계점과 차세대 고해상도 디스플레이에 충분치 못한 이동도로 인해 아직까지 연구가 더 필요한 실정이다. 차세대 고해상도 디스플레이에 쓰이기 위해서는 높은 전하 이동도, 대면적화 가능한 공정, 동작 안정성이 있는 반도체 소자가 필요하다.Amorphous metal oxide inorganic materials are under development and research due to their advantages such as high transparency, low cost and large area, and good mobility. Nevertheless, further research is still needed due to the limitation of operation stability at high voltage and insufficient mobility for next-generation high-resolution displays. In order to be used in a next-generation high-resolution display, a semiconductor device having high charge mobility, a process capable of making a large area, and operation stability is required.
이종접합 금속산화물은 기존에 보고된 단일 물질 내 벌크 상태에서의 낮은 내재적 전하 이동도, 낮은 전도성를 해결하기 위한 방식으로 활발히 연구되고 있다. 다양한 물질 상을 포함한 금속산화물 중 높은 전도성을 가지는 물질과 높은 안정성을 가진 물질을 적층하여 높은 이동도와 안정성을 가진 금속산화물 이종접합 소자는 차세대 디스플레이의 구동회로에 활용 가능성이 있다. 최근의 이종접합 금속산화물 연구와 본 특허에서는 물질의 안정성과 전도성이 가지는 특성뿐이 아닌 물질의 전도대와 페르미 준위의 차이를 이용하여 생성된 2차원 전자 가스(2-dimensional electron gas; 2DEG)를 통해 높은 전하 이동도를 가지는 박막 트랜지스터를 구현하였다.The heterojunction metal oxide has been actively studied as a method to solve the previously reported low intrinsic charge mobility and low conductivity in the bulk state in a single material. A metal oxide heterojunction device having high mobility and stability by stacking a material having high conductivity and a material having high stability among metal oxides including various material phases has the potential to be used in driving circuits of next-generation displays. In the recent research on heterojunction metal oxides and in this patent, the two-dimensional electron gas (2DEG) generated by using the difference between the conduction band and the Fermi level of the material as well as the properties of the stability and conductivity of the material. A thin film transistor with high charge mobility was implemented.
이종접합 금속산화물을 이용한 박막 트랜지스터로 차세대 디스플레이를 구현하기 위해서는 대면적화를 통한 양산 가능성도 중요하다. 최근 금속산화물 공정의 연구는 대부분 용액형 공정을 통해 대면적 양산이 가능한 방향을 지향하고 있으며, 대표적으로 스프레이 도포법, 잉크젯 인쇄법, 그라비어 인쇄법 등의 공정이 연구되고 있으며 스핀코팅 공정이 널리 사용되고 있다. In order to realize a next-generation display with a thin film transistor using a heterojunction metal oxide, the possibility of mass production through large area is also important. Most recent studies on metal oxide processes are aimed at a direction in which large-area mass production is possible through solution-type processes, and processes such as spray coating, inkjet printing, and gravure printing are being studied, and spin coating processes are widely used. have.
금속 산화물 소재는 종래에는 진공증착 방법을 통해서 이루어졌으나, 진공증착을 이용한 공정으로 인한 공정 단가 문제와 대면적 디스플레이의 적용에 어려움이 있다. 또한 용액공정의 경우에는 금속전구체를 용매에 용해시켜 기판에 코팅한 후 열처리를 하는 방식을 사용하지만 낮은 박막 밀도와 결함으로 인한 상대적으로 낮은 성능을 보인다. 이를 해결하기 위해 다양하게 연구된 이종접합 금속산화물을 통해서도 단순한 적층구조를 이용해서는 누설전류가 높아지는 문제점이 있다. 현재까지 보고된 연구에서는 진공증착으로 제작한 박막에 비해 낮은 성능과 높은 누설전류 등으로 실질적으로 산업화에 이용하기에는 부족하다는 한계점이 있다. The metal oxide material is conventionally made through a vacuum deposition method, but there is a problem in process cost due to a process using vacuum deposition and it is difficult to apply a large-area display. In the case of the solution process, a metal precursor is dissolved in a solvent, coated on a substrate, and then heat-treated, but exhibits relatively low performance due to low thin film density and defects. In order to solve this problem, there is a problem in that the leakage current increases by using a simple laminated structure through the heterojunction metal oxide studied in various ways. In the studies reported so far, there is a limitation that it is insufficient for practical use in industrialization due to low performance and high leakage current compared to thin films produced by vacuum deposition.
본 발명은 고이동도 고안정성의 이종접합 요철구조 금속 산화물 반도체를 제공함으로써 기존의 금속산화물 트랜지스터를 대체하고자 한다.The present invention is to replace the conventional metal oxide transistor by providing a heterojunction uneven structure metal oxide semiconductor with high mobility and stability.
또한, 이를 이용하여 박막트랜지스터 제작, 최종적으로 고해상도 대면적 디스플레이 소자 구동을 포함하여 광전 소자, 메모리 소자, 센서 등 기존의 상용화된 금속 산화물 기반 전자소자에 이용 가능하다.In addition, it can be used for conventional commercial metal oxide-based electronic devices such as photoelectric devices, memory devices, and sensors, including manufacturing thin film transistors and finally driving high-resolution large-area display devices.
또한, 본 발명의 경우 용액 공정을 통하여 저비용으로 양산 가능한 반도체 제작 기술 확보에 그 목적이 있다. In addition, in the case of the present invention, there is an object of securing a semiconductor manufacturing technology that can be mass-produced at low cost through a solution process.
본 발명의 일 실시예에 따른 요철 구조를 포함한 이종접합 산화물 반도체 구조체는, 제 1 산화물 반도체층; 및 상기 제 1 산화물 반도체층 상에 배치된 제 2 산화물 반도체층을 포함하고, 상기 제 1 산화물 반도체층의 물질은 상기 제 2 산화물 반도체층의 물질보다 밴드 갭이 더 작은 것이 이용되며, 상기 제 1 산화물 반도체층과 상기 제 2 산화물 반도체층의 경계면은 요철 구조로 이루어진다.A heterojunction oxide semiconductor structure including an uneven structure according to an embodiment of the present invention includes: a first oxide semiconductor layer; And a second oxide semiconductor layer disposed on the first oxide semiconductor layer, wherein a material of the first oxide semiconductor layer has a smaller band gap than a material of the second oxide semiconductor layer, and the first The interface between the oxide semiconductor layer and the second oxide semiconductor layer has an uneven structure.
상기 제 1 산화물 반도체층의 물질은 InZnO, InZrZnO, ZnO, InSnZnO 중 어느 하나가 이용되고, 상기 제 2 산화물 반도체층의 물질은 AlZnO, GaZnO, InGaO, InGaZnO 중 어느 하나가 이용된다.Any one of InZnO, InZrZnO, ZnO, InSnZnO is used as the material of the first oxide semiconductor layer, and any one of AlZnO, GaZnO, InGaO, InGaZnO is used as the material of the second oxide semiconductor layer.
상기 요철 구조는 상기 제 1 산화물 반도체층이 요철 형태로 배치되어 있으며, 서로 평행한 복수개의 막대 형상의 요철이 나란히 배열된 형태이다.In the uneven structure, the first oxide semiconductor layer is arranged in an uneven form, and a plurality of rod-shaped unevenness parallel to each other are arranged side by side.
상기 제 1 산화물 반도체층은 요철 구조에 따라 두께가 두꺼운 부분과 두께가 얇은 부분으로 이루어지며, 상기 요철 구조의 두께가 두꺼운 부분의 두께는 동일하고, 상기 요철 구조의 두께가 얇은 부분의 두께는 동일한 것이 바람직하다.The first oxide semiconductor layer is composed of a thick portion and a thin portion according to the uneven structure, the thickness of the thick portion of the uneven structure is the same, and the thickness of the thin portion of the uneven structure is the same. It is desirable.
요철 구조에서 상기 제 1 산화물 반도체층의 두께가 두꺼운 부분의 두께가 상기 제 1 산화물 반도체층의 두께가 얇은 부분의 두께의 1.8 내지 2.2배인 것이 바람직하다.In the uneven structure, it is preferable that the thickness of the portion where the thickness of the first oxide semiconductor layer is thick is 1.8 to 2.2 times the thickness of the portion where the thickness of the first oxide semiconductor layer is thin.
상기 요철 간의 간격은 일정한 것이 바람직하다.It is preferable that the interval between the irregularities is constant.
본 발명의 일 실시예에 따른 요철 구조를 포함한 이종접합 산화물 반도체 구조체의 제조 방법은, 제 1 산화물 반도체층을 이루는 물질을 포함한 용액 및 제 2 산화물 반도체층을 이루는 물질을 포함한 용액을 각각 준비하는 단계; 상기 제 1 산화물 반도체층을 이루는 물질을 포함한 용액을 이용해 제 1 산화물 반도체층을 형성하는 단계; 상기 제 1 산화물 반도체층을 패턴화하여 식각하는 단계; 상기 식각된 패턴화된 층 상에 제 1 산화물 반도체 물질층을 이루는 물질을 포함한 용액을 추가로 도포하여 제 1 산화물 반도체층을 성장시켜 패턴화된 제 1 산화물 반도체층을 얻는 단계; 및 상기 패턴화된 제 1 산화물 반도체층 위에 제 2 산화물 반도체층을 이루는 물질을 포함한 용액을 도포하여 제 2 산화물 반도체층을 형성시키는 단계를 포함하고, 상기 제 1 산화물 반도체층의 물질은 상기 제 2 산화물 반도체층의 물질보다 밴드 갭이 더 작은 것이 이용되며, 상기 제 1 산화물 반도체층과 상기 제 2 산화물 반도체층의 경계면은 요철 구조로 이루어진다.A method of manufacturing a heterojunction oxide semiconductor structure including an uneven structure according to an embodiment of the present invention includes preparing a solution including a material forming a first oxide semiconductor layer and a solution including a material forming a second oxide semiconductor layer, respectively. ; Forming a first oxide semiconductor layer using a solution containing a material forming the first oxide semiconductor layer; Patterning and etching the first oxide semiconductor layer; Growing a first oxide semiconductor layer by additionally applying a solution containing a material forming a first oxide semiconductor material layer on the etched patterned layer to obtain a patterned first oxide semiconductor layer; And forming a second oxide semiconductor layer by applying a solution containing a material constituting a second oxide semiconductor layer on the patterned first oxide semiconductor layer, wherein the material of the first oxide semiconductor layer is the second oxide semiconductor layer. A material having a smaller band gap than the material of the oxide semiconductor layer is used, and the interface between the first oxide semiconductor layer and the second oxide semiconductor layer has an uneven structure.
상기 제 1 산화물 반도체층의 물질은 InZnO, InZrZnO, ZnO, InSnZnO 중 어느 하나가 이용되고, 상기 제 2 산화물 반도체층의 물질은 AlZnO, GaZnO, InGaO, InGaZnO 중 어느 하나가 이용된다.Any one of InZnO, InZrZnO, ZnO, InSnZnO is used as the material of the first oxide semiconductor layer, and any one of AlZnO, GaZnO, InGaO, InGaZnO is used as the material of the second oxide semiconductor layer.
상기 요철 구조는 상기 제 1 산화물 반도체층이 요철 형태로 배치되어 있으며, 서로 평행한 복수개의 막대 형상의 요철이 나란히 배열된 형태이다.In the uneven structure, the first oxide semiconductor layer is arranged in an uneven form, and a plurality of rod-shaped unevenness parallel to each other are arranged side by side.
상기 제 1 산화물 반도체층은 요철 구조에 따라 두께가 두꺼운 부분과 두께가 얇은 부분으로 이루어지며, 상기 요철 구조의 두께가 두꺼운 부분의 두께는 동일하고, 상기 요철 구조의 두께가 얇은 부분의 두께는 동일한 것이 바람직하다.The first oxide semiconductor layer is composed of a thick portion and a thin portion according to the uneven structure, the thickness of the thick portion of the uneven structure is the same, and the thickness of the thin portion of the uneven structure is the same. It is desirable.
상기 요철 간의 간격은 일정한 것이 바람직하다.It is preferable that the interval between the irregularities is constant.
본 발명에 따르면, 고이동도 고안정성의 이종접합 요철구조 금속 산화물 반도체를 제공함으로써 기존의 금속산화물 트랜지스터를 제공함으로써, 초고해상도, 대면적 디스플레이의 구현에 적용 가능한 용액형 요철 구조 이종접합 금속 산화물 기반 소자 및 공정 원천 기술이다. 용액기반 금속 산화물 반도체를 통해 차세대 디스플레이를 구현함으로서 기술 경쟁력을 갖출 수 있고, 디스플레이뿐 아니라 다양한 금속 산화물들의 각각의 전기적 성질을 이용하여 향후 메모리, 회로 등 전자 소자에 활용 가능성을 내포한다. 또한 용액 공정의 특징상 가격 경쟁력 또한 갖출 수 있기 때문에 산업화에 적용 가능한 새로운 종류의 저비용, 초고해상도, 대면적 디스플레이의 구현을 가능케 한다. According to the present invention, by providing an existing metal oxide transistor by providing a heterojunction concave-convex metal oxide semiconductor with high mobility and high stability, a solution-type concave-convex structure that is applicable to the realization of ultra-high resolution and large-area displays is based on heterojunction metal oxide It is a device and process source technology. By implementing a next-generation display through a solution-based metal oxide semiconductor, technological competitiveness can be achieved, and by using the electrical properties of various metal oxides as well as the display, it implies the possibility of application to electronic devices such as memories and circuits in the future. In addition, since the solution process can have price competitiveness as well, it enables the realization of a new type of low-cost, ultra-high resolution, and large-area display applicable to industrialization.
도 1은 본 발명의 일 실시예에 따른 요철 구조를 포함한 이종접합 산화물 반도체 구조체를 도시한다.
도 2는 제 1 산화물 반도체층과 제 2 산화물 반도체층의 밴드 갭을 비교한 것을 도시하는 모식도이다.
도 3은 본 발명의 일 실시예에 따른 요철 구조를 포함한 이종접합 산화물 반도체 구조체의 제조 방법의 순서도를 도시한다.
도 4는 본 발명의 일 실시예에 따른 요철 구조를 포함한 이종접합 산화물 반도체 구조체의 제조 방법의 모식도를 도시한다.
도 5는 실시예에 따라 제작된 요철 구조를 포함한 이종접합 산화물 반도체 구조체를 원자힘 현미경(AFM)으로 관찰한 이미지를 도시한다.
도 6은 실시예에 따라 제작된 요철 구조를 포함한 이종접합 산화물 반도체 구조체의 단면 TEM 이미지를 도시한다.
도 7은 실시예에 따라 제작된 요철 구조를 포함한 이종접합 산화물 반도체의 ToF-SIMS 분석 결과를 나타낸다.
도 8은 최적 구조 (THIN ITZO 5.4 nm)일 때의 요철 구조 TFT의 특성 곡선을 나타낸다.
도 9는 최적 구조 (THIN ITZO 5.4 nm)일 때의 요철 구조 TFT의 BIAS STRESS TEST 결과이다.
다양한 실시예들이 이제 도면을 참조하여 설명되며, 전체 도면에서 걸쳐 유사한 도면번호는 유사한 엘리먼트를 나타내기 위해서 사용된다. 설명을 위해 본 명세서에서, 다양한 설명들이 본 발명의 이해를 제공하기 위해서 제시된다. 그러나 이러한 실시예들은 이러한 특정 설명 없이도 실행될 수 있음이 명백하다. 다른 예들에서, 공지된 구조 및 장치들은 실시예들의 설명을 용이하게 하기 위해서 블록 다이아그램 형태로 제시된다. 1 shows a heterojunction oxide semiconductor structure including an uneven structure according to an embodiment of the present invention.
Fig. 2 is a schematic diagram showing a comparison of a band gap between a first oxide semiconductor layer and a second oxide semiconductor layer.
3 is a flowchart of a method of manufacturing a heterojunction oxide semiconductor structure including an uneven structure according to an embodiment of the present invention.
4 is a schematic diagram of a method of manufacturing a heterojunction oxide semiconductor structure including an uneven structure according to an embodiment of the present invention.
5 shows an image obtained by observing a heterojunction oxide semiconductor structure including an uneven structure manufactured according to an embodiment with an atomic force microscope (AFM).
6 shows a cross-sectional TEM image of a heterojunction oxide semiconductor structure including an uneven structure manufactured according to an embodiment.
7 shows the results of ToF-SIMS analysis of a heterojunction oxide semiconductor including an uneven structure manufactured according to an embodiment.
Fig. 8 shows the characteristic curve of the uneven structure TFT in the case of the optimum structure (THIN ITZO 5.4 nm).
9 is a result of BIAS STRESS TEST of an uneven structure TFT in an optimal structure (THIN ITZO 5.4 nm).
Various embodiments are now described with reference to the drawings, in which like reference numbers are used to indicate like elements throughout the drawings. In this specification for purposes of explanation, various descriptions are presented to provide an understanding of the invention. However, it is clear that these embodiments may be implemented without this specific description. In other instances, well-known structures and devices are presented in block diagram form to facilitate description of the embodiments.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the present invention, various modifications may be made and various forms may be applied, and specific embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to a specific form of disclosure, it is to be understood as including all changes, equivalents, or substitutes included in the spirit and scope of the present invention. In describing each drawing, similar reference numerals have been used for similar elements.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present application are only used to describe specific embodiments and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present application, terms such as "comprise" or "have" are intended to designate the existence of features, steps, actions, components, parts, or a combination thereof described in the specification, but one or more other features or steps It is to be understood that it does not preclude the possibility of addition or presence of, operations, components, parts, or combinations thereof.
본 발명은 고이동도 고안정성의 이종접합 요철구조 금속 산화물 반도체를 제공함으로써 기존의 금속산화물 트랜지스터를 대체하고자 한다. 또한, 이를 이용하여 박막트랜지스터 제작, 최종적으로 고해상도 대면적 디스플레이 소자 구동을 포함하여 광전 소자, 메모리 소자, 센서 등 기존의 상용화된 금속 산화물 기반 전자소자에 이용 가능하다. 또한, 본 발명의 경우 용액 공정을 통하여 저비용으로 양산 가능한 반도체 제작 기술 확보에 그 목적이 있다.The present invention is to replace the conventional metal oxide transistor by providing a heterojunction uneven structure metal oxide semiconductor with high mobility and stability. In addition, it can be used for conventional commercial metal oxide-based electronic devices such as photoelectric devices, memory devices, and sensors, including manufacturing thin film transistors and finally driving high-resolution large-area display devices. In addition, in the case of the present invention, there is an object of securing a semiconductor manufacturing technology that can be mass-produced at low cost through a solution process.
본 발명의 일 실시예에 따른 요철 구조를 포함한 이종접합 산화물 반도체 구조체는 도 1에서 도시되어 있다.A heterojunction oxide semiconductor structure including an uneven structure according to an embodiment of the present invention is shown in FIG. 1.
본 발명의 일 실시예에 따른 요철 구조를 포함한 이종접합 산화물 반도체 구조체는, 제 1 산화물 반도체층(10); 및 제 1 산화물 반도체층 상에 배치된 제 2 산화물 반도체층(20)을 포함한다.A heterojunction oxide semiconductor structure including an uneven structure according to an embodiment of the present invention includes: a first
도 1에서는 기판(미도시) 상에 Cr 게이트 전극이 배치되고, 그 위에 게이트 절연층으로 Al2O3가 증착되어 있으며, 그 위에 차례대로 제 1 산화물 반도체층(10); 및 제 2 산화물 반도체층(20)이 배치되어 있는 형태를 도시하고 있다.In FIG. 1, a Cr gate electrode is disposed on a substrate (not shown), and Al 2 O 3 is deposited as a gate insulating layer thereon, and a first
본 발명에서는 제 1 산화물 반도체층의 물질은 제 2 산화물 반도체층의 물질보다 밴드 갭이 더 작은 것이 이용된다. 도 2는 제 1 산화물 반도체층과 제 2 산화물 반도체층의 밴드 갭을 비교한 것을 도시하는 모식도이다. 도 2에서 보는 것처럼, 본 발명에서는 제 1 산화물 반도체층의 밴드 갭은 제 2 산화물 반도체층의 밴드 갭 보다 작아야 한다. 이러한 밴드 갭 물질 조합에 의해 트랜지스터 등의 소자로 제작하여 구동시 on current를 높이고, off current를 낮출 수 있게 되어 궁극적으로는 고이동도의 소자를 제작할 수 있게 된다.In the present invention, the material of the first oxide semiconductor layer is used with a smaller band gap than the material of the second oxide semiconductor layer. Fig. 2 is a schematic diagram showing a comparison of a band gap between a first oxide semiconductor layer and a second oxide semiconductor layer. As shown in FIG. 2, in the present invention, the band gap of the first oxide semiconductor layer should be smaller than the band gap of the second oxide semiconductor layer. By using such a combination of bandgap materials, it is possible to increase the on current and lower the off current during driving by fabricating a device such as a transistor, and ultimately, a device with high mobility can be manufactured.
제 1 산화물 반도체층의 물질은 InZnO, InZrZnO, ZnO, InSnZnO 중 어느 하나가 이용되는 것이 바람직하고, 제 2 산화물 반도체층의 물질은 AlZnO, GaZnO, InGaO, InGaZnO 중 어느 하나가 이용되는 것이 바람직하다.Any one of InZnO, InZrZnO, ZnO, InSnZnO is used as the material of the first oxide semiconductor layer, and any one of AlZnO, GaZnO, InGaO, InGaZnO is used as the material of the second oxide semiconductor layer.
이러한 물질들의 밴드갭은 아래 표 1과 같으며, 표 1에서와 같이 제 1 산화물 반도체층의 물질의 밴드갭은 2.6eV 내지 3.3eV의 범위이고, 제 2 산화물 반도체층의 물질의 밴드갭은 3.65eV 내지 4.4eV의 범위이며 이는 도 2에서도 확인할 수 있다.The band gaps of these materials are shown in Table 1 below. As shown in Table 1, the band gap of the material of the first oxide semiconductor layer is in the range of 2.6 eV to 3.3 eV, and the band gap of the material of the second oxide semiconductor layer is 3.65. It is in the range of eV to 4.4 eV, which can also be confirmed in FIG. 2.
본 발명에서는 평면 형태의 이종 접합 반도체 소자에서 높은 이동도를 얻기 위해 on current를 높이고 off current를 낮추기 위해, 제 1 산화물 반도체층의 물질은 제 2 산화물 반도체층의 물질보다 밴드 갭이 더 작은 것이 이용되며, 제 1 산화물 반도체층과 제 2 산화물 반도체층의 경계면은 요철 구조로 이루어진다.In the present invention, in order to increase the on current and lower the off current to obtain high mobility in a planar heterojunction semiconductor device, the material of the first oxide semiconductor layer is used with a smaller band gap than the material of the second oxide semiconductor layer. The interface between the first oxide semiconductor layer and the second oxide semiconductor layer has an uneven structure.
요철 구조는 도 1에서와 같이 두께(수직 높이를 의미함)가 두꺼운 영역과 두께가 얇은 영역으로 나뉘며, 이러한 두꺼운 영역과 얇은 영역이 교번적으로 배치되어 있다.As shown in FIG. 1, the uneven structure is divided into a thick area (meaning a vertical height) and a thin area, and such thick areas and thin areas are alternately arranged.
요철 구조는 도 1에서 보는 것처럼, 제 1 산화물 반도체층(10)이 요철 형태로 배치되어 있으며, 서로 평행한 복수개의 막대 형상의 요철이 도 1에서와 같이 나란히 배열된 형태를 갖는다. 제 1 산화물 반도체층은 요철 구조에 따라 두께가 두꺼운 부분과 두께가 얇은 부분으로 이루어지며, 요철 구조의 두께가 두꺼운 부분의 두께는 동일하고, 요철 구조의 두께가 얇은 부분의 두께는 동일하다.As shown in FIG. 1, the first
이 경우 요철 구조에서 제 1 산화물 반도체층의 두께가 두꺼운 부분의 두께가 제 1 산화물 반도체층의 두께가 얇은 부분의 두께의 1.8 내지 2.2배인 것이 바람직하다. 또한, 요철 간의 간격은 일정한 것이 바람직하다.In this case, it is preferable that the thickness of the portion where the thickness of the first oxide semiconductor layer is thick in the uneven structure is 1.8 to 2.2 times the thickness of the portion where the thickness of the first oxide semiconductor layer is thin. In addition, it is preferable that the interval between the irregularities is constant.
이러한 본 발명에 따른 요철 구조를 포함한 이종 접합 산화물 반도체 구조체를 포함하는 박막 트랜지스터의 경우, 높은 전자 이동도 및 낮은 누설 전류 특성을 나타내므로 종래 기술에서 언급된 종래 기술의 문제점을 극복할 수 있다.In the case of a thin film transistor including a heterojunction oxide semiconductor structure including an uneven structure according to the present invention, since it exhibits high electron mobility and low leakage current characteristics, it is possible to overcome the problems of the prior art mentioned in the prior art.
이러한 이종접합 산화물 반도체 구조체에서 향상된 캐리어 이동도 및 on-current는 도 2에서 도시된 것과 같이 반도체층의 페르미 에너지 레벨(Fermi energy level)에서의 큰 차이로부터 기인한다. 금속 산화물 반도체에서 다수 캐리어인 전자는 포텐셜 웰(potential well)에 갇히게 되며, 이러한 포텐셜 웰은 이종접합 계면에서 2차원 전자 가스(2DEG)를 형성하는 밴드갭 불일치에 의해 만들어진다.The improved carrier mobility and on-current in the heterojunction oxide semiconductor structure is due to a large difference in the Fermi energy level of the semiconductor layer as shown in FIG. 2. In a metal oxide semiconductor, electrons, which are multiple carriers, are trapped in a potential well, and such a potential well is made by a band gap mismatch forming a two-dimensional electron gas (2DEG) at the heterojunction interface.
정리하면, 본 발명에서는 요철 구조를 포함한 이종접합 산화물 반도체 구조체를 제공하고, 이러한 요철 구조의 계면은 2DEG 형성을 가능하게 하며, 이에 의해 소자에서 낮은 off-current를 유지하면서 필드 이펙트 이동도를 최대로 할 수 있도록 한다. 또한, 본 발명에서는 요철 구조에 의해 종래 기술에 따른 평면 이종 접합 트랜지스터에 비해 훨씬 더 잘 제어된 스위칭 동작을 가능하게 한다.In summary, the present invention provides a heterojunction oxide semiconductor structure including an uneven structure, and the interface of the uneven structure enables 2DEG formation, thereby maximizing field effect mobility while maintaining low off-current in the device. To be able to do it. In addition, in the present invention, the uneven structure enables a much better controlled switching operation than the planar heterojunction transistor according to the prior art.
지금까지 본 발명의 일 실시예에 따른 요철 구조를 포함한 이종접합 산화물 반도체 구조체에 관해 설명하였으며, 이하에서는 요철 구조를 포함한 이종접합 산화물 반도체 구조체의 제조 방법에 대해 설명하도록 하겠다. 위에서 설명한 부분과 중복되는 부분에 대해서는 반복 설명을 생략하도록 하겠다.So far, a heterojunction oxide semiconductor structure including an uneven structure according to an embodiment of the present invention has been described, and hereinafter, a method of manufacturing a heterojunction oxide semiconductor structure including an uneven structure will be described. Repetitive descriptions of parts that overlap with those described above will be omitted.
도 3은 본 발명의 일 실시예에 따른 요철 구조를 포함한 이종접합 산화물 반도체 구조체의 제조 방법의 순서도를 도시하고, 도 4는 본 발명의 일 실시예에 따른 요철 구조를 포함한 이종접합 산화물 반도체 구조체의 제조 방법의 모식도를 도시한다.3 is a flowchart of a method of manufacturing a heterojunction oxide semiconductor structure including an uneven structure according to an embodiment of the present invention, and FIG. 4 is a diagram of a heterojunction oxide semiconductor structure including an uneven structure according to an embodiment of the present invention. A schematic diagram of the manufacturing method is shown.
본 발명의 일 실시예에 따른 요철 구조를 포함한 이종접합 산화물 반도체 구조체의 제조 방법은, 용액 공정을 이용하고 있으며, 구체적인 단계는, 제 1 산화물 반도체층을 이루는 물질을 포함한 용액 및 제 2 산화물 반도체층을 이루는 물질을 포함한 용액을 각각 준비하는 단계(S 310); 상기 제 1 산화물 반도체층을 이루는 물질을 포함한 용액을 이용해 제 1 산화물 반도체층을 형성하는 단계(S 320); 상기 제 1 산화물 반도체층을 패턴화하여 식각하는 단계(S 330); 상기 식각된 패턴화된 층 상에 제 1 산화물 반도체 물질층을 이루는 물질을 포함한 용액을 추가로 도포하여 제 1 산화물 반도체층을 성장시켜 패턴화된 제 1 산화물 반도체층을 얻는 단계(S 340); 및 상기 패턴화된 제 1 산화물 반도체층 위에 제 2 산화물 반도체층을 이루는 물질을 포함한 용액을 도포하여 제 2 산화물 반도체층을 형성시키는 단계(S 350)를 포함한다.A method of manufacturing a heterojunction oxide semiconductor structure including an uneven structure according to an embodiment of the present invention uses a solution process, and a specific step is a solution including a material constituting the first oxide semiconductor layer and a second oxide semiconductor layer Preparing a solution containing a material forming each (S 310); Forming a first oxide semiconductor layer using a solution containing a material forming the first oxide semiconductor layer (S320); Patterning and etching the first oxide semiconductor layer (S330); Growing a first oxide semiconductor layer by additionally applying a solution containing a material constituting a first oxide semiconductor material layer on the etched patterned layer to obtain a patterned first oxide semiconductor layer (S340); And forming a second oxide semiconductor layer by applying a solution including a material constituting the second oxide semiconductor layer on the patterned first oxide semiconductor layer (S350).
S 310 단계에서는 제 1 산화물 반도체층을 이루는 물질을 포함한 용액 및 제 2 산화물 반도체층을 이루는 물질을 포함한 용액을 각각 준비한다.In step S310, a solution including a material forming the first oxide semiconductor layer and a solution including a material forming the second oxide semiconductor layer are prepared, respectively.
금속 산화물 반도체를 이루는 금속 전구체를 에탄올 등에 용해시켜 제 1 산화물 반도체층을 이루는 물질을 포함한 용액 및 제 2 산화물 반도체층을 이루는 물질을 포함한 용액을 준비한다. 제 1 산화물 반도체층의 물질은 InZnO, InZrZnO, ZnO, InSnZnO 중 어느 하나가 이용되고, 제 2 산화물 반도체층의 물질은 AlZnO, GaZnO, InGaO, InGaZnO 중 어느 하나가 이용된다.A metal precursor constituting the metal oxide semiconductor is dissolved in ethanol or the like to prepare a solution containing a material constituting the first oxide semiconductor layer and a solution containing the material constituting the second oxide semiconductor layer. Any one of InZnO, InZrZnO, ZnO, InSnZnO is used as the material of the first oxide semiconductor layer, and any one of AlZnO, GaZnO, InGaO, InGaZnO is used as the material of the second oxide semiconductor layer.
S 320 단계에서는 제 1 산화물 반도체층을 이루는 물질을 포함한 용액을 이용해 제 1 산화물 반도체층을 형성한다. 용액 공정을 이용해 제 1 산화물 반도체층을 이루는 용액을 도포한다.In step S320, a first oxide semiconductor layer is formed using a solution containing a material forming the first oxide semiconductor layer. A solution forming the first oxide semiconductor layer is applied using a solution process.
S 330 단계에서는 제 1 산화물 반도체층을 패턴화하여 식각하게 된다. 이러한 식각 공정에 의해 제 1 산화물 반도체층이 패턴화되며, 이러한 패턴화에 의해 요철 구조를 갖게 된다. 식각은 사진 식각 등을 이용해 진행이 가능하다.In step S330, the first oxide semiconductor layer is patterned and etched. The first oxide semiconductor layer is patterned by this etching process, and the patterning results in an uneven structure. Etching can be performed using photo etching.
S 340 단계에서는 식각된 패턴화된 층 상에 제 1 산화물 반도체 물질층을 이루는 물질을 포함한 용액을 추가로 도포하여 제 1 산화물 반도체층을 성장시켜 패턴화된 제 1 산화물 반도체층을 얻는다. 도 4에서 보는 것처럼 제 1 산화물 반도체층을 먼저 식각하여 패턴화시키고, 그 위에 추가적으로 제 1 산화물 반도체 물질층을 이루는 물질을 포함한 용액을 추가로 도포하여 최종적으로 패턴화된 제 1 산화물 반도체층을 얻게 되는 것이다.In step S340, a solution including a material constituting the first oxide semiconductor material layer is additionally applied on the etched patterned layer to grow the first oxide semiconductor layer to obtain a patterned first oxide semiconductor layer. As shown in FIG. 4, the first oxide semiconductor layer is first etched and patterned, and a solution containing a material constituting the first oxide semiconductor material layer is additionally applied thereon to obtain a patterned first oxide semiconductor layer. It becomes.
S 350 단계에서는 패턴화된 제 1 산화물 반도체층 위에 제 2 산화물 반도체층을 이루는 물질을 포함한 용액을 도포하여 제 2 산화물 반도체층을 형성하게 된다. 미리 준비된 제 2 산화물 반도체층을 이루는 물질을 포함한 용액을 패턴화된 제 1 산화물 반도체층 위에 도포하여 제 2 산화물 반도체층을 형성하게 되고, 이에 의해 최종적으로 제 1 산화물 반도체층과 제 2 산화물 반도체층 간의 이종 접합이 이루어질 때 그 사이의 계면이 요철 구조를 갖는 구조체가 완성된다.In step S350, a second oxide semiconductor layer is formed by applying a solution including a material forming the second oxide semiconductor layer on the patterned first oxide semiconductor layer. A solution containing a material constituting the second oxide semiconductor layer prepared in advance is applied on the patterned first oxide semiconductor layer to form a second oxide semiconductor layer, thereby finally forming the first oxide semiconductor layer and the second oxide semiconductor layer. When the heterojunction between the two is made, a structure having an uneven structure at the interface between them is completed.
이 경우 제 1 산화물 반도체층의 물질은 제 2 산화물 반도체층의 물질보다 밴드 갭이 더 작은 것이 이용되며, 제 1 산화물 반도체층과 상기 제 2 산화물 반도체층의 경계면은 요철 구조로 이루어진다. 도 4에서 보는 것처럼, 요철 구조는 제 1 산화물 반도체층이 요철 형태로 배치되어 있으며, 서로 평행한 복수개의 막대 형상의 요철이 나란히 배열된 형태를 이룬다.In this case, a material of the first oxide semiconductor layer having a smaller band gap than the material of the second oxide semiconductor layer is used, and the interface between the first oxide semiconductor layer and the second oxide semiconductor layer has an uneven structure. As shown in FIG. 4, in the uneven structure, the first oxide semiconductor layer is arranged in an uneven shape, and a plurality of rod-shaped unevenness parallel to each other are arranged side by side.
제 1 산화물 반도체층은 요철 구조에 따라 두께가 두꺼운 부분과 두께가 얇은 부분으로 이루어지며, 상기 요철 구조의 두께가 두꺼운 부분의 두께는 동일하고, 상기 요철 구조의 두께가 얇은 부분의 두께는 동일한 것이 바람직하다. 또한, 요철 간의 간격은 일정한 것이 바람직하다.The first oxide semiconductor layer is composed of a thick portion and a thin portion according to the uneven structure, the thickness of the thick portion of the uneven structure is the same, and the thickness of the thin portion of the uneven structure is the same. desirable. In addition, it is preferable that the interval between the irregularities is constant.
이하에서는 구체적인 실시예와 함께 본 발명의 내용을 추가적으로 설명하도록 하겠다.Hereinafter, the contents of the present invention will be additionally described along with specific embodiments.
제 1 산화물 반도체층 물질 용액을 준비하기 위해, 인듐-주석-아연 산화물 용액의 합성은 0.03 몰농도(M)의 인듐, 주석, 아연 전구체를 각각 2-메톡시에탄올에 용해시킨 후 9:1:3의 부피 비율로 혼합하여 완성하였다. To prepare the first oxide semiconductor layer material solution, the synthesis of the indium-tin-zinc oxide solution was performed by dissolving indium, tin, and zinc precursors of 0.03 molar concentration (M) in 2-methoxyethanol, respectively, and 9:1: It was completed by mixing in a volume ratio of 3.
제 2 산화물 반도체층 물질 용액을 준비하기 위해, 인듐-갈륨-아연 산화물 용액의 합성은 0.3 몰농도(M)의 인듐, 아연, 갈륨 전구체를 각각 2-메톡시에탄올에 용해시킨 후 2:1:1의 부피 비율으로 혼합하여 완성하였다. In order to prepare the second oxide semiconductor layer material solution, the synthesis of the indium-gallium-zinc oxide solution was performed by dissolving 0.3 molar concentrations (M) of indium, zinc, and gallium precursors in 2-methoxyethanol, respectively, and 2:1: It was completed by mixing in a volume ratio of 1.
이외의 농도의 용액들의 경우에도 상기의 부피 비율을 유지하여 혼합하여 완성하였다. 금속 전구체를 용매에 용해시킨 후에는 섭씨 75℃에서 12시간 이상 교반을 진행하였다.In the case of solutions of other concentrations, the volume ratio was maintained and mixed to complete. After dissolving the metal precursor in the solvent, stirring was performed at 75°C for 12 hours or longer.
기판은 봉규산염 유리 기판 위에 50nm의 크롬을 증착시킨 후 사진 식각을 이용하여 게이트 전극을 미세 패턴하였다. 게이트 전극이 형성된 기판 상단부에는 원자층 증착법을 통해 약 50nm 두께의 알루미늄 산화막을 증착하였다. 알루미늄 산화막의 상단부에 산소 플라즈마를 통한 표면 처리를 실시하여 히드록시기를 형성하여 표면의 표면장력을 증가시켜 금속산화물 용액의 도포를 용이하게 하였다. 표면처리를 한 알루미늄 산화막위에 스핀코팅을 이용하여 0.06 몰농도(M)의 인듐-주석-아연 산화물 용액을 도포하였고 섭씨 200도의 상압 조건에서 열처리를 진행하였다. 고형화된 인듐-주석-아연 산화막은 사진식각을 통해 일정한 간격의 줄무늬 구조를 형성하였다. 순차적으로 0.03 몰농도(M) 인듐-주석-아연 산화물 용액을 스핀코팅으로 도포한 후 섭씨 350도의 상압에서 열처리하는 과정을 3회 반복한 후, 0.3몰농도(M)의 인듐-갈륨-아연 산화물 용액을 스핀코팅으로 도포하여 섭씨 450℃의 상압에서 1시간의 열처리를 진행하여 잔여 유기물과 불순물을 제거하였다. 이후 사진 식각 공정과 습식 식각을 통해 금속산화물 박막과 알루미늄 산화막의 패턴을 형성하였다. 마지막으로 리프트오프 공정을 통해 인듐-아연 산화물 전극을 증착, 패턴하여 박막 트랜지스터를 완성하였다.As for the substrate, 50 nm of chromium was deposited on the bongsilicate glass substrate, and then the gate electrode was finely patterned using photographic etching. An aluminum oxide film having a thickness of about 50 nm was deposited on the upper portion of the substrate on which the gate electrode was formed by atomic layer deposition. Surface treatment through oxygen plasma was performed on the upper end of the aluminum oxide film to form a hydroxyl group to increase the surface tension of the surface to facilitate the application of the metal oxide solution. On the surface-treated aluminum oxide film, a 0.06 molar concentration (M) of indium-tin-zinc oxide solution was applied using spin coating, and heat treatment was performed under normal pressure conditions of 200 degrees Celsius. The solidified indium-tin-zinc oxide film formed a streaked structure at regular intervals through photographic etching. After sequentially applying a 0.03 molar concentration (M) indium-tin-zinc oxide solution by spin coating, the process of heat treatment at 350 degrees Celsius was repeated three times, and then 0.3 molar concentration (M) indium-gallium-zinc oxide The solution was applied by spin coating and heat-treated for 1 hour at an atmospheric pressure of 450°C to remove residual organic matter and impurities. Thereafter, a pattern of a metal oxide thin film and an aluminum oxide film was formed through a photo etching process and wet etching. Finally, an indium-zinc oxide electrode was deposited and patterned through a lift-off process to complete a thin film transistor.
위와 같이 접합면에서 요철구조를 가지는 금속 이종접합 반도체 용액 공정을 통해 박막 및 트랜지스터를 형성할 수 있고, 트랜지스터를 집적하여 회로를 형성하게 되면 다양한 전자 소자를 구현할 수 있다. As described above, a thin film and a transistor can be formed through a metal heterojunction semiconductor solution process having an uneven structure at the junction surface, and when a circuit is formed by integrating the transistors, various electronic devices can be implemented.
도 5는 실시예에 따라 제작된 요철 구조를 포함한 이종접합 산화물 반도체 구조체를 원자힘 현미경(AFM)으로 관찰한 이미지를 도시한다. 도 5에서 요철 구조를 갖는 표면 프로파일을 관찰할 수 있었다.5 shows an image obtained by observing a heterojunction oxide semiconductor structure including an uneven structure manufactured according to an embodiment with an atomic force microscope (AFM). In FIG. 5, a surface profile having an uneven structure could be observed.
도 6은 실시예에 따라 제작된 요철 구조를 포함한 이종접합 산화물 반도체 구조체의 단면 TEM 이미지를 도시한다. 도 6에서 요철 구조의 두께가 두꺼운 영역과 두께가 얇은 영역을 관찰할 수 있었다. 도 7은 실시예에 따라 제작된 요철 구조를 포함한 이종접합 산화물 반도체의 ToF-SIMS 분석 결과를 나타낸다. 6 shows a cross-sectional TEM image of a heterojunction oxide semiconductor structure including an uneven structure manufactured according to an embodiment. In FIG. 6, a region having a thick thickness and a region having a thin thickness of the uneven structure were observed. 7 shows the results of ToF-SIMS analysis of a heterojunction oxide semiconductor including an uneven structure manufactured according to an embodiment.
도 8은 최적 구조 (THIN ITZO 5.4 nm)일 때의 요철 구조 TFT의 특성 곡선을 나타내고, 도 9는 최적 구조 (THIN ITZO 5.4 nm)일 때의 요철 구조 TFT의 BIAS STRESS TEST 결과이다. 이를 통해 소자의 동작 안정성을 확인할 수 있었다.Fig. 8 shows the characteristic curve of the uneven structure TFT in the optimal structure (THIN ITZO 5.4 nm), and FIG. 9 is the BIAS STRESS test result of the uneven structure TFT in the optimal structure (THIN ITZO 5.4 nm). Through this, it was possible to confirm the operation stability of the device.
제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다. The description of the presented embodiments is provided to enable any person skilled in the art to use or implement the present invention. Various modifications to these embodiments will be apparent to those of ordinary skill in the art, and the general principles defined herein can be applied to other embodiments without departing from the scope of the present invention. Thus, the present invention is not to be limited to the embodiments presented herein, but is to be construed in the widest scope consistent with the principles and novel features presented herein.
Claims (14)
상기 제 1 산화물 반도체층 상에 배치된 제 2 산화물 반도체층을 포함하고,
상기 제 1 산화물 반도체층의 물질은 상기 제 2 산화물 반도체층의 물질보다 밴드 갭이 더 작은 것이 이용되며,
상기 제 1 산화물 반도체층과 상기 제 2 산화물 반도체층의 경계면은 요철 구조로 이루어지며,
용액 공정을 통해 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층이 형성되고,
높은 전자 이동도 및 낮은 누설 전류 특성을 나타내는,
요철 구조를 포함한 이종접합 산화물 반도체 구조체를 포함한 박막 트랜지스터.
A first oxide semiconductor layer; And
A second oxide semiconductor layer disposed on the first oxide semiconductor layer,
The material of the first oxide semiconductor layer is used with a smaller band gap than the material of the second oxide semiconductor layer,
The interface between the first oxide semiconductor layer and the second oxide semiconductor layer has an uneven structure,
The first oxide semiconductor layer and the second oxide semiconductor layer are formed through a solution process,
Indicating the characteristics of high electron mobility and low leakage current,
A thin film transistor including a heterojunction oxide semiconductor structure including an uneven structure.
상기 제 1 산화물 반도체층의 물질은 InZnO, InZrZnO, ZnO, InSnZnO 중 어느 하나인,
요철 구조를 포함한 이종접합 산화물 반도체 구조체를 포함한 박막 트랜지스터.
The method of claim 1,
The material of the first oxide semiconductor layer is any one of InZnO, InZrZnO, ZnO, InSnZnO,
A thin film transistor including a heterojunction oxide semiconductor structure including an uneven structure.
상기 제 2 산화물 반도체층의 물질은 AlZnO, GaZnO, InGaO, InGaZnO 중 어느 하나인,
요철 구조를 포함한 이종접합 산화물 반도체 구조체를 포함한 박막 트랜지스터.
The method of claim 1,
The material of the second oxide semiconductor layer is any one of AlZnO, GaZnO, InGaO, InGaZnO,
A thin film transistor including a heterojunction oxide semiconductor structure including an uneven structure.
상기 요철 구조는 상기 제 1 산화물 반도체층이 요철 형태로 배치되어 있으며, 서로 평행한 복수개의 막대 형상의 요철이 나란히 배열된 형태인,
요철 구조를 포함한 이종접합 산화물 반도체 구조체를 포함한 박막 트랜지스터.
The method of claim 1,
In the uneven structure, the first oxide semiconductor layer is arranged in an uneven shape, and a plurality of rod-shaped unevenness parallel to each other are arranged side by side,
A thin film transistor including a heterojunction oxide semiconductor structure including an uneven structure.
상기 제 1 산화물 반도체층은 요철 구조에 따라 두께가 두꺼운 부분과 두께가 얇은 부분으로 이루어지며, 상기 요철 구조의 두께가 두꺼운 부분의 두께는 동일하고, 상기 요철 구조의 두께가 얇은 부분의 두께는 동일한,
요철 구조를 포함한 이종접합 산화물 반도체 구조체를 포함한 박막 트랜지스터.
The method of claim 4,
The first oxide semiconductor layer is composed of a thick portion and a thin portion according to the uneven structure, the thickness of the thick portion of the uneven structure is the same, and the thickness of the thin portion of the uneven structure is the same. ,
A thin film transistor including a heterojunction oxide semiconductor structure including an uneven structure.
요철 구조에서 상기 제 1 산화물 반도체층의 두께가 두꺼운 부분의 두께가 상기 제 1 산화물 반도체층의 두께가 얇은 부분의 두께의 1.8 내지 2.2배인,
요철 구조를 포함한 이종접합 산화물 반도체 구조체를 포함한 박막 트랜지스터.
The method of claim 5,
In the uneven structure, the thickness of the portion where the thickness of the first oxide semiconductor layer is thick is 1.8 to 2.2 times the thickness of the portion where the thickness of the first oxide semiconductor layer is thin,
A thin film transistor including a heterojunction oxide semiconductor structure including an uneven structure.
상기 요철 간의 간격은 일정한 것을 특징으로 하는,
요철 구조를 포함한 이종접합 산화물 반도체 구조체를 포함한 박막 트랜지스터.
The method of claim 1,
Characterized in that the interval between the irregularities is constant,
A thin film transistor including a heterojunction oxide semiconductor structure including an uneven structure.
상기 제 1 산화물 반도체층을 이루는 물질을 포함한 용액을 이용해 제 1 산화물 반도체층을 형성하는 단계;
상기 제 1 산화물 반도체층을 패턴화하여 식각하는 단계;
상기 식각된 패턴화된 층 상에 제 1 산화물 반도체 물질층을 이루는 물질을 포함한 용액을 추가로 도포하여 제 1 산화물 반도체층을 성장시켜 패턴화된 제 1 산화물 반도체층을 얻는 단계; 및
상기 패턴화된 제 1 산화물 반도체층 위에 제 2 산화물 반도체층을 이루는 물질을 포함한 용액을 도포하여 제 2 산화물 반도체층을 형성시키는 단계를 포함하고,
상기 제 1 산화물 반도체층의 물질은 상기 제 2 산화물 반도체층의 물질보다 밴드 갭이 더 작은 것이 이용되며,
상기 제 1 산화물 반도체층과 상기 제 2 산화물 반도체층의 경계면은 요철 구조로 이루어지며,
용액 공정을 통해 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층이 형성되는,
요철 구조를 포함한 이종접합 산화물 반도체 구조체의 제조 방법.
Preparing a solution including a material forming the first oxide semiconductor layer and a solution including a material forming the second oxide semiconductor layer, respectively;
Forming a first oxide semiconductor layer using a solution containing a material forming the first oxide semiconductor layer;
Patterning and etching the first oxide semiconductor layer;
Growing a first oxide semiconductor layer by additionally applying a solution containing a material forming a first oxide semiconductor material layer on the etched patterned layer to obtain a patterned first oxide semiconductor layer; And
Forming a second oxide semiconductor layer by applying a solution containing a material constituting a second oxide semiconductor layer on the patterned first oxide semiconductor layer,
The material of the first oxide semiconductor layer is used with a smaller band gap than the material of the second oxide semiconductor layer,
The interface between the first oxide semiconductor layer and the second oxide semiconductor layer has an uneven structure,
The first oxide semiconductor layer and the second oxide semiconductor layer are formed through a solution process,
A method of manufacturing a heterojunction oxide semiconductor structure including an uneven structure.
상기 제 1 산화물 반도체층의 물질은 InZnO, InZrZnO, ZnO, InSnZnO 중 어느 하나인,
요철 구조를 포함한 이종접합 산화물 반도체 구조체의 제조 방법.
The method of claim 9,
The material of the first oxide semiconductor layer is any one of InZnO, InZrZnO, ZnO, InSnZnO,
A method of manufacturing a heterojunction oxide semiconductor structure including an uneven structure.
상기 제 2 산화물 반도체층의 물질은 AlZnO, GaZnO, InGaO, InGaZnO 중 어느 하나인,
요철 구조를 포함한 이종접합 산화물 반도체 구조체의 제조 방법.
The method of claim 9,
The material of the second oxide semiconductor layer is any one of AlZnO, GaZnO, InGaO, InGaZnO,
A method of manufacturing a heterojunction oxide semiconductor structure including an uneven structure.
상기 요철 구조는 상기 제 1 산화물 반도체층이 요철 형태로 배치되어 있으며, 서로 평행한 복수개의 막대 형상의 요철이 나란히 배열된 형태인,
요철 구조를 포함한 이종접합 산화물 반도체 구조체의 제조 방법.
The method of claim 9,
In the uneven structure, the first oxide semiconductor layer is arranged in an uneven shape, and a plurality of rod-shaped unevenness parallel to each other are arranged side by side,
A method of manufacturing a heterojunction oxide semiconductor structure including an uneven structure.
상기 제 1 산화물 반도체층은 요철 구조에 따라 두께가 두꺼운 부분과 두께가 얇은 부분으로 이루어지며, 상기 요철 구조의 두께가 두꺼운 부분의 두께는 동일하고, 상기 요철 구조의 두께가 얇은 부분의 두께는 동일한,
요철 구조를 포함한 이종접합 산화물 반도체 구조체의 제조 방법.
The method of claim 12,
The first oxide semiconductor layer is composed of a thick portion and a thin portion according to the uneven structure, the thickness of the thick portion of the uneven structure is the same, and the thickness of the thin portion of the uneven structure is the same. ,
A method of manufacturing a heterojunction oxide semiconductor structure including an uneven structure.
상기 요철 간의 간격은 일정한 것을 특징으로 하는,
요철 구조를 포함한 이종접합 산화물 반도체 구조체의 제조 방법.The method of claim 9,
Characterized in that the interval between the irregularities is constant,
A method of manufacturing a heterojunction oxide semiconductor structure including an uneven structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180118047A KR102164861B1 (en) | 2018-10-04 | 2018-10-04 | Corrugated heterojunction oxide semiconductor structure and method of fabricating thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180118047A KR102164861B1 (en) | 2018-10-04 | 2018-10-04 | Corrugated heterojunction oxide semiconductor structure and method of fabricating thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200038616A KR20200038616A (en) | 2020-04-14 |
| KR102164861B1 true KR102164861B1 (en) | 2020-10-13 |
Family
ID=70291447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180118047A KR102164861B1 (en) | 2018-10-04 | 2018-10-04 | Corrugated heterojunction oxide semiconductor structure and method of fabricating thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102164861B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101264368B1 (en) * | 2011-12-07 | 2013-05-14 | 한국기계연구원 | Solar cell having multilayered schottky juction layer |
| KR101703520B1 (en) * | 2011-07-29 | 2017-02-07 | 한국산업기술대학교 산학협력단 | manufacturing method for solar cell |
-
2018
- 2018-10-04 KR KR1020180118047A patent/KR102164861B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101703520B1 (en) * | 2011-07-29 | 2017-02-07 | 한국산업기술대학교 산학협력단 | manufacturing method for solar cell |
| KR101264368B1 (en) * | 2011-12-07 | 2013-05-14 | 한국기계연구원 | Solar cell having multilayered schottky juction layer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200038616A (en) | 2020-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4982619B1 (en) | Manufacturing method of semiconductor element and manufacturing method of field effect transistor | |
| CN105390551B (en) | Thin film transistor (TFT) and its manufacturing method, array substrate, display device | |
| KR20100015073A (en) | Method for manufacturing thin film transistors based on titanium oxides as active layer and thin film transistors thereof | |
| JP2016525790A (en) | Semiconducting graphene structure, method of forming such a structure, and semiconductor device including such a structure | |
| KR102212999B1 (en) | Thin Film Transistor Based on Graphine Comprising N-Dopped Graphine Layer as Active Layer | |
| WO2016045164A1 (en) | Semiconductor thin film of inorganic metal oxide of perovskite structure and metal oxide thin film transistor thereof | |
| CN102623459A (en) | Thin-film transistor memory and preparation method thereof | |
| WO2018076268A1 (en) | Structure for field-effect transistor and preparation method therefor | |
| CN111192967A (en) | MoTe defined by ferroelectric domain2In-plane PN junction and preparation method thereof | |
| TW201442249A (en) | Thin film transistor | |
| KR102174384B1 (en) | Multi-layer channel structure IZO oxide transistor based on solution process using plasma treatment, and fabrication method thereof | |
| CN102376874A (en) | Semiconductor magneto-dependent sensor based on two-dimensional electro gas material and manufacturing method thereof | |
| TW201405835A (en) | A method for fabricating a thin film transistor | |
| KR102164861B1 (en) | Corrugated heterojunction oxide semiconductor structure and method of fabricating thereof | |
| US20230154939A1 (en) | Array substrate, preparation method thereof, and display panel | |
| CN109300989B (en) | Indium selenide transistor and manufacturing method thereof | |
| CN111969046A (en) | High-linearity enhanced gallium nitride high-electron-mobility transistor and preparation method thereof | |
| Lee et al. | Highly robust oxide thin film transistors with split active semiconductor and source/drain electrodes | |
| US10326089B2 (en) | Logic circuit based on thin film transistor | |
| CN112002762B (en) | Gradient channel nitrogen-doped zinc oxide thin film transistor and preparation method thereof | |
| CN104992982A (en) | Thin film transistor with superlattice structure | |
| CN107768255A (en) | The preparation method of low temperature thin film transistor | |
| CN108400165A (en) | Low-power consumption gallium nitride base negative capacitance field-effect transistor and preparation method | |
| CN108231905A (en) | A kind of preparation method of laser treatment amorphous oxide thin film transistor | |
| US11011646B2 (en) | TFT structure based on flexible multi-layer graphene quantum carbon substrate material and method for manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |