KR102155568B1 - Thin Film Transistor, and Organic Light Emitting Display Using The Same - Google Patents

Thin Film Transistor, and Organic Light Emitting Display Using The Same Download PDF

Info

Publication number
KR102155568B1
KR102155568B1 KR1020140081351A KR20140081351A KR102155568B1 KR 102155568 B1 KR102155568 B1 KR 102155568B1 KR 1020140081351 A KR1020140081351 A KR 1020140081351A KR 20140081351 A KR20140081351 A KR 20140081351A KR 102155568 B1 KR102155568 B1 KR 102155568B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
light absorbing
oxide active
electrode
Prior art date
Application number
KR1020140081351A
Other languages
Korean (ko)
Other versions
KR20160002570A (en
Inventor
이정은
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140081351A priority Critical patent/KR102155568B1/en
Publication of KR20160002570A publication Critical patent/KR20160002570A/en
Application granted granted Critical
Publication of KR102155568B1 publication Critical patent/KR102155568B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 측면에 따른 박막트랜지스터는 기판상에 위치하는 제1 광흡수막; 상기 제1 광흡수막 상에 위치하는 산화물 액티브층; 상기 산화물 액티브층과 상기 제1 광흡수막 사이에 위치하는 제1 버퍼층; 상기 산화물 액티브층 상에 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하는 게이트전극; 상기 게이트 전극 상에 위치하는 제2 버퍼층; 및 상기 제2 버퍼층 상에 위치하는 제2 광흡수막을 포함하고, 소스 전극 및 드레인 전극은 상기 제2 광흡수막 상에 위치하며 상기 산화물 액티브층에 각각 접속되는 것을 특징으로 한다. A thin film transistor according to an aspect of the present invention comprises: a first light absorbing film positioned on a substrate; An oxide active layer on the first light absorption layer; A first buffer layer positioned between the oxide active layer and the first light absorbing layer; A gate insulating layer on the oxide active layer; A gate electrode on the gate insulating layer; A second buffer layer on the gate electrode; And a second light absorbing layer disposed on the second buffer layer, wherein a source electrode and a drain electrode are disposed on the second light absorbing layer and connected to the oxide active layer, respectively.

Description

박막트랜지스터 및 이를 포함하는 유기발광 표시장치 {Thin Film Transistor, and Organic Light Emitting Display Using The Same}Thin Film Transistor, and Organic Light Emitting Display Using The Same}

본 발명은 박막트랜지스터 및 박막트랜지스터를 포함하는 유기발광표시장치(Organic Light Emitting Display;OLED)에 관한 것으로서, 보다 구체적으로 향상된 소자 특성 및 광신뢰성을 갖는 박막트랜지스터 및 박막트랜지스터를 포함하는 유기발광표시장치에 관한 것이다.
The present invention relates to an organic light emitting display (OLED) including a thin film transistor and a thin film transistor, and more specifically, an organic light emitting display device including a thin film transistor and a thin film transistor having improved device characteristics and light reliability It is about.

최근, 표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal Display :LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광 표시장치(Organic Light Emitting Device) 등과 같은 여러 가지의 디스플레이가 실용화되고 있다. 이들 중, 유기전계발광 표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 표시장치로 주목받고 있다.Recently, the importance of a display device (FPD: Flat Panel Display) is increasing with the development of multimedia. In response, liquid crystal display (LCD), plasma display panel (PDP), field emission display (FED), organic light emitting display device (Organic Light Emitting Device), etc. Various displays are being put into practical use. Among them, the organic light emitting display device has a response speed of less than 1 ms, has a high response speed, low power consumption, and does not have a problem with a viewing angle because it is self-luminous, and thus is attracting attention as a next-generation display device.

표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막트랜지스터를 각 화소 전극(180)에 연결하고 박막트랜지스터의 게이트 전극(140)에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.Methods of driving the display device include a passive matrix method and an active matrix method using a thin film transistor. In the passive matrix method, the anode and the cathode are formed to be orthogonal to each other and a line is selected to drive, whereas the active matrix method connects the thin film transistor to each pixel electrode 180 and is connected to the gate electrode 140 of the thin film transistor. It is a method of driving according to the maintained voltage.

박막트랜지스터는 이동도, 누설전류 등과 같은 기본적인 박막트랜지스터의 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. 여기서, 박막트랜지스터의 액티브층은 주로 비정질 실리콘 또는 다결정 실리콘으로 형성되는데, 비정질 실리콘은 성막 공정이 간단하고 생산 비용이 적게 드는 장점이 있지만 전기적 신뢰성이 확보되지 못하는 문제가 있다. 또한 다결정 실리콘은 높은 공정 온도로 인하여 대면적 응용이 매우 곤란하며, 결정화 방식에 따른 균일도가 확보되지 못하는 문제점이 있다.In a thin film transistor, not only basic characteristics of a thin film transistor such as mobility and leakage current, but also durability and electrical reliability capable of maintaining a long life are very important. Here, the active layer of the thin film transistor is mainly formed of amorphous silicon or polycrystalline silicon. Amorphous silicon has an advantage in that a film formation process is simple and production cost is low, but electrical reliability is not secured. In addition, polycrystalline silicon is very difficult to apply to a large area due to a high process temperature, and there is a problem that uniformity according to the crystallization method is not secured.

한편, 산화물로 액티브층을 형성할 경우, 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻기가 매우 용이하기 때문에 최근 박막트랜지스터로의 응용에 있어 큰 관심을 끌고있다. 특히, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4) 등을 그 예로 들 수 있다. 산화물 액티브층(120)을 포함하는 박막트랜지스터는 외부 광에 의해 광전류가 발생하는 불안정한 특성을 가지고 있어 광신뢰성 향상이 시급하다. On the other hand, when the active layer is formed of oxide, high mobility can be obtained even when the film is formed at a low temperature, and it is very easy to obtain the desired physical properties due to the large change in resistance depending on the content of oxygen, so it is suitable for recent application to thin film transistors. Got a lot of attention. In particular, examples thereof include zinc oxide (ZnO), indium zinc oxide (InZnO), or indium gallium zinc oxide (InGaZnO4). The thin film transistor including the oxide active layer 120 has an unstable characteristic in which a photocurrent is generated by external light, so that improvement in optical reliability is urgently required.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 산화물 액티브층을 이용하는 박막트랜지스터에서 산화물 액티브층에 입사하는 광을 최소하하여, 박막트랜지스터의 특성 및 소자의 광신뢰성을 향상시킬 수 있는 박막트랜지스터 및 박막트랜지스터를 포함하는 유기발광표시장치를 제공하는 것을 그 기술적 과제로 한다.The present invention is to solve the above-described problems, in a thin film transistor using an oxide active layer, a thin film transistor and a thin film capable of improving the characteristics of a thin film transistor and optical reliability of a device by minimizing light incident on the oxide active layer. It is a technical problem to provide an organic light emitting display device including a transistor.

또한, 본 발명은 산화물 액티브층으로 입사하는 광을 최소화 함으로써 기존에 유기전계발광 표시장치 내부로 입사하는 광을 줄이기 위해 기판 상에 존재하던 편광판을 제거함으로써 박형의 유기전계발광 표시장치를 제공하는 것을 그 기술적 과제로 한다.
In addition, the present invention is to provide a thin organic light emitting display device by removing a polarizing plate existing on a substrate in order to reduce light incident to the inside of the organic light emitting display device by minimizing the light incident on the oxide active layer. Let it be that technical problem.

상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 박막트랜지스터는 기판(100)상에 위치하는 제1 광흡수막(110); 상기 제1 광흡수막(110) 상에 위치하는 산화물 액티브층(120); 상기 산화물 액티브층(120)과 상기 제1 광흡수막(110) 사이에 위치하는 제1 버퍼층; 상기 산화물 액티브층(120) 상에 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하는 게이트전극; 상기 게이트 전극(140) 상에 위치하는 제2 버퍼층(150); 상기 제2 버퍼층(150) 상에 위치하는 제2 광흡수막(160); 상기 제2 광흡수막(160) 상에 위치하며 상기산화물 액티브층(120)에 각각 접속되는 소스 전극(171) 및 드레인 전극(172)을 포함한다.A thin film transistor according to an aspect of the present invention for achieving the above object includes: a first light absorption film 110 positioned on a substrate 100; An oxide active layer 120 positioned on the first light absorbing layer 110; A first buffer layer positioned between the oxide active layer 120 and the first light absorbing layer 110; A gate insulating layer on the oxide active layer 120; A gate electrode on the gate insulating layer; A second buffer layer 150 positioned on the gate electrode 140; A second light absorption layer 160 positioned on the second buffer layer 150; And a source electrode 171 and a drain electrode 172 positioned on the second light absorption layer 160 and connected to the oxide active layer 120, respectively.

본 발명에 따르면, 본 발명의 박막트랜지스터 및 박막트랜지스터를 포함하는 유기발광표시장치는 산화물 액티브층에 입사하는 광을 최소하하여, 박막트랜지스터의 특성 및 소자의 광신뢰성을 향상시킬 수 있는 효과가 있다.According to the present invention, the thin film transistor and the organic light emitting display device including the thin film transistor of the present invention have the effect of improving the characteristics of the thin film transistor and the optical reliability of the device by minimizing light incident on the oxide active layer. .

또한, 본 발명의 박막트랜지스터 및 박막트랜지스터를 포함하는 유기발광표시장치는 산화물 액티브층으로 입사하는 광을 최소화 함으로써 기존에 유기전계발광 표시장치 내부로 입사하는 광을 줄이기 위해 밀봉 기판 상에 존재하던 편광판을 제거함으로써 박형의 유기전계발광 표시장치를 구현할 수 있는 효과가 있다.
In addition, the organic light emitting display device including the thin film transistor and the thin film transistor of the present invention minimizes light incident to the oxide active layer, thereby reducing the light incident inside the organic light emitting display device. There is an effect of implementing a thin organic light emitting display device by removing the.

도 1은 본 발명의 일 실시예에 따르는 박막트랜지스터를 도시한 단면도.
도 2는 본 발명의 일 실시예에 따르는 박막트랜지스터를 도시한 평면도.
도 3은 본 발명의 일 실시예에 따르는 박막트랜지스터가 적용된 유기전계발광 표시장치를 도시한 단면도.
도 4는 본 발명의 다른 실시예에 따르는 박막트랜지스터를 도시한 단면도.
1 is a cross-sectional view showing a thin film transistor according to an embodiment of the present invention.
2 is a plan view showing a thin film transistor according to an embodiment of the present invention.
3 is a cross-sectional view illustrating an organic light emitting display device to which a thin film transistor is applied according to an embodiment of the present invention.
4 is a cross-sectional view showing a thin film transistor according to another embodiment of the present invention.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.The same reference numerals refer to the same components throughout the specification.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소들을 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.Although the first, second, and the like are used to describe various components, it goes without saying that these components are not limited by these terms. These terms are only used to distinguish one component from another component. Therefore, it goes without saying that the first component mentioned below may be the second component within the technical idea of the present invention.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.The size and thickness of each component shown in the drawings are illustrated for convenience of description, and the present invention is not limited to the size and thickness of the illustrated component.

본 발명의 여러 실시예들의 각각의 특징들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.Each of the features of the various embodiments of the present invention can be partially or entirely combined or combined with each other, and as a person skilled in the art can fully understand, technically various interlocking and driving are possible, and each embodiment may be independently implemented with respect to each other. It may be possible to do it together in a related relationship.

이하, 첨부되는 도면들을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 산화물 액티브층(120)을 포함하는 박막트랜지스터(1000)의 단면도이다.1 is a cross-sectional view of a thin film transistor 1000 including an oxide active layer 120 according to an embodiment of the present invention.

도 1을 참조로 자세히 설명하면, 기판(100)상에는 제1 광흡수막(110)이 위치한다. 기판(100)은 유리, 연성을 가지는 플라스틱, 또는 금속을 포함하여 이루어진다. 제1 광흡수막(110)은 빛을 차단 또는 흡수 할 수 있는 재료를 포함하여, 산화물계 블랙염료 및 고내열 블랙수지 등으로 이루어진다.상기 기판(100) 및 상기 제1 광흡수막(110) 상에 제1 버퍼층(111)이 위치한다. 제1 버퍼층(111)은 기판(100)에서 유출되는 알칼리 이온 등과 같은 불순물이 박막트랜지스터로 침투하는 것을 방지하기 위한 것으로, 상기 제1 버퍼층(111)은 실리콘 산화물(SiO2) 및/또는 실리콘 질화물(SiNx)로 이루어진 단일층 또는 다중층일 수 있다.When described in detail with reference to FIG. 1, a first light absorbing layer 110 is positioned on a substrate 100. The substrate 100 is made of glass, plastic having softness, or metal. The first light absorbing layer 110 includes a material capable of blocking or absorbing light, and is made of an oxide-based black dye and a high heat-resistant black resin. The substrate 100 and the first light absorbing layer 110 The first buffer layer 111 is positioned thereon. The first buffer layer 111 is for preventing impurities such as alkali ions flowing out of the substrate 100 from penetrating into the thin film transistor, and the first buffer layer 111 is formed of silicon oxide (SiO2) and/or silicon nitride ( It may be a single layer or multiple layers made of SiNx).

상기 제1 버퍼층(111) 상에 산화물 액티브층(120)이 위치한다. 산화물 액티브층(120)은 산화물 반도체 물질을 증착한 후, 산화물 액티브층(120)을 형성하고자 하는 크기의 산화물 반도체만을 남기는 방식으로 패터닝하여 형성할 수 있다. An oxide active layer 120 is positioned on the first buffer layer 111. The oxide active layer 120 may be formed by depositing an oxide semiconductor material and then patterning in such a manner that only an oxide semiconductor having a desired size of the oxide active layer 120 is left.

산화물 액티브층(120)을 형성하는 방법으로는 스퍼터링(sputtering), 화학기상증착(Chemical Vapor Deposition; CVD)이나 원자증착(Atomic Layer Deposition; ALD)등을 이용할 수 있다.As a method of forming the oxide active layer 120, sputtering, chemical vapor deposition (CVD), atomic layer deposition (ALD), or the like may be used.

산화물 액티브층(120)의 산화물 반도체로는 다양한 금속 산화물이 사용될 수 있다. 예를 들어, 산화물 반도체의 구성 물질로서 4원계 금속 산화물인 인듐 주석 갈륨 아연 산화물(InSnGaZnO)계 재료, 3원계 금속 산화물인 인듐 갈륨 아연 산화물(InGaZnO)계 재료, 인듐 주석 아연 산화물(InSnZnO)계 재료, 인듐 알루미늄 아연 산화물(InAlZnO)계 재료, 인듐 하프늄 아연 산화물(InHfZnO), 주석 갈륨 아연 산화물(SnGaZnO)계 재료, 알루미늄 갈륨 아연 산화물(AlGaZnO)계 재료, 주석 알루미늄 아연 산화물(SnAlZnO)계 재료, 2원계 금속 산화물인 인듐 아연 산화물(InZnO)계 재료, 주석 아연 산화물(SnZnO)계 재료, 알루미늄 아연 산화물(AlZnO)계 재료, 아연 마그네슘 산화물(ZnMgO)계 재료, 주석 마그네슘 산화물(SnMgO)계 재료, 인듐 마그네슘 산화물(InMgO)계 재료, 인듐 갈륨 산화물(InGaO)계 재료나, 인듐 산화물(InO)계 재료, 주석 산화물(SnO)계 재료, 아연 산화물(ZnO)계 재료 등이 사용될 수 있다. 산화물 반도체를 형성하는데 사용되는 각각의 재료에 포함되는 각각의 원소의 조성 비율은 특별히 한정되지 않고 다양하게 조정될 수 있다.Various metal oxides may be used as the oxide semiconductor of the oxide active layer 120. For example, as a constituent material of an oxide semiconductor, an indium tin gallium zinc oxide (InSnGaZnO)-based material as a quaternary metal oxide, an indium gallium zinc oxide (InGaZnO)-based material as a ternary metal oxide, and an indium tin zinc oxide (InSnZnO)-based material , Indium aluminum zinc oxide (InAlZnO)-based material, indium hafnium zinc oxide (InHfZnO), tin gallium zinc oxide (SnGaZnO)-based material, aluminum gallium zinc oxide (AlGaZnO)-based material, tin aluminum zinc oxide (SnAlZnO)-based material, 2 Indium zinc oxide (InZnO)-based materials, tin-zinc oxide (SnZnO)-based materials, aluminum zinc oxide (AlZnO)-based materials, zinc magnesium oxide (ZnMgO)-based materials, tin magnesium oxide (SnMgO)-based materials, indium Magnesium oxide (InMgO)-based materials, indium gallium oxide (InGaO)-based materials, indium oxide (InO)-based materials, tin oxide (SnO)-based materials, zinc oxide (ZnO)-based materials, and the like can be used. The composition ratio of each element included in each material used to form the oxide semiconductor is not particularly limited and can be variously adjusted.

산화물 액티브층(120) 상에는 적어도 일부가 중첩하도록 형성된 게이트 전극(140)이 위치한다. 게이트 전극(140)은 도전성 물질로 형성된다. 게이트 전극(140)은, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 형성될 수 있다. 또한, 게이트 전극(140)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수도 있다.A gate electrode 140 formed to overlap at least a portion is positioned on the oxide active layer 120. The gate electrode 140 is formed of a conductive material. The gate electrode 140 is, for example, molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be made of any one or an alloy thereof, but is not limited thereto, and may be formed of various materials. In addition, the gate electrode 140 is a group consisting of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be a multilayer made of any one selected from or an alloy thereof.

상기 산화물 액티브층(120)과 상기 게이트 전극(140) 사이에는 게이트 절연막(130)이 위치한다. 상기 게이트 절연막(130)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 이들로 이루어진 다중층일 수 있다.A gate insulating layer 130 is positioned between the oxide active layer 120 and the gate electrode 140. The gate insulating layer 130 may be a silicon oxide (SiO2), a silicon nitride (SiNx), or a multilayer made of them.

도 1에 도시된 바와 같이, 게이트 전극(140)은 게이트 절연막(130)과 실질적으로 동일 한 넓이로 형성된다. 즉, 서로 접하는 게이트 전극(140)의 면의 넓이와 게이트 절연막(130)의 면의 넓이가 실질적으로 동일하다. 본 명세서에서 2개의 구성요소가 “실질적으로 동일한 크기”를 갖는다는 것은, 2개의 구성요소 크기가 완전히 동일한 경우뿐만 아니라, 2개의 구성요소가 제조 공정(즉, 제조 공정에 기인한 편차)에 의해 정확하게 동일한 크기를 갖지 않는 경우를 포함하는 것을 의미한다. 예를 들어, 게이트 전극(140) 또는 게이트 절연막(130) 중 하나는 제조 공정 동안의 오버 에칭(over-etching)에 의해 다른 하나보다 조금 클 수 있다. 상술한 경우, 서로 접하는 게이트 전극(140)의 면과 게이트 절연막(130)의 면이 조금 상이한 크기를 갖도록, 게이트 전극(140) 및 게이트 절연막(130)이 테이퍼(taper) 형상을 갖도록 형성될 수 있다. 1, the gate electrode 140 is formed to have substantially the same width as the gate insulating layer 130. That is, the area of the surface of the gate electrode 140 in contact with each other and the area of the surface of the gate insulating layer 130 are substantially the same. In this specification, that the two components have "substantially the same size" is not only the case when the two component sizes are exactly the same, but also by the manufacturing process (ie, deviation due to the manufacturing process). It is meant to include cases that do not have exactly the same size. For example, one of the gate electrode 140 or the gate insulating layer 130 may be slightly larger than the other by over-etching during a manufacturing process. In the above-described case, the gate electrode 140 and the gate insulating layer 130 may be formed to have a tapered shape so that the surface of the gate electrode 140 and the surface of the gate insulating layer 130 in contact with each other have slightly different sizes. have.

상기 게이트 전극(140)과 상기 게이트 절연막(130)은 실질적으로 동일한 면의 넓이를 갖기 위해서, 상기 게이트 절연막(130)과 상기 게이트 전극(140)이 순차적으로 적층된 후 동일한 마스크를 공정으로 패터닝되어 형성된다.In order for the gate electrode 140 and the gate insulating layer 130 to have substantially the same surface area, the gate insulating layer 130 and the gate electrode 140 are sequentially stacked, and then the same mask is patterned by a process. Is formed.

상기 게이트 전극(140)과 상기 게이트 절연막(130)을 패터닝하는 공정 중 상기 산화물 반도체의 양측은 불순물이 도핑되어 도체화된다. 이때, 양측은 각각 소스 영역(121), 드레인 영역(123)으로 구비되고, 소스 영역(121)과 드레인 영역(123) 사이는 채널 영역(122)이 구비된다. 상기 채널 영역(122)은 게이트 절연막(130) 및 게이트 전극(140)에 대응되게 위치한다.During the patterning process of the gate electrode 140 and the gate insulating layer 130, both sides of the oxide semiconductor are doped with impurities to become conductors. In this case, both sides are provided with a source region 121 and a drain region 123, respectively, and a channel region 122 is provided between the source region 121 and the drain region 123. The channel region 122 is positioned to correspond to the gate insulating layer 130 and the gate electrode 140.

상기 게이트 전극(140) 상에는 제2 광흡수막(160)이 위치한다. 제2 광흡수막(160)은 상기 제1 광흡수막(110)과 같이 빛을 차단 또는 흡수 할 수 있는 재료를 포함하여, 산화물계 블랙염료 및 고내열 블랙수지와 같은 블랙매트릭스 등으로 이루어진다. A second light absorption layer 160 is positioned on the gate electrode 140. The second light-absorbing film 160 includes a material capable of blocking or absorbing light, such as the first light-absorbing film 110, and is made of an oxide-based black dye and a black matrix such as a high heat-resistant black resin.

상기 제2 광흡수막(160)은 상기 산화물 액티브층(120), 게이트 절연막(130), 게이트 전극(140)의 상부 및 측부를 완전히 덮도록 도포하여 패터닝 할 수 있다.The second light absorbing layer 160 may be patterned by applying the oxide active layer 120, the gate insulating layer 130, and the upper and side portions of the gate electrode 140 to be completely covered.

상기 게이트 전극(140)과 상기 제2 광흡수막(160) 사이에는 제2 버퍼층(150)이 위치한다. 제2 버퍼층(150)은 무기물로서, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 이들로 이루어진 다중층일 수 있다. A second buffer layer 150 is positioned between the gate electrode 140 and the second light absorbing layer 160. The second buffer layer 150 is an inorganic material, and may be a silicon oxide (SiO2), a silicon nitride (SiNx), or a multilayer made of these.

상기 제2 버퍼층(150)은 제2 광흡수막(160)과 마찬가지로 산화물 액티브층(120), 게이트 절연막(130), 게이트 전극(140)의 상부 및 측부를 완전히 덮도록 도포하여 패터닝된다.Like the second light absorbing layer 160, the second buffer layer 150 is patterned by coating so as to completely cover the top and sides of the oxide active layer 120, the gate insulating layer 130, and the gate electrode 140.

상기 제2 버퍼층(150)을 형성하는 이유는, 제2 버퍼층(150)을 블랙수지와 같은 유기물로 사용하는 경우 제2 버퍼층(150) 패터닝 공정시 발생하는 불순물을 포함하는 가스로 인해 하부에 위치하는 산화물 액티브층(120)에 영향을 미쳐 전자의 이동도 저하나 문턱전압(Vth) 변동을 유발하여 박막트랜지스터의 성능을 떨어뜨리기 때문이다.The reason for forming the second buffer layer 150 is that when the second buffer layer 150 is used as an organic material such as a black resin, the second buffer layer 150 is located under the gas containing impurities generated during the patterning process. This is because the performance of the thin film transistor is degraded by affecting the oxide active layer 120 and causing a decrease in electron mobility or a change in the threshold voltage Vth.

한편, 제2 버퍼층(150)과 제2 광흡수막(160)을 순차적으로 도포한 후, 하나의 마스크로 패터닝하여 제2 버퍼층(150)과 제2 광흡수막(160)을 동시에 형성할 수도 있다. Meanwhile, after sequentially applying the second buffer layer 150 and the second light absorbing layer 160, the second buffer layer 150 and the second light absorbing layer 160 may be formed at the same time by patterning with one mask. have.

또는, 제2 광흡수막(160)은 채널 영역(122)에 대응되는 면적에 대응되도록 형성 할 수도 있다.Alternatively, the second light absorbing layer 160 may be formed to correspond to an area corresponding to the channel region 122.

상기 제2 광흡수막(160) 상에는 중간 절연층(112)이 위치한다. 상기 중간 절연막은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 이들로 이루어진 다중층일 수 있다. An intermediate insulating layer 112 is positioned on the second light absorption layer 160. The intermediate insulating layer may be silicon oxide (SiO2), silicon nitride (SiNx), or a multilayer made of them.

상기 중간 절연막 상에 소스 전극(171)과 드레인 전극(172)이 위치한다. 소스 전극(171) 및 드레인 전극(172)은 단일층 또는 다중층으로 이루어질 수 있으며, 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소스 전극(171) 및 드레인 전극(172)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴, 몰리브덴/알루미늄 또는 티타늄/알루미늄의 2중층이거나 몰리브덴/알루미늄-네오디뮴/몰리브덴, 몰리브덴/알루미늄/몰리브덴 또는 티타늄/알루미늄/티타늄의 3중층으로 이루어질 수 있다.A source electrode 171 and a drain electrode 172 are positioned on the intermediate insulating layer. The source electrode 171 and the drain electrode 172 may be formed of a single layer or multiple layers, and in the case of a single layer, molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti) , Nickel (Ni), neodymium (Nd) and copper (Cu) may be made of any one selected from the group consisting of, or an alloy thereof. In addition, when the source electrode 171 and the drain electrode 172 are multilayers, it is a double layer of molybdenum/aluminum-neodymium, molybdenum/aluminum, or titanium/aluminum, or molybdenum/aluminum-neodymium/molybdenum, molybdenum/aluminum/molybdenum or titanium. It can be made of three layers of /aluminum/titanium.

소스 전극(171)과 드레인 전극(172)은 중간 절연층(112), 제2 광흡수막(160), 제2 버퍼층(150)을 관통하여 산화물 액티브층(120)의 소스 영역(121) 및 드레인 영역(123)을 노출시키는 제1 콘택홀(CNT1) 및 제2 콘택홀(CNT2)을 통해 각각 연결된다.The source electrode 171 and the drain electrode 172 pass through the intermediate insulating layer 112, the second light absorbing layer 160, and the second buffer layer 150, and the source region 121 of the oxide active layer 120 and the They are connected through a first contact hole CNT1 and a second contact hole CNT2 exposing the drain region 123, respectively.

상기 기판(100) 및 소스/드레인 전극(172) 상에는 보호막(113)이 위치한다. 상기 드레인 전극(172)은 상기 보호막(113)을 관통하는 드레인 콘택홀(DCNT)을 통해 화소 전극(180)과 연결된다.A protective layer 113 is disposed on the substrate 100 and the source/drain electrodes 172. The drain electrode 172 is connected to the pixel electrode 180 through a drain contact hole DCNT penetrating the passivation layer 113.

도 2는 도 1에 도시한 본 발명의 일 실시예에 따른 박막트랜지스터(1000)를 도시한 평면도이다.2 is a plan view showing a thin film transistor 1000 according to an embodiment of the present invention shown in FIG. 1.

도 2에 따르면, 제1 광흡수막(110)의 너비는 산화물 액티브층(120)의 너비보다 같거나 넓게 형성하는 것이 바람직하다. 도면에는 제2 광흡수막(160)이 산화물 액티브층(120)보다 넓게 형성되는 것으로 도시하였으나, 산화물 액티브층(120)의 채널 영역(122)에 대응하도록 형성 할 수도 있다.According to FIG. 2, it is preferable that the width of the first light absorbing layer 110 is equal to or wider than the width of the oxide active layer 120. In the drawing, the second light absorption layer 160 is shown to be formed wider than the oxide active layer 120, but may be formed to correspond to the channel region 122 of the oxide active layer 120.

도 3는 본 발명의 일 실시예에 따른 유기전계발광 표시장치(2000)를 나타낸 단면도이다.3 is a cross-sectional view illustrating an organic light emitting display device 2000 according to an exemplary embodiment of the present invention.

도 3을 참조로 설명하면, 상기 유기전계발광 표시장치는 기판(100)상에 박막트랜지스터 및 유기발광층(220)이 위치하고 그 상부에 밀봉 기판(200)이 형성되어 상기 기판(100)과 함께 박막트랜지스터(1000) 및 유기발광층(220)을 밀봉하도록 구성된다. 밀봉 기판(200)은 투명성을 갖는 유리 및 플라스틱 등과 같은 절연성 기판(100)으로 형성 할 수 있으며, 상기 밀봉 기판(200)의 하부면에는 밀봉 기판(200)과 기판(100) 사이에 잔존하는 수분을 흡습하는 투명흡습제(미도시) 및 컬러필터(미도시)가 형성 될 수 있다. 상기 박막트랜지스터의 각 구성요소, 제1 광흡수막(110), 제1 버퍼층(111), 산화물 액티브층(120), 게이트 절연막(130), 게이트 전극(140), 소스 전극(171), 드레인 전극(172)은 도 3a 및 3b에서 설명한 박막트랜지스터(1000)의 구성요소들과 실질적으로 동일하므로 자세한 설명은 생략한다.Referring to FIG. 3, in the organic light emitting display device, a thin film transistor and an organic light emitting layer 220 are positioned on a substrate 100, and a sealing substrate 200 is formed on the substrate 100 to form a thin film together with the substrate 100. It is configured to seal the transistor 1000 and the organic emission layer 220. The sealing substrate 200 may be formed of an insulating substrate 100 such as glass or plastic having transparency, and moisture remaining between the sealing substrate 200 and the substrate 100 on the lower surface of the sealing substrate 200 A transparent absorbent (not shown) and a color filter (not shown) that absorb moisture may be formed. Each component of the thin film transistor, a first light absorption layer 110, a first buffer layer 111, an oxide active layer 120, a gate insulating layer 130, a gate electrode 140, a source electrode 171, and a drain Since the electrode 172 is substantially the same as the components of the thin film transistor 1000 described in FIGS. 3A and 3B, detailed descriptions will be omitted.

상기 소스 전극(171) 및 드레인 전극(172)을 포함하는 기판(100)상에는 보호막(113)이 위치한다. A protective layer 113 is positioned on the substrate 100 including the source electrode 171 and the drain electrode 172.

상기 보호막(113)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 이들로 이루어진 다중층일 수 있다.The protective layer 113 may be a silicon oxide (SiO2), a silicon nitride (SiNx), or a multilayer made of them.

상기 보호막(113) 상에는 제1 금속전극(210)이 위치한다. 상기 제1 금속전극(210)은 상기 보호막(113)을 관통하는 드레인 콘택홀(DCNT)을 통해 상기 박막트랜지스터의 드레인 전극(172)과 연견된다. A first metal electrode 210 is positioned on the passivation layer 113. The first metal electrode 210 is connected to the drain electrode 172 of the thin film transistor through a drain contact hole DCNT penetrating the passivation layer 113.

상기 제1 금속전극(210)은 인듐 틴 옥사이드(Indium Tin Oxide; ITO), 은(Ag), 및 알루미늄(Al)으로 구성되는 군에서 선택되는 하나의 물질로 구성된다. The first metal electrode 210 is made of one material selected from the group consisting of indium tin oxide (ITO), silver (Ag), and aluminum (Al).

유기전계발광 표시소자가 하부 발광구조인 경우에는 ITO와 같은 투명한 물질로 형성하는 것이 바람직하다.When the organic light emitting display device has a lower emission structure, it is preferable to form a transparent material such as ITO.

상기 제1 금속전극(210) 상에는 서브화소를 구획하는 위치에 뱅크층(230)이 형성된다.A bank layer 230 is formed on the first metal electrode 210 at a position for partitioning the sub-pixels.

상기 제1 금속전극(210)과 뱅크층(230) 상에는 유기막이 적층되어 유기발광층(220)을 형성한다. An organic layer is stacked on the first metal electrode 210 and the bank layer 230 to form the organic emission layer 220.

상기 유기발광층(220) 상에는 제2 금속전극(240)이 위치한다.A second metal electrode 240 is positioned on the organic emission layer 220.

한편, 제1 금속전극(210)과 유기발광층(220) 사이에는 제1 금속전극(210) 및 유기발광층(220)의 재료에 따라 전자 전달을 돕기위한 전자주입층 또는 전자수송층, 또는 양자 모두를 포함시킬 수 있다.On the other hand, between the first metal electrode 210 and the organic light emitting layer 220, an electron injection layer or an electron transport layer, or both, to assist electron transfer, depending on the material of the first metal electrode 210 and the organic light emitting layer 220. Can be included.

또한, 유기발광층(220)과 제2 금속전극(240) 사이에는 제2 금속전극(240) 및 유기발광층(220)의 재료에 따라 정공 주입 및 전달을 돕기 위한 정공주입층 또는 정공수송층, 또는 양자 모두를 포함시킬 수 있다.In addition, between the organic emission layer 220 and the second metal electrode 240, depending on the material of the second metal electrode 240 and the organic emission layer 220, a hole injection layer or a hole transport layer to aid hole injection and transfer, or both. You can include all.

상기 제2 금속전극(240) 상에는 박막봉지층(Thin Film Encapsualtion; TFE)(250) 이 위치한다. 박막봉지층(250)은 유기발광층(220)이 수분에 취약한 점을 보완하기 위해, 유기 및 무기로 이루어진 다층막으로 형성될 수 있다. A thin film encapsulation (TFE) 250 is positioned on the second metal electrode 240. The thin film encapsulation layer 250 may be formed as a multilayered film made of organic and inorganic materials to compensate for the organic light emitting layer 220 being vulnerable to moisture.

상기 박막봉지층(250) 상에는 상기 밀봉 기판(200)과의 합착을 위한 접착층(260)이 위치한다.An adhesive layer 260 for bonding with the sealing substrate 200 is positioned on the thin film encapsulation layer 250.

이와 같은 본 발명의 일 실시예에 따르는 박막트랜지스터 및 유기전계발광 표시장치는 외부광원 및 내부광원에 의해 박막트랜지스터의 산화물 액티브층(120)으로 입사하는 광을 제1 광흡수막(110)과 제2 광흡수막(160)을 통해 반사 및 흡수함으로써 산화물 액티브층(120)의 광신뢰성을 향상시키고 나아가 박막트랜지스터 및 유기전계발광 표시장치의 성능을 높일 수 있는 효과가 있다.In the thin film transistor and organic light emitting display device according to an exemplary embodiment of the present invention, light incident to the oxide active layer 120 of the thin film transistor by an external light source and an internal light source is transmitted to the first light absorbing layer 110 and the first light absorbing layer 110. 2 By reflecting and absorbing through the light absorption layer 160, there is an effect of improving the optical reliability of the oxide active layer 120 and further improving the performance of the thin film transistor and the organic light emitting display device.

또한, 본 발명의 일 실시예에 따르는 유기전계발광 표시장치(2000)는 종래 외부광원이 유기전계발광 표시장치 내부로 입사하는 것을 방지하기 위해 사용하던 편광판을 제거함으로써 박형의 유기전계발광 표시장치를 구현 할 수 있는 효과가 있다.In addition, the organic light emitting display device 2000 according to an exemplary embodiment of the present invention provides a thin organic light emitting display device by removing a polarizing plate used to prevent an external light source from entering the organic light emitting display device. There is an effect that can be implemented.

한편, 도 4는 본 발명의 다른 실시예에 따르는 박막트랜지스터를 도시한 단면도이다. Meanwhile, FIG. 4 is a cross-sectional view illustrating a thin film transistor according to another embodiment of the present invention.

도 4를 참조로 자세히 설명하면, 기판(300)상에는 제1 광흡수막(310)이 위치한다. 상기 제1 광흡수막(310)에는 제1 버퍼층(311)이 형성된다. 상기 제1 버퍼층(311)상에는 게이트 전극(340), 게이트 절연막(330), 산화물 액티브층(320)이 차례로 위치한다. 상기 산화물 액티브층(320) 상에는 산화물 액티브층(320)의 상부 및 측부를 완전히 덮도록 제2 버퍼층(350)이 위치한다. 제2 광흡수막(360)은 상기 제2 버퍼층(350) 상에 위치하며 상기 제2 버퍼층(350)과 마찬가지로 상기 산화물 액티브층(320)의 상부 및 측면을 감싸도록 형성되는 것이 바람직하다.When described in detail with reference to FIG. 4, a first light absorbing layer 310 is positioned on the substrate 300. A first buffer layer 311 is formed on the first light absorbing layer 310. A gate electrode 340, a gate insulating layer 330, and an oxide active layer 320 are sequentially disposed on the first buffer layer 311. A second buffer layer 350 is positioned on the oxide active layer 320 so as to completely cover upper and side portions of the oxide active layer 320. It is preferable that the second light absorption layer 360 is positioned on the second buffer layer 350 and is formed to surround the top and side surfaces of the oxide active layer 320 like the second buffer layer 350.

상기 기판(300) 및 제2 광흡수막(360) 상에는 보호막(312)이 형성된다. 상기 보호막(312) 상에는 소스 전극(371) 및 드레인 전극(372)이 상기 제2 버퍼층(350), 제2 광흡수막(360) 및 보호막(312)을 관통하는 콘택홀을 통해 상기 산화물 액티브 층(320)에 연결된다. A protective layer 312 is formed on the substrate 300 and the second light absorbing layer 360. On the passivation layer 312, the source electrode 371 and the drain electrode 372 pass through the second buffer layer 350, the second light absorbing layer 360, and the passivation layer 312 through a contact hole. Connected to 320.

이와 같은 본 발명의 다른 실시예에 따르는 박막트랜지스터는 외부광원 및 내부광원에 의해 박막트랜지스터의 산화물 액티브층(320)으로 입사하는 광을 제1 광흡수막(310)과 제2 광흡수막(360)을 통해 반사 및 흡수함으로써 산화물 액티브층(320)의 광신뢰성을 향상시키고 나아가 박막트랜지스터의 성능을 높일 수 있는 효과가 있다.In the thin film transistor according to another embodiment of the present invention, light incident to the oxide active layer 320 of the thin film transistor by an external light source and an internal light source is transmitted to the first light absorbing layer 310 and the second light absorbing layer 360. ) Through reflection and absorption, thereby improving the optical reliability of the oxide active layer 320 and further increasing the performance of the thin film transistor.

본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.Those skilled in the art to which the present invention pertains will appreciate that the above-described present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof.

그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Therefore, it should be understood that the embodiments described above are illustrative in all respects and not limiting. The scope of the present invention is indicated by the claims to be described later rather than the detailed description, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be interpreted as being included in the scope of the present invention. do.

100 : 기판(100) 110 : 제1 광흡수막(110)
111 : 제1 버퍼층 120 : 산화물 액티브층(120)
130 : 게이트 절연막 140 : 게이트 전극(140)
150 : 제2 버퍼층(150) 160 : 제2 광흡수막(160)
100: substrate 100 110: first light absorbing film 110
111: first buffer layer 120: oxide active layer 120
130: gate insulating layer 140: gate electrode 140
150: second buffer layer 150 160: second light absorbing layer 160

Claims (7)

기판 상에 위치하는 제1 광흡수막;
상기 제1 광흡수막 상에 위치하는 산화물 액티브층;
상기 산화물 액티브층과 상기 제1 광흡수막 사이에 위치하는 제1 버퍼층;
상기 산화물 액티브층 상에 위치하는 게이트 절연막;
상기 게이트 절연막 상에 위치하는 게이트전극;
상기 게이트 전극 상에 위치하는 제2 버퍼층;
상기 제2 버퍼층 상에 위치하는 제2 광흡수막;
상기 제2 광흡수막이 형성된 기판 위에 형성된 중간절연층; 및
상기 중간절연층 상에 형성된 소스 전극 및 드레인 전극을 포함하며,
상기 제2 버퍼층은 상기 게이트전극의 상면 및 측면과 상기 산화물 액티브층의 상면 및 측면을 감싸며,
상기 제2 광흡수막은 상기 제2 버퍼층의 상면 및 측면을 감싸며,
상기 소스 전극 및 드레인 전극은 상기 중간절연층, 상기 제2 광흡수막 및 상기 제2 버퍼층에 형성된 콘택홀을 통해 상기 산화물 액티브층에 각각 접속되는 것을 특징으로 하는 박막트랜지스터.
A first light absorbing film positioned on the substrate;
An oxide active layer on the first light absorption layer;
A first buffer layer positioned between the oxide active layer and the first light absorbing layer;
A gate insulating layer on the oxide active layer;
A gate electrode on the gate insulating layer;
A second buffer layer on the gate electrode;
A second light absorbing layer on the second buffer layer;
An intermediate insulating layer formed on the substrate on which the second light absorbing layer is formed; And
And a source electrode and a drain electrode formed on the intermediate insulating layer,
The second buffer layer covers an upper surface and a side surface of the gate electrode and an upper surface and a side surface of the oxide active layer,
The second light absorbing layer covers the top and side surfaces of the second buffer layer,
The source electrode and the drain electrode are respectively connected to the oxide active layer through a contact hole formed in the intermediate insulating layer, the second light absorbing layer, and the second buffer layer.
제 1 항에 있어서,
상기 제1 및 제2 광흡수막은 산화물계 블랙염료 및 고내열 블랙수지 중 어느 하나로 이루어진 것을 특징으로 하는 박막트랜지스터.
The method of claim 1,
The first and second light absorption layers are thin film transistors, characterized in that made of any one of an oxide-based black dye and a high heat-resistant black resin.
삭제delete 삭제delete 삭제delete 제 1 항에 있어서,
상기 제1 및 제2 버퍼층은 SiO2 또는 SiNx로 이루어진 단층 또는 다층으로 형성되는 것을 특징으로 하는 박막트랜지스터.
The method of claim 1,
The first and second buffer layers are thin film transistors, characterized in that the single layer or multi-layer formed of SiO2 or SiNx.
기판 상에 위치하는 박막트랜지스터;
상기 박막트랜지스터와 연결된 제1 금속전극;
상기 제1 금속전극 상에 위치하는 제2 금속전극;및
상기 제1 금속전극 및 상기 제2 금속전극 사이에 형성된 유기발광층을 포함하며,
상기 박막트랜지스터는 상기 기판상에 위치하는 제1 광흡수막과, 상기 제1 광흡수막 상에 위치하는 산화물 액티브층과, 상기 산화물 액티브층과 상기 제1 광흡수막 사이에 위치하는 제1 버퍼층과, 상기 산화물 액티브층 상에 위치하는 게이트 절연막과, 상기 게이트 절연막 상에 위치하는 게이트전극과, 상기 게이트 전극 상에 위치하는 제2 버퍼층과, 상기 제2 버퍼층 상에 위치하는 제2 광흡수막과, 상기 제2 광흡수막이 형성된 기판 위에 형성된 중간절연층과, 상기 중간절연층 상에 형성된 소스 전극 및 상기 중간절연층 상에 형성되고 상기 제1 금속전극과 연결된 드레인 전극을 포함하며
상기 제2 버퍼층은 상기 게이트전극의 상면 및 측면과 상기 산화물 액티브층의 상면 및 측면을 감싸며,
상기 제2 광흡수막은 상기 제2 버퍼층의 상면 및 측면을 감싸며,
상기 소스 전극 및 드레인 전극은 상기 중간절연층, 상기 제2 광흡수막 및 상기 제2 버퍼층에 형성된 콘택홀을 통해 상기 산화물 액티브층에 각각 접속되는 것을 특징으로 하는 유기발광표시장치
A thin film transistor positioned on the substrate;
A first metal electrode connected to the thin film transistor;
A second metal electrode on the first metal electrode; and
And an organic light emitting layer formed between the first metal electrode and the second metal electrode,
The thin film transistor includes a first light absorbing layer disposed on the substrate, an oxide active layer disposed on the first light absorbing layer, and a first buffer layer disposed between the oxide active layer and the first light absorbing layer And, a gate insulating layer on the oxide active layer, a gate electrode on the gate insulating layer, a second buffer layer on the gate electrode, and a second light absorption layer on the second buffer layer. And, an intermediate insulating layer formed on the substrate on which the second light absorbing layer is formed, a source electrode formed on the intermediate insulating layer, and a drain electrode formed on the intermediate insulating layer and connected to the first metal electrode,
The second buffer layer covers an upper surface and a side surface of the gate electrode and an upper surface and a side surface of the oxide active layer,
The second light absorbing layer covers the top and side surfaces of the second buffer layer,
Wherein the source electrode and the drain electrode are respectively connected to the oxide active layer through a contact hole formed in the intermediate insulating layer, the second light absorbing layer, and the second buffer layer.
KR1020140081351A 2014-06-30 2014-06-30 Thin Film Transistor, and Organic Light Emitting Display Using The Same KR102155568B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140081351A KR102155568B1 (en) 2014-06-30 2014-06-30 Thin Film Transistor, and Organic Light Emitting Display Using The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140081351A KR102155568B1 (en) 2014-06-30 2014-06-30 Thin Film Transistor, and Organic Light Emitting Display Using The Same

Publications (2)

Publication Number Publication Date
KR20160002570A KR20160002570A (en) 2016-01-08
KR102155568B1 true KR102155568B1 (en) 2020-09-15

Family

ID=55170461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140081351A KR102155568B1 (en) 2014-06-30 2014-06-30 Thin Film Transistor, and Organic Light Emitting Display Using The Same

Country Status (1)

Country Link
KR (1) KR102155568B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003270663A (en) * 2002-03-14 2003-09-25 Sharp Corp Liquid crystal display device
JP2012226363A (en) * 2004-04-28 2012-11-15 Semiconductor Energy Lab Co Ltd Display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102093192B1 (en) * 2012-12-03 2020-03-25 엘지디스플레이 주식회사 Thin film transistor and Display Device and Method of manufacturing the sames

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003270663A (en) * 2002-03-14 2003-09-25 Sharp Corp Liquid crystal display device
JP2012226363A (en) * 2004-04-28 2012-11-15 Semiconductor Energy Lab Co Ltd Display device

Also Published As

Publication number Publication date
KR20160002570A (en) 2016-01-08

Similar Documents

Publication Publication Date Title
KR102699702B1 (en) Array Substrate For Thin Film Transistor
KR102543577B1 (en) Transistor array panel, manufacturing method thereof, and disalay device comprising the same
KR101711870B1 (en) Thin film transistor, manufacturing method thereof and display substrate using the thin film transistor
KR102418493B1 (en) Thin film trnasistor comprising 2d semiconductor and display device comprising the same
US9711583B2 (en) Display device
US8841666B2 (en) Display device
JP6021770B2 (en) Oxide thin film transistor and method for manufacturing the same
TWI541993B (en) Organic light emitting display and manufacturing method thereof
US20180013006A1 (en) Semiconductor device and manufacturing method for the same
US9112188B2 (en) Method of manufacturing capacitor, method of manufacturing organic light emitting display device including the capacitor, and organic light emitting display device manufactured by using the method
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
US10804404B2 (en) Thin film transistor array panel and manufacturing method thereof
KR102188690B1 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display device havint the thin film transistor
KR102141082B1 (en) Organic light emitting diode display device and method of fabricating the same
KR102155568B1 (en) Thin Film Transistor, and Organic Light Emitting Display Using The Same
KR102132412B1 (en) Thin fim transistor array substrate for display device and method fabricating the same
KR20160049172A (en) Thin film transistor array substrate and display device comprising the same
KR102238323B1 (en) Display device
KR102235076B1 (en) Thin film transistor array substrate and method for manufacturing of the same
KR102586429B1 (en) Thin film trnasistor having protecting layer for blocking hydrogen, method for manufacturing the same and display device comprising the same
KR102101398B1 (en) Oxide semiconductor thin film transistor and Display Device and Method of manufacturing the sames
KR102207941B1 (en) Array substrate
JP2015069984A (en) Thin-film transistor, and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant