JP2003270663A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2003270663A JP2003270663A JP2002069773A JP2002069773A JP2003270663A JP 2003270663 A JP2003270663 A JP 2003270663A JP 2002069773 A JP2002069773 A JP 2002069773A JP 2002069773 A JP2002069773 A JP 2002069773A JP 2003270663 A JP2003270663 A JP 2003270663A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- liquid crystal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下、ＴＦＴ(Thin Film Transistor)と称する）等の
スイッチング素子を用いたアクティブマトリクス型液晶
表示装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device using a switching element such as a thin film transistor (hereinafter referred to as TFT (Thin Film Transistor)).
【０００２】[0002]
【従来の技術】近年、液晶表示装置は、軽量、薄型、低
消費電力などの利点を持つディスプレイとして、注目さ
れ、研究開発が盛んに行なわれているデバイスである。
液晶表示装置の構造は、液晶層を透明電極で挟んで構成
された“画素”がマトリクス状に配置されたものであ
る。動作原理は、個々の画素の透明電極間に任意の電圧
を加え、液晶分子の配向の状態を変化させることによ
り、液晶中を通過する光の偏光度を変化させることによ
り、光の透過率を制御するものである。液晶表示装置
は、その動作原理から単純マトリクス型とアクティブマ
トリクス型に分けられる。アクティブマトリクス型液晶
表示装置は、各画素ごとにＴＦＴのアクティブ素子をス
イッチング素子として備えているため、各画素毎に独立
に信号を送ることが出来るので、解像度が優れ、鮮明な
画像が得られることから注目されている。2. Description of the Related Art In recent years, a liquid crystal display device has attracted attention as a display having advantages such as light weight, thin shape, and low power consumption, and is a device which has been actively researched and developed.
The structure of the liquid crystal display device is such that "pixels" formed by sandwiching a liquid crystal layer between transparent electrodes are arranged in a matrix. The principle of operation is to apply an arbitrary voltage between the transparent electrodes of individual pixels to change the alignment state of liquid crystal molecules, thereby changing the degree of polarization of light passing through the liquid crystal, thereby changing the light transmittance. To control. The liquid crystal display device is classified into a simple matrix type and an active matrix type according to its operation principle. Since the active matrix type liquid crystal display device is provided with the active element of the TFT as a switching element for each pixel, it is possible to independently send a signal to each pixel, so that the resolution is excellent and a clear image can be obtained. Has been attracting attention.
【０００３】アクティブマトリクス型液晶表示装置のス
イッチング素子として現在、アモルファスシリコン薄膜
を用いたＴＦＴが頻繁に用いられている。また、最近で
は、アモルファスシリコン薄膜を６００℃程度以上の温
度で熱処理するか、またはエキシマレーザー等の照射に
より再結晶化させるレーザー結晶化処理等により形成し
たポリシリコン薄膜を用いたＴＦＴが提案されている。
ポリシリコン薄膜の場合、アモルファスシリコンに比べ
て高移動度を有する。このため、画素のスイッチング素
子に加えて、このスイッチング素子を駆動するための駆
動回路部分もポリシリコン薄膜を用いたＴＦＴで同一基
板上に形成できるメリットがある。As a switching element of an active matrix type liquid crystal display device, a TFT using an amorphous silicon thin film is frequently used at present. Further, recently, a TFT using a polysilicon thin film formed by a laser crystallization process in which an amorphous silicon thin film is heat-treated at a temperature of about 600 ° C. or higher, or recrystallized by irradiation with an excimer laser or the like has been proposed. There is.
A polysilicon thin film has a higher mobility than amorphous silicon. Therefore, in addition to the switching element of the pixel, the drive circuit portion for driving the switching element has an advantage that it can be formed on the same substrate by the TFT using the polysilicon thin film.
【０００４】先に述べたように、液晶表示装置は液晶中
を通過する光の偏光度を変化させることにより光の透過
率を制御する装置であり、液晶自体は発光機能を備えて
いない。そのため、何らかの光源を用意する必要があ
る。たとえば、透過型液晶表示装置の場合、液晶表示装
置の背後に照明装置（バックライト等）を配置して、そ
こから入射される光によって表示を行なう。または、プ
ロジェクター等では、光源としてメタルハライドランプ
等を用い、レンズ系と液晶表示装置とを組み合わせて投
影する。また、反射型の場合、外部からの入射光を反射
電極により反射させることにより表示を行なっている。As described above, the liquid crystal display device is a device for controlling the light transmittance by changing the polarization degree of light passing through the liquid crystal, and the liquid crystal itself does not have a light emitting function. Therefore, it is necessary to prepare some kind of light source. For example, in the case of a transmissive liquid crystal display device, an illuminating device (backlight or the like) is arranged behind the liquid crystal display device, and display is performed by light incident from the illuminating device. Alternatively, in a projector or the like, a metal halide lamp or the like is used as a light source, and projection is performed by combining a lens system and a liquid crystal display device. Further, in the case of the reflection type, display is performed by reflecting incident light from the outside with a reflection electrode.
【０００５】一般に、シリコン等の半導体に光が照射さ
れ、光吸収が起こると導電帯に電子、価電子帯には正孔
が励起されて電子―正孔対が生成され、いわゆる光電効
果が起こる。前述した、画素のスイッチング素子等に用
いられるアモルファスシリコン薄膜あるいはポリシリコ
ン薄膜でも同様であり、光が照射されることにより、薄
膜中に電子―正孔対が生成される。このため、アモルフ
ァスシリコン薄膜またはポリシリコン薄膜を活性層に用
いたＴＦＴにおいて、光が照射されると、電子―正孔対
に起因した光電流が発生する。この光電流は、ＴＦＴの
オフ時のリーク電流を増大させることになり、液晶表示
のコントラスト等を劣化させるなどの問題を引き起こ
す。In general, when a semiconductor such as silicon is irradiated with light and light is absorbed, electrons are excited in a conduction band and holes are excited in a valence band to generate an electron-hole pair, so that a so-called photoelectric effect occurs. . The same applies to the above-described amorphous silicon thin film or polysilicon thin film used for a switching element of a pixel or the like, and electron-hole pairs are generated in the thin film when irradiated with light. Therefore, in the TFT using the amorphous silicon thin film or the polysilicon thin film as the active layer, when light is irradiated, a photocurrent is generated due to the electron-hole pair. This photocurrent increases the leak current when the TFT is off, which causes problems such as deterioration of the contrast of liquid crystal display.
【０００６】反射型液晶表示装置の場合は、ＴＦＴに接
続される、主に金属膜等からなる反射電極がＴＦＴ上を
覆うように配置されるため、外部からの入射光が直接Ｔ
ＦＴに到達することは無い。そのため、ＴＦＴのリーク
電流が増大するなどの問題が起こりにくい。しかし、透
過型液晶表示装置の場合、ＴＦＴはバックライトからの
直接の光にさらされるだけでなく、バックライト以外の
方向からの間接的な入射光がＴＦＴに到達する可能性が
ある。また、プロジェクターなどの場合では、一旦液晶
表示装置を通過した光がレンズ系等での反射によりＴＦ
Ｔに戻ってくることがある。これらの入射光がＴＦＴに
到達しないよう、いろいろな工夫が提案されている。In the case of a reflection type liquid crystal display device, a reflection electrode mainly made of a metal film or the like, which is connected to the TFT, is arranged so as to cover the TFT, so that the incident light from the outside can be directly transmitted to the TFT.
It never reaches the FT. Therefore, problems such as an increase in the leak current of the TFT are unlikely to occur. However, in the case of a transmissive liquid crystal display device, the TFT is not only exposed to direct light from the backlight, but also indirect incident light from directions other than the backlight may reach the TFT. Further, in the case of a projector or the like, light that has once passed through the liquid crystal display device is reflected by a lens system or the like to cause TF
May come back to T. Various measures have been proposed to prevent these incident lights from reaching the TFT.
【０００７】たとえば、特開２０００−３３０１２９公
報では、多結晶シリコンＴＦＴの下部に遮光層を配置
し、さらに多結晶シリコンＴＦＴにデータ信号を入力す
る信号配線およびその上層の平坦化された層間絶縁膜上
に上部の遮光層を配置することにより、遮光性能を向上
させ、光リーク電流を低減できるとの提案がなされてい
る。For example, in Japanese Unexamined Patent Application Publication No. 2000-330129, a light shielding layer is arranged under a polycrystalline silicon TFT, a signal wiring for inputting a data signal to the polycrystalline silicon TFT, and a flattened interlayer insulating film above the signal wiring. It has been proposed that the light shielding performance can be improved and the light leakage current can be reduced by disposing the upper light shielding layer on the top.
【０００８】また、特開２００１−２０９０６７公報で
は、半導体層（チャネル部）の下部に遮光層を配置し、
データ信号を入力する信号配線およびその上層に遮光層
を配置している。さらに、半導体層（チャネル部）のチ
ャネル幅方向からの光入射を阻止するため、半導体層と
同じ層で遮光用半導体層を半導体層（チャネル部）の両
隣に配置することによりチャネル幅方向からの光リーク
電流を低減できるとの提案がされている。Further, in Japanese Patent Laid-Open No. 2001-209067, a light shielding layer is arranged below a semiconductor layer (channel portion),
A signal wiring for inputting a data signal and a light shielding layer are arranged thereabove. Further, in order to prevent light from entering the semiconductor layer (channel portion) in the channel width direction, by disposing light-shielding semiconductor layers in the same layer as the semiconductor layer on both sides of the semiconductor layer (channel portion), It has been proposed that the light leak current can be reduced.
【０００９】[0009]
【発明が解決しようとする課題】上述の方法によれば、
ＴＦＴの活性層である半導体薄膜に外部からの光が入射
するのを防ぐためにＴＦＴの上部及び下部に遮光層が設
けられているので、入射光の大部分が半導体薄膜に到達
しないと考えられる。しかし、液晶表示装置内に入射す
る光は、光源（バックライトやメタルハライドランプ
等）からの直接光だけでなく、液晶表示装置内部の形状
等に起因した間接的にＴＦＴへ到達する入射光もある。
このような光がＴＦＴのリーク電流の増大を引き起こす
可能性がある。According to the above method,
It is considered that most of the incident light does not reach the semiconductor thin film because the light shielding layers are provided above and below the TFT in order to prevent light from the outside from entering the semiconductor thin film that is the active layer of the TFT. However, the light entering the liquid crystal display device is not only the direct light from the light source (backlight, metal halide lamp, etc.) but also the incident light indirectly reaching the TFT due to the shape inside the liquid crystal display device. .
Such light may cause an increase in the leak current of the TFT.
【００１０】図１９には、上部遮光膜１３６、下部遮光
膜１３１およびその間に位置する半導体層１３２（ＴＦ
Ｔ部分）を単純化して示している。Ａ1およびＡ2のよう
に上下方向から入射する光は上部遮光層１３６および下
部遮光層１３１により遮られるため、半導体層１３２に
光は到達しない。しかし、Ａ3やＡ4のように斜め方向あ
るいは横方向から入射する光に対しては遮光できず、半
導体層に光が到達してしまい、光リーク電流が発生す
る。In FIG. 19, an upper light-shielding film 136, a lower light-shielding film 131, and a semiconductor layer 132 (TF) located between them.
(T part) is simplified and shown. Light incident from above and below like A1 and A2 is blocked by the upper light shielding layer 136 and the lower light shielding layer 131, so that the light does not reach the semiconductor layer 132. However, the light such as A3 and A4 which cannot be obliquely or laterally incident cannot be shielded, and the light reaches the semiconductor layer, resulting in a light leak current.
【００１１】これを避ける方法として、図２０に示すよ
うに上部遮光膜１３６を大きくすることが考えられる
が、それでもＡ4のような横方向からの光を遮光するこ
とは難しく、また、このようにすると遮光部分の面積が
増加するので、開口率の低下を引き起こすことになる。As a method of avoiding this, it is conceivable to make the upper light-shielding film 136 large as shown in FIG. 20, but it is still difficult to shield light from the lateral direction such as A4, and as described above. Then, the area of the light-shielding portion is increased, which causes a decrease in aperture ratio.
【００１２】特開２０００−３３０１２９公報では、以
上に述べたような問題点がある。また、上述の問題のほ
かに、特開２００１−２０９０６７公報では遮光用半導
体層を半導体層（チャネル部）の両側に距離をとってパ
ターニングするために遮光領域の面積が増大し、開口率
が低下する問題がある。Japanese Unexamined Patent Application Publication No. 2000-330129 has the above-mentioned problems. In addition to the above-mentioned problems, in JP-A-2001-209067, since the light-shielding semiconductor layer is patterned on both sides of the semiconductor layer (channel portion) with a distance, the area of the light-shielding region increases and the aperture ratio decreases. I have a problem to do.
【００１３】本発明は、光リーク電流を低減しかつ開口
率を低下させない液晶表示装置を提供することを目的と
する。It is an object of the present invention to provide a liquid crystal display device that reduces light leak current and does not reduce aperture ratio.
【００１４】[0014]
【課題を解決するための手段】本発明の液晶表示装置
は、スイッチング素子となるＭＩＳ(Metal Insulator S
emiconductor)電界効果トランジスタをマトリクス状に
配置した液晶表示装置である。この液晶表示装置は、ス
イッチング素子の下方位置、およびスイッチング素子の
上方のメタル配線層を含んでそれ以上の上層の位置、の
少なくとも一方に位置し、光を遮る遮光層と、ＭＩＳ電
界効果トランジスタのゲート配線層とメタル配線層との
間に位置し、ＭＩＳ電界効果トランジスタの半導体層に
向う光を遮るように配置された中間遮光層とを備える
（請求項１）。A liquid crystal display device according to the present invention is provided with a MIS (Metal Insulator S / S) functioning as a switching element.
emiconductor) A liquid crystal display device in which field effect transistors are arranged in a matrix. This liquid crystal display device is located at least at one of the lower position of the switching element and the upper position including the metal wiring layer above the switching element, and a light blocking layer for blocking light and a MIS field effect transistor. An intermediate light-shielding layer is provided between the gate wiring layer and the metal wiring layer, and is arranged so as to block light toward the semiconductor layer of the MIS field effect transistor (claim 1).
【００１５】この構成により、中間遮光層は、半導体層
に近づいた位置で遮光するので、開口率を低下させるこ
となく、半導体層に向う光を抑制することができる。中
間遮光層があれば、上部と下部の両方に遮光層があって
もよいし、片方に遮光層があるだけでもよい。上記「半
導体層に向う光を遮る」とは、半導体層に向う光を完全
に遮断してもよいし、半導体層に向う光を減少させるだ
けでもよい。なお、以後の説明で、上記の「中間遮光
層」を、上部および下部の遮光層とは異なる遮光層であ
ることを明確にする意味で、「第３の遮光層」という場
合がある。With this structure, the intermediate light-shielding layer shields light at a position close to the semiconductor layer, so that light directed to the semiconductor layer can be suppressed without reducing the aperture ratio. If there is an intermediate light-shielding layer, both the upper and lower light-shielding layers may be provided, or only one light-shielding layer may be provided. The above-mentioned "blocking the light toward the semiconductor layer" may completely block the light toward the semiconductor layer, or may only reduce the light toward the semiconductor layer. In the following description, the "intermediate light-shielding layer" may be referred to as "third light-shielding layer" in the sense that it is a light-shielding layer different from the upper and lower light-shielding layers.
【００１６】上記本発明の液晶表示装置では、中間遮光
層は、半導体層を上部と側部とから囲むように配置され
ることができる（請求項２）。In the liquid crystal display device of the present invention, the intermediate light-shielding layer may be arranged so as to surround the semiconductor layer from the upper side and the side portion (claim 2).
【００１７】上部と側部との両方から囲むことにより、
半導体層に向う光を、非常に低いレベルにまで抑制する
ことができる。By surrounding from both the top and the side,
Light directed to the semiconductor layer can be suppressed to a very low level.
【００１８】上記本発明の液晶表示装置では、スイッチ
ング素子の下方位置に位置する下部遮光層と、スイッチ
ング素子の上方のメタル配線層を含む上層位置に位置す
る上部遮光層とを備えることができる（請求項３）。The liquid crystal display device according to the present invention may include a lower light-shielding layer located below the switching element and an upper light-shielding layer located above the switching element and including the metal wiring layer. Claim 3).
【００１９】この構成により、上方から下に向う光と、
下方から上に向う光とを共に遮ることができ、遮光の程
度を高めることができる。With this structure, the light from the upper side to the lower side,
It is possible to block light that goes upward from below and to increase the degree of light blocking.
【００２０】上記本発明の液晶表示装置では、スイッチ
ング素子の活性層が、非晶質シリコン、多結晶シリコ
ン、および単結晶シリコンのいずれかで形成されること
ができる（請求項４）。In the above liquid crystal display device of the present invention, the active layer of the switching element can be formed of any one of amorphous silicon, polycrystalline silicon and single crystal silicon (claim 4).
【００２１】この構成により、汎用される材料を用いて
ＭＩＳ電界効果トランジスタを形成することができる。With this structure, the MIS field effect transistor can be formed by using a commonly used material.
【００２２】上記本発明の液晶表示装置では、ＭＩＳ電
界効果トランジスタの半導体層にＬＤＤ(Lightly Doped
Drain)構造を有することができる（請求項５）。In the liquid crystal display device of the present invention, the LDD (Lightly Doped) is formed on the semiconductor layer of the MIS field effect transistor.
It can have a Drain) structure (claim 5).
【００２３】このＬＤＤ構造により、チャネル-ドレイ
ン間の電界強度を弱め、その結果、リーク電流を低減す
ることができる。With this LDD structure, the electric field strength between the channel and the drain can be weakened, and as a result, the leakage current can be reduced.
【００２４】上記本発明の液晶表示装置では、中間遮光
層は、平面的に見て、少なくとも、ソース領域とソース
側低濃度不純物領域の接合部分、ソース側低濃度不純物
領域、ソース側低濃度不純物領域とチャネル領域の接合
部分、チャネル領域とドレイン側低濃度不純物領域の接
合部分、ドレイン側低濃度不純物領域、ドレイン側低濃
度不純物領域とドレイン領域の接合部分を覆うように形
成することができる（請求項６）。In the above-described liquid crystal display device of the present invention, the intermediate light-shielding layer has at least the junction between the source region and the source-side low-concentration impurity region, the source-side low-concentration impurity region, and the source-side low-concentration impurity in plan view. It can be formed so as to cover the junction between the region and the channel region, the junction between the channel region and the drain-side low-concentration impurity region, the drain-side low-concentration impurity region, and the junction between the drain-side low-concentration impurity region and the drain region ( Claim 6).
【００２５】この構成により、半導体層のほとんどを遮
光することができる。上記本発明の液晶表示装置では、
ＭＩＳ電界効果トランジスタの半導体層は、周囲より高
い段の上に設けられ、中間遮光層が、その段の側壁に沿
って延在することができる（請求項７）。With this structure, most of the semiconductor layer can be shielded from light. In the liquid crystal display device of the present invention,
The semiconductor layer of the MIS field effect transistor is provided on a step higher than the surroundings, and the intermediate light-shielding layer can extend along the side wall of the step (claim 7).
【００２６】この構成により、半導体層の側部も確実に
囲むようになる。このため、斜め上からの光や横方向か
らの光も、より確実に遮光できるようになる。With this structure, the side portion of the semiconductor layer can be surely surrounded. For this reason, it is possible to more reliably shield light from diagonally above and light from the lateral direction.
【００２７】上記本発明の液晶表示装置では、上部、下
部および中間の遮光層が、上部、下部および中間の遮光
層が、Ta,Ti,W,Mo,Cr,Niののいずれかの金属膜、シリコ
ン膜、およびMoSi2,TaSi2,WSi2,CoSi2,NiSi2,PtSi、Pd2
S,HfN,ZrN,TiN,TAN,NbN,TiC,TaC,TiB2のいずれかの単層
膜、ならびにTa膜、Ti膜、W膜、Mo膜、Cr膜、Ni膜、シ
リコン膜、MoSi2膜、TaSi2膜、WSi2膜、CoSi2膜、NiSi2
膜、PtSi膜、Pd2S膜、HfN膜、ZrN膜、TiN膜、TAN膜、Nb
N膜、TiC膜、TaC膜、およびTiB2膜、のいくつかを組み
合わせた多層膜、のいずれかにより構成されることがで
きる（請求項８）。In the above-mentioned liquid crystal display device of the present invention, the upper, lower and middle light-shielding layers, and the upper, lower and middle light-shielding layers are metal films of any one of Ta, Ti, W, Mo, Cr and Ni. , Silicon film, and MoSi 2 , TaSi 2 , WSi 2 , CoSi 2 , NiSi 2 , PtSi, Pd 2
Single layer film of S, HfN, ZrN, TiN, TAN, NbN, TiC, TaC, TiB 2 , and Ta film, Ti film, W film, Mo film, Cr film, Ni film, silicon film, MoSi 2 Film, TaSi 2 film, WSi 2 film, CoSi 2 film, NiSi 2
Film, PtSi film, Pd 2 S film, HfN film, ZrN film, TiN film, TAN film, Nb
It can be composed of any one of a N film, a TiC film, a TaC film, and a TiB 2 film, which is a multi-layered film.
【００２８】上記の薄膜は成膜が容易であり、かつ遮光
性に優れている。また、上記の材料のうち所定の材料に
ついては、電気抵抗も低いので配線層に併用することが
できる。The above thin film is easy to form and has excellent light shielding properties. In addition, a predetermined material among the above materials has a low electric resistance and thus can be used in combination in the wiring layer.
【００２９】上記本発明の液晶表示装置では、上部遮光
層および下部遮光層の少なくとも一方を配線層として併
用することができる（請求項９）。In the above liquid crystal display device of the present invention, at least one of the upper light shielding layer and the lower light shielding layer can be used together as a wiring layer (claim 9).
【００３０】この構成により、上部遮光層または下部遮
光層の形成に伴なう容量増大を抑制することができる。With this structure, it is possible to suppress an increase in capacity accompanying the formation of the upper light shielding layer or the lower light shielding layer.
【００３１】上記本発明の液晶表示装置では、中間遮光
層がソース側とドレイン側とに分離されることができる
（請求項１０）。In the liquid crystal display device of the present invention, the intermediate light-shielding layer can be separated into the source side and the drain side (claim 10).
【００３２】この構成により、ソース側とドレイン側と
の中間遮光層に独立に電位を印加することができる。With this structure, it is possible to independently apply a potential to the intermediate light-shielding layers on the source side and the drain side.
【００３３】上記本発明の液晶表示装置では、ソース側
の中間遮光層がソース電極に、ドレイン側の中間遮光層
がドレイン電極に電気的に接続されることができる（請
求項１１）。In the liquid crystal display device of the present invention, the intermediate light-shielding layer on the source side can be electrically connected to the source electrode, and the intermediate light-shielding layer on the drain side can be electrically connected to the drain electrode (claim 11).
【００３４】この構成により、ソースと、ドレインとに
互いに独立に電位を印加しながら、中間遮光層の形成に
伴なう容量増大を抑制することができる。With this structure, it is possible to suppress the increase in capacitance associated with the formation of the intermediate light-shielding layer while applying the potentials to the source and the drain independently of each other.
【００３５】[0035]
【発明の実施の形態】次に図面を用いて本発明の実施の
形態について説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings.
【００３６】（実施の形態１）図１は、本発明の実施の
形態１における液晶表示装置を示す図であり、本発明の
基本構成の大略を示す図である。透明基板１の上に、下
部遮光層２が配置され、その上を絶縁膜３が覆ってい
る。この絶縁膜３の上にアモルファスシリコンや多結晶
シリコンなどからなる半導体層が設けられ、その半導体
層を上から取り囲むように、第３の遮光層（中間遮光
層）１６が設けられている。この第３の遮光層１６を覆
うように絶縁膜３０が設けられ、絶縁膜３０の上に上部
遮光層２３が配置されている。(Embodiment 1) FIG. 1 is a diagram showing a liquid crystal display device according to Embodiment 1 of the present invention, and is a diagram showing an outline of a basic configuration of the present invention. The lower light shielding layer 2 is arranged on the transparent substrate 1, and the insulating film 3 covers the lower light shielding layer 2. A semiconductor layer made of amorphous silicon or polycrystalline silicon is provided on the insulating film 3, and a third light shielding layer (intermediate light shielding layer) 16 is provided so as to surround the semiconductor layer from above. An insulating film 30 is provided so as to cover the third light shielding layer 16, and an upper light shielding layer 23 is arranged on the insulating film 30.
【００３７】前述のように、従来の方法では、開口率を
下げずに斜め方向および横方向から入射する光を遮光す
ることは難しかったが、本実施の形態では、斜め方向Ａ
3および横方向Ａ4から半導体層５に向って入射する光を
遮光する。第３の遮光層１６は、遮光部分の面積を最小
にするために、半導体層５にできるだけ近い位値で、半
導体層の上部と側部とを囲むように形成される。As described above, according to the conventional method, it was difficult to block the light incident from the oblique direction and the lateral direction without lowering the aperture ratio, but in the present embodiment, the oblique direction A is used.
The light that enters from 3 and the lateral direction A4 toward the semiconductor layer 5 is blocked. The third light shielding layer 16 is formed so as to surround the upper and side portions of the semiconductor layer with a value as close as possible to the semiconductor layer 5 in order to minimize the area of the light shielding portion.
【００３８】上記のように、本実施の形態では、第３の
遮光層１６を半導体層５にできる限り近くで、かつ半導
体層の上部および側部を囲むように配置するので、開口
率を低下させることなく斜め方向および横方向からの入
射光を同時に遮光することが可能となる。As described above, in the present embodiment, the third light shielding layer 16 is arranged as close as possible to the semiconductor layer 5 and so as to surround the upper and side portions of the semiconductor layer, so that the aperture ratio is lowered. It is possible to block the incident light from the oblique direction and the lateral direction at the same time without causing it.
【００３９】（実施の形態２）図２は、本発明の実施の
形態２における液晶表示装置を示す図である。図２に示
すように、ゲート電極層８とソース、ドレイン配線層１
９，２０との間の高さに、第３の遮光部１６を設ける。
この第３の遮光部は、半導体層５にできるだけ近い位置
に設けることが望ましい。(Second Embodiment) FIG. 2 is a diagram showing a liquid crystal display device according to a second embodiment of the present invention. As shown in FIG. 2, the gate electrode layer 8 and the source / drain wiring layer 1
The third light-shielding portion 16 is provided at a height between 9 and 20.
It is desirable that the third light shielding portion be provided at a position as close to the semiconductor layer 5 as possible.
【００４０】従来、上部遮光膜はソース配線層またはそ
れよりも上層（対向基板側も含めて）に形成されてい
た。たとえば、ソース配線層を上部遮光層とする場合、
ソース配線層はゲート配線層との寄生容量を小さくする
ため、またはソース配線層の電位の影響がソース配線層
より下にあるトランジスタの電気特性に影響を及ぼすこ
との無いように、ゲート配線層と間隔をとっている。そ
のため、上部遮光膜を半導体層近くに形成することが難
しかった。本実施の形態では、上部遮光層と別個に第３
の遮光部を設けることにより、上記の作用を得ることが
可能となる。Conventionally, the upper light-shielding film has been formed in the source wiring layer or in a layer above the source wiring layer (including the counter substrate side). For example, when using the source wiring layer as the upper light shielding layer,
In order to reduce the parasitic capacitance between the source wiring layer and the gate wiring layer, or to prevent the influence of the potential of the source wiring layer from affecting the electrical characteristics of the transistor below the source wiring layer, Spaced. Therefore, it is difficult to form the upper light-shielding film near the semiconductor layer. In this embodiment, the third light-shielding layer is provided separately from the third light-shielding layer.
By providing the light shielding part, it is possible to obtain the above-mentioned effect.
【００４１】図３は、図２のＩＩＩ-ＩＩＩ線に沿う断
面図である。第３の遮光部１６が半導体層５に近接した
位置で、その上部および側部を囲むように配置されてい
るので、斜め方向から入射する光Ａ3および横方向から
入射する光Ａ4を、開口率を下げることなく遮光するこ
とができる。また、第３の遮光層の電位を任意に設定で
きることが可能であるため、第３の遮光層の下に位置す
るトランジスタの電気特性に悪影響を及ぼすことが無
い。FIG. 3 is a sectional view taken along the line III-III in FIG. Since the third light-shielding portion 16 is arranged close to the semiconductor layer 5 so as to surround the upper portion and the side portion thereof, the light A3 incident obliquely and the light A4 incident laterally are adjusted to have an aperture ratio. Can be shielded without lowering. Further, since the potential of the third light shielding layer can be set arbitrarily, there is no adverse effect on the electrical characteristics of the transistor located under the third light shielding layer.
【００４２】（実施の形態３）図４は、本発明の実施の
形態３における液晶表示装置を示す図である。図４にお
いて、透明基板１の上に下部遮光層２が設けられ、これ
らを覆うように絶縁膜３が配置されている。絶縁膜３に
は段差が設けられ、段の上には半導体層５が位置し、そ
の半導体層に、スイッチング素子となるＭＩＳＦＥＴ(M
etal InsulatorSemiconductor Field Effect Transisto
r)が形成されている。すなわち、チャネル領域１１を挟
んで、ＬＤＤ構造の低濃度不純物領域９，１０が位置
し、高濃度不純物領域のソース領域１３と、ドレイン領
域１４とに連続している。チャネル領域１１の上にはゲ
ート絶縁膜７が設けられ、その上にゲート電極８が位置
する。ソース領域１３上のコンタクトホール１８を埋め
こむプラグ配線に連続して位置するソース配線１９と、
ドレイン領域１４上のコンタクトホール１８を埋めこむ
プラグ配線に連続して位置するドレイン配線２０とが設
けられている。段上および段下をともに連続して覆う層
間絶縁膜１５の上には、ソース領域からドレイン領域に
いたる部分を上から覆うように、第３の遮光層１６が設
けられている。第３の遮光層１６と層間絶縁膜１５との
上に、層間絶縁膜１７が堆積され、さらに窒化膜２１
と、層間絶縁膜２２とが形成されている。層間絶縁膜２
２の上には、上部遮光層２３が形成されている。図４に
は図示していないが、層間絶縁膜２２にコンタクトホー
ルを形成し、ドレイン電極２０にＩＴＯ等からなる透明
電極を電気的に接続する。(Third Embodiment) FIG. 4 is a diagram showing a liquid crystal display device according to a third embodiment of the present invention. In FIG. 4, the lower light shielding layer 2 is provided on the transparent substrate 1, and the insulating film 3 is arranged so as to cover them. A step is provided in the insulating film 3, the semiconductor layer 5 is located on the step, and the semiconductor layer 5 has a MISFET (M
etal Insulator Semiconductor Field Effect Transisto
r) is formed. That is, the low-concentration impurity regions 9 and 10 of the LDD structure are located with the channel region 11 in between, and are continuous with the source region 13 and the drain region 14 of the high-concentration impurity regions. A gate insulating film 7 is provided on the channel region 11, and a gate electrode 8 is located on the gate insulating film 7. A source wiring 19 that is located continuously to a plug wiring that fills the contact hole 18 on the source region 13;
A drain wiring 20 that is located continuously to the plug wiring that fills the contact hole 18 on the drain region 14 is provided. A third light-shielding layer 16 is provided on the interlayer insulating film 15 that continuously covers both the upper and lower steps and covers the portion from the source region to the drain region from above. An interlayer insulating film 17 is deposited on the third light shielding layer 16 and the interlayer insulating film 15, and a nitride film 21 is further formed.
And an interlayer insulating film 22 are formed. Interlayer insulation film 2
An upper light-shielding layer 23 is formed on the second layer 2. Although not shown in FIG. 4, a contact hole is formed in the interlayer insulating film 22 and a transparent electrode made of ITO or the like is electrically connected to the drain electrode 20.
【００４３】図５および図６は、図４におけるＶ-Ｖに
沿う断面図およびＶＩ-ＶＩ線に沿う断面図である。図
５および図６に示すように、第３の遮光膜1６が低濃度
層不純物領域９やチャネル領域１１などの活性層を囲ん
でいるため、斜めから入射する光Ａ3や横方向からの光
Ａ4を遮ることにより、光リーク電流が発生することを
抑制することができる。5 and 6 are a sectional view taken along line VV and a sectional view taken along line VI-VI in FIG. As shown in FIG. 5 and FIG. 6, since the third light-shielding film 16 surrounds the active layers such as the low-concentration layer impurity region 9 and the channel region 11, the obliquely incident light A3 and the lateral light A4. By blocking the light leakage current, it is possible to suppress the occurrence of light leakage current.
【００４４】次に、上記の液晶表示装置の製造方法につ
いて説明する。まず、図７に示すように、ガラスまたは
石英などの透明基板１上にトランジスタの下部遮光層と
なる遮光膜をＣＶＤ法またはスパッタ法等により堆積さ
せ、フォト/エッチングにより下部遮光膜２を形成す
る。遮光膜としては、金属膜（Ta,Ti,W,Mo,Cr,Ni）やポ
リシリコンなどの単層膜、MoSi2,TaSi2,WSi2,CoSi2,NiS
i2,PtSi,Pd2S,HfN,ZrN,TiN,TAN,NbN,TiC,TaC,TiB2やそ
れらを組み合わせたものなど遮光効果のある材料が用い
られる。Next, a method of manufacturing the above liquid crystal display device will be described. First, as shown in FIG. 7, a light-shielding film serving as a lower light-shielding layer of a transistor is deposited on a transparent substrate 1 such as glass or quartz by a CVD method or a sputtering method, and a lower light-shielding film 2 is formed by photo / etching. . As the light-shielding film, a metal film (Ta, Ti, W, Mo, Cr, Ni) or a single-layer film of polysilicon, MoSi 2 , TaSi 2 , WSi 2 , CoSi 2 , NiS
Materials having a light-shielding effect such as i 2 , PtSi, Pd2S, HfN, ZrN, TiN, TAN, NbN, TiC, TaC, TiB 2 and combinations thereof are used.
【００４５】次に、図８に示すように全面にSiO2膜等の
絶縁膜３を１００〜５００ｎｍ程度堆積する。次に、絶
縁膜３上にフォトレジスト４をマスクとして、トランジ
スタの活性層５を形成する。活性層はSi,Ge,GaAs,GaP,C
dS,CdSe等の半導体であり、非晶質、多結晶、単結晶な
どである。たとえば、多結晶シリコンの場合、一般的に
は絶縁膜３上に非晶質シリコン薄膜を５０〜２００ｎｍ
程度の膜厚でＣＶＤ等により堆積した後、高温での熱処
理または、レーザー光照射により多結晶化させる。その
後、フォト/エッチング工程によりパターニングを行な
い、所定の形状の活性層５を形成する。この後、しきい
値電圧制御のため不純物イオン注入を行なっても良い。Next, as shown in FIG. 8, an insulating film 3 such as a SiO 2 film is deposited on the entire surface to a thickness of about 100 to 500 nm. Next, the active layer 5 of the transistor is formed on the insulating film 3 using the photoresist 4 as a mask. Active layer is Si, Ge, GaAs, GaP, C
It is a semiconductor such as dS or CdSe, and is amorphous, polycrystal, single crystal, or the like. For example, in the case of polycrystalline silicon, generally, an amorphous silicon thin film on the insulating film 3 is 50 to 200 nm thick.
After being deposited by CVD or the like to a film thickness of about a certain degree, it is polycrystallized by heat treatment at a high temperature or laser light irradiation. After that, patterning is performed by a photo / etching process to form the active layer 5 having a predetermined shape. After that, impurity ion implantation may be performed to control the threshold voltage.
【００４６】次に図９に示すように、フォトレジストマ
スク４をマスクとして、絶縁膜３を５０〜４００ｎｍ程
度エッチングして、段差６を形成する。Next, as shown in FIG. 9, the insulating film 3 is etched by about 50 to 400 nm using the photoresist mask 4 as a mask to form a step 6.
【００４７】図１０に示すように、フォトレジストマス
ク４を除去した後、活性層５の上にゲート絶縁膜７を形
成する。ゲート絶縁膜はＣＶＤ法による堆積、もしくは
酸化、またはその両方等により形成する。続いて、ゲー
ト絶縁膜上にゲート電極８を形成する。As shown in FIG. 10, after removing the photoresist mask 4, a gate insulating film 7 is formed on the active layer 5. The gate insulating film is formed by deposition by the CVD method, oxidation, or both. Then, the gate electrode 8 is formed on the gate insulating film.
【００４８】次に、図１１に示すようにゲート電極８を
マスクにしてｎ導電型低濃度不純物（リン、砒素等）を
５Ｅ１２〜１Ｅ１４ｃｍ-2程度のドーズ量でイオン注入
により活性層５に注入し、低濃度不純物領域９，１０を
形成する。ゲート電極下の部分はチャネル領域１１とな
る。Next, as shown in FIG. 11, using the gate electrode 8 as a mask, n-conductivity type low-concentration impurities (phosphorus, arsenic, etc.) are ion-implanted into the active layer 5 at a dose of about 5E12 to 1E14 cm -2. Then, the low concentration impurity regions 9 and 10 are formed. The portion below the gate electrode becomes the channel region 11.
【００４９】次に、図１２に示すように、フォトレジス
ト１２を用いてパターニングした後、ｎ導電型高濃度不
純物（リン、砒素等）をドーズ量１〜５Ｅ１５ｃｍ-2で
活性層５に注入し、低濃度不純物領域９，１０の外側に
ソース領域１３、ドレイン領域１４を形成する。チャネ
ル領域１１とソース領域１３、ドレイン領域１４の間に
低濃度不純物領域９，１０を形成し、ＬＤＤ（Lightly
Doped Drain）構造とする。ＬＤＤ構造により、チャネ
ル−ドレイン間の電界強度を弱め、その結果、リーク電
流を低減する効果が得られる。低濃度不純物領域を形成
する工程は必ずしも行なう必要は無い。Next, as shown in FIG. 12, after patterning using a photoresist 12, high-concentration n-conductivity type impurities (phosphorus, arsenic, etc.) are implanted into the active layer 5 at a dose of 1 to 5E15 cm -2. A source region 13 and a drain region 14 are formed outside the low concentration impurity regions 9 and 10. The low-concentration impurity regions 9 and 10 are formed between the channel region 11 and the source region 13 and the drain region 14, and LDD (Lightly
Doped Drain) structure. With the LDD structure, the electric field strength between the channel and the drain is weakened, and as a result, the effect of reducing the leak current is obtained. The step of forming the low concentration impurity region does not necessarily have to be performed.
【００５０】次いで、図１３に示すように、フォトレジ
スト1２を除去した後、ＣＶＤ等により、層間絶縁膜1５
を５０〜３００ｎｍ程度堆積させる。続いて、第３の遮
光層となる遮光膜をＣＶＤ法またはスパッタ法等により
堆積させ、フォト/エッチングにより第３の遮光膜1６を
形成する。遮光膜としては、金属膜（Ta,Ti,W,Mo,Cr,N
i）やポリシリコンなどの単層膜、MoSi2,TaSi2,WSi2,Co
Si2,NiSi2、PtSi,Pd 2S,HfN,ZrN,TiN,TAN,NbN,TiC,TaC,T
iB2やそれらを組み合わせたものなど遮光効果のある材
料が用いられる。第３の遮光層1６は少なくとも、ソー
ス領域１３と低濃度不純物領域９の接合部分、低濃度不
純物領域９、低濃度不純物領域９とチャネル領域１１の
接合部分、チャネル領域１１と低濃度不純物領域１０の
接合部分、低濃度不純物領域１０、低濃度不純物領域１
０とドレイン領域１４の接合部分を覆うように形成する
必要がある。こうすることにより、光が半導体層に入射
するのを防ぎ、光リークを低減することが可能となる。
また、第３の遮光膜１６はゲート配線層の段差に沿って
Ｌ字型に形成しているため、ゲート配線層が無い部分で
の第３の遮光膜と半導体層の間隔が広がることがないの
で、斜め方向から入射する光を効果的に遮光することが
出来る。Then, as shown in FIG.
After removing the strike 12, the interlayer insulating film 15 is formed by CVD or the like.
Of about 50 to 300 nm is deposited. Then, the third shield
The light-shielding film to be the light layer is formed by the CVD method or the sputtering method.
The third light-shielding film 16 is deposited by photo / etching.
Form. As the light-shielding film, a metal film (Ta, Ti, W, Mo, Cr, N
i) or single layer film such as polysilicon, MoSi2, TaSi2, WSi2, Co
Si2, NiSi2, PtSi, Pd 2S, HfN, ZrN, TiN, TAN, NbN, TiC, TaC, T
iB2Materials that have a light blocking effect, such as
Fees are used. The third light shielding layer 16 is at least a saw.
Of the low concentration impurity region 9 and the junction region 13
Of the pure region 9, the low-concentration impurity region 9 and the channel region 11
Of the junction portion, the channel region 11 and the low concentration impurity region 10
Junction part, low concentration impurity region 10, low concentration impurity region 1
It is formed so as to cover the junction between 0 and the drain region 14.
There is a need. This allows light to enter the semiconductor layer.
It is possible to prevent light leakage and reduce light leakage.
In addition, the third light-shielding film 16 is formed along the step of the gate wiring layer.
Since it is formed in an L shape, it does not exist in the part where there is no gate wiring layer.
Does not increase the distance between the third light-shielding film and the semiconductor layer.
It is possible to effectively block the light incident from the diagonal direction.
I can.
【００５１】図１４は、図１３のＸＩＶ-ＸＩＶに沿
う、ゲート幅方向の断面図を示す。図９であらかじめ形
成した段差６に沿って第３の遮光膜１６が形成されるた
め、活性層５の上部および側部を第３の遮光層が囲うよ
うな形状となる。これにより、斜め上方あるいは横方向
からの光が活性層に入射するのを防ぐことができる。FIG. 14 is a sectional view in the gate width direction taken along line XIV-XIV in FIG. Since the third light-shielding film 16 is formed along the step 6 formed in advance in FIG. 9, the third light-shielding layer surrounds the upper and side portions of the active layer 5. This makes it possible to prevent light from obliquely above or in the lateral direction from entering the active layer.
【００５２】次に、図１５に示すように、全面に絶縁膜
をたとえば６００ｎｍ程度堆積し、層間絶縁膜1７を形
成する。Next, as shown in FIG. 15, an insulating film is deposited on the entire surface to a thickness of, for example, about 600 nm to form an interlayer insulating film 17.
【００５３】続いて、ソース領域１３、ドレイン領域１
４上に電極取り出し用のコンタクトホール１８を開口
し、Al等の金属材料からなるソース電極１９、およびド
レイン電極２０を形成する。なお、層間絶縁膜１７をＢ
ＰＳＧ（Borophosphosilicateglass）で形成し、その後
高温８５０〜９５０℃程度で熱処理する、またはＣＭＰ
（Chemical Mechanical Planarization）処理する等に
より平坦化を行なってもよい。Subsequently, the source region 13 and the drain region 1
A contact hole 18 for taking out an electrode is opened on 4 and a source electrode 19 and a drain electrode 20 made of a metal material such as Al are formed. The interlayer insulating film 17 is set to B
It is made of PSG (Borophosphosilicate glass) and then heat treated at a high temperature of about 850-950 ° C, or CMP
(Chemical Mechanical Planarization) processing or the like may be used for flattening.
【００５４】次に、図１６に示すように、全面に窒化膜
２１を堆積し、パッシベーション膜を形成した後、水素
化処理を行なう。続いて、SiO2などの層間絶縁膜を堆積
した後、エッチバックまたはＣＭＰ等により平坦化を行
ない層間絶縁膜２２を形成する。Next, as shown in FIG. 16, a nitride film 21 is deposited on the entire surface to form a passivation film, and then a hydrogenation process is performed. Subsequently, after depositing an interlayer insulating film such as SiO 2 , flattening is performed by etching back or CMP to form an interlayer insulating film 22.
【００５５】次に、トランジスタの上部遮光層となる遮
光膜をＣＶＤ法またはスパッタ法等により堆積させ、パ
ターニングすることにより、上部遮光膜２３を形成する
（図４参照）。遮光膜としては、金属膜（Ta,Ti,W,Mo,C
r,Ni）やポリシリコンなどの単層膜、MoSi2,TaSi2,WS
i2,CoSi2,NiSi2、PtSi,Pd2S,HfN,ZrN,TiN,TAN,NbN,TiC,
TaC,TiB2やそれらを組み合わせたものなど遮光効果のあ
る材料が用いられる。Next, a light-shielding film serving as an upper light-shielding layer of the transistor is deposited by the CVD method, the sputtering method, or the like and patterned to form the upper light-shielding film 23 (see FIG. 4). As the light-shielding film, a metal film (Ta, Ti, W, Mo, C
r, Ni), single layer film such as polysilicon, MoSi 2 , TaSi 2 , WS
i 2 ,, CoSi 2 ,, NiSi 2 , PtSi, Pd 2 S, HfN, ZrN, TiN, TAN, NbN, TiC,
A material having a light-shielding effect such as TaC, TiB 2 or a combination thereof is used.
【００５６】この後、絶縁膜を形成した後、その絶縁膜
にコンタクトホールを形成し、ドレイン電極２０にＩＴ
Ｏ等の透明電極を電気的に接続する。上記の製造工程を
経て製造された液晶表示装置を表示する図１には、上記
のＩＴＯ等の透明電極の図示は省略されている。After that, after forming an insulating film, a contact hole is formed in the insulating film and IT is formed on the drain electrode 20.
A transparent electrode such as O is electrically connected. In FIG. 1, which displays the liquid crystal display device manufactured through the above manufacturing process, the illustration of the transparent electrode such as ITO is omitted.
【００５７】（実施の形態４）図１７は、本発明の実施
の形態４における液晶表示装置を示す断面図である。本
実施の形態では、図１７に示すように、第３の遮光層
を、ソース電極側の第３の遮光膜１６ａと、ドレイン電
極側の第３の遮光膜１６ｂとに分ける点に特徴がある。
第３の遮光膜を２つに分けて隙間をあけても、チャネル
領域１１はゲート電極８により遮光されているので、上
述の実施の形態と同様の遮光効果および開口率の維持が
できる。さらに、第３の遮光膜を２つに分けたことによ
り、ソース側とドレイン側とに、独立に電位を印加する
自由度を得ることができる。(Fourth Embodiment) FIG. 17 is a sectional view showing a liquid crystal display device according to a fourth embodiment of the present invention. The present embodiment is characterized in that the third light-shielding layer is divided into a third light-shielding film 16a on the source electrode side and a third light-shielding film 16b on the drain electrode side, as shown in FIG. .
Even if the third light-shielding film is divided into two and a gap is provided, since the channel region 11 is shielded from light by the gate electrode 8, it is possible to maintain the same light-shielding effect and aperture ratio as in the above-described embodiment. Furthermore, by dividing the third light-shielding film into two, it is possible to obtain the degree of freedom of independently applying a potential to the source side and the drain side.
【００５８】また、ソース側とドレイン側とに分けた第
３の遮光膜１６ａ，１６ｂの電位を固定する方法とし
て、図１８に示すように、トランジスタのソース電極１
９と、ドレイン電極２０とに、２つの第３の遮光膜の一
方ずつを接続してもよい。このようにすることで、第３
の遮光層の配線容量を小さく抑えることができるなどの
メリットがある。As a method of fixing the potentials of the third light-shielding films 16a and 16b divided into the source side and the drain side, as shown in FIG.
9 and the drain electrode 20 may be connected to each of the two third light-shielding films. By doing this, the third
There is an advantage that the wiring capacitance of the light shielding layer can be suppressed to be small.
【００５９】上記において、本発明の実施の形態につい
て説明を行なったが、上記に開示された本発明の実施の
形態は、あくまで例示であって、本発明の範囲はこれら
発明の実施の形態に限定されることはない。本発明の範
囲は、特許請求の範囲の記載によって示され、さらに特
許請求の範囲の記載と均等の意味および範囲内でのすべ
ての変更を含むものである。Although the embodiments of the present invention have been described above, the embodiments of the present invention disclosed above are merely examples, and the scope of the present invention is not limited to these embodiments. There is no limitation. The scope of the present invention is shown by the description of the claims, and includes the meaning equivalent to the description of the claims and all modifications within the scope.
【００６０】[0060]
【発明の効果】本発明の液晶表示装置には、スイッチン
グ素子の下部、メタル配線層およびそれよりも上層、の
少なくとも一方に遮光層が設けられ、かつゲート配線層
とメタル配線層との間にスイッチングマトリクス素子の
活性層の上部および側部を囲むように第３の遮光層を備
えた構造とすることにより、スイッチング素子から見て
上下方向はもとより、斜め方向や横方向から入射してス
イッチング素子に到達しようとする光を遮光することが
できる。このため、開口率を低下させることなく光リー
ク電流を大幅に低減することが可能となる。In the liquid crystal display device of the present invention, the light shielding layer is provided on at least one of the lower portion of the switching element, the metal wiring layer and the upper layer thereof, and between the gate wiring layer and the metal wiring layer. By providing the structure in which the third light-shielding layer is provided so as to surround the upper and side portions of the active layer of the switching matrix element, the switching element can be incident not only in the vertical direction but also in the oblique direction or the lateral direction when viewed from the switching element. It is possible to block the light that is about to reach. Therefore, the light leak current can be significantly reduced without lowering the aperture ratio.
【図面の簡単な説明】[Brief description of drawings]
【図１】 本発明の実施の形態１における液晶表示装置
を示す図である。FIG. 1 is a diagram showing a liquid crystal display device according to a first embodiment of the present invention.
【図２】 本発明の実施の形態２における液晶表示装置
を示す図である。FIG. 2 is a diagram showing a liquid crystal display device according to a second embodiment of the present invention.
【図３】 図２の液晶表示装置のＩＩＩ-ＩＩＩに沿う
断面図である。3 is a cross-sectional view taken along the line III-III of the liquid crystal display device of FIG.
【図４】 本発明の実施の形態３における液晶表示装置
を示す図である。FIG. 4 is a diagram showing a liquid crystal display device according to a third embodiment of the present invention.
【図５】 図４の液晶表示装置のＶ-Ｖに沿う断面図で
ある。5 is a cross-sectional view taken along line VV of the liquid crystal display device of FIG.
【図６】 図４の液晶表示装置のＶＩ-ＶＩに沿う断面
図である。6 is a cross-sectional view taken along line VI-VI of the liquid crystal display device of FIG.
【図７】 図４の液晶表示装置の製造において、透明基
板の上に下部遮光層となる膜を形成した図である。FIG. 7 is a diagram in which a film serving as a lower light-shielding layer is formed on a transparent substrate in the manufacture of the liquid crystal display device of FIG.
【図８】 絶縁膜を積層し、半導体層をパターニング
し、その上にレジストパターンを形成した図である。FIG. 8 is a diagram in which insulating films are laminated, a semiconductor layer is patterned, and a resist pattern is formed thereon.
【図９】 レジストパターンをマスクに用いて絶縁膜を
エッチングした図である。FIG. 9 is a diagram in which an insulating film is etched using a resist pattern as a mask.
【図１０】 レジストパターン除去し、ゲート絶縁膜を
積層し、ゲート電極をパターニングした図である。FIG. 10 is a diagram in which a resist pattern is removed, a gate insulating film is laminated, and a gate electrode is patterned.
【図１１】 ゲート電極をマスクとして半導体層に不純
物を低濃度に注入した図である。FIG. 11 is a diagram in which impurities are implanted at a low concentration into a semiconductor layer using a gate electrode as a mask.
【図１２】 ＬＤＤを覆うようにレジストパターンを形
成した図である。FIG. 12 is a diagram in which a resist pattern is formed so as to cover the LDD.
【図１３】 レジストパターンをマスクにして高濃度不
純物注入を行ない、レジストパターン除去後に第３の遮
光層を形成した段階の図である。FIG. 13 is a diagram of a stage in which high-concentration impurity implantation is performed using the resist pattern as a mask and the third light-shielding layer is formed after removing the resist pattern.
【図１４】 図１３のＸＩＶ-ＸＩＶに沿う断面図であ
る。14 is a sectional view taken along line XIV-XIV in FIG.
【図１５】 層間絶縁膜を堆積後にコンタクトホールを
あけ、ソース、ドレイン電極を形成した図である。FIG. 15 is a diagram in which contact holes are opened after depositing an interlayer insulating film and source and drain electrodes are formed.
【図１６】 層間絶縁膜を堆積した図である。FIG. 16 is a diagram in which an interlayer insulating film is deposited.
【図１７】 本発明の実施の形態４における液晶表示装
置を示す図である。FIG. 17 is a diagram showing a liquid crystal display device according to a fourth embodiment of the present invention.
【図１８】 本発明の実施の形態４における液晶表示装
置の変形例を示す図である。FIG. 18 is a diagram showing a modification of the liquid crystal display device according to the fourth embodiment of the present invention.
【図１９】 従来の液晶表示装置を示す図である。FIG. 19 is a diagram showing a conventional liquid crystal display device.
【図２０】 従来の液晶表示装置の変形例を示す図であ
る。FIG. 20 is a diagram showing a modification of a conventional liquid crystal display device.
１ 透明基板１、２ 下部遮光膜、３ 絶縁膜、４ フ
ォトレジスト、５ トランジスタの活性層（半導体
膜）、６ 段差、７ ゲート絶縁膜、８ ゲート電極、
９，１０ 低濃度不純物領域、１１ チャネル領域、１
２ フォトレジスト、１３ ソース領域、１４ ドレイ
ン領域、１５ 層間絶縁膜、１６，１６ａ，１６ｂ 第
３の遮光膜（中間遮光層）、１７ 層間絶縁膜、１８
コンタクトホール、１９ ソース電極、２０ ドレイン
電極、２１ 窒化膜、２２ 層間絶縁膜、２３ 上部遮
光膜、３０ 絶縁膜、Ａ1 上から下向きの光、Ａ2 下
から上向きの光、Ａ3 斜め上からの光、Ａ4 横向きの
光。1 transparent substrate 1, 2 lower light-shielding film, 3 insulating film, 4 photoresist, 5 transistor active layer (semiconductor film), 6 step, 7 gate insulating film, 8 gate electrode,
9,10 Low concentration impurity region, 11 Channel region, 1
2 photoresist, 13 source region, 14 drain region, 15 interlayer insulating film, 16, 16a, 16b third light shielding film (intermediate light shielding layer), 17 interlayer insulating film, 18
Contact hole, 19 source electrode, 20 drain electrode, 21 nitride film, 22 interlayer insulating film, 23 upper light-shielding film, 30 insulating film, A1 light from the top down, A2 light from the bottom down, A3 light from the diagonally above, A4 Sideways light.
フロントページの続き Ｆターム(参考） 2H091 FA34Y FA34Z FB08 FC02 FC03 FC25 FC26 FD04 FD06 FD23 GA02 GA13 LA03 LA16 LA30 2H092 GA11 GA17 GA21 GA24 GA25 GA26 JA24 JA36 JA40 JA44 JB51 KA03 KA04 KA05 NA01 PA09 5C094 AA10 AA25 BA03 BA43 CA19 DA14 EA04 EA07 ED15 5F110 AA06 AA21 AA30 BB01 CC02 DD02 DD03 DD12 DD13 DD17 FF02 FF22 FF29 GG02 GG03 GG04 GG12 GG13 GG15 GG24 GG44 GG52 HJ04 HJ13 HL03 HM15 NN02 NN03 NN04 NN22 NN35 NN42 NN45 NN46 NN48 NN54 NN55 PP01 PP03 QQ19 QQ21 Continued front page F-term (reference) 2H091 FA34Y FA34Z FB08 FC02 FC03 FC25 FC26 FD04 FD06 FD23 GA02 GA13 LA03 LA16 LA30 2H092 GA11 GA17 GA21 GA24 GA25 GA26 JA24 JA36 JA40 JA44 JB51 KA03 KA04 KA05 NA01 PA09 5C094 AA10 AA25 BA03 BA43 CA19 DA14 EA04 EA07 ED15 5F110 AA06 AA21 AA30 BB01 CC02 DD02 DD03 DD12 DD13 DD17 FF02 FF22 FF29 GG02 GG03 GG04 GG12 GG13 GG15 GG24 GG44 GG52 HJ04 HJ13 HL03 HM15 NN02 NN03 NN04 NN22 NN35 NN42 NN45 NN46 NN48 NN54 NN55 PP01 PP03 QQ19 QQ21
Claims (11)
nsulator Semiconductor)電界効果トランジスタをマト
リクス状に配置した液晶表示装置において、 前記スイッチング素子の下方位置、および前記スイッチ
ング素子の上方のメタル配線層を含んでそれ以上の上層
の位置、の少なくとも一方に位置し、光を遮る遮光層
と、 前記ＭＩＳ電界効果トランジスタのゲート配線層と前記
メタル配線層との間に位置し、前記ＭＩＳ電界効果トラ
ンジスタの半導体層に向う光を遮るように配置された中
間遮光層とを備えることを特徴とする、液晶表示装置。1. A MIS (Metal I) which serves as a switching element.
In the liquid crystal display device in which the field effect transistors are arranged in a matrix, the liquid crystal display device is located at at least one of a lower position of the switching element and a position of an upper layer including the metal wiring layer above the switching element. A light blocking layer for blocking light, and an intermediate light blocking layer located between the gate wiring layer of the MIS field effect transistor and the metal wiring layer and arranged to block light toward the semiconductor layer of the MIS field effect transistor. And a liquid crystal display device.
部と側部とから囲むように配置されることを特徴とす
る、請求項１に記載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein the intermediate light-shielding layer is arranged so as to surround the semiconductor layer portion from an upper portion and a side portion.
する下部遮光層と、前記スイッチング素子の上方のメタ
ル配線層を含む上層位置に位置する上部遮光層との両方
を備えることを特徴とする、請求項１または２に記載の
液晶表示装置。3. A lower light-shielding layer located below the switching element, and an upper light-shielding layer located above the switching element and including an upper metal wiring layer. Item 3. The liquid crystal display device according to item 1 or 2.
質シリコン、多結晶シリコン、および単結晶シリコンの
いずれかで形成されていることを特徴とする、請求項１
〜３のいずれかに記載の液晶表示装置。4. The active layer of the switching element is formed of any one of amorphous silicon, polycrystalline silicon, and single crystal silicon.
4. The liquid crystal display device according to any one of 3 to 3.
体層にＬＤＤ(Lightly Doped Drain)構造を有すること
を特徴とする、請求項１〜４のいずれかに記載の液晶表
示装置。5. The liquid crystal display device according to claim 1, wherein the semiconductor layer of the MIS field effect transistor has an LDD (Lightly Doped Drain) structure.
くとも、ソース領域とソース側低濃度不純物領域の接合
部分、ソース側低濃度不純物領域、ソース側低濃度不純
物領域とチャネル領域の接合部分、チャネル領域とドレ
イン側低濃度不純物領域の接合部分、ドレイン側低濃度
不純物領域、ドレイン側低濃度不純物領域とドレイン領
域の接合部分を覆うように形成していることを特徴とす
る、請求項１〜５のいずれかに記載の液晶表示装置。6. The intermediate light-shielding layer has at least a junction between a source region and a source-side low-concentration impurity region in a plan view, a source-side low-concentration impurity region, and a junction between a source-side low-concentration impurity region and a channel region. A portion, a junction portion between the channel region and the drain-side low-concentration impurity region, a drain-side low-concentration impurity region, and a junction portion between the drain-side low-concentration impurity region and the drain region are formed. The liquid crystal display device according to any one of 1 to 5.
体層は、周囲より高い段の上に設けられ、前記中間遮光
層が、その段の側壁に沿って延在することを特徴とす
る、請求項１〜６のいずれかに記載の液晶表示装置。7. The semiconductor layer of the MIS field effect transistor is provided on a step higher than the surroundings, and the intermediate light-shielding layer extends along a sidewall of the step. 7. The liquid crystal display device according to any one of to 6.
Ta,Ti,W,Mo,Cr,Niののいずれかの金属膜、シリコン膜、
およびMoSi2,TaSi2,WSi2,CoSi2,NiSi2,PtSi、Pd2S,HfN,
ZrN,TiN,TAN,NbN,TiC,TaC,TiB2のいずれかの単層膜、な
らびにTa膜、Ti膜、W膜、Mo膜、Cr膜、Ni膜、シリコン
膜、MoSi2膜、TaSi2膜、WSi2膜、CoSi2膜、NiSi2膜、Pt
Si膜、Pd2S膜、HfN膜、ZrN膜、TiN膜、TAN膜、NbN膜、T
iC膜、TaC膜、およびTiB2膜、のいくつかを組み合わせ
た多層膜、のいずれかにより構成されることを特徴とす
る、請求項１〜７のいずれかに記載の液晶表示装置。8. The upper, lower, and middle light-shielding layers are:
Metal film of any one of Ta, Ti, W, Mo, Cr, Ni, silicon film,
And MoSi 2 , TaSi 2 , WSi 2 , CoSi 2 , NiSi 2 , PtSi, Pd 2 S, HfN,
Single layer film of ZrN, TiN, TAN, NbN, TiC, TaC, TiB 2 , as well as Ta film, Ti film, W film, Mo film, Cr film, Ni film, silicon film, MoSi 2 film, TaSi 2 Film, WSi 2 film, CoSi 2 film, NiSi 2 film, Pt
Si film, Pd 2 S film, HfN film, ZrN film, TiN film, TAN film, NbN film, T
The liquid crystal display device according to any one of claims 1 to 7, wherein the liquid crystal display device is formed of any one of an iC film, a TaC film, and a TiB 2 film, which is a multilayer film in which some of them are combined.
くとも一方を配線層として併用することを特徴とする、
請求項１〜８のいずれかに記載の液晶表示装置。9. At least one of the upper light-shielding layer and the lower light-shielding layer is used in combination as a wiring layer.
The liquid crystal display device according to claim 1.
側とに分離されていることを特徴とする、請求項１〜９
のいずれかに記載の液晶表示装置。10. The intermediate light-shielding layer is separated into a source side and a drain side.
The liquid crystal display device according to any one of 1.
に、ドレイン側の中間遮光層がドレイン電極に電気的に
接続されていることを特徴とする、請求項１０に記載の
液晶表示装置。11. The liquid crystal display device according to claim 10, wherein the intermediate light-shielding layer on the source side is electrically connected to the source electrode, and the intermediate light-shielding layer on the drain side is electrically connected to the drain electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002069773A JP2003270663A (en) | 2002-03-14 | 2002-03-14 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002069773A JP2003270663A (en) | 2002-03-14 | 2002-03-14 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003270663A true JP2003270663A (en) | 2003-09-25 |
Family
ID=29200517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002069773A Pending JP2003270663A (en) | 2002-03-14 | 2002-03-14 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003270663A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005227626A (en) * | 2004-02-13 | 2005-08-25 | Seiko Epson Corp | Electrooptic apparatus and electronic equipment |
| JP2008098638A (en) * | 2006-10-09 | 2008-04-24 | Korea Electronics Telecommun | Thin-film transistor having chalcogenide layer, and manufacturing method therefor |
| US7633571B2 (en) | 2004-01-09 | 2009-12-15 | Nec Corporation | Thin-film transistor with semiconductor layer and off-leak current characteristics |
| KR20160001821A (en) * | 2014-06-26 | 2016-01-07 | 엘지디스플레이 주식회사 | Oxide Semiconductor Thin Film Transistor Substrate Having Double Light Shield Layers |
| KR20160002570A (en) * | 2014-06-30 | 2016-01-08 | 엘지디스플레이 주식회사 | Thin Film Transistor, and Organic Light Emitting Display Using The Same |
| KR20170001791A (en) * | 2015-06-25 | 2017-01-05 | 삼성디스플레이 주식회사 | Thin film transistor substrate, and organic light emitting diode display apparatus |
| KR20170047632A (en) * | 2015-10-23 | 2017-05-08 | 엘지디스플레이 주식회사 | Display Device and Method of Manufacturing the same |
| US10620494B2 (en) | 2017-12-27 | 2020-04-14 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
-
2002
- 2002-03-14 JP JP2002069773A patent/JP2003270663A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7633571B2 (en) | 2004-01-09 | 2009-12-15 | Nec Corporation | Thin-film transistor with semiconductor layer and off-leak current characteristics |
| JP2005227626A (en) * | 2004-02-13 | 2005-08-25 | Seiko Epson Corp | Electrooptic apparatus and electronic equipment |
| JP2008098638A (en) * | 2006-10-09 | 2008-04-24 | Korea Electronics Telecommun | Thin-film transistor having chalcogenide layer, and manufacturing method therefor |
| KR20160001821A (en) * | 2014-06-26 | 2016-01-07 | 엘지디스플레이 주식회사 | Oxide Semiconductor Thin Film Transistor Substrate Having Double Light Shield Layers |
| KR102218725B1 (en) * | 2014-06-26 | 2021-02-24 | 엘지디스플레이 주식회사 | Oxide Semiconductor Thin Film Transistor Substrate Having Double Light Shield Layers |
| KR20160002570A (en) * | 2014-06-30 | 2016-01-08 | 엘지디스플레이 주식회사 | Thin Film Transistor, and Organic Light Emitting Display Using The Same |
| KR102155568B1 (en) * | 2014-06-30 | 2020-09-15 | 엘지디스플레이 주식회사 | Thin Film Transistor, and Organic Light Emitting Display Using The Same |
| KR20170001791A (en) * | 2015-06-25 | 2017-01-05 | 삼성디스플레이 주식회사 | Thin film transistor substrate, and organic light emitting diode display apparatus |
| KR102478470B1 (en) | 2015-06-25 | 2022-12-19 | 삼성디스플레이 주식회사 | Thin film transistor substrate, and organic light emitting diode display apparatus |
| KR20170047632A (en) * | 2015-10-23 | 2017-05-08 | 엘지디스플레이 주식회사 | Display Device and Method of Manufacturing the same |
| KR102558900B1 (en) * | 2015-10-23 | 2023-07-25 | 엘지디스플레이 주식회사 | Display Device and Method of Manufacturing the same |
| US10620494B2 (en) | 2017-12-27 | 2020-04-14 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335540B1 (en) | Semiconductor device and process for fabricating the same | |
| US6927809B2 (en) | Active matrix substrate and display device | |
| US7682881B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| JP2003273361A (en) | Semiconductor device and manufacturing method thereof | |
| JP2007180480A (en) | Array substrate for liquid crystal display device and its manufacturing method as well as polycrystalline silicon thin-film transistor | |
| JP2011033703A (en) | Display device and method of manufacturing the same | |
| KR100375518B1 (en) | Liquid crystal display | |
| JP4233307B2 (en) | Active matrix substrate and display device | |
| JP2003270663A (en) | Liquid crystal display device | |
| CN107799603B (en) | Thin film transistor array panel and related manufacturing method | |
| JP5371377B2 (en) | Display device | |
| KR100380895B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP3973891B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP4132937B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2004271903A (en) | Thin film transistor substrate, its manufacturing method, and liquid crystal display | |
| US20090218574A1 (en) | Display device and manufacturing method therefor | |
| JP3259769B2 (en) | Thin film integrated device | |
| JP2004012726A (en) | Display device and manufacturing method therefor | |
| JP4859266B2 (en) | THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE | |
| JP4353762B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP4604675B2 (en) | Display device | |
| KR101338994B1 (en) | Thin Film Transistor and Method for fabricating the same | |
| JP2004198849A (en) | Liquid crystal display | |
| JP2004327650A (en) | Device with thin film transistor and its manufacturing method | |
| KR20060070331A (en) | Method of manufacturing thin film transistor array panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |