KR102150553B1 - 회로 기판 및 도체 패턴 구조 - Google Patents

회로 기판 및 도체 패턴 구조 Download PDF

Info

Publication number
KR102150553B1
KR102150553B1 KR1020150140502A KR20150140502A KR102150553B1 KR 102150553 B1 KR102150553 B1 KR 102150553B1 KR 1020150140502 A KR1020150140502 A KR 1020150140502A KR 20150140502 A KR20150140502 A KR 20150140502A KR 102150553 B1 KR102150553 B1 KR 102150553B1
Authority
KR
South Korea
Prior art keywords
signal line
line
ground line
shape
ground
Prior art date
Application number
KR1020150140502A
Other languages
English (en)
Other versions
KR20170041048A (ko
Inventor
김한
최성희
박대현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150140502A priority Critical patent/KR102150553B1/ko
Priority to US15/198,679 priority patent/US10251259B2/en
Priority to JP2016134256A priority patent/JP7027663B2/ja
Priority to CN201610608750.6A priority patent/CN106561069B/zh
Publication of KR20170041048A publication Critical patent/KR20170041048A/ko
Priority to US16/266,705 priority patent/US10667386B2/en
Application granted granted Critical
Publication of KR102150553B1 publication Critical patent/KR102150553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0784—Uniform resistance, i.e. equalizing the resistance of a number of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)

Abstract

본 개시는 절연층을 사이에 두고 제1 및 제2 도체층이 배치되며, 상기 제1 및 제2 도체층은 각각 신호 라인과 접지 라인을 포함하며, 상기 신호 라인과 상기 접지 라인의 대응 영역에 있어서, 상기 신호 라인에 대응되는 상기 접지 라인의 패턴 형상이 상기 신호 라인의 위치별 임피던스 차이가 최소가 되도록 패턴화된 회로 기판 및 상기 회로 기판의 접지 라인으로 이용할 수 있는 도체 패턴 구조에 관한 것이다.

Description

회로 기판 및 도체 패턴 구조{CIRCUIT BOARD AND CONDUCTIVE PATTERN STRUCTURE}
본 개시는 회로 기판 및 도체 패턴 구조에 관한 것이다.
회로 기판은 전송 선로의 종류 및 그에 따른 전자기장(Electromagnetic field)을 기준으로 살펴보면 크게 마이크로 스트립 라인(microstrip line)과 스트립 라인(strip line)으로 분류해 볼 수 있다. 마이크로 스트립 라인과 스트립 라인 두 가지 모두 신호 라인(signal line)이 그라운드와 전기장을 형성한다. 이때 형성되는 전기장이 특성 임피던스에 영향을 미치게 된다.
한편, 마이크로 스트립 라인과 스트립 라인에 있어서 임피던스 특성은 통상 신호 라인의 선폭과 두께, 신호 라인과 접지 사이의 높이, 그리고 절연층을 구성하는 매질의 유전율 등에 의하여 결정된다. 그런데, 최근 제품의 박형화의 추세에 따라서 그에 포함되는 회로 기판의 설계시 절연층의 두께를 줄이고 있으며, 그 결과 임피던스가 원하는 설계 수치 보다 낮아지는 문제가 있다.
이를 보상하기 위한 방법으로 신호 라인의 선폭이나 두께를 조절하는 것이 제안된바 있다. 그러나, 신호 라인의 선폭이나 두께를 조절하는 경우 임피던스를 원하는 설계 수치에 매칭할 수는 있으나, 전송손실의 야기를 피할 수 없으며, 또한 회로 소자의 배치에 있어 상당한 제약을 받게 되는 문제가 있다.
한국특허공개공보 제2012-0050175호
상술한 문제점을 해결하기 위하여 신호 라인이 아니라 접지의 설계를 변경하여 임피던스를 매칭하는 것을 고려해볼 수 있다. 다만, 이 경우 특성 임피던스를 일정하게 유지시킬 수 있는 구체적인 방안이 필요하다.
본 개시의 여러 목적 중 하나는 특성 임피던스를 높게 유지하면서도, 신호 라인의 위치별 특성 임피던스의 값의 차이를 최소화할 수 있는 새로운 접지 패턴 구조 및 이를 적용한 회로 기판을 제공하는데 있다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 신호 라인의 위치와 무관하게 특성 임피던스의 값을 일정하게 유지할 수 있도록 접지를 패턴화하는 것이다. 예를 들면, 접지를 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화하는 것을 들 수 있다.
본 개시의 여러 효과 중 일 효과로서 특성 임피던스를 높게 유지하면서도, 신호 라인의 위치별 특성 임피던스의 값의 차이를 최소화할 수 있는 새로운 접지 패턴 구조 및 이를 적용한 회로 기판을 제공할 수 있다.
도 1은 전자 부품에 적용된 회로 기판의 예를 개략적으로 도시한다.
도 2는 도 1의 회로 기판의 접지부를 보다 상세히 도시한다.
도 3은 회로 기판의 일례를 개략적으로 나타내는 단면도다.
도 4는 회로 기판의 다른 일례를 개략적으로 나타내는 단면도다.
도 5는 접지 라인을 갖는 도체층의 일례를 개략적으로 나타내는 평면도다.
도 6은 도 5의 접지 라인을 갖는 도체층에 더미 패턴이 적용된 경우를 개략적으로 나타내는 평면도다.
도 7은 도 5의 접지 라인을 갖는 도체층에 더미 패턴이 적용된 다른 경우를 개략적으로 나타내는 평면도다.
도 8은 접지 라인을 갖는 도체층의 다른 일례를 개략적으로 나타내는 평면도다.
도 9는 도 8의 접지 라인을 갖는 도체층에 더미 패턴이 적용된 경우를 개략적으로 나타내는 평면도다.
도 10은 도 8의 접지 라인을 갖는 도체층에 더미 패턴이 적용된 다른 경우를 개략적으로 나타내는 평면도다.
도 11는 접지 라인을 갖는 도체층의 또 다른 일례를 개략적으로 나타내는 평면도다.
도 12는 도 11의 접지 라인을 갖는 도체층에 더미 패턴이 적용된 경우를 개략적으로 나타내는 평면도다.
도 13은 도 11의 접지 라인을 갖는 도체층에 더미 패턴이 적용된 다른 경우를 개략적으로 나타내는 평면도다.
도 14는 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인의 신호 리턴 경로를 개략적으로 나타낸다.
도 15는 필(Fill) 형상으로 패턴화된 접지 면의 신호 리턴 경로를 개략적으로 나타낸다.
도 16은 해치(hatch) 형상으로 패턴화된 접지 라인의 신호 리턴 경로를 개략적으로 나타낸다.
도 17은 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인과 해치(hatch) 형상으로 패턴화된 접지 라인의 신호 라인 위치별 대응 관계를 개략적으로 나타낸다.
도 18은 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인과 해치(hatch) 형상으로 패턴화된 접지 라인의 신호 라인 위치별 특성 임피던스의 시뮬레이션 결과를 개략적으로 나타낸다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자 부품
도 1은 전자 부품에 적용된 회로 기판(300)의 예를 개략적으로 도시한다. 도 1의 전자 부품은 카메라 모듈이며, 도면에 도시된 바와 같이 카메라 모듈용 회로 기판(300)은 렌즈 어셈블리(1), VCM 어셈블리(2), IR 필터(3), 센서(4)의 아래에 위치하며, 또한 ISR 모듈(5)의 상부에 위치한다. 다만, 다른 종류의 카메라 모듈에서는 이와 다른 형태로 구성요소가 배치될 수 있음은 물론이다. 또한, 다른 구성요소로 더 부가되거나 치환될 수 있음은 물론이다.
카메라 모듈용 회로 기판(300)은 신호 전송부(320) 및 접지부(330)을 포함할 수 있다. 신호 전송부(320)는 VCM 어셈블리(2), 센서(4), ISP 모듈(5) 등에 제어 신호를 제공하기 위한 것으로, 적어도 하나의 신호 라인(321)을 포함할 수 있다. 신호 라인(321)은 미피 인터페이스를 지원하기 위한 것일 수 있으며, 이 경우 네 쌍의 레인(lane)과 하나의 클럭 라인으로 구성될 수 있으나, 이에 한정되는 것은 아니며, 예를 들면 하나의 신호 라인 만으로도 구성될 수 있다. 접지부(330)는 신호 전송부(320)의 신호 라인(321)에 접지를 제공하기 위한 것으로, 복수의 도체 패턴(331, 332, 333)을 포함할 수 있다.
도 2는 도 1의 회로 기판의 접지부(330)를 보다 상세하게 도시한다. 보다 구체적으로는, 접지부(330)의 복수의 도체 패턴(331, 332, 333)을 보다 상세하게 도시한다. 도면에 도시된 바와 같이, 접지부(330)의 제1 도체 패턴(331)은 신호 라인(321)이 VCM 어셈블리(2)와 접하는 부위에 형성될 수 있다. 또한, 접지부(330)의 제2 도체 패턴(332)은 신호 라인(321)의 중간 지점 아래에 형성될 수 있다. 또한, 접지부(330)의 제3 도체 패턴(333)은 신호 라인(321)이 후술하는 센서 실장부(310)의 제어 신호 라인(313)과 연결되는 부분에 형성될 수 있다.
카메라 모듈용 회로 기판(300)은 센서(4)를 실장하기 위한 센서 실장부(310) 더 포함할 수 있다. 센서 실장부(310)는 센서 실장 부위(311), 제4 도체 패턴(312), 및 제어 신호 라인(312)을 포함할 수 있다. 또한, 카메라 모듈용 회로 기판(300)은 커넥터부(340)를 더 포함할 수도 있다. 커넥터부(340)는 외부와의 커넥팅을 제공하기 위한 것으로서 리지드(rigid)하게 형성될 수 있다.
카메라 모듈용 회로 기판(300)은 이와 같이 센서 실장부(310), 신호 전송부(320), 접지부(330) 등이 상술한 바와 같이 배치됨으로써 임피던스 매칭이 가능하게 된다. 이때, 센서 실장부(310) 및/또는 접지부(330)에 포함되는 도체 패턴의 형상을 후술하는 접지 패턴 형상으로 구현하는 경우 특성 임피던스를 높게 유지하면서도, 신호 전송부(320)의 신호 라인의 위치별 특성 임피던스의 값의 차이를 최소화할 수 있는데, 이에 대해서는 후술하기로 한다.
도 1 및 도 2에서는 전자 부품으로 카메라 모듈을 그 예로 들어 설명하였지만, 본 개시에서 설명하는 회로 기판이 반드시 카메라 모듈에만 적용되는 것은 아니며, 회로 기판을 포함하는 모든 전자 부품에 적용될 수 있음은 물론이고, 나아가 보다 상위 개념으로 범위를 넓히는 경우에는 회로 기판을 포함하는 모든 전자 기기에도 적용될 수 있다.
회로 기판을 포함하는 전자 부품으로는 예를 들면, 어댑터(adapter), 안테나(antenna), 셀룰라 펨(cellular FEM), 디지털 터너(digital tuner), LED 라이팅 파워(LET lighting power), 서버 파워(server power), TV 파워(TV power), 바이브레이션(vibration), 무선 랜(wireless LAN), 무선 파워 트랜스퍼(wireless power transfer) 등을 들 수 있으나, 이에 한정되는 것은 아니며, 회로 기판이 적용되는 기타 다른 전자 부품일 수도 있다.
회로 기판을 포함하는 전자 기기로는 예를 들면, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있으나, 이에 한정되는 것은 아니며, 회로 기판이 적용되는 기타 다른 전자 기기일 수도 있다.
회로 기판
도 3은 회로 기판(100A)의 일례를 개략적으로 나타내는 단면도다. 도면을 참조하면, 일례에 따른 회로 기판(100A)은 제1 절연층(110)을 사이에 두고 제1 도체층(120)과 제2 도체층(130)이 배치된다. 일례에 따른 회로 기판(100A)은 제1 절연층(110)을 사이에 두고 제1 도체층(120)과 제2 도체층(130)이 배치될 수 있는 구조라면 구체적인 구조는 어떠한 구조라도 가능하다. 이러한 일례에 따른 회로 기판(100A)는 소위 마이크로 스트립 라인(microstrip line)이 적용된 회로 기판으로 분류될 수 있다.
제1 절연층(110)은 유전율을 가지는 매질을 포함하며, 적용되는 제품 사이즈에 따라 소정 높이(h)를 가진다. 제1 절연층(110)의 재료로는 절연 재료이면 특별한 제한 없이 사용이 가능하며, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 제1 절연층(110)은 강성 및 열 전도도가 우수한 금속(metal)이 그 내부에 배치될 수도 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 그 내부에 배치될 수도 있다.
제1 도체층(120)은 신호 라인(121, 122)을 포함한다. 즉, 제1 도체층(120)은 신호 전송부의 역할을 수행할 수 있다. 신호 라인(121, 122)은 각종 신호들, 예를 들면, 제어 신호 등을 전송하기 위한 것으로, 도 3a 에 도시된 바와 같이 소정의 폭(W)을 가짐과 동시에 소정의 간격(S)로 배치되는 한 쌍의 신호 라인(121, 122)을 포함할 수 있다. 이러한 한 쌍의 신호 라인(121, 122)은, 예를 들면, 미피 인터페이스(MIPI: Mobile Industry Processor Interface)를 지원하는 2 레인(lane)일 수 있으나, 이에 한정되는 것은 아니다. 그 이상의 신호 라인을 포함할 수 있음은 물론이다. 또는, 도 3b 에 도시된 바와 같이, 하나의 신호 라인(121)만을 포함할 수도 있다. 신호 라인(121, 122)은 전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함할 수 있다. 신호 라인(121, 122)은 공지의 방법으로 형성될 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
제2 도체층(130)은 접지 라인(131)을 포함한다. 즉, 제2 도체층(130)은 접지부의 역할을 수행할 수 있다. 접지 라인(131)은 신호 라인(121, 122)의 각종 신호들의 접지(ground)를 제공함과 동시에, 이들 각종 신호들의 리턴 경로(return path)를 제공하기 위한 것으로, 접지 라인(131)의 구체적인 형태에 대해서는 후술한다. 접지 라인(131)은 신호 라인(121, 122)과 마찬가지로 전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함할 수 있다. 접지 라인(131) 역시 공지의 방법으로 형성될 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
일례에 따른 회로 기판(100A)에서는 제1 도체층(120)의 신호 라인(121, 122)과 제2 도체층(130)의 접지 라인(131) 사이에서 E-Field 및 H-Field가 형성될 수 있으며, 이때 형성되는 E-Field 및 H-Field에 의하여 특성 임피던스가 영향을 받게 된다.
도 4는 회로 기판(100B)의 다른 일례를 개략적으로 나타내는 단면도다. 도면을 참조하면, 다른 일례에 따른 회로 기판(100B)은 제1 절연층(110)을 사이에 두고 제1 도체층(120)과 제2 도체층(130)이 배치된다. 또한, 제2 절연층(140)을 사이에 두고 제1 도체층(120)과 제3 도체층(150)이 배치된다. 다른 일례에 따른 회로 기판(100B)은 제1 절연층(110)을 사이에 두고 제1 도체층(120)과 제2 도체층(130)이 배치되고, 제2 절연층(140)을 사이에 두고 제1 도체층(120)과 제3 도체층(150)이 배치될 수 있는 구조라면 구체적인 구조는 어떠한 구조라도 가능하다. 이러한 다른 일례에 따른 회로 기판(100B)는 소위 스트립 라인(strip line)이 적용된 회로 기판으로 분류될 수 있다.
제1 절연층(110)은 상술한 바와 같이 유전율을 가지는 매질을 포함하며, 적용되는 제품 사이즈에 따라 소정 높이(h1)를 가진다. 제1 절연층(110)의 재료로는 절연 재료이면 특별한 제한 없이 사용이 가능하며, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 제1 절연층(110)은 강성 및 열 전도도가 우수한 금속(metal)이 그 내부에 배치될 수도 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 그 내부에 배치될 수도 있다.
제2 절연층(140)은 제1 절연층(110)과 마찬가지로 유전율을 가지는 매질을 포함하며, 적용되는 제품 사이즈에 따라 소정 높이(h2)를 가진다. 제2 절연층(140)의 재료 역시 절연 재료이면 특별한 제한 없이 사용이 가능하며, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 제1 절연층(110)은 강성 및 열 전도도가 우수한 금속(metal)이 그 내부에 배치될 수도 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 그 내부에 배치될 수도 있다.
제1 도체층(120)은 상술한 바와 같이 신호 라인(121, 122)을 포함한다. 즉, 제1 도체층(120)은 신호 전송부의 역할을 수행할 수 있다. 신호 라인(121, 122)은 각종 신호들, 예를 들면, 제어 신호 등을 전송하기 위한 것으로, 도 4a 에 도시된 바와 같이 소정의 폭(W)을 가짐과 동시에 소정의 간격(S)로 배치되는 한 쌍의 신호 라인(121, 122)을 포함할 수 있다. 이러한 한 쌍의 신호 라인(121, 122)은, 예를 들면, 미피 인터페이스(MIPI: Mobile Industry Processor Interface)를 지원하는 2 레인(lane)일 수 있으나, 이에 한정되는 것은 아니다. 그 이상의 신호 라인을 포함할 수 있음은 물론이다. 또는, 도 4b 에 도시된 바와 같이, 하나의 신호 라인(121)만을 포함할 수도 있다. 신호 라인(121, 122)은 전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함할 수 있다. 신호 라인(121, 122)은 공지의 방법으로 형성될 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
제2 도체층(130)은 상술한 바와 같이 접지 라인(131)을 포함한다. 즉, 제2 도체층(130)은 접지부의 역할을 수행할 수 있다. 접지 라인(131)은 신호 라인(121, 122)의 각종 신호들의 접지(ground)를 제공함과 동시에, 이들 각종 신호들의 리턴 경로(return path)를 제공하기 위한 것으로, 접지 라인(131)의 구체적인 형태에 대해서는 후술한다. 접지 라인(131)은 신호 라인(121, 122)과 마찬가지로 전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함할 수 있다. 접지 라인(131) 역시 공지의 방법으로 형성될 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
제3 도체층(150)은 제2 도체층(120)과 마찬가지로 접지 라인을 포함한다. 즉, 제3 도체층(150) 역시 접지부의 역할을 수행할 수 있다. 접지 라인은 역시 신호 라인(121, 122)의 각종 신호들의 접지(ground)를 제공함과 동시에, 이들 각종 신호들의 리턴 경로(return path)를 제공하기 위한 것으로, 접지 라인의 구체적인 형태에 대해서는 후술한다. 접지 라인은 마찬가지로 전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함할 수 있다. 접지 라인 역시 공지의 방법으로 형성될 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
다른 일례에 따른 회로 기판(100B)에서는 제1 도체층(120)의 신호 라인(121, 122)과 제2 도체층(130)의 접지 라인(131) 사이, 그리고 제1 도체층(120)의 신호 라인(121, 122)과 제2 도체층(130)의 접지 라인(131) 사이에서 E-Field 및 H-Field가 형성될 수 있으며, 이때 형성되는 E-Field 및 H-Field에 의하여 특성 임피던스가 영향을 받게 된다.
도 5는 제2 도체층(130)의 일례를 개략적으로 나타내는 평면도이다. 도면을 참조하면, 제2 도체층(130)은 복수의 도체 패턴이 서로 연결된 형태의 도체 경로인 접지 라인(131)을 포함한다. 접지 라인(131)은 신호 라인(121)과 대응되는 영역(A)을 가진다. 일례에서는 대응 영역(A)에 있어서 신호 라인(131)이 아닌 접지 라인(131)의 패턴 설계를 통하여 임피던스를 매칭한다. 한편, 도면에는 편의상 접지 라인(131)에 대응되는 신호 라인(121)을 하나만 도시하였으나, 이에 한정되는 것은 아니며, 신호 라인이 복수 개일 수 있음은 물론이다.
접지 라인(131)의 엣지 부분(B)에는 오픈 커브 형상의 단위 패턴들이 배치되며, 이러한 엣지 부분(B) 부분에 배치된 오픈 커브 형상의 단위 패턴들 사이에는 비스듬히 기울어진 형상의 단위 패턴들이 배치된다. 이러한 단위 패턴들이 연결되어 신호 라인(131)을 통하여 이동하는 각종 신호들의 리턴 경로(return path)를 형성한다. 즉, 일례에 따른 접지 라인(131)은, 예를 들면, 오블리크-미엔더(Oblique -Meander) 형상으로 패턴화 될 수 있으며, 이를 통하여 특성 임피던스를 높게 유지하면서도, 신호 라인의 위치별 특성 임피던스의 값의 차이를 최소화할 수 있다.
구체적으로, 상술한 바와 같이 회로 기판에서의 임피던스 특성은 통상 신호 라인(121)의 선폭(W)과 두께(T), 신호 라인(121)과 접지 라인(131) 사이의 높이, 그리고 절연층(110)을 구성하는 매질의 유전율 등에 의하여 결정된다. 그런데, 최근 박형화의 추세에 따라서 회로 설계시 절연층(110)의 두께(T)를 줄이고 있는바, 임피던스가 원하는 설계 수치보다 낮아질 수 있다. 이를 보상하기 위하여 신호 라인(121)의 선폭(W)이나 두께(T)를 조절하는 것을 고려해볼 수 있으나, 신호 라인(121)의 선폭(W)이나 두께(T)를 조절하는 경우 전송 손실의 야기를 피할 수 없으며, 회로 소자의 배치에 있어 상당한 제약을 받게 되는 문제가 있다.
이에, 일례에서는 임피던스를 매칭하는 방법으로 신호 라인(121)이 아니라 접지 라인(131)의 설계를 변경하는 것을 고려하였으며, 이때 특성 임피던스를 높게 유지하면서도, 신호 라인의 위치별 특성 임피던스의 값의 차이를 최소화하는 방안으로 접지 라인(131)을 예컨대 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화하였다. 이러한 오블리크-미엔더(Oblique-Meander) 형상은 접지 라인(131)의 리턴 경로(return path)를 신호 라인(121)의 경로(path) 보다 길게 해주는바 높은 임피던스 특성을 가지도록 한다. 또한, 대응 영역(A)에 있어서 신호 라인(121)의 위치에 무관하게 대응 되는 접지 라인(131)의 패턴 형상을 일정하게 유지시키는바, 신호 라인(121)의 위치에 따른 특성 임피던스 차이를 최소화 시켜준다. 따라서, 임피던스 미스매칭이 거의 발생하지 않는다.
엣지 부분(B)에 배치된 오픈 커브 형상의 단위 패턴들은 그 사이에 배치되는 단위 패턴들을 연결시켜주는 역할을 수행한다. 일례에서는 오픈 커브 형상의 단위 패턴들이 도면을 기준으로 접지 라인(131)의 모든 테두리(상, 하, 좌, 우) 부분에 배치되는바, 그 사이에 배치되는 비스듬히 기울어진 형상의 단위 패턴들의 공간 활용도가 높아지며, 그 결과 접지 라인(131)이 보다 긴 경로를 가질 수 있게 된다. 오픈 커브 형상의 단위 패턴들의 구체적인 형상은 특별히 한정되지 않으며, 엣지 부분(B)에 배치되어 그 사이에 배치되는 단위 패턴들을 비스듬히 기울어진 형태로 연결시킬 수 있는 것이면 충분하다.
엣지 부분(B)에 배치된 오픈 커브 형상의 단위 패턴들 사이에 배치되는 비스듬히 기울어진 형상의 단위 패턴들은 공간 활용도가 높은바 접지 라인(131)의 경로를 보다 길게 설계할 수 있도록 해주며, 따라서 기본적으로 높은 임피던스 특성을 구현할 수 있도록 해준다. 비스듬히 기울어진 형상의 단위 패턴들은 선폭(W)이 일정하며, 또한 그 사이의 간격(L)이 일정하다. 또한, 일정한 방향으로, 그리고 일정한 각도로 비스듬히 기울어져 있다. 이와 같이 실질적으로 신호 라인(121)과 대응되는 비스듬히 기울어진 형상의 단위 패턴들의 패턴 형상이 신호 라인(121)의 위치와 무관하게 일정하게 유지되는바, 신호 라인의 위치별 임피던스 차이가 최소를 최소화할 수 있다.
비스듬히 기울어진 형상의 단위 패턴들의 선폭(W)이나 간격(L)의 구체적인 수치는 특별히 한정되지 않으며, 임피던스 설계 사항에 맞춰 설계할 수 있다. 예를 들면, 필요에 따라서는 선폭(W)을 두껍게 하여 임피던스를 낮출 수 있다. 마찬가지로, 비스듬히 기울어진 형상의 단위 패턴들의 기울기 역시 구체적인 수치가 특별히 한정되지 않으며, 일정하게 비스듬히 기울어지기만 하면 충분하다.
도 6 및 도 7은 일례에 따른 제2 도체층(130)에 다양한 형태의 더미 패턴(132)이 적용된 경우를 개략적으로 나타내는 평면도다. 일반적으로 접지 라인(131)의 간격을 넓히는 경우 임피던스는 상승할 수 있으나, 넓은 간격에 의하여 EMI(Electro Magnetic Interference) 방사가 발생할 수 있으며, 그 결과 다른 신호 라인에 간섭을 일으킬 수 있다. 이때, 접지 라인(131)과 연결되지 않는 복수의 더미 패턴(132)을 접지 라인(131)의 간격 사이로 배치시키는 경우 임피던스를 유지하면서 EMI(Electro Magnetic Interference) 방사를 차폐할 수 있다. 더불어, 복수의 더미 패턴(132)을 통하여 제2 도체층(130)의 도체 비율을 조절할 수 있는바, 워피지 역시도 제어할 수 있다.
복수의 더미 패턴(132)은 상술한 접지 라인(131)의 배치 형태에 영향을 주는 것이 아니라면, 구체적인 배치 형태나, 모양, 폭, 간격 등은 특별히 한정되지 않는다. 예를 들면, 도 6에서와 같이 접지 라인(131)의 각각의 간격 사이에 더미 패턴(132)가 하나씩 배치될 수도 있으며, 또는 도 7에서와 같이 접지 라인(131)의 각각의 간격 사이에 더미 패턴(132)가 복수 개 배치될 수도 있다.
복수의 더미 패턴(132)은 전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함할 수 있다. 더미 패턴(132) 역시 공지의 방법으로 형성될 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 8은 제2 도체층(130)의 다른 일례를 개략적으로 나타내는 평면도이다. 다른 일례에서도 제2 도체층(130)은 복수의 도체 패턴이 서로 연결된 형태의 도체 경로인 접지 라인(131)을 포함한다. 또한, 접지 라인(131)은 신호 라인(121)과 대응되는 영역(A)을 가진다. 또한, 대응 영역(A)에 있어서 신호 라인(131)이 아닌 접지 라인(131)의 패턴 설계를 통하여 임피던스를 매칭한다. 또한, 도면에는 편의상 접지 라인(131)에 대응되는 신호 라인(121)을 하나만 도시하였으나, 이에 한정되는 것은 아니며, 신호 라인이 복수 개일 수 있음은 물론이다.
접지 라인(131)의 엣지 부분(B)에는 오픈 커브 형상의 단위 패턴들이 배치되며, 이러한 엣지 부분(B) 부분에 배치된 오픈 커브 형상의 단위 패턴들 사이에는 비스듬히 기울어진 형상의 단위 패턴들이 배치된다. 이러한 단위 패턴들이 연결되어 신호 라인(131)을 통하여 이동하는 각종 신호들의 리턴 경로(return path)를 형성한다. 즉, 다른 일례에 따른 접지 라인(131) 역시도 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화 될 수 있으며, 이를 통하여 특성 임피던스를 높게 유지하면서도, 신호 라인의 위치별 특성 임피던스의 값의 차이를 최소화할 수 있다.
엣지 부분(B)에 배치된 오픈 커브 형상의 단위 패턴들은 마찬가지로 그 사이에 배치되는 단위 패턴들을 연결시켜주는 일종의 연결부 역할을 수행한다. 다른 일례에서는 오픈 커브 형상의 단위 패턴들이 도면을 기준으로 접지 라인(131)의 일부 테두리(좌, 우) 부분에만 배치된다. 여기서도, 오픈 커브 형상의 단위 패턴들의 구체적인 형상은 특별히 한정되지 않으며, 엣지 부분(B)에 배치되어 그 사이에 배치되는 단위 패턴들을 비스듬히 기울어진 형태로 연결시킬 수 있는 것이면 충분하다.
엣지 부분(B)에 배치된 오픈 커브 형상의 단위 패턴들 사이에 배치되는 비스듬히 기울어진 형상의 단위 패턴들은 공간 활용도가 높은바 접지 라인(131)의 경로를 보다 길게 설계할 수 있도록 해주며, 따라서 기본적으로 높은 임피던스 특성을 구현할 수 있도록 해준다. 다른 일례에서는 비스듬히 기울어진 형상의 단위 패턴들이 일정하게 지그재그 형태로 비스듬히 기울어져 있다. 이때, 지그재그 형태로 비스듬히 기울어진 형상의 단위 패턴들은 선폭(W)이 일정하며, 또한 그 사이의 간격(L)이 일정하다. 이와 같이 실질적으로 신호 라인(121)과 대응되는 비스듬히 기울어진 형상의 단위 패턴들의 패턴 형상이 신호 라인(121)의 위치와 무관하게 일정하게 유지되는바, 신호 라인의 위치별 임피던스 차이가 최소를 최소화할 수 있다.
비스듬히 기울어진 형상의 단위 패턴들의 선폭(W)이나 간격(L)의 구체적인 수치는 마찬가지로 특별히 한정되지 않으며, 임피던스 설계 사항에 맞춰 설계할 수 있다. 예를 들면, 선폭(W)을 두껍게 하여 임피던스를 낮출 수 있다. 또한, 비스듬히 기울어진 형상의 단위 패턴들의 기울기 역시 구체적인 수치가 특별히 한정되지 않으며, 일정하게 비스듬히 기울어지기만 하면 충분하다.
도 9 및 도 10은 다른 일례에 따른 제2 도체층(130)에 다양한 형태의 더미 패턴(132)이 적용된 경우를 개략적으로 나타내는 평면도다. 다른 일례에 따른 제2 도체층(130)에서도 접지 라인(131)과 연결되지 않는 복수의 더미 패턴(132)을 접지 라인(131)의 간격 사이로 배치시키는 경우 임피던스를 유지하면서 EMI(Electro Magnetic Interference) 방사를 차폐할 수 있다. 더불어, 복수의 더미 패턴(132)을 통하여 제2 도체층(130)의 도체 비율을 조절할 수 있는바, 워피지 역시도 제어할 수 있다.
마찬가지로, 복수의 더미 패턴(132)은 상술한 접지 라인(131)의 배치 형태에 영향을 주는 것이 아니라면, 구체적인 배치 형태나, 모양, 폭, 간격 등은 특별히 한정되지 않는다. 예를 들면, 도 9에서와 같이 접지 라인(131)의 각각의 간격 사이에 더미 패턴(132)가 하나씩 배치될 수도 있으며, 또는 도 10에서와 같이 접지 라인(131)의 각각의 간격 사이에 더미 패턴(132)가 복수 개 배치될 수도 있다.
마찬가지로, 복수의 더미 패턴(132)은 전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함할 수 있다. 더미 패턴(132) 역시 공지의 방법으로 형성될 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 11은 제2 도체층(130)의 또 다른 일례를 개략적으로 나타내는 평면도이다. 또 다른 일례에서도 제2 도체층(130)은 복수의 도체 패턴이 서로 연결된 형태의 도체 경로인 접지 라인(131)을 포함한다. 또한, 접지 라인(131)은 신호 라인(121)과 대응되는 영역(A)을 가진다. 또한, 대응 영역(A)에 있어서 신호 라인(131)이 아닌 접지 라인(131)의 패턴 설계를 통하여 임피던스를 매칭한다. 또한, 도면에는 편의상 접지 라인(131)에 대응되는 신호 라인(121)을 하나만 도시하였으나, 이에 한정되는 것은 아니며, 신호 라인이 복수 개일 수 있음은 물론이다.
접지 라인(131)의 엣지 부분(B)에는 오픈 커브 형상의 단위 패턴들이 배치되며, 이러한 엣지 부분(B) 부분에 배치된 오픈 커브 형상의 단위 패턴들 사이에는 비스듬히 기울어진 형상의 단위 패턴들이 배치된다. 이러한 단위 패턴들이 연결되어 신호 라인(131)을 통하여 이동하는 각종 신호들의 리턴 경로(return path)를 형성한다. 즉, 또 다른 일례에 따른 접지 라인(131) 역시도 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화 될 수 있으며, 이를 통하여 특성 임피던스를 높게 유지하면서도, 신호 라인의 위치별 특성 임피던스의 값의 차이를 최소화할 수 있다.
엣지 부분(B)에 배치된 오픈 커브 형상의 단위 패턴들은 마찬가지로 그 사이에 배치되는 단위 패턴들을 연결시켜주는 일종의 연결부 역할을 수행한다. 또 다른 일례에서는 오픈 커브 형상의 단위 패턴들이 도면을 기준으로 접지 라인(131)의 일부 테두리(좌, 우) 부분에만 배치된다. 여기서도, 오픈 커브 형상의 단위 패턴들의 구체적인 형상은 특별히 한정되지 않으며, 엣지 부분(B)에 배치되어 그 사이에 배치되는 단위 패턴들을 비스듬히 기울어진 형태로 연결시킬 수 있는 것이면 충분하다.
엣지 부분(B)에 배치된 오픈 커브 형상의 단위 패턴들 사이에 배치되는 비스듬히 기울어진 형상의 단위 패턴들은 공간 활용도가 높은바 접지 라인(131)의 경로를 보다 길게 설계할 수 있도록 해주며, 따라서 기본적으로 높은 임피던스 특성을 구현할 수 있도록 해준다. 또 다른 일례에서는 비스듬히 기울어진 형상의 단위 패턴들이 일정하게 라운드 형상의 지그재그 형태로 비스듬히 기울어져 있다. 이때, 라운드 형상의 지그재그 형태로 비스듬히 기울어진 형상의 단위 패턴들은 선폭(W)이 일정하며, 또한 그 사이의 간격(L)이 일정하다. 이와 같이 실질적으로 신호 라인(121)과 대응되는 비스듬히 기울어진 형상의 단위 패턴들의 패턴 형상이 신호 라인(121)의 위치와 무관하게 일정하게 유지되는바, 신호 라인의 위치별 임피던스 차이가 최소를 최소화할 수 있다.
비스듬히 기울어진 형상의 단위 패턴들의 선폭(W)이나 간격(L)의 구체적인 수치는 마찬가지로 특별히 한정되지 않으며, 임피던스 설계 사항에 맞춰 설계할 수 있다. 예를 들면, 선폭(W)을 두껍게 하여 임피던스를 낮출 수 있다. 또한, 비스듬히 기울어진 형상의 단위 패턴들의 기울기 역시 구체적인 수치가 특별히 한정되지 않으며, 일정하게 비스듬히 기울어지기만 하면 충분하다.
도 12 및 도 13은 또 다른 일례에 따른 제2 도체층(130)에 다양한 형태의 더미 패턴(132)이 적용된 경우를 개략적으로 나타내는 평면도다. 또 다른 일례에 따른 제2 도체층(130)에서도 접지 라인(131)과 연결되지 않는 복수의 더미 패턴(132)을 접지 라인(131)의 간격 사이로 배치시키는 경우 임피던스를 유지하면서 EMI(Electro Magnetic Interference) 방사를 차폐할 수 있다. 더불어, 복수의 더미 패턴(132)을 통하여 제2 도체층(130)의 도체 비율을 조절할 수 있는바, 워피지 역시도 제어할 수 있다.
마찬가지로, 복수의 더미 패턴(132)은 상술한 접지 라인(131)의 배치 형태에 영향을 주는 것이 아니라면, 구체적인 배치 형태나, 모양, 폭, 간격 등은 특별히 한정되지 않는다. 예를 들면, 도 12에서와 같이 접지 라인(131)의 각각의 간격 사이에 더미 패턴(132)가 하나씩 배치될 수도 있으며, 또는 도 13에서와 같이 접지 라인(131)의 각각의 간격 사이에 더미 패턴(132)가 복수 개 배치될 수도 있다.
마찬가지로, 복수의 더미 패턴(132)은 전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함할 수 있다. 더미 패턴(132) 역시 공지의 방법으로 형성될 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 5 내지 도 13 에서는 제2 도체층(120)의 다양한 예시를 도시하고 있으나, 이러한 예시들은 제2 도체층(120) 에만 적용되는 것은 아니며, 제3 도체층(150) 에도 적용될 수 있다. 즉, 제3 도체층(150)의 접지 라인 역시도 복수의 도체 패턴이 서로 연결된 형태의 도체 경로일 수 있으며, 신호 라인(121)과 대응되는 영역을 가질 수 있다. 또한, 접지 라인의 엣지 부분에는 오픈 커브 형상의 단위 패턴들이 배치될 수 있으며, 이러한 엣지 부분 부분에 배치된 오픈 커브 형상의 단위 패턴들 사이에는 비스듬히 기울어진 형상의 단위 패턴들이 배치될 수 있다. 이러한 단위 패턴들이 연결되어 신호 라인(141)을 통하여 이동하는 각종 신호들의 리턴 경로(return path)를 형성할 수 있다. 즉, 특성 임피던스를 높게 유지하면서도, 신호 라인의 위치별 특성 임피던스의 값의 차이를 최소화하는 방안으로 접지 라인을 예컨대 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화할 수 있다. 또한, 제3 도체층(150) 역시도 다양한 형태의 더미 패턴을 포함할 수 있으며, 예를 들면 접지 라인과 연결되지 않는 복수의 더미 패턴을 접지 라인의 간격 사이에 배치할 수 있다. 이 이상의 상세한 설명은 도 5 내지 도 13 에 대하여 기술한 내용을 참조한다.
도 14는 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인(131)의 신호 리턴 경로(RP)를 개략적으로 나타낸다. 도면을 참조하면, 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인(131)의 신호 리턴 경로(RP)는 하나의 경로를 따라서 사선 방향으로 구불구불하게 이동하게 되는바, 신호 라인(121) 보다 긴 경로를 가지게 된다. 제품의 슬림화에 따라서 절연층의 두께 또한 점점 낮춰지면서 특성 임피던스를 유지하는 것이 어려워지고 있는데, 이와 같이 신호 리턴 경로(RP)를 보다 길게 구현하는 경우에는 절연층의 두께 감소에 따른 임피던스 보상이 가능한바, 특성 임피던스 유지에 보다 효과적이다.
도 15는 필(Fill) 형상으로 패턴화된 접지 면(431)의 신호 리턴 경로(RP)를 개략적으로 나타낸다. 도면을 참조하면, 필(Fill) 형상으로 패턴화된 접지 면(431)의 신호 리턴 경로(RP)는 다양한 경로를 따라서 이동하게 되며, 따라서 신호 리턴 경로(RP)를 제어하는데 어려움이 있다. 더불어, 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인(131)의 경우 보다 짧은 신호 리턴 경로(RP)를 가지게 되는바, 절연층의 두께 감소에 따른 임피던스 보상이 충분하지 않을 것임을 충분히 예상할 수 있다.
도 16은 해치(hatch) 형상으로 패턴화된 접지 라인(531)의 신호 리턴 경로(RP)를 개략적으로 나타낸다. 도면을 참조하면, 해치(hatch) 형상으로 패턴화된 접지 라인(531)의 경우도 신호 리턴 경로(RP)는 다양한 경로를 따라서 이동하게 되며, 따라서 신호 리턴 경로(RP)를 제어하는데 어려움이 있다. 더불어, 필(Fill) 형상으로 패턴화된 접지 면(431)의 신호 리턴 경로(RP) 보다는 긴 신호 리턴 경로(RP)를 가질 수는 있으나, 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인(131)의 경우 보다는 짧은 신호 리턴 경로(RP)를 가지게 되는바, 절연층의 두께 감소에 따른 임피던스 보상이 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인(131)의 경우 보다는 용이하지 않을 것임을 충분히 예상할 수 있다.
도 17은 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인과 해치(hatch) 형상으로 패턴화된 접지 라인의 신호 라인 위치별 대응 관계를 개략적으로 나타낸다. 여기서, 신호 라인의 "위치별 대응 관계"는 신호 라인이 서로 "평행하게 배치되는 경우"를 기준으로 판단한다. 도면을 참조하면, 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인은 신호 라인의 위치 1 및 위치 2 어느 경우나 대응되는 패턴 형상이 일정하게 유지되는 것을 알 수 있다. 또한, 도 14를 함께 참조하면 신호 라인의 위치 1 및 위치 2 어느 경우나 대응되는 리턴 패스 경로가 일정하게 유지되는 것을 알 수 있다. 반면, 해치(hatch) 형상으로 패턴화된 접지 라인은 신호 라인의 위치 1 및 위치 2 에 따라서 대응되는 패턴 형상이 상이하다는 것을 알 수 있다. 또한, 도 16을 함께 참조하면 신호 라인의 위치 1 및 위치 2 에 따라서 대응되는 리턴 패스 경로가 달라지게 되는 것을 알 수 있다. 즉, 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인은 신호 리턴 경로를 보다 길게 구현할 수 있는바 높은 임피던스 구현이 가능할 뿐만 아니라, 신호 라인에 대응되는 패턴 형상 및 신호 리턴 경로를 일정하게 유지할 수 있는바 신호 라인의 위치에 따른 임피던스 차이를 최소화할 수 있음을 알 수 있다. 따라서, 신호 라인이 아니라 접지의 설계를 변경하여 효과적으로 임피던스를 매칭할 수 있음을 알 수 있다.
도 18은 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인과 해치(hatch) 형상으로 패턴화된 접지 라인의 신호 라인 위치별 특성 임피던스의 시뮬레이션 결과를 개략적으로 나타낸다. 여기서, 위치 1 및 위치 2 는 도 17에 도시한 신호 라인의 위치 1 및 위치 2 를 의미한다. 도면을 참조하면, 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인은 기본적으로 해치(hatch) 형상으로 패턴화된 접지 라인의 경우보다 시간에 따른 특성 임피던스가 높게 유지되는 것을 알 수 있다. 또한, 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인은 위치 1 및 위치 2에서의 시간에 따른 특성 임피던스의 차이가 모두 약 1Ω 이하인 것을 알 수 있다. 특히, 1.06 ns에서는 위치 1 및 위치 2의 특성 임피던스 차이가 약 0.01Ω 정도에 불과하다는 것을 알 수 있다. 반면, 해치(hatch) 형상으로 패턴화된 접지 라인은 위치 1 및 위치 2에서의 시간에 따른 특성 임피던스 차이가 1Ω을 초과할 정도로 큰 경우가 존재한다. 특히, 1.06 ns에서는 위치 1 및 위치 2의 특성 임피던스 차이가 약 2Ω 정도로 상당히 크다는 것을 알 수 있다. 즉, 오블리크-미엔더(Oblique-Meander) 형상으로 패턴화된 접지 라인은 신호 리턴 경로를 보다 길게 구현할 수 있는바 높은 임피던스 구현이 가능할 뿐만 아니라, 신호 라인에 대응되는 패턴 형상 및 신호 리턴 경로를 일정하게 유지할 수 있는바 신호 라인의 위치에 따른 임피던스 차이를 최소화할 수 있음이 시뮬레이션 결과를 통해서도 뒷받침 됨을 알 수 있다.
본 개시에서 사용된 일정하다는 표현은 완전히 동일한 경우뿐만 아니라, 실질적으로 동일하여 거의 차이가 없는 것을 의미한다. 따라서, 형성 과정에서 필연적으로 발생하는 오차 범위를 감안하여 판단해야 한다. 또한, 권리범위 회피를 위하여 의도적으로 특정 부분만 다르게 하여, 전체적으로는 동일하나 특정 부위만 살짝 다르게 하는 경우도 감안하여 판단해야 한다.
본 개시에서 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
100A, 100B: 회로 기판 110: 제1 절연층
120: 제1 도체층 130: 제2 도체층
140: 제2 절연층 150: 제3 도체층
121: 신호 라인 131: 접지 라인
132: 더미 패턴 1: 렌즈 어셈블리
2: VCM 어셈블리 3: IR 필터
4: 센서 5: ISR 모듈
300: 카메라 모듈용 회로 기판 310: 센서 실장부
320: 신호 전송부 330: 접지부
340: 커넥터부 311: 센서 실장 부위
312: 제4 도체 패턴 313: 신호 라인
321: 신호 라인 331: 제1 도체 패턴
332: 제2 도체 패턴 333: 제3 도체 패턴

Claims (16)

  1. 절연층을 사이에 두고 배치된 제1 및 제2 도체층; 을 포함하며,
    상기 제1 및 제2 도체층은 각각 신호 라인과 접지 라인을 포함하고,
    상기 접지 라인은 외곽 영역 및 이와 연결되며 패턴화된 내부 영역을 포함하며,
    상기 외곽 영역은 상기 신호 라인과 평행한 라인을 포함하며,
    상기 내부 영역은 상기 신호 라인에 대하여 기울어진 형태인 회로 기판.
  2. 제 1 항에 있어서,
    상기 신호 라인과 상기 접지 라인의 대응 영역에 있어서,
    상기 신호 라인의 위치별 특성 인피던스 차이는 1Ω 이하인 회로 기판.
  3. 제 1 항에 있어서,
    상기 신호 라인과 상기 접지 라인의 대응 영역에 있어서,
    상기 신호 라인에 대응되는 상기 접지 라인의 패턴 형상이 상기 신호 라인의 위치와 무관하게 일정하게 유지되는 회로 기판.
  4. 제 1 항에 있어서,
    상기 신호 라인과 상기 접지 라인의 대응 영역에 있어서,
    상기 신호 라인에 대응되는 상기 접지 라인의 리턴 패스 경로가 상기 신호 라인의 위치와 무관하게 일정하게 유지되는 회로 기판.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제2 도체층은 복수의 더미 패턴을 더 포함하며,
    상기 복수의 더미 패턴은 상기 접지 라인과 연결되지 않는 회로 기판.
  7. 절연층을 사이에 두고 배치된 제1 및 제2 도체층; 을 포함하며,
    상기 제1 및 제2 도체층은 각각 신호 라인과 접지 라인을 포함하고,
    상기 접지 라인은 외곽 영역 및 이와 연결된 내부 영역을 포함하며,
    상기 내부 영역의 엣지 부분에는 오픈 커브 형상의 단위 패턴들이 배치되고, 상기 엣지 부분에 배치된 오픈 커브 형상의 단위 패턴들 사이에는 상기 신호 라인에 대하여 비스듬히 기울어진 형상의 단위 패턴들이 배치되며,
    상기 외곽 영역은 상기 접지 라인의 외곽을 따라 배치되고 상기 신호 라인에 대하여 수직한 라인을 포함하며,
    상기 내부 영역은 상기 외곽 영역에 의하여 둘러싸인 형태인 회로 기판.
  8. 제 7 항에 있어서,
    상기 오픈 커브 형상의 단위 패턴들과 상기 비스듬히 기울어진 형상의 단위 패턴들이 서로 연결되어 상기 신호 라인의 리턴 경로를 형성하는 회로 기판.
  9. 제 7 항에 있어서,
    상기 비스듬히 기울어진 형상의 단위 패턴들은 폭이 일정한 회로 기판.
  10. 제 7 항에 있어서,
    상기 비스듬히 기울어진 형상의 단위 패턴들은 이들 사이의 간격이 일정한 회로 기판.
  11. 제 7 항에 있어서,
    상기 비스듬히 기울어진 형상의 단위 패턴들은 일정한 방향으로 비스듬히 기울어진 형상인 회로 기판.
  12. 제 7 항에 있어서,
    상기 비스듬히 기울어진 형상의 단위 패턴들은 지그재그 형태로 비스듬히 기울어진 형상인 회로 기판.
  13. 제 7 항에 있어서,
    상기 제2 도체층은 더미 패턴들을 더 포함하며,
    상기 더미 패턴들은 상기 오픈 커브 형상의 단위 패턴들과 상기 비스듬히 기울어진 형상의 단위 패턴들 사이에 배치되는 회로 기판.
  14. 삭제
  15. 삭제
  16. 삭제
KR1020150140502A 2015-10-06 2015-10-06 회로 기판 및 도체 패턴 구조 KR102150553B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150140502A KR102150553B1 (ko) 2015-10-06 2015-10-06 회로 기판 및 도체 패턴 구조
US15/198,679 US10251259B2 (en) 2015-10-06 2016-06-30 Circuit board and conductive pattern structure
JP2016134256A JP7027663B2 (ja) 2015-10-06 2016-07-06 回路基板及び導体パターン構造
CN201610608750.6A CN106561069B (zh) 2015-10-06 2016-07-28 电路板和导电图案结构
US16/266,705 US10667386B2 (en) 2015-10-06 2019-02-04 Circuit board and conductive pattern structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150140502A KR102150553B1 (ko) 2015-10-06 2015-10-06 회로 기판 및 도체 패턴 구조

Publications (2)

Publication Number Publication Date
KR20170041048A KR20170041048A (ko) 2017-04-14
KR102150553B1 true KR102150553B1 (ko) 2020-09-01

Family

ID=58448174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150140502A KR102150553B1 (ko) 2015-10-06 2015-10-06 회로 기판 및 도체 패턴 구조

Country Status (4)

Country Link
US (2) US10251259B2 (ko)
JP (1) JP7027663B2 (ko)
KR (1) KR102150553B1 (ko)
CN (1) CN106561069B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11357107B2 (en) 2019-12-24 2022-06-07 Samsung Electronics Co., Ltd. Circuit board and electronic device including circuit board

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10993635B1 (en) 2016-03-22 2021-05-04 Flextronics Ap, Llc Integrating biosensor to compression shirt textile and interconnect method
CN108538799B (zh) 2017-03-02 2024-02-27 弗莱克斯有限公司 互连部件和互连组件
US10757800B1 (en) * 2017-06-22 2020-08-25 Flex Ltd. Stripline transmission lines with cross-hatched pattern return plane, where the striplines do not overlap any intersections in the cross-hatched pattern
US11039531B1 (en) 2018-02-05 2021-06-15 Flex Ltd. System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features
US10896877B1 (en) 2018-12-14 2021-01-19 Flex Ltd. System in package with double side mounted board
JP7346069B2 (ja) * 2019-04-25 2023-09-19 キヤノン株式会社 電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055321A (en) 1988-04-28 1991-10-08 Ibiden Co., Ltd. Adhesive for electroless plating, printed circuit boards and method of producing the same
US20130105209A1 (en) 2011-11-02 2013-05-02 Elite Electronic Material (Kunshan) Co., Ltd. Inorganic filler and electric material containing the same
JP5356520B2 (ja) * 2009-05-28 2013-12-04 三洋電機株式会社 配線基板、フィルタデバイスおよび携帯機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2963535A (en) * 1957-12-16 1960-12-06 Sanders Associates Inc Shielded printed circuit electrical component
JPH06204629A (ja) * 1993-01-06 1994-07-22 Mitsubishi Electric Corp ワイヤ配線板
JP2724103B2 (ja) 1993-12-28 1998-03-09 ケル株式会社 ２層構造フレキシブルプリント基板
US5917149A (en) 1997-05-15 1999-06-29 Daimlerchrysler Corporation Flexible circuit board interconnect with strain relief
US6624729B2 (en) 2000-12-29 2003-09-23 Hewlett-Packard Development Company, L.P. Slotted ground plane for controlling the impedance of high speed signals on a printed circuit board
JP2003124586A (ja) 2001-10-17 2003-04-25 Ngk Spark Plug Co Ltd 配線基板
CN2770275Y (zh) 2004-12-30 2006-04-05 鸿富锦精密工业（深圳）有限公司 印刷电路板接地层结构改良
US7352535B2 (en) 2005-01-13 2008-04-01 Hitachi Global Storage Technologies Netherlands, B.V. Method and apparatus for reducing crosstalk and signal loss in flexing interconnects of an electrical lead suspension
US20070227762A1 (en) 2006-04-04 2007-10-04 Compeq Manufacturing Company Limited Multilayer circuit board with grounding grids and method for controlling characteristic impedance of the multilayer circuit board
KR100744143B1 (ko) 2006-07-27 2007-08-01 삼성전자주식회사 필름 배선 기판과 이를 이용한 반도체 칩 패키지 및 평판표시 장치
US8256111B2 (en) 2006-12-22 2012-09-04 Hon Hai Precision Industry Co., Ltd. Circuit board layout method
JP4863900B2 (ja) 2007-02-08 2012-01-25 セイコーインスツル株式会社 シールドフレキシブルプリント基板及び電子機器
US20090255723A1 (en) 2008-04-15 2009-10-15 Lai Hui-Lung Printed circuit board with ground grid
JP2011061126A (ja) 2009-09-14 2011-03-24 Sumitomo Bakelite Co Ltd 回路基板
KR20120050175A (ko) 2010-11-10 2012-05-18 삼성전기주식회사 마이크로스트립 구조
US8552811B2 (en) * 2011-01-27 2013-10-08 National Taiwan University Electromagnetic noise suppression circuit
JP5477422B2 (ja) 2012-01-06 2014-04-23 株式会社村田製作所 高周波信号線路
KR101316105B1 (ko) * 2012-02-07 2013-10-11 삼성전기주식회사 난연성 절연층을 포함하는 인쇄회로기판의 제조방법
KR20140000983A (ko) * 2012-06-27 2014-01-06 삼성전기주식회사 인쇄회로기판
CN203040005U (zh) 2012-12-11 2013-07-03 奥特斯(中国)有限公司 印制电路板
TWI457055B (zh) 2013-02-20 2014-10-11 Novatek Microelectronics Corp 軟性電路板及其接地線結構
KR102093159B1 (ko) * 2014-05-23 2020-03-25 삼성전기주식회사 인쇄회로기판 및 이를 이용한 카메라 모듈용 인쇄회로기판
KR101901695B1 (ko) * 2014-07-02 2018-09-27 삼성전기 주식회사 인쇄회로기판 및 이를 이용한 카메라 모듈용 인쇄회로기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055321A (en) 1988-04-28 1991-10-08 Ibiden Co., Ltd. Adhesive for electroless plating, printed circuit boards and method of producing the same
JP5356520B2 (ja) * 2009-05-28 2013-12-04 三洋電機株式会社 配線基板、フィルタデバイスおよび携帯機器
US20130105209A1 (en) 2011-11-02 2013-05-02 Elite Electronic Material (Kunshan) Co., Ltd. Inorganic filler and electric material containing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11357107B2 (en) 2019-12-24 2022-06-07 Samsung Electronics Co., Ltd. Circuit board and electronic device including circuit board

Also Published As

Publication number Publication date
US10251259B2 (en) 2019-04-02
JP7027663B2 (ja) 2022-03-02
US20170099729A1 (en) 2017-04-06
CN106561069A (zh) 2017-04-12
JP2017073537A (ja) 2017-04-13
US20190182950A1 (en) 2019-06-13
KR20170041048A (ko) 2017-04-14
US10667386B2 (en) 2020-05-26
CN106561069B (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
KR102150553B1 (ko) 회로 기판 및 도체 패턴 구조
US11646496B2 (en) Antenna apparatus and antenna module
US10826172B2 (en) Antenna apparatus and antenna module
US11158928B2 (en) Chip antenna module
US11336022B2 (en) Antenna apparatus
US11349215B2 (en) Antenna apparatus and antenna module
US11646504B2 (en) Chip antenna module array
US20220336957A1 (en) Dielectric resonator antenna and antenna module
US11621499B2 (en) Antenna apparatus
US8987608B2 (en) Circuit structure and manufacturing method thereof
KR20210004054A (ko) 안테나 장치
US11532894B2 (en) Antenna apparatus
KR102046471B1 (ko) 안테나 장치 및 안테나 모듈
KR102069235B1 (ko) 안테나 장치
US20130168143A1 (en) Circuit board
KR20220082600A (ko) 인쇄회로기판
KR20140139900A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant