KR102148282B1 - Switch controller circuit and method for generating a switch control signal - Google Patents

Switch controller circuit and method for generating a switch control signal Download PDF

Info

Publication number
KR102148282B1
KR102148282B1 KR1020190103857A KR20190103857A KR102148282B1 KR 102148282 B1 KR102148282 B1 KR 102148282B1 KR 1020190103857 A KR1020190103857 A KR 1020190103857A KR 20190103857 A KR20190103857 A KR 20190103857A KR 102148282 B1 KR102148282 B1 KR 102148282B1
Authority
KR
South Korea
Prior art keywords
voltage
zero
switch control
period
signal
Prior art date
Application number
KR1020190103857A
Other languages
Korean (ko)
Other versions
KR20190103112A (en
Inventor
이영제
조계현
이재용
정윤웅
장지훈
Original Assignee
온세미컨덕터코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 온세미컨덕터코리아 주식회사 filed Critical 온세미컨덕터코리아 주식회사
Priority to KR1020190103857A priority Critical patent/KR102148282B1/en
Publication of KR20190103112A publication Critical patent/KR20190103112A/en
Application granted granted Critical
Publication of KR102148282B1 publication Critical patent/KR102148282B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

스위치 제어 회로는, 교류 입력 전압을 정류하여 생성된 부하 전류에 대응하는 감지 전압을 수신하고, 상기 감지 전압을 이용하여 변조 감지 전압을 생성하는 감지 회로, 상기 변조 감지 전압을 이용하여 영교차 검출 기간을 검출하고, 상기 영교차 검출 기간 동안 영교차 시점을 결정하며, 상기 영교차 시점에 따라 정현파 주기를 결정하고, 상기 정현파 주기를 가지는 전파 정류 정현파에 기초하여 제1 기준 및 제2 기준을 생성하는 디지털 정현파 발생기, 및 상기 제1 기준, 상기 제2 기준, 및 상기 변조 감지 전압을 이용하여 스위치 제어 신호를 생성하는 스위치 제어 신호 생성 회로를 포함하고, 상기 제1 기준은 교류 성분을 포함하는 제1 파형을 가지고, 상기 제1 파형의 교류 성분은 상기 교류 입력 전압의 위상에 동기된 위상을 가지며, 상기 제2 기준은 상기 제1 기준 보다 작고, 교류 성분을 포함하는 제2 파형을 가지고, 상기 제2 파형의 교류 성분은 상기 교류 입력 전압의 위상에 동기된 위상을 가진다. The switch control circuit is a sensing circuit that receives a sensing voltage corresponding to a load current generated by rectifying an AC input voltage, and generates a modulation sensing voltage using the sensing voltage, and a zero-crossing detection period using the modulated sensing voltage. To detect, determine a zero intersection time point during the zero intersection detection period, determine a sine wave period according to the zero intersection time point, and generate a first reference and a second reference based on a full-wave rectified sine wave having the sine wave period A digital sine wave generator, and a switch control signal generation circuit for generating a switch control signal using the first reference, the second reference, and the modulation detection voltage, wherein the first reference is a first including an AC component Has a waveform, the AC component of the first waveform has a phase synchronized with the phase of the AC input voltage, the second reference is smaller than the first reference, has a second waveform including an AC component, and the second The AC component of the two waveforms has a phase synchronized with the phase of the AC input voltage.

Figure R1020190103857
Figure R1020190103857

Description

스위치 제어 회로 및 스위치 제어 신호 생성 방법{SWITCH CONTROLLER CIRCUIT AND METHOD FOR GENERATING A SWITCH CONTROL SIGNAL}Switch control circuit and switch control signal generation method {SWITCH CONTROLLER CIRCUIT AND METHOD FOR GENERATING A SWITCH CONTROL SIGNAL}

본 발명의 실시 예는 스위치 제어 회로 및 스위치 제어 신호 생성 방법에 관한 것이다.An embodiment of the present invention relates to a switch control circuit and a method of generating a switch control signal.

도 1은 종래 LED 열을 구동하는 로우-사이드 벅 컨버터를 나타낸 도면이다. 1 is a view showing a conventional low-side buck converter driving a row of LEDs.

도 1에 도시된 바와 같이, 교류 전원(AC)은 브릿지 다이오드(1)를 통과하여 정류된다. 브릿지 다이오드(1)는 교류 전원(AC)을 전파 정류한다. 정류된 전압 즉, 입력 전압이 LED 열을 통해 인덕터(2)에 공급되며, 인덕터(2)는 전력 스위치(S)의 동작에 따라 LED 열에 구동 전류를 공급한다. 전력 스위치(S)를 포함하는 스위칭부(3)는 전력 스위치(S)의 스위칭 동작을 제어한다. As shown in FIG. 1, the AC power source AC is rectified through the bridge diode 1. The bridge diode 1 full-wave rectifies the AC power supply (AC). The rectified voltage, that is, the input voltage, is supplied to the inductor 2 through the LED column, and the inductor 2 supplies a driving current to the LED column according to the operation of the power switch S. The switching unit 3 including the power switch S controls the switching operation of the power switch S.

전력 스위치(S)가 온 상태일 때, LED 열에 흐르는 LED 전류는 증가하고, 전력 스위치(S)가 오프 상태일 때, LED 전류는 감소한다. When the power switch S is in the on state, the LED current flowing in the LED row increases, and when the power switch S is in the off state, the LED current decreases.

종래 스위칭부(3)는 전력 스위치(S)에 흐르는 전류의 피크에 따라 스위칭 동작을 제어한다. LED 열에는 전력 스위치(S)의 오프 기간에도 다이오드(4)를 통해 전류가 흐르므로, 전력 스위치(S)에 흐르는 전류의 피크만을 제어하는 방식은 CC(Constant Current) 제어에 한계가 있다.The conventional switching unit 3 controls the switching operation according to the peak of the current flowing through the power switch S. Since current flows through the diode 4 even during the off period of the power switch S in the LED column, the method of controlling only the peak of the current flowing through the power switch S has a limit in CC (Constant Current) control.

아울러, 전류 제어 모드에서는 스위칭 듀티를 50% 이하로 제한하거나, 경사보상(slope compensation)을 해야 subharmonic을 방지할 수 있다. 경사 보상이란, 전력 스위치에 흐르는 피크 전류를 제어하기 위한 제어 신호의 기울기를 변화키는 것을 의미한다. 그러면, 스위칭 듀티가 제한되거나, 경사 보상을 위해 복잡한 회로를 사용해야 하는 문제가 발생한다. In addition, in the current control mode, the switching duty should be limited to 50% or less, or slope compensation should be performed to prevent subharmonic. The slope compensation means changing the slope of a control signal for controlling the peak current flowing through the power switch. Then, a problem arises in that the switching duty is limited or a complicated circuit must be used for gradient compensation.

CC 제어 특성을 향상시킬 수 있는 스위치 제어 장치, 및 이를 포함하는 벅 컨버터 및 그 구동 방법을 제공하는 것이 본 발명의 실시 예를 통해 해결하고자 하는 과제이다. It is a problem to be solved through an embodiment of the present invention to provide a switch control device capable of improving CC control characteristics, a buck converter including the same, and a driving method thereof.

본 발명의 한 특징에 따른 스위치 제어 회로는, 교류 입력 전압을 정류하여 생성된 부하 전류에 대응하는 감지 전압을 수신하고, 상기 감지 전압을 이용하여 변조 감지 전압을 생성하는 감지 회로, 상기 변조 감지 전압을 이용하여 영교차 검출 기간을 검출하고, 상기 영교차 검출 기간 동안 영교차 시점을 결정하며, 상기 영교차 시점에 따라 정현파 주기를 결정하고, 상기 정현파 주기를 가지는 전파 정류 정현파에 기초하여 제1 기준 및 제2 기준을 생성하는 디지털 정현파 발생기, 및 상기 제1 기준, 상기 제2 기준, 및 상기 변조 감지 전압을 이용하여 스위치 제어 신호를 생성하는 스위치 제어 신호 생성 회로를 포함하고, 상기 제1 기준은 교류 성분을 포함하는 제1 파형을 가지고, 상기 제1 파형의 교류 성분은 상기 교류 입력 전압의 위상에 동기된 위상을 가지며, 상기 제2 기준은 상기 제1 기준 보다 작고, 교류 성분을 포함하는 제2 파형을 가지고, 상기 제2 파형의 교류 성분은 상기 교류 입력 전압의 위상에 동기된 위상을 가진다. A switch control circuit according to an aspect of the present invention includes a sensing circuit for receiving a sensing voltage corresponding to a load current generated by rectifying an AC input voltage and generating a modulation sensing voltage using the sensing voltage, the modulation sensing voltage A zero-crossing detection period is detected using a zero-crossing detection period, a zero-crossing point is determined during the zero-crossing detection period, a sine wave period is determined according to the zero-crossing point, and a first reference is made based on a full-wave rectified sine wave having the sine wave period And a digital sinusoidal generator for generating a second reference, and a switch control signal generation circuit for generating a switch control signal using the first reference, the second reference, and the modulation detection voltage, wherein the first reference It has a first waveform including an AC component, and the AC component of the first waveform has a phase synchronized with the phase of the AC input voltage, and the second reference is smaller than the first reference, and a first including an AC component It has two waveforms, and the AC component of the second waveform has a phase synchronized with the phase of the AC input voltage.

본 발명의 다른 특징에 따른 스위치 제어 회로는, 교류 입력 전압을 정류하여 생성되는 부하 전류에 대응하는 감지 전압을 수신하고 상기 감지 전압을 이용하여 변조 감지 전압을 생성하는 감지 회로, 상기 변조 감지 전압의 영교차 검출 주기를 나타내는 영교차 검출 신호를 생성하는 영교차 검출기 회로, 상기 영교차 검출 신호를 이용하여, 상기 영교차 검출 기간들 각각 사이에 미리 결정된 수의 에지를 갖는 클록 신호를 생성하는 클록 생성 회로, 상기 영교차 검출 신호 및 상기 클록 신호를 이용하여 제1 디지털 신호 및 제2 디지털 신호를 생성하는 정현파 발생기 회로, 상기 제1 디지털 신호를 사용하여 제1 기준을 생성하고 상기 제2 디지털 신호를 사용하여 제2 기준을 생성하는 디지털-아날로그 변환 회로, 및 상기 변조 감지 전압, 상기 제1 기준, 및 상기 제2 기준을 이용하여 스위치 제어 신호를 생성하는 스위치 제어 신호 생성 회로를 포함하고, 상기 제1 기준은 교류 성분 및 상기 교류 입력 전압의 위상에 동기된 위상을 포함하는 제1 파형을 가지며, 상기 제2 기준은 교류 성분 및 상기 교류 입력 전압의 위상에 동기된 위상을 포함하는 제2 파형을 가지고, 상기 제2 기준은 상기 제1 기준보다 작다.A switch control circuit according to another aspect of the present invention includes a sensing circuit for receiving a sensing voltage corresponding to a load current generated by rectifying an AC input voltage and generating a modulation sensing voltage using the sensing voltage, A zero-crossing detector circuit for generating a zero-crossing detection signal representing a zero-crossing detection period, and clock generation for generating a clock signal having a predetermined number of edges between each of the zero-crossing detection periods using the zero-crossing detection signal Circuit, a sinusoidal wave generator circuit for generating a first digital signal and a second digital signal using the zero crossing detection signal and the clock signal, and generating a first reference using the first digital signal and generating the second digital signal A digital-to-analog conversion circuit for generating a second criterion using, and a switch control signal generation circuit for generating a switch control signal using the modulation detection voltage, the first criterion, and the second criterion, the second One reference has a first waveform including an AC component and a phase synchronized with the phase of the AC input voltage, and the second reference is a second waveform including an AC component and a phase synchronized with the phase of the AC input voltage. And, the second criterion is smaller than the first criterion.

상기 스위치 제어 신호 생성 회로는, 상기 제2 기준 이하인 상기 변조 감지 전압에 응답하여 스위치 제어 신호를 활성화시키고, 상기 제1 기준 이상인 상기 변조 감지 전압에 응답하여 상기 스위치 제어 신호를 비활성화시킬 수 있다.The switch control signal generation circuit may activate a switch control signal in response to the modulation detection voltage less than or equal to the second reference and deactivate the switch control signal in response to the modulation detection voltage greater than or equal to the first reference.

상기 스위치 제어 회로는, 상기 변조 감지 전압이 상기 제2 기준 보다 작은 것을 검출하여 상기 영교차 검출 기간을 검출할 수 있다.The switch control circuit may detect the zero crossing detection period by detecting that the modulation detection voltage is less than the second reference.

본 발명의 또 다른 특징에 따른 스위치 제어 신호 생성 방법은, 감지 회로를 이용하여, 교류 입력 전압을 정류하여 생성된 부하 전류에 대응하는 감지 전압을 감지하는 단계, 상기 감지 전압을 이용하여 변조 감지 전압을 생성하는 단계, 영교차 검출기 및 상기 변조 감지 전압을 이용하여, 영교차 검출 기간을 검출하는 단계 , 상기 영교차 검출 기간 동안 영교차 시점을 결정하는 단계, 상기 영교차 시점에 따라 정현파 주기를 결정하는 단계, 디지털 정현파 발생기를 이용하여, 상기 정현파 주기를 가지는 전파 정류 정현파에 기초하여 제1 기준 및 제2 기준을 생성하는 단계, 및 스위치 제어 신호 생성 회로를 이용하여, 상기 제1 기준, 상기 제2 기준, 및 상기 변조 감지 전압을 이용하여 스위치 제어 신호를 생성하는 단계를 포함하고, 상기 제1 기준은 교류 성분을 포함하는 제1 파형을 가지고, 상기 제1 파형의 교류 성분은 상기 교류 입력 전압의 위상에 동기된 위상을 가지며, 상기 제2 기준은 상기 제1 기준 보다 작고, 교류 성분을 포함하는 제2 파형을 가지고, 상기 제2 파형의 교류 성분은 상기 교류 입력 전압의 위상에 동기된 위상을 가진다.A method of generating a switch control signal according to another aspect of the present invention includes the steps of sensing a sensing voltage corresponding to a load current generated by rectifying an AC input voltage using a sensing circuit, and using the sensing voltage to detect a modulation sensing voltage. Generating a zero-crossing detector and detecting a zero-crossing detection period using the modulation detection voltage, determining a zero-crossing time point during the zero-crossing detection period, and determining a sine wave period according to the zero-crossing time point Generating a first reference and a second reference based on a full-wave rectified sine wave having the sine wave period using a digital sine wave generator, and using a switch control signal generation circuit, the first reference and the second reference 2 reference, and generating a switch control signal using the modulation detection voltage, wherein the first reference has a first waveform including an AC component, and the AC component of the first waveform is the AC input voltage Has a phase synchronized to the phase of, the second reference is smaller than the first reference and has a second waveform including an AC component, and the AC component of the second waveform is a phase synchronized with the phase of the AC input voltage Have.

본 발명의 실시 예는 CC 제어 특성을 향상시킬 수 있는 스위치 제어 장치, 및 이를 포함하는 벅 컨버터 및 그 구동 방법을 제공한다.An embodiment of the present invention provides a switch control device capable of improving CC control characteristics, a buck converter including the same, and a driving method thereof.

도 1은 종래 LED 열을 구동하는 로우-사이드 벅 컨버터를 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 스위치 제어 장치 및 이를 포함하는 전력 공급 장치를 나타낸 도면이다.
도 3은 본 발명의 실시 예에 따른 DSG를 나타낸 도면이다.
도 4는 본 발명의 실시 예에 따라 발생하는 변조 감지 전압, 영교차검출신호, 정현파 클록 신호, 하이 피크 기준, 및 로우 피크 기준을 나타낸 파형도이다.
도 5는 본 발명의 실시 예에 따른 하이 피크 기준, 로우 피크 기준, 변조 감지 전압, 게이트 신호, 감지 전압, LED 전류 및 스위칭 주파수를 나타낸 파형도이다.
도 6은 본 발명의 다른 실시 예에 따른 스위치 제어 장치를 나타낸 도면이다.
도 7은 본 발명의 다른 실시 예에 따른 하이 피크 기준, 로우 피크 기준, 변조 감지 전압, 게이트 신호, 감지 전압, LED 전류 및 스위칭 주파수를 나타낸 파형도이다.1 is a view showing a conventional low-side buck converter driving a row of LEDs.
2 is a view showing a switch control device and a power supply device including the same according to an embodiment of the present invention.
3 is a diagram showing a DSG according to an embodiment of the present invention.
4 is a waveform diagram showing a modulation detection voltage, a zero crossing detection signal, a sinusoidal clock signal, a high peak reference, and a low peak reference generated according to an embodiment of the present invention.
5 is a waveform diagram showing a high peak reference, a low peak reference, a modulation detection voltage, a gate signal, a detection voltage, an LED current, and a switching frequency according to an embodiment of the present invention.
6 is a view showing a switch control device according to another embodiment of the present invention.
7 is a waveform diagram showing a high peak reference, a low peak reference, a modulation detection voltage, a gate signal, a detection voltage, an LED current, and a switching frequency according to another embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art can easily implement the embodiments of the present invention. However, the present invention may be implemented in various different forms and is not limited to the embodiments described herein. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and similar reference numerals are assigned to similar parts throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is said to be "connected" to another part, this includes not only "directly connected" but also "electrically connected" with another element interposed therebetween. . In addition, when a part "includes" a certain component, it means that other components may be further included rather than excluding other components unless specifically stated to the contrary.

이하, 본 발명의 실시 예에 대해서 도면을 참고로 하여 상세하게 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 실시 예에 따른 스위치 제어 장치 및 이를 포함하는 전력 공급 장치를 나타낸 도면이다. 2 is a view showing a switch control device and a power supply device including the same according to an embodiment of the present invention.

본 발명의 실시 예에 따른 전력 공급 장치는 하이-사이드 벅 컨버터(buck converter)로 구현되어있다. 하이-사이드 벅 컨버터에서는, 전력 스위치(M)의 드레인 전극이 입력 전압(VIN)에 직접적으로 연결되어 있다. A power supply device according to an embodiment of the present invention is implemented as a high-side buck converter. In the high-side buck converter, the drain electrode of the power switch M is directly connected to the input voltage VIN.

본 발명의 실시 예에서 입력 전압(VIN)은 교류 입력(AC)이 전파 정류되어 생성되는 전압이다. 본 발명의 실시 예에 따른 하이-사이드 벅 컨버터와 달리, 도 1에 도시된 종래 로우-사이드 벅 컨버터에서 전력 스위치(S)는 그라운드와 LED 열 사이에 연결되어 있다. In an embodiment of the present invention, the input voltage VIN is a voltage generated by full-wave rectification of the AC input AC. Unlike the high-side buck converter according to an embodiment of the present invention, in the conventional low-side buck converter shown in FIG. 1, the power switch S is connected between the ground and the LED column.

도 2에 도시된 바와 같이, 전력 스위치(M)는 스위치 제어 장치(30)로부터 전달되는 게이트 신호(VG)에 따라 스위칭 동작한다. 전력 스위치(M)는NMOSFET(n-channel metal oxide semiconductor filed effect transistor)으로 구현된다. 본 발명이 이에 한정되는 것은 아니고, 다른 타입의 트랜지스터 소자가 적용될 수 있다. As shown in FIG. 2, the power switch M performs a switching operation according to the gate signal VG transmitted from the switch control device 30. The power switch M is implemented as an n-channel metal oxide semiconductor filed effect transistor (NMOSFET). The present invention is not limited thereto, and other types of transistor devices may be applied.

전력 공급 장치(40)는 전력 스위치(M), 브릿지 다이오드(bridge diode)(10), 다이오드(D), 인덕터(L), 스위치 제어 장치(30)를 포함한다. 스위치 제어 장치(30) 및 전력 스위치(M) 각각은 하나의 칩으로서 두 구성이 한 패키지로 형성될 수 있다. The power supply device 40 includes a power switch (M), a bridge diode (10), a diode (D), an inductor (L), and a switch control device (30). Each of the switch control device 30 and the power switch M is a single chip, and two configurations may be formed in one package.

브릿지 다이오드(10)는 4 개의 다이오드(11-14)로 구성되며, 입력 교류 전원(AC)을 전파 정류하여, 입력 전압(VIN)을 생성한다. 입력 전압(VIN)은 전파 정류 파형이다. The bridge diode 10 is composed of four diodes 11-14, and generates an input voltage VIN by full-wave rectification of the input AC power supply AC. The input voltage VIN is a full-wave rectified waveform.

전력 스위치(M)은 브릿지 다이오드(11)의 출력 단에 연결되어 있는 드레인 전극, 스위치 제어 장치(30)로부터 전달되는 게이트 신호(VG)가 입력되는 게이트 전극, 및 플로팅 그라운드(FGND)에 연결되어 있는 소스 전극을 포함한다.The power switch M is connected to a drain electrode connected to the output terminal of the bridge diode 11, a gate electrode to which a gate signal VG transmitted from the switch control device 30 is input, and a floating ground (FGND). It includes a source electrode.

LED 열(20)은 직렬 연결되어 있는 복수의 LED 소자를 포함한다. The LED column 20 includes a plurality of LED elements connected in series.

감지 저항(RS)은 플로팅 그라운드(FGND)에 연결되어 있는 일단 및 인덕터(L)의 일단에 연결되어 있는 타단을 포함한다. LED 열(20)에 흐르는 전류(이하, LED 전류(ILED))가 감지 저항(RS)을 통과하면서 발생하는 감지 전압(VCS)은 입력 전압(VIN)의 영교차 검출 및 스위칭 동작을 제어하는데 사용된다. 감지 전압(VCS)은 플로팅 그라운드(FGND)에 비해 낮은 전위이므로 항상 음의 전압이다. The sense resistor RS includes one end connected to the floating ground FGND and the other end connected to one end of the inductor L. The sensing voltage (VCS) generated when the current flowing in the LED column 20 (hereinafter, LED current (ILED)) passes through the sensing resistor (RS) is used to detect the zero crossing of the input voltage (VIN) and control the switching operation. do. Since the sense voltage VCS is a lower potential than the floating ground FGND, it is always a negative voltage.

인덕터(L)의 타단은 LED 열(20)의 일단에 연결되어 있고, LED 열(20)의 타단은 그라운드에 연결되어 있다. 따라서 인덕터(L)에 흐르는 전류(IL)가 LED 열(20)에 공급되고, LED 열(20)은 인덕터 전류(IL)에 따라 발광한다.The other end of the inductor L is connected to one end of the LED column 20, and the other end of the LED column 20 is connected to the ground. Accordingly, the current IL flowing through the inductor L is supplied to the LED column 20, and the LED column 20 emits light according to the inductor current IL.

다이오드(D)는 플로팅 그라운드(FGND)와 그라운드 사이에 연결되어 있다. 전력 스위치(M)가 오프 상태인 기간 동안 LED 열(20)에 흐르는 전류가 다이오드(D)를 통과한다. Diode D is connected between the floating ground FGND and ground. During the period in which the power switch M is in the off state, the current flowing in the LED column 20 passes through the diode D.

전력 스위치(M)가 턴 온 되면, 입력 전압(VIN)에 의해 인덕터(L)에 에너지가 쌓이기 시작한다. 전력 스위치(M)의 온 기간 동안 인덕터(L)에 에너지가 쌓이고, 인덕터 전류(IL)는 상승한다. 이 때, 인덕터 전류(IL)는 LED 열(20)을 통해 그라운드로 흐른다.When the power switch M is turned on, energy starts to accumulate in the inductor L by the input voltage VIN. During the ON period of the power switch M, energy accumulates in the inductor L, and the inductor current IL increases. At this time, the inductor current IL flows to the ground through the LED column 20.

전력 스위치(M)가 턴 오프 되면, 인덕터(L)에 쌓였던 에너지가 감소되기 시작한다. 전력 스위치(M)의 오프 기간 동안 인덕터(L)의 에너지가 감소하면서, 인덕터 전류(IL)는 감소한다. 이 때, 인덕터 전류(IL)는 LED 열(20) 및 다이오드(D)를 통해 프리 휠링(free wheeling)한다. When the power switch M is turned off, the energy accumulated in the inductor L starts to decrease. As the energy of the inductor L decreases during the off period of the power switch M, the inductor current IL decreases. At this time, the inductor current IL is free wheeled through the LED column 20 and the diode D.

스위치 제어 장치(30)는 감지 전압(VCS)을 이용하여 입력 전압(VIN)의 영 교차 시점을 검출하고, 검출된 영 교차 시점을 이용하여 입력 전압(VIN)에 동기된 위상 및 파형을 가지는 하이 피크 신호(VPH) 및 로우 피크 신호(VPL)를 생성한다. 스위치 제어 장치(30)는 감지 전압(VCS), 하이 피크 신호(VPH), 및 로우 피크 신호(VPL)을 이용해 전력 스위치(M)의 스위칭 동작을 제어한다. The switch control device 30 detects the zero crossing time of the input voltage VIN using the sensed voltage VCS, and uses the detected zero crossing time to have a phase and a waveform synchronized with the input voltage VIN. A peak signal VPH and a low peak signal VPL are generated. The switch control device 30 controls the switching operation of the power switch M using the sense voltage VCS, the high peak signal VPH, and the low peak signal VPL.

스위치 제어 장치(30)는 디지털 정현파 발생기(Digital Sine-wave Generator, 이하 DSG)(100), 하이 피크 비교기(200), 로우 피크 비교기(250), SR 플립플롭(300), 게이트 구동부(350), 반전증폭기(400), 및 오프셋 합산부(450)를 포함한다.The switch control device 30 includes a digital sine-wave generator (DSG) 100, a high peak comparator 200, a low peak comparator 250, an SR flip-flop 300, and a gate driver 350. , An inverting amplifier 400, and an offset summing unit 450.

벅 컨버터에서, 출력 전압(VOUT)은 항상 입력 전압(VIN)보다 같거나 낮게 제어된다. 이 때, 출력 전압(VOUT)은 LED 열을 형성하는 LED의 갯수(n)에 포워딩 전압(VF)을 곱한 값(n*VF)이고, 포워딩 전압(VF)이란, LED 소자에 전류가 흐를 때 LED 양단에 발생하는 전압 차를 의미한다.In a buck converter, the output voltage VOUT is always controlled to be equal to or less than the input voltage VIN. At this time, the output voltage (VOUT) is a value (n*VF) obtained by multiplying the number of LEDs forming the LED column (n) by the forwarding voltage (VF), and the forwarding voltage (VF) is when current flows through the LED element. It means the voltage difference that occurs across the LED.

입력전압(VIN)이 원하는 출력 전압(VOUT) 보다 낮아지게 되면, 출력전압은 원하는 레벨로 제어되지 못하고, 출력단으로 출력 전류가 흐르지 못한다. 따라서 감지저항(RS)에도 전류가 흐르지 않아 감지 전압(VS)은 플로팅 그라운드(FGND)와 동일한 전위가 된다.When the input voltage VIN becomes lower than the desired output voltage VOUT, the output voltage cannot be controlled to the desired level, and the output current cannot flow to the output terminal. Therefore, current does not flow even to the sensing resistor RS, so that the sensing voltage VS becomes the same potential as the floating ground FGND.

본 발명의 실시예에서, 출력전류 즉, LED 전류(ILED)와 감지저항(RS)에 흐르는 전류는 동일하다. 따라서 감지저항(RS)에 의해 센싱되는 감지전압(VCS)으로 출력전류(또는 LED전류)를 감지한다. In an embodiment of the present invention, the output current, that is, the current flowing through the LED current ILED and the sensing resistor RS is the same. Therefore, the output current (or LED current) is sensed with the sensing voltage VCS sensed by the sensing resistor RS.

예를 들어, 입력 전압(VIN)이 영 전압 근처일 때, 입력 전압(VIN)은 원하는 레벨의 출력 전압(VOUT)보다 작아 LED 전류(ILED)가 발생하지 않는다. 따라서 감지 전압(VS)은 플로팅 그라운드(FGND)와 동일한 전위가 된다. For example, when the input voltage VIN is near the zero voltage, the input voltage VIN is smaller than the output voltage VOUT of a desired level and the LED current ILED does not occur. Therefore, the sensing voltage VS becomes the same potential as the floating ground FGND.

스위치 제어 장치(30)는 감지 전압(VCS)을 반전 증폭 시킨 후 소정의 오프셋 전압(VOFS)을 더해서 변조 감지 전압(VCSN)을 생성한다. 변조 감지 전압(VCSN)은 LED 전류(ILED)와 유사한 파형이다. 따라서 변조 감지 전압(VCSN)은 입력 전압(VIN)이 영전압 근처일 때, 가장 낮은 전위를 가진다. 본 발명의 실시 예는 이를 이용하여 영전압 교차 시점을 검출할 수 있다.The switch control device 30 generates a modulation detection voltage VCSN by inverting and amplifying the detection voltage VCS and adding a predetermined offset voltage VOFS. The modulation sense voltage (VCSN) is a waveform similar to the LED current (ILED). Therefore, the modulation sensing voltage VCSN has the lowest potential when the input voltage VIN is near the zero voltage. According to an embodiment of the present invention, the zero voltage crossing time may be detected using this.

구체적으로, 반전증폭기(400)는 감지 전압(VCS)을 -N 배 증폭하고, 오프셋 합산부(450)는 반전증폭기(400)의 출력에 오프셋전압(VOFS)을 더하여 변조 감지 전압(VCSN)을 생성한다.Specifically, the inverting amplifier 400 amplifies the sensing voltage VCS by -N times, and the offset summing unit 450 adds the offset voltage VOFS to the output of the inverting amplifier 400 to obtain the modulation sensing voltage VCSN. Generate.

스위치 제어 장치(30)는 변조 감지 전압(VCSN)이 로우 피크 기준(VPL)보다 작아지는 구간을 검출(이하, 영교차 검출 기간)하고, 영교차 검출 기간의 가운데 시점을 영교차 시점으로 판단할 수 있다. 스위치 제어 장치(30)가 영교차 검출 기간 중 영교차 시점을 결정하는 방법은 이와 다를수도 있다. 예를 들어, 영교차 검출 기간의 임의 시점, 시작 시점 또는 종료 시점을 영교차 시점으로 판단할 수 있다.The switch control device 30 detects a section in which the modulation detection voltage VCSN is smaller than the low peak reference VPL (hereinafter, a zero-crossing detection period), and determines the middle point of the zero-crossing detection period as the zero-crossing time. I can. The method of determining the zero-crossing time point during the zero-crossing detection period by the switch control device 30 may be different. For example, an arbitrary time point, a start time point, or an end time point of the zero intersection detection period may be determined as the zero intersection time point.

DSG(100)는 변조 감지 전압(VCSN)을 이용하여 영교차 검출 기간으로 감지하고, 감지된 영교차 검출 기간 중 영교차 시점을 결정하여 입력 전압(VIN)의 한 주기를 설정한 후, 설정된 입력 전압(VIN)의 한 주기 동안 전파 정류 정현파를 따르는 하이 피크 기준(VPH) 및 로우 피크 기준(VPL)을 생성한다.The DSG 100 detects the zero-crossing detection period using the modulation detection voltage (VCSN), determines the zero-crossing point of the detected zero-crossing detection period, sets one period of the input voltage VIN, and then sets the input A high peak reference (VPH) and a low peak reference (VPL) following a full-wave rectified sine wave are generated for one period of voltage VIN.

하이 피크 기준(VPH)은 LED 열(20)에 흐르는 전류(이하, LED 전류)(ILED)의 하이 피크를 제어하기 위한 기준 신호이고, 로우 피크 기준(VPL)은 LED 전류(ILED)의 로우 피크를 제어하기 위한 기준 신호이다.The high peak reference (VPH) is a reference signal for controlling the high peak of the current (hereinafter, LED current) (ILED) flowing through the LED column 20, and the low peak reference (VPL) is the low peak of the LED current (ILED). It is a reference signal for controlling

하이 피크란 전력 스위치(M)의 온 기간 동안 증가하는 LED 전류(ILED)의 상한을 의미하고, 로우 피크란 전력 스위치(M)의 오프 기간 동안 감소하는 LED 전류(ILED)의 하한을 의미한다. The high peak means an upper limit of the LED current ILED that increases during the on period of the power switch M, and the low peak means the lower limit of the LED current ILED that decreases during the off period of the power switch M.

도 3 및 도 4를 참조하여 본 발명의 실시 예에 따른 DSG(100)를 설명한다.A DSG 100 according to an embodiment of the present invention will be described with reference to FIGS. 3 and 4.

*도 3은 본 발명의 실시 예에 따른 DSG를 나타낸 도면이다.* Figure 3 is a diagram showing a DSG according to an embodiment of the present invention.

도 4는 본 발명의 실시 예에 따라 발생하는 변조 감지 전압, 영교차검출신호, 정현파 클록 신호, 하이 피크 기준, 및 로우 피크 기준을 나타낸 파형도이다.4 is a waveform diagram showing a modulation detection voltage, a zero crossing detection signal, a sinusoidal clock signal, a high peak reference, and a low peak reference generated according to an embodiment of the present invention.

도 3에 도시된 바와 같이, DSG(100)은 영교차 검출부(110), 클록 생성부(120), 정현파 생성부(130), 및 디지털-아날로그 변환부(Digital-Analog Converter, DAC)(140)를 포함한다.As shown in FIG. 3, the DSG 100 includes a zero crossing detection unit 110, a clock generation unit 120, a sine wave generation unit 130, and a digital-analog converter (DAC) 140. ).

영교차 검출부(110)는 변조 감지 전압(VCSN)과 로우 피크 기준(VPL)을 입력받고, 변조 감지 전압(VCSN)이 로우 피크 기준(VPL)보다 작은 영교차 검출 기간을 검출하고, 검출된 결과에 따라 영교차 검출 신호(ZCD_OUT)를 생성한다.The zero crossing detection unit 110 receives the modulation detection voltage VCSN and the low peak reference VPL, detects a zero crossing detection period in which the modulation detection voltage VCSN is less than the low peak reference VPL, and the detected result In response, a zero crossing detection signal ZCD_OUT is generated.

도 4에서 첫 번째 영교차 검출 기간의 일부인 ZCD_P1, 두 번째 영교차 검출 기간 ZCD_P2 및 세 번째 영교차 검출 기간 ZCD_P3가 도시되어 있다. 본 발명의 실시 예에 따르는 영교차 검출 신호(ZCD_OUT)은 영교차 검출 기간 동안 로우 레벨이고, 나머지 기간에는 하이 레벨이다.In FIG. 4, ZCD_P1 which is a part of the first zero-crossing detection period, the second zero-crossing detection period ZCD_P2, and the third zero-crossing detection period ZCD_P3 are shown. The zero crossing detection signal ZCD_OUT according to an exemplary embodiment of the present invention is at a low level during the zero crossing detection period and a high level during the remaining period.

클록 생성부(120)는 영교차 검출 신호(ZCD_OUT) 및 소정의 클록 신호(CLK)를 입력받고, 영교차 검출 신호(ZCD_OUT)를 이용하여 입력 전압(VIN)의 한 주기를 설정하고, 설정된 한 주기 동안 소정 주파수를 가지는 정현파 클록 신호(CLKG)를 생성한다. The clock generation unit 120 receives the zero crossing detection signal ZCD_OUT and a predetermined clock signal CLK, sets one period of the input voltage VIN using the zero crossing detection signal ZCD_OUT, and A sinusoidal clock signal CLKG having a predetermined frequency is generated during the period.

클록 생성부(120)는 영교차 검출 신호(ZCD_OUT)를 이용하여 연속되는 영교차 시점을 추정하고, 추정된 영교차 시점간의 간격을 입력 전압(VIN)의 한 주기로 설정한다. 예를 들어, 클록 생성부(120)는 영교차 검출 신호(ZCD_OUT)가 로우 레벨인 기간 중 한 시점을 영교차 시점으로 추정하고, 다음 영교차 검출 신호(ZCD_OUT)가 로우 레벨인 기간 중 한 시점을 다음 영교차 시점으로 추정하며, 두 영교차 시점간의 간격을 입력 주기(VIN)의 한 주기로 설정한다.The clock generation unit 120 estimates a continuous zero-crossing time point using the zero-crossing detection signal ZCD_OUT, and sets an interval between the estimated zero-crossing time points as one cycle of the input voltage VIN. For example, the clock generation unit 120 estimates one point in a period in which the zero crossing detection signal ZCD_OUT is at a low level as a zero crossing point, and one point in a period in which the next zero crossing detection signal ZCD_OUT is at a low level Is estimated as the next zero intersection point, and the interval between the two zero intersection points is set as one cycle of the input period (VIN).

클록 생성부(120)는 설정된 입력 전압(VIN)의 한 주기 동안 소정 개수의 에지(edge)를 포함하는 정현파 클록 신호(CLKG)를 생성한다. 구체적으로, 클록 생성부(120)는 소정의 클록 신호(CLK)를 분주하여 추정된 입력 전압(VIN)의 한 주기 동안 소정 개수의 에지를 가지는 정현파 클록 신호(CLKG)를 생성한다. 이 때, 소정 개수는 하이 피크 기준(VPH) 및 로우 피크 기준(VPL)이 입력 전압(VIN)과 유사한 정현파가 되도록 적절히 설정될 수 있다. 이하, 입력 전압(VIN)의 한 주기 동안 정현파 클록 신호(CLKG)의 에지 개수를 기준 횟수라 한다. The clock generator 120 generates a sinusoidal clock signal CLKG including a predetermined number of edges during one period of the set input voltage VIN. Specifically, the clock generation unit 120 divides a predetermined clock signal CLK to generate a sinusoidal clock signal CLKG having a predetermined number of edges during one period of the estimated input voltage VIN. In this case, the predetermined number may be appropriately set so that the high peak reference (VPH) and the low peak reference (VPL) become a sine wave similar to the input voltage VIN. Hereinafter, the number of edges of the sinusoidal clock signal CLKG during one period of the input voltage VIN is referred to as the reference number.

예를 들어, 감소하는 변조 감지 전압(VCSN)이 시점 T0에 로우 피크 기준(VPL)에 도달하고, 입력 전압(VIN)이 영전압 교차 이후의 증가에 따라 증가하는 변조 감지 전압(VCSN)이 시점 T1에 로우 피크 기준(VPL)에 도달한다고 설정한다. For example, a decreasing modulation detection voltage (VCSN) reaches a low peak reference (VPL) at a time point T0, and a modulation detection voltage (VCSN) that increases as the input voltage (VIN) increases after the zero voltage crossing is achieved. It is set to reach the low peak reference (VPL) at T1.

그리고 변조 감지 전압(VCSN)이 시점 T2 및 시점 T3에 로우 피크 기준(VPL)에 도달하고, 시점 T4 및 시점 T5에 로우 피크 기준(VPL)에 도달한다고 설정한다. 본 발명의 실시 예에 따른 클록 생성부(120)는 영교차 검출 기간의 중간 시점을 영교차 시점으로 추정하는 것으로 설정한다.Further, it is set that the modulation detection voltage VCSN reaches the low peak reference VPL at the time points T2 and T3, and reaches the low peak reference VPL at the time points T4 and T5. The clock generation unit 120 according to an embodiment of the present invention sets the intermediate point of the zero-crossing detection period to be estimated as the zero-crossing point.

클록 생성부(120)는 기간 T01-T23을 입력 전압(VIN)의 한 주기로 설정하고, 설정된 한 주기동안 기준 횟수(예를 들어, 22회)의 상승 에지를 가지는 주파수의 정현파 클록 신호(CLKG)를 시점 T23 이후부터 생성한다. 즉, 기간 T23-T45 동안 발생하는 클록 신호(CLKG)의 주파수는 입력 신호(VIN)의 직전 주기(기간 T01-T23)에 따라 결정된다.The clock generation unit 120 sets the period T01-T23 as one period of the input voltage VIN, and a sinusoidal clock signal CLKG of a frequency having a rising edge of a reference number (for example, 22 times) during a set period. Is generated from the time point T23 or later. That is, the frequency of the clock signal CLKG generated during the period T23-T45 is determined according to the period immediately preceding the input signal VIN (period T01-T23).

기간 T01-T23 동안 클록 생성부(120)가 생성하는 정현파 클록 신호(CLKG)의 주파수 역시 시점 T01을 기준으로 입력 신호(VIN) 직전 주기에 따라 결정된다.The frequency of the sinusoidal clock signal CLKG generated by the clock generator 120 during the period T01-T23 is also determined according to a period immediately before the input signal VIN based on the time point T01.

정현파 생성부(130)는 설정된 입력 전압(VIN)의 한 주기 단위로 정현파 클록 신호(CLKG)에 따라 기준 횟수만큼 증가 및 감소하는 제1 디지털 신호(DS1) 및 제2 디지털 신호(DS2)를 생성한다. 정현파 생성부(130)는 정현파 클록 신호(CLKG)의 한 주기 단위로 변하는 하이 피크 기준(VPH)을 나타내는 복수의 디지털 값을 직렬적으로 배열하여 제1 디지털 신호(DS1)를 생성하고, 정현파 클록 신호(CLKG)의 한 주기 단위로 변하는 로우 피크 기준(VPL)을 나타내는 복수의 디지털 값을 직렬적으로 배열하여 제2 디지털 신호(DS2)를 생성한다. The sine wave generator 130 generates a first digital signal DS1 and a second digital signal DS2 that increase and decrease by a reference number of times according to the sine wave clock signal CLKG in units of one cycle of the set input voltage VIN. do. The sine wave generator 130 generates a first digital signal DS1 by serially arranging a plurality of digital values representing a high peak reference (VPH) varying in one cycle unit of the sine wave clock signal CLKG, and generates a sine wave clock. A second digital signal DS2 is generated by serially arranging a plurality of digital values representing the low peak reference VPL that changes in units of one period of the signal CLKG.

정현파 생성부(130)는 입력 전압(VIN)의 한 주기 단위로 제1 디지털 신호(DS1) 및 제2 디지털 신호(DS2)를 생성하기 위해 영교차 검출 신호(ZCD_OUT)를 입력받을 수 있다. The sine wave generator 130 may receive a zero-crossing detection signal ZCD_OUT to generate the first digital signal DS1 and the second digital signal DS2 in units of one period of the input voltage VIN.

*예를 들어, 제1 디지털 신호(DS1) 및 제2 디지털 신호(DS2) 각각은 n 비트 단위의 디지털 신호일 수 있다. 즉, 하이 피크 기준(VPH) 및 로우 피크 기준(VPL) 각각이 정현파 클록 신호(CLKG)에 동기되어 변하는 값을 n 비트 디지털 값으로 표시된다. 제1 디지털 신호(DS1) 및 제2 디지털 신호(DS2) 각각의 증가량 또는 감소량은 하이 피크 기준(VPH) 및 로우 피크 기준(VPL) 각각이 정현파를 구현하면서 도 4에 도시된 바와 같이 간격을 유지할 수 있도록 설정된다.* For example, each of the first digital signal DS1 and the second digital signal DS2 may be a digital signal in units of n bits. That is, a value of each of the high peak reference VPH and the low peak reference VPL is displayed as an n-bit digital value that changes in synchronization with the sinusoidal clock signal CLKG. The increase or decrease amount of each of the first digital signal DS1 and the second digital signal DS2 is a high peak reference (VPH) and a low peak reference (VPL) each of which implements a sine wave while maintaining an interval as shown in FIG. Is set to be able to.

DAC(140)는 입력된 제1 디지털 신호(DS1) 및 제2 디지털 신호(DS2) 실시간으로 아날로그 전압 신호로 변환하여 하이 피크 기준(VPH) 및 로우 피크 기준(VPL)를 생성하여 출력한다. The DAC 140 converts the input first digital signal DS1 and the second digital signal DS2 into an analog voltage signal in real time to generate and output a high peak reference (VPH) and a low peak reference (VPL).

그러면, 도 4에 도시된 바와 같이, 정현파 클록 신호(CLKG)의 상승 에지에동기되어 증가 또는 감소하면서 정현파에 따르는 하이 피크 기준(VPH) 및 로우 피크 기준(VPL)이 발생한다.Then, as shown in FIG. 4, the high peak reference VPH and the low peak reference VPL according to the sine wave are generated while increasing or decreasing in synchronization with the rising edge of the sine wave clock signal CLKG.

도 4에 도시된 바와 같이 영 교차 시점(T10) 이후에 발생하는 정현파 클록신호(GCLK)의 첫번째 에지(E1)가 발생하는 시점(T11)부터 11번째 에지가 발생하는 시점(T12)까지의 기간 동안, 제1 디지털 신호(DS1) 및 제2 디지털 신호(DS2)가 증가하고, 정현파 클록 신호(CLKG)의 상승 에지에 동기되어 하이 피크 기준(VPH) 및 로우 피크 기준(VPL)이 증가한다.As shown in FIG. 4, the period from the point T11 at which the first edge E1 of the sine wave clock signal GCLK occurs after the zero crossing point T10 to the point at which the 11th edge occurs (T12) During the period, the first digital signal DS1 and the second digital signal DS2 increase, and the high peak reference VPH and the low peak reference VPL increase in synchronization with the rising edge of the sinusoidal clock signal CLKG.

본 발명의 실시 예에서는 시점 T11에 제1 디지털 신호(DS1) 및 제2 디지털 신호(DS2)가 증가하지 않고, 하이 피크 기준(VPH) 및 로우 피크 기준(VPL)도 증가하지 않는다. 하이 피크 기준(VPH) 및 로우 피크 기준(VPL)을 이용하여 입력 전압(VIN)의 영교차 검출 기간을 감지하기 위해 일정한 값으로 유지되는 구간을 설정한 것이다.In the exemplary embodiment of the present invention, the first digital signal DS1 and the second digital signal DS2 do not increase at a time point T11, and the high peak reference VPH and the low peak reference VPL do not increase. In order to detect the zero crossing detection period of the input voltage VIN by using the high peak reference (VPH) and the low peak reference (VPL), a period maintained at a constant value is set.

열 두번째 에지(E12)가 발생하는 시점(T13)부터 22번째 에지가 발생하는 시점(T15)까지의 기간 동안, 제1 디지털 신호(DS1) 및 제2 디지털 신호(DS2)가 감소하고, 정현파 클록 신호(CLKG)의 상승 에지에 동기되어 하이 피크 기준(VPH) 및 로우 피크 기준(VPL)이 감소한다.During the period from the time when the twelfth edge E12 occurs (T13) to the time when the 22nd edge occurs (T15), the first digital signal DS1 and the second digital signal DS2 decrease, and the sine wave clock In synchronization with the rising edge of the signal CLKG, the high peak reference VPH and the low peak reference VPL decrease.

본 발명의 실시 예에서는 시점 T13에 제1 디지털 신호(DS1) 및 제2 디지털 신호(DS2)가 감소하지 않고, 하이 피크 기준(VPH) 및 로우 피크 기준(VPL)도 감소하지 않는다. 이는 정현파와 유사한 파형을 구현하기 위한 설계 변경으로서, 본 발명이 이에 한정되는 것은 아니다. In the exemplary embodiment of the present invention, the first digital signal DS1 and the second digital signal DS2 do not decrease at time T13, and the high peak reference VPH and the low peak reference VPL do not decrease. This is a design change for implementing a waveform similar to a sine wave, and the present invention is not limited thereto.

본 발명의 실시 예에 따른 DSG(100)는 영 교차 시점을 영교차 검출 기간의 중간 시점으로 설정하였으나, 이와 달리 영교차 검출 신호(ZCD_OUT)의 상승 에지, 하강 에지, 또는 영교차 검출 기간의 임의의 시점으로 설정할 수 있다. 영교차 검출 기간 매우 짧은 시간으로, 임의의 시점, 상승 에지 시점, 및 하강 에지 시점은 시간적으로 매우 가까운 시점일 수 있다. The DSG 100 according to an embodiment of the present invention sets the zero crossing point as the middle point of the zero crossing detection period, but unlike this, the rising edge, the falling edge of the zero crossing detection signal ZCD_OUT, or any of the zero crossing detection period Can be set to the point of view. The zero-crossing detection period is a very short time, and an arbitrary time point, a rising edge time point, and a falling edge time point may be very close in time.

하이 피크 비교기(200)는 변조 감지 전압(VCSN) 및 하이 피크 기준(VPH)를 비교한 결과에 따라 전력 스위치(M)의 턴 오프를 제어하는 오프 신호(OFF)를 생성한다. The high peak comparator 200 generates an off signal OFF for controlling turn off of the power switch M according to a result of comparing the modulation detection voltage VCSN and the high peak reference VPH.

변조 감지 전압(VCSN)은 하이 피크 비교기(200)의 비반전 단자(+)에 입력되고, 하이 피크 기준(VPH)은 하이 피크 비교기(200)의 반전 단자(-)에 입력된다. 하이 피크 비교기(200)는 비반전 단자(+)에 입력되는 신호가 반전 단자(-)에 입력되는 신호 이상이면 하이 레벨의 오프 신호(OFF)를 출력하고, 그렇지 않으면 로우 레벨의 오프 신호(OFF)를 출력한다.The modulation detection voltage VCSN is input to the non-inverting terminal (+) of the high peak comparator 200, and the high peak reference (VPH) is input to the inverting terminal (-) of the high peak comparator 200. The high peak comparator 200 outputs a high-level off signal (OFF) if the signal input to the non-inverting terminal (+) is greater than the signal input to the inverting terminal (-), and otherwise, the low-level off signal (OFF). ) Is displayed.

로우 피크 비교기(250)는 변조 감지 전압(VCSN) 및 로우 피크 기준(VPL)를 비교한 결과에 따라 전력 스위치(M)의 턴 온을 제어하는 온 신호(ON)를 생성한다. The low peak comparator 250 generates an on signal ON for controlling the turn-on of the power switch M according to a result of comparing the modulation detection voltage VCSN and the low peak reference VPL.

변조 감지 전압(VCSN)은 로우 피크 비교기(250)의 반전 단자(-)에 입력되고, 로우 피크 기준(VPL)은 로우 피크 비교기(250)의 비반전 단자(+)에 입력된다. 로우 피크 비교기(250)는 비반전 단자(+)에 입력되는 신호가 반전 단자(-)에 입력되는 신호 이상이면 하이 레벨의 온 신호(ON)를 출력하고, 그렇지 않으면 로우 레벨의 온 신호(ON)를 출력한다.The modulation detection voltage VCSN is input to the inverting terminal (-) of the low peak comparator 250, and the low peak reference VPL is input to the non-inverting terminal (+) of the low peak comparator 250. The low-peak comparator 250 outputs a high-level on signal (ON) if the signal input to the non-inverting terminal (+) is greater than the signal input to the inverting terminal (-), and otherwise, the low-level on signal (ON). ) Is displayed.

SR 플립플롭(300)은 온 신호(ON)에 따라 전력 스위치(M)의 턴 온을 제어하는 레벨의 게이트 제어 신호(VGC)를 생성하고, 오프 신호(OFF)에 따라 전력 스위치(M)의 턴 오프를 제어하는 레벨의 게이트 제어 신호(VGC)를 생성한다. The SR flip-flop 300 generates a gate control signal VGC of a level that controls the turn-on of the power switch M in accordance with the on signal ON, and the power switch M according to the off signal OFF. A gate control signal VGC of a level controlling turn-off is generated.

SR 플립플롭(300)은 셋단(S)에 입력되는 신호가 하이 레벨이면 로우 레벨의 게이트 제어 신호(VGC)를 생성하고, 리셋단(R)에 입력되는 신호가 하이 레벨이면 하이 레벨의 게이트 제어 신호(VGC)를 생성하여 반전 출력단(Qb)를 통해 출력한다. 온 신호(ON)는 SR 플립플롭(300)의 리셋단(R)에 입력되고, 오프 신호(OFF)는 SR 플립플롭(300)의 셋단(R)에 입력된다.The SR flip-flop 300 generates a low-level gate control signal VGC when the signal input to the set terminal S is at a high level, and controls the gate control at a high level when the signal input to the reset terminal R is at a high level. A signal VGC is generated and output through the inverting output terminal Qb. The on signal (ON) is input to the reset terminal (R) of the SR flip-flop 300, and the off signal (OFF) is input to the set terminal (R) of the SR flip-flop 300.

따라서 변조 감지 전압(VCSN)이 하이 피크 기준(VPH)에 도달하여 하이 레벨의 오프 신호(OFF)가 생성되면, SR 플립플롭(300)은 로우 레벨의 게이트 제어 신호(VGC)를 생성하고, 변조 감지 전압(VCSN)이 로우 피크 기준(VPL)에 도달하여 하이 레벨의 온 신호(ON)가 생성되면, SR 플립플롭(300)은 하이 레벨의 게이트 제어 신호(VGC)를 생성한다.Therefore, when the modulation detection voltage VCSN reaches the high peak reference (VPH) and a high level off signal (OFF) is generated, the SR flip-flop 300 generates a low level gate control signal (VGC) and modulates When the sensing voltage VCSN reaches the low peak reference VPL and a high level on signal ON is generated, the SR flip-flop 300 generates a high level gate control signal VGC.

게이트 구동부(350)는 게이트 제어 신호(VGC)에 따라 전력 스위치(M)의 스위칭 동작을 제어하는 게이트 신호(VG)를 생성한다. 게이트 신호(VG)가 하이 레벨이면 전력 스위치(M)는 턴 온되고, 게이트 신호(VG)가 로우 레벨이면 전력 스위치(M)는 턴 오프된다. 게이트 구동부(35는 하이 레벨의 게이트 제어 신호(VGC)에 따라 하이 레벨의 게이트 신호(VG)를 생성하고, 로우 레벨의 게이트 제어 신호(VGC)에 따라 로우 레벨의 게이트 신호(VG)를 생성한다. The gate driver 350 generates a gate signal VG that controls a switching operation of the power switch M according to the gate control signal VGC. When the gate signal VG is at a high level, the power switch M is turned on, and when the gate signal VG is at a low level, the power switch M is turned off. The gate driver 35 generates a high level gate signal VG according to the high level gate control signal VGC, and generates a low level gate signal VG according to the low level gate control signal VGC. .

도 5는 본 발명의 실시 예에 따른 하이 피크 기준, 로우 피크 기준, 변조 감지 전압, 게이트 신호, 감지 전압, LED 전류 및 스위칭 주파수를 나타낸 파형도이다.5 is a waveform diagram showing a high peak reference, a low peak reference, a modulation detection voltage, a gate signal, a detection voltage, an LED current, and a switching frequency according to an embodiment of the present invention.

LED 전류(ILED)는 게이트 신호(VG)의 하이 레벨 기간(전력 스위치(M)의 온 기간) 동안 증가하고, 게이트 신호(VG)의 로우 레벨 기간(전력 스위치(M)의 오프 기간) 동안 감소하며, 감지 전압(VCS)은 LED 전류(ILED)에 따라 변한다. 단, 감지 전압(VCS)은 음의 전압으로서, LED 전류(ILED)의 변화와 역상으로 변한다.The LED current ILED increases during the high level period of the gate signal VG (the on period of the power switch M) and decreases during the low level period of the gate signal VG (the off period of the power switch M). And, the sense voltage (VCS) changes according to the LED current (ILED). However, the sensing voltage VCS is a negative voltage and changes in reverse phase with the change of the LED current ILED.

즉, 도 5에 도시된 바와 같이, LED 전류(ILED)가 증가하는 동안 음의 감지 전압(VCS)은 낮아지고, LED 전류(ILED)가 감소하는 동안 음의 감지 전압(VCS)은 높아진다.That is, as shown in FIG. 5, while the LED current ILED increases, the negative sensing voltage VCS decreases, and while the LED current ILED decreases, the negative sensing voltage VCS increases.

감지 전압(VCS)이 -N배 증폭되고 오프셋 전압(VOFS)이 더해진 변조 감지 전압(VCSN)이 도 5에 도시된 바와 같이 생성된다. 즉, 변조 감지 전압(VCSN)은 전력 스위치(M)의 온 기간 동안 증가하고, 전력 스위치(M)의 오프 기간 동안 감소한다.A modulated sensing voltage VCSN to which the sensing voltage VCS is amplified by -N times and the offset voltage VOFS is added is generated as shown in FIG. 5. That is, the modulation detection voltage VCSN increases during the ON period of the power switch M, and decreases during the off period of the power switch M.

변조 감지 전압(VCSN)이 하이 피크 기준(VPH)에 도달하는 시점(예를 들어, T21)에 게이트 신호(VG)는 로우 레벨이 되어 전력 스위치(M)가 턴 오프 된다. 그러면, 시점 T21부터 LED 전류(ILED)가 감소하고, 음의 감지 전압(VCS)은 증가하며, 변조 감지 전압(VCSN)은 감소한다.When the modulation detection voltage VCSN reaches the high peak reference VPH (for example, T21), the gate signal VG is at a low level, and the power switch M is turned off. Then, from the time point T21, the LED current ILED decreases, the negative sense voltage VCS increases, and the modulation sense voltage VCSN decreases.

감소하던 변조 감지 전압(VCSN)이 로우 피크 기준(VPL)에 도달하는 시점(예를 들어, T22)에 게이트 신호(VG)는 하이 레벨이 되어, 전력 스위치(M)가 턴 온 된다. 그러면, 시점 T22부터 LED 전류(ILED)가 증가하고, 음의 감지 전압(VCS)은 감소하며, 변조 감지 전압(VCSN)은 증가한다.At a time point when the reduced modulation detection voltage VCSN reaches the low peak reference VPL (for example, T22), the gate signal VG becomes a high level, and the power switch M is turned on. Then, the LED current ILED increases from the time point T22, the negative sensing voltage VCS decreases, and the modulation sensing voltage VCSN increases.

증가하던 변조 감지 전압(VCSN)이 하이 피크 기준(VPH)에 도달하는 시점(예를 들어, T23)에 게이트 신호(VG)는 로우 레벨이 되어 전력 스위치(M)가 턴 오프 된다. 그러면, 시점 T23부터 LED 전류(ILED)가 감소하고, 음의 감지 전압(VCS)은 증가하며, 변조 감지 전압(VCSN)은 감소한다.When the increased modulation detection voltage VCSN reaches the high peak reference VPH (for example, T23), the gate signal VG becomes a low level and the power switch M is turned off. Then, from the time point T23, the LED current ILED decreases, the negative sense voltage VCS increases, and the modulation sense voltage VCSN decreases.

이와 같은 방식으로 변조 감지 전압(VCSN), 하이 피크 기준(VPH), 및 로우 피크 기준(VPL)에 따라 스위칭 동작이 제어된다.In this way, the switching operation is controlled according to the modulation detection voltage (VCSN), the high peak reference (VPH), and the low peak reference (VPL).

다만, 기간 T20-T21 및 T23과 같이, 영교차 검출 기간을 포함하는 기간 동안 하이 레벨의 게이트 신호(VG)에 따라 전력 스위치(M)가 온 상태이지만, 입력 전압(VIN)이 영 전압 근처이기 때문에, 변조 감지 전압(VCSN)이 스위칭 동작에 따라 변하지 않는 기간이 발생한다.However, like periods T20-T21 and T23, the power switch M is turned on according to the high-level gate signal VG during the period including the zero crossing detection period, but the input voltage VIN is near the zero voltage. Therefore, a period in which the modulation detection voltage VCSN does not change according to the switching operation occurs.

예를 들어, 시점 T24에 변조 감지 전압(VCSN)이 로우 피크 기준(VPL)에 도달하여 하이 레벨의 게이트 신호(VG)에 따라 전력 스위치(M)가 턴 온 되었으나, 변조 감지 전압(VCSN)이 상승하지 않고 감소한다.For example, at time T24, the modulation detection voltage (VCSN) reaches the low peak reference (VPL) and the power switch (M) is turned on according to the high-level gate signal (VG), but the modulation detection voltage (VCSN) is It decreases without rising.

아울러, 스위칭 주파수(Fosc)는 입력 전압(VIN)이 증가할수록 감소하고, 입력 전압(VIN)이 감소할수록 증가한다. In addition, the switching frequency Fosc decreases as the input voltage VIN increases, and increases as the input voltage VIN decreases.

이와 같이, 본 발명의 일 실시 예에 따른 전력 공급 장치는 LED 전류에 따르는 감지 전압을 이용하여 입력 전압의 영교차 시점을 추정하고, 입력 전압의 위상 및 파형에 따르는 하이 피크 기준 및 로우 피크 기준을 설정하여, LED 전류의 리플을 제어할 수 있다. 따라서 CC 특성이 향상된다.In this way, the power supply device according to an embodiment of the present invention estimates the zero-crossing point of the input voltage using the sense voltage according to the LED current, and calculates the high peak reference and the low peak reference according to the phase and waveform of the input voltage. By setting, the ripple of the LED current can be controlled. Therefore, the CC characteristics are improved.

아울러, 입력 전압의 한 주기에서, 입력 전압의 크기에 따라 하이 피크 기준과 로우 피크 기준 간의 간격이 달라진다. 예를 들어, 입력 전압의 한 주기 중 입력 전압이 높을 때 두 기준 간의 간격이 넓고, 입력 전압이 낮을 때 두 기준 간의 간격이 좁다. 따라서 스위칭 주파수도 변하여 EMI 특성이 향상된다.In addition, in one period of the input voltage, the interval between the high peak reference and the low peak reference varies according to the magnitude of the input voltage. For example, during one period of the input voltage, when the input voltage is high, the gap between the two criteria is wide, and when the input voltage is low, the gap between the two criteria is narrow. Therefore, the switching frequency is also changed, improving the EMI characteristics.

또한, 종래 벅 컨버터에서 듀티를 50%로 제한하거나 경사 보상을 해야하는 것과 달리, 50% 이상의 듀티를 사용할 수 있고 별도의 경사 보상을 할 필요가 없다.In addition, unlike the conventional buck converter that limits the duty to 50% or requires gradient compensation, a duty of 50% or more can be used and there is no need to perform a separate gradient compensation.

그리고 종래 LED 열의 양단 전압이 고전압으로 LED 열 양단의 전압을 검출하기 어려운 점이 있었다. 그러나 본 발명의 실시 예에서는 플로팅 그라운드에 LED 열이 연결되어 있어 LED 열 양단 전압 검출이 용이하다.In addition, since the voltage across the LED column is a high voltage, it is difficult to detect the voltage across the LED column. However, in an embodiment of the present invention, since the LED column is connected to the floating ground, it is easy to detect the voltage across the LED column.

지금까지는 전력 공급 장치의 입력이 교류인 경우를 설명하였다.Until now, the case where the input of the power supply device is AC has been described.

이하, 전력 공급 장치의 입력이 직류인 경우를 설명한다. 전력 공급 장치의 입력이 직류인 경우, 입력 전압(VIN)은 일정한 값이다. 따라서 전력 공급 장치의 입력이 직류인 경우 하이 피크 기준 및 로우 피크 기준이 정현파를 따르지 않고 일정한 값이다. Hereinafter, a case where the input of the power supply device is DC will be described. When the input of the power supply is direct current, the input voltage VIN is a constant value. Therefore, when the input of the power supply is DC, the high peak reference and the low peak reference do not follow a sine wave and are constant values.

직류 입력인 경우 스위치 제어 장치(30)는 하이 피크 기준 및 로우 피크 기준 각각을 일정한 값으로 설정하고, 변조 감지 전압(VCSN)이 하이 피크 기준에 도달할 때 전력 스위치(M)를 턴 오프시키고, 변조 감지 전압(VCSN)이 로우 피크 기준에 도달할 때 전력 스위치(M)를 턴 온 시킨다.In the case of DC input, the switch control device 30 sets each of the high peak reference and the low peak reference to a constant value, turns off the power switch M when the modulation detection voltage VCSN reaches the high peak reference, When the modulation detection voltage (VCSN) reaches the low peak reference, the power switch (M) is turned on.

도 6은 본 발명의 다른 실시 예에 따른 스위치 제어 장치를 나타낸 도면이다.6 is a view showing a switch control device according to another embodiment of the present invention.

도 6에 도시된 스위칭 제어 장치(30')는 앞선 실시 예의 스위칭 제어 장치(30)와 비교해 하이 피크 기준(VPH') 및 로우 피크 기준(VPL')은 직류 입력에 따라 일정한 전압으로 고정되어 있다. 동일한 구성에 대해서는 동일한 도면 부호를 사용하여 도시하였다.The switching control device 30 ′ shown in FIG. 6 has a high peak reference (VPH') and a low peak reference (VPL') fixed to a constant voltage according to a DC input compared to the switching control device 30 of the previous embodiment. . The same configurations are illustrated using the same reference numerals.

도 6에 디지털 정현파 생성부가 도시되어 있지 않으나, 디지털 정현파 생성부가 스위치 제어 장치(30')에 포함될 수 있다. 직류 입력인 경우, 영교차 검출 신호(ZCD_OUT)는 항상 하이(또는 항상 로우)로 유지되고, 디지털 정현파 생성부는 디지털 정현파가 아닌 일정한 하이 피크 기준(VPH') 및 로우 피크 기준(VPL')을 출력할 수 있다.Although the digital sine wave generation unit is not shown in FIG. 6, the digital sine wave generation unit may be included in the switch control device 30 ′. In the case of DC input, the zero crossing detection signal (ZCD_OUT) is always kept high (or always low), and the digital sine wave generator outputs a constant high peak reference (VPH') and a low peak reference (VPL') instead of a digital sine wave. can do.

도 7은 본 발명의 다른 실시 예에 따른 하이 피크 기준, 로우 피크 기준, 변조 감지 전압, 게이트 신호, 감지 전압, LED 전류 및 스위칭 주파수를 나타낸 파형도이다.7 is a waveform diagram showing a high peak reference, a low peak reference, a modulation detection voltage, a gate signal, a detection voltage, an LED current, and a switching frequency according to another embodiment of the present invention.

도 7에 도시된 바와 같이, 시점 T31에 변조 감지 전압(VCSN)이 하이 피크 기준(VPH')에 도달하면, 하이 레벨의 오프 신호(OFF)에 따라 게이트 신호(VG)가 로우 레벨이 된다. 따라서 전력 스위치(M)가 턴 오프 된다.As illustrated in FIG. 7, when the modulation detection voltage VCSN reaches the high peak reference VPH' at a time point T31, the gate signal VG becomes a low level according to the high-level off signal OFF. Therefore, the power switch M is turned off.

그러면, 시점 T31부터 LED 전류(ILED)가 감소하고, 음의 감지 전압(VCS)은 증가하며, 변조 감지 전압(VCSN)은 감소한다.Then, from the time point T31, the LED current ILED decreases, the negative sense voltage VCS increases, and the modulation sense voltage VCSN decreases.

감소하던 변조 감지 전압(VCSN)이 시점 T32에 로우 피크 기준(VPL')에 도달하면, 하이 레벨의 온 신호(ON)에 따라 게이트 신호(VG)가 하이 레벨이 된다. 따라서 전력 스위치(M)가 턴 온 된다.When the reduced modulation detection voltage VCSN reaches the low peak reference VPL' at a time point T32, the gate signal VG becomes a high level according to the high-level ON signal ON. Therefore, the power switch M is turned on.

*그러면, 시점 T32부터 LED 전류(ILED)가 증가하고, 음의 감지 전압(VCS)은 감소하며, 변조 감지 전압(VCSN)은 증가한다.*Then, from the time point T32, the LED current (ILED) increases, the negative detection voltage (VCS) decreases, and the modulation detection voltage (VCSN) increases.

증가하던 변조 감지 전압(VCSN)이 시점 T33에 하이 피크 기준(VPH')에 도달하면, 하이 레벨의 오프 신호(OFF)에 따라 게이트 신호(VG)가 로우 레벨이 된다. 따라서 전력 스위치(M)가 턴 오프 된다.When the increased modulation detection voltage VCSN reaches the high peak reference VPH' at a time point T33, the gate signal VG becomes a low level according to the high-level off signal OFF. Therefore, the power switch M is turned off.

그러면, 시점 T33부터 LED 전류(ILED)가 감소하고, 음의 감지 전압(VCS)은 증가하며, 변조 감지 전압(VCSN)은 감소한다.Then, from the time point T33, the LED current ILED decreases, the negative sense voltage VCS increases, and the modulation sense voltage VCSN decreases.

이와 같이, 일정한 값으로 고정된 하이 피크 기준(VPH) 및 로우 피크 기준(VPL)에 따라 LED 전류(ILED)가 제어되므로, 스위칭 주파수(Fosc)는 일정한 값을 가진다. In this way, since the LED current ILED is controlled according to the high peak reference (VPH) and the low peak reference (VPL) fixed to a constant value, the switching frequency Fosc has a constant value.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements by those skilled in the art using the basic concept of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

전력 공급 장치(40), 전력 스위치(M), 브릿지 다이오드(10)
다이오드(D, 11-14), 인덕터(L), 스위치 제어 장치(30), LED 열(20)
디지털 정현파 발생기(100), 하이 피크 비교기(200), 로우 피크 비교기(250)
SR 플립플롭(300), 게이트 구동부(350), 반전증폭기(400)
오프셋 합산부(450), 영교차 검출부(110), 클록 생성부(120)
정현파 생성부(130), 디지털-아날로그 변환부(140)Power supply (40), power switch (M), bridge diode (10)
Diode (D, 11-14), inductor (L), switch control unit (30), LED row (20)
Digital sine wave generator (100), high peak comparator (200), low peak comparator (250)
SR flip-flop 300, gate driver 350, inverting amplifier 400
Offset summing unit 450, zero crossing detection unit 110, clock generation unit 120
Sine wave generation unit 130, digital-analog conversion unit 140

Claims (5)

교류 입력 전압을 정류하여 생성된 부하 전류에 대응하는 감지 전압을 수신하고, 상기 감지 전압을 이용하여 변조 감지 전압을 생성하는 감지 회로;
상기 변조 감지 전압을 이용하여 영교차 검출 기간을 검출하고, 상기 영교차 검출 기간 동안 영교차 시점을 결정하며, 상기 영교차 시점에 따라 정현파 주기를 결정하고, 상기 정현파 주기를 가지는 전파 정류 정현파에 기초하여 제1 기준 및 제2 기준을 생성하는 디지털 정현파 발생기; 및
상기 제1 기준, 상기 제2 기준, 및 상기 변조 감지 전압을 이용하여 스위치 제어 신호를 생성하는 스위치 제어 신호 생성 회로를 포함하고,
상기 제1 기준은 교류 성분을 포함하는 제1 파형을 가지고, 상기 제1 파형의 교류 성분은 상기 교류 입력 전압의 위상에 동기된 위상을 가지며,
상기 제2 기준은 상기 제1 기준 보다 작고, 교류 성분을 포함하는 제2 파형을 가지고, 상기 제2 파형의 교류 성분은 상기 교류 입력 전압의 위상에 동기된 위상을 가지는,
스위치 제어 회로.A sensing circuit for receiving a sensing voltage corresponding to the load current generated by rectifying an AC input voltage, and generating a modulated sensing voltage using the sensing voltage;
A zero-crossing detection period is detected using the modulation detection voltage, a zero-crossing time point is determined during the zero-crossing detection period, a sine wave period is determined according to the zero-crossing time point, and a full-wave rectified sine wave having the sine wave period is determined. A digital sine wave generator for generating a first reference and a second reference; And
A switch control signal generation circuit for generating a switch control signal using the first reference, the second reference, and the modulation detection voltage,
The first reference has a first waveform including an AC component, and the AC component of the first waveform has a phase synchronized with the phase of the AC input voltage,
The second reference is smaller than the first reference and has a second waveform including an AC component, and the AC component of the second waveform has a phase synchronized with the phase of the AC input voltage,
Switch control circuit. 교류 입력 전압을 정류하여 생성되는 부하 전류에 대응하는 감지 전압을 수신하고 상기 감지 전압을 이용하여 변조 감지 전압을 생성하는 감지 회로;
상기 변조 감지 전압의 영교차 검출 주기를 나타내는 영교차 검출 신호를 생성하는 영교차 검출기 회로;
상기 영교차 검출 신호를 이용하여, 상기 영교차 검출 기간들 각각 사이에 미리 결정된 수의 에지를 갖는 클록 신호를 생성하는 클록 생성 회로;
상기 영교차 검출 신호 및 상기 클록 신호를 이용하여 제1 디지털 신호 및 제2 디지털 신호를 생성하는 정현파 발생기 회로;
상기 제1 디지털 신호를 사용하여 제1 기준을 생성하고 상기 제2 디지털 신호를 사용하여 제2 기준을 생성하는 디지털-아날로그 변환 회로; 및
상기 변조 감지 전압, 상기 제1 기준, 및 상기 제2 기준을 이용하여 스위치 제어 신호를 생성하는 스위치 제어 신호 생성 회로를 포함하고,
상기 제1 기준은 교류 성분 및 상기 교류 입력 전압의 위상에 동기된 위상을 포함하는 제1 파형을 가지며,
상기 제2 기준은 교류 성분 및 상기 교류 입력 전압의 위상에 동기된 위상을 포함하는 제2 파형을 가지고,
상기 제2 기준은 상기 제1 기준보다 작은,
스위치 제어 회로.A sensing circuit for receiving a sensing voltage corresponding to the load current generated by rectifying an AC input voltage and generating a modulated sensing voltage using the sensing voltage;
A zero-crossing detector circuit for generating a zero-crossing detection signal indicating a zero-crossing detection period of the modulation detection voltage;
A clock generation circuit for generating a clock signal having a predetermined number of edges between each of the zero crossing detection periods by using the zero crossing detection signal;
A sine wave generator circuit for generating a first digital signal and a second digital signal using the zero crossing detection signal and the clock signal;
A digital-to-analog conversion circuit that generates a first reference using the first digital signal and a second reference using the second digital signal; And
And a switch control signal generation circuit for generating a switch control signal using the modulation detection voltage, the first reference, and the second reference,
The first reference has a first waveform including an AC component and a phase synchronized with the phase of the AC input voltage,
The second reference has a second waveform including an AC component and a phase synchronized with the phase of the AC input voltage,
The second criterion is less than the first criterion,
Switch control circuit. 제1항 또는 제2항에 있어서,
상기 스위치 제어 신호 생성 회로는,
상기 제2 기준 이하인 상기 변조 감지 전압에 응답하여 스위치를 턴 온 하기 위한 스위치 제어 신호를 생성하고, 상기 제1 기준 이상인 상기 변조 감지 전압에 응답하여 상기 스위치를 턴 오프 하기 위한 상기 스위치 제어 신호를 생성하는,
스위치 제어 회로.The method according to claim 1 or 2,
The switch control signal generation circuit,
Generates a switch control signal for turning on a switch in response to the modulation detection voltage below the second reference, and generates the switch control signal for turning off the switch in response to the modulation detection voltage above the first reference doing,
Switch control circuit. 제1항 또는 제2항에 있어서,
상기 변조 감지 전압이 상기 제2 기준 보다 작은 것을 검출하여 상기 영교차 검출 기간을 검출 하는,
스위치 제어 회로.The method according to claim 1 or 2,
Detecting that the modulation detection voltage is less than the second reference to detect the zero crossing detection period,
Switch control circuit. 감지 회로를 이용하여, 교류 입력 전압을 정류하여 생성된 부하 전류에 대응하는 감지 전압을 감지하는 단계;
상기 감지 전압을 이용하여 변조 감지 전압을 생성하는 단계;
영교차 검출기 및 상기 변조 감지 전압을 이용하여, 영교차 검출 기간을 검출하는 단계;
상기 영교차 검출 기간 동안 영교차 시점을 결정하는 단계;
상기 영교차 시점에 따라 정현파 주기를 결정하는 단계;
디지털 정현파 발생기를 이용하여, 상기 정현파 주기를 가지는 전파 정류 정현파에 기초하여 제1 기준 및 제2 기준을 생성하는 단계; 및
스위치 제어 신호 생성 회로를 이용하여, 상기 제1 기준, 상기 제2 기준, 및 상기 변조 감지 전압을 이용하여 스위치 제어 신호를 생성하는 단계를 포함하고,
상기 제1 기준은 교류 성분을 포함하는 제1 파형을 가지고, 상기 제1 파형의 교류 성분은 상기 교류 입력 전압의 위상에 동기된 위상을 가지며,
상기 제2 기준은 상기 제1 기준 보다 작고, 교류 성분을 포함하는 제2 파형을 가지고, 상기 제2 파형의 교류 성분은 상기 교류 입력 전압의 위상에 동기된 위상을 가지는,
스위치 제어 신호 생성 방법.Sensing a sensing voltage corresponding to a load current generated by rectifying an AC input voltage using a sensing circuit;
Generating a modulated sensing voltage using the sensing voltage;
Detecting a zero-crossing detection period using a zero-crossing detector and the modulation detection voltage;
Determining a zero-crossing time point during the zero-crossing detection period;
Determining a sinusoidal period according to the zero-crossing time point;
Generating a first reference and a second reference based on the full-wave rectified sine wave having the sine wave period using a digital sine wave generator; And
Using a switch control signal generation circuit, generating a switch control signal using the first reference, the second reference, and the modulation detection voltage,
The first reference has a first waveform including an AC component, and the AC component of the first waveform has a phase synchronized with the phase of the AC input voltage,
The second reference is smaller than the first reference and has a second waveform including an AC component, and the AC component of the second waveform has a phase synchronized with the phase of the AC input voltage,
How to generate a switch control signal.
KR1020190103857A 2019-08-23 2019-08-23 Switch controller circuit and method for generating a switch control signal KR102148282B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190103857A KR102148282B1 (en) 2019-08-23 2019-08-23 Switch controller circuit and method for generating a switch control signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190103857A KR102148282B1 (en) 2019-08-23 2019-08-23 Switch controller circuit and method for generating a switch control signal

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120048815A Division KR102016123B1 (en) 2012-05-08 2012-05-08 Switch controller, power supply device comprising the same, and driving method of the power supply device

Publications (2)

Publication Number Publication Date
KR20190103112A KR20190103112A (en) 2019-09-04
KR102148282B1 true KR102148282B1 (en) 2020-08-27

Family

ID=67950550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190103857A KR102148282B1 (en) 2019-08-23 2019-08-23 Switch controller circuit and method for generating a switch control signal

Country Status (1)

Country Link
KR (1) KR102148282B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100026208A1 (en) 2008-07-29 2010-02-04 Exclara Inc. Apparatus, System and Method for Cascaded Power Conversion

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384904B (en) * 2008-09-05 2013-02-01 Macroblock Inc The driving circuit of the light emitting diode
KR101745704B1 (en) * 2009-10-26 2017-06-12 페어차일드코리아반도체 주식회사 Power factor correction circuit and driving method thereof
KR101739549B1 (en) * 2010-03-12 2017-05-25 페어차일드코리아반도체 주식회사 Power factor correction circuit and driving method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100026208A1 (en) 2008-07-29 2010-02-04 Exclara Inc. Apparatus, System and Method for Cascaded Power Conversion

Also Published As

Publication number Publication date
KR20190103112A (en) 2019-09-04

Similar Documents

Publication Publication Date Title
KR102016123B1 (en) Switch controller, power supply device comprising the same, and driving method of the power supply device
KR101497062B1 (en) Switch controller, switch control method, and converter using the same
KR101948128B1 (en) Control device,led emitting light device comprising the same, and control method
US8148956B2 (en) Power factor correction circuit and method of driving the same
US8823340B2 (en) Control circuit and method for a buck-boost switching converter
TWI501533B (en) An off-line voltage regulator, off-line regulator integrated circuit and voltage convert method thereof
US8400123B2 (en) Voltage converter and voltage conversion method
US9013166B2 (en) DC-DC converter controller
US9491819B2 (en) Hysteretic power factor control method for single stage power converters
TWI436684B (en) Led drivers with adaptive hysteretic control circuits and associated methods of operation
US9000744B2 (en) Switch control device with zero-cross point estimation by edge detection, power supply device comprising the same, and switch control method with zero-cross point estimation by edge detection
JP6895502B2 (en) Dimming circuit and dimming control method
US20150162833A1 (en) Switching shunt regulator circuits
JP2015077007A (en) Switching power supply device
US8634211B2 (en) Switch control device, power supply device comprising the same and switch control method
US9655175B2 (en) Off-time control for switched mode power supplies
JP2007244088A (en) Power supply control circuit and power supply device
KR102148282B1 (en) Switch controller circuit and method for generating a switch control signal
CN112054701A (en) Power supply device, semiconductor integrated circuit, and ripple suppression method
JP2017077145A (en) Dc/dc converter and control circuit for the same, and system power supply
KR20140022344A (en) Switch control device, power supply device comprising the same, and driving method of power supply device
JP2012050168A (en) Switching power supply circuit
KR101200925B1 (en) Smps controller
KR101948130B1 (en) Control device for controlling switching operation of power switch
KR101852916B1 (en) Control device,led emitting light device comprising the same, and control method

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant