JP2007244088A - Power supply control circuit and power supply device - Google Patents

Power supply control circuit and power supply device Download PDF

Info

Publication number
JP2007244088A
JP2007244088A JP2006062383A JP2006062383A JP2007244088A JP 2007244088 A JP2007244088 A JP 2007244088A JP 2006062383 A JP2006062383 A JP 2006062383A JP 2006062383 A JP2006062383 A JP 2006062383A JP 2007244088 A JP2007244088 A JP 2007244088A
Authority
JP
Japan
Prior art keywords
circuit
voltage
power supply
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006062383A
Other languages
Japanese (ja)
Inventor
Yoshihiro Motoichi
芳裕 元市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2006062383A priority Critical patent/JP2007244088A/en
Publication of JP2007244088A publication Critical patent/JP2007244088A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To construct a semiconductor integrated circuit for power supply control of a low-withstand voltage device to reduce the power consumption of the circuit in a switching control AC-DC converter, and also to reduce the cost and the size of the converter. <P>SOLUTION: A power supply control circuit is provided with: a circuit (22) that shapes the waveform of an alternating-current signal obtained by dividing input alternating-current voltage by a resistor to generate a pulse signal synchronized with input and detects a rising edge or a falling edge of the pulse signal; and a ramp waveform generation circuit (21) that is triggered by a detection signal from the detection circuit and generates a waveform varying at a constant speed. The output of the waveform generation circuit and a feedback voltage of the output voltage are compared with each other with a comparator (24) to generate a phase-controlled PWM pulse, and a switching element (SW1) is driven based on this PWM pulse. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、交流電圧を直流電圧に変換するAC−DCコンバータに関し、特にスイッチング制御でAC−DC変換を行なうAC−DCコンバータを構成する電源制御回路およびそれを用いたACアダプタのような電源装置に利用して有効な技術に関する。   The present invention relates to an AC-DC converter that converts an AC voltage into a DC voltage, and more particularly, a power supply control circuit that constitutes an AC-DC converter that performs AC-DC conversion by switching control, and a power supply device such as an AC adapter using the same. It is related to effective technology.

交流電圧を入力電圧として所望の直流電源電圧を生成する電源装置として、例えばAC100Vのような商用交流電源を降圧して5Vのような直流電圧を生成するACアダプタのような電源装置がある。かかる電源装置に用いられるAC−DCコンバータは、入力電圧としてAC100Vのような高い電圧を用いるため、AC−DCコンバータとしてスイッチング制御方式のコンバータを使用する場合、制御回路を構成する素子には高耐圧素子を用いる必要がある。   As a power supply device that generates a desired DC power supply voltage using an AC voltage as an input voltage, for example, there is a power supply device such as an AC adapter that generates a DC voltage such as 5V by stepping down a commercial AC power supply such as AC100V. Since an AC-DC converter used in such a power supply apparatus uses a high voltage such as AC 100 V as an input voltage, when a switching control type converter is used as the AC-DC converter, a high breakdown voltage is applied to the elements constituting the control circuit. It is necessary to use an element.

従来、スイッチング制御方式のAC−DCコンバータにおける制御回路は、高耐圧のICまたはディスクリート部品で構成されていた。そのため、制御回路の消費電力が大きく、それによって電源装置の電力効率を低下させるとともに、低コスト化および小型化が困難であるという課題があった。   Conventionally, a control circuit in a switching control type AC-DC converter is composed of a high voltage IC or a discrete component. For this reason, there is a problem that the power consumption of the control circuit is large, thereby reducing the power efficiency of the power supply device, and it is difficult to reduce the cost and size.

また、スイッチング電源装置における制御には、PWM制御によりスイッチング素子の駆動信号のパルス幅を変化させる駆動方式があるが、従来のPWM制御による駆動回路は、所定の周波数の三角波等を生成するため回路内部に発振回路が必要であったため、発振回路における消費電力が大きかった。   In addition, in the control in the switching power supply device, there is a drive system in which the pulse width of the drive signal of the switching element is changed by PWM control. However, a conventional drive circuit by PWM control is a circuit for generating a triangular wave or the like of a predetermined frequency. Since an oscillation circuit was required inside, the power consumption in the oscillation circuit was large.

この発明は上記のような課題に着目してなされたもので、その目的とするところは、スイッチング制御方式のAC−DCコンバータにおいて、低耐圧の素子で電源制御用半導体集積回路を構成できるようにして、回路の消費電力を低減するとともに、低コスト化並びに装置の小型化を図るようにすることにある。   The present invention has been made paying attention to the above-described problems, and an object of the present invention is to make it possible to configure a power supply control semiconductor integrated circuit with low breakdown voltage elements in a switching control type AC-DC converter. Thus, the power consumption of the circuit is reduced, the cost is reduced, and the size of the apparatus is reduced.

本発明は、上記目的を達成するため、入力交流電圧を抵抗で分圧した交流信号を波形整形して入力に同期したパルス信号を生成し、該パルス信号の立上りもしくは立下りを検出する検出回路と、該検出回路の検出信号をトリガとして一定の速度で変化する波形を生成するランプ波形生成回路とを設け、該波形生成回路の出力と出力電圧のフィードバック電圧とをコンパレータで比較して位相制御されたPWMパルスを生成し、このPWMパルスに基づいて入力端子と出力端子との間に設けられているスイッチング素子を駆動するようにしたものである。   In order to achieve the above object, the present invention generates a pulse signal synchronized with an input by shaping an AC signal obtained by dividing an input AC voltage using a resistor, and detects a rising or falling edge of the pulse signal. And a ramp waveform generation circuit that generates a waveform that changes at a constant speed using the detection signal of the detection circuit as a trigger, and compares the output of the waveform generation circuit and the feedback voltage of the output voltage with a comparator to control the phase The generated PWM pulse is generated, and the switching element provided between the input terminal and the output terminal is driven based on the PWM pulse.

具体的には、入力交流電圧もしくは脈流電圧を分圧した電圧を受けて入力交流電圧に同期した同期パルスを生成する同期パルス生成回路と、前記同期パルス生成回路により生成された同期パルスの立上りもしくは立下りに同期して所定の傾きを有する波形を生成する波形生成回路と、出力直流電圧を分圧した電圧を受けて所定の電圧との電位差に応じた電圧を出力する誤差増幅回路と、前記誤差増幅回路の出力と前記波形生成回路の出力とを比較して制御パルスを生成し出力するコンパレータとにより電源制御回路を構成する。   Specifically, a synchronization pulse generation circuit that receives a voltage obtained by dividing the input AC voltage or the pulsating voltage and generates a synchronization pulse synchronized with the input AC voltage, and a rising edge of the synchronization pulse generated by the synchronization pulse generation circuit Alternatively, a waveform generation circuit that generates a waveform having a predetermined slope in synchronization with the falling edge, an error amplification circuit that receives a voltage obtained by dividing the output DC voltage, and outputs a voltage corresponding to a potential difference from the predetermined voltage, A power supply control circuit is constituted by a comparator that compares the output of the error amplifier circuit with the output of the waveform generation circuit to generate and output a control pulse.

上記のような構成によれば、制御回路を低耐圧の素子によって構成することができるとともに発振回路が不要となるため、回路の消費電力を低減することができる。また、電源制御回路を半導体集積回路として形成した場合にチップサイズを小さくし、低コスト化並びに装置の小型化を図ることができるようになる。   According to the configuration as described above, the control circuit can be configured with low-breakdown-voltage elements, and an oscillation circuit is not necessary, so that power consumption of the circuit can be reduced. Further, when the power supply control circuit is formed as a semiconductor integrated circuit, the chip size can be reduced, so that the cost and the size of the device can be reduced.

ここで、望ましくは、前記同期パルスの立上りもしくは立下りを検出するエッジ検出回路を備え、前記波形生成回路は前記エッジ検出回路の出力信号を起動信号として所定の傾きを有するランプ波形を生成するように構成する。これにより、波形生成回路によるランプ波形の生成を確実かつ正確に開始することができる。   In this case, it is preferable that an edge detection circuit for detecting a rising edge or a falling edge of the synchronization pulse is provided, and the waveform generation circuit generates a ramp waveform having a predetermined slope by using an output signal of the edge detection circuit as an activation signal. Configure. Thereby, the generation of the ramp waveform by the waveform generation circuit can be started reliably and accurately.

また、前記波形生成回路と、前記誤差増幅回路と、前記コンパレータとは1つの半導体チップに半導体集積回路として形成し、前記半導体チップには、前記同期パルス生成回路により生成された前記同期パルスを波形整形して前記エッジ検出回路に供給する波形整形回路を設けるようにする。これにより、同期パルスの立上りもしくは立下りを確実に検出することが可能となる。   The waveform generation circuit, the error amplification circuit, and the comparator are formed as a semiconductor integrated circuit on one semiconductor chip, and the synchronization pulse generated by the synchronization pulse generation circuit is waveformd on the semiconductor chip. A waveform shaping circuit which is shaped and supplied to the edge detection circuit is provided. This makes it possible to reliably detect the rising edge or falling edge of the synchronization pulse.

さらに、前記波形生成回路は、容量素子と、該容量素子を急速充電するスイッチ・トランジスタと、前記容量素子を所定の速度で放電する定電流源とから構成する。また、前記容量素子は前記半導体集積回路の外付け素子として接続する。これにより、比較的簡単な回路でランプ波形を生成する回路を実現することができるとともに、チップサイズの低減を図ることができる。   Further, the waveform generating circuit includes a capacitive element, a switch transistor that rapidly charges the capacitive element, and a constant current source that discharges the capacitive element at a predetermined rate. The capacitive element is connected as an external element of the semiconductor integrated circuit. As a result, a circuit that generates a ramp waveform with a relatively simple circuit can be realized, and the chip size can be reduced.

本出願の他の発明は、上記のように構成された電源制御回路と、入力交流電圧もしくは脈流電圧が印加される入力端子と出力端子との間に接続されたスイッチング素子と、前記出力端子と定電位点との間に接続された平滑容量と、前記入力端子に印加された電圧を分圧する第1抵抗分圧回路と、前記出力端子の電圧を分圧する第2抵抗分圧回路とを備え、前記第1抵抗分圧回路で分圧された電圧が前記同期パルス生成回路に入力され、前記第2抵抗分圧回路で分圧された電圧が前記誤差増幅回路に入力され、前記電源制御回路により生成された前記制御パルスに基づいて前記スイッチング素子が駆動されるように構成されている電源装置である。電源制御回路を低耐圧の素子からなる半導体集積回路として構成することにより、位相制御によるPWM駆動が可能で小型、低コストの電源装置を実現することができる。   Another invention of the present application includes a power supply control circuit configured as described above, a switching element connected between an input terminal to which an input AC voltage or a pulsating voltage is applied, and an output terminal, and the output terminal A smoothing capacitor connected between the input terminal and the constant potential point; a first resistance voltage dividing circuit that divides the voltage applied to the input terminal; and a second resistance voltage dividing circuit that divides the voltage of the output terminal. The voltage divided by the first resistance voltage dividing circuit is input to the synchronization pulse generating circuit, the voltage divided by the second resistance voltage dividing circuit is input to the error amplification circuit, and the power supply control The power supply device is configured to drive the switching element based on the control pulse generated by a circuit. By configuring the power supply control circuit as a semiconductor integrated circuit composed of low-breakdown-voltage elements, it is possible to realize a small-sized and low-cost power supply apparatus capable of PWM driving by phase control.

ここで、望ましくは、前記スイッチング素子として、シリコン制御整流器を用いる。シリコン制御整流器を用いることにより、その制御パルスの生成においてシリコン制御整流器をオフするタイミングを考慮する必要がなく、電源制御回路を簡略化することができ、ひいてはチップサイズの低減を図ることができる。   Here, preferably, a silicon controlled rectifier is used as the switching element. By using the silicon control rectifier, it is not necessary to consider the timing of turning off the silicon control rectifier in the generation of the control pulse, the power supply control circuit can be simplified, and the chip size can be reduced.

さらに、望ましくは、入力交流電圧を全波整流する整流回路を備え、該整流回路で整流された脈流電圧が前記入力端子に印加されるように構成する。これにより、商用交流電源を直接入力電圧とする電源装置を得ることができるようになる。   Furthermore, preferably, a rectifier circuit that full-wave rectifies the input AC voltage is provided, and a pulsating voltage rectified by the rectifier circuit is applied to the input terminal. As a result, it is possible to obtain a power supply apparatus that directly uses a commercial AC power supply as an input voltage.

さらに、出力端子に接続され該出力端子の直流電圧を異なる電位の直流電圧に変換するDC−DCコンバータを設ける。これにより、前段のAC−DCコンバータの出力電圧がリップルを有する不安定な電圧であったとしても、安定な直流電圧を発生する電源装置を得ることができるようになる。   Further, a DC-DC converter connected to the output terminal and converting the DC voltage of the output terminal into a DC voltage of a different potential is provided. Thereby, even if the output voltage of the AC-DC converter in the previous stage is an unstable voltage having ripples, a power supply device that generates a stable DC voltage can be obtained.

以上説明したように、本発明に従うと、スイッチング制御方式のAC−DCコンバータにおいて、低耐圧の素子で電源制御用半導体集積回路回路を構成でき、回路の消費電力を低減するとともに、低コスト化並びに装置の小型化を図ることができるようになるという効果がある。   As described above, according to the present invention, in a switching control type AC-DC converter, a power-control semiconductor integrated circuit circuit can be configured with low-breakdown-voltage elements, reducing the power consumption of the circuit and reducing the cost. There is an effect that the apparatus can be miniaturized.

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図1は本発明を適用したAC−DCコンバータの一実施例を示す。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the drawings.
FIG. 1 shows an embodiment of an AC-DC converter to which the present invention is applied.

本実施例のAC−DCコンバータは、AC100Vのような交流電圧Vinが入力される入力端子INとAC−DC変換された10Vのような直流電圧Voutが出力される出力端子OUTとの間に接続されたスイッチング素子SW1と、出力端子OUTと接地点との間に接続された平滑用コンデンサC1、入力交流電圧Vinを分圧する抵抗R1,R2と、分圧された交流電圧を波形整形して入力交流電圧Vinに同期した同期パルスSPを生成するパルス生成回路10と、出力直流電圧Voutを分圧してフィードバック電圧VFBを生成する抵抗R3,R4と、分圧された直流電圧VFBと前記パルス生成回路10からの同期パルスSPとに基づいて上記スイッチング素子SW1をオン、オフさせる制御信号を生成する制御回路20などから構成されている。   The AC-DC converter of this embodiment is connected between an input terminal IN to which an AC voltage Vin such as AC100V is input and an output terminal OUT from which a DC voltage Vout such as 10V subjected to AC-DC conversion is output. Switching element SW1, the smoothing capacitor C1 connected between the output terminal OUT and the ground point, resistors R1 and R2 that divide the input AC voltage Vin, and the waveform of the divided AC voltage. A pulse generation circuit 10 that generates a synchronizing pulse SP synchronized with the AC voltage Vin, resistors R3 and R4 that divide the output DC voltage Vout to generate a feedback voltage VFB, the divided DC voltage VFB and the pulse generation circuit From a control circuit 20 that generates a control signal for turning on and off the switching element SW1 based on the synchronization pulse SP from It is configured.

この実施例では、上記スイッチング素子SW1として、特に限定されるものではないが、サイリスタ(シリコン制御整流器)が用いられている。このサイリスタは、制御回路20からの制御信号によって一旦オン状態にされると、入力交流電圧Vinが所定の電圧以下になるまで電流が流れ続ける素子である。また、AC−DCコンバータを構成する制御回路20は半導体チップ上に半導体集積回路(IC)として構成され、スイッチング素子SW1や、平滑用コンデンサC1、抵抗R1〜R4にはディスクリートの部品や素子が用いられている。パルス生成回路10は、ICでも良いし、ディスクリートの部品や素子によってプリント基板上に構成された回路であっても良い。   In this embodiment, the switching element SW1 is not particularly limited, but a thyristor (silicon controlled rectifier) is used. This thyristor is an element that, once turned on by a control signal from the control circuit 20, continues to flow until the input AC voltage Vin becomes a predetermined voltage or less. The control circuit 20 constituting the AC-DC converter is configured as a semiconductor integrated circuit (IC) on a semiconductor chip, and discrete components and elements are used for the switching element SW1, the smoothing capacitor C1, and the resistors R1 to R4. It has been. The pulse generation circuit 10 may be an IC or a circuit configured on a printed circuit board by discrete components and elements.

図2には、図1のAC−DCコンバータを構成する制御回路20の具体的な回路例が示されている。   FIG. 2 shows a specific circuit example of the control circuit 20 constituting the AC-DC converter of FIG.

この実施例の制御回路20は、外部端子として、5Vのような電源電圧VDDを受ける電源端子P1、前記パルス生成回路10で生成された同期パルスSPが入力される入力端子P2、上記抵抗R3,R4で出力直流電圧Voutを分圧することにより生成されるフィードバック電圧VFBが入力される入力端子P3、制御回路20で生成されたPWM制御パルスPpwmを出力するための出力端子P4、外付け容量C2が接続される端子P5、接地電位が印加されるグランド端子(図示省略)などを備える。   The control circuit 20 of this embodiment includes, as external terminals, a power supply terminal P1 that receives a power supply voltage VDD such as 5 V, an input terminal P2 that receives the synchronization pulse SP generated by the pulse generation circuit 10, and the resistors R3 and R3. An input terminal P3 to which a feedback voltage VFB generated by dividing the output DC voltage Vout by R4 is input, an output terminal P4 for outputting a PWM control pulse Ppwm generated by the control circuit 20, and an external capacitor C2 A terminal P5 to be connected and a ground terminal (not shown) to which a ground potential is applied are provided.

また、制御回路20は、内部回路として、上記外部端子P5に接続された外付け容量C2と定電流源CSなどで構成され所定の傾きを有する波形を形成するランプ波形生成回路21と、前記パルス生成回路10から入力端子P2へ入力された同期パルスSPに基づいて上記ランプ波形生成回路21の起動信号を生成する起動信号生成回路22と、上記入力端子P3へ入力されたフィードバック電圧VFBに応じた電圧を出力する誤差増幅回路23と、該誤差増幅回路23の出力と上記ランプ波形生成回路21の出力とを比較してPWM制御パルスを生成するPWMコンパレータ24と、該コンパレータ24の出力を反転、波形整形して端子P4へ出力するインバータ25などを備える。   The control circuit 20 includes an external waveform C2 connected to the external terminal P5 and a constant current source CS as an internal circuit, and a ramp waveform generation circuit 21 that forms a waveform having a predetermined slope, and the pulse A start signal generation circuit 22 that generates a start signal of the ramp waveform generation circuit 21 based on the synchronization pulse SP input from the generation circuit 10 to the input terminal P2, and a feedback voltage VFB input to the input terminal P3. An error amplifying circuit 23 that outputs a voltage, a PWM comparator 24 that generates a PWM control pulse by comparing the output of the error amplifying circuit 23 and the output of the ramp waveform generating circuit 21, and the output of the comparator 24 is inverted. The inverter 25 etc. which shape-shape and output to the terminal P4 are provided.

起動信号生成回路22は、入力端子P2へ入力された同期パルスSPと所定の参照電圧Vref3とを比較することによって立上り立下りが急峻になるように波形整形されたパルスを生成するコンパレータCMP1と、NANDゲートG1,G2、容量C0,抵抗R0などからなりコンパレータCMP1の出力の立上りを検出するエッジ検出回路EDCと、出力用インバータG3などからなる。エッジ検出回路EDCは一種の微分回路であり、コンパレータCMP1の出力の立上りに同期したワンショットパルスを出力する。   The activation signal generation circuit 22 compares the synchronization pulse SP input to the input terminal P2 with a predetermined reference voltage Vref3, thereby generating a comparator CMP1 that generates a pulse whose waveform is shaped so that the rising and falling edges are steep. The circuit includes an NAND gate G1, G2, a capacitor C0, a resistor R0, and the like, and an edge detection circuit EDC that detects the rising of the output of the comparator CMP1, an output inverter G3, and the like. The edge detection circuit EDC is a kind of differentiation circuit, and outputs a one-shot pulse synchronized with the rising edge of the output of the comparator CMP1.

具体的には、コンパレータCMP1の出力がNANDゲートG1の一方の入力とされ、NANDゲートG1の出力端子とNANDゲートG2の第1の入力端子との間に接続された容量C0とNANDゲートG2の第1の入力端子と電源電圧端子VDDとの間に接続された抵抗R0とからなる微分回路でNANDゲートG1の出力が微分され、それがNANDゲートG2に入力される。NANDゲートG2は、その第2の入力端子が接地点に接続されており、インバータとして機能する。そして、このNANDゲートG2の出力が初段のNANDゲートG1の第2の入力端子にフィードバック入力されている。   Specifically, the output of the comparator CMP1 is used as one input of the NAND gate G1, and the capacitance C0 and the NAND gate G2 connected between the output terminal of the NAND gate G1 and the first input terminal of the NAND gate G2 are connected. The output of the NAND gate G1 is differentiated by a differentiating circuit including a resistor R0 connected between the first input terminal and the power supply voltage terminal VDD, and this is input to the NAND gate G2. The NAND gate G2 has a second input terminal connected to the ground point, and functions as an inverter. The output of the NAND gate G2 is fed back to the second input terminal of the first-stage NAND gate G1.

ランプ波形生成回路21は、上記定電流源CSの他に、上記出力用インバータG3の出力によって外付け容量C2を急速充電させるスイッチMOSFET M1を備える。また、誤差増幅回路23は、フィードバック電圧VFBを分圧する抵抗R7,R8と、抵抗R7,R8で分圧された電圧と所定の参照電圧Vref2との電位差に比例した電圧を出力する差動アンプAMP1とを備える。   In addition to the constant current source CS, the ramp waveform generation circuit 21 includes a switch MOSFET M1 that rapidly charges the external capacitor C2 with the output of the output inverter G3. The error amplifying circuit 23 also outputs resistors R7 and R8 that divide the feedback voltage VFB, and a differential amplifier AMP1 that outputs a voltage proportional to the potential difference between the voltage divided by the resistors R7 and R8 and a predetermined reference voltage Vref2. With.

次に、図2の制御回路20の動作を、図3のタイムチャートを用いて説明する。   Next, the operation of the control circuit 20 of FIG. 2 will be described using the time chart of FIG.

パルス生成回路10は抵抗R1,R2で分圧された電圧に基づいて、図3(B)のような入力交流電圧Vinに同期した同期パルスSPを生成する。この同期パルスSPがコンパレータCMP1によって参照電圧Vref3と比較されることによって図3(C)のような波形整形された矩形パルスが生成される。この矩形パルスの立下りが容量C0と抵抗R0とからなる微分回路で検出されて、図3(E)のようなひげ状の信号が生成される。   The pulse generation circuit 10 generates a synchronization pulse SP synchronized with the input AC voltage Vin as shown in FIG. 3B based on the voltage divided by the resistors R1 and R2. The synchronization pulse SP is compared with the reference voltage Vref3 by the comparator CMP1, thereby generating a rectangular pulse having a waveform as shown in FIG. The falling edge of the rectangular pulse is detected by a differentiating circuit composed of a capacitor C0 and a resistor R0, and a whisker-like signal as shown in FIG. 3E is generated.

この信号のひげは時間的な幅が非常に狭く、後段のスイッチMOSFET M2をオンさせて外付け容量C2を充分に充電する時間が得られないため、このNANDゲートG2の出力を初段のNANDゲートG1にフィードバックさせることで所望のパルス幅を有する図3(F)のようなワンショットパルスVdを生成するようになっている。このワンショットパルスVdによってスイッチMOSFET M1がオンされて、外付け容量C2が所定のレベルまで急速充電され、その後、定電流源CSの電流I2によって容量C2の電荷が放電される。   The whisker of this signal has a very narrow temporal width, and it is not possible to sufficiently charge the external capacitor C2 by turning on the switch MOSFET M2 in the subsequent stage, so that the output of the NAND gate G2 is used as the NAND gate in the first stage. By feeding back to G1, a one-shot pulse Vd having a desired pulse width as shown in FIG. 3F is generated. The switch MOSFET M1 is turned on by this one-shot pulse Vd, the external capacitor C2 is rapidly charged to a predetermined level, and then the charge of the capacitor C2 is discharged by the current I2 of the constant current source CS.

このとき、定電流源CSの電流I2と容量C2が適当な値に設定されることにより、外部端子P4に接続されたノードN1の電位Vn1が図3(G)のように所定の傾きで立ち下がるようにされる。この電位Vn1と誤差増幅回路23の出力とがPWMコンパレータ24によって比較されることによって、図3(H)のようなパルスVpが生成されインバータ25によって反転されてPWMパルスPpwmとして出力される。そして、このPWMパルスPpwmによって図1のスイッチング素子SW1がオンされ、平滑容量C1が充電される。   At this time, by setting the current I2 and the capacitor C2 of the constant current source CS to appropriate values, the potential Vn1 of the node N1 connected to the external terminal P4 rises with a predetermined slope as shown in FIG. To be lowered. The potential Vn1 and the output of the error amplifier circuit 23 are compared by the PWM comparator 24, whereby a pulse Vp as shown in FIG. 3 (H) is generated, inverted by the inverter 25, and output as a PWM pulse Ppwm. 1 is turned on by the PWM pulse Ppwm, and the smoothing capacitor C1 is charged.

この実施例の制御回路では、上記のように入力交流電圧Vinに同期した同期パルスSPに基づいてPWMパルスPpwmが生成されるため、誤差増幅回路23の出力が一定であれば、このPWMパルスPpwmの立上りエッジが、入力交流電圧Vinのゼロクロス点よりも常に所定の位相だけ早くなるように制御される。そして、出力電圧Voutに比例したフィードバック電圧VFBが出力電圧に応じて変化すると、PWMパルスPpwmのパルス幅が変化されてスイッチング素子SW1のオン時間が変化されることで出力電圧Voutが一定に制御される。   In the control circuit of this embodiment, the PWM pulse Ppwm is generated based on the synchronization pulse SP synchronized with the input AC voltage Vin as described above. Therefore, if the output of the error amplification circuit 23 is constant, the PWM pulse Ppwm Of the input AC voltage Vin is always controlled to be earlier than the zero cross point of the input AC voltage Vin by a predetermined phase. When the feedback voltage VFB proportional to the output voltage Vout changes according to the output voltage, the pulse width of the PWM pulse Ppwm is changed and the on-time of the switching element SW1 is changed, so that the output voltage Vout is controlled to be constant. The

具体的には、出力電圧Voutが下がると図3(G)に破線で示されている誤差増幅回路23の出力Veが下がるため、図3(H)のパルスVpの立上りタイミングが遅くなって負の部分のパルス幅が広くなり、それによってスイッチング素子SW1のオン時間が長くされて出力電圧Voutが高くされる。一方、出力電圧Voutが上がると図3(G)に破線で示されている誤差増幅回路23の出力Veが上がるため、図3(H)のパルスVpの立上りタイミングが早くなって負の部分のパルス幅が狭くなり、それによってスイッチング素子SW1のオン時間が短くされて出力電圧Voutが低くされる。   Specifically, when the output voltage Vout decreases, the output Ve of the error amplifying circuit 23 indicated by a broken line in FIG. 3G decreases, so that the rising timing of the pulse Vp in FIG. The pulse width of this portion is widened, whereby the on-time of the switching element SW1 is lengthened and the output voltage Vout is increased. On the other hand, when the output voltage Vout increases, the output Ve of the error amplifying circuit 23 shown by the broken line in FIG. 3G increases, so that the rising timing of the pulse Vp in FIG. The pulse width is narrowed, whereby the ON time of the switching element SW1 is shortened and the output voltage Vout is lowered.

周知のように、商用交流電源(50Hzまたは60Hz)は比較的周期の精度が低いため、発振回路のような回路で生成された周波数精度の高い発振信号を用いてPWMパルスを生成すると入力交流電圧Vinとの位相ずれによってVinに対してスイッチング素子SW1がオンされるタイミングがずれて出力電圧Voutが変動する原因となる。本実施例の制御回路によれば、入力交流電圧Vinに同期した同期パルスSPに基づいてPWMパルスPpwmが生成されるため、Vinに対するスイッチング素子SW1のオンタイミングを安定化させることができ、入力交流電圧Vinとの位相ずれや周期の変動に対して制御回路の動作を安定化させ、出力電圧Voutの変動を小さくすることができる。   As is well known, since a commercial AC power supply (50 Hz or 60 Hz) has a relatively low cycle accuracy, when a PWM pulse is generated using an oscillation signal with a high frequency accuracy generated by a circuit such as an oscillation circuit, an input AC voltage is generated. Due to the phase shift from Vin, the timing at which the switching element SW1 is turned on with respect to Vin shifts, causing the output voltage Vout to fluctuate. According to the control circuit of this embodiment, the PWM pulse Ppwm is generated based on the synchronization pulse SP synchronized with the input AC voltage Vin, so that the ON timing of the switching element SW1 with respect to Vin can be stabilized, and the input AC It is possible to stabilize the operation of the control circuit against a phase shift from the voltage Vin and fluctuations in the cycle, and to reduce fluctuations in the output voltage Vout.

なお、スイッチング素子SW1が本実施例の制御回路20の電源電圧VDDの5Vでオン、オフできるものである場合には、制御回路の出力によって直接スイッチング素子SW1を制御することができる。ただし、この実施例のように、スイッチング素子SW1がサイリスタで構成される場合には、これをオン、オフするのに5Vよりも高い電圧が必要であるため、インバータ25の出力をドライバ回路(図示省略)に入れてこのドライバ回路の出力によってスイッチング素子SW1を駆動するように構成される。   If the switching element SW1 can be turned on / off at the power supply voltage VDD of 5 V of the control circuit 20 of this embodiment, the switching element SW1 can be directly controlled by the output of the control circuit. However, when the switching element SW1 is formed of a thyristor as in this embodiment, a voltage higher than 5 V is required to turn on and off the switching element SW1, so that the output of the inverter 25 is connected to a driver circuit (illustrated). The switching element SW1 is driven by the output of the driver circuit.

また、スイッチング素子SW1にはサイリスタでなく、バイポーラ・トランジスタやMOSFETを使用することができるが、サイリスタは入力交流電圧Vinが所定の電圧以下になると自動的にオフするため、図3(H)のような立上りタイミングのみ制御されたパルスVp(/Ppwm)を用いることができる。一方、スイッチング素子SW1としてバイポーラ・トランジスタやMOSFETを使用する場合には、入力交流電圧Vinが所定の電位(例えば0V)になる前にパルスVp(/Ppwm)を立ち下げてスイッチング素子をオフするように制御する必要があり、それに応じて図2の制御回路も若干の変更を要する。   The switching element SW1 can be a bipolar transistor or MOSFET instead of a thyristor. However, since the thyristor is automatically turned off when the input AC voltage Vin falls below a predetermined voltage, the switching element SW1 shown in FIG. Such a pulse Vp (/ Ppwm) in which only the rising timing is controlled can be used. On the other hand, when a bipolar transistor or MOSFET is used as the switching element SW1, the switching element is turned off by lowering the pulse Vp (/ Ppwm) before the input AC voltage Vin reaches a predetermined potential (eg, 0 V). Therefore, the control circuit shown in FIG. 2 needs to be slightly changed accordingly.

図4は本発明を適用したAC−DCコンバータの他の実施例を示す。   FIG. 4 shows another embodiment of the AC-DC converter to which the present invention is applied.

この実施例は、図1の実施例のコンバータの入力側に入力交流電圧Vinを全波整流する整流回路D1を設けるとともに、出力側にはスイッチングレギュレータなどからなるDC−DCコンバータ30を設けたものである。図1のAC−DCコンバータの出力電圧には、AC電源の変動によるリップルがのるため安定した直流電圧を得るのが困難であるが、後段にDC−DCコンバータ30を設けることにより、コンバータ1段のみの電源装置に比べて安定した直流電圧を出力することができる。   In this embodiment, a rectifier circuit D1 for full-wave rectification of an input AC voltage Vin is provided on the input side of the converter of the embodiment of FIG. 1, and a DC-DC converter 30 including a switching regulator is provided on the output side. It is. The output voltage of the AC-DC converter of FIG. 1 has a ripple due to fluctuations in the AC power supply, so it is difficult to obtain a stable DC voltage. However, by providing a DC-DC converter 30 in the subsequent stage, the converter 1 A stable DC voltage can be output as compared with a power supply device having only one stage.

ここで、後段のDC−DCコンバータ30としては、トランスを使用した降圧型のスイッチングレギュレータを用いるのが望ましい。100VのようなAC電源から2.5〜9Vのような1/10以下の直流電圧を生成する電源装置として、本実施例のようにコンバータを2段接続し、前段には上記実施例のような非絶縁型のAC−DCコンバータを使用して10V近くまで一気に降圧し、後段に絶縁型のスイッチングレギュレータを設けてさらに降圧するように構成することで、非常に電力効率の良い電源装置を実現することができる。   Here, as the DC-DC converter 30 at the subsequent stage, it is desirable to use a step-down switching regulator using a transformer. As a power supply device that generates a DC voltage of 1/10 or less such as 2.5 to 9V from an AC power supply such as 100V, two stages of converters are connected as in this embodiment, and the preceding stage is as in the above embodiment. By using a simple non-insulated AC-DC converter, it is possible to step down to 10V at a stroke, and an insulating switching regulator is provided in the subsequent stage to further reduce the voltage, thereby realizing a very power efficient power supply device can do.

本実施例においては、パルス生成回路10に入力される電圧は、図1と異なり脈流電圧となるが、脈流1つおきに図3(B)のようなパルスを生成して出力するようにパルス生成回路10を構成することにより、図2に示されている制御回路(IC)20をそのまま使用することができる。また、図1のコンバータにおいてパルス生成回路10から制御回路20へ入力される同期パルスSPの2倍の周波数の同期パルスを、パルス生成回路10によって生成して制御回路20へ入力させるようにしてもよい。そのようにしても、制御回路(IC)20として図2に示されているものと同様な構成の回路を使用することができる。   In the present embodiment, the voltage input to the pulse generation circuit 10 is a pulsating voltage unlike FIG. 1, but a pulse as shown in FIG. 3B is generated and output every other pulsating flow. By configuring the pulse generation circuit 10 to the above, the control circuit (IC) 20 shown in FIG. 2 can be used as it is. In the converter of FIG. 1, a synchronization pulse having a frequency twice that of the synchronization pulse SP input from the pulse generation circuit 10 to the control circuit 20 is generated by the pulse generation circuit 10 and input to the control circuit 20. Good. Even in such a case, a circuit having the same configuration as that shown in FIG. 2 can be used as the control circuit (IC) 20.

以上本発明者によってなされた発明の好ましい実施の形態について説明したが、本発明の要旨を逸脱しない範囲内で種々の変形が当業者にとって可能である。例えば、前記実施例では、パルス生成回路10を制御回路20と別個のICとして構成しているが、同一の半導体チップ上に形成することも可能である。また、実施例では、回路を構成するトランジスタとしてMOSFETを用いているが、バイポーラ・トランジスタであってもよい。   Although the preferred embodiments of the invention made by the present inventors have been described above, various modifications can be made by those skilled in the art without departing from the gist of the present invention. For example, in the above-described embodiment, the pulse generation circuit 10 is configured as an IC separate from the control circuit 20, but may be formed on the same semiconductor chip. In the embodiment, a MOSFET is used as a transistor constituting the circuit. However, a bipolar transistor may be used.

さらに、前記実施例においては、ランプ波形生成回路21を定電流源CSと外付け容量C2とスイッチMOSFET M1とで構成したが、定電流源で外付け容量を充電することで所定の傾きを有する波形を形成する積分回路のような回路を使用しても良い。   Further, in the above embodiment, the ramp waveform generating circuit 21 is constituted by the constant current source CS, the external capacitor C2, and the switch MOSFET M1, but has a predetermined slope by charging the external capacitor with the constant current source. A circuit such as an integration circuit for forming a waveform may be used.

また、前記実施例においては、出力電圧Voutを分圧してフィードバック電圧VFBを生成する抵抗R1,R2の他に、制御回路20のチップ内部にVFBをさらに分圧して誤差アンプ23に入力する抵抗R7,R8を設けているが、抵抗R7,R8を省略して外付け抵抗R1,R2で分圧された電圧を誤差アンプ23へ入力させるように構成することも可能である。さらに、コンパレータCMP1や誤差アンプ23に入力される参照電圧Vref3やVref2は、チップ内部に基準電圧回路を設けて生成してもよいが、チップ外部から与えるように構成しても良い。   In the embodiment, in addition to the resistors R1 and R2 that divide the output voltage Vout to generate the feedback voltage VFB, the resistor R7 that further divides VFB into the chip of the control circuit 20 and inputs it to the error amplifier 23. , R8 may be provided, but the resistors R7, R8 may be omitted and the voltage divided by the external resistors R1, R2 may be input to the error amplifier 23. Further, the reference voltages Vref3 and Vref2 input to the comparator CMP1 and the error amplifier 23 may be generated by providing a reference voltage circuit inside the chip, but may be configured to be supplied from the outside of the chip.

以上の説明では、本発明をAC−DCコンバータに適用した例を説明したが、本発明はそれに限定されるものではなく、DC−DCコンバータにも利用することができる。   Although the example which applied this invention to the AC-DC converter was demonstrated in the above description, this invention is not limited to it, It can utilize also for a DC-DC converter.

図1は本発明を適用したAC−DCコンバータの一実施例を示すブロック構成図である。FIG. 1 is a block diagram showing an embodiment of an AC-DC converter to which the present invention is applied. 図2は実施例のAC−DCコンバータを構成する制御回路の具体的な回路の一例を示すブロック構成図である。FIG. 2 is a block diagram showing an example of a specific circuit of the control circuit constituting the AC-DC converter of the embodiment. 図3は実施例のAC−DCコンバータや制御回路の各部の信号や電位の変化の様子を示すタイムチャートである。FIG. 3 is a time chart showing changes in signals and potentials at various parts of the AC-DC converter and control circuit of the embodiment. 図4は本発明を適用したAC−DCコンバータの他の実施例を示すブロック構成図である。FIG. 4 is a block diagram showing another embodiment of the AC-DC converter to which the present invention is applied.

符号の説明Explanation of symbols

10 パルス生成回路
20 制御回路
21 ランプ波形生成回路
22 起動信号生成回路
23 誤差増幅回路
24 PWMコンパレータ
SW1 スイッチング素子(サイリスタ,シリコン制御整流器)
C1 平滑容量
DESCRIPTION OF SYMBOLS 10 Pulse generation circuit 20 Control circuit 21 Ramp waveform generation circuit 22 Startup signal generation circuit 23 Error amplification circuit 24 PWM comparator SW1 Switching element (thyristor, silicon control rectifier)
C1 smoothing capacity

Claims (9)

入力交流電圧もしくは脈流電圧を分圧した電圧を受けて入力交流電圧に同期した同期パルスを生成する同期パルス生成回路と、前記同期パルス生成回路により生成された同期パルスの立上りもしくは立下りに同期して所定の傾きを有する波形を生成する波形生成回路と、出力直流電圧を分圧した電圧を受けて所定の電圧との電位差に応じた電圧を出力する誤差増幅回路と、前記誤差増幅回路の出力と前記波形生成回路の出力とを比較して制御パルスを生成し出力するコンパレータとを備えることを特徴とする電源制御回路。   A synchronization pulse generation circuit that receives a voltage obtained by dividing the input AC voltage or pulsating voltage and generates a synchronization pulse synchronized with the input AC voltage, and is synchronized with the rising or falling edge of the synchronization pulse generated by the synchronization pulse generation circuit A waveform generation circuit that generates a waveform having a predetermined slope, an error amplification circuit that receives a voltage obtained by dividing the output DC voltage and outputs a voltage corresponding to a potential difference from the predetermined voltage, and the error amplification circuit A power supply control circuit comprising: a comparator that compares an output with an output of the waveform generation circuit to generate and output a control pulse. 前記同期パルスの立上りもしくは立下りを検出するエッジ検出回路を備え、前記波形生成回路は前記エッジ検出回路の出力信号を起動信号として所定の傾きを有する波形を生成するように構成されていることを特徴とする請求項1に記載の電源制御回路。   An edge detection circuit for detecting a rising edge or a falling edge of the synchronization pulse, and the waveform generation circuit is configured to generate a waveform having a predetermined slope using an output signal of the edge detection circuit as an activation signal. The power supply control circuit according to claim 1, wherein: 前記波形生成回路と、前記誤差増幅回路と、前記コンパレータとは1つの半導体チップに半導体集積回路として形成され、前記半導体チップには、前記同期パルス生成回路により生成された前記同期パルスを波形整形して前記エッジ検出回路に供給する波形整形回路が設けられていることを特徴とする請求項2に記載の電源制御回路。   The waveform generation circuit, the error amplification circuit, and the comparator are formed as a semiconductor integrated circuit on one semiconductor chip, and the semiconductor chip shapes the synchronization pulse generated by the synchronization pulse generation circuit. The power supply control circuit according to claim 2, further comprising a waveform shaping circuit that supplies the edge detection circuit. 前記波形生成回路は、容量素子と、該容量素子を急速充電するスイッチ・トランジスタと、前記容量素子を所定の速度で放電する定電流源とからなり、前記スイッチ・トランジスタは前記エッジ検出回路の出力信号によりオン、オフ動作されるように構成されていることを特徴とする請求項3に記載の電源制御回路。   The waveform generation circuit includes a capacitive element, a switch transistor that rapidly charges the capacitive element, and a constant current source that discharges the capacitive element at a predetermined speed, and the switch transistor is an output of the edge detection circuit. The power supply control circuit according to claim 3, wherein the power supply control circuit is configured to be turned on and off by a signal. 前記容量素子は前記半導体集積回路の外付け素子として接続されていることを特徴とする請求項4に記載の電源制御回路。   The power supply control circuit according to claim 4, wherein the capacitive element is connected as an external element of the semiconductor integrated circuit. 請求項1〜5のいずれかに記載の電源制御回路と、入力に交流電圧もしくは脈流電圧が印加される入力端子と出力端子との間に接続されたスイッチング素子と、前記出力端子と定電位点との間に接続された平滑容量と、前記入力端子に印加された電圧を分圧する第1抵抗分圧回路と、前記出力端子の電圧を分圧する第2抵抗分圧回路と、を備え、前記第1抵抗分圧回路で分圧された電圧が前記同期パルス生成回路に入力され、前記第2抵抗分圧回路で分圧された電圧が前記誤差増幅回路に入力され、前記電源制御回路により生成された前記制御パルスに基づいて前記スイッチング素子が駆動されるように構成されていることを特徴とする電源装置。   The power supply control circuit according to any one of claims 1 to 5, a switching element connected between an input terminal and an output terminal to which an AC voltage or a pulsating voltage is applied to an input, the output terminal and a constant potential A smoothing capacitor connected to a point; a first resistance voltage dividing circuit that divides the voltage applied to the input terminal; and a second resistance voltage dividing circuit that divides the voltage of the output terminal. The voltage divided by the first resistance voltage dividing circuit is input to the synchronization pulse generating circuit, the voltage divided by the second resistance voltage dividing circuit is input to the error amplification circuit, and the power supply control circuit A power supply apparatus configured to drive the switching element based on the generated control pulse. 前記スイッチング素子は、シリコン制御整流器であることを特徴とする請求項6に記載の電源装置。   The power supply apparatus according to claim 6, wherein the switching element is a silicon controlled rectifier. 前記入力交流電圧を全波整流する整流回路を備え、該整流回路で整流された脈流電圧が前記入力端子に印加されることを特徴とする請求項6または7に記載の電源装置。   8. The power supply device according to claim 6, further comprising a rectifier circuit that performs full-wave rectification of the input AC voltage, and a pulsating voltage rectified by the rectifier circuit is applied to the input terminal. 前記出力端子に接続され該出力端子の直流電圧を異なる電位の直流電圧に変換するDC−DCコンバータを備えることを特徴とする請求項6〜8のいずれかに記載の電源装置。
The power supply apparatus according to claim 6, further comprising a DC-DC converter connected to the output terminal and converting a DC voltage of the output terminal into a DC voltage having a different potential.
JP2006062383A 2006-03-08 2006-03-08 Power supply control circuit and power supply device Pending JP2007244088A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006062383A JP2007244088A (en) 2006-03-08 2006-03-08 Power supply control circuit and power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006062383A JP2007244088A (en) 2006-03-08 2006-03-08 Power supply control circuit and power supply device

Publications (1)

Publication Number Publication Date
JP2007244088A true JP2007244088A (en) 2007-09-20

Family

ID=38589053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006062383A Pending JP2007244088A (en) 2006-03-08 2006-03-08 Power supply control circuit and power supply device

Country Status (1)

Country Link
JP (1) JP2007244088A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138809A (en) * 2009-12-25 2011-07-14 Toshiba Corp Semiconductor device and dc-dc converter
JP2012085530A (en) * 2012-01-16 2012-04-26 Toshiba Corp Semiconductor device and dc-dc converter
JP2012109596A (en) * 2012-01-16 2012-06-07 Toshiba Corp Semiconductor device and dc-dc converter
JP2012109597A (en) * 2012-01-16 2012-06-07 Toshiba Corp Semiconductor device and dc-dc converter
CN106300917A (en) * 2016-10-09 2017-01-04 深圳市钜能科技有限公司 Negative-feedback circuit
CN106301468A (en) * 2016-07-21 2017-01-04 华为技术有限公司 Transtation mission circuit, reception circuit and serial signal transmission system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52106542A (en) * 1976-03-03 1977-09-07 Hitachi Ltd Electric door operating apparatus for elevator
JPS6476190A (en) * 1987-09-17 1989-03-22 Toshiba Corp Automatic transactor
JPH03188709A (en) * 1989-12-19 1991-08-16 Hitachi Ltd Sawtooth wave generating circuit
JPH03225675A (en) * 1990-01-31 1991-10-04 Hitachi Ltd Data reproducing device
JPH05227757A (en) * 1992-02-17 1993-09-03 Nippon Telegr & Teleph Corp <Ntt> Inverter unit for system interconnection
JPH08241133A (en) * 1995-03-07 1996-09-17 Eiki Kogyo Kk Constant current, constant-voltage direct-current power source for incandescent lamp
JP2003319659A (en) * 2002-04-17 2003-11-07 Canon Inc Power supply device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52106542A (en) * 1976-03-03 1977-09-07 Hitachi Ltd Electric door operating apparatus for elevator
JPS6476190A (en) * 1987-09-17 1989-03-22 Toshiba Corp Automatic transactor
JPH03188709A (en) * 1989-12-19 1991-08-16 Hitachi Ltd Sawtooth wave generating circuit
JPH03225675A (en) * 1990-01-31 1991-10-04 Hitachi Ltd Data reproducing device
JPH05227757A (en) * 1992-02-17 1993-09-03 Nippon Telegr & Teleph Corp <Ntt> Inverter unit for system interconnection
JPH08241133A (en) * 1995-03-07 1996-09-17 Eiki Kogyo Kk Constant current, constant-voltage direct-current power source for incandescent lamp
JP2003319659A (en) * 2002-04-17 2003-11-07 Canon Inc Power supply device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138809A (en) * 2009-12-25 2011-07-14 Toshiba Corp Semiconductor device and dc-dc converter
JP2012085530A (en) * 2012-01-16 2012-04-26 Toshiba Corp Semiconductor device and dc-dc converter
JP2012109596A (en) * 2012-01-16 2012-06-07 Toshiba Corp Semiconductor device and dc-dc converter
JP2012109597A (en) * 2012-01-16 2012-06-07 Toshiba Corp Semiconductor device and dc-dc converter
CN106301468A (en) * 2016-07-21 2017-01-04 华为技术有限公司 Transtation mission circuit, reception circuit and serial signal transmission system
CN106301468B (en) * 2016-07-21 2019-05-28 华为技术有限公司 Serial signal transmitting line receives circuit and Transmission system and method
CN106300917A (en) * 2016-10-09 2017-01-04 深圳市钜能科技有限公司 Negative-feedback circuit

Similar Documents

Publication Publication Date Title
JP6815127B2 (en) DC / DC converter, switching power supply
US8164391B2 (en) Synchronization of multiple high frequency switching power converters in an integrated circuit
US7714556B2 (en) Quick response switching regulator and control method thereof
US9491819B2 (en) Hysteretic power factor control method for single stage power converters
CN107210676B (en) Semiconductor device for power supply control
JP6476997B2 (en) Power supply control semiconductor device
WO2011052197A1 (en) Switching power supply circuit and power factor controller
JP6382059B2 (en) Switching power supply circuit
JP2019193447A (en) Semiconductor device for controlling power supply, switching power supply device, and designing method therefor
JP2012100376A (en) Switching power supply device
US20110085356A1 (en) Switching element driving control circuit and switching power supply device
US20200076307A1 (en) Frequency control circuit, control method and switching converter
JP2007244088A (en) Power supply control circuit and power supply device
JP2009254110A (en) Step-up dc-dc converter and semiconductor integrated circuit for driving power supply
JP2004096816A (en) Multi-output dc-dc converter
JP2000217340A (en) Method for generating rectangular wave signal having maximum duty ratio, duty ratio setting circuit, and dc-dc converter
US8957650B2 (en) Step-up/down DC-DC converter and switching control circuit
JP6951198B2 (en) Non-isolated DC / DC converter and its controller, electronic equipment
TWI547083B (en) Control circuit of power converter and related method
US10230301B2 (en) Non-isolated DC/DC converter
JP6654548B2 (en) Switching power supply
JP5212494B2 (en) Multiple voltage output power supply
US7154762B2 (en) Power source apparatus
JP2007068248A (en) Switching power supply
US10630186B2 (en) Switching power supply device and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004