KR102145322B1 - Thin film transistor and Display Device and Method of manufacturing the sames - Google Patents
Thin film transistor and Display Device and Method of manufacturing the sames Download PDFInfo
- Publication number
- KR102145322B1 KR102145322B1 KR1020130071919A KR20130071919A KR102145322B1 KR 102145322 B1 KR102145322 B1 KR 102145322B1 KR 1020130071919 A KR1020130071919 A KR 1020130071919A KR 20130071919 A KR20130071919 A KR 20130071919A KR 102145322 B1 KR102145322 B1 KR 102145322B1
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- layer
- electrode
- insulating film
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010410 layer Substances 0.000 claims abstract description 164
- 239000011229 interlayer Substances 0.000 claims abstract description 104
- 239000010408 film Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000011230 binding agent Substances 0.000 claims abstract description 20
- 239000002904 solvent Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 24
- -1 siloxane (Siloxane) Chemical class 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 239000004642 Polyimide Substances 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 10
- 229920001721 polyimide Polymers 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000003960 organic solvent Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 10
- 238000002834 transmittance Methods 0.000 description 9
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Abstract
본 발명에 따른 박막 트랜지스터는 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 액티브층; 상기 액티브층 상에 형성된 층간 절연막; 및 상기 층간 절연막 상에 상기 액티브층과 연결되도록 형성된 소스 전극 및 드레인 전극을 포함하고, 상기 층간 절연막은 바인더(binder), 광개시제, 및 용매를 이용하여 형성된 제1 층간 절연막을 포함하는 것을 특징으로 하여, 게이트 전극과 소스 전극 사이 및 게이트 전극과 드레인 전극간에 발생하는 기생 커패시턴스를 줄일 수 있다.The thin film transistor according to the present invention includes a gate electrode formed on a substrate; A gate insulating film formed on the gate electrode; An active layer formed on the gate insulating layer; An interlayer insulating film formed on the active layer; And a source electrode and a drain electrode formed on the interlayer insulating layer to be connected to the active layer, wherein the interlayer insulating layer includes a first interlayer insulating layer formed using a binder, a photoinitiator, and a solvent. , It is possible to reduce parasitic capacitance generated between the gate electrode and the source electrode and between the gate electrode and the drain electrode.
Description
본 발명은 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법에 관한 것으로서, 보다 구체적으로는 게이트 전극과 소스 전극간 및 게이트 전극과 드레인 전극 사이의 기생 커패시턴스를 줄일 수 있는 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법에 관한 것이다.The present invention relates to a thin film transistor and a display device and a method of manufacturing the same, and more specifically, to a thin film transistor and a display device capable of reducing parasitic capacitance between a gate electrode and a source electrode and between a gate electrode and a drain electrode, and a method of manufacturing the same. About.
박막 트랜지스터는 액정표시장치(Liquid Crystal Display Device) 및 유기 발광장치(Organic Light Emitting Device) 등과 같은 디스플레이 장치의 스위칭 소자로서 널리 이용되고 있다. Thin film transistors are widely used as switching elements of display devices such as liquid crystal display devices and organic light emitting devices.
이러한 박막 트랜지스터는 게이트 전극, 액티브층, 및 소스/드레인 전극을 포함하는데, 상기 전극들의 배치 모습에 따라 스태커드(Staggered) 구조와 코플래너(Coplanar) 구조로 나눌 수 있다.Such a thin film transistor includes a gate electrode, an active layer, and a source/drain electrode, and may be divided into a stacked structure and a coplanar structure according to the arrangement of the electrodes.
스태거드 구조는 액티브층을 중심으로 게이트 전극과 소스/드레인 전극이 위 아래로 분리 배치된 구조이고, 코플래너 구조는 게이트 전극과 소스/드레인 전극이 동일 평면에 배치된 구조이다.The staggered structure is a structure in which a gate electrode and a source/drain electrode are separated up and down around an active layer, and the coplanar structure is a structure in which a gate electrode and a source/drain electrode are disposed on the same plane.
스태거드 구조의 박막 트랜지스터는 액티브층 위에 소스/드레인 전극이 바로 형성되는 구조도 있고, 액티브층 위에 층간 절연막이 형성되고 상기 층간 절연막 상에 소스/드레인 전극이 형성되는 구조도 있다. The staggered thin film transistor has a structure in which a source/drain electrode is directly formed on an active layer, and an interlayer insulating film is formed on the active layer, and a source/drain electrode is formed on the interlayer insulating film.
상기 층간 절연막은 소스/드레인 전극 패턴 형성시 액티브층이 과식각되는 것을 방지하기 위해 형성되는 것이다. The interlayer insulating layer is formed to prevent the active layer from being overetched when the source/drain electrode pattern is formed.
이하 도면을 참조로 종래의 층간 절연막을 구비한 박막 트랜지스터에 대해서 설명하기로 한다. Hereinafter, a conventional thin film transistor including an interlayer insulating film will be described with reference to the drawings.
도 1은 종래의 박막 트랜지스터의 개략적인 단면도이다.1 is a schematic cross-sectional view of a conventional thin film transistor.
도 1에 도시된 바와 같이, 종래의 박막 트랜지스터는 기판(10) 상에 형성된 게이트 전극(20), 게이트 절연막(30), 액티브층(40), 층간 절연막(50), 소스 전극(60a) 및 드레인 전극(60b), 보호막(70), 및 화소 전극(80)을 포함할 수 있다.As shown in FIG. 1, a conventional thin film transistor includes a
상기 기판(10)은 유리가 주로 이용되지만, 구부리거나 휠 수 있는 투명한 플라스틱이 이용될 수도 있다.Glass is mainly used for the
상기 게이트 전극(20)은 상기 기판(10) 상에 형성되어 있다.The
상기 게이트 절연막(30)은 상기 게이트 전극(20) 상에 형성되어 있다.The
상기 액티브층(40)은 상기 게이트 절연막(30) 상에 형성되고, 산화물 반도체로 이루어질 수 있다.The
상기 층간 절연막(50)은 상기 액티브층(40)을 포함하여 상기 게이트 절연막(30) 상의 전면에 형성되어 있다.The
상기 층간 절연막(50)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 그 외에도 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다.The
그러나 종래의 박막 트랜지스터는 상기 게이트 전극(20)과 상기 소스 전극(60a)간 및 상기 게이트 전극(20)과 상기 드레인 전극(60b) 사이의 기생 커패시턴스를 줄이는데 한계가 있다.However, the conventional thin film transistor has a limitation in reducing the parasitic capacitance between the
도 2는 종래 층간 절연막의 공정상 특성을 설명하기 위한 그래프이다.2 is a graph for explaining a process characteristic of a conventional interlayer insulating film.
도 2를 참조하면, 그래프는 종래 층간 절연막을 증착할 때 시간에 따른 층간 절연막의 두께와 층간 절연막에 포함되는 불순물의 수를 보여준다.Referring to FIG. 2, a graph shows the thickness of the interlayer insulating layer and the number of impurities included in the interlayer insulating layer over time when depositing the conventional interlayer insulating layer.
가로축은 종래 층간 절연막의 증착시간이고, 세로축은 층간 절연막의 두께이다. 또한, 실선은 증착시간에 따른 두께를 나타내고, 점선은 증착시간에 따른 불순물의 수를 나타낸다.The horizontal axis is the deposition time of the conventional interlayer insulating film, and the vertical axis is the thickness of the interlayer insulating film. In addition, the solid line indicates the thickness according to the deposition time, and the dotted line indicates the number of impurities according to the deposition time.
도 2에서 알 수 있듯이, 상기 게이트 전극(20)과 상기 소스 전극(60a)간 및 상기 게이트 전극(20)과 상기 드레인 전극(60b) 사이의 기생 커패시턴스를 줄이기 위해서는 상기 층간 절연막(50)을 뚜껍게 증착해야 하는데, 1㎛ 이상의 두께를 증착하기 위해서는 시간이 오래 걸리고, 층간 절연막(50)에 포함되는 불순물의 수도 증가되는 문제가 있다.As can be seen in FIG. 2, in order to reduce the parasitic capacitance between the
다시 도 1을 참조하면, 상기 소스 전극(60a) 및 드레인 전극(60b)은 상기 층간 절연막(50) 상에 상기 액티브층(40)과 연결되도록 형성되어 있다.Referring back to FIG. 1, the
상기 보호막(70)은 상기 소스 전극(60a) 및 드레인 전극(60b)을 포함한 기판 전체 면에 형성되어 있다. 다만, 상기 보호막(70)은 소정 영역에 콘택홀(CH)을 구비하고 있어, 상기 콘택홀(CH)에 의해서 상기 드레인 전극(60b)의 소정 영역이 노출된다.The
상기 화소 전극(80)은 상기 보호막(70) 상에 형성되어 있다. 특히, 상기 화소 전극(80)은 상기 콘택홀(CH)을 통해서 상기 드레인 전극(60b)의 소정 영역과 연결되어 있다.The
이와 같은 종래의 박막 트랜지스터는 다음과 같은 문제점이 있다. Such a conventional thin film transistor has the following problems.
전술한 바와 같이 종래의 박막 트랜지스터는 층간 절연막의 증착시간과 불순물의 증가로 인해 층간 절연막을 두껍게 형성하는데 한계가 있어 게이트 전극과 소스 전극 사이 및 게이트 전극과 드레인 전극간에 발생하는 기생 커패시턴스를 줄일 수 없는 문제가 있다.As described above, the conventional thin film transistor has a limitation in forming a thick interlayer insulating film due to an increase in the deposition time and impurities of the interlayer insulating film, so that parasitic capacitance generated between the gate electrode and the source electrode and between the gate electrode and the drain electrode cannot be reduced there is a problem.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 상기 게이트 전극(20)과 소스 전극(60a) 사이 및 상기 게이트 전극(20)과 드레인 전극(60b)간의 기생 커패시턴스를 줄일 수 있는 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법을 제공하는데 그 목적이 있다.The present invention was devised to solve the above-described conventional problem, and the present invention can reduce parasitic capacitance between the
본 발명은 상기 목적을 달성하기 위해서, 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 액티브층; 상기 액티브층 상에 형성된 층간 절연막; 및 상기 층간 절연막 상에 상기 액티브층과 연결되도록 형성된 소스 전극 및 드레인 전극을 포함하고, 상기 층간 절연막은 바인더(binder), 광개시제, 및 용매를 이용하여 형성된 제1 층간 절연막을 포함하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.In order to achieve the above object, the present invention comprises: a gate electrode formed on a substrate; A gate insulating film formed on the gate electrode; An active layer formed on the gate insulating layer; An interlayer insulating film formed on the active layer; And a source electrode and a drain electrode formed on the interlayer insulating layer to be connected to the active layer, wherein the interlayer insulating layer comprises a first interlayer insulating layer formed using a binder, a photoinitiator, and a solvent. Provides a thin film transistor.
본 발명은 또한, 기판 상에 게이트 전극을 형성하는 공정; 상기 게이트 전극 상에 게이트 절연막을 형성하는 공정; 상기 게이트 절연막 상에 액티브층을 형성하는 공정; 상기 액티브층 상에 층간 절연막을 형성하는 공정; 및 상기 층간 절연막 상에 상기 액티브층과 연결되도록 소스 전극 및 드레인 전극을 형성하는 공정을 포함하고, 상기 층간 절연막은 바인더(binder), 광개시제, 및 용매를 이용하여 제1 층간 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법을 제공한다.The present invention also provides a process of forming a gate electrode on a substrate; Forming a gate insulating film on the gate electrode; Forming an active layer on the gate insulating layer; Forming an interlayer insulating film on the active layer; And forming a source electrode and a drain electrode on the interlayer insulating layer so as to be connected to the active layer, wherein the interlayer insulating layer comprises a process of forming a first interlayer insulating layer using a binder, a photoinitiator, and a solvent. It provides a method of manufacturing a thin film transistor comprising a.
본 발명은 또한, 박막 트랜지스터를 포함하여 이루어지고, 상기 박막 트랜지스터는, 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 액티브층; 상기 액티브층 상에 형성된 층간 절연막; 및 상기 층간 절연막 상에 상기 액티브층과 연결되도록 형성된 소스 전극 및 드레인 전극을 포함하고, 상기 층간 절연막은 바인더(binder), 광개시제, 및 용매를 이용하여 형성된 제1 층간 절연막을 포함하는 것을 특징으로 하는 디스플레이 장치를 제공한다.The present invention also includes a thin film transistor, wherein the thin film transistor includes: a gate electrode formed on a substrate; A gate insulating film formed on the gate electrode; An active layer formed on the gate insulating layer; An interlayer insulating film formed on the active layer; And a source electrode and a drain electrode formed on the interlayer insulating layer to be connected to the active layer, wherein the interlayer insulating layer comprises a first interlayer insulating layer formed using a binder, a photoinitiator, and a solvent. Provides a display device.
본 발명은 또한, 박막 트랜지스터의 제조 방법을 포함하여 이루어지고, 상기 박막 트랜지스터의 제조 방법은, 기판 상에 게이트 전극을 형성하는 공정; 상기 게이트 전극 상에 게이트 절연막을 형성하는 공정; 상기 게이트 절연막 상에 액티브층을 형성하는 공정; 상기 액티브층 상에 층간 절연막을 형성하는 공정; 및 상기 층간 절연막 상에 상기 액티브층과 연결되도록 소스 전극 및 드레인 전극을 형성하는 공정을 포함하고, 상기 층간 절연막은 바인더(binder), 광개시제, 및 용매를 이용하여 제1 층간 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법을 제공한다.The present invention also includes a method of manufacturing a thin film transistor, wherein the method of manufacturing the thin film transistor includes: forming a gate electrode on a substrate; Forming a gate insulating film on the gate electrode; Forming an active layer on the gate insulating layer; Forming an interlayer insulating film on the active layer; And forming a source electrode and a drain electrode on the interlayer insulating layer so as to be connected to the active layer, wherein the interlayer insulating layer comprises a process of forming a first interlayer insulating layer using a binder, a photoinitiator, and a solvent. It provides a method of manufacturing a display device comprising the.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above has the following effects.
본 발명은 층간 절연막을 두껍게 형성함으로써, 게이트 전극과 소스 전극 사이 및 게이트 전극과 드레인 전극간에 발생되는 기생 커패시턴스의 발생을 줄일 수 있으므로 고속 구동이 가능하고 소비전력을 낮출 수 있다.According to the present invention, by forming an interlayer insulating layer thick, it is possible to reduce the generation of parasitic capacitance between the gate electrode and the source electrode and between the gate electrode and the drain electrode, thereby enabling high-speed driving and lowering power consumption.
또한, 본 발명은 고내열 투명 층간 절연막을 형성함으로써 고온에서의 제조공정이 가능할 뿐만 아니라 빛의 투과도를 향상 시킬 수 있다.In addition, according to the present invention, by forming a highly heat-resistant transparent interlayer insulating film, a manufacturing process at a high temperature is possible, as well as light transmittance can be improved.
도 1은 종래의 박막 트랜지스터의 개략적인 단면도이다.
도 2는 종래 층간 절연막의 공정상 특성을 설명하기 위한 그래프이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터의 개략적인 단면도이다.
도 4a는 종래 박막 트랜지스터의 층간 절연막의 내열성을 나타내는 그래프이다.
도 4b는 본 발명의 층간 절연막의 내열성을 나타내는 그래프이다.
도 5a는 종래 박막 트랜지스터의 파장별 투과도를 나타내는 그래프이다.
도 5b는 본 발명의 파장별 투과도를 나타내는 그래프이다.
도 6a 내지 6f는 본 발명의 일 실시예에 따른 박막 트랜지스터의 개략적인 제조 공정 단면도이다.
도 7은 본 발명의 일 실시예에 따른 유기발광장치의 개략적인 단면도이다.
도 8은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도이다.1 is a schematic cross-sectional view of a conventional thin film transistor.
2 is a graph for explaining a process characteristic of a conventional interlayer insulating film.
3 is a schematic cross-sectional view of a thin film transistor according to an embodiment of the present invention.
4A is a graph showing the heat resistance of an interlayer insulating film of a conventional thin film transistor.
4B is a graph showing the heat resistance of the interlayer insulating film of the present invention.
5A is a graph showing transmittance by wavelength of a conventional thin film transistor.
5B is a graph showing transmittance by wavelength of the present invention.
6A to 6F are schematic cross-sectional views of a manufacturing process of a thin film transistor according to an embodiment of the present invention.
7 is a schematic cross-sectional view of an organic light emitting device according to an embodiment of the present invention.
8 is a schematic cross-sectional view of a liquid crystal display according to an exemplary embodiment of the present invention.
본 명세서에서 기술되는 "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다. The term "on" as used herein means including not only a case where a certain structure is formed directly on the upper surface of another structure, but also a case where a third structure is interposed between these elements.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.Terms such as first and second may be used to describe various elements, but the elements should not be limited by the terms. The terms may be used for the purpose of distinguishing one component from another component. For example, without departing from the scope of the present invention, a first element may be referred to as a second element, and similarly, a second element may be referred to as a first element.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, “포함하다”등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present application, the term “comprise” is intended to designate the existence of a set feature, number, step, action, component, part, or a combination thereof, and one or more other features, numbers, steps, actions It is to be understood that the possibility of the presence or addition of, components, parts, or combinations thereof is not preliminarily excluded.
이하, 첨부되는 도면을 참고하여 상기 문제점을 해결하기 위해 고안된 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, preferred embodiments of the present invention designed to solve the above problems will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터의 개략적인 단면도이다.3 is a schematic cross-sectional view of a thin film transistor according to an embodiment of the present invention.
도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 박막 트랜지스터는, 기판(100), 게이트 전극(200), 게이트 절연막(300), 액티브층(400), 층간 절연막(500), 소스 전극(600a), 및 드레인 전극(600b)을 포함할 수 있다.As can be seen from FIG. 3, the thin film transistor according to an embodiment of the present invention includes a
상기 기판(100)은 유리가 주로 이용되지만, 구부리거나 휠 수 있는 투명한 플라스틱, 예로서, 폴리이미드가 이용될 수 있다. 폴리이미드를 상기 기판(100)의 재료로 이용할 경우에는, 상기 기판(100) 상에서 고온의 증착 공정이 이루어짐을 감안할 때, 고온에서 견딜 수 있는 내열성이 우수한 폴리이미드가 이용될 수 있다.Glass is mainly used for the
상기 게이트 전극(200)은 상기 게이트 절연막(300) 상에 패턴 형성 되어 있다. 상기 게이트 전극(200)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.The
상기 게이트 절연막(300)은 상기 게이트 전극(200) 상에 형성되어 있다. 이때 게이트 절연막(300)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있다. 상기 게이트 절연막(300)은 상기 게이트 전극(200)을 상기 액티브층(400)으로부터 절연시키는 역할을 한다.The
상기 액티브층(400)은 상기 게이트 절연막(300) 상에 형성되어 있다. 이와 같은 액티브층(400)은 In-Ga-Zn-O(IGZO)와 같은 산화물 반도체로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.The
상기 층간 절연막(500)은 상기 액티브층(400)을 포함하면서 상기 게이트 절연막(300) 위 전면에 형성된다. The interlayer insulating
이때 상기 층간 절연막(500)은 후술하는 소스 전극(600a) 및 드레인 전극(600b)이 상기 액티브층(400)과 연결되도록 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)을 구비한다.In this case, the
상기 제1 콘택홀(CH1)은 상기 소스 전극(600a)과 상기 액티브층(400)이 연결되도록 상기 층간 절연막(500)의 일측에 형성된다. 상기 제2 콘택홀(CH2)은 상기 드레인 전극(600b)과 상기 액티브층(400)이 연결되도록 상기 층간 절연막(500)의 타측에 형성된다.The first contact hole CH1 is formed on one side of the interlayer insulating
상기 층간 절연막(500)은 바인더(binder), 광개시제, 및 용매를 이용하여 형성된 제1 층간 절연막(510)이거나, 상기 제1 층간 절연막(510) 위에 실리콘 산화물 또는 실리콘 질화물로 이루어진 제2 층간 절연막(520)을 더 포함할 수 있다.The
상기 바인더(binder)는 실록산계 또는 폴리이미드계 화합물로 이루어질 수 있다. 구체적으로, 상기 바인더는 하기 [화학식 1]의 구조를 가지는 실록산(Siloxane)이거나 하기 [화학식 2]의 구조를 가지는 폴리이미드(polyimide)로 이루어질 수 있다. The binder may be made of a siloxane-based or polyimide-based compound. Specifically, the binder may be made of siloxane having the structure of the following [Chemical Formula 1] or polyimide having the structure of the following [Chemical Formula 2].
[화학식 1] [Formula 1]
[화학식 2][Formula 2]
상기 화학식 1 및 2에서 R은 수소, 메틸기, 또는 카본수가 12 이하의 탄화수소로 이루어 질 수 있고, n은 1이상의 정수이다.In
상기 광개시제는 이미드 화합물 또는 에스테르 화합물로 이루어질 수 있고, 구체적으로 하기 [화학식 3]의 구조를 가지는 이미드 술폰산염(Imide sulfonate)이거나 [화학식 4]의 구조를 가지는 옥심 에스테르(Oxime ester)로 이루어질 수 있다.The photoinitiator may be made of an imide compound or an ester compound, and specifically, an imide sulfonate having a structure of [Chemical Formula 3] or an oxime ester having a structure of [Chemical Formula 4]. I can.
[화학식 3][Chemical Formula 3]
[화학식 4][Formula 4]
상기 화학식 4에서 R1 ~ R5는 수소, 메틸기, 또는 카본수가 12 이하의 탄화수소로 이루어 질 수 있다.In
상기 용매는 유기용매로 이루어질 수 있고, 예로서 아세테이트(acetate)일 수 있다.The solvent may be made of an organic solvent, for example, may be acetate (acetate).
상기 제1 층간 절연막(510)은 10 내지 30 중량%로 이루어지는 상기 바인더(binder), 1 내지 5 중량%로 이루어지는 상기 광개시제, 65 내지 85 중량%로 이루어지는 상기 용매로 형성될 수 있다.The first
여기서 상기 게이트 전극(200)과 상기 소스 전극(600a) 사이 및 상기 게이트 전극(200)과 상기 드레인 전극(600b)간에 발생되는 기생 커패시턴스(C)는 다음 수학식으로 모델링된다.Here, the parasitic capacitance C generated between the
[수학식][Equation]
여기서 
그러므로 기생 커패시턴스(C)는 층간 절연막의 유전상수 (
아래 [표 1]에서와 같이, 본 발명에 따른 제1 층간 절연막(510)의 유전상수(
여기서 실시예는 본 발명의 층간 절연막(500)이고, 비교예 1은 포토아크릴(Photo acryl)인 유기계 절연막이고, 비교예 2는 실리콘 산화물인 무기계 절연막이다.Here, Example is an interlayer insulating
또한, 상기 제1 층간 절연막(510)을 두껍게 형성함으로써, 상기 게이트 전극(200)과 상기 소스 전극(600a) 사이 및 상기 게이트 전극(200)과 상기 드레인 전극(600b)간에 발생되는 기생 커패시턴스(C)의 발생을 줄일 수 있다.In addition, by forming the first
실리콘 산화물인 무기계 절연막을 화학적 기상 증착법(CVD)으로 형성하는 경우 증착시간이 길어지고 불순물이 증가하여 두껍게 형성하는 문제가 발생하는 반면에, 본 발명에 따른 제1 층간 절연막(510)은 스핀 코팅(Spin coating)에 의해서 짧은 시간에 두껍게 형성할 수 있다.When the inorganic insulating film, which is silicon oxide, is formed by chemical vapor deposition (CVD), the deposition time increases and impurities increase, resulting in a problem of thickening, whereas the first
아래 [표 2]에서 알 수 있듯이 비교예 2에 따른 실리콘 산화물인 무기계 절연막과 비교하여 본 발명에 따른 상기 제1 층간 절연막(510)을 두껍게 형성할 경우, 상기 게이트 전극(200)과 상기 소스 전극(600a) 사이 및 상기 게이트 전극(200)과 상기 드레인 전극(600b)간에 발생되는 기생 커패시턴스(C)가 17% 감소된다.As can be seen from [Table 2] below, when the first
여기서 Cgd는 게이트 전극(200)과 드레인 전극(600b) 간의 기생 커패시턴스이고, Cgs는 게이트 전극(200)과 소스 전극(600a) 간의 기생 커패시턴스이다. 실시예는 본 발명의 층간 절연막(500)이고, 비교예 2는 실리콘 산화물인 무기계 절연막이다.Here, Cgd is a parasitic capacitance between the
결국, 본 발명은 상기 제1 층간 절연막(500)을 두껍게 형성함으로써, 상기 게이트 전극(200)과 상기 소스 전극(600a) 사이 및 상기 게이트 전극(200)과 상기 드레인 전극(600b)간에 발생되는 기생 커패시턴스(C)의 발생을 줄일 수 있으므로 고속 구동이 가능하고 소비전력을 낮출 수 있다.As a result, the present invention is a parasitic generated between the
또한, 상기 제1 층간 절연막(510)은 350℃에서의 열처리 공정에서도 내열성이 확보된다.In addition, heat resistance of the first
도 4a는 종래 박막 트랜지스터의 층간 절연막의 내열성을 나타내는 그래프이고, 도 4b는 본 발명의 층간 절연막의 내열성을 나타내는 그래프이다.4A is a graph showing the heat resistance of an interlayer insulating film of a conventional thin film transistor, and FIG. 4B is a graph showing the heat resistance of an interlayer insulating film of the present invention.
도 4a는 포토아크릴(Photo acryl)인 유기계 절연막의 온도에 대한 질량 변화를 보여주고, 도 4b는 본 발명의 상기 제1 층간 절연막(510)의 온도에 대한 질량 변화를 보여준다.FIG. 4A shows the mass change with respect to the temperature of the organic insulating film made of photoacryl, and FIG. 4B shows the mass change with respect to the temperature of the first
도 4a와 도 4b를 참조하면, 포토아크릴(Photo acryl)인 유기계 절연막의 경우 350℃에서 분해되는 반면에, 본 발명에 따른 제1 상기 층간 절연막(510)은 350℃에서 1% 이내의 질량만이 감소됨을 알 수 있다. 따라서 본 발명은 고내열 제1 층간 절연막(510)을 형성함으로써, 고온에서의 제조공정이 가능할 수 있다.Referring to FIGS. 4A and 4B, the organic insulating film of photoacryl is decomposed at 350°C, whereas the first
또한, 상기 제1 층간 절연막(510)은 빛의 투과도가 향상될 수 있다.In addition, the first
도 5a는 종래 박막 트랜지스터의 파장별 투과도를 나타내는 그래프이고, 도 5b는 본 발명의 파장별 투과도를 나타내는 그래프이다.5A is a graph showing transmittance by wavelength of a conventional thin film transistor, and FIG. 5B is a graph showing transmittance by wavelength according to the present invention.
도 5a는 포토아크릴(Photo acryl)인 유기계 절연막의 빛의 파장에 대한 투과도를 보여주고, 도 5b는 본 발명의 상기 제1 층간 절연막(510)의 빛의 파장에 대한 투과도를 보여준다.5A shows the transmittance of the photoacryl organic-based insulating layer with respect to the wavelength of light, and FIG. 5B shows the transmittance of the first
도 5a와 도 5b를 참조하면, 400nm의 파장에서 포토아크릴(Photo acryl)인 유기계 절연막은 95%이하가 투과되는 반면에, 본 발명의 상기 제1 층간 절연막(510)은 95%이상이 투과됨을 알 수 있다. 따라서 본 발명은 투명 제1 층간 절연막(510)을 형성함으로써, 포토아크릴(Photo acryl)인 유기계 절연막과 비교하여 빛의 투과도를 향상 시킬 수 있다.5A and 5B, it is noted that 95% or less of the organic insulating film, which is a photoacryl, is transmitted at a wavelength of 400 nm, whereas 95% or more of the first
다시, 도 3을 참조하면, 상기 층간 절연막(500) 상에 상기 액티브층(400)과 연결되도록 상기 소스 전극(600a) 및 드레인 전극(600b)이 형성되어 있다.Again, referring to FIG. 3, the
상기 보호막(700)은 상기 소스 전극(600a) 및 드레인 전극(600b) 상에 형성되어 있다. 상기 보호막(700)을 형성할 때 마스크를 이용하여 상기 보호막(700) 내에 제3 콘택홀(CH)을 형성한다.The
상기 보호막(700) 상에 화소 전극(800)이 형성되어 있다. 화소 전극(800)은 ITO와 같은 투명한 금속 산화물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 경우에 따라 불투명한 금속으로 이루어질 수도 있다. 상기 제3 콘택홀(CH)을 통하여 드레인 전극(600)과 화소 전극(800)이 연결된다. A
도 6a 내지 6f는 본 발명의 일 실시예에 따른 박막 트랜지스터의 개략적인 제조 공정 단면도로서, 이는 전술한 도 2에 따른 박막 트랜지스터의 제조 공정에 관한 것이다.6A to 6F are schematic cross-sectional views of a manufacturing process of a thin film transistor according to an embodiment of the present invention, which relates to a manufacturing process of the thin film transistor according to FIG. 2 described above.
이하에서는, 각각의 구성의 재료 및 구조 등에 있어서 반복되는 부분에 대한 중복 설명은 생략하기로 한다.Hereinafter, redundant descriptions of repeated parts in materials and structures of each configuration will be omitted.
우선, 도 6a에서 알 수 있듯이, 기판(100) 상에 게이트 전극(200)을 패턴 형성한다.First, as can be seen in FIG. 6A, a
상기 기판(100) 상에 스퍼터링법(Sputtering)으로 게이트 전극 물질을 증착하고, 증착한 게이트 전극 물질 위에 포토 레지스트 패턴을 형성한 후 노광, 현상 및 식각 공정을 차례로 수행하는 마스크 공정으로 상기 게이트 전극(200)을 패터닝하여 형성할 수 있다.A gate electrode material is deposited on the
다음, 도 6b에서 알 수 있듯이, 상기 게이트 전극(200) 상에 게이트 절연막(300)을 형성하고, 상기 게이트 절연막(300) 상에 액티브층(400)을 형성한다.Next, as shown in FIG. 6B, a
상기 액티브층(400)은 상기 게이트 전극(200) 상에 a-IGZO와 같은 비정질 산화물 반도체를 스퍼터링법(Sputtering) 또는 MOCVD(Metal Organic Chemical Vapor Deposition)을 이용하여 증착하고, 노(furnace) 또는 급속열처리(Rapid Thermal Process:RTP)를 통해서 약 650℃ 이상의 고온 열처리 공정을 수행하여 상기 비정질 산화물 반도체를 결정화하고, 결정화된 산화물 반도체를 마스크 공정으로 패터닝하여 형성할 수 있다.The
다음, 도 6c에서 알 수 있듯이, 상기 층간 절연막(500)은 후술하는 소스 전극(600a) 및 드레인 전극(600b)이 상기 액티브층(400)과 연결되도록 상기 액티브층(400)을 포함하면서 상기 게이트 절연막(300) 위 전면에 패턴 형성된다.Next, as can be seen from FIG. 6C, the
이때 상기 층간 절연막(500)은 바인더(binder), 광개시제, 및 용매를 이용하여 제1 층간 절연막(510)으로 패턴 형성하거나, 상기 제1 층간 절연막(510) 위에 실리콘 산화물 또는 실리콘 질화물로 이루어진 제2 층간 절연막(520)을 더 포함하여 패턴 형성할 수 있다.At this time, the
또한, 상기 층간 절연막(500)에는 상기 소스 전극(600a)을 상기 액티브층(400)과 연결시키기 위해서 제1 콘택홀(CH1)이 패턴 형성되어 있고, 상기 드레인 전극(600b)을 상기 액티브층(400)과 연결시키기 위해서 제2 콘택홀(CH2)이 패턴 형성되어 있다.In addition, a first contact hole CH1 is patterned in the
다음, 도 6d에서 알 수 있듯이, 소스 전극(600a)은 상기 제1 콘택홀(CH1)을 통해서 상기 액티브층(400)과 연결되도록 상기 층간 절연막(500) 상에 패턴 형성되고, 드레인 전극(600b)은 상기 제2 콘택홀(CH2)을 통해서 상기 액티브층(400)과 연결되도록 상기 층간 절연막(500) 상에 패턴 형성된다.Next, as can be seen in FIG. 6D, the
다음, 도 6e에서 알 수 있듯이, 상기 소스 전극(600a) 및 드레인 전극(600b) 상에 보호막(700)을 패턴 형성한다.Next, as can be seen in FIG. 6E, a
상기 보호막(700)은, 상기 층간 절연막(500), 소스 전극(600a) 및 드레인 전극(600b)을 포함한 기판 전체 면에 형성되어 있다. 또한, 상기 보호막(700)은 상기 드레인 전극(600b)을 노출시키기 위해서 제3 콘택홀(CH3)을 구비하도록 마스크 공정으로 패턴 형성한다. The
다음, 도 6f에서 알 수 있듯이, 상기 보호막(700) 상에 화소 전극(800)을 패턴 형성한다.Next, as shown in FIG. 6F, a
상기 화소 전극(800)은 상기 제3 콘택홀(CH3)을 통해서 상기 드레인 전극(600b)과 연결되도록 마스크 공정으로 패턴 형성한다.The
도 7은 발명의 일 실시예에 따른 유기발광장치의 개략적인 단면도로서, 이는 전술한 도 3에 따른 박막 트랜지스터 기판이 적용된 유기발광장치에 관한 것이다.7 is a schematic cross-sectional view of an organic light emitting device according to an embodiment of the present invention, which relates to an organic light emitting device to which the thin film transistor substrate according to FIG. 3 is applied.
도 7에서 알 수 있듯이, 본 발명의 일 실시예에 따른 유기발광장치는 전술한 도 3에 따른 박막 트랜지스터 기판을 포함하고, 상기 박막 트랜지스터 기판 상에 뱅크층(910), 발광부(920), 및 상부 전극(930)을 추가로 포함하여 이루어진다. As can be seen from FIG. 7, the organic light emitting device according to an exemplary embodiment of the present invention includes the thin film transistor substrate according to FIG. 3 described above, and the
상기 뱅크층(910)은 보호막(700) 상에 형성되어 있다. 구체적으로, 상기 뱅크층(910)은 소스 전극(600a) 및 드레인 전극(600b) 위쪽에 형성되어 있으며, 특히 화소 영역 이외의 영역에 형성되어 있다. 즉, 화상을 표시하는 화소 영역은 상기 뱅크층(910)에 의해 둘러싸여 있다. The
이와 같은 뱅크층(910)은 유기절연물질, 예를 들면 리이미드(polyimide), 포토아크릴(Photo acryl), 또는 벤조사이클로부텐(BCB)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. The
상기 발광부(920)는 상기 화소 전극(800) 상에 형성되어 있다. 상기 발광부(920)은 도시하지는 않았지만, 정공주입층, 정공수송층, 유기발광층, 전자수송층, 및 전자주입층이 차례로 적층된 구조로 형성될 수 있다. 다만, 상기 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 하나 또는 둘 이상의 층은 생략이 가능하다. 상기 발광부(920)는 상기와 같은 층들의 조합 이외에도 당업계에 공지된 다양한 형태로 변경될 수 있다. The
상기 상부 전극(930)은 상기 발광부(920) 상에 형성되어 있다. 이와 같은 상부 전극(930)은 공통 전극으로 기능할 수 있고, 그에 따라, 상기 발광부(920) 뿐만 아니라 상기 뱅크층(910)을 포함한 기판 전체 면에 형성될 수 있다. The
상기 상부 전극(930)은 은(Ag)과 같은 금속으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. The
이상과 같은 도 7에 따른 유기발광장치는, 전술한 도 6a 내지 도 6f에 따른 공정으로 박막 트랜지스터 기판을 제조한 후, 상기 소스 전극(600a) 및 드레인 전극(600b) 위쪽의 보호막(700) 상에 뱅크층(910)을 패턴 형성하고, 상기 화소 전극(800) 상에 발광부(920)를 패턴 형성하고, 그리고 상기 발광부(920) 상에 상부 전극(930)을 형성하는 공정을 통해 제조한다. In the organic light emitting device according to FIG. 7 as described above, after manufacturing the thin film transistor substrate by the process according to FIGS. 6A to 6F described above, the
도시하지는 않았지만, 전술한 도 6a 내지 도 6f에 따른 박막 트랜지스터의 제조 방법이 적용된 유기발광장치의 제조방법도 본 발명의 범위 내에 있다. Although not shown, a method of manufacturing an organic light emitting device to which the method of manufacturing a thin film transistor according to FIGS. 6A to 6F described above is applied is also within the scope of the present invention.
도 8은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도로서, 이는 전술한 도 3에 따른 박막 트랜지스터가 적용된 액정표시장치에 관한 것이다. 8 is a schematic cross-sectional view of a liquid crystal display device according to an exemplary embodiment of the present invention, which relates to a liquid crystal display device to which the thin film transistor of FIG. 3 is applied.
도 8에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는 전술한 도 3에 따른 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판과 대향하는 대향 기판(1000), 및 상기 양 기판 사이에 형성된 액정층(1100)을 포함하여 이루어진다. As can be seen from FIG. 8, the liquid crystal display device according to an exemplary embodiment of the present invention includes the thin film transistor substrate according to FIG. 3, the
도시하지는 않았지만, 상기 박막 트랜지스터 기판 상에는 화소 전극(800)과 함께 액정 구동을 위한 전계를 형성하기 위한 공통 전극이 추가로 형성될 수 있다. Although not shown, a common electrode for forming an electric field for driving a liquid crystal may be additionally formed on the thin film transistor substrate together with the
상기 대향 기판(1000)은 도시하지는 않았지만 차광층 및 컬러 필터층을 포함하여 이루어질 수 있다. Although not shown, the
상기 차광층은 화소 영역 이외의 영역으로 광이 누설되는 것을 차단하기 위해서 매트릭스 구조로 형성되고, 상기 컬러 필터층은 상기 매트릭스 구조의 차광층 사이 영역에 형성된다. The light-shielding layer is formed in a matrix structure to block light leakage to areas other than the pixel area, and the color filter layer is formed in a region between the light-shielding layers of the matrix structure.
본 발명에 따른 액정표시장치는 TN(Twisted Nematic)모드, VA(Vertical Alignment) 모드, IPS(In-Plane Switching)모드 등 당업계에 공지된 다양한 모드의 액정표시장치에 적용될 수 있다. The liquid crystal display according to the present invention can be applied to a liquid crystal display of various modes known in the art, such as a twisted nematic (TN) mode, a vertical alignment (VA) mode, and an in-plane switching (IPS) mode.
이상과 같은 도 8에 따른 액정표시장치는, 전술한 도 6a 내지 도 6f에 따른 공정으로 산화물 반도체 박막 트랜지스터 기판을 제조하고, 대향 기판(1000)을 제조하고, 그리고 상기 양 기판 사이에 액정층(1100)을 형성하면서 양 기판을 합착하는 공정을 통해 제조한다. In the liquid crystal display according to FIG. 8 as described above, an oxide semiconductor thin film transistor substrate is manufactured by the process according to FIGS. 6A to 6F, a
상기 양 기판을 합착하는 공정은 당업계에 공지된 진공주입법 또는 액정적하법을 이용하여 수행할 수 있다. The process of bonding both substrates may be performed using a vacuum injection method or a liquid crystal dropping method known in the art.
도시하지는 않았지만, 전술한 도 6a 내지 도 6f에 따른 박막 트랜지스터의 제조 방법이 적용된 액정표시장치의 제조방법도 본 발명의 범위 내에 있다. Although not shown, a method of manufacturing a liquid crystal display device to which the method of manufacturing a thin film transistor according to FIGS. 6A to 6F described above is applied is also within the scope of the present invention.
100: 기판 200: 게이트 전극
300: 게이트 절연막 400: 액티브층
500: 층간 절연막 510: 제1 층간 절연막
520: 제2 층간 절연막 600a: 소스 전극
600b: 드레인 전극 700: 보호막
800: 화소 전극100: substrate 200: gate electrode
300: gate insulating film 400: active layer
500: interlayer insulating film 510: first interlayer insulating film
520: second
600b: drain electrode 700: protective film
800: pixel electrode
Claims (10)
상기 박막 트랜지스터를 커버하도록 배치되는 보호막;
상기 보호막의 적어도 일부분에 형성되는 화소 전극;
상기 화소 전극의 적어도 일부분에 형성되는 발광부;
상기 발광부와 비중첩하도록 배치되는 뱅크층; 및
상기 발광부 및 상기 뱅크층을 커버하도록 배치되는 상부 전극을 포함하고,
상기 발광부의 상부 표면 및 상기 뱅크층의 상부 표면은 동일한 높이를 갖도록 형성되고,
상기 상부 전극은 상기 발광부의 상부 표면과 상기 뱅크층의 상부 표면을 단차 없이 커버하고,
상기 박막 트랜지스터는,
기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연막;
상기 게이트 절연막 상에 형성된 액티브층;
상기 액티브층 상에 형성된 층간 절연막; 및
상기 층간 절연막 상에 상기 액티브층과 연결되도록 형성된 소스 전극 및 드레인 전극을 포함하고,
상기 층간 절연막은,
바인더(binder), 광개시제, 및 용매를 이용하여 형성된 제1 층간 절연막; 및
실리콘 산화물 또는 실리콘 질화물로 이루어진 제2 층간 절연막을 포함하고,
상기 제1 층간 절연막은 상기 제2 층간 절연막 보다 두꺼운 것을 특징으로 하는 유기발광장치.Thin film transistor;
A protective film disposed to cover the thin film transistor;
A pixel electrode formed on at least a portion of the passivation layer;
A light-emitting unit formed on at least a portion of the pixel electrode;
A bank layer disposed to be non-overlapping with the light emitting portion; And
And an upper electrode disposed to cover the light emitting part and the bank layer,
The upper surface of the light emitting part and the upper surface of the bank layer are formed to have the same height,
The upper electrode covers the upper surface of the light emitting part and the upper surface of the bank layer without a step,
The thin film transistor,
A gate electrode formed on the substrate;
A gate insulating film formed on the gate electrode;
An active layer formed on the gate insulating layer;
An interlayer insulating film formed on the active layer; And
A source electrode and a drain electrode formed on the interlayer insulating layer to be connected to the active layer,
The interlayer insulating film,
A first interlayer insulating film formed using a binder, a photoinitiator, and a solvent; And
It includes a second interlayer insulating film made of silicon oxide or silicon nitride,
The organic light emitting device, wherein the first interlayer insulating layer is thicker than the second interlayer insulating layer.
상기 바인더(binder)는 실록산(Siloxane)계 이거나 폴리이미드(Polyimide) 계로 이루어지고,
상기 광개시제는 이미드(Imide) 화합물 이거나 에스테르(ester) 화합물로 이루어지고,
상기 용매는 유기용매로 이루어지는 것을 특징으로 하는 유기발광장치.The method of claim 1,
The binder (binder) is made of a siloxane (Siloxane) system or a polyimide (Polyimide) system,
The photoinitiator is an imide compound or an ester compound,
The organic light-emitting device, characterized in that the solvent is made of an organic solvent.
상기 바인더(binder)는 10 내지 30 중량%로 이루어지고,
상기 광개시제는 1 내지 5 중량%로 이루어지고,
상기 용매는 65 내지 85 중량%로 이루어지는 것을 특징으로 하는 유기발광장치.The method of claim 1,
The binder (binder) is made of 10 to 30% by weight,
The photoinitiator consists of 1 to 5% by weight,
The organic light emitting device, characterized in that consisting of 65 to 85% by weight of the solvent.
상기 박막 트랜지스터를 커버하도록 보호막을 형성하는 공정;
상기 보호막의 적어도 일부분에 화소 전극을 형성하는 공정;
상기 화소 전극의 적어도 일부분에 발광부를 형성하는 공정;
상기 발광부와 비중첩하도록 뱅크층을 형성하는 공정; 및
상기 발광부 및 상기 뱅크층을 커버하도록 상부 전극을 형성하는 공정을 포함하고,
상기 발광부의 상부 표면 및 상기 뱅크층의 상부 표면은 동일한 높이를 갖도록 형성되고,
상기 상부 전극은 상기 발광부의 상부 표면과 상기 뱅크층의 상부 표면을 단차 없이 커버하고,
상기 박막 트랜지스터를 제조하는 공정은,
기판 상에 게이트 전극을 형성하는 공정;
상기 게이트 전극 상에 게이트 절연막을 형성하는 공정;
상기 게이트 절연막 상에 액티브층을 형성하는 공정;
상기 액티브층 상에 층간 절연막을 형성하는 공정; 및
상기 층간 절연막 상에 상기 액티브층과 연결되도록 소스 전극 및 드레인 전극을 형성하는 공정을 포함하고,
상기 층간 절연막은,
바인더(binder), 광개시제, 및 용매를 이용하여 제1 층간 절연막을 형성하는 공정; 및
상기 층간 절연막은 실리콘 산화물 또는 실리콘 질화물로 이루어진 제2 층간 절연막을 형성하는 공정을 포함하고,
상기 제1 층간 절연막은 상기 제2 층간 절연막 보다 두꺼운 것을 특징으로 하는 유기발광장치의 제조 방법.Manufacturing a thin film transistor;
Forming a protective film to cover the thin film transistor;
Forming a pixel electrode on at least a portion of the passivation layer;
Forming a light emitting part on at least a portion of the pixel electrode;
Forming a bank layer to be non-overlapping with the light emitting portion; And
And forming an upper electrode to cover the light emitting part and the bank layer,
The upper surface of the light emitting part and the upper surface of the bank layer are formed to have the same height,
The upper electrode covers the upper surface of the light emitting part and the upper surface of the bank layer without a step,
The process of manufacturing the thin film transistor,
Forming a gate electrode on the substrate;
Forming a gate insulating film on the gate electrode;
Forming an active layer on the gate insulating layer;
Forming an interlayer insulating film on the active layer; And
Forming a source electrode and a drain electrode on the interlayer insulating layer to be connected to the active layer,
The interlayer insulating film,
Forming a first interlayer insulating film using a binder, a photoinitiator, and a solvent; And
The interlayer insulating film includes a process of forming a second interlayer insulating film made of silicon oxide or silicon nitride,
The method of manufacturing an organic light-emitting device, wherein the first interlayer insulating layer is thicker than the second interlayer insulating layer.
상기 바인더(binder)는 실록산(Siloxane)계 이거나 폴리이미드(Polyimide) 계로 이루어지고,
상기 광개시제는 이미드(Imide) 화합물 이거나 에스테르(ester) 화합물로 이루어지고,
상기 용매는 유기용매로 이루어지는 것을 특징으로 하는 유기발광장치의 제조 방법. The method of claim 5,
The binder (binder) is made of a siloxane (Siloxane) system or a polyimide (Polyimide) system,
The photoinitiator is an imide compound or an ester compound,
The method of manufacturing an organic light emitting device, characterized in that the solvent is made of an organic solvent.
상기 바인더(binder)는 10 내지 30 중량%로 이루어지고,
상기 광개시제는 1 내지 5 중량%로 이루어지고,
상기 용매는 65 내지 85 중량%로 이루어지는 것을 특징으로 하는 유기발광장치의 제조 방법. The method of claim 5,
The binder (binder) is made of 10 to 30% by weight,
The photoinitiator consists of 1 to 5% by weight,
The method of manufacturing an organic light-emitting device, characterized in that the solvent comprises 65 to 85% by weight.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130071919A KR102145322B1 (en) | 2013-06-21 | 2013-06-21 | Thin film transistor and Display Device and Method of manufacturing the sames |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130071919A KR102145322B1 (en) | 2013-06-21 | 2013-06-21 | Thin film transistor and Display Device and Method of manufacturing the sames |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140148231A KR20140148231A (en) | 2014-12-31 |
| KR102145322B1 true KR102145322B1 (en) | 2020-08-18 |
Family
ID=52676662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130071919A KR102145322B1 (en) | 2013-06-21 | 2013-06-21 | Thin film transistor and Display Device and Method of manufacturing the sames |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102145322B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102575531B1 (en) | 2017-01-31 | 2023-09-06 | 삼성디스플레이 주식회사 | Display panel and display device having the smae |
| KR102482590B1 (en) * | 2017-04-17 | 2022-12-28 | 제이에스알 가부시끼가이샤 | Thin film transistor substrate, liquid crystal display device, organic el device, radiation-sensitive resin composition and process for producing the thin film transistor substrate |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699989B1 (en) * | 2004-05-28 | 2007-03-26 | 삼성에스디아이 주식회사 | Bottom-gate type thin film transistor and fabrication method of the same |
| ATE381540T1 (en) * | 2004-08-18 | 2008-01-15 | Ciba Sc Holding Ag | OXIMESTHER PHOTO INITIATORS |
| KR101144736B1 (en) * | 2008-12-31 | 2012-05-25 | 주식회사 삼양사 | Negative resist compositions with high heat resistance |
| KR20120140393A (en) * | 2011-06-21 | 2012-12-31 | 엘지디스플레이 주식회사 | Black matrix composition and touch panel display device comprising of the same |
-
2013
- 2013-06-21 KR KR1020130071919A patent/KR102145322B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140148231A (en) | 2014-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11152439B2 (en) | Transparent display device and method of manufacturing transparent display devices | |
| KR102093192B1 (en) | Thin film transistor and Display Device and Method of manufacturing the sames | |
| US20140151708A1 (en) | Thin film transistor, display device and method of manufacturing the same | |
| KR101281463B1 (en) | Thin film transistor substrate and Liquid Crystal Display Device using the same | |
| KR102312924B1 (en) | Thin film transistor display panel and manufacturing method thereof | |
| KR20120042029A (en) | Display device and method for manufacturing the same | |
| US20200303428A1 (en) | Manufacturing method of flexible thin film transistor backplate and flexible thin film transistor backplate | |
| TW201611252A (en) | Semiconductor device, liquid crystal display device and manufacturing method of semiconductor device | |
| KR20110134685A (en) | Display device and method for manufacturing the same | |
| US10693015B2 (en) | Thin film transistor, method for manufacturing the same and display device comprising the same | |
| US20130134514A1 (en) | Thin film transistor and method for fabricating the same | |
| JP2011186424A (en) | Array substrate for liquid crystal display device and method for manufacturing the same | |
| JP5636304B2 (en) | Thin film transistor circuit board and manufacturing method thereof | |
| US11374027B2 (en) | Manufacturing method of thin film transistor substrate and thin film transistor substrate | |
| KR102123497B1 (en) | Thin film transistor substrate and Display Device and Method of manufacturing the sames | |
| KR101947007B1 (en) | Display device and method for manufacturing the same | |
| KR102145322B1 (en) | Thin film transistor and Display Device and Method of manufacturing the sames | |
| KR101399214B1 (en) | Liquid crystal display and method of manufacturing the same | |
| KR20110055274A (en) | Method of fabricating oxide thin film transistor | |
| KR102052994B1 (en) | Thin film transistor substrate and Display Device and Method of manufacturing the sames | |
| CN102569413A (en) | Thin film transistor and manufacturing method thereof | |
| KR102423436B1 (en) | Oxide Thin film transistor substrate and Display Device using the same | |
| KR102090518B1 (en) | Oxide semiconductor thin film transistor and Display Device and Method of manufacturing the sames | |
| CN104380474A (en) | Semiconductor device and method for producing same | |
| CN104681564B (en) | Display panel and apply its display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |