KR102140465B1 - Ips 과전류 차단 방지 회로 - Google Patents

Abstract

본 발명은 IPS 과전류 차단 방지 회로에 관한 것이다. 본 발명의 일 실시예에 따르면, 차량의 전력 제어를 수행하는 IPS 소자에서 전원의 출력 시작 및 출력 도중에 과전류에 의한 과부하 차단을 회피하기 위한 회로에 있어서, 입력(IN) 단자, 출력(OUT) 단자, VCC 단자, 피드백 전류 단자를 포함하고, 상기 입력(IN) 단자에 로우(Low) 신호가 입력되면 상기 VCC 단자의 전압을 상기 출력(OUT) 단자로 출력하는 IPS 소자, 및 상기 IPS 소자의 피드백 전류 단자에 연결되고, 전압 변화를 조절하여 차단전류 기준을 조절하는 과전류 차단 방지부를 포함하는, IPS 과전류 차단 방지 회로를 제공한다.

Description

IPS 과전류 차단 방지 회로{CIRCUIT FOR PREVENTING OVERCURRENT BREAK OF IPS}

본 발명은 IPS 과전류 차단 방지 회로에 관한 것으로, 보다 상세하게는 본 발명은 차량의 전력제어에 사용되는 반도체 소자인 인텔리전트 파워 스위치 소자 활용 시 적용 가능한 IPS 과전류 차단 방지 회로에 관한 것이다.

차량의 시스템에는 각 부체계에 필요한 전원을 공급하기 위한 전원공급회로가 일반적으로 사용된다. 전원공급회로에 인텔리전트 파워 스위치(Intelligent Power Switch: 이하, IPS) 소자를 이용하면 전원제어 온/오프(ON/OFF) 기능과 함께 과부하차단 전류량을 하드웨어 구성으로 프로그래밍 할 수 있다.

전원공급회로에 높은 입력 커패시턴스를 가진 부하나 램프, 모터가 연결될 경우, 입력신호에 의하여 전원 온(ON)되는 초기에 순간적으로 과전류 발생된다. IPS 소자는 이를 막기 위해 과전류가 설정된 전류를 초과하는 순간 전원출력을 차단한다.

하지만 이러한 과전류는 짧은 순간 발생했다가 사라지는 특성을 가지고 있으므로 차단시키지 않고 통과시켜도 무방하나, IPS 소자는 민감도가 높아서 허용 가능한 범위의 과전류도 모두 차단한다.

이러한 민감도를 극복하기 위하여, 기존에는 MOSFET와 RC회로를 통하여 차단전류를 결정해 주는 피드백 저항 값이 시간차로 변환 되는 회로를 사용하였다.

이 회로의 문제점은 최초 입력 신호가 들어올 때가 아닌, 전원이 출력되고 있는 가운데 전류량이 순간적으로 제한치를 넘는 경우에는 대응할 수 없다는 것이다. 실제로 부하의 영향에 따라 전류가 출력 도중에 짧은 순간에 커지는 경우가 발생할 수 있다.

한국공개특허공보 제10-2017-0120592호

본 발명은 IPS 소자의 민감도를 낮추거나, 전원이 입력되는 시작 순간의 과전류 자체를 감소시켜 활용성을 증대시킬 수 있는 IPS 과전류 차단 방지 회로을 제공하는 것이다.

본 발명의 일 실시예에 따르면, 차량의 전력 제어를 수행하는 IPS 소자에서 전원의 출력 시작 및 출력 도중에 과전류에 의한 과부하 차단을 회피하기 위한 회로에 있어서, 입력(IN) 단자, 출력(OUT) 단자, VCC 단자, 피드백 전류 단자를 포함하고, 상기 입력(IN) 단자에 로우(Low) 신호가 입력되면 상기 VCC 단자의 전압을 상기 출력(OUT) 단자로 출력하는 IPS 소자, 및 상기 IPS 소자의 피드백 전류 단자에 연결되고, 전압 변화를 조절하여 차단전류 기준을 조절하는 과전류 차단 방지부를 포함하는, IPS 과전류 차단 방지 회로를 제공한다.

또한, 상기 과전류 차단 방지부는, 상기 IPS 소자의 피드백 전류 단자에 연결된 피드백 저항, 및 상기 피드백 저항에 병렬로 연결된 피드백 커패시터를 포함할 수 있다.

또한, 상기 IPS 소자는 상기 과전류 차단 방지부의 상기 피드백 저항에서 측정되는 피드백 전압과 상기 입력 단자에서 측정되는 입력 전압의 차이가 설정된 전압값 이상일 경우 전류 출력을 차단할 수 있다.

또한, 상기 과전류 차단 방지부는 상기 피드백 커패시터를 이용하여 상기 피드백 전압의 변화 기울기를 변경할 수 있다.

또한, 상기 피드백 커패시터는 상기 피드백 전압의 변화 시간을 조절할 수 있다.

본 발명의 다른 실시예에 따르면, 차량의 전력 제어를 수행하는 IPS 소자에서 전원의 출력 시작 및 출력 도중에 과전류에 의한 과부하 차단을 회피하기 위한 회로에 있어서, 입력(IN) 단자, 출력(OUT) 단자, VCC 단자, 피드백 전류 단자를 포함하고, 상기 입력(IN) 단자에 로우(Low) 신호가 입력되면 상기 VCC 단자의 전압을 상기 출력(OUT) 단자로 출력하는 IPS 소자, 및 상기 IPS 소자의 출력 단자에 연결되고 전류 허용량을 가변하는 과전류 차단 방지부를 포함하는, IPS 과전류 차단 방지 회로를 제공한다.

또한, 상기 과전류 차단 방지부는 상기 출력 단자에 직렬로 연결되는 전력용 트랜지스터를 포함할 수 있다.

또한, 상기 전력용 트랜지스터는 pMOSFET일 수 있다.

또한, 상기 과전류 차단 방지부는 상기 pMOSFET의 게이트 전압이 시간에 따라 변화하도록 만들어 전류 허용량을 가변할 수 있다.

또한, 상기 과전류 차단 방지부는 상기 pMOSFET의 소스와 게이트 사이에 서로 병렬로 연결된 저항 및 커패시터를 더 포함하여 상기 pMOSFET의 게이트 전압을 시간에 따라 변화시켜 전류 허용량을 점차적으로 증가시킬 수 있다.

본 발명은 전원 출력 도중에 발생하는 짧은 과전류 펄스에 바로 차단되지 않고 통과 가능한 펄스의 폭을 조절할 수 있어 회로 활용의 폭이 넓어진다.

또한, 본 발명은 IPS 소자로부터 출력되는 전류 허용량을 감소시켜 돌입전류 자체를 감소시킬 수 있으므로 IPS 전력제어 활용의 폭이 증대될 수 있다. 이를 통해, 본 발명의 회로를 IPS 소자에 국한하지 않고 다른 회로에도 적용이 가능하다.

본 발명의 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않는 또 다른 효과는 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.

도 1은 일반적인 IPS 과전류 회피 회로의 구성을 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 IPS 과전류 차단 방지 회로의 구성을 나타내는 도면이다.
도 3은 본 발명의 다른 실시예에 따른 IPS 과전류 차단 방지 회로의 구성을 나타내는 도면이다.

이하에서는, 본 발명의 바람직한 실시예에 기초하여 본 발명을 보다 구체적으로 설명한다. 그러나, 하기 실시예는 본 발명의 이해를 돕기 위한 일 예에 불과한 것으로 이에 의해 본 발명의 권리범위가 축소되거나 한정되는 것은 아니다.

도 1은 일반적인 IPS 과전류 회피 회로의 구성을 나타내는 도면이다.

도 1을 참조하면, 일반적인 IPS 과전류 회피 회로는 최초 입력(IN) 신호가 들어올 때가 아닌 전원이 출력되고 있는 가운데 전류량이 순간적으로 제한치를 넘는 경우에는 대응할 수 있는 방법이 없다. 예를 들면, 일반적인 IPS 과전류 회피 회로에서는 부하의 영향에 따라 전류가 출력되는 도중 짧은 순간에 커지는 경우가 발생할 수 있다. 이때, IPS 소자의 피드백 전류 단자에 연결된 피드백 저항으로 설정될 수 있는 최대 한계전류보다 큰 돌입전류가 입력될 시에는 과전류 차단을 회피할 수가 없다. IPS 소자에는 설정과 무관한 차단 전류가 있으며, 예컨대 약 120A이다. 즉, 120A를 초과하는 돌입전류가 입력될 경우에는 IPS 과전류 회피 회로에서 과전류를 회피하기 어렵다.

이러한 일반적인 IPS 과전류 회로 회로의 문제점을 개선하기 위하여, 본 발명에서는 일 실시예로 전원출력 시작 및 도중의 과전류에 의한 IPS 과부하차단을 회피할 수 있도록 IPS 소자의 피드백 전류 단자에 구성된 저항과 커패시터가 병렬로 연결된 회로에서 허용가능 과전류 펄스 시간을 조절하기 위하여 회로에 구성된 커패시터 값을 변화시키는 특징을 제시하고자 한다.

또한, 본 발명에서는 다른 실시예로 IPS 소자의 출력단에 직렬로 전력용 트랜지스터를 부착하고, 이 전력용 트랜지스터의 게이트에 RC 회로를 구성하여, 게이트 전압을 시간에 따라 조절하여 전원 입력시 IPS 소자의 전류 출력을 천천히 증가하도록 구성된 회로에서 전류 감소량을 조절할 수 있도록 커패시터 값을 조절하는 특징을 제시하고자 한다.

도 2는 본 발명의 일 실시예에 따른 IPS 과전류 차단 방지 회로의 구성을 나타내는 도면이다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 IPS 과전류 차단 방지 회로는 차량의 전력 제어를 수행하는 IPS 소자에서 전원의 출력 시작 및 출력 도중에 과전류에 의한 과부하 차단을 회피하기 위하여 입력(IN) 단자(110), 출력(OUT) 단자(120), VCC 단자(130), 피드백 전류(Ifb) 단자(140)를 포함하고, 입력(IN) 단자(110)에 로우(Low) 신호가 입력되면 VCC 단자(130)의 전압을 출력(OUT) 단자(140)로 출력하는 IPS 소자(100) 및 IPS 소자(100)의 피드백 전류 단자(140)에 연결되고, 전압 변화를 조절하여 차단전류 기준을 조절하는 과전류 차단 방지부(200)를 포함할 수 있다.

여기서, 과전류 차단 방지부(200)는, IPS 소자(100)의 피드백 전류 단자(140)에 연결된 피드백 저항(210), 및 피드백 저항(210)에 병렬로 연결된 피드백 커패시터(220)를 포함할 수 있다.

또한, IPS 소자(100)는 과전류 차단 방지부(200)의 피드백 저항(210)에서 측정되는 피드백 전압(Vlfb)과 입력 단자(110)에서 측정되는 입력 전압의 차이가 설정된 전압값(약 5V) 이상일 경우 전류 출력을 차단할 수 있다.

또한, 과전류 차단 방지부(200)는 피드백 커패시터(220)를 이용하여 피드백 전압(Vlfb)의 변화 기울기를 변경할 수 있다.

이때, 피드백 커패시터(220)는 피드백 전압(Vlfb)의 변화 시간을 조절할 수 있다.

IPS 소자(100)는 입력 단자(110)에 Low 신호(GND)가 입력되면 VCC 단자(130)의 전압(24 VDC)이 출력 단자(120)로 출력되는 구조이다. 출력되는 전류는 Rifb 단자에 연결된 저항에 걸리는 Vifb 전압으로 나타나며, Vifb-Vin ≥ 5V 이면 전류출력이 차단된다. 따라서, Rifb단자의 저항 값을 조절하면 차단전류 기준을 조절할 수 있다.

즉, 실시예 1은 Rifb에 병렬로 커패시터(Cifb)를 연결하여 Vifb전압의 변화 기울기를 변경하도록 회로를 구성한 것이다. 커패시터가 부착되지 않았을 경우에는 전류변화에 따라 피드백 전압도 동시에 변화하지만, 커패시터를 부착함으로써 이 변화 시간을 조절한다.

만약, 도 1의 회로에서, 커패시터가 없을 경우 부하에 의하여 전류가 출력되면 Vifb 전압이 전류 출력에 따라 증가하게 된다. 전원출력 도중 혹은 전원출력을 시작할 때 설정전류보다 높은 전류가 출력되게 되면 Vifb 전압은 순간적으로 5V를 초과하게 되므로 IPS 소자에 의해 차단된다. 커패시터가 부착되면 설정전류를 초과하는 전류가 출력되더라도 Vifb가 5V에 도달하는데 커패시터가 충전되어야 하여 특정한 기울기로 시간이 소요되기 때문에, 이에 도달하기 전에 출력전류가 감소한다면(펄스형태 등) 전원출력은 차단되지 않게 된다. 커패시터 값을 조절하게 되면 과전류 통과 가능펄스 시간을 변경할 수 있다.

도 3은 본 발명의 다른 실시예에 따른 IPS 과전류 차단 방지 회로의 구성을 나타내는 도면이다.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 IPS 과전류 차단 방지 회로는 차량의 전력 제어를 수행하는 IPS 소자에서 전원의 출력 시작 및 출력 도중에 과전류에 의한 과부하 차단을 회피하기 위하여 입력(IN) 단자(110), 출력(OUT) 단자(120), VCC 단자(130), 피드백 전류(Ifb) 단자(140)를 포함하고, 입력(IN) 단자(110)에 로우(Low) 신호가 입력되면 VCC 단자(130)의 전압을 출력(OUT) 단자(120)로 출력하는 IPS 소자(100) 및 IPS 소자(100)의 출력 단자(120)에 연결되고 전류 허용량을 가변하는 과전류 차단 방지부(200)를 포함할 수 있다.

여기서, 과전류 차단 방지부(200)는 출력 단자(120)에 직렬로 연결되는 전력용 트랜지스터(250)를 포함할 수 있다. 이때, 전력용 트랜지스터(250)는 pMOSFET(250)일 수 있다.

또한, 과전류 차단 방지부(200)는 pMOSFET(250)의 게이트 전압이 시간에 따라 변화하도록 만들어 전류 허용량을 가변할 수 있다. 더 상세하게는, 과전류 차단 방지부(200)는 pMOSFET(250)의 소스와 게이트 사이에 병렬로 연결된 제1 저항(260)과 커패시터(270), 및 pMOSFET(250)의 게이트에 직렬 연결된 제2 저항(280)을 더 포함하여 pMOSFET(250)의 게이트 전압을 시간에 따라 변화시켜 전류 허용량을 점차적으로 증가시킬 수 있다.

실시예 2는 IPS의 출력단에 P채널 MOSFET을 추가하고 MOSFET의 Gate 전압이 시간에 따라 변화하도록 만들어 전류 허용량을 감소시키는 회로를 구성한 것이다. 직렬로 연결된 전력용 트랜지스터(Q1)의 소스(Source)와 게이트(Gate)에 RC 회로를 구성, 게이트(Gate) 전압을 시간에 따라 변하도록 함으로써 전류 허용량이 점차적으로 증가 할 수 있도록 하였다.

도 2의 회로에서, 최초 입력이 온(ON)되어 IPS 소자의 출력 단자로 전력이 출력되면 전력용 트랜지스터(Q1)의 소스(Source)에 24VDC 전압이 가해지고 게이트(Gate)에는 커패시터(C1)로 인하여 전력용 트랜지스터(Q1)의 VSG = 0V 가 되므로 전력용 트랜지스터(Q1)는 컷오프(Cutoff) 단계이다. 커패시터(C1)가 충전되면서 게이트(Gate) 전압이 감소하여 VSG > Vth가 되면 이때 전력용 트랜지스터(Q1)는 포화(Saturation) 영역에 해당하게 되며, 전류는 소스(Source) 전압이 일정(24VDC)할 때 게이트(Gate) 전압에만 반비례하여 선형적으로 증가한다. 게이트(Gate) 전압은 최종적으로 제1 저항(R1)과 제2 저항(R2)의 분압된 전압까지 감소하게 된다. 게이트 전압의 감소 시간을 조절하면 전류가 급격히 흐르는 것을 제한할 수 있으며, 이것은 커패시터(C1)의 값을 변경하여 조절이 가능하다. 전류가 전력용 트랜지스터(Q1)를 통해 일정시간 출력된 후에는 부하의 커패시터(Cload)가 충전이 완료되므로 전류는 최대치에서 정상(steady) 출력까지 감소하여 안정된다. C1커패시터 값을 크게 하여 천천히 턴온(Turn on) 될수록 과전류의 양은 줄어든다.

본 발명은 전원 출력 도중에 발생하는 짧은 과전류 펄스에 바로 차단되지 않고 통과 가능한 펄스의 폭을 조절할 수 있어 회로 활용의 폭이 넓어진다.

또한, 본 발명은 IPS 소자로부터 출력되는 전류 허용량을 감소시켜 돌입전류 자체를 감소시킬 수 있으므로 IPS 전력제어 활용의 폭이 증대될 수 있다. 이를 통해, 본 발명의 회로를 IPS 소자에 국한하지 않고 다른 회로에도 적용이 가능하다.

이상에서 본 발명에 대한 기술 사상을 첨부 도면과 함께 서술하였지만, 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술 분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

100: IPS
200: 과전류 차단 방지부

Claims (10)

1. 차량의 전력 제어를 수행하는 IPS 소자에서 전원의 출력 시작 및 출력 도중에 과전류에 의한 과부하 차단을 회피하기 위한 회로에 있어서,
   입력(IN) 단자, 출력(OUT) 단자, VCC 단자, 피드백 전류 단자를 포함하고, 상기 입력(IN) 단자에 로우(Low) 신호가 입력되면 상기 VCC 단자의 전압을 상기 출력(OUT) 단자로 출력하는 IPS 소자; 및
   상기 IPS 소자의 피드백 전류 단자에 연결되고, 전압 변화를 조절하여 차단전류 기준을 조절하는 과전류 차단 방지부; 를 포함하고,
   상기 과전류 차단 방지부는, 상기 IPS 소자의 피드백 전류 단자에 연결된 피드백 저항, 및 상기 피드백 저항에 병렬로 연결된 피드백 커패시터를 포함하며,
   상기 IPS 소자는 상기 과전류 차단 방지부의 상기 피드백 저항에서 측정되는 피드백 전압과 상기 입력 단자에서 측정되는 입력 전압의 차이가 설정된 전압값 이상일 경우 전류 출력을 차단하고,
   상기 과전류 차단 방지부는 상기 피드백 커패시터를 이용하여 상기 피드백 전압의 변화 기울기 및 변화 시간을 조절하는, IPS 과전류 차단 방지 회로.
   
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 차량의 전력 제어를 수행하는 IPS 소자에서 전원의 출력 시작 및 출력 도중에 과전류에 의한 과부하 차단을 회피하기 위한 회로에 있어서,
   입력(IN) 단자, 출력(OUT) 단자, VCC 단자, 피드백 전류 단자를 포함하고, 상기 입력(IN) 단자에 로우(Low) 신호가 입력되면 상기 VCC 단자의 전압을 상기 출력(OUT) 단자로 출력하는 IPS 소자; 및
   상기 출력 단자에 직렬로 연결되는 pMOSFET인 전력용 트랜지스터를 포함하고, 상기 IPS 소자의 출력 단자에 연결되고 전류 허용량을 가변하는 과전류 차단 방지부; 를 포함하며,
   상기 과전류 차단 방지부는 상기 pMOSFET의 게이트 전압이 시간에 따라 변화하도록 만들어 전류 허용량을 가변하고,
   상기 과전류 차단 방지부는 상기 pMOSFET의 소스와 게이트 사이에 서로 병렬로 연결된 저항 및 커패시터를 더 포함하여 상기 pMOSFET의 게이트 전압을 시간에 따라 변화시켜 전류 허용량을 점차적으로 증가시키는, IPS 과전류 차단 방지 회로.
7. 삭제
8. 삭제
9. 삭제
10. 삭제

Images