KR102139860B1 - Dram 및 그 조작 방법 - Google Patents

Dram 및 그 조작 방법 Download PDF

Info

Publication number
KR102139860B1
KR102139860B1 KR1020180094704A KR20180094704A KR102139860B1 KR 102139860 B1 KR102139860 B1 KR 102139860B1 KR 1020180094704 A KR1020180094704 A KR 1020180094704A KR 20180094704 A KR20180094704 A KR 20180094704A KR 102139860 B1 KR102139860 B1 KR 102139860B1
Authority
KR
South Korea
Prior art keywords
power control
power supply
circuit
dram
state
Prior art date
Application number
KR1020180094704A
Other languages
English (en)
Other versions
KR20190141555A (ko
Inventor
신야 후지오카
히토시 이케다
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Publication of KR20190141555A publication Critical patent/KR20190141555A/ko
Application granted granted Critical
Publication of KR102139860B1 publication Critical patent/KR102139860B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은, DRAM을 제공한다. DRAM은, 온도 센서와, 다이나믹 메모리 어레이와, 제어 회로와, 복수의 전력 공급 회로와, 전력 제어 회로를 포함한다. 온도 센서는, DRAM의 조작 온도를 검출한다. 제어 회로는, 다이나믹 메모리 어레이에 결합되어, 다이나믹 메모리 어레이를 액세스 및 관리한다. 전력 공급 회로는, 다이나믹 메모리 어레이 및 제어 회로에 급전한다. 전력 제어 회로는, 상기 복수의 전력 공급 회로의 공급 출력을 제어한다. DRAM이 셀프 리프레쉬 모드에 들어갈 때, 전력 제어 회로는, DRAM의 조작 온도에 기초하여, 저전력 제어 상태 및 통상 전력 제어 상태의 사이에서 선택적으로 절환한다.

Description

DRAM 및 그 조작 방법{DRAM AND OPERATION METHOD THEREOF}
본 발명은 메모리에 관한 것으로, 특히 DRAM(dynamic　random　access　memory,　DRAM) 및 그 조작 방법에 관한 것이다.
최근, 협대역의 사물 인터넷(Narrow　Band　Internet　of　Things, NB-IoT, 예를 들면, 웨어러블 디바이스, 모바일 디바이스 등)의 제품은, 약 백만 비트의 메모리 용량을 가지는 저전력 메모리를 필요로 한다. 따라서, 의사 SRAM(pseudo　static　random　access　memory, pSRAM)과 같은 저전력 DRAM은, NB-IoT에 넓게 이용되고 있다. 그렇지만, 이러한 메모리는 셀프 리프레쉬 모드(self-refresh　mode)에서 소비하는 전류를 무시할 수 없다.
본 발명은, 셀프 리프레쉬 모드(self-refresh)에서, DRAM의 전력을 한층 더 저감하는 DRAM을 제공하는 것을 목적으로 한다.
본 발명의 실시예는, DRAM을 제공한다. 상기 DRAM은, 온도 센서(temperature sensor)와, 다이나믹 메모리 어레이(dynamic memory array)와, 제어 회로와, 복수의 전력 공급 회로와, 전력 제어 회로를 포함한다. 온도 센서는, DRAM의 조작 온도(동작 온도)(operation temperature)를 검출한다. 제어 회로(control circuit)는, 다이나믹 메모리 어레이에 결합되고, 다이나믹 메모리 어레이를 액세스(access) 및 관리(manage)한다. 복수의 전력 공급 회로(power supply circuits)는, 다이나믹 메모리 어레이 및 제어 회로에 급전(給電)(supplying power)한다. 전력 제어 회로(power control circuit)는, 상기 복수의 전력 공급 회로의 공급 출력(power output)을 제어한다. DRAM이 셀프 리프레쉬 모드(self-refresh mode)에 들어갈 때, 전력 제어 회로는, DRAM의 조작 온도에 기초하여, 저전력 제어 상태(low power control state) 및 통상 전력 제어 상태(normal power control state)의 사이에서 선택적으로 절환(switch)한다.
본 발명의 실시예는, DRAM을 제공한다. 상기 DRAM은, 다이나믹 메모리 어레이와, 제어 회로와, 복수의 전력 공급 회로와, 전력 제어 회로를 포함한다. 제어 회로는, 다이나믹 메모리 어레이에 결합되어, 다이나믹 메모리 어레이를 액세스 및 관리한다. 전력 공급 회로는, 적절한 구동 전압을 다이나믹 메모리 어레이 및 제어 회로에 공급한다. 상기 복수의 전력 공급 회로는, 제1 그룹을 포함하는 복수의 그룹으로 나뉜다. 전력 제어 회로는, 상기 복수의 전력 공급 회로의 공급 출력을 제어한다. DRAM이 셀프 리프레쉬 모드에 들어갈 때, 전력 제어 회로는, 저전력 제어 상태 및 통상 전력 제어 상태의 사이에서 선택적으로 절환한다. 전력 제어 회로는, 저전력 제어 상태에서 조작될 때, 또한 내부 셀프 리프레쉬 커맨드 송신 주기에서, 전력 제어 회로는, 제1 그룹의 상기 전력 공급 회로의 급전 출력을 플로팅 상태에서 액티브 상태로 절환하는 것을 제어한다. 전력 제어 회로는, 저전력 제어 상태에서 조작될 때, 또한 상기 내부 셀프 리프레쉬 커맨드 송신 주기 종료 후, 전력 제어 회로는, 제1 그룹의 상기 전력 공급 회로의 급전 출력을 액티브 상태로부터 플로팅 상태로 되돌리는 것을 제어한다.
상술에 기초하여, 본 발명의 여러 실시예에 기재된 DRAM은, 온도 센서에 의해 DRAM의 조작 온도를 검출한다. DRAM이 셀프 리프레쉬 모드에 들어갈 때, 전력 제어 회로는, DRAM의 조작 온도에 기초하여, 저전력 제어 상태 및 통상 전력 제어 상태의 사이에서 선택적으로 절환할 수 있다. 이와 같이, 본 발명의 여러 실시예에 기재된 DRAM은, 셀프 리프레쉬 모드에서, DRAM의 전력을 한층 더 관리하여, DRAM의 셀프 리프레쉬 모드에서 소비하는 전류를 저감시킨다. 사물 인터넷의 센서 노드(IoT　sensor　node, 예를 들면, 웨어러블 디바이스 및 모바일 디바이스)에게 있어, 한층 더 긴 배터리 조작 시간을 실현할 수 있으므로, 그 특성은 상당히 매력적이다.
상세하게는, 셀프 리프레쉬 모드를 가지는 반도체 메모리에게 있어, 이 셀프 리프레쉬 모드는, 마이크로 컨트롤 유닛 또는 시스템 온 칩 내의 메모리 컨트롤러가 송신하는 외부 커맨드에 의해 유효로 된다. 셀프 리프레쉬 모드 모드에 들어간 후, 전력 제어 회로는, 온도 센서에 의해 반도체 메모리의 조작 온도를 검출할 수 있다. 조작 온도에 기초하여, 온도 센서는, 반도체 메모리의 전력을 한층 더 관리할 수 있다. 따라서, 반도체 메모리는, 셀프 리프레쉬 모드에서 최적의 소비 전력을 실현할 수 있다.
본 발명의 상술한 특징과 이점을 보다 명확화 하기 위해, 이하에 실시예를 들어 도면과 함께 상세한 내용을 설명한다.
도 1은 본 발명의 실시예에 기초하여, 메인 메모리로서 DRAM을 가지는 전자 시스템을 설명하는 회로 블록 모식도이다.
도 2는 본 발명의 실시예에 기초하여, 도 1에 기재된 pSRAM을 설명하는 조작 모드 모식도이다.
도 3은 본 발명의 실시예에 기초하여, 도 1에 기재된 pSRAM을 설명하는 회로 블록 모식도이다.
도 4는 본 발명의 실시예에 기초하여, pSRAM의 실시 방법을 설명하는 플로우 차트 모식도이다.
도 5a는 본 발명의 실시예에 기초하여, 제1 그룹에 속하는 전력 공급 회로를 설명하는 전력 모식도이다.
도 5b는 본 발명의 실시예에 기초하여, 저전력 제어 상태에서, 도 3에 기재된 전압(VHLF)을 설명하는 파형 모식도이다.
도 6은 본 발명의 실시예에 기초하여, 제2 그룹에 속하는 전력 공급 회로를 설명하는 전력 모식도이다.
도 7은 본 발명의 실시예에 기초하여, 제３ 그룹에 속하는 전력 공급 회로를 설명하는 전력 모식도이다.
본원 명세서 전문(특허청구의 범위를 포함한다)에서 사용되는 「결합한다(또는 접속한다)」라는 어구(語句)는, 직접 또는 간접적인 임의의 접속 수단을 가리킬 수 있다. 예를 들면, 문언(文言)에, 제1 디바이스가 제2 디바이스에 결합한다(또는 접속한다)고 기술되어 있는 경우, 상기 제1 디바이스는 상기 제2 디바이스에 직접 접속되어 있거나 또는 상기 제1 디바이스는 그 외의 디바이스 또는 어느 접속 수단에 의해 상기 제2 디바이스에 간접적으로 접속되어 있다고 해석될 것이다. 또한, 가능하면, 도면 및 실시 방식에서 같은 부호의 대규모 집적회로 소자/구성요소/스텝을 이용해 같거나 또는 유사한 부분을 나타낸다. 상이한 실시예에서, 같은 부호 또는 같은 용어의 소자/구성요소/스텝을 이용하여, 관련되는 설명을 상호로 참조해도 무방하다.
이하는, pSRAM을 DRAM의 하나의 실시예로 한다. 주의해야 할 것으로서, 이하의 여러 실시예는, pSRAM을 예로서 설명하고 있지만, 하기 여러 실시예에 관한 설명은, 셀프 리프레쉬 모드를 가지는 다른 종류의 DRAM에 이용해도 무방하다.
도 1은, 본 발명의 실시예에 기초하여, 메인 메모리로서 DRAM을 가지는 전자 시스템(100)을 설명하는 회로 블록(circuit　block) 모식도이다. 도 1에 도시한 실시예는, 의사 SRAM(pSRAM)을 DRAM의 하나의 실시예로 한다. 도 1에 도시한 실시예에 관한 설명은, 다른 종류의 DRAM에 이용해도 무방하다. pSRAM(110)은, 핀(CMD) 및 핀(DQ)에 의해 외부 디바이스(120)와 접속되어 있다. 설계 요구에 기초하여, 상기 외부 디바이스(120)는 MCU, SoC 또는 그 외의 연산 회로/소자여도 무방하다. 외부 디바이스(120) 내의 메모리 컨트롤러(미도시)는, pSRAM(110)에 외부 커맨드(예를 들면, 액세스 커맨드, 관리 커맨드)를 송신할 수 있다. 예를 들면, 외부 디바이스(120)는, 시스템 트랜잭션(system　transaction)에 기초하여, pSRAM(110)에 외부 커맨드를 송신해도 무방하다. pSRAM(110)은, 각 외부 커맨드에 기초하여, 대응하는 조작을 실행한다.
도 2는, 본 발명의 실시예에 기초하여, 도 1에 기재된 pSRAM(110)을 설명하는 조작 모드 모식도이다. 전원 온(power　on) 후, pSRAM(110)은 대기 모드(standby　mode)에 들어간다. 대기 모드에서, pSRAM(110)은, 외부 디바이스(120)로부터의 외부 커맨드를 수신하고, 외부 커맨드에 기초하여, 대응하는 조작 모드를 실행한다. 예를 들면, pSRAM(110)은, 외부 디바이스(120)로부터의 리드 커맨드(read　command)를 수신할 때, 대기 모드에서 리드 모드(read　mode)에 들어갈 수 있다. 상기 리드 커맨드 완료 후, pSRAM(110)은, 리드 모드에서 대기 모드로 되돌아갈 수 있다. pSRAM(110)은, 외부 디바이스(120)로부터의 라이트 커맨드(write command)를 수신할 때, pSRAM(110)은, 대기 모드에서 라이트 모드(write　mode)에 들어갈 수 있다. 상기 라이트 모드 완료 후, pSRAM(110)은, 라이트 모드에서 대기 모드로 되돌아갈 수 있다. pSRAM(110)은, 외부 디바이스(120)로부터의 딥 파워 다운 커맨드를 수신할 때, pSRAM(110)은, 대기 모드에서 딥 파워 다운 모드(deep　power　down　mode)에 들어갈 수 있다. pSRAM(110)은, 외부 디바이스(120)로부터의 웨이크업 코맨드(wake up command)를 수신할 때, pSRAM(110)은, 딥 파워 다운 모드에서 대기 모드로 되돌아갈 수 있다.
pSRAM(110) 내의 다이나믹 메모리 셀 어레이의 관리에 기초하여, pSRAM(110) 내의 제어 회로는, 적절한 타이밍으로 셀프 리프레쉬에 들어가는(self-refresh　entry) 커맨드(ELPEN) 및 저전력 셀프 리프레쉬에서 나가는(self-refresh　exit) 커맨드(ELPEXIT)를 송신할 수 있다. pSRAM(110) 내의 제어 회로는, 셀프 리프레쉬에 들어가는 커맨드(ELPEN)를 송신할 때, pSRAM(110)은, 대기 모드에서 셀프 리프레쉬 모드(self-refresh　mode)에 들어갈 수 있다. pSRAM(110) 내의 제어 회로는, 셀프 리프레쉬에서 나가는 커맨드(ELPEXIT)를 송신할 때, pSRAM(110)은, 셀프 리프레쉬 모드에서 대기 모드로 되돌아갈 수 있다.
또는, 외부 디바이스(120)는, pSRAM(110) 내의 다이나믹 메모리 셀 어레이의 관리에 기초하여, pSRAM(110)이 셀프 리프레쉬 모드에 들어가는 것을 요구할 수 있다. 외부 디바이스(120)로부터의 들어가는 커맨드를 수신한 후, pSRAM(110) 내부는, 셀프 리프레쉬에 들어가는 커맨드(ELPEN)를 대응해서 생성할 수 있다. 셀프 리프레쉬에 들어가는 커맨드(ELPEN)는, pSRAM(110) 내부의 관련된 회로를 셀프 리프레쉬 모드에 들어가게 할 수 있다. pSRAM(110)은, 외부 디바이스(120)로부터의 나가는 요구를 수신할 때, pSRAM(110) 내부는, 셀프 리프레쉬에서 나가는 커맨드(ELPEXIT)를 대응해서 생성하고, pSRAM(110)은 대기 모드로 되돌아갈 수 있다.
도 3은, 본 발명의 실시예에 기초하여, 도 1에 기재된 pSRAM(110)을 설명하는 회로 블록 모식도이다. 도 3에 도시한 pSRAM(110)은, 제어 회로(111)와, 다이나믹 메모리 어레이(112)와, 온도 센서(113)와, 전력 제어 회로(114)와, 복수의 전력 공급 회로를 포함한다. 전력 제어 회로(114)는, 상기 복수의 전력 공급 회로의 급전 출력을 제어할 수 있고, 상기 복수의 전력 공급 회로는, 다이나믹 메모리 어레이(112) 및 제어 회로(111)에 급전할 수 있다. 도 3에 도시한 실시예에서, 상기 복수의 전력 공급 회로는, 입력 출력 전력 공급 회로(115a)와, 주변 전력 공급 회로(115b)와, 센스 증폭기 전력 공급 회로(115c)와, 센스 증폭기 전력 공급 회로(115d)와, 센스 증폭기 전력 공급 회로(115e)와, 메모리 셀 전력 공급 회로(115f)와, 메모리 셀 전력 공급 회로(115g)와, 메모리 셀 전력 공급 회로(115h)를 포함한다.
제어 회로(111)는, 다이나믹 메모리 어레이(112)에 결합된다. 제어 회로(111)는, 다이나믹 메모리 어레이(112)를 액세스 및 관리할 수 있다. 다이나믹 메모리 어레이(112)는, 메모리 셀 어레이와, 센스 증폭기와, X디코더와, Y디코더를 포함해도 무방하다. 온도 센서(113)는, pSRAM(110)의 조작 온도를 검출한다. 일부의 실시예에서, 다이나믹 메모리 어레이(112)는, 주지(周知)의 다이나믹 메모리 어레이여도 무방하며, 여기서는 반복해서 설명하지 않는다.
외부 디바이스(120)는, pSRAM(110)이 셀프 리프레쉬 모드에 들어가는 것을 요구할 때, 제어 회로(111)는, pSRAM(110)의 조작 온도에 기초하여, pSRAM(110)을 통상 전력 제어 상태에서 조작할지, 저전력 제어 상태에서 조작할지를 결정할 수 있다. 예를 들면, pSRAM(110)의 조작 온도가 임계치 온도(threshold　temperature) 보다 높은 경우, 제어 회로(111)는, 우선, pSRAM(110)을 통상 전력 제어 상태에서 조작한다. 상기 임계치 온도는, 설계 요구에 기초하여 결정할 수 있다. pSRAM(110)의 조작 온도가 일단 임계치 온도보다 낮아지면, 제어 회로(111)는, pSRAM(110)을 저전력 제어 상태에서 조작하여, 소비 전력을 저감시킨다.
pSRAM(110)이, 셀프 리프레쉬 모드에 들어간 후, 또한, 외부 디바이스(120)는, pSRAM(110)이 셀프 리프레쉬 모드로부터 나오는 것(exit)을 요구하기 전에, 제어 회로(111)는, pSRAM(110)의 조작 온도에 기초하여, pSRAM(110)을 통상 전력 제어 상태 및 저전력 제어 상태의 사이에서 선택적으로 절환한다. 예를 들면, pSRAM(110)은, 셀프 리프레쉬 모드에 들어간 후, pSRAM(110)은, 통상 전력 제어 상태에서 조작될 때, pSRAM(110)의 조작 온도가 임계치 온도보다 낮은 것으로 검출되는 경우, 제어 회로(111)는 pSRAM(110)을 저전력 제어 상태로 절환한다. 마찬가지로, pSRAM(110)은 저전력 제어 상태에서 조작될 때, pSRAM(110)의 조작 온도가 임계치 온도보다 높은 것으로 검출되는 경우, 제어 회로(111)는, pSRAM(110)을 통상 전력 제어 상태로 절환한다.
외부 디바이스(120)는, pSRAM(110)이 셀프 리프레쉬 모드로부터 나오는 것이 요구될 때, 제어 회로(111)는, pSRAM(110)이 통상 전력 제어 상태에서 조작되는 것을 제어한 후, pSRAM(110)을 대기 모드로 되돌린다. 구체적으로는, 외부 디바이스(120)는, pSRAM(110)이 셀프 리프레쉬 모드에서 나가는 것을 요구할 때, pSRAM(110)은, 통상 전력 제어 상태에서 조작되는 경우, pSRAM(110)은 곧바로 대기 모드로 되돌아간다. 그렇지만, pSRAM(110)이 저전력 제어 상태에서 조작되는 경우, 제어 회로(111)는 우선 pSRAM(110)은 통상 전력 제어 상태로 절환하는 것을 제어하고, 그리고 pSRAM(110)을 대기 모드로 되돌린다.
pSRAM(110)은, 외부 디바이스(120)로부터의 외부 커맨드를 수신한다. 도 3에 도시한 실시예에서, 제어 회로(111)는, 입력 출력 회로(111a)와, 주변 회로(111b)와, 수신 회로(111c)를 포함한다. 주변 회로(111b)는, 입력 출력 회로(111a) 및 다이나믹 메모리 어레이(112)의 사이에 결합되어, 수신 회로(111c) 및 다이나믹 메모리 어레이(112)의 사이에 결합된다. 시스템 전압(VDD)은, 수신 회로(111c)에 급전할 수 있다. 저전력 제어 상태 하에서, 시스템 전압(VDD)은, 수신 회로(111c)의 급전(액티브)을 지속할 수 있다. 따라서, 수신 회로(111c)는, 저전력 모드에서의 수신기로 할 수 있다. 입력 출력 전력 공급 회로(115a)는, 입력 출력 회로(111a)에 급전할 수 있다. 전력 제어 회로(114)는, 저전력 제어 상태에서 조작될 때, 입력 출력 전력 공급 회로(115a)의 급전 출력은, 플로팅 상태로 보지한다(전압(VIO)의 공급을 정지한다). 전력 제어 회로(114)는, 통상 전력 제어 상태에서 조작될 때, 입력 출력 전력 공급 회로(115a)의 급전 출력은, 플로팅 상태에서 액티브 상태로 절환한다(입력 출력 회로(111a)로의 전압(VIO)의 공급을 회복한다). 주변 전력 공급 회로(115b)는, 주변 회로(111b)에 급전한다. 전력 제어 회로(114)는, 저전력 제어 상태 및 통상 전력 제어 상태에서 조작될 때, 주변 전력 공급 회로(115b)의 급전 출력은 모두 액티브 상태로 보지한다(주변 회로(111b)로의 전압(VINT)을 계속해서 공급한다).
입력 출력 회로(111a)는, 외부 디바이스(120)에 액세스 인터페이스를 제공할 수 있다. 입력 출력 회로(111a)는, 외부 디바이스(120)의 외부 커맨드를 캐시해서, 상기 외부 커맨드를 주변 회로(111b)에 전송할 수 있다. 주변 회로(111b)에서, 이러한 외부 커맨드는, 디코드 되어(도 2에 도시한 것처럼) pSRAM(110)을 대응하는 모드에 들어가게 한다. 주변 회로(111b)는, 적어도 하나의 내부 커맨드를 송신 함으로써, 전력 제어 회로(114) 및 그 외의 회로를 관리한다. 상기 적어도 하나의 내부 커맨드는, 내부 셀프 리프레쉬 커맨드(AREF)와, 셀프 리프레쉬에 들어가는 커맨드(ELPEN)와, 셀프 리프레쉬에서 나가는 커맨드(ELPEXIT)를 포함한다. 외부 커맨드는 셀프 리프레쉬 모드에 들어가는 것을 요구할 때, 셀프 리프레쉬 모드에서 pSRAM(110)의 전력을 한층 더 관리하기 위해, 주변 회로(111b)는 전력 제어 회로(114)를 대응해서 제어할 수 있다.
도 4는, 본 발명의 실시예에 기초하여, pSRAM(110)의 조작 방법을 설명하는 플로우 차트 모식도이다. 대기 모드에서, pSRAM(110)은, 외부 디바이스(120)로부터의 셀프 리프레쉬 모드에 들어가는 커맨드를 수신한 후, 전력 제어 회로(114)는, 온도 센서(113)에 의해 pSRAM(110)의 조작 온도를 검출하고, pSRAM(110)의 조작 온도에 기초하여, 전력 제어 상태를 결정할 수 있다. pSRAM(110)이 셀프 리프레쉬 모드(스텝 S410)에 들어갈 때, 전력 제어 회로(114)는, pSRAM(110)의 조작 온도에 기초하여, 저전력 제어 상태(low　power　control　state)(스텝 S430) 및 통상 전력 제어 상태(normal　power　control　state)(스텝 S440)의 사이에서 선택적으로 절환할 수 있다.
예를 들면, pSRAM(110)은, 셀프 리프레쉬 모드인 상황 하에서, 스텝 S420에서, pSRAM(110)의 조작 온도가 임계치 온도보다 낮다고 판단할 때, 전력 제어 회로(114)는, 저전력 제어 상태(스텝 S430)에서 조작된다. 전력 제어 회로(114)는, 저전력 제어 상태에서 조작되는 상황 하에서, 전력 제어 회로(114)는, pSRAM(110)의 조작 온도(스텝 S420)를 계속해서 검출하고, pSRAM(110)의 조작 온도에 기초하여, 저전력 제어 상태로부터 나와서 통상 전력 제어 상태(스텝 S440)로 들어갈지 여부를 결정할 수 있다. 스텝 S420에서, pSRAM(110)의 조작 온도가 임계치 온도보다 높다고 판단할 때, 전력 제어 회로(114)는, 통상 전력 제어 상태(스텝 S440)에서 조작된다.
전력 제어 회로(114)는, 통상 전력 제어 상태에서 조작되는 상황 하에서, 전력 제어 회로(114)는, pSRAM(110)의 조작 온도를 계속해서 검출하고(스텝 S420), pSRAM(110)의 조작 온도에 기초하여, 통상 전력 제어 상태(스텝 S440)로부터 나와서 저전력 제어 상태(스텝 S430)로 들어갈지 여부를 결정할 수 있다. 스텝 S420는, pSRAM(110)의 조작 온도가 임계치 온도보다 낮다고 판단할 때, 전력 제어 회로(114)는, 저전력 제어 상태(스텝 S430)에서 조작된다.
즉, pSRAM(110)은 저전력 제어 상태(스텝 S430)에서 조작되는지, 통상 전력 제어 상태(스텝 S440)에서 조작되는지에 관계 없이, pSRAM(110)은 온도 센서(113)에 의해 pSRAM(110)의 조작 온도를 계속 검출하고, pSRAM(110)은 통상 전력 제어 상태(스텝 S440)로 절환해 조작해야 할지, 또는 저전력 제어 상태(스텝 S430)로 절환해 조작해야 할지를 판단한다.
통상 전력 제어 상태(스텝 S440) 및 저전력 제어 상태(스텝 S430)에서, 제어 회로(111)는, 외부 디바이스(120)로부터 수신되는, 나가는 커맨드(스텝 S450 및 스텝 S460)를 기다릴 수 있다. 외부 디바이스(120)는, pSRAM(110)이 셀프 리프레쉬 모드로부터 나오는 것(exit)이 요구될 때, pSRAM(110)은, 우선 전력 제어 상태를 검출한다. pSRAM(110)은, 통상 전력 제어 상태(스텝 S440)에 있을 때, pSRAM(110)은, 외부 디바이스(120)로부터의 나가는 커맨드를 수신하는(스텝 S460 「유」) 경우, pSRAM(110)은, 직접 셀프 리프레쉬 모드에서 나와, 대기 모드(스텝 S470)로 되돌아간다. 저전력 제어 상태(스텝 S430)에서, pSRAM(110)은, 외부 디바이스(120)로부터의 나가는 커맨드를 수신하는(스텝 S450 「유」) 경우, 전력 제어 회로(114)는 우선 저전력 제어 상태(스텝 S430)로부터 나오고, 통상 전력 제어 상태(스텝 S480)에 들어간다. 통상 전력 제어 상태에 들어간 후, pSRAM(110)은, 셀프 리프레쉬 모드에서 자동으로 나오고 대기 모드(스텝 S470)로 되돌아간다.
설계 요구에 기초하여, pSRAM(110)의 상기 복수의 전력 공급 회로는, 복수의 그룹으로 나뉘어도 무방하다. 예를 들면, 도 3에 도시한 실시예에서, 전압(VHLF)을 공급하는 센스 증폭기 전력 공급 회로(115e) 및 전압(VPP)을 공급하는 메모리 셀 전력 공급 회로(115f)는, 제1 그룹에 속하고, 전압(VIO)을 공급하는 입력 출력 전력 공급 회로(115a) 및 전압(VOD)을 공급하는 센스 증폭기 전력 공급 회로(115c)는, 제2 그룹에 속하고, 전압(VNWL)을 공급하는 메모리 셀 전력 공급 회로(115g) 및 전압(VBB)을 공급하는 메모리 셀 전력 공급 회로(115h)는, 제3 그룹에 속하고, 전압(VINT)을 공급하는 주변 전력 공급 회로(115b) 및 전압(VBLH)을 공급하는 센스 증폭기 전력 공급 회로(115d)는, 제4 그룹에 속한다. 전력 제어 회로(114)는, 제어 신호(Cont1)에 의해 제1 그룹의 전력 공급 회로를 제어하고, 제어 신호(Cont2)에 의해 제2 그룹의 전력 공급 회로를 제어하고, 제어 신호(Cont3)에 의해 제3 그룹의 전력 공급 회로를 제어한다. 하기 표 1은, 그룹 나뉘어진 이들 전력 공급 회로가, 통상 전력 제어 상태 및 저전력 제어 상태의 제어 방침에서 조작되는 것을 설명한다.
[전력 공급 회로의 제어표]
그룹 직류전압 통상 전력 제어 상태 저전력 제어 상태
1 VPP 어레이 제어 VPP VPP 또는 플로팅
2 VOD 어레이 제어 VOD 플로팅
4 VINT 주변 제어 VINT VINT
2 VIO 입력 출력 제어 VINT 플로팅
4 VBLH 어레이 제어 VBLH VBLH
1 VHLF 어레이 제어 VHLF VHLF 또는 플로팅
3 VNWL 어레이 제어 VNWL VSS
3 VBB 어레이 제어 VBB VSS
이 표 1에서, 전압(VPP) 및 전압(VNWL)은 다이나믹 메모리 어레이(112) 중의 메모리 셀을 제어하는데 이용된다. 전압(VPP)은 메모리 셀의 턴 온에 이용되고, 전압(VNWL)은 메모리 셀의 턴 오프에 이용된다. 전압(VOD), 전압(VBLH) 및 전압(VHLF)은, 다이나믹 메모리 어레이(112)에서 제어되는 센스 증폭기를 관리하는데 이용된다. 전압(VOD) 및 전압(VBLH)은, 데이터의 하이 논리 레벨을 보증하는데 이용된다. 전압(VHLF)은 대기 상태에서 비트 라인 레벨을 VBLH/2로 클램프 할 수 있고, 이는 pSRAM(110)은 대기 모드에 있을 때, 비트 라인의 전압을 VBLH의 1/2로 할 필요가 있음을 가리킨다. 환언하면, VHLF = VBLH/2 이다. 전압(VINT)은 주변 회로(111b)를 관리하는데 이용되고, 전압(VIO)은 입력 출력 회로(111a)를 관리하는데 이용된다. 전압(VBB)은 다이나믹 메모리 어레이(112) 중의 메모리 셀의 백 바이어스 레벨(back　bias　level)을 공급하는데 이용된다. 도 3 및 표 1에 기재된 이들 전압의 레벨은, 설계 요구에 기초하여 결정할 수 있다(이에 제한되지 않는다). 예를 들면(이에 제한되지 않는다), VPP = 2.85 V, VOD = 1.8 V, VINT = 1.1 V, VIO = 1.1 V, VBLH = 1.1 V, VHLF = 0.55 V, VNWL = -0.15 V, VBB = -0.5V. VDD = 1.8 V, VSS = 0 V.도 4의 관련 설명에 기초하여, 온도 센서(113)의 조작 온도의 검출 결과에 기초하여, 전력 제어 회로(114)는 저전력 제어 상태 및 통상 전력 제어 상태의 사이에서 선택적으로 절환할 수 있다. 통상 전력 제어 상태에서, 전력 제어 회로(114)는, 입력 출력 전력 공급 회로(115a)와, 센스 증폭기 전력 공급 회로(115c)와, 센스 증폭기 전력 공급 회로(115e)와, 메모리 셀 전력 공급 회로(115f)와, 메모리 셀 전력 공급 회로(115g)와, 메모리 셀 전력 공급 회로(115h)를 액티브(active)로 할 수 있다. 액티브 상태에서, 입력 출력 전력 공급 회로(115a)는 전압(VIO)을 공급하고(이때 전압(VIO)의 레벨은 전압(VINT)와 같다), 주변 전력 공급 회로(115b)는 전압(VINT)을 공급하고, 센스 증폭기 전력 공급 회로(115c)는 전압(VOD)을 공급하고, 센스 증폭기 전력 공급 회로(115d)는 전압(VBLH)을 공급하고, 센스 증폭기 전력 공급 회로(115e)는 전압(VHLF)을 공급하고, 메모리 셀 전력 공급 회로(115f)는 전압(VPP)을 공급하고, 메모리 셀 전력 공급 회로(115g)는 전압(VNWL)을 공급하고, 메모리 셀 전력 공급 회로(115h)는 전압(VBB)을 공급한다.
도 5a는, 본 발명의 실시예에 기초하여, 제1 그룹에 속하는 전력 공급 회로를 설명하는 전력 모식도이다. 도 5a에서, 횡축은 시간을 나타내고, 종축은 전력을 나타낸다. 전력 제어 회로(114)는, 통상 전력 제어 상태에서 조작될 때, 제1 그룹에 속하는 전력 공급 회로의 급전 출력을 액티브 상태로 보지하는 것을 제어한다. 도 4의 관련 설명에 기초하여, 전력 제어 회로(114)는, 제1 그룹에 속하는 전력 공급 회로를 통상 전력 제어 상태(액티브 상태)로부터 저전력 제어 상태로 절환할 수 있다. 저전력 제어 상태에서, 제1 그룹에 속하는 전력 공급 회로의 급전 출력은, 내부 셀프 리프레쉬 커맨드(AREF)에 기초하여, 플로팅(floating) 상태 또는 액티브 상태에서 조작된다. 따라서, 전력 제어 회로(114)는, 셀프 리프레쉬 모드에서, 제1 그룹에 속하는 전력 공급 회로의 전력을 한층 더 관리하여(도 5a에 도시한 것처럼), 이들 전력 공급 회로의 전력을 저감시킬 수 있다.
도 5b는, 본 발명의 실시예에 기초하여, 저전력 제어 상태에서, 도 3에 기재된 센스 증폭기 전력 공급 회로(115e)의 전압(VHLF)을 설명하는 파형 모식도이다. 제1 그룹에 속하는 그 외의 전력 공급 회로(예를 들면, 메모리 셀 전력 공급 회로(115f))는, 센스 증폭기 전력 공급 회로(115e)의 관련 설명을 참조하여 유추할 수 있으므로, 반복 설명하지 않는다. 도 5b에서, 횡축은 시간을 나타내고, 종축은 전압 레벨을 나타낸다. 저전력 제어 상태에서, 센스 증폭기 전력 공급 회로(115e)의 급전 출력은, 플로팅 상태(내부 셀프 리프레쉬 커맨드 송신 주기(PAREF)는 제외한다)로 보지한다. 상기 내부 셀프 리프레쉬 커맨드 송신 주기(PAREF)의 시간의 길이는, 설계 요구에 기초하여 결정할 수 있다. 예를 들면, 도 5b에 도시한 실시예에서, 내부 셀프 리프레쉬 커맨드(AREF) 전의 1.5 μ초(μsec)로부터 내부 셀프 리프레쉬 커맨드(AREF) 후의 0.5 μ초의 사이는, 상기 내부 셀프 리프레쉬 커맨드 송신 주기(PAREF)로 정의된다. 이 내부 셀프 리프레쉬 커맨드 송신 주기(PAREF)에서, 전력 제어 회로(114)는, 제어 신호(Cont1)에 의해 센스 증폭기 전력 공급 회로(115e)를 제어할 수 있다. 제어 신호(Cont1)에 기초하여, 센스 증폭기 전력 공급 회로(115e)의 급전 출력은, 내부 셀프 리프레쉬 커맨드 송신 주기(PAREF)에서, 플로팅 상태로부터 액티브 상태로 절환하고, pSRAM(110)의 다이나믹 메모리 어레이(112)는, 셀프 리프레쉬 조작을 실시할 수 있다. 셀프 리프레쉬 회로의 전류 소비 및 누설 전류는 상대적으로 크므로, 셀프 리프레쉬 조작 종료 후에, 셀프 리프레쉬 회로는, 정지 조작으로 관리된다(즉 셀프 리프레쉬 조작 완료 후, 셀프 리프레쉬 회로의 전원의 급전 출력은 플로팅이 된다). 따라서, 내부 셀프 리프레쉬 커맨드 송신 주기(PAREF) 종료 후, 전력 제어 회로(114)는, 제어 신호(Cont1)가 센스 증폭기 전력 공급 회로(115e)의 급전 출력을 제어함으로써 제３ 센스 증폭기 전력 공급 회로(115e)의 급전 출력을 액티브 상태에서 플로팅 상태로 절환한다. 따라서, 전력 제어 회로(114)는, 셀프 리프레쉬 모드에서, 센스 증폭기 전력 공급 회로(115e)의 전력을 한층 더 관리하여, 센스 증폭기 전력 공급 회로(115e)의 전력을 저감시킬 수 있다.
도 6은, 본 발명의 실시예에 기초하여, 제2 그룹에 속하는 전력 공급 회로를 설명하는 전력 모식도이다. 도 6에서, 횡축은 시간을 나타내고, 종축은 전력을 나타낸다. 전력 제어 회로(114)는, 통상 전력 제어 상태에서 조작될 때, 전력 제어 회로(114)는, 제2 그룹에 속하는 전력 공급 회로의 급전 출력을 액티브 상태로 보지하는 것을 제어한다. 셀프 리프레쉬 모드에서, 제2 그룹에 속하는 전력 공급 회로의 급전 출력은 필요한 것은 아니다. 도 4의 관련 설명에 기초하여, 전력 제어 회로(114)는, 제2 그룹에 속하는 전력 공급 회로를 통상 전력 제어 상태(액티브 상태)에서 저전력 제어 상태로 절환할 수 있다. 저전력 제어 상태에서, 제2 그룹에 속하는 전력 공급 회로의 급전 출력은, 플로팅 상태에서 조작되어, 누설 전류를 줄일 수 있다. 전력 제어 회로(114)는, 통상 전력 제어 상태에서 조작될 때, 제2 그룹에 속하는 전력 공급 회로의 급전 출력을 플로팅 상태에서 액티브 상태로 절환하는 것을 제어한다. 따라서, 전력 제어 회로(114)는, 셀프 리프레쉬 모드에서, 제2 그룹에 속하는 전력 공급 회로의 전력을 한층 더 관리하여(도 6에 도시한 것처럼), 이러한 전력 공급 회로의 전력을 저감시킬 수 있다.
도 7은, 본 발명의 실시예에 기초하여, 제３ 그룹에 속하는 전력 공급 회로를 설명하는 전력 모식도이다. 도 7에서, 횡축은 시간을 나타내고, 종축은 전력을 나타낸다. 전력 제어 회로(114)는, 통상 전력 제어 상태에서 조작될 때, 전력 제어 회로(114)는, 제3 그룹에 속하는 전력 공급 회로의 급전 출력을 액티브 상태로 보지하는 것을 제어한다. 도 4의 관련 설명에 기초하여, 전력 제어 회로(114)는, 제3 그룹에 속하는 전력 공급 회로를 통상 전력 제어 상태(액티브 상태)에서 저전력 제어 상태로 절환할 수 있다. 저전력 제어 상태에서, 제3 그룹에 속하는 전력 공급 회로의 급전 출력은, 접지 전압(VSS)에 클램프(clamp) 된다. 예를 들면, 전압(VBB) 및 전압(VNWL)는, 고온 하에서 메모리 셀 데이터(cell　data)를 보지하는데 이용되지만, 실질적으로, 실온 하에서 이용할 필요는 없다. 따라서, pSRAM(110)의 조작 온도가 임계치 온도보다 낮은 경우, 전압(VBB) 및 전압(VNWL)는, 접지 전압(VSS)에 클램프 되어도 무방하다. 도 1에 도시한 것처럼, 전력 제어 회로(114)는, 통상 전력 제어 상태에서 조작될 때, 상기 전력 제어 회로(114)는, 제3 그룹에 속하는 전력 공급 회로의 급전 출력을 액티브 상태로 회복하는 것을 제어한다. 따라서, 전력 제어 회로(114)는, 셀프 리프레쉬 모드에서, 제3 그룹에 속하는 전력 공급 회로의 전력을 한층 더 관리하여(도 7에 도시한 것처럼), 이러한 전력 공급 회로의 전력을 저감시킬 수 있다.
도 1, 도 3 및 도 4를 참조하면, 전력 제어 회로(114)는, 저전력 제어 상태 및 통상 전력 제어 상태에서 조작될 때, 제4 그룹에 속하는 전력 공급 회로의 급전 출력을 액티브 상태로 보지하는 것을 제어한다. 예를 들면, 주변 회로(111b)는, 내부 셀프 리프레쉬 커맨드를 정기적으로 송신하기 위해, 전압(VINT)을 필요로 한다. 셀프 리프레쉬 모드에 있어도, 주변 전력 공급 회로(115b)는, 주변 회로(111b)에, 전압(VINT)을 끊김없이 계속 공급하기 위해, 액티브 상태를 보지해야 한다. 한편, 전압(VBLH)의 전류 소비는 매우 낮으므로, 센스 증폭기 전력 공급 회로(115d)도 액티브 상태로 보지할 수 있다.
본문은 이상의 실시예와 같이 나타냈지만, 본 발명을 한정하기 위함이 아니라, 당업자가 본 발명의 정신의 범위로부터 일탈하지 않는 범위에서 변경 또는 수정하는 것이 가능하기 때문에, 본 발명의 보호 범위는 전리 청구의 범위에서 한정한 것을 기준으로 한다.
본 발명의 여러 실시예에 기재된 pSRAM 및 그 조작 방법은, 온도 센서에 의해 pSRAM의 조작 온도를 검출할 수 있다. pSRAM이 셀프 리프레쉬 모드에 들어갈 때, 전력 제어 회로는, pSRAM의 조작 온도에 기초하여, 저전력 제어 상태 및 통상 전력 제어 상태의 사이에서 선택적으로 절환할 수 있다. 이와 같이, 셀프 리프레쉬 모드에서, pSRAM의 전력을 한층 더 관리하여, pSRAM의 셀프 리프레쉬 모드에서 소비하는 전류를 저감시킨다. 주의해야 할 것으로서, 본 발명의 여러 실시예는 pSRAM을 예로서 설명하고 있지만, 본 발명의 여러 실시예는, 셀프 리프레쉬 모드를 가지는 DRAM에 이용해도 무방하다.
100: 전자 시스템
110: 의사 SRAM(pSRAM)
111: 제어 회로
111a: 입력 출력 회로
111b: 주변 회로
111c: 수신 회로
112: 다이나믹 메모리 어레이
113: 온도 센서
114: 전력 제어 회로
115a: 입력 출력 전력 공급 회로
115b: 주변 전력 공급 회로
115c, 115d, 115e: 센스 증폭기 전력 공급 회로
115f, 115g, 115h: 메모리 셀 전력 공급 회로
120: 외부 디바이스
AREF: 내부 셀프 리프레쉬 커맨드
CMD, DQ: 핀
Cont1, Cont2, Cont3: 제어 신호
ELPEN: 셀프 리프레쉬에 들어가는 커맨드
ELPEXIT: 셀프 리프레쉬에서 나가는 커맨드
VBB, VBLH, VHLF, VINT, VIO, VNWL, VOD, VPP: 전압
VDD: 시스템 전압
VSS: 접지 전압
S410~S480: 스텝

Claims (15)

  1. DRAM에 있어서,
    상기 DRAM의 조작 온도를 검출하는 온도 센서,
    다이나믹 메모리 어레이,
    상기 다이나믹 메모리 어레이에 결합되어, 상기 다이나믹 메모리 어레이를 액세스 및 관리하는 제어 회로,
    상기 다이나믹 메모리 어레이 및 상기 제어 회로에 급전하는 복수의 전력 공급 회로, 및
    상기 복수의 전력 공급 회로의 공급 출력을 제어하는 전력 제어 회로
    를 포함하고,
    상기 DRAM이 셀프 리프레쉬 모드에 들어갈 때, 상기 전력 제어 회로는, 상기 DRAM의 상기 조작 온도에 기초하여, 상기 셀프 리프레쉬 모드의 저전력 제어 상태 및 상기 셀프 리프레쉬 모드의 통상 전력 제어 상태의 사이에서 선택적으로 절환하고,
    상기 셀프 리프레쉬 모드의 상기 저전력 제어 상태 동안 상기 DRAM이 상기 셀프 리프레쉬 모드로부터 나오는 것이 요구되는 경우,
    상기 DRAM은, 상기 셀프 리프레쉬 모드의 상기 저전력 제어 상태로부터 상기 셀프 리프레쉬 모드의 상기 통상 전력 제어 상태로 먼저 절환하고,
    그 다음, 상기 DRAM이 상기 셀프 리프레쉬 모드의 상기 통상 전력 제어 상태로부터 대기 모드로 절환하는,
    DRAM.
  2. 제1항에 있어서,
    상기 DRAM은,
    상기 셀프 리프레쉬 모드인 상황 하에서,
    상기 DRAM의 상기 조작 온도가 임계치 온도보다 높을 때, 상기 전력 제어 회로는, 상기 통상 전력 제어 상태에서 조작되고,
    상기 DRAM의 상기 조작 온도가 상기 임계치 온도보다 낮을 때, 상기 전력 제어 회로는, 상기 저전력 제어 상태에서 조작되는,
    DRAM.
  3. 제1항에 있어서,
    상기 전력 제어 회로는,
    상기 저전력 제어 상태에서 조작되는 상황 하에서,
    상기 DRAM의 상기 조작 온도에 기초하여, 상기 저전력 제어 상태로부터 나와서 상기 통상 전력 제어 상태에 들어갈지 여부를 결정하는,
    DRAM.
  4. 제1항에 있어서,
    상기 전력 제어 회로는,
    상기 통상 전력 제어 상태에서 조작되는 상황 하에서,
    상기 DRAM의 상기 조작 온도에 기초하여, 상기 통상 전력 제어 상태로부터 나와서 상기 저전력 제어 상태에 들어갈지 여부를 결정하는,
    DRAM.
  5. 제1항에 있어서,
    상기 복수의 전력 공급 회로는,
    제1 그룹을 포함하는 복수의 그룹으로 나누어지고,
    상기 전력 제어 회로는,
    상기 저전력 제어 상태에서 조작될 때, 또한 내부 셀프 리프레쉬 커맨드 송신 주기에서, 상기 제1 그룹의 상기 전력 공급 회로의 급전 출력을 플로팅 상태에서 액티브 상태로 절환하는 것을 제어하고,
    상기 전력 제어 회로는,
    상기 저전력 제어 상태에서 조작될 때, 또한 상기 내부 셀프 리프레쉬 커맨드 송신 주기 종료 후, 상기 제1 그룹의 상기 전력 공급 회로의 급전 출력을 상기 액티브 상태에서 상기 플로팅 상태로 되돌리는 것을 제어하는,
    DRAM.
  6. 제5항에 있어서,
    상기 전력 제어 회로는,
    상기 통상 전력 제어 상태에서 조작될 때, 상기 제1 그룹의 상기 전력 공급 회로의 급전 출력을 상기 액티브 상태로 보지(保持)하는 것을 제어하는,
    DRAM.
  7. 제5항에 있어서,
    상기 복수의 그룹은 제2 그룹을 포함하고,
    상기 전력 제어 회로는,
    상기 저전력 제어 상태에서 조작될 때, 상기 제2 그룹의 상기 전력 공급 회로의 급전 출력을 상기 액티브 상태에서 상기 플로팅 상태로 절환하는 것을 제어하고,
    상기 전력 제어 회로는,
    상기 통상 전력 제어 상태에서 조작될 때, 상기 제2 그룹의 상기 전력 공급 회로의 급전 출력을 상기 플로팅 상태에서 상기 액티브 상태로 되돌리는 것을 제어하는,
    DRAM.
  8. 제7항에 있어서,
    상기 복수의 그룹은 제3 그룹을 포함하고,
    상기 전력 제어 회로는,
    상기 저전력 제어 상태에서 조작될 때, 상기 제3 그룹의 상기 전력 공급 회로의 급전 출력을 접지 전압에 클램프 하는 것을 제어하고,
    상기 전력 제어 회로는,
    상기 통상 전력 제어 상태에서 조작될 때, 상기 제3 그룹의 상기 전력 공급 회로의 급전 출력을 상기 액티브 상태로 회복하는 것을 제어하는,
    DRAM.
  9. 제8항에 있어서,
    상기 복수의 그룹은 제4 그룹을 포함하고,
    상기 전력 제어 회로는,
    상기 저전력 제어 상태에서 조작될 때, 상기 제4 그룹의 상기 전력 공급 회로의 급전 출력을 상기 액티브 상태로 보지하는 것을 제어하고,
    상기 전력 제어 회로는, 상기 통상 전력 제어 상태에서 조작될 때, 상기 제4 그룹의 상기 전력 공급 회로의 급전 출력을 상기 액티브 상태로 보지하는 것을 제어하는,
    DRAM.
  10. 제1항에 있어서,
    상기 제어 회로는,
    외부 디바이스에 액세스 인터페이스를 제공하는데 이용되는 입력 출력 회로, 및
    상기 입력 출력 회로 및 상기 다이나믹 메모리 어레이의 사이에 결합되어, 내부 셀프 리프레쉬 커맨드, 셀프 리프레쉬에 들어가는 커맨드, 또는 셀프 리프레쉬에서 나가는 커맨드를 포함하는 적어도 하나의 내부 커맨드를 송신 함으로써, 상기 전력 제어 회로를 관리하는 주변 회로
    를 포함하고,
    상기 복수의 전력 공급 회로는,
    상기 입력 출력 회로에 급전하는 입력 출력 전력 공급 회로를 포함하고,
    상기 전력 제어 회로가 상기 저전력 제어 상태에서 조작될 때, 상기 입력 출력 전력 공급 회로의 공급 출력은, 플로팅 상태로 보지하고, 상기 전력 제어 회로가 상기 통상 전력 제어 상태에서 조작될 때, 상기 입력 출력 전력 공급 회로의 공급 출력은, 상기 플로팅 상태에서 액티브 상태로 절환하고,
    상기 복수의 전력 공급 회로는,
    상기 주변 회로에 급전하는 주변 전력 공급 회로를 더 포함하고,
    상기 전력 제어 회로가 상기 저전력 제어 상태 및 상기 통상 전력 제어 상태에서 조작될 때, 상기 주변 전력 공급 회로의 공급 출력은, 모두 상기 액티브 상태로 보지하는,
    DRAM.
  11. 다이나믹 메모리 어레이,
    상기 다이나믹 메모리 어레이에 결합되어, 상기 다이나믹 메모리 어레이를 액세스 및 관리하는 제어 회로,
    상기 다이나믹 메모리 어레이 및 상기 제어 회로에 급전하는, 제1 그룹을 포함하는 복수의 그룹으로 나뉘는 복수의 전력 공급 회로, 및
    상기 복수의 전력 공급 회로의 공급 출력을 제어하는 전력 제어 회로
    를 포함하고,
    DRAM이 셀프 리프레쉬 모드에 들어갈 때, 상기 전력 제어 회로는, 저전력 제어 상태 및 통상 전력 제어 상태의 사이에서 선택적으로 절환하고,
    상기 전력 제어 회로는,
    상기 저전력 제어 상태에서 조작될 때, 또한 내부 셀프 리프레쉬 커맨드 송신 주기에서, 상기 제1 그룹의 상기 전력 공급 회로의 급전 출력을 플로팅 상태에서 액티브 상태로 절환하는 것을 제어하고,
    상기 전력 제어 회로는,
    상기 저전력 제어 상태에서 조작될 때, 또한 상기 내부 셀프 리프레쉬 커맨드 송신 주기 종료 후, 상기 제1 그룹의 상기 전력 공급 회로의 급전 출력을 상기 액티브 상태에서 상기 플로팅 상태로 되돌리는 것을 제어하는,
    DRAM.
  12. 제11항에 있어서,
    상기 제어 회로는,
    외부 디바이스에 액세스 인터페이스를 제공하는데 이용되는 입력 출력 회로, 및
    상기 입력 출력 회로 및 상기 다이나믹 메모리 어레이의 사이에 결합되어, 내부 셀프 리프레쉬 커맨드, 셀프 리프레쉬에 들어가는 커맨드, 또는 셀프 리프레쉬에서 나가는 커맨드를 포함하는 적어도 하나의 내부 커맨드를 송신 함으로써, 상기 전력 제어 회로를 관리하는 주변 회로
    를 포함하고,
    상기 복수의 전력 공급 회로는,
    상기 입력 출력 회로에 급전하는 입력 출력 전력 공급 회로를 포함하고,
    상기 전력 제어 회로가 상기 저전력 제어 상태에서 조작될 때, 상기 입력 출력 전력 공급 회로의 공급 출력은, 플로팅 상태로 보지하고, 상기 전력 제어 회로가 상기 통상 전력 제어 상태에서 조작될 때, 상기 입력 출력 전력 공급 회로의 공급 출력은, 상기 플로팅 상태에서 액티브 상태로 절환하고,
    상기 복수의 전력 공급 회로는,
    상기 주변 회로에 급전하는 주변 전력 공급 회로를 더 포함하고,
    상기 전력 제어 회로가 상기 저전력 제어 상태 및 상기 통상 전력 제어 상태에서 조작될 때, 상기 주변 전력 공급 회로의 공급 출력은, 모두 상기 액티브 상태로 보지하는,
    DRAM.
  13. 제11항에 있어서,
    상기 복수의 전력 공급 회로는,
    상기 다이나믹 메모리 어레이에 급전하는데 이용되는, 제1 메모리 셀 전력 공급 회로와, 제2 메모리 셀 전력 공급 회로와, 제３ 메모리 셀 전력 공급 회로와, 제1 센스 증폭기 전력 공급 회로와, 제2 센스 증폭기 전력 공급 회로와, 제３ 센스 증폭기 전력 공급 회로
    를 포함하고,
    상기 제1 메모리 셀 전력 공급 회로 및 상기 제３ 센스 증폭기 전력 공급 회로는, 상기 제1 그룹에 속하고,
    상기 전력 제어 회로는,
    상기 저전력 제어 상태에서 조작될 때, 상기 제1 센스 증폭기 전력 공급 회로의 공급 출력은, 플로팅 상태로 절환하고, 상기 제2 메모리 셀 전력 공급 회로 및 상기 제3 메모리 셀 전력 공급 회로의 공급 출력은, 접지 전압에 클램프 되고, 상기 제2 센스 증폭기 전력 공급 회로의 공급 출력은, 상기 액티브 상태로 보지하고,
    상기 전력 제어 회로는,
    상기 통상 전력 제어 상태에서 조작될 때, 상기 제1 센스 증폭기 전력 공급 회로, 상기 제2 센스 증폭기 전력 공급 회로, 상기 제2 메모리 셀 전력 공급 회로 및 상기 제3 메모리 셀 전력 공급 회로의 공급 출력은, 상기 액티브 상태로 회복하는,
    DRAM.
  14. 제11항에 있어서,
    상기 DRAM의 조작 온도를 검출하는 온도 센서를 더 포함하고,
    외부 디바이스는, 상기 DRAM이 상기 셀프 리프레쉬 모드에 들어가는 것을 요구할 때, 상기 제어 회로는, 상기 DRAM의 상기 조작 온도에 기초하여, 상기 셀프 리프레쉬 모드에 들어갈지 여부를 결정하는,
    DRAM.
  15. 제14항에 있어서,
    상기 DRAM은, 상기 셀프 리프레쉬 모드에서 조작될 때, 상기 제어 회로는, 상기 DRAM의 상기 조작 온도에 기초하여, 상기 셀프 리프레쉬 모드로부터 나올지 여부를 결정하는,
    DRAM.
KR1020180094704A 2018-06-14 2018-08-14 Dram 및 그 조작 방법 KR102139860B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018113611A JP6709825B2 (ja) 2018-06-14 2018-06-14 Ｄｒａｍ及びその操作方法
JPJP-P-2018-113611 2018-06-14

Publications (2)

Publication Number Publication Date
KR20190141555A KR20190141555A (ko) 2019-12-24
KR102139860B1 true KR102139860B1 (ko) 2020-07-31

Family

ID=67347896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180094704A KR102139860B1 (ko) 2018-06-14 2018-08-14 Dram 및 그 조작 방법

Country Status (4)

Country Link
US (1) US10559342B2 (ko)
JP (1) JP6709825B2 (ko)
KR (1) KR102139860B1 (ko)
TW (1) TWI658459B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10749566B2 (en) * 2018-11-13 2020-08-18 Qualcomm Incorporated Dynamically adjustable radio-frequency (RF) front-end
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11450355B1 (en) 2021-05-03 2022-09-20 Powerchip Semiconductor Manufacturing Corporation Semiconductor memory with temperature dependence
FR3127053B1 (fr) * 2021-09-14 2024-06-14 St Microelectronics Rousset Systéme electronique comprenant une unité de contrôle configurée pour communiquer avec une mémoire

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100110818A1 (en) * 2007-07-12 2010-05-06 Fujitsu Microelectronics Limited Semiconductor device
US20100253317A1 (en) * 2009-04-06 2010-10-07 Elpida Memory, Inc. Semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710903A (en) 1986-03-31 1987-12-01 Wang Laboratories, Inc. Pseudo-static memory subsystem
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
JP2003068075A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp 半導体記憶装置
US7009904B2 (en) * 2003-11-19 2006-03-07 Infineon Technologies Ag Back-bias voltage generator with temperature control
US7266031B2 (en) * 2003-11-19 2007-09-04 Infineon Technologies Ag Internal voltage generator with temperature control
DE102004005667B4 (de) * 2004-02-05 2006-02-09 Infineon Technologies Ag Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7035157B2 (en) * 2004-08-27 2006-04-25 Elite Semiconductor Memory Technology, Inc. Temperature-dependent DRAM self-refresh circuit
KR100614200B1 (ko) 2004-11-03 2006-08-21 삼성전자주식회사 리얼 억세스 타임 측정을 위한 의사 스태틱 램의 셀프리프레쉬 회로 및 이를 위한 셀프 리프레쉬 회로의 동작방법
US20060236027A1 (en) * 2005-03-30 2006-10-19 Sandeep Jain Variable memory array self-refresh rates in suspend and standby modes
US8787105B2 (en) * 2012-05-10 2014-07-22 Nanya Technology Corporation Dynamic random access memory with multiple thermal sensors disposed therein and control method thereof
TWI498890B (zh) 2012-08-10 2015-09-01 Etron Technology Inc 偽靜態隨機存取記憶體之運作方法及相關記憶裝置
JP2014075002A (ja) * 2012-10-03 2014-04-24 Canon Inc 情報処理装置及びその制御方法、並びにプログラム
US9959921B2 (en) * 2016-04-01 2018-05-01 Micron Technology, Inc. Apparatuses and methods for refresh control
GB201609704D0 (en) * 2016-06-03 2016-07-20 Surecore Ltd Memory unit
US10354714B2 (en) * 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100110818A1 (en) * 2007-07-12 2010-05-06 Fujitsu Microelectronics Limited Semiconductor device
US20100253317A1 (en) * 2009-04-06 2010-10-07 Elpida Memory, Inc. Semiconductor device

Also Published As

Publication number Publication date
TW202001900A (zh) 2020-01-01
US10559342B2 (en) 2020-02-11
US20190385668A1 (en) 2019-12-19
JP2019215946A (ja) 2019-12-19
JP6709825B2 (ja) 2020-06-17
KR20190141555A (ko) 2019-12-24
TWI658459B (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
KR102139860B1 (ko) Dram 및 그 조작 방법
US6426908B1 (en) Semiconductor memory device with reduced current consumption in data hold mode
TWI648745B (zh) 揮發性記憶體、具有該揮發性記憶體之記憶體模組及操作該記憶體模組的方法
US8379462B2 (en) Memory device having reduced standby current and memory system including same
US7317648B2 (en) Memory logic for controlling refresh operations
US7548468B2 (en) Semiconductor memory and operation method for same
US7251170B2 (en) Peripheral voltage generator
KR20180000281A (ko) Ddr에 호환되는 메모리 시스템들을 위한 자가 최적화된 파워 관리
US6317657B1 (en) Method to battery back up SDRAM data on power failure
US6335895B1 (en) Semiconductor storage device and system using the same
US5367487A (en) Semiconductor memory device
US9640240B2 (en) Partial access mode for dynamic random access memory
CN102194513A (zh) 自动调整存储器刷新操作频率的电路、方法及其存储器
US11881249B2 (en) Power control circuit, semiconductor apparatus including the same and power control method of semiconductor apparatus
US7505354B2 (en) Word line voltage control circuit for memory devices
CN110739013B (zh) 动态随机存取存储器
US20020009010A1 (en) Dynamic random access memory
US6307803B1 (en) Dynamic random access memory suitable for use as a compatible transistor of a static random access memory and the method for operating the same
US8654594B2 (en) Vdiff max limiter in SRAMs for improved yield and power
KR20040103012A (ko) 센스 엠프 선택 회로 및 센스엠프 선택 방법
US11462259B2 (en) Apparatuses and methods for providing power responsive to internal power usage
KR100313094B1 (ko) 반도체장치의 전류소모 방지형 내부전압 발생기
JPH09320266A (ja) ダイナミック・ランダム・アクセス・メモリ
Tran et al. Adjustable supply voltages and refresh cycle for process variations and temperature changing adaptation in DRAM to minimize power consumption
KR20030053214A (ko) 리프레시 특성 향상을 위한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right