KR102125313B1 - 산화막이 형성된 마이크로 led 및 그의 제조방법 - Google Patents

산화막이 형성된 마이크로 led 및 그의 제조방법 Download PDF

Info

Publication number
KR102125313B1
KR102125313B1 KR1020180166254A KR20180166254A KR102125313B1 KR 102125313 B1 KR102125313 B1 KR 102125313B1 KR 1020180166254 A KR1020180166254 A KR 1020180166254A KR 20180166254 A KR20180166254 A KR 20180166254A KR 102125313 B1 KR102125313 B1 KR 102125313B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
micro led
oxide film
active layer
Prior art date
Application number
KR1020180166254A
Other languages
English (en)
Inventor
이건화
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020180166254A priority Critical patent/KR102125313B1/ko
Application granted granted Critical
Publication of KR102125313B1 publication Critical patent/KR102125313B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

산화막이 형성된 마이크로 LED 및 그의 제조방법을 개시한다.
본 발명의 일 실시예에 따르면, 기판, 상기 기판 위에 형성되며, n형 도펀트로 도핑된 제1 반도체층, 상기 제1 반도체층의 상부에 형성되며, 다중양자우물 구조를 갖는 활성층, 상기 활성층의 상부에 형성되며, p형 도펀트로 도핑된 제2 반도체층 및 상기 제1 반도체층, 활성층 및 제2 반도체층의 측면에 형성된 산화막을 포함하는 것을 특징으로 하는 마이크로 LED를 제공한다.

Description

산화막이 형성된 마이크로 LED 및 그의 제조방법{Micro-LED for Having Oxide Film and Method Thereof}
본 발명은 측벽에 산화막이 형성된 마이크로 LED 및 그의 제조방법에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
일반적으로, LED(Light Emitting Diode)는 풀 컬러 디스플레이, 이미지 스캐너, 각종 신호 시스템 및 광통신 기기의 광원으로 널리 사용되고 있다. 이러한 LED는 활성층에서 발생하는 전자 및 정공의 재결합 원리에 의해 빛을 생성하고 방출시킨다.
LED의 광효율은 내부양자효율(Internal Quantum Efficiedncy, IQE) 및 외부양자효율(External Quantum Efficiency, EQE 또는 '광추출효율')에 의해 결정된다. 여기서, 외부양자효율은 LED로부터 방출된 광자의 수와 LED 내로 주입된 전자의 수의 비율을 의미한다. 더욱 구체적으로 설명하면, 외부양자효율은 LED가 전자를 광자로 얼마나 효율적으로 변환시키는지, 그리고 변환된 광자를 가시광선 또는 적외선의 형태로 얼마나 방출하는지를 정량화한 수치이다.
외부양자효율은 주입효율, 내부양자효율 및 추출효율의 함수이다. 이때, 내부양자효율은 LED의 활성층에서 발생하는 모든 전자 및 정공의 재결합 비율을 의미하며, 추출효율은 활성층에서 생성된 광자의 비율을 나타낸다.
한편, LED는 주입되는 전류밀도가 점차 증가함에 따라 반대로, 외부양자효율은 감소되는 경향이 있는데, 이를 효율저하(Efficiency Droop)라고 한다. 이러한 원인에는 효율 롤오버(Efficiency Roll-over), 오제(Auger) 프로세스, 캐리어 누설 프로세스(Carrier Leakage Process), 열효과 및 결함밀도 등이 있으며, 이는 LED 성능을 저해하는 주요한 요인이 될 수 있다.
최근에는 이러한 문제를 해결하기 위해서, 일반적으로 사용되는 대면적 LED에 비교하여 전류분산효과 및 전류주입효율이 뛰어난 마이크로(Micro) LED에 관한 연구가 활발하게 진행되고 있다.
마이크로 LED는 100㎛ 이하의 크기를 가지며, 효율저하 문제를 해결하는 것뿐만 아니라, 종래의 대면적 LED보다 향상된 전기 및 광학적 특성을 갖는다. 이에 따라, 마이크로 LED는 조명, 디스플레이(Display) 및 자동차 헤드램프(Head-lamp) 등에 적용되고 있으며, 이 외에도 다양한 산업분야에서 LED의 대체광원으로 적용되고 있다.
도 1은 종래의 마이크로 LED의 구조를 도시한 도면이다.
도 1을 참조하면, 종래의 마이크로 LED(100)는 기판(미도시)상에 n형 Ⅲ-Ⅴ족의 이원계, 삼원계 또는 사원계 화합물로 이루어지는 제1 반도체층(120), 제1 반도체층(120)의 상부로 다중양자우물(Multiple Quantum Well, MQW) 구조를 갖는 활성층(130) 및 p형 Ⅲ-Ⅴ족의 이원계, 삼원계 또는 사원계 화합물로 이루어지는 제2 반도체층(140)이 순차적으로 에피택시 성장(Epitaxy Growth)되어 형성된다.
제1 반도체층(120)이 메사 식각(MESA Etching)에 의해 일부 식각되어 노출됨에 따라, 제1 반도체층(120)의 상면에는 제1 전극패드(125)가 형성되며, 제2 반도체층(140)의 상면에 제2 전극패드(145)가 형성된다. 그리고 패시베이션층(150)은 제1 반도체층(120), 활성층(130) 및 제2 반도체층(140)을 포위하도록 형성된다. 전극패드(125, 145)에 전압이 인가됨에 따라, 활성층(130)에서는 전자 및 전공의 결합이 발생하며, 종래의 마이크로 LED(100)는 외부로 빛을 방출한다.
그러나 종래의 마이크로 LED(100)를 제조하는 과정에서 건식식각(Dry Etching), 데미지 본드(Damage Bond), 단글링 본드(Dangling Bond) 및 EPI 결함(EPI Defect) 등에 의해 측벽(110)에 결함이 발생할 수 있다. 종래의 마이크로 LED(100)의 크기는 일반적인 LED의 크기와 비교하여 매우 작기 때문에, 동일한 크기의 결함이 발생하더라도 상대적으로 마이크로 LED(100)의 결함밀도(Defect Density)는 증가하게 된다. 결함밀도의 증가는 마이크로 LED의 비방사 재결합(Non-radiative Surface Recombination)의 원인으로 작용하며, 결과적으로, 외부양자효율의 저하를 야기한다.
본 발명의 일 실시예는, 마이크로 LED의 측벽에 형성된 결함을 제거하기 위해 산화막이 형성된 마이크로 LED 및 그의 제조방법을 제공하는 데 일 목적이 있다.
본 발명의 일 측면에 의하면, 기판, 상기 기판 위에 형성되며, n형 도펀트로 도핑된 제1 반도체층, 상기 제1 반도체층의 상부에 형성되며, 다중양자우물 구조를 갖는 활성층, 상기 활성층의 상부에 형성되며, p형 도펀트로 도핑된 제2 반도체층 및 상기 제1 반도체층, 활성층 및 제2 반도체층의 측면에 형성된 산화막을 포함하는 것을 특징으로 하는 마이크로 LED를 제공한다.
본 발명의 일 측면에 의하면, 상기 기판은, GaAs, GaN, SiC, ZnC, Si 또는 사파이어 중 어느 하나로 구성되는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 제1 반도체층은, Al을 포함하는 n형 반도체 물질인 AlGaInP, AlInP 및 AlGaAs 중 어느 하나로 구성되는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 제1 반도체층은, 굴절률이 서로 다른 동일한 물질이 교대로 적층되는 구조를 갖는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 활성층은, 우물층과 장벽층이 교대로 한번 또는 그 이상 적층되는 구조를 갖는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 제2 반도체층은, 상기 제2 반도체층은, Al을 포함하는 p형 반도체 물질인 AlGaInP, AlInP, AlGaAs 또는 p형 반도체 물질인 GaP 중 어느 하나로 구성되는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 제2 반도체층은, 굴절률이 서로 다른 동일한 물질이 교대로 적층되는 구조를 갖는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 마이크로 LED 제조과정에 있어서, 기판 상에 제1 반도체층, 활성층 및 제2 반도체층을 성장시키는 성장과정, 상기 제1 반도체층, 활성층 및 제2 반도체층의 일부를 식각하는 식각과정, 상기 제1 반도체층, 활성층 및 제2 반도체층의 측면에 산화막을 형성하는 산화막 형성과정, 상기 제1 반도체층 및 제2 반도체층의 상면에 각각 제1 전극패드 및 제2 전극패드를 형성하는 전극패드 형성과정 및 상기 산화막 표면에 패시베이션층을 형성하는 패시베이션층 형성과정을 포함하는 마이크로 LED 제조과정을 제공한다.
본 발명의 일 측면에 의하면, 상기 성장과정은, 상기 기판 상에 버퍼층 또는 에칭스톱층을 성장시키는 과정을 더 포함하는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 식각과정은, 플라즈마를 이용한 건식식각에 의해 상기 제1 반도체층, 활성층 및 제2 반도체층의 일부를 식각하는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 제2 전극패드는, ITO 투명 또는 불투명 물질로 구성되는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 마이크로 LED 측벽 산화과정에 있어서, 기 설정된 양의 N2를 가스 도관으로 유입시키는 가스 도관 유입과정, 용기 내의 H2O를 기화시키는 기화과정, N2에 의해 수송된 수증기를 증기 도관을 이용하여 튜브 용광로로 유입시키는 튜브 용광로 유입과정 및 상기 튜브 용광로에 의해 가열된 수증기를 이용하여 상기 마이크로 LED의 측벽을 산화시키는 산화과정을 포함하는 것을 특징으로 하는 마이크로 LED 측벽 산화과정을 제공한다.
본 발명의 일 측면에 의하면, 상기 N2는, 기체 상태인 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 산화과정은, 상기 마이크로 LED의 측벽을 산화시켜 산화막을 형성시키는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명의 일 측면에 따르면, 산화막을 형성시켜 마이크로 LED의 측벽에 형성된 결함을 제거함으로써, 마이크로 LED의 비방사 재결합을 감소시키고 외부양자효율을 향상시킬 수 있는 장점이 있다.
도 1은 종래의 마이크로 LED의 구조를 도시한 도면이다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 마이크로 LED의 제조과정을 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 산화막 형성장치가 산화막을 형성하는 과정을 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 마이크로 LED를 도시한 도면이다.
도 5는 본 발명의 제2 실시예에 따른 마이크로 LED를 도시한 도면이다.
도 6은 본 발명의 제3 실시예에 따른 마이크로 LED를 도시한 도면이다.
도 7은 본 발명의 제4 실시예에 따른 마이크로 LED를 도시한 도면이다.
도 8은 본 발명의 제5 실시예에 따른 마이크로 LED를 도시한 도면이다.
도 9는 본 발명의 제6 실시예에 따른 마이크로 LED를 도시한 도면이다.
도 10은 본 발명의 일 실시예에 따른 마이크로 LED의 제조과정을 도시한 흐름도이다.
도 11은 본 발명의 일 실시예에 따른 산화막 형성장치가 마이크로 LED의 측벽에 산화막을 형성하는 과정을 도시한 흐름도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에서, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서 "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해서 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 본 발명의 각 실시예에 포함된 각 구성, 과정, 공정 또는 방법 등은 기술적으로 상호간 모순되지 않는 범위 내에서 공유될 수 있다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 마이크로 LED의 제조과정을 도시한 도면이다.
도 2a에 도시된 바와 같이, 기판(220) 상에 순서대로 제1 반도체층(230), 활성층(240) 및 제2 반도체층(250)을 성장시키는 성장공정이 수행된다. 여기서, 기판(220)은 GaAs로 구현될 수 있으나, 반드시 이에 한정되는 것은 아니고, GaN, SiC, ZnC, Si 또는 사파이어 등으로도 구현될 수 있다. 마이크로 LED(200)의 제조공정에 의해 기판(220)의 표면에 발생하는 불순물은 모든 공정이 완료된 후에 습식세척에 의해 제거될 수 있다.
여기서, 기판(210)의 상면에는 버퍼층(미도시)이 배치될 수도 있다. 버퍼층(미도시)은 기판(210)과 제1 반도체층(230) 간의 격자상수 차이를 줄여 기판(210)과 제1 반도체층(230)을 정합시키기 위한 층으로서, 도펀트가 도핑되지 않은 언도프(Undoped) 상태의 GaAs, GaN, AlN, AlGaN 및 InGaN 등으로 구성될 수 있으나, 이에 한정되지 않는다.
제1 반도체층(230)은 n형 도펀트가 도핑된 n형 반도체층으로 구현될 수 있으며, Al을 포함하는 반도체 물질인 AlGaInP, AlInP 및 AlGaAs 중 어느 하나로 구성될 수 있다. 제1 반도체층(230)이 Al을 포함하는 n형 반도체 물질로 구성됨에 따라, 후술할 산화공정에서 제1 반도체층(230)은 H2O와의 산화반응을 하며, 이에 의해 측벽(210)에는 산화막(미도시)이 형성된다. 이에 대해서는 도 2d 및 도 3에서 상세하게 설명하도록 한다.
제1 반도체층(230)은 적어도 하나 이상의 n형 반도체층으로 구성될 수 있으며, DBR(Distributed Bragg reflector, 또는 '분산 브래그 리플렉터')이 형성된 층을 포함하여 구성될 수도 있다. 제1 반도체층(230)은 에피택시(Epitaxy), 화학증착방법(CVD), 스퍼터링(Sputtering), 유기금속기상성장법(MOCVD) 또는 증기상 에피택시(HVPE) 등의 방법 중 어느 하나의 방법에 의해서 기판(210)에 형성될 수 있다.
활성층(240)은 제1 반도체층(230)에서 생성된 전자와 제2 반도체층(250)에서 생성된 정공이 만나 재결합하는 층으로서, 전자와 정공의 재결합에 의해 빛이 생성된다. 활성층(240)은 단일양자우물(Single Quantum Well, SQW) 또는 복수 개의 양자우물층을 갖는 다중양자우물(Multiple Quantum Well, MQW) 구조로 구현될 수 있다. 활성층(240)이 다중양자우물 구조로 구성될 경우, 활성층(240)은 에너지 밴드가 서로 다른 우물층(미도시)과 장벽층(미도시)이 교대로 한번 또는 그 이상 적층되는 구조를 갖는다.
활성층(240)의 우물층(미도시)/장벽층(미도시)은 AlGaInP/AlGaInP, AlGaInP/AlInP, AlGaAs/AlGaAs, AlGaAs/GaAs 또는 AlGaAs/InGaAs 등으로 구성될 수 있으나, 우물층(미도시)은 Al을 포함해야 하며, 우물층(미도시)으로 사용되는 물질은 가시광선 영역부터 적외선 영역까지의 파장을 방출할 수 있는 밴드갭 에너지를 가질 수 있다.
제2 반도체층(250)은 p형 도펀트가 도핑된 반도체 물질로 구성될 수 있으며, Al을 포함하는 반도체 물질인 AlGaInP, AlInP 및 AlGaAs 중 어느 하나로 구성되거나, GaP로 구성될 수 있다. 이는 제1 반도체층(230)과 마찬가지로, 산화막 형성장치(미도시)에 의해 산화공정이 수행될 때, H2O와의 산화반응에 의해 측벽(210)에 산화막을 형성시키기 위함이다.
제2 반도체층(250)은 적어도 하나 이상의 층으로 구성될 수 있으며, DBR이 형성된 층을 포함하여 구성될 수도 있다. 제2 반도체층(250)은 활성층(240) 상에 에피택시(Epitaxy), 화학증착방법(CVD), 스퍼터링(Sputtering), 유기금속기상성장법(MOCVD) 또는 증기상 에피택시(HVPE) 등의 방법 중 어느 하나의 방법에 의해서 형성될 수 있다.
도 2b를 참조하면, 기판(220) 상에 제1 반도체층(230), 활성층(240) 및 제2 반도체층(250)이 성장되면, 제1 반도체층(230), 활성층(240) 및 제2 반도체층(250)의 일부분을 식각하는 식각공정이 수행된다. 이러한 식각방법에 의해 제1 반도체층(230)의 상면이 일부분 노출되며, 마이크로 LED(200)는 MESA 구조로 구현될 수 있다. 제1 반도체층(230), 활성층(240) 및 제2 반도체층(250)은 플라즈마 건식식각(Plasma Dry Etching) 방법에 의해 식각될 수 있으나, 이에 한정되지는 않는다.
도 2c를 참조하면, 웨이퍼(Wafer) 형태의 다이(Die)를 기 설정된 크기로 분리하기 위해, 기판(220), 제1 반도체층(230), 활성층(240) 및 제2 반도체층(250)의 일부분을 식각하는 식각공정이 수행된다.
도 2d를 참조하면, 제1 반도체층(230), 활성층(240) 및 제2 반도체층(250)의 측벽(210)을 산화시키는 산화공정이 수행된다. 산화막 형성장치(미도시)는 수증기(H2O)를 수송(Carrier)시키는 수단으로 N2 가스를 이용하여 고온의 증기(Vapor)가 외부로 배출될 수 있도록 한다. 이 증기가 외부로 배출됨에 따라, Al을 포함하는 물질로 구성된 마이크로 LED(200)의 각 반도체층의 측벽(210)에서는 산화반응이 발생하게 된다.
상술한 바와 같이, 제1 반도체층(230), 활성층(240) 및 제2 반도체층(250)은 Al을 포함하는 반도체 물질로 구성되어 있기 때문에, 각 반도체층(230, 240, 250)의 측벽(210)은 산화반응에 의해 절연성의 산화막(260)으로 변화하게 된다. 단, 제2 반도체층(250)의 상면은 활성층(240)에서 생성된 빛이 발산되므로, 산화막 형성장치(미도시)는 제2 반도체층(250)의 상면에 보호막(미도시)을 배치시킨 후, 산화공정을 수행하도록 한다.
산화막 형성장치(미도시)에 의해 측벽(210)에 산화막(260)이 형성됨에 따라, 측벽(210)의 굴절률은 변화하게 되는데, 이는, 활성층(240)에서 변환된 광자가 가시광선 또는 적외선의 형태로 방출되는 비율을 증가시킨다. 배경기술에서 언급하였듯이, 마이크로 LED(200)를 제조하는 과정에서 건식식각(Dry Etching), 데미지 본드(Damage Bond), 단글링 본드(Dangling Bond) 및 EPI Defect 등에 의해 측벽(210)에 결함이 발생할 수 있다. 이 결함은 비방사 재결합 증가의 원인으로 작용하며, 이는, 곧, 외부양자효율의 저하를 야기할 수 있다. 산화막 형성장치(미도시)에 의한 산화막(260)의 형성은 측벽(210)의 결함을 제거함으로써 마이크로 LED(200)의 외부양자효율이 저하되는 것을 방지한다. 산화막 형성장치(미도시)를 이용하여 측벽(210)에 산화막(260)을 형성시키는 과정에 대해서는 도 3을 참조하여 더욱 상세하게 설명하도록 한다.
도 2e를 참조하면, 식각에 의해 일부분 노출되어 있는 제1 반도체층(230) 및 제2 반도체층(250)의 상면에 각각 제1 전극패드(235) 및 제2 전극패드(255)가 형성된다.
제1 전극패드(230)는 전류가 주입됨에 따라, 제1 반도체층(230)에 전자를 제공한다. 제1 전극패드(230)의 수직 아래에는 활성층(240)이 존재하지 않기 때문에, 전자 및 정공의 결합에 의한 빛의 생성이 발생하지 않는다. 따라서, 제1 전극패드(230)는 투명 또는 반투명의 재질로 구성될 필요 없이, AuGe, Ni 및 Au 등의 금속 물질로 구성될 수 있다.
제2 전극패드(255)는 활성층(240)에서 발생된 빛을 외부로 발산하므로, 빛이 외부로 잘 발산될 수 있도록 투명 또는 반투명의 재질로 구성될 수 있다. 이에 따라, 제2 전극패드(255)는 ITO 투명전극층으로 구성될 수 있으나, 이에 한정되지는 않는다. 도면에는 도시되지 않았지만, 제2 전극패드(255)는 금속패드(미도시)를 더 포함할 수 있다. 따라서, 전류가 주입됨에 따라, 제2 반도체층(250)에는 정공이 제공된다.
도 2f를 참조하면, 산화막(260) 표면에 패시베이션층(270)을 형성하는 패시베이션 공정이 수행된다. 절연성의 패시베이션층(270)이 형성됨에 따라, 마이크로 LED(200)는 누설 전류의 전기적 특성으로부터 안정화될 수 있다. 패시베이션층(270)은 SiO2, SixNy, 또는 SiOxNy 등의 물질로 구성될 수 있으며, 양한증착(Deposition) 방법, 예를 들어, 저압화학기상증착(Low Pressure Chemical Vapor Deposition, LPCVD), 플라즈마화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 또는 스퍼터링(Sputtering) 방법 등에 의해 형성될 수 있다.
도 2g를 참조하면, 마이크로 LED(200)의 어레이(Array) 배선 결합을 위해 제1 전극패드(235) 및 제2 전극패드(255)를 덮고 있던 상부의 패시베이션층(270)을 일부분 제거하는 제거과정이 수행된다. 패시베이션층(270)은 화학물질 또는 식각 등에 의해 제거될 수 있으며, 이때, 제1 전극패드(235) 및 제2 전극패드(255)가 손상되지 않도록, 패시베이션층(270)의 일부가 식각된다.
이와 같은 과정에 의해 제조된 마이크로 LED(200)는 산화반응에 의해 산화막(260)이 형성되며, 이에 따라 측벽(210)에 형성된 결함이 제거된다. 결함이 제거됨으로써 마이크로 LED(200)는 전자를 광자로 효율적으로 변환시키며, 동시에 변환된 많은 수의 광자를 가시광선 또는 적외선의 형태로 방출할 수 있다. 결과적으로, 마이크로 LED(200)는 비방사 재결합이 감소하게 되어, 외부양자효율이 증가한다.
나아가, 산화막(260)이 형성된 마이크로 LED(200)는 굴절률 변화에 의한 크로스 토크(Crosstalk)를 최소화하며, 좁은 빔 발산(Narrow Beam Divergence) 특성을 갖게 된다. 그 뿐만 아니라, 마이크로 LED(800)는 높은 색순도(Color Purity)의 빛을 외부로 방출한다.
도 3은 본 발명의 일 실시예에 따른 산화막 형성장치가 산화막을 형성하는 과정을 도시한 도면이다.
산화막 형성장치(300)는 MFC(310), 가스 도관(320), 용기(330), 증기 도관(340) 및 튜브 용광로(350)를 포함한다.
MFC(Mass Flow Controller, 310)는 유입되는 N2의 흐름을 측정하고 제어하는 장치로서, 기 설정된 양의 N2가 가스 도관(320) 내부로 유입될 수 있도록 실시간으로 N2의 유량을 제어한다.
가스 도관(320)은 N2가 이동하는 통로로서, 가스 도관(320)의 말단부는 용기(330)의 내부로 연결되어 있다.
용기(330)의 내부에는 약 90℃의 H2O가 담겨져 있으며, 용기(330)의 일 측면에는 H2O의 수위 또는 밀도를 측정하기 위해 기포 액위장치(Bubbler, 미도시)가 결합될 수 있다. 또한, 90℃의 H2O를 수증기로 기화시키기 위해 용기(330)의 타 측면에는 가열장치(미도시)가 부가될 수 있다.
여기서, 가스 도관(320)에 의해 용기(330) 내로 유입된 N2는 가열장치(미도시)에 의해 기화된 수증기를 수송(Carrier)하여 증기 도관(340)을 거쳐 튜브(350)로 유입시킨다.
상술한 바와 같이, 증기 도관(340)은 수증기가 이동하는 통로로서, 증기 도관(340)의 말단부는 튜브 용광로(350)와 연결되어 있다.
튜브 용광로(350)는 N2에 의해 수송된 수증기를 가열시키는 장치로서, 수증기의 온도를 약 430℃까지 상승시켜 이를 배출한다.
산화막 형성장치(300)는 튜브 용광로(350)에 의해 배출된 고온의 수증기를 이용하여, 마이크로 LED(200)의 측벽(210)을 산화시키는데, 예를 들어, 제1 반도체층(230), 활성층(240), 제2 반도체층(250)이 AlGaAs로 구성되는 경우, 산화반응식은 다음과 같다.
AlGaAs + 6H2O → Al2O3 + As2O3 + 6H2
즉, AlGaAs는 수증기에 의해 산화됨으로써, 마이크로 LED(200)의 측벽(210)에는 Al2O3 산화막(260)이 형성된다. 산화막(260)은 측벽(210)에 형성된 결함이 제거되는 효과를 갖는다. 여기서, 산화막 형성장치(300)는 보호막(미도시) 등을 이용하여 제2 반도체층(250)의 상면은 산화되지 않도록 한다.
측벽(210)에 산화막(260)이 형성된 마이크로 LED(200)는 적층구조 및 각 구성요소의 배치에 따라 다양한 형태로 구현될 수 있으며, 이에 대해서는 도 4 내지 도 11을 참조하여 설명하도록 한다.
도 4는 본 발명의 일 실시예에 따른 마이크로 LED를 도시한 도면이다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 마이크로 LED(400)는 기판(410), 에칭스톱층(420), 제1 반도체층(430), 제1 전극패드(435), 활성층(440), 제2 반도체층(450), 제2 전극패드(455), 산화막(460) 및 패시베이션층(470)을 포함한다.
각 구성요소에 대해서는 도 2a 내지 2g에서 상세히 설명하였으므로, 자세한 설명은 생략하도록 한다.
기판(410) 상에는 차례로 에칭스톱층(420), 제1 반도체층(430), 활성층(440) 및 제2 반도체층(450)이 성장되며, 본 발명의 일 실시예에 따른 기판(410)은 GaAs로 구성될 수 있다.
에칭스톱층(420)은 식각공정에 의해 제1 반도체층(430), 활성층(440) 및 제2 반도체층(450)이 식각됨에 따라, 기판(410)까지 식각되는 것을 방지하는 일종의 기판(410) 보호층으로써, GaInP 또는 AlAs로 구성될 수 있다.
제1 반도체층(430)은 전자가 생성되는 층으로서, n형 도펀트가 도핑된 반도체 물질로 구성되며, 구체적으로, n형 AlGaInP로 또는 n형 AlInP로 구현된다.
제1 전극패드(435)는 제1 반도체층(430)의 상면에 배치되며, 제1 전극패드(435)에 의해 제1 반도체층(430)으로 전류가 주입된다.
활성층(440)은 제1 반도체층(430)의 전자 및 제2 반도체층(450)의 정공이 재결합됨에 따라 빛이 생성되는 층으로서, 다중양자우물 구조로 구현될 수 있다. 상술한 바와 같이, 활성층(440)은 AlGaInP/AlGaInP, AlGaInP/AlInP, AlGaAs/AlGaAs, AlGaAs/GaAs 또는 AlGaAs/InGaAs 등으로 구현될 수 있으며, 우물층(미도시)으로 사용되는 물질의 밴드갭은 적외선 영역의 파장을 방출할 수 있다.
제2 반도체층(450)은 전류가 주입됨에 따라 정공이 생성되는 층으로서, 각각 서로 다른 두 개의 p형 도펀트가 도핑된 층으로 구성될 수 있다. 본 발명의 일 실시예에 따른 제2 반도체층(450)의 상부 및 하부는 각각 p형 GaP 및 p형 AlInp로 구현될 수 있다.
제2 전극패드(455)는 활성층(440)에서 발생된 빛을 외부로 발산하며, 빛이 외부로 잘 발산될 수 있도록 투명 또는 반투명의 재질로 구성될 수 있다. 제2 전극패드(455)는 제2 반도체층(450)의 상면에 배치되며, 제2 전극패드(455)에 의해 제2 반도체층(450)에는 정공이 제공된다.
산화막(460)은 산화막 형성장치(300)에 의해 마이크로 LED(400)의 측벽에 형성되며, 도 3에서 상술한 바와 같이, 각 반도체층에 포함된 Al이 산화됨에 따라 물성이 변하면서 측벽에는 산화막(460)이 형성된다. 이러한 산화막(460)은 마이크로 LED(400)의 굴절률을 변화시키며, 이는, 활성층(240)에서 생성된 광자의 외부 방출 비율을 증가시키는 원인으로 작용한다.
패시베이션층(470)은 마이크로 LED(400)는 누설 전류의 전기적 특성으로부터 안정화시킨다.
도 5는 본 발명의 제2 실시예에 따른 마이크로 LED를 도시한 도면이다.
본 발명의 제2 실시예에 따른 마이크로 LED(500)의 제1 반도체층(530)은 서로 다른 두 개의 층으로 구성된다. 제1 반도체층(530)의 하부는 n형 DBR(Distributed Bragg Reflector, 또는 '분산 브래그 리플렉터')층(532)의 형태로 구성되며, 상부는 n형 도펀트가 도핑된 n형 반도체층(534)으로 구성된다.
n형 DBR층(532)이 형성됨에 따라 제1 반도체층(530)의 굴절률은 변화되며, 이는 광의 반사율을 개선하는 요인으로 작용한다. DBR은 고굴절률의 n형 반도체 물질 및 저굴절률의 n형 반도체 물질이 교대로 적층된 형태로써, 패터닝된 바이아 홀(미도시)에 높은 Al 조성비를 갖는(High Al Composition) AlGaAs 및 낮은 Al 조성비를 갖는(Low Al Composition) AlGaAs를 교차로 주입시키거나, MBE(Molecular Beam Epitaxy) 혹은 MOCVD(Metal Organic ChemicalVapor Deposition) 등의 박막성장방법에 의해 형성될 수 있다.
보다 구체적으로, n형 DBR층(532)이 AlxGa1-xAs로 구성될 경우, DBR은 x=0.8~0.95인 고굴절률을 갖는 AlGaAs 및 x=0.1~0.6 범위인 저굴절률을 갖는 AlGaAs가 교차된 형태로 구현될 수 있다.
도 6은 본 발명의 제3 실시예에 따른 마이크로 LED를 도시한 도면이다.
본 발명의 제3 실시예에 따른 마이크로 LED(600)는 제1 반도체층(630) 및 제2 반도체층(650) 모두에 DBR이 형성된 층을 포함한다. 제1 반도체층(630)의 하부는 n형 DBR층(632)으로 구성되며, 상부는 n형 도펀트가 도핑된 n형 반도체층(634)으로 구성된다. 제2 반도체층(650)은 p형 도펀트가 도핑된 굴절률이 서로 다른 AlGaAs가 교차되어 DBR을 구성하는 형태로 구현된다.
제1 반도체층(630) 및 제2 반도체층(650)에 DBR이 형성됨에 따라, 마이크로 LED(600)는 RCLED(Resonant Cavity Light Emitting Diodes, 또는 '공진 공동 LED')의 형태로 구현될 수 있다.
도 7은 본 발명의 제4 실시예에 따른 마이크로 LED를 도시한 도면이다.
본 발명의 제4 실시예에 따른 마이크로 LED(700)는 본 발명의 제4 실시예에 따른 마이크로 LED(600)의 n형 반도체층(634)이 제거된 형태로서, 제1 반도체층(710) 및 제2 반도체층(730)은 DBR 구조가 형성된 형태로 구성된다.
도 8은 본 발명의 제5 실시예에 따른 마이크로 LED를 도시한 도면이다.
본 발명의 제5 실시예에 따른 마이크로 LED(800)는 본 발명의 제4 실시예에 따른 마이크로 LED(700)와 동일한 적층구조로 구성되지만, 식각방법에 따른 제1 전극패드(825)의 배치에 의해 본 발명의 제4 실시예에 따른 마이크로 LED(700)와 상이한 구조를 갖는다.
즉, 마이크로 LED(800)는 제1 반도체층(820), 활성층(830) 및 제2 반도체층(840)의 일부가 좌우 대칭인 형태로 식각된다. 이에 따라, 제1 반도체층(820)의 좌측 및 우측 일부분이 동일한 면적으로 노출된 형태가 되며, 노출된 부분에는 제1 전극패드(825)가 배치된다.
도 9는 본 발명의 제6 실시예에 따른 마이크로 LED를 도시한 도면이다.
본 발명의 제6 실시예에 따른 마이크로 LED(900)는 수직(Vertical)구조로 구성된다. 이러한 수직구조 마이크로 LED(900)의 적층구조는 본 발명의 제4 및 제5 실시예에 따른 마이크로 LED(700, 800)의 적층구조와 동일한 형상으로 구현되나, 수직구조 마이크로 LED(900)의 경우, 하부기판(910) 및 상부기판(950)을 더 포함하며, 전극패드(925, 945)의 배치가 상이한 구조를 갖는다.
하부기판(910) 상에는 제1 반도체층(920), 활성층(930) 및 제2 반도체층(940)이 성장되며, 하부기판(910)의 하면에는 제1 전극패드(925)가 배치된다. 하부기판(910)은 GaAs, GaN, SiC, ZnC, Si 또는 사파이어 중 어느 하나로 구성될 수 있으며, 열 전도성이 좋은 금속 물질이 접합된다.
상부기판(950)은 제2 반도체층(940)의 상면에 배치되며, 상부기판(950)의 상면에 제2 전극패드(945)를 배치하기 위해, 상부기판(950)의 일부분은 식각되어 노출된 형태로 구성될 수 있다. 마찬가지로, 상부기판(910)은 GaAs, GaN, SiC, ZnC, Si 또는 사파이어 중 어느 하나로 구성될 수 있으며, 열 전도성이 좋은 금속 물질이 접합된다.
하부기판(910) 및 상부기판(950)에 금속 전도체가 접합됨에 따라, 마이크로 LED(900)는 내부에서 발생한 열을 효과적으로 방출시킬 수 있다. 그리고 활성층(930)에서 발광된 빛은 상부기판(920)의 상면에 배치된 제2 전극패드(945)로 발광되는데, 마이크로 LED(900)가 수직구조로 구성됨에 따라, 제2 전극패드(945)의 면적이 확대됨으로써, 마이크로 LED(900)의 출력 특성이 우수해지는 효과를 갖는다.
도 10은 본 발명의 일 실시예에 따른 마이크로 LED의 제조과정을 도시한 흐름도이다.
기판(220) 상에 제1 반도체층(230), 활성층(240) 및 제2 반도체층(250)이 순차적으로 성장된다(S1010). 기판(220)과 제1 반도체층(230) 사이에는 버퍼층(미도시) 또는 에칭스톱층(420, 520, 620)이 형성될 수 있다.
제1 반도체층(230), 활성층(240) 및 제2 반도체층(250)의 일부가 식각된다(S1020). 제1 반도체층(230), 활성층(240) 및 제2 반도체층(250)이 MESA 구조의 형태로 식각되며, 플라즈마를 이용한 건식식각이 수행될 수 있다. 그리고 어레이(Array) 상태의 웨이퍼(Wafer)를 분리하기 위해 기판(220)의 일부까지 식각하는 딥 에칭(Deep Etchig)이 수행될 수 있다.
제1 반도체층(230), 활성층(240) 및 제2 반도체층(250)의 측면에 산화막(260)을 형성시킨다(S1030). 산화막 형성장치(300)는 제1 반도체층(230), 활성층(240) 및 제2 반도체층(250)의 측면을 산화하여 산화막(260)을 형성시킨다.
제1 반도체층(230) 및 제2 반도체층(250)의 상면에 각각 제1 전극패드(235) 및 제2 전극패드(255)가 형성된다(S1040). 제1 전극패드(235)로 주입된 전류에 의해 제1 반도체층(230)에는 전자가 생성되며, 제2 전극패드(255)에 의해 제2 반도체층(255)에는 정공이 생성된다. 활성층(240)에서는 전자와 정공의 재결합이 발생하는데, 이때, 생성된 빛은 제2 전극패드(255)로 발광된다.
산화막(260) 표면에 패시베이션층(270)이 형성된다(S1050). 산화막 형성장치(300)에 의해 제1 반도체층(230), 활성층(240) 및 제2 반도체층(250)의 측면에 산화막(260)이 형성되면, 마이크로 LED(200)가 누설 전류로부터 안정화될 수 있도록 패시베이션층(270)을 형성시킨다.
도 11은 본 발명의 일 실시예에 따른 산화막 형성장치가 마이크로 LED의 측벽에 산화막을 형성하는 과정을 도시한 흐름도이다.
산화막 형성장치(300)는 기 설정된 양의 N2를 가스 도관(320)으로 유입시킨다(S1110). 가스 도관(320)을 거쳐 N2는 용기(330)로 유입된다.
산화막 형성장치(300)는 용기(330) 내의 H2O를 기화시킨다(S1120). 가열장치(미도시)에 의해 H2O는 기화되어 수증기로 변화하며, 이때, N2는 수증기를 수송하여 증기 도관(340)으로 유입된다.
산화막 형성장치(300)는 N2에 의해 수송된 수증기를 증기 도관(340)을 이용하여 튜브 용광로(350)로 유입시킨다(S1130). N2에 의해 수송된 수증기는 튜브 용광로(350)에서 약 430℃까지 가열된다.
산화막 형성장치(300)는 튜브 용광로(350)에 의해 가열된 수증기를 이용하여 마이크로 LED(200)의 측벽(210)을 산화시킨다(S1140). 투브 용광로(350)로로부터 고온의 수증기가 배출되면, 산화막 형성장치(300)는 마이크로 LED(200)의 측벽에 산화막(260)을 형성시킨다. 이때, 산화막 형성장치(300)는 보호막(미도시)을 이용하여 제2 반도체층(250)의 상면은 산화되지 않도록 한다.
도 10 및 11에서는 각 과정을 순차적으로 실행하는 것으로 기재하고 있으나, 이는 본 발명의 일 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것이다. 다시 말해, 본 발명의 일 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 일 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 도 10 및 11에 기재된 순서를 변경하여 실행하거나 각 과정 중 하나 이상의 과정을 병렬적으로 실행하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이므로, 도 10 및 11은 시계열적인 순서로 한정되는 것은 아니다.
한편, 도 10 및 11에 도시된 과정들은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 즉, 컴퓨터가 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등) 및 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등)를 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200, 400, 500, 600, 700, 800, 900: 마이크로 LED
110, 210: 측벽
220, 410, 510, 610, 810: 기판
910: 하부기판
950: 상부기판
120, 230, 430, 530, 630, 710, 820, 920: 제1 반도체층
125, 235, 435, 535, 635, 715, 825, 925: 제1 전극패드
130, 240, 440, 540, 640, 720, 830, 930: 활성층
140, 250, 450, 550, 650, 730, 840, 940: 제2 반도체층
145, 255, 455, 555, 655, 735, 845, 945: 제2 전극패드
260, 460, 560, 660, 740, 850, 960: 산화막
150, 270, 470, 570, 670, 750, 860, 970: 패시베이션층
420, 520, 620: 에칭스톱층
532, 632: n형 DBR층
534, 634: n형 반도체층
300: 산화막 형성장치
310: MFC
320: 가스 도관
330: 용기
340: 증기 도관
350: 튜브 용광로

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 마이크로 LED를 제조하는 방법에 있어서,
    기판 상에 버퍼층, 제1 반도체층, 활성층 및 제2 반도체층을 성장시키는 성장과정;
    상기 제1 반도체층의 상면 일부분이 노출되어 상기 마이크로 LED가 MESA 구조를 갖도록, 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층의 일부를 식각하는 제1 식각과정;
    웨이퍼 형태의 다이(Die)를 기 설정된 크기로 분리하기 위해, 상기 기판, 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층의 일부를 식각하는 제2 식각과정;
    외부로부터 질소가스에 의해 수송되는 고온의 증기가 배출되며, 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층의 측면에 산화막을 형성하는 산화막 형성과정;
    상기 제1 반도체층 및 제2 반도체층의 상면에 각각 제1 전극패드 및 제2 전극패드를 형성하는 전극패드 형성과정;
    상기 마이크로 LED가 누설전류의 전기적 특성으로부터 안정화될 수 있도록, 상기 산화막 표면에 패시베이션층을 형성하는 패시베이션층 형성과정; 및
    상기 마이크로 LED의 어레이 배선결합을 위해 상기 제1 전극패드 및 상기 제2 전극패드를 덮는 상부 패시베이션 층 일부를 제거하는 제거과정을 포함하며,
    상기 버퍼층은 상기 기판 상에 배치되어 상기 기판과 상기 제1 반도체층 간의 격자상수 차이를 줄여 상기 기판과 상기 제1 반도체층을 정합시키며, 도펀트가 도핑되지 않은 상태의 GaAs, GaN, AlN, AlGaN 및 InGaN 중 일부 또는 전부로 구성되고,
    상기 제1 반도체층은 DBR(Distributed Bragg reflector)이 형성된 층 및 Al을 포함하는 n형 반도체 물질인 AlGaInP, AlInP 및 AlGaAs 중 어느 하나로 구성되는 n형 반도체층을 포함하고,
    상기 활성층은 에너지 밴드가 서로 다른 우물층 및 장벽층이 교대로 1회 또는 그 이상 적층되는 다중양자우물 구조를 갖고,
    상기 우물층 및 장벽층은 각각 AlGaInP/AlGaInP, AlGaInP/AlInP, AlGaAs/AlGaAs, AlGaAs/GaAs 또는 AlGaAs/InGaAs로 구성될 수 있으며, 상기 우물층은 가시광선 영역부터 적외선 영역까지의 파장을 방출할 수 있는 밴드갭 에너지를 갖는 물질로 구현되고,
    상기 제2 반도체층은 DBR이 형성된 층 및 Al을 포함하는 p형 반도체 물질인 AlGaInP, AlInP, AlGaAs 또는 p형 반도체 물질인 GaP 중 어느 하나로 구성되는 p형 반도체층을 포함하고,
    상기 제2 반도체층의 상면으로 상기 활성층에서 생성된 빛이 발산되어야 하기에, 상기 산화막 형성과정은 상기 제2 반도체층의 상면에 보호막이 배치된 후 수행되고,
    상기 산화막은 활성층에서 변환된 광자가 가시광선 또는 적외선으로 방출되는 비율을 증가시키고, 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층의 측면의 결함을 제거하여 상기 마이크로 LED의 외부양자효율의 저하를 방지하고,
    상기 제1 전극패드는 금속물질로 구성되고, 제2 전극패드는 상기 활성층에서 발생된 빛을 외부로 발산시켜야 하므로 투명 또는 반투명재질로 구성되는 것을 특징으로 하는 마이크로 LED 제조방법.
  9. 제8항에 있어서,
    상기 성장과정은,
    상기 기판 상에 에칭스톱층을 성장시키는 과정을 더 포함하는 것을 특징으로 하는 마이크로 LED 제조방법.
  10. 제8항에 있어서,
    상기 제1 식각과정은,
    플라즈마를 이용한 건식식각에 의해 상기 제1 반도체층, 활성층 및 제2 반도체층의 일부를 식각하는 것을 특징으로 하는 마이크로 LED 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020180166254A 2018-12-20 2018-12-20 산화막이 형성된 마이크로 led 및 그의 제조방법 KR102125313B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180166254A KR102125313B1 (ko) 2018-12-20 2018-12-20 산화막이 형성된 마이크로 led 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180166254A KR102125313B1 (ko) 2018-12-20 2018-12-20 산화막이 형성된 마이크로 led 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR102125313B1 true KR102125313B1 (ko) 2020-06-22

Family

ID=71142338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180166254A KR102125313B1 (ko) 2018-12-20 2018-12-20 산화막이 형성된 마이크로 led 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR102125313B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021137535A1 (ko) * 2019-12-29 2021-07-08 서울바이오시스주식회사 디스플레이용 발광 소자 및 그것을 가지는 유닛 픽셀

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000053477A (ko) * 1999-01-14 2000-08-25 디. 크레이그 노룬드 패시베이션된 고 알루미늄 함유 3-5족 물질로 제조된개선된 반도체 장치
KR20050094337A (ko) * 2003-01-23 2005-09-27 소니 가부시끼 가이샤 수증기 산화 장치
KR100612191B1 (ko) * 2002-11-26 2006-08-14 가부시끼가이샤 도시바 면발광형 반도체 레이저 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000053477A (ko) * 1999-01-14 2000-08-25 디. 크레이그 노룬드 패시베이션된 고 알루미늄 함유 3-5족 물질로 제조된개선된 반도체 장치
KR100612191B1 (ko) * 2002-11-26 2006-08-14 가부시끼가이샤 도시바 면발광형 반도체 레이저 및 그 제조 방법
KR20050094337A (ko) * 2003-01-23 2005-09-27 소니 가부시끼 가이샤 수증기 산화 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021137535A1 (ko) * 2019-12-29 2021-07-08 서울바이오시스주식회사 디스플레이용 발광 소자 및 그것을 가지는 유닛 픽셀
US11631714B2 (en) 2019-12-29 2023-04-18 Seoul Viosys Co., Ltd. Light emitting device for display and unit pixel having the same

Similar Documents

Publication Publication Date Title
TWI484657B (zh) 發光二極體
JP3559446B2 (ja) 半導体発光素子および半導体発光装置
KR101300355B1 (ko) Ｖｃｓｅｌ 시스템
US20070202624A1 (en) Nitride-based semiconductor light-emitting device and method of manufacturing the same
JP2002222989A (ja) 半導体発光素子
JP6947386B2 (ja) 半導体発光素子および半導体発光素子の製造方法
CN107464863A (zh) 氮化物半导体发光器件及其制作方法
TWI714146B (zh) 具有光提取強化之利用內部色彩轉換之發光二極體
US20220224080A1 (en) Vertical cavity surface emitting laser device and manufacturing method thereof
JP3787321B2 (ja) 半導体発光素子
JP2008085338A (ja) オプトエレクトロニクス素子を製造する方法及びオプトエレクトロニクス素子
KR102125313B1 (ko) 산화막이 형성된 마이크로 led 및 그의 제조방법
US20050139842A1 (en) Semiconductor light emitting element and fabrication method thereof
JP2006040998A (ja) 半導体発光素子、半導体発光素子用エピタキシャルウェハ
KR20080035652A (ko) 모놀리식형 반도체 레이저
JP2007324582A (ja) 集積型半導体発光装置およびその製造方法
JP2017204579A (ja) 垂直共振器型発光素子及び垂直共振器型発光素子の製造方法
JPH08255952A (ja) 半導体発光素子の製法
CN107645121B (zh) 脊形阵列半导体激光器及其制作方法
WO2021140802A1 (ja) 発光素子
JP2006210961A (ja) 窒化ガリウム系化合物半導体発光素子
JP2007324579A (ja) 集積型半導体発光装置およびその製造方法
US20170084784A1 (en) Light-emitting device and production method therefor
CN113922208A (zh) GaN基蓝紫光垂直腔面发射激光器芯片及其制作方法
CN113380931A (zh) 提高发光效率的红光发光二极管芯片及其制备方法

Legal Events

Date Code Title Description
GRNT Written decision to grant