KR102124419B1 - 집적회로와 온칩 전압 발생회로에서 출력된 전압의 변동을 제어하는 방법 - Google Patents

Abstract

온칩 전압 발생회로로부터 전압 출력의 변동을 제어하는 집적회로와 방법이 제공된다. 집적회로는, 공급된 입력 전압으로부터 동작하고 공급된 입력 전압과 다른 온칩 전압 공급을 출력 노드에서 발생하도록 구성된 전압 발생회로를 구비한다. 회로 블록은 전압 발생회로에 의해 발생된 온칩 전압 공급을 받도록 구성되고, 이 회로 블록의 동작 중에 회로 블록이 출력 노드에 대한 가변 부하를 제공한다. 또한, 발진회로가, 출력 노드에 대한 추가적인 부하를 제공하기 위해 출력 노드에 접속되고, 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 발생하도록 구성된다. 제어회로는 트리거 상태에 응답하여 발진회로에 의해 출력 노드에 주어진 추가적인 부하를 조정하도록 구성된다. 이것은 회로 블록에 의해 주어진 출력 노드에 대한 부하의 변동을 상쇄할 목적으로 변경될 수 있는 출력 노드에 대한 추가적인 부하를 제공하는 특히 간단하고 효율적인 메카니즘을 제공함으로써, 온칩 전압 발생회로로부터의 전압 출력의 변동이 제어될 수 있도록 한다.

Description

집적회로와 온칩 전압 발생회로에서 출력된 전압의 변동을 제어하는 방법{AN INTEGRATED CIRCUIT AND METHOD FOR CONTROLLING VARIATION IN THE VOLTAGE OUTPUT FROM ON-CHIP VOLTAGE GENERATION CIRCUITRY}

본 발명은, 온칩 전압 발생회로에서 출력된 전압의 변동을 제어하는 집적회로와, 이와 같은 전압 출력의 변동의 제어를 달성하기 위한 집적회로의 작동방법에 관한 것이다.

온칩 전압 공급을 발생하도록 구성된 온칩 전압 발생회로를 집적회로에 설치하는 것이 알려져 있다. 일반적으로, 전압 발생회로는 집적회로에 공급된 입력 전압을 받고, 그것으로부터 온칩 전압 공급을 유도한다. 전압 발생회로는 다양한 형태, 예를 들어 로우 드롭아웃(low drop out: LDO) 레귤레이터 또는 차지 펌프(charge pump)의 형태를 취할 수 있다. 차지 펌프가 온칩 전압 발생회로에 대해 특히 대중적인 선택이며, 이와 같은 차지 펌프에 대해 다수의 많은 설계가 존재한다. 다음의 논문들은 다양한 공지된 설계의 예를 설명하고 있다:

1) "Energy Processing Circuits for Low-Power Applications" by Y Ramadass, Massachusetts Institute of Technology, June 2009;

2) "Charge Pumps: an Overview" by L Pylarinos, University of Toronto;

3) "Efficiency Improvement in Charge Pump Circuits" by C Wang et al, IEEE Journal of Solid-State Circuits, volume 32, number 6, June 1997;

4) "Analogue Very Large-Scale Integrated Circuits Design of Two-Phase and Multi-Phase Voltage Doublers with Frequency Regulation" by F Qiu, Ohio University, November 1999;

5) "Temperature-Adaptive Back-Bias Voltage Generator for RCAT Pseudo SRAM" by J Son et al, ETRI Journal, volume 32, number 3, June 2010;

6) "Performance Limits of Switched-Capacitor DC-DC Converters" by M Makowski et al, IEEE 1995;

7) "Design of High-Performance CMOS Charge Pumps In Phase-Locked Loops" by W Rhee, IEEE 1999; and

8) "Calculating Essential Charge-Pump Parameters" by V Vitchev, Power Electronics Technology, July 2006.

이와 같은 전압 발생회로가 온칩으로 설치될 때, 이들 전압 발생회로들에 의해 발생된 온칩 전압 공급에 접속된 부품들에 의해 이끌어진 전류가 작은 상황이 빈번하며, 이것이 전압 발생회로의 출력에 대해 경부하(light loading) 상태를 일으킬 수 있다. 이와 같은 경부하가 일어나면, 이것이 전압 발생회로에 의해 발생된 온칩 전압 공급을 안전하지 않은 레벨까지 증가시킬 수 있다. 더구나, 전압 발생회로의 출력에 대한 부하는 예측하기가 곤란하다.

이와 같은 문제를 해소하려고 시도하기 위한 한가지 공지된 메카니즘은, 전압 발생회로의 출력 노드에서의 전압 레벨이 특정한 임계값보다 상승할 때, 전하를 접지로 덤프하는 아날로그 리미터 회로를 사용하는 것이다. 그러나, 이와 같은 접근방법은 갑자기 작동하여 상당한 에너지를 소모하므로 이상적이지 않다.

"A High Efficiency Regulated Charge Pump over Wide Input and Load Range" by R Guo et al, IEEE 2010의 논문에는, 경부하 상황을 처리하기 위해, 차지 펌프의 일부를 무력화하거나 및/또는 클록을 게이트로 제어할 수 있는 다수의 전압 비교기 및 증폭기를 포함하는 아날로그 제어 메카니즘이 개시되어 있다. 그러나, 이와 같은 아날로그 제어 메카니즘은 크기가 크고 변동 문제를 겪기 쉽다. 더구나, 기준 전압에 의해 거동이 제어되므로, 프로그램 가능성도 희생된다.

따라서, 온칩 전압 발생회로에서 출력된 전압의 변동을 제어하는 향상된 기술을 제공하는 것이 유리할 것이다.

일면에 따르면, 본 발명은, 공급된 입력 전압으로부터 동작하여 상기 공급된 입력 전압과 다른 온칩 전압 공급을 출력 노드에서 발생하도록 구성된 전압 발생회로와, 상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급을 받고, 동작중에, 상기 출력 노드에 대해 가변 부하를 제공하도록 구성된 회로 블록과, 상기 출력 노드에 접속되어 상기 출력 노드에 대해 추가적인 부하를 제공하고 상기 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 발생하도록 구성된 발진회로와, 트리거 상태에 응답하여 상기 발진회로에 의해 상기 출력 노드에 제공된 상기 추가적인 부하를 조정하도록 구성된 제어회로를 구비하고, 상기 제어회로는, 상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급의 값의 변동을 모니터링하기 위해 상기 발진신호를 모니터링하도록 구성된 모니터링 회로를 더 구비하고, 상기 모니터링 회로는 상기 발진신호의 적어도 한 개의 소정의 변동에 응답하여 상기 트리거 상태를 표시하도록 구성되고, 상기 제어회로는 상기 트리거 상태에 응답하여, 상기 출력 노드에 대한 상기 추가적인 부하의 양을 변동하기 위해 상기 발진회로의 전력 소비가 변동되도록 하는, 집적회로를 제공한다.

본 발명에 따르면, 전압 발생회로에 의해 발생된 온칩 전압 공급을 받은 회로 블록은 이 전압 발생회로의 출력 노드에 대해 가변 부하를 제공한다. 그러나, 회로 블록이 출력 노드에 대해 부하를 제공하는 유일한 부품은 아니며, 추가로 출력 노드에 대해 추가적인 부하를 제공하기 위해 발진회로가 출력 노드에 접속된다. 발진회로는, 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 발생한다. 더구나, 본 발명에 따르면, 제어회로는, 발진회로에 의해 출력 노드에 주어진 추가적인 부하를 조정함으로써 트리거 상태에 응답하도록 구성된다. 발진회로에 의해 출력 노드에 대해 주어진 추가적인 부하를 조정할 수 있도록 함으로써, 이것은 전압 발생회로로부터 출력된 온칩 전압 공급의 변동이 제어될 수 있도록 하며, 특히, 회로 블록에 의해 출력 노드에 대해 제공된 부하가 변동할 때 발생할지도 모르는 출력 전압의 변동을 보상하는 메카니즘을 제공한다.

트리거 상태는 다양한 형태를 취할 수 있다. 예를 들어, 회로가 다수의 서로 다른 동작 모드를 갖고, 동작 모드에 의존하여 출력 노드에 대해 제공된 부하가 변동하는 경우에, 트리거 상태는 회로 블록의 동작 모드의 변화의 검출로서, 제어회로가 발진회로에 의해 출력 노드에 주어진 추가적인 부하를 조절하게 함으로써, 회로 블록이 현재의 동작 모드로부터 새로운 동작 모드로 변경할 때 회로 블록에 의해 주어진 부하의 변화를 보상할 수 있다.

그러나, 이와 달리, 또는 이에 덧붙여, 회로 블록에 의해 출력 노드에 대해 주어진 부하의 변동이 온칩 전압 공급의 전압 레벨의 변화를 일으키고, 전압 레벨이 소정의 양보다 많이 변화하면, 이것을 이용하여 트리거 상태를 기동시킬 수 있기 때문에, 온칩 전압 공급의 값을 직접 모니터링함으로써 트리거 상태가 일어날 수 잇다. 본 발명에 따르면, 출력 노드에 대해 추가적인 부하를 제공하는데 사용된 것과 동일한 회로, 즉 발진회로도 그것의 출력에서 온칩 전압 공급이 변동하는 방식에 의존하여 주파수가 변동하는 신호를 발생하므로, 이와 간은 기능이 용이하게 포함될 수 있다.

따라서, 본 발명에 따르면, 발진회로를 사용하여 출력 노드에 대해 종합적인 추가 부하를 제공할 수 있으며, 이 추가적인 부하의 양을 조정가능하여 회로 블록에 의해 제공된 부하의 변동을 보상할 수 있다. 더구나, 전술한 종래기술의 아날로그 리미터 회로에 의해 소모된 에너지와는 현저히 다르게, 이 추가적인 부하에 의해 이끌어진 누적된 에너지를 그 자체로 유용한 기능을 위해 사용할 수 있다. 특히, 발진회로에 의해 발생된 발진신호는 온칩 전압 공급의 값이 변동할 때 변동하는 주파수를 가지므로, 필요한 경우에 이 출력 자체를 이용하여, 트리거 상태를 언제 개시할 것인지와, 이에 따라 발진회로에 의해 출력 노드에 대해 주어진 추가적인 부하의 양을 언제 조정할지를 판정할 수 있다.

일 실시예에서, 제어회로는, 상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급의 값의 변동을 모니터링하기 위해 상기 발진신호를 모니터링하도록 구성된 모니터링 회로를 더 구비하고, 상기 모니터링 회로는 발진신호의 적어도 1개의 소정의 변동에 응답하여 트리거 상태를 표시하도록 구성된다. 그후, 상기 제어회로는 상기 트리거 상태에 응답하여, 상기 출력 노드에 대한 추가적인 부하의 양을 변동하기 위해 발진회로의 전력 소비가 변동되도록 한다. 따라서, 이와 같은 실시예에서는, 트리거 상태를 표시할 것인지 여부를 판정하기 위해 발진신호의 변동을 모니터링하는 모니터링 회로가 제공된다. 트리거 상태가 발생하면, 발진회로의 소비 전력을 변동하여 추가적인 부하의 양을 변동한다. 이것은 온칩 전압 발생회로로부터 출력된 전압의 변동을 제어하는 매우 간단하고 효율적인 메카니즘을 제공한다.

모니터링 회로가 모니터링하는 적어도 한 개의 소정의 변동은 다양한 형태를 취할 수 있다. 그러나, 일 실시예에서, 발진신호의 상기 적어도 한 개의 소정의 변동은, 온칩 전압 공급의 값이 소정의 레벨을 넘어 증가하였다는 것을 표시하는 소정의 변동을 포함하고, 상기 제어회로는, 모니터링 회로에 의한 상기 소정의 변동의 검출에 응답하여, 상기 발진회로의 전력 소비가 증가되도록 함으로써, 상기 출력 노드에 대한 상기 추가적인 부하의 양을 증가시킨다. 따라서, 이와 같은 실시예에서는, 회로 블록에 의해 주어진 부하가 낮을 때, 전압 발생회로에서 출력된 전압이 증가하기 쉬우므로, 억제하지 않으면 안전하지 않은 레벨로 폭주할 수 있기 때문에, 저부하 상태를 용이하게 검출할 수 있다. 그러나, 전술한 실시예에 따르면, 온칩 전압 공급이 소정의 레벨을 넘어 증가하였다는 것을 검출하자마자, 제어회로가 발진회로의 전력 소비를 증가시킴으로써, 출력 노드에 대한 전체 부하를 증가시킨다. 발진회로에 의해 주어진 이와 같은 추가적인 부하의 증가는 전압 레벨이 하강하게 한다. 일부 실시예에서는, 전압 발생회로로부터의 출력 전압이 안전하지 않은 레벨로 증가할 위험성을 경감시키기 위해 이와 같은 조치가 그 자체만으로 충분할지도 모르지만, 또 다른 실시예에서는, 회로 블록으로부터 저부하의 로딩 기간 동안 전압을 안전한 레벨로 제한하기 위해, 전압 발생회로의 설정을 조정하는 것 등의 1개 이상의 다른 조치와 결합하여 이와 같은 조치를 사용할 수 있다.

전압 발생회로는, 다양한 형태를 취할 수 있지만, 일 실시예에서는, 출력 노드에 대한 부하가 감소할 때, 온칩 전압 공급의 값이 증가하도록 하는 방식으로 이 온칩 전압 공급을 발생하도록 구성된 차지 펌프회로를 구비한다.

제어회로는 다양한 형태를 취할 수 있지만, 일 실시예에서, 제어회로는, 발진회로를 출력 노드에 접속하고 온칩 전압 공급으로부터 발진회로에 대한 동작 전압을 발생하도록 구성된 커플링 회로를 더 구비한다. 그후, 제어회로는, 모니터링 회로에 의한 상기 적어도 한 개의 소정의 변동의 검출에 응답하여, 출력 노드에 대한 추가적인 부하의 양을 변동하기 위해, 커플링회로가 발진회로에 대한 동작 전압을 변동하게 하도록 구성된다. 따라서, 이와 같은 실시예에서는, 따라서, 이와 같은 실시예에서는, 커플링회로를 사용하여, 온칩 전압 공급이 변동할 때 변동하는 발진회로에 대한 동작 전압을 제공함으로써, 온칩 전압 공급의 값이 변동할 때 발진회로에 의해 발생된 발진신호의 주파수가 변동하도록 보장한다. 그러나, 동작 전압의 실제 공칭값은 커플링 회로에 의해 변동되어, 발진회로의 동작으로 인한 전력 소비와 이에 따라 출력 노드에 대해 주어진 추가적인 부하의 양을 변동할 수 있다. 따라서, 일례를 들어, 트리거 상태가 존재하지 않을 때, 동작 전압이 온칩 전압 공급의 레벨보다 낮은 제 1 레벨이 되도록 선택되어, 발진회로가 비교적 느리게 발진하도록 하여 전력을 덜 소비한다. 따라서, 이와 같은 상황에서는 추가적인 부하의 양이 비교적 낮아진다. 그러나, 트리거 상태의 검출시에, 커플링 회로가 동작 전압의 레벨을 온칩 전압 공급의 레벨에 더 가까운 제 2 레벨로 증가시킴으로써, 전력 소비를 증가시키고 추가적인 부하의 양을 증가시킨다. 이와 같은 상황에서는, 발진 주파수가 트리거 상태의 검출 전의 발진 주파수에 비해 비교적 빨라진다.

커플링 회로는 다양한 형태를 취할 수 있다. 그러나, 일 실시예에서, 커플링 회로는, 출력 노드와 발진회로에 대한 동작 전압을 제공하는 공급 라인 사이에 병렬 접속된 복수의 스위치 소자들을 구비하고, 처음에는 상기 복수의 스위치 소자들의 선택된 서브셋이 온이 되지만, 상기 적어도 한 개의 소정의 변동의 검출시에, 제어회로가 커플링 회로의 저항을 변동하기 위해 상기 복수의 스위치 소자 중에서 어느 스위치 소자들이 온되는지 변경한다. 개별적인 스위치 소자들이 모두 유사한 저항을 나타내며, 트리거 상태가 검출되었는지 여부에 의존하여 다른 수의 스위치 소자들이 온된다. 이와 달리, 특정한 스위치 소자들이 다른 스위치 소자들과 다른 저항을 가지므로, 사용된 전체 수의 스위치 소자들이 변화하지 않지만, 트리거 상태가 검출되었는지 여부에 의존하여 다른 스위치 소자들이 사용된다.

스위치 소자는 다양한 형태를 취할 수 있지만, 일 실시예에서, 각각의 스위치 소자는 적어도 한 개의 트랜지스터를 구비한다.

온칩 전압 공급의 변동을 모니터링할 때, 회로 블록에 의해 주어진 부하의 변화에 기인한 변동과 공급된 입력 전압의 변화로 인한 변동을 구별하는 것이 유용하다. 일 실시예에서, 이것은, 상기 출력 노드와 공급된 입력 전압을 제공하는 입력 노드에 교대로 접속되도록 발진회로를 배치하고, 입력 노드에 접속될 때, 발진회로가 공급된 입력 전압을 표시하는 기준 발진신호를 발생하도록 구성함으로써 달성된다. 그후, 모니터링 회로는 발진신호와 기준 발진신호를 비교하여 비교 출력을 발생하도록 구성된 비교회로를 구비하고, 모니터링 회로는 비교 출력의 변동을 모니터링하여 상기 적어도 한 개의 소정의 변동을 검출하도록 구성된다. 이와 같은 접근방식은 전력 효율적이고 면적 효율적인 해결책을 제공하지만, 임의의 시점에서 발진회로에서 발생된 발진신호가 출력 노드 또는 입력 노드에서의 전압에 대한 정보만을 제공하고 있기 때문에 샘플링 주파수가 다소 영향을 받는다.

샘플링 주파수를 향상시켜, 더 높은 대역폭의 해결책을 제공하기 위해, 집적회로는, 이와 달리, 공급된 입력 전압을 제공하는 입력 노드에 접속되고 공급된 입력 전압을 표시하는 기준 발진회로를 발생하도록 구성된 기준 발진회로를 더 구비한다. 이때, 모니터링 회로는, 발진신호와 기준 발진신호를 비교하여 비교 출력을 발생하도록 구성된 비교회로를 구비하고, 모니터링 회로는 비교 출력의 변동을 모니터링하여 상기 적어도 한 개의 소정의 변동을 검출하도록 구성된다. 본 실시예에서는, 발진신호와 기준 발진신호가 병렬로 발생되고 있으므로, 이것이 더욱 정밀한 비교 출력을 제공한다.

이와 같은 실시예에서는, 별개의 커플링 회로들이 발진회로 및 기준 발진회로 모두에 대해 설치되고, 이들 2개의 커플링 회로가 공동으로 제어회로에 의해 제어되므로, 발진회로 및 기준 발진회로 모두에 대해 동작 전압의 변경이 동시에 행해진다.

온칩 전압 공급이 소정의 레벨을 넘어 증가하였다는 것의 검출에 의해 제어회로가 발진회로의 전력 소비를 증가시키는 실시예에서는, 모니터링 회로가, 상기 발진회로의 전력 소비가 증가되도록 한 후, 발진신호를 계속 모니터링하도록 더 구성되고, 이때 제어회로는, 온칩 전압 공급의 값이 소정의 시간 동안 상기 소정의 레벨보다 아래로 감소하였다는 것을 모니터링 회로가 발진신호로부터 판정한 것에 응답하여, 발진회로의 전력 소비를 줄임으로써, 출력 노드에 대한 추가적인 부하의 양을 줄인다. 따라서, 이와 같은 실시예에서는, 트리거 상태의 검출이 제어회로가 발진회로의 전력 소비를 일시적으로 증가시키도록 하여, 온칩 전압 공급이 특정한 양의 시간 동안 소정의 레벨 아래로 감소한 시간까지 출력 노드에 대한 추가적인 부하의 양을 일시적으로 증가시킨 후, 발진회로의 전력 소비를 감소시켜 출력 노드에 대한 추가적인 부하의 양을 감소시킨다. 일 실시예에서는, 이때 트리거 상태가 검출되기 전에 해당하는 레벨까지 전력 소비가 줄어든다.

회로 블록에 의해 주어진 출력 노드에 대한 부하의 변동을 상쇄하려고 시도하기 위해 발진회로에 의해 출력 노드에 대해 주어진 추가적인 부하를 변경하는 전술한 메카니즘 이외에, 1개 이상의 추가적인 메카니즘이 사용될 수도 있다. 예를 들어, 일 실시예에서, 공급된 입력 전압으로부터 동작하여 상기 공급된 입력 전압과 다른 온칩 전압 공급을 출력 노드에서 발생하도록 구성된 전압 발생회로와, 상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급을 받고, 동작중에, 상기 출력 노드에 대해 가변 부하를 제공하도록 구성된 회로 블록과, 상기 출력 노드에 접속되어 상기 출력 노드에 대해 추가적인 부하를 제공하고 상기 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 발생하도록 구성된 발진회로와, 트리거 상태에 응답하여 상기 발진회로에 의해 상기 출력 노드에 제공된 상기 추가적인 부하를 조정하도록 구성된 제어회로를 구비하고, 제어회로는, 상기 온칩 전압 공급에 대한 원하는 값을 표시하는 상기 발진신호의 초기값에 대한 발진신호의 값의 변동을 모니터링하고, 상기 변동을 임계량 아래로 감소시킬 목적으로, 상기 변동이 상기 임계량을 초과하는 경우, 전압 발생회로의 1개 이상의 설정값을 조정하도록 구성된다. 임계량이 초과된 경우 전압 발생회로의 1개 이상의 설정값들이 조정되게 하는 여기에서 언급한 임계량은, 일 실시예에서는, 트리거 상태를 표시하고 발진회로의 전력 소비가 변경되게 하는 상기 적어도 한 개의 소정의 변동과는 다르다. 특히, 일 실시예에서는, 이와 같은 임계량이 트리거 상태를 표시하는 소정의 변동보다 작으므로, 처음에는 변동을 임계량 아래로 다시 감소시킬 목적으로 전압 발생회로의 설정값이 조정되고, 트리거 상태를 표시하는 레벨로 변동이 더 증가하는 경우에만, 발진회로의 전력 소비를 변경하여 출력 노드에 대한 추가적인 부하의 양을 변경한다.

변동이 임계량을 초과하는 경우에 조정되는 전압 발생회로의 1개 이상의 설정값은, 다양한 형태를 취할 수 있으며, 예를 들면, 전압 발생회로에 주어지는 클록신호를 조정하는 것을 포함해도 된다. 그러나, 일 실시예에서, 전압 발생회로는 복수의 동작 모드에서 동작할 수 있는 차지 펌프회로를 구비하므로, 조정될 수 있는 설정값들은 어떤 동작 모두에서 차지 펌프가 동작하여야 하는지를 표시하는 설정값들을 포함할 수 있다.

일 실시예에서, 전압 발생회로는, 관련된 인에이블 신호에 의해 각각 인에이블되는 복수의 차지 펌프 유닛들로서 형성된 차지 펌프회로를 구비하고, 상기 차지 펌프회로는 복수의 동작 모드에서 동작가능하고, 각각의 동작 모드는 인에이블 신호들의 값들의 관련된 패턴에 의해 선택되어, 사용된 차지 펌프 유닛들과, 이에 따라 차지 펌프 회로의 구동 강도(drive strength)가 동작 모드에 의존하여 변동한다. 이때, 제어회로에 의해 조정된 1개 이상의 설정값들은 상기 복수의 차지 펌프 유닛들과 관련된 인에이블 신호들의 값들을 적어도 포함한다. 일 실시예에서는, 개별적인 차지 펌프 유닛들은 병렬로 논리적으로 배치되므로, 사용된 차지 펌프 유닛들의 수를 변경함으로써, 이것이 차지 펌프 회로의 구동 강도, 따라서 차지 펌프 회로에 의해 발생된 출력 전압에 직접 영향을 미친다. 따라서, 회로의 이와 같은 신규한 배치는, 차지 펌프 회로의 구동 강도가 출력 노드에 대한 부하를 고려하여 동작 중에 인시튜(in situ)로 변경될 수 있도록 한다. 더구나, 프로그래밍가능한 인에이블 신호는 프로세스 왜곡(process skew), 온도 및 전압 변동을 보상하는 필드 프로그래밍 가능성(field programmability)을 허용하므로, 이 신규한 배치는 온칩을 사용하기 위한 특히 유연한 차지 펌프회로를 제공한다.

일 실시예에서, 각각의 차지 펌프 유닛은 적어도 한 개의 차지 펌프 블록을 구비하고, 각각의 차지 펌프 블록은, 상기 출력 노드와 공급된 입력 전압을 제공하는 입력 노드 사이에 직렬 배치되어 제 1 중간 노드를 제공하는 제 1 복수의 트랜지스터들과, 상기 입력 노드와 기준 전압 사이에 직렬 배치되어 제 2 중간 노드를 제공하는 제 2 복수의 트랜지스터들과, 상기 제 1 중간 노드와 상기 제 2 중간 노드 사이에 접속된 커패시터 소자를 구비하고, 충전 동작 단계 중에는, 상기 제 1 복수의 트랜지스터들 중에서 적어도 한 개의 트랜지스터와 상기 제 2 복수의 트랜지스터들 중에서 적어도 한 개의 트랜지스터가 기동되어 상기 입력 노드와 상기 기준 전압 사이에 커패시터를 접속하는 충전 트랜지스터들로서 동작하고, 방전 동작 단계중에는, 상기 제 1 복수의 트랜지스터들 중에서 적어도 한 개의 다른 트랜지스터와 상기 제 2 복수의 트랜지스터들 중에서 적어도 한 개의 다른 트랜지스터가 기동되어 상기 입력 노드와 상기 출력 노드 사이에 커패시터를 접속하는 방전 트랜지스터들로서 동작한다.

특정한 일 실시예에서, 상기 제 2 복수의 트랜지스터들의 트랜지스터들은 동일한 형태를 갖고, 상기 제 2 복수의 트랜지스터들 중에서 상기 적어도 한 개의 트랜지스터는 클록신호의 제 1 위상에 의해 충전 단계중에 기동되고, 상기 제 2 복수의 트랜지스터들 중에서 상기 적어도 한 개의 다른 트랜지스터는 상기 클록신호의 제 2 위상에 의해 방전 단계중에 기동되고, 상기 제 1 및 제 2 위상이 상보 위상이다. 입력 노드와 기준 전압 사이에 접속된 제 2 복수의 트랜지스터들 내부에서 동일한 형태의 트랜지스터들을 이용함으로써, 특정한 공지기술에서 사용된 복잡한 비중첩(non-overlapping) 클록 발생기의 사용을 피할 수 있으므로, 공급된 입력 전압과 기준 전압의 단락(shorting) 가능성을 피할 수 있다(기준 전압은 일반적으로 접지 전압 공급이다).

특정한 일 실시예에서, 상기 제 2 복수의 트랜지스터의 트랜지스터들은 NMOS 트랜지스터이다. 따라서, 충전 단계중에 기동되는 제 2 복수의 트랜지스터 중에서 적어도 한 개의 트랜지스터가 NMOS 트랜지스터이기 때문에, 이 적어도 한 개의 트랜지스터 양단의 임계전압 강하에 의해 단락 전위가 제한된다. 더구나, 제 2 복수의 트랜지스터들에 대해 비교적 소형의 소자 크기가 사용되어, 전류를 제한한다.

일 실시예에서, 상기 제 1 복수의 트랜지스터들 및 상기 제 2 복수의 트랜지스터들 중에서 적어도 한 개가 차지 펌프 유닛과 관련된 인에이블 신호에 의해 기동된 인에이블 트랜지스터들을 구비한다.

특정한 일 실시예에서, 제 1 복수의 트랜지스터들은 상기 인에이블 트랜지스터들을 구비하고, 충전 단계중에, 제 1 인에이블 트랜지스터를 포함하는 상기 제 1 복수의 트랜지스터들 중에서 다수의 트랜지스터들을 적층 배치로 사용하여 상기 제 1 복수의 트랜지스터들로부터 충전 트랜지스터들을 구성한다. 더구나, 방전 단계중에는, 제 2 인에이블 트랜지스터를 포함하는 상기 제 1 복수의 트랜지스터들 중에서 다수의 트랜지스터들을 적층 배치로 사용하여 상기 제 1 복수의 트랜지스터들로부터 방전 트랜지스터들을 구성한다. 이와 같은 적층된 배치는 제 1 복수의 트랜지스터 중의 방전 트랜지스터들의 게이트들을 구동하기 위한 부피가 큰 레벨 시프트들의 사용을 필요가 없게 만든다.

일 실시예에서, 상기 제 1 복수의 트랜지스터들의 트랜지스터들은 PMOS 트랜지스터이다.

일 실시예에서, 각각의 차지 유닛은 상기 출력 노드에 대해 병렬 배치된 제 1 및 제 2 차지 펌프 블록들을 구비하고, 제 1 차지 펌프 블록은 제 1 절반의 클록 사이클 중에 상기 충전 단계에 있도록 구성되고, 제 2 차지 펌프 블록은 제 2 절반의 상기 클록 사이클 중에 상기 충전 단계에 있도록 구성된다. 이와 같은 접근방식은 출력 리플을 감소시키고 조정을 향상시킨다.

발진회로는 다양한 형태를 취할 수 있지만, 일 실시예에서는, 발진회로가 링 발진기로서 구성된다.

온칩 전압 발생회로, 특히 차지 펌프는 낮은 부하 전류를 제공하며 간헐 부하 전류에 대해 출력 전압에 있어서 드룹(droop)을 겪기 쉬운 일이 흔하다. 이와 같은 전압 발생회로에 의해 발생된 온칩 전압 공급을 받도록 구성된 특정한 형태의 회로 블록은 전압에 있어서 이와 같은 드룹에 민감하다. 이와 같은 회로 블록의 전형적인 예로는 파워 게이팅(power gating)과 바디 바이어스(body-bias) 응용을 들 수 있다. 그러나, 이와 같은 회로 블록에 온칩 전압 공급을 제공하기 위해 전압 발생회로를 사용시에 전술한 실시예들의 기술을 이용하는 것이 바람직할 것이다. 일 실시예에 따르면, 이것은 드룹 방지회로의 사용을 통해 달성된다. 특히, 일 실시예에서, 공급된 입력 전압으로부터 동작하여 상기 공급된 입력 전압과 다른 온칩 전압 공급을 출력 노드에서 발생하도록 구성된 전압 발생회로와, 상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급을 받고, 동작중에, 상기 출력 노드에 대해 가변 부하를 제공하도록 구성된 회로 블록과, 상기 출력 노드에 접속되어 상기 출력 노드에 대해 추가적인 부하를 제공하고 상기 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 발생하도록 구성된 발진회로와, 트리거 상태에 응답하여 상기 발진회로에 의해 상기 출력 노드에 제공된 상기 추가적인 부하를 조정하도록 구성된 제어회로를 구비하고, 제어회로는, 시동 모드시에, 전압 발생회로의 시동 단계중에 출력 노드로부터 전압 발생회로의 출력 인터페이스를 단절하도록 구성된 드룹 방지회로를 더 구비한다. 이와 같은 접근방법에 의해, 온칩 전압 공급의 전압이 회로 블록의 전류 요구에 접속되기 전에 완전히 안착하도록 허용될 수 있다.

일 실시예에서는, 시동 모드에서, 드룹 방지회로가 출력 노드를 상기 공급된 입력 전압으로 프리차지하도록 더 구성된다. 따라서, 상기한 시동 모드중에, 회로 블록이 공급된 입력 전압을 받는다.

일 실시예에서는, 시동 모드후에, 제어회로가 드룹 방지회로를, 전압 발생회로의 출력 인터페이스가 출력 노드에 재접속되는 라이브 모드(live mode)로 둔다. 따라서, 이 시점에서, 회로 블록은 전압 발생회로로부터 출력에 능동적으로 접속되므로, 이 회로 블록이 수신하는 전압 공급이 공급된 입력 전압 레벨로부터 전압 발생회로에 의해 발생된 온칩 전압 공급의 레벨까지 증가한다. 이와 같은 접근방식은, 전류 발생회로부터의 출력이 회로 블록의 전류 부하에 접속되기 전에 안정화될 수 있도록 하기 때문에, 온칩 전압 공급의 레벨에 있어서 드룹을 방지한다.

일 실시예에서는, 전압 발생회로가 사용되고 있지 않을 때, 제어회로가, 전압 발생회로의 출력 인터페이스를 출력 노드로부터 단절하고, 출력 인터페이스를 상기 공급된 입력 전압으로 프리차지하도록 구성된다. 이와 같은 접근방법은, 차지 펌프가 디스에이블될 때 전압 발생회로의 출력 인터페이스의 전압이 플로트하지 않도록 보장한다.

전압 발생회로로부터의 출력 전압을 사용하는 회로 블록은, 다양한 형태를 취할 수 있지만, 일 실시예에서는, 소정의 동작 모드에서 상기 온칩 공급 전압에 의해 구동되는 일련의 파워 스위치들을 구비한다. 일반적으로, 온칩 공급 전압은 일련의 파워 스위치들의 각각의 파워 스위치들의 게이트에 주어진다. 일 실시예에서, 파워 스위치들은 헤더(head) 스위치들이고, 이들 스위치가 온칩 공급 전압에 의해 구동되는 소정의 동작 모드는 슈퍼 컷오프(super cut-off) 동작 모드일 수 있다. 다른 실시예에서는, 소정의 동작 모드가 다양한 파워 스위치들과 사용되는 부스트된 게이트 동작 모드이어도 된다.

전압 발생회로에 의해 발생된 온칩 전압 공급은 공급된 입력 전압보다 크거나 작아도 되지만, 일 실시예에서는, 온칩 전압 공급이 공급된 입력 전압보다 크다.

제 2 면에 따르면, 본 발명은, 공급된 입력 전압으로부터 집적회로의 전압 발생회로에 의해 출력 노드에서 발생된 온칩 전압 공급의 값의 변동을 제어하는 집적회로에 사용되는 회로로서, 상기 집적회로는 상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급을 받도록 구성된 회로 블록을 갖고, 상기 회로 블록의 동작중에, 상기 회로 블록이 상기 출력 노드에 대한 가변 부하를 제공하고, 상기 집적회로에 사용되는 회로는, 상기 출력 노드에 접속되어 상기 출력 노드에 대한 추가적인 부하를 제공하고 상기 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 발생하도록 구성된 발진회로와, 트리거 상태에 응답하여, 상기 발진회로에 의해 상기 출력 노드에 대해 제공된 상기 추가적인 부하를 조정하도록 구성된 제어회로를 구비하고, 상기 제어회로는, 상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급의 값의 변동을 모니터링하기 위해 상기 발진신호를 모니터링하도록 구성된 모니터링 회로를 더 구비하고, 상기 모니터링 회로는 상기 발진신호의 적어도 한 개의 소정의 변동에 응답하여 상기 트리거 상태를 표시하도록 구성되고, 상기 제어회로는 상기 트리거 상태에 응답하여, 상기 출력 노드에 대한 상기 추가적인 부하의 양을 변동하기 위해 상기 발진회로의 전력 소비가 변동되도록 하는, 집적회로에 사용되는 회로를 제공한다.

제 3 면에 따르면, 본 발명은, 공급된 입력전압으로부터 집적회로의 전압 발생회로에 의해 출력 노드에서 발생된 온칩 전압 공급의 값의 변동을 제어하는 방법으로서, 상기 집적회로는 전압 발생회로에 의해 발생된 온칩 전압 공급을 받도록 구성된 회로 블록을 갖고, 상기 회로 블록의 동작중에, 상기 회로 블록이 상기 출력 노드에 대한 가변 부하를 제공하고, 상기 제어방법은, 상기 출력 노드에 접속된 발진회로를 사용하여 상기 출력 노드에 대한 추가적인 부하를 제공하고, 상기 발진회로가, 상기 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 생성하는 단계와, 트리거 상태에 응답하여, 상기 발진회로에 의해 상기 출력 노드에 대해 제공된 상기 추가적인 부하를 조정하는 단계와, 상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급의 값의 변동을 모니터링하기 위해 상기 발진신호를 모니터링하는 단계와, 상기 발진신호의 적어도 한 개의 소정의 변동에 응답하여 상기 트리거 상태를 표시하는 단계와, 상기 트리거 상태에 응답하여, 상기 출력 노드에 대한 상기 추가적인 부하의 양을 변동하기 위해 상기 발진회로의 전력 소비가 변동되도록 하는 단계를 포함하는, 변동 제어방법을 제공한다.

제 4 면에 따르면, 본 발명은, 공급된 입력 전압으로부터 동작하여 상기 공급된 입력 전압과 다른 온칩 전압 공급을 출력 노드에서 발생하는 전압 발생수단과, 상기 전압 발생수단에 의해 발생된 상기 온칩 전압 공급을 받고, 동작중에, 상기 출력 노드에 대해 가변 부하를 제공하는 회로수단과, 상기 출력 노드에 접속되어 상기 출력 노드에 대해 추가적인 부하를 제공하고 상기 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 발생하는 발진수단과, 트리거 상태에 응답하여 상기 발진수단에 의해 상기 출력 노드에 제공된 상기 추가적인 부하를 조정하는 제어수단을 구비하고, 상기 제어수단은, 상기 전압 발생수단에 의해 발생된 상기 온칩 전압 공급의 값의 변동을 모니터링하기 위해 상기 발진신호를 모니터링하도록 구성된 모니터링 수단을 더 구비하고, 상기 모니터링 수단은 상기 발진신호의 적어도 한 개의 소정의 변동에 응답하여 상기 트리거 상태를 표시하도록 구성되고, 상기 제어수단은 상기 트리거 상태에 응답하여, 상기 출력 노드에 대한 상기 추가적인 부하의 양을 변동하기 위해 상기 발진수단의 전력 소비가 변동되도록 하는, 집적회로를 제공한다.

이하, 본 발명을 다음의 첨부도면에 도시된 바람직한 실시예를 참조하여 설명한다:
도 1은 일 실시예에 따른 장치의 블록도이고,
도 2는 일 실시예에 따른 도 1의 제어회로의 동작을 더욱 상세히 나타낸 블록도이고,
도 3은 일 실시예에 따른 차지 펌프회로의 동작을 나타낸 흐름도이고,
도 4a는 일 실시예에 따라 발진 주파수가 모니터링되고 그 결과 조정이 행해지는 방법을 나타낸 흐름도이고,
도 4b는 도 4a에 언급된 범위들을 개략적인 형태로 나타낸 도표이고,
도 5는 일 실시예에 따라 도 4a에 도시된 처리를 사용할 때 이루어진 조정이 차지 펌프회로로부터의 출력 전압에 영향을 미치는 구성을 개략적으로 나타낸 그래프이고,
도 6은 또 다른 실시예에 따른 장치의 블록도이고,
도 7은 일 실시예에 따른 발진회로를 개략적으로 나타낸 도면이고,
도 8은 도 1 및 도 6에 도시된 커플링 트랜지스터들 대신에 또 다른 실시예에서 사용될 수 있는 커플링 트랜지스터들의 배치를 나타낸 도면이고,
도 9는 전술한 실시예들의 장치를 포함하는 집적회로를 개략적으로 나타낸 도면이고,
도 10은 일 실시예에서 사용된 차지 펌프 블록을 나타낸 도면이고,
도 11a는 도 10에 도시된 2가지 사례의 차지 펌프 블록을 사용하여 구성한 일 실시예의 차지 펌프 유닛을 나타낸 것이고,
도 11b는 일 실시예의 도 11a의 회로에 의해 사용된 2개의 클록신호들을 나타낸 타이밍도이고,
도 12는 도 11a에 예시된 형태를 각각 취하는 복수의 차지 펌프 유닛들로서 형성된 차지 펌프 회로이고,
도 13 및 도 14는 전술한 실시예들의 기술을 포함시킬 때 가능한 차지 펌프로부터의 출력 전압의 제어를 나타낸 것이고,
도 15는 누설 전류를 줄이기 위한 슈퍼 컷오프 구성을 구현하기 위해 전술한 실시예들의 차지 펌프에 의해 발생된 부스트된 전압을 사용하는 회로의 일례를 개략적으로 나타낸 블록도이고,
도 16은 드룹 방지회로를 포함한 도 1의 장치에 대한 대안적인 장치를 나타낸 것이고,
도 17은 도 16의 드룹 방지회로 내부에 설치된 부품들을 더욱 상세히 나타낸 도면이고,
도 18a 및 도 18b는 도 16의 드룹 방지회로를 갖지 않는 차지 펌프와 도 16의 드룹 방지회로를 갖는 차지 펌프로부터의 출력 전압을 개략적으로 나타낸 그래프이다.

도 1은 온칩 전압 발생회로(10)에서 출력된 전압의 변동을 제어하는 메카니즘을 제공하기 위해 집적회로 내부에 설치될 수 있는 일 실시예에 따른 장치의 블록도이다. 온칩 전압 발생회로(10)는 다양한 형태를 취할 수 있지만, 이하의 설명을 위해, 이 회로가 차지 펌프의 형태를 취하는 것으로 가정한다. 차지 펌프(10)는, 경로 40 상에서 공급된 입력 전압 VDDIN을 받아, 액티브일 때, 경로 12 상에 부스트된 출력 전압 VDDOUT을 발생한다. 경로 38을 거쳐 차지 펌프(10)에 1개 이상의 제어신호를 발생할 수 있는 제어회로(35)가 설치되어, 예를 들어 차지 펌프의 클록 속도를 제어하거나, 및/또는 일 실시예에서는 복수의 동작 모드 중에서 어느 것에서 차지 펌프가 동작할지를 제어한다(이와 같은 복수의 동적 모드를 지원하는 차지 펌프는 도 10 내지 도 14를 참조하여 후술한다).

집적회로 내부의 1개 이상의 회로가 차지 펌프로부터 출력 전압을 받도록 배치되고, 이들 회로에 의해 전압이 사용되는 방식은 이들 회로의 특성에 의존한다. 일부 경우에, 차지 펌프로부터의 출력 전압은 수신처 회로에 대한 공급 전압으로서 사용해도 되고, 한편으로 다른 실시예에서는, 이것이, 예를 들어, 회로 내부의 다수의 트랜지스터들의 게이트를 구동하는데 사용되는 제어 전압으로서 사용되어도 된다. 차지 펌프에서 출력 전압을 받는 회로는 차지 펌프의 출력 노드, 즉 출력 경로(12)에 접속된 노드에 대해 가변 부하를 제공하게 되는 경우가 자주 있다. 이 부하는 예측하기가 곤란하지만, 부하의 변동이 차지 펌프로부터의 출력 전압의 전압 레벨에 영향을 미치는 경향이 있다. 특히 우려가 되는 경우는, 회로의 부하가 낮은 부하 레벨로 떨어지는 경우로, 이 시나리오에서는 차지 펌프로부터 이 출력 전압이 안전하지 않은 레벨로 벗어날 수 있다. 도 1에 도시된 회로는, 차지 펌프의 출력 전압을 사용하는 회로로 인한 출력 노드에 대한 가변 부하를 보상하기 위해 변동을 모니터링하고 이 변동을 제어하려고 시도하는 효율적인 메카니즘을 제공한다.

특히, 발진회로 15에 대한 공급 레벨 17에 작동 전압을 제공하기 위해 한쌍의 트랜지스터들 20, 25의 형태를 갖는 커플링 회로가 설치된다. 도 1에 도시된 것과 같이, NMOS 트랜지스터 20은 차지 펌프에 의해 출력 전압이 발생되고 있을 때 영구적으로 온되지만, PMOS 트랜지스터 25는 그것의 게이트에서 수신된 slowosc 신호의 값에 의존하여 선택적으로 온 및 오프될 수 있다. 나중에 더욱 상세히 설명하는 것과 같이, 디폴트에서는 slowosc가 논리 1 레벨로 어서트(assert)되어, PMOS 트랜지스터 25를 오프한다. PMOS 트랜지스터가 오프되면, PMOS 트랜지스터가 오프될 때 커플링 회로를 거친 전체 저항이 더 커지므로, 레일 17 상의 전압 레벨이 PMOS 트랜지스터 25가 온이 되는 경우에 비해 낮아진다. 따라서, slowsoc 신호가 어서트되는 디폴트 시나리오에서는, 발진회로 15가 비교적 낮은 전압 레벨에서 동작하게 되므로, 더 낮은 주파수에서 발진하게 된다. 그 결과, 발진회로 15로 인해 차지 펌프의 출력 노드에 제공된 부하가 비교적 작아진다. 그러나, slowosc 신호가 디어서트(de-assert)되면, PMOS 트랜지스터 25가 온되어 커플링 회로의 저항을 줄이고 레일 17 상의 전압을 증가시킨다. 이것은 발진회로 15가 더 높은 주파수로 발진하도록 하여, 출력 노드에 대해 증가된 부하를 제공한다. 따라서, 커플링 회로는 발진회로 15로 인해 차지 펌프의 출력 노드에 주어진 부하의 양을 제어할 수 있다는 것을 알 수 있다.

그러나, 발진회로가 단지 출력 노드에 대한 가변 부하를 제공하는 메카니즘을 제공하는 것은 아니며, 당연히, 차지 펌프로부터의 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 발생한다. 제어회로(25)의 전압 도메인으로 신호들을 시프트하기 위해 레벨 시프팅 동작을 행하는 레벨 업 회로 30을 이 발진회로가 통과한 후, 이 신호가 제어회로(35)에 주어진다. 따라서, 제어회로(35)는 발진회로 15로부터 출력된 발진신호를 수신하고, 이때 발진신호의 주파수의 변동은 경로 12 상에서 차지 펌프로부터 출력된 전압의 변동을 표시한다.

이 차지 펌프 출력을 이용하는 회로들에 의해 주어진 가변 부하로 인해 차지 펌프의 출력 노드에 전압의 변동이 존재하지만, 경로 40 상의 공급된 입력 전압은 비교적 안정되게 유지되어, 제어회로(35)에 의해 기준값으로 사용될 수 있어야 한다. 특히, 또 다른 발진회로 45에 대해 레일 47 상에 공급 전압을 생성하기 위해 트랜지스터들 50, 55로 이루어진 이와 유사한 커플링 회로가 설치될 수 있는데, 일 실시예에서는 이 발진회로 45가 발진회로 15와 동일하게 구성된다. 트랜지스터들 50, 55로 구성된 커플링 회로는, 트랜지스터들 20, 25로 구성된 커플링 회로와 동일하게 동작하며, 특히 PMOS 트랜지스터 50은 PMOS 트랜지스터 25에 의해 수신된 것과 동일한 slowosc 신호를 받는다. 발진회로 45로부터의 출력은 레벨 업 회로 60을 거쳐 전달되어 제어회로(35)에 대한 기준 발진신호를 제공한다.

제어회로의 동작은 나중에 상세히 설명하지만, 근본적으로 제어회로는 그것이 수신한 2개의 발진신호를 비교하여 출력 경로 12 상에서 전압 레벨의 변동을 평가할 수 있다. 2개의 발진신호들 사이의 변동이 소정의 레벨을 초과하여, 소정의 임계값을 초과하는 출력 경로 12 상의 전압 레벨을 표시하면, 두 개의 PMOS 트랜지스터들 25 및 50을 온시키기 위해, slowosc 신호가 디어서트된다. 그 결과, 이들 2개의 발진회로의 동작 전압이 증가하고, 이 시점에서 발진회로 15는 출력 전압 레벨을 감소시킬 목적으로 출력 노드 12에 대해 증가된 부하를 제공하게 된다. 따라서, 발진회로 15에 주어진 전압을 증가시킴으로써, 이것이 차지 펌프로부터의 출력 전압을 이용하는 회로에 의해 주어진 부하의 감소를 상쇄하여, 이와 같이 구성하지 않았더라면 발생할지도 모르는 차지 펌프로부터의 출력 전압의 증가를 억제한다. 더구나, 이들 2개의 발진회로는 여전히 제어회로에 대해 유용한 정보를 계속 제공하여, 나중에 출력 경로 12의 전압 레벨이 소정의 기간 동안 안전한 레벨로 다시 떨어졌다고 판정되는 경우에, slowosc를 리어서트(reassert)하여, 발진회로들의 전력 소비를 줄이고 각각의 입력 및 출력 노드들에 대한 그들의 부하를 줄일 수 있다.

도 2는 일 실시예에 따른 도 1의 차지 펌프 제어회로(35)를 개략적으로 나타낸 블록도이다. 카운터회로(100)는, 두 개의 발진회로 15, 45로부터 발진신호를 수신하고, 발진 주파수에 의존하여 이들 신호로부터 계수값들을 유도하도록 구성된다. 그후, 이들 계수값은 비교회로(105)로 전달되고, 비교회로는 2개의 계수값을 비교하여 콘트롤러(100)로 입력하기 위한 비교 출력을 판정한다. 비교 출력은, 다양한 형태를 취할 수 있지만, 일 실시예에서는, 단순히, 발진회로 45로부터의 발진신호에 대해 발진회로 15로부터의 발진신호가 얼마만큼 더 빠른가를 표시하는 값의 형태를 취한다. 차지 펌프(12)로부터의 출력 전압이 경로 40 상의 입력 전압의 부스트된 전압이어야 하므로, 발진회로 15로부터의 출력이 더 빨라야만 한다. 차지 펌프로부터의 출력 전력이 필요한 레벨에 있다는 것을 가정하여 비교 출력의 예측된 값을 표시하기 위해 1개 이상의 오프셋(112)이 콘트롤러 내부에 기억될 수 있다. 일 실시예에서는, 2개의 서로 다른 오프셋이 주어질 수 있는데, 이중에서 한 개는 slowosc 신호가 어서트되는 동안 발진회로들 모두가 동작하고 있을 때 사용되고, 나머지 한 개는 slowosc 신호가 디어서트된 채 발진회로들 모두가 동작하고 있을 때 참조된다. 그후, 적절한 오프셋을 참조하여, 경로 12 상의 차지 펌프의 출력 전압이 원하는 레벨보다 높은지 낮은지 여부를 콘트롤러가 판정할 수 있다.

도 3, 도 4a 및 도 4b를 참조하여 더욱 상세히 설명하는 것과 같이, 콘트롤러는, 출력 전압의 작은 변동에 대해 교정 조치를 도입하도록 시도하기 위해, 경로 38 상에서 발생된 제어신호들을 통해 다양한 차지 펌프 설정값들을 조정할 수도 있다. 예를 들어, 일 실시예에서는, 차지 펌프 회로의 클록 주파수가 변경될 수도 있다. 더구나, 도 10 내지 도 14를 참조하여 나중에 설명하는 또 다른 실시예에서는, 차지 펌프가 복수의 다른 동작 모드에서 동작할 수도 있는데, 이때 각각의 모드는 서로 다른 레벨에서 출력 전력을 발생하고, 제어회로는 전압을 제어하려고 시도하기 위해 다양한 동작 모드들 사이에서 차지 펌프를 전환해도 된다.

그럼에도 불구하고, 차지 펌프의 출력 전력을 사용하는 회로들에 의해 출력 노드에 대해 주어진 부하가 갑자기 하강하는 것 등과 같이 어떤 경우에는, 차지 펌프로부터의 출력 전압이 비교적 빨리 증가하고, 콘트롤러(110)가 이 레벨이 특정한 임계값을 벗어나 증가하였다고 검출하면, 이 콘트롤러가 slowosc 신호를 디어서트하여 2개의 커플링 회로들의 PMOS 트랜지스터들 50, 25를 온시킴으로써, 발진회로들의 동작 전압과, 이에 따라 입력 및 출력 노드들 각각에 대한 관련된 부하를 증가시킨다. 출력 노드 12에 대한 이와 같은 추가적인 부하는, 차지 펌프로부터의 출력 전압을 줄이는데 도움이 되며, 특히 단독으로, 또는 차지 펌프 설정 제어 옵션들과 조합하여 사용되어, 전압 레벨을 다시 이 임계값 아래로 되돌리는 것을 시도할 수도 있다. 도 2에 도시된 것과 같이, 제어신호들이 경로 120 상에서 차지 펌프로 발행되도록 하기 위해, 콘트롤러(110)가 차지 펌프 설정 제어 블록(115)에 신호를 발행할 수 있다. 더구나, 콘트롤러(110)는, 경로 125 상에 slowosc 신호를 발행할 수 있으며, 이에 따라, 비교회로(105)에서 수신된 비교 출력 데이터에 관해 적절하다고 생각할 때 이 신호를 어서트 및 디어스트할 수 있다.

도 3은 일 실시예에 따른 차지 펌프 회로의 동작을 나타낸 흐름도이다. 스텝 150에서, 차지 펌프 출력 전력이 필요한지 여부를 판정하는데, 일 실시예에서는 이것이 차지 펌프 제어회로(35)에 입력된 요청 신호의 어서션(assertion)에 의해 표시된다. 어서트된 요청이 수신되면, 스텝 155에서 차지 펌프가 온되고 slowosc 신호가 어서트됨으로써, slowosc 신호가 디어서트된 경우보다 더 낮은 전압에서 2개의 발진회로 15, 45로 구성된 발진기 모니터링 회로가 동작하게 한다. 따라서, 이 단계에서는, 발진기가 차지 펌프의 각각의 출력 및 입력 노드에 대해 비교적 작은 부하를 제공한다.

스텝 160에서는, 발진 주파수가 안정되었는지 판정하는데, 이것은 발진회로들 15, 45로부터의 출력을 참조하여 제어회로(35)에 의해 판정된다. 발진 주파수가 안정되면, 스텝 165에서, 차지 펌프의 출력의 전압이 원하는 레벨에 있는지 여부를 판정한다. 전술한 것과 같이, 이것은 관련된 오프셋(112)을 참조하여 콘트롤러(110)에 의해 판정될 수 있다. 안정되지 않으면, 경로 38 상에서 적절한 제어신호를 발행함으로써 해당 차지 펌프 설정값들이 단계 170에서 조정된다. 일 실시예에서, 이것은 차지 펌프를 제어하는 클록신호에 대해 행해진 조정의 형태를 취할 수 있지만, 전술한 것과 같이 차지 펌프의 동작 모드를 조정해도 된다. 그후, 스텝 160으로 처리가 되돌아가 발진 주파수가 여전히 안정되었는지 판정한다. 발진 주파수가 안정되고 차지 펌프로부터 올바른 전압이 출력되고 있다고 판정되면, 스텝 175에서 경로 12 상의 VDDOUT 전압이 필요한 회로에 인가될 수 있다. 이 시점에서, 어서트된 확인 신호가 차지 펌프 제어회로(35)로부터 요청 회로로 되돌려진다.

그후, 스텝 180에서, 제어회로(35)는, 발진 주파수를 모니터링하고, 차지 펌프 설정값들을 조정하거나 slowosc 신호를 디어서트하거나 리어서트함으로서 필요할 경우에 조정을 행한다. 스텝 180에서 행해진 처리를 도 4a 및 도 4b를 참조하여 나중에 더욱 상세히 설명한다.

스텝 185에서, 차지 펌프 출력이 더 이상 필요하지 않는지 여부를 판정한다. 일 실시예에서는, 차지 펌프 출력이 필요한 지속기간 동안 어서트된 상태로 유지된 후 차지 펌프 출력이 더 이상 필요하지 않을 때 리어서트되는 레벨 감지 신호의 형태를 취할 수 있는 요청신호를 모니터링함으로써 이것이 판정될 수 있다. 차지 펌프 출력이 여전히 필요하다고 가정하여, 스텝 180으로 처리를 되돌리지만, 차지 펌프 출력이 더 이상 필요하지 않다고 판정되면, 스텝 190으로 처리를 진행하여, 차지 펌프가 오프되고, 더구나 발진기 모니터링 회로 15, 45도 오프된다. 그후, 스텝 150으로 처리가 되돌아간다.

도 4a는 도 3의 단계 180을 구현하기 위해 행해지는 단계들을 더욱 상세히 나타낸 흐름도이고, 도 4b는 도 4a에서 언급된 다양한 범위들을 나타낸 그래프이다. 특히, 도 4b를 먼저 고려하면, 전압 250이 차지 펌프로부터 필요한 출력 전압을 표시하는 경우에, 이 범위 내에서 출력이 변동하면 제어회로(35)에 의해 어떠한 조치도 필요하지 않도록 하는 범위 1(255)이 존재하게 된다. 그러나, 출력 전압이 범위 2(260)로 벗어나면, 제어회로(35)가 차지 펌프 설정 조정을 하여 전압을 다시 범위 1(255) 내부가 되도록 시도한다. 전압이 범위 3(265)으로 증가하면, slowosc 신호가 디어서트되어, 발진기가 더 많은 전력을 소비하게 하고 차지 펌프의 출력 노드에 대해 증가된 부하를 제공하게 한다.

도 4a를 고려하면, 스텝 200에서, VDDOUT과 관련된 발진 주파수 및 VDDIN과 관련된 발진 주파수의 비교로부터 제어회로(35)가 출력 전압 레벨을 판정한다. 그후, 도 4a의 좌측과 우측 스텝들이 병렬로 일어난다. 먼저 좌측을 고려하면, 스텝 205에서 VDDOUT이 범위 1 내부에 있는지 판정한다. 범위 1 내부에 있으면, 교정 조치가 필요하지 않으므로, 처리가 단순히 스텝 200으로 되돌아간다. 그러나, 스텝 205에서, VDDOUT이 범위 1 내부에 존재하지 않는 것으로 판정되면, 스텝 210에서, VDDOUT이 범위 2 내부에 있는지 판정한다. 범위 2 내부에 있으면, 도 2의 차지 펌프 설정 제어 블록(115)과 함께 콘트롤러(110)에 의해 스텝 215에서 차지 펌프 설정값들이 조정된다. 그후, 스텝 200으로 처리가 되돌아간다. 스텝 210에서, VDDOUT이 범위 2 내부에 존재하지 않다고 판정되면, 이것은 실패 상태를 표시하며, 스텝 220에서 시스템에 통지된다(이것은 차지 펌프의 동작을 종료하기 위한 중단신호의 발행을 포함해도 된다).

도 4b의 우측을 고려하면, 스텝 225에서, VDDOUT이 범위 3 내부에 존재하는지 여부를 판정하고, 범위 3 내부에 존재하는 경우에는, 스텝 230에서 slowosc 신호가 디어서트된 후, 스텝 200으로 처리를 되돌린다.

스텝 225에서 VDDOUT이 범위 3 내부에 존재하지 않는 것으로 판정되면, 스텝 235에서 slowosc 신호가 디어서트되었는지 여부를 판정한다. 디어서트되지 않은 경우에, 이것은 단지 slowosc 신호가 어서트되고 slowosc 신호가 디어서트되는 것을 필요로 하지 않는 정규 경계값 내에서 전압이 변화하는 정규 상황을 표시한다. 그러나, slowosc 신호가 디어서트된 경우에, 이것은, 전압이 범위 3 내부로 벗어나, slowosc 신호가 디어서트되도록 하고, 전압이 범위 3의 밖으로 하강하였다는 것을 표시한다.

따라서, slowosc 신호가 스텝 235에서 디어서트되었다고 판정되면, 스텝 240에서, VDDOUT이 소정의 기간 동안 범위 3 밖에 있었는지 여부를 판정한다. 일 실시예에서, slowosc 신호의 디어서션(de-assertion) 이후에 VDDOUT 신호가 범위 3 아래로 하강하였다는 것을 최초로 관찰할 때 제어회로가 타이머를 개시함으로써 이것을 달성할 수 있다. 소정의 시간 동안 VDDOUT이 범위 3 밖에 있지 않았다고 가정하면, 단순히 스텝 200으로 처리가 되돌아간다. 그러나, 스텝 240에서, 소정 시간 동안 VDDOUT 범위 3의 밖에 있었다고 판정된 경우에는, 스텝 245에서 slowsoc 신호가 재어서트된다. 이때 전술한 타이머가 리셋될 것이다. 스텝 245 이후에, 스텝 200으로 처리가 되돌아간다.

도 5는, 전술한 실시예에 따른 제어회로(35)에 의해 행해지는 다양한 조정에 기인한 차지 펌프로부터의 출력 전압에 대한 영향을 개략적으로 나타낸 그래프이다. 그래프 상의 점 A에서는, 차지 펌프에서의 출력을 사용하는 회로로부터의 부하의 하강으로 인해 전압의 갑작스러운 상승이 존재한다. 이 전압이 범위 3 내부로 증가하였다는 것을 제어회로가 검출하면, 이 제어회로가 slowosc 신호를 디어서트하여, 발진회로 15의 동작으로 인해 차지 펌프의 출력 노드에 대한 부하의 증가를 일으키고, 이에 따라 그래프 상의 점 B에서의 전압의 빠른 감소를 일으킨다. 점 C 동안에는, 제어회로(35)가 차지 펌프로부터의 출력 전압을 원하는 레벨을 향해 더 감소시킬 목적으로 차지 펌프 설정값들에 대해 1개 이상의 조정을 한다. 점 D에서는, 소정의 기간 동안 출력 전압이 범위 3 아래에 있다는 것이 판정되므로, slowosc 신호가 리어서트되어, 관련된 부하의 저감으로 인해, 차지 펌프의 출력에서 전압의 증가를 일으킨다. 그러나, 이 지점에서, 전압이 범위 3의 시작점 아래로 유지되므로, 기간 E 동안에는, 제어회로가 출력 전압이 범위 2 내부에 있는 동안 차지 펌프 설정값들에 대해 조정을 계속함으로써, 원하는 레벨을 향해 전압을 서서히 감소시킨다.

도 6은 또 다른 실시예의 장치를 나타낸 것으로, 제어회로(35)의 제어하에서 멀티플렉서 회로(310)에 의해 VDDIN 입력 경로(40)와 VDDOUT 출력 경로(12)에 선택적으로 접속되는 단일의 발진회로(300)와 이와 관련된 커플링 회로 340, 345에 의해 도 1의 2개의 발진회로 15, 45 및 이와 관련된 커플링 회로 20, 25 및 50, 55가 대체되어 있다. 도 1의 실시예에서와 마찬가지로, 발진회로(300)는 레벨 업 회로(305)를 거쳐 제어회로(35)에 접속되고, 제어회로(35)는 차지 펌프(10)에 경로 38 상에서 제어신호들을 계속 공급하고, 전수한 실시예를 참조하여 설명한 방식으로 slowosc 제어신호를 어서트 및 디어서트한다. 그러나, 더구나, 제어회로(35)는, 발진회로(300)가 VDDIN 입력 경로(40) 및 VDDOUT 출력 경로(12)에 교대로 접속되도록 mux 제어신호를 멀티플렉서(310)에 발행한다. 임의의 시점에서 제어회로가 한 개의 발진신호만을 수신하므로, 차지 펌프 제어회로(35) 내부에는 단지 한 개의 카운터가 필요하고, 비교회로(105)는 발진회로(300)가 커플링 회로들 중에서 한 개에 접속되어 있는 동안 발진신호로부터 얻어진 제 1 계수 신호를 버퍼링하여, 그후 이것을 다른 커플링 회로에 접속될 때 발진회로(300)에 의해 출력된 동등한 발진신호와 비교할 수 있다.

도 6의 접근방식이 모니터링 동작에 대해 더 낮은 대역폭을 제공하기는 하지만, 도 1의 2개의 발진회로 15, 45 사이에 존재할지도 모르는 로컬 변동 효과를 제거한다. 더구나, 이 접근방식은, 한 개의 발진회로와 차지 펌프 제어회로(35) 내부에 단지 한 개의 카운터를 제공할 필요가 있는 것으로 인해, 도 1의 접근방식에 비해 전력과 면적을 절감한다.

멀티플렉서(310)는, 다양한 구성으로 형성될 수 있지만, (인버터(325)의 존재로 인해) 다른 PMOS 트랜지스터의 게이트에서 수신된 신호의 반전신호인 신호를 게이트에서 각각 수신하는 2개의 PMOS 트랜지스터들 315, 320으로 이루어진 한가지 예시적인 배치가 도 6에 도시되어 있다. 이때, mux 제어신호는, 제어회로(35)에 의해 출력된 단일 비트 값일 수 있으며, 임의의 시점에서 발진회로가 커플링 회로들 20, 25 또는 50, 55 중에서 한 개에 접속되도록 보장한다.

도 1 또는 도 6의 발진회로는 다양한 형태를 취할 수 있다. 일 실시예에서는, 이들 발진회고가 링 발진기로 형성되므로, 도 7에 도시된 형태를 취한다. 특히, 홀수의 인버터들 350, 355, 360, 365, 370이 직렬로 설치되고, 마지막 인버터의 출력이 처음의 인버터에 대한 입력으로서 반환된다. 이것은 주파수가 발진회로에 대한 공급 전압에 의존하는 발진신호가 출력되도록 한다. 전술한 이유로 인해, 커플링 회로들이 공급 전압을 생성하는 구성으로 인해, 차지 펌프의 관련된 입력 경로 40 또는 관련된 출력 경로 12 상의 전압의 변동이 관련된 발진회로에 대한 공급 전압의 대응하는 변동을 일으켜, 발진신호의 주파수의 변동을 일으키게 된다. 경로 40 상의 공급된 입력 전력이 비교적 안정될 것으로 예측되기는 하지만, 전술한 것과 같이, 차지 펌프로부터의 출력 전력은 차지 펌프에 접속된 회로의 부하에 의존하여 변동할 수도 있다.

일 실시예에서는 링 발진기가 사용되지만, 다른 형태의 발진회로, 예를 들어, 아날로그 바이어스 전압을 제공할 필요성으로 인해 더 복잡할 것이지만, 전류 제한(current-starved) 발진기 설계가 적절한 옵션을 제공할지도 모른다는 것은 자명하다.

도 1 및 도 6에 도시된 실시예에서는, NMOS 트랜지스터들 20, 55의 게이트들이 전원선에 직접 연결된다. 그러나, 이와 같은 배치가 필요하지 않으므로, 예를 들어, 정전방전(electrostatic discharge: ESD)/신뢰성의 우려가 있는 경우에는, 도 8에 도시된 것과 같은 대안적인 배치가 사용될 수도 있다. 도 8에 도시된 배치는 도 1의 우측에 도시된 커플링 회로에 대한 대체물이지만, 트랜지스터들 50, 55로 이루어진 다른 커플링 회로에 대해 등가의 배치가 사용될 수도 있다. 도시된 것과 같이, PMOS 트랜지스터(25)는 변화가 없으며, 그것의 게이트에서 slowosc 신호를 받는다. 그러나, NMOS 트랜지스터 20은 직렬 접속된 PMOS 트랜지스터(380) 및 NMOS 트랜지스터(385)로 대체된다. PMOS 트랜지스터(380)는 그것의 게이트를 접지에 접속함으로써 영구적으로 온되므로, 이와 같은 배치는 NMOS 트랜지스터의 게이트 또는 드레인을 전원 라인에 직접 접속하는 것을 필요로 하지 않으면서, 도 1 또는 도 6에 도시된 커플링 회로들에 대한 것과 동등한 기능을 제공한다는 것을 알 수 있다.

도 9는 전술한 실시예들의 장치가 포함될 수 있는 집적회로(400)를 나타낸 것이다. 특히, 집적회로(400) 내부에는, 공급된 입력 전력 VDDIN으로부터 항상 동작하는 회로가 존재하는데, 이와 같은 회로를 박스 420으로 표시하였다. 그러나, 적어도 한 개의 동작 모드에서 차지 펌프(405)로부터의 출력 전력 VDDOUT을 사용하므로, 차지 펌프(405)가 온되는 것을 필요로 하는 회로(415)가 더 존재한다. 도 9에 개략적으로 도시된 차지 펌프 제어 블록(410)은 전술한 실시예들과 관련하여 설명한 커플링 회로들, 발진회로들 및 제어회로를 구비한다.

차지 펌프(10)는 다양한 형태를 취할 수 있다. 그러나, 일 실시예에서, 차지 펌프는, 간단한 아키텍처를 구현하기 위해 신규한 구성을 사용하는 프로그래밍 가능한 차지펌프 회로의 완전한 온칩 구현을 제공하는, 도 10 내지 조 14를 참조하여 이하에서 상세히 설명하는 신규한 배치를 갖는다. 이 설계는 다수의 차지 펌프 블록들의 사용을 포함하고, 이때 각 차지 펌프 블록은 도 10에 도시된 형태를 취한다. 출력 노드(475)와 공급 전압 VDDIN을 제공하는 입력 노드(450) 사이에 제1 복수의 트랜지스터들 455, 460, 465 및 470이 직렬로 배치된다. 그후, 제 2 복수의 트랜지스터들 480, 485가 입력 노드(450)와 기준 전압(490) 사이에 직렬 배치되는데, 이 예에서는 기준 전압이 접지 전위에 놓인다. 커패시터 소자(495)가 2개의 일련의 트랜지스터들 사이에 접속되는데, 특히 제 1 복수의 트랜지스터들의 제 1 중간 노드(497)와 제 2 복수의 트랜지스터들의 제 2 중간 노드(499) 사이에 접속된다.

커패시터(495)는, 클록신호의 1 단계(이것을 충전 동작 단계로 부른다)에 트랜지스터들 455, 460 및 485를 거쳐 VDDIN 공급 전압으로 충전된 후, 클록신호의 교번하는 단계에서, 커패시터(495)가 충전된 전위를 트랜지스터 480을 거쳐 (접지 대신에) 공급 전위에 대해 재참조(re-reference)한 후, 이 전압을 트랜지스터들 465 및 470을 거쳐 VDDOUT 노드(475)로 전압을 방전한다(이 단계를 방전 단계로 부른다). 따라서, 트랜지스터들 455, 460 및 485는 충전 트랜지스터들을 구성하는 한편, 트랜지스터들 480, 465 및 470은 방전 트랜지스터들을 구성한다. 트랜지스터 480은 NMOS 트랜지스터이기 때문에, 이 트랜지스터의 공급 전압에서 임계전압을 뺀 전압에 대해 커패시터(495)의 노트(499)를 재참조하므로, 이 노드는 공급 전위보다 낮다. 이와 같은 구성은 설계 전체에 걸쳐 정규의 임계 트랜지스터들을 사용할 수 있는 안전마진(safety margin)을 허용하여, 충전 및 방전 트랜지스터들이 비교적 작은 사이즈를 가질 수 있으므로 면적과 전력을 절감한다.

더구나, 종래의 설계에서는, 이들 트랜지스터가 공급 전위보다 높은 전위와 마주치기 때문에 이들 트랜지스터가 완전히 오프될 수 있도록, 커패시터(495)의 노드 497을 출력 노드(495)로 방전하는데 사용되는 트랜지스터들의 게이트를 구동하는데 레벨 시프터가 필요하다. 그러나, 도 10에 도시된 현재의 설계에 따르면, 트랜지스터가 적층되는 구성(백 게이트 효과)과 트랜지스터들 465, 470을 위한 소형 사이즈 트랜지스터의 이용으로 인해 이와 같은 필요성이 없어진다.

전형적인 종래의 차지 펌프 설계는 복잡한 비중첩 클록 발생기를 사용하여 입력 공급과 접지 사이의 잠재적인 단락 경로를 제거한다. 이와 같은 복잡한 클록 발생기 설계는, 예를 들면, 전술한 문헌 "Efficiency Improvement in Charge Pump Circuits" by Wang and Wuo, IEEE Journal of Solid-State Circuits, volume 32, number 6, June 1997의 도 7에 도시되어 있다. 그러나, 본 발명의 도 10에 도시된 현재의 설계에 따르면, 제 1 복수의 트랜지스터들 455, 460, 465, 470이 모두 PMOS 트랜지스터들이고 제 2 복수의 트랜지스터들 480, 485가 모두 NMOS 트랜지스터들이다. 입력 공급(450)과 접지 공급(490) 사이의 잠재적인 단락 경로를 고려하면, 트랜지스터 480이 이 설계에서는 NMOS 트랜지스터이기 때문에, 트랜지스터 480 양단에서 1 임계전압 강하만큼 단락 전위가 제한되고, 트랜지스터들 480 및 485에 대해 비교적 작은 소자 사이즈를 사용하여 전류가 제한된다. 이와 같은 약한 단락은 효율을 약간 줄이지만 개량된 설계를 가능하게 한다. 특히, 도 11a에 도시된 것과 같이 도 10의 2개의 차지 펌프 블록들을 병렬로 접속하여, 출력 노드(530)가 커패시터(495)에 기억된 전하로 계속 펌프되는(pumped) 차지 펌프 유닛을 형성할 수 있도록 구성한 결과로써 개량된 조정 및 출력 리플의 저감이 달성된다. 따라서, 도 11a에 도시된 설계에서는, 이들 2개의 차지 펌프 블록들 500, 510이 도 10에 도시된 형태를 취하지만, 이들의 클록 입력이 반전되어 있으므로, 차지 펌프 블록들 중에서 한 개가 충전 동작 단계에 있는 반면, 다른 차지 펌프 블록은 방전 동작 단계에 있다.

Wang 및 Wu에 의한 전술한 문헌에서 설명한 것과 같은 종래의 차지 펌프의 설계에서는, 2개의 비중첩하는 클록 발생기들, 즉 비중첩하는 고 위상을 갖는 클록 발생기와 비중첩하는 저 위상을 갖는 클록 발생기가 필요하기 때문에, 이와 같은 형태의 병렬 접속이 매우 비효율적일 수 있다. 그러나, 제안된 설계에서는, 2개의 차지 펌프 블록들로 이루어진 이와 같은 차지 펌프 유닛이 차지 펌프 블록들이 모두 클록의 상보 위상에 접속되는 도 11a에 도시된 것과 같은 단순한 병렬 접속으로 이루어질 수 있다. 특히, 도 11b는 경로들 515 및 520 상에서 주어질 수 있는 클록신호의 상보 위상(complementary phases: CP) 1 및 2를 나타낸 것이다.

도 11a에 도시된 것과 같이, 도 11a에 도시된 차지 펌프 유닛의 차지 펌프 블록들에게 인에이블 입력을 전달하는 전압제어(VC) 경로(525)가 설치된다. 이것은 차지 펌프 유닛이 선택적으로 온 및 오프될 수 있도록 하며, 해당 전압 제어 비트가 하이로 설정되어 블록들 500, 510 모두에 세트 인에이블 신호를 제공할 때, 신호 ENB의 값이 로우가 되어, 트랜지스터들 460, 465를 온시킨다. 그러나, 인에이블 신호가 로우일 때, 신호 ENB가 하이 레벨에 존재하여, 트랜지스터들 460, 465를 오프시킴으로써, 관련된 차지 펌프 블록의 동작을 불가능하게 한다는 것을 알 수 있다. 일 실시예에서, 특정한 차지 펌프 유닛 내부의 이들 모든 블록들 500, 510은 동일한 인에이블 신호로부터 동작한다.

이와 같은 인에이블 신호를 사용함으로써, 도 11a에 도시된 복수의 차지 펌프 유닛들을 구비하고 이들 유닛 각각이 전압 제어 비트들의 패턴에 의존하여 선택적으로 온 또는 오프되는 차지 펌프 유닛을 개발할 수 있다. 이와 같은 설계를 도 12에 도시하였다. 따라서, 각 단 550, 555, 560, 565는 도 11a에 도시된 차지 펌프 유닛으로 이루어지고, 각각은 그 자신의 관련된 용량을 갖는다. 각 단의 용량을 같게 설정할 수도 있지만, 도 12에 도시된 것과 같이, 각각의 차지 펌프 유닛을 이루는 차지 펌프 블록들의 쌍 내부에 적절한 크기의 커패시터(495)를 사용함으로써, 각 단의 용량을 서로 다르게 설정해도 된다. 모든 단은 경로 515, 520을 거쳐 동일한 상보 위상 CP1 및 CP2의 클록신호를 받는다. 전압 제어신호는 멀티비트 신호(525)로서, 각각의 비트는 복수의 단들 중에서 한 개의 단에 대한 인에이블 신호로 사용된다.

이와 같은 배치를 사용하여 도 1 및 도 6의 전술한 실시예들의 차지 펌프를 구성할 때, 제어회로가 경로 38 상에서 적절한 제어신호들을 발행함으로써 차지 펌프의 구동 강도를 변경할 수 있다는 것을 알 수 있다. 그 결과, 집적회로 내에서, 제어회로에 의해 모니터링되는 차지 펌프의 출력 노드의 부하에 따라, 차지 펌프가 더 높거나 더 낮은 부스트 전압으로 디지털 방식으로 프로그래밍될 수 있다. 더구나, 이들 프로그래밍 가능한 VC 비트들은 필드 프로그래밍 가능성이 프로세스 왜곡, 온도 및 전압 변동 등의 효과를 보상할 수 있도록 한다. 차지 펌프의 출력을 경로 570으로 도 12에 나타내었는데, 이것은 결국 도 1 또는 도 6에 도시된 경로 12 상의 출력을 제공하게 된다.

도 10 내지 도 12의 전술한 설명으로부터, 전술한 차지 펌프 회로가 다음과 같은 다양한 이점을 제공한다는 것을 알 수 있다:

1. PMOS 트랜지스터들을 적층하는 접근방법은 트랜지스터들 465 및 470을 오프시키기 위한 부피가 큰 레벨 시프트의 사용을 필요없게 한다.

2. 트랜지스터 480에 대해 NMOS 트랜지스터를 사용하는 것은 커패시터 495의 방전 전위를 안정한 값으로 제한한다.

3. 트랜지스터 480에 대해 NMOS 트랜지스터를 사용하는 것은 단락 전류를 제한하고 복잡한 비중첩 클록 생성의 사용을 필요없게 한다.

4. 트랜지스터들 455, 460, 465, 470, 480 및 485는 종래의 구현예에 비해 폭이 좁은 트랜지스터들로서, 단락과 저항성 스위칭 파워 손실 사이에 균형이 취해진다.

5. 전술한 항목 1 및 2로 인해, 공칭 임계전압 소자들을 사용하여 구현을 간단하게 할 수 있다.

6. 도 11a에 도시된 것과 같이, 병렬 차지 펌프 블록들을 사용하여 각각의 차지 펌프 유닛을 구성하고, 이들 블록을 클록신호의 교번하는 절반부들(halves)로부터 작동시키는 것은 출력 리플을 줄이고 조정(regulation)을 향상시킨다.

7. 도 12의 배치를 사용할 때 개별적인 차지 펌프 블록들을 온 또는 오프시키기 위해 트랜지스터들의 적층체 내부에 PMOS 트랜지스터들을 사용하는 것은 출력 노드 570에서 관찰된 필요한 전압 부스트에 대한 프로그래밍 가능성을 허용한다.

8. 이 설계는 폭이 좁은 트랜지스터들을 사용함으로써 효율의 일부(저항성 스위칭 손실)와 균형을 유지한다.

이하, 도 1 또는 도 6에 도시된 장치 내부에 전술한 차지 펌프 설계를 이용하는 이점을 도 13 및 도 14를 참조하여 설명한다. 도 13은, 시뮬레이션 결과를 나타낸 것으로, 특히 다양한 전압 제어(VC) 비트 설정값들에 대한 차지 펌프의 출력을 나타낸 것이다. 가장 위에 있는 구획은 VC 비트 설정값들을 나타낸 것이다. 위에서 두 번째 구획은 종래의 링 발진기 부하를 사용할 때 얻어진 출력 전압을 나타낸 것이다. 세 번째 구획은 전술한 실시예들의 커플링 회로와 발진회로(여기에서는 느린 발진 모드에서 동작할 수 있는 능력으로 인해 드라우지(drowsy) 발진기로도 불린다)를 사용할 때 얻어지는 전압을 나타낸 것이고, 가장 아래의 구획은 발진기가 전혀 사용되지 않을 때의 결과를 나타낸 것이다.

두 번째 구획에서 알 수 있는 것과 같이, 종래의 발진기를 사용할 때에는 이 발진기가 차지 펌프에 과부하를 걸게 된다. 특히, 일부의 VC 설정값들에 대해 전압이 VDD(본 예에서는 1볼트) 아래로 하강하여, 차지 펌프 설계를 쓸모없게 만든다. 더구나, 리플이 너무 크다.

가장 아래의 구획을 보면, 발진기를 사용하지 않을 때에는, 다양한 VC 설정값들에 대해, 눈에 띄는 전압의 변동이 존재하지 않는다. 그러나, 전술한 실시예들의 드라우지 발진기 접근방식을 사용한 전술한 차지 펌프 설계를 사용할 때에는, 이것이 차지 펌프에 대해 다양한 사용가능한 출력 전압을 제공하는데, 이것들 모두는 VDD보다 크다. (차지 펌프로부터의 출력이 그것의 새로운 값으로 안착된 후에) 각 VC 설정값들에 대해 측정된 평균 전압을 도 14의 표에 기재하였다.

요약하면, 전술한 드라우지 발진기 접근방식과 결합될 때, 전술한 차지 펌프 설계는, 부스트 전압을 조정하기 위한 프로그래밍 가능성을 포함하면서, 전력 및 면적 효율적인 회로를 사용하여 부스트된 전압이 구현될 수 있도록 한다는 것을 알 수 있다.

차지 펌프로부터의 출력에 접속될 수 있는 회로는 다양한 형태를 취할 수 있다. 일반적으로, 차지 펌프로부터 공급받은 전류는 특히 완전한 온칩 구현을 위해서는 작다. 일 실시예에서는, 차지 펌프 출력을 사용하여, PMOS 헤더들이 오프될 때 이들 PMOS 헤더들을 통해 흐르는 누설전류를 낮출 수 있는 소위 슈퍼 컷오프 헤더 회로를 제공하기 위해, PMOS 헤더 회로의 게이트들을 오버드라이브(overdrive)할 수 있는 부스트된 전력을 제공한다. 도 15는 누설전류를 줄이기 위해 슈퍼 컷오프 헤더들을 사용하는 구성을 나타낸 것이다. 논리회로(600)는, PMOS 헤더 스위치(605)와 NMOS 상태 리텐션(retention) 스위치(610)에 의해 전력 공급에 선택적으로 접속된다. 그러나, 일반적으로, 이들 스위치 605, 610을 오프시킬 때 이들 스위치 605, 160의 게이트들이 공칭 VDD 레벨에서 구동되는 경우에, CMOS 로직이 누설전류를 겪는다. 슈퍼 컷오프 구성에 따르면, 예를 들어 차지 펌프에 의해 발생되어 경로 625 상에서 출력되는 VDD의 부스트된 버전이 사용되는데, 이 전압은 게이트 바이어스 VDD(VDDGB)로 불리는 일이 많다.

도 15에 도시된 것과 같이, 원래의 슬립 및 리텐션 신호는 경로 625 상의 차지 펌프로부터의 부스트된 전압에 따라 레벨 시프팅 블록들 615, 620에 의해 부스트된 후, 부스트된 신호가 스위치들 605, 610의 게이트들에 주어진다.

온칩 커패시터들을 사용하는 온칩 차지 펌프들은, 일반적으로 수십 마이크로 암페어 정도의 낮은 부하 전류를 제공하고, 간헐 부하 전류에 대해 전압의 드룹을 겪기 쉽다. 그러나, 도 15를 참조하여 설명한 파워 게이팅 응용분야 등의 응용분야는 전압 붕괴에 민감하여, 필요한 부스트된 전압을 발생하기 위해 온칩 차지 펌프를 사용할 때 문제를 일으킬 수 있다. 도 16은, 차지 펌프로부터의 출력 전압의 드룹을 경감하여, 이와 같은 온칩 차지 펌프를 사용하여 파워 게이팅 회로에 부스트된 전압 공급을 제공할 때 전술한 문제를 해소하기 위해, 도 1의 전술한 실시예에 대해 행해질 수 있는 변형을 설명하고 있다. 특히, 도시된 것과 같이, 드룹 장비회로(65o)가 차지 펌프(10)의 출력 인터페이스에 접속되어, 이 출력 인터페이스를 출력 노드에 접속하여 경로 12 상에 차지 펌프 출력 전압을 제공하는데 사용된다. 차지 펌프 내부의 제어 소자(660)는 어서트된 요청 신호에 응답하여 자치 펌프가 온되도록 하여 드룹 방지회로 내부의 부품들을 제어한다. 일 실시예에 따른 드룹 방지회로의 더욱 상세한 내용은 도 17에 도시되어 있다.

도 17에 도시된 것과 같이, 제 1 PMOS 트랜지스터(675)를 사용하여 입력 공급 전압을 VDDOUT 전압을 제공하는 출력 노드에 선택적으로 접속한다. 더구나, (전술한 실시예에서 PMOS 트랜지스터이기도 한) 제 2 트랜지스터(680)를 사용하여 차지 펌프의 출력 인터페이스를 VDDOUT 전압을 제공하는 출력 노드와 선택적으로 접속 및 단절한다. 마지막으로, 제 3 PMOS 트랜지스터(685)를 사용하여 차지 펌프의 출력 인터페이스를 공급된 입력 전압에 선택적으로 접속한다.

도면의 하부에 도시된 것과 같이, 제어 블록(660)이 이들 다양한 스위치들을 제어하는 방식은 차지 펌프가 사용되고 있는지 아닌지에 의존한다. 차지 펌프가 사용되지 않고 있는 경우에는, 트랜지스터 680이 오프되어 차지 펌프의 출력 인터페이스를 VDD 전압을 제공하는 출력 노드로부터 단절한다. 그러나, 두 개의 트랜지스터들 675 및 685가 턴온되므로, 출력 인터페이스가 VDDIN 레벨로 프리차지되고, VDDOUT 전압이 VDDIN 레벨에 접속된다.

시동 동작 모드 중에서, 차지 펌프가 온된 직후에, 트랜지스터 685가 오프되어, 공급된 입력 전압으로부터 출력 인터페이스를 단절한다. 따라서, 이와 같은 동작 모드 중에, 차지 펌프가 그것의 출력 인터페이스에서 부스트된 출력 전압을 발생하기 시작하여, 원하는 부스트된 전압에 도달하여 이 전압이 정상상태가 될 때까지 전압이 증가한다. 그러나, 이와 같은 시동 단계중에, 트랜지스터 680은 오프 상태로 유지되므로, 차지 펌프의 출력 인터페이스가 VDDOUT 전압으로부터 단절된다. 그 대신에, 트랜지스터 675가 온 상태로 남아 있는 것으로 인해 VDDOUT이 계속 VDDIN 공급의 전압 레벨에 존재한다.

차지 펌프로부터의 출력이 원하는 부스트된 출력 전력 레벨에서 정상상태에 도달하면, 트랜지스터 675가 오프되어 공급 전압 VDDIN으로부터 VDDOUT 경로를 분리하고, 트랜지스터 680이 온되어 차지 펌프의 출력 인터페이스를 VDDOUT 경로에 접속한다. 따라서, 이 시점에서, VDDOUT 경로에서 관찰된 전압이 VDDIN 공급 레벨로부터 부스트된 전압 레벨까지 증가하게 된다. 그러나, 차지 펌프가 VDDOUT 라인에 접속되기 전에 부스트된 출력 전력에서 정상상태에 도달하도록 허용되었기 때문에, 이와 같이 구성하지 않았더라면 차지 펌프의 시동 단계중에 VDDOUT 라인 상의 부하로부터 일어날지로 모르는 전압의 드룹이 방지된다.

이것을 도 18a 및 도 18b의 비교에 의해 예시하였다. 도 18a는 드룹 방지회로가 사용되지 않을 때 차지 펌프의 출력 노드에서의 전압을 개략적으로 나타낸 것이다. 알 수 있는 것과 같이, 차지 펌프가 온되자마자, 전압이 원하는 부스트된 출력 레벨로 증가하기 전에, VDDOUT 경로에 접속된 회로로 인해 존재하는 부하가 전압에 드룹을 일으킬 수 있다. 그러나, 도 18b에 도시된 것과 같이, 드룹 방지회로가 사용될 때에는, 차지 펌프의 초기 동작 단계중에, 트랜지스터 680이 차지 펌프의 출력 인터페이스로부터 VDDOUT 경로 상의 부하를 분리하여, 트랜지스터 675가 이 기간 중에 VDDOUT 전압이 VDDIN 공급 레벨로 유지되도록 보장한다. 차지펌프의 부스트된 출력에 대한 정상상태에 1회만 도달하면, VDDOUT 경로가 VDDIN 공급으로부터 차지 펌프에 의해 실제로 출력되고 있는 전압으로 전환되고, 이에 따라, 이때, 전압이 그후에 관측가능한 전압의 드룹이 없이 원하는 부스트된 출력 레벨로 상승한다.

이와 같은 접근방법은, 도 15의 예시적인 실시예에서와 같이, 차지 펌프로부터의 출력이 일련의 헤더 스위치들을 제어하는데 사용되고 있을 때 특히 유용하다. 특히, 차지 펌프로부터의 부스트된 출력 전압이 파워 게이팅을 위해 필요할 때, 차지 펌프에 의해 구동되어야 하는 수백개의 PMOS 헤더 스위치들이 존재할 가능성이 크다. 이와 같은 순시 부하는 도 18a에 도시된 전압 드룹을 일으킬 수 있으며, 이것은 프로세서 동작에 큰 문제가 될 수 있다. 특히, 최초의 부하-전류 요구 중에, 바이어스 전압이 어떤 경우에는 400mV 아래로 하강하여, 논리회로의 나머지 부분을 의도하지 않은 턴온의 위험과 프로세서 동작을 위해 중요한 리텐션 데이터의 손실의 위험에 노출시킬 수도 있다. 그러나, 전술한 실시예의 드룹 방지회로를 채용함으로써, 이와 같은 드룹이 방지되어, 올바른 동작을 보장한다.

전술한 실시예들로부터, 차지 펌프 전압 출력 레벨을 제한, 모니터링 및 제어하여 차지 펌프의 출력 노드에 존재하는 부하의 변화를 보상하는 메카니즘을 제공하는 전력 및 면적 효율적인 회로를 사용하여, 이와 같은 실시예들이 부스트된 온칩 전압이 실현될 수 있도록 한다는 것을 알 수 있다. 일 실시예에서는, 신규한 차지 펌프 회로가 사용되어 차지 펌프의 구동 강도가 사용중에 변경될 수 있도록 하여, 최소의 에너지 또는 더욱 정확한 출력 전압에 맞추어 조정될 수 있게 한다. 더구나, 전술한 실시예들의 드룹 방지회로를 이용할 때, 이것이 차지 펌프의 출력에 전류 요구를 제공하기 전에 부스트된 전압이 완전히 안착될 수 있도록 함으로써, 파워 게이팅 응용과 바디 바이어스 응용에서 온칩 차지 펌프가 신뢰할 수 있게 사용될 수 있도록 한다.

첨부된 도면을 참조하여 본 발명의 예시적인 실시예를 상세히 설명하였지만, 본 발명은 이들 정확한 실시예들에 한정되지 않으며, 첨부된 청구범위에 규정된 본 발명의 보호범위 및 사상을 벗어나지 않으면서 당업자에 의해 다양한 변경 및 변형이 행해질 수 있다는 것은 자명하다. 예를 들면, 다음의 종속항들의 특징과 독립항들의 특징의 다양한 조합이 행해질 수도 있다.

Claims (30)

1. 공급된 입력 전압으로부터 동작하여 상기 공급된 입력 전압과 다른 온칩 전압 공급을 출력 노드에서 발생하도록 구성된 전압 발생회로와,
   상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급을 받고, 동작중에, 상기 출력 노드에 대해 가변 부하를 제공하도록 구성된 회로 블록과,
   상기 출력 노드에 접속되어 상기 출력 노드에 대해 추가적인 부하를 제공하고 상기 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 발생하도록 구성된 발진회로와,
   트리거 상태에 응답하여 상기 발진회로에 의해 상기 출력 노드에 제공된 상기 추가적인 부하를 조정하도록 구성된 제어회로를 구비하고,
   상기 제어회로는, 상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급의 값의 변동을 모니터링하기 위해 상기 발진신호를 모니터링하도록 구성된 모니터링 회로를 더 구비하고,
   상기 모니터링 회로는 상기 발진신호의 적어도 한 개의 소정의 변동에 응답하여 상기 트리거 상태를 표시하도록 구성되고, 상기 제어회로는 상기 트리거 상태에 응답하여, 상기 출력 노드에 대한 상기 추가적인 부하의 양을 변동하기 위해 상기 발진회로의 전력 소비가 변동되도록 하는, 집적회로.
   
2. 삭제
3. 제 1항에 있어서,
   상기 발진신호의 상기 적어도 한 개의 소정의 변동은, 상기 온칩 전압 공급의 값이 소정의 레벨을 넘어 증가하였다는 것을 표시하는 소정의 변동을 포함하고, 상기 제어회로는, 상기 모니터링 회로에 의한 상기 소정의 변동의 검출에 응답하여, 상기 발진회로의 전력 소비가 증가되도록 함으로써, 상기 출력 노드에 대한 상기 추가적인 부하의 양을 증가시키는 집적회로.
   
4. 제 1항에 있어서,
   상기 전압 발생회로는, 상기 출력 노드에 대한 부하가 감소할 때, 상기 온칩 전압 공급의 값이 증가하도록 하는 방식으로 상기 온칩 전압 공급을 발생하도록 구성된 차지 펌프회로를 구비한 집적회로.
   
5. 제 1항에 있어서,
   상기 제어회로는, 상기 발진회로를 상기 출력 노드에 접속하고 상기 온칩 전압 공급으로부터 상기 발진회로에 대한 동작 전압을 발생하도록 구성된 커플링 회로를 더 구비하고,
   상기 제어회로는, 상기 모니터링 회로에 의한 상기 적어도 한 개의 소정의 변동의 검출에 응답하여, 상기 출력 노드에 대한 상기 추가적인 부하의 양을 변동하기 위해, 상기 커플링회로가 상기 발진회로에 대한 동작 전압을 변동하게 하도록 구성된 집적회로.
   
6. 제 5항에 있어서,
   상기 커플링 회로는, 상기 출력 노드와 상기 발진회로에 대한 동작 전압을 제공하는 공급 라인 사이에 병렬 접속된 복수의 스위치 소자들을 구비하고, 처음에는 상기 복수의 스위치 소자들의 선택된 서브셋이 온이 되지만, 상기 적어도 한 개의 소정의 변동의 검출시에, 상기 제어회로가 상기 커플링 회로의 저항을 변동하기 위해 상기 복수의 스위치 소자 중에서 어느 스위치 소자들이 온되는지 변경하는 집적회로.
   
7. 제 6항에 있어서,
   각각의 스위치 소자는 적어도 한 개의 트랜지스터를 구비한 집적회로.
   
8. 제 1항에 있어서,
   상기 발진회로는 상기 출력 노드와 상기 공급된 입력 전압을 제공하는 입력 노드에 교대로 접속되고, 상기 입력 노드에 접속될 때, 상기 발진회로가 상기 공급된 입력 전압을 표시하는 기준 발진신호를 발생하도록 구성되고,
   상기 모니터링 회로는 상기 발진신호와 상기 기준 발진신호를 비교하여 비교 출력을 발생하도록 구성된 비교회로를 구비하고, 상기 모니터링 회로는 상기 비교 출력의 변동을 모니터링하여 상기 적어도 한 개의 소정의 변동을 검출하도록 구성된 집적회로.
   
9. 제 1항에 있어서,
   상기 공급된 입력 전압을 제공하는 입력 노드에 접속되고 상기 공급된 입력 전압을 표시하는 기준 발진신호를 발생하도록 구성된 기준 발진회로를 더 구비하고,
   상기 모니터링 회로는, 상기 발진신호와 상기 기준 발진신호를 비교하여 비교 출력을 발생하도록 구성된 비교회로를 구비하고, 상기 모니터링 회로는 상기 비교 출력의 변동을 모니터링하여 상기 적어도 한 개의 소정의 변동을 검출하도록 구성된 집적회로.
   
10. 제 9항에 있어서,
    상기 제어회로는, 상기 발진회로를 상기 출력 노드에 접속하고, 상기 온칩 전압 공급으로부터 상기 발진회로에 대한 동작 전압을 발생하도록 구성된 제 1 커플링 회로와, 상기 기준 발진회로를 상기 입력 노드에 접속하고, 상기 공급된 입력 전압으로부터 상기 기준 발진회로에 대한 동작 전압을 발생하도록 구성된 제 2 커플링 회로를 더 구비하고,
    상기 제어회로는, 상기 모니터링 회로에 의한 상기 적어도 한 개의 소정의 변동의 검출에 응답하여, 상기 제 1 커플링회로와 상기 제 2 커플링 회로가 상기 발진회로와 상기 기준 발진회로 양쪽에 대한 동작 전압을 변경하게 하도록 구성된 집적회로.
    
11. 제 3항에 있어서,
    상기 모니터링 회로가, 상기 발진회로의 전력 소비가 증가되도록 한 후, 상기 발진신호를 계속 모니터링하도록 더 구성되고, 상기 제어회로는, 상기 온칩 전압 공급의 값이 소정의 시간 동안 상기 소정의 레벨보다 아래로 감소하였다는 것을 상기 모니터링 회로가 상기 발진신호로부터 판정한 것에 응답하여, 상기 발진회로의 전력 소비를 줄임으로써, 상기 출력 노드에 대한 상기 추가적인 부하의 양을 줄이는 집적회로.
    
12. 공급된 입력 전압으로부터 동작하여 상기 공급된 입력 전압과 다른 온칩 전압 공급을 출력 노드에서 발생하도록 구성된 전압 발생회로와,
    상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급을 받고, 동작중에, 상기 출력 노드에 대해 가변 부하를 제공하도록 구성된 회로 블록과,
    상기 출력 노드에 접속되어 상기 출력 노드에 대해 추가적인 부하를 제공하고 상기 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 발생하도록 구성된 발진회로와,
    트리거 상태에 응답하여 상기 발진회로에 의해 상기 출력 노드에 제공된 상기 추가적인 부하를 조정하도록 구성된 제어회로를 구비하고,
    상기 제어회로는, 상기 온칩 전압 공급에 대한 원하는 값을 표시하는 상기 발진신호의 초기값에 대한 상기 발진신호의 값의 변동을 모니터링하고, 상기 변동을 임계량 아래로 감소시킬 목적으로, 상기 변동이 상기 임계량을 초과하는 경우, 상기 전압 발생회로의 1개 이상의 설정값을 조정하도록 구성된 집적회로.
    
13. 제 12항에 있어서,
    상기 전압 발생회로는, 관련된 인에이블 신호에 의해 각각 인에이블되는 복수의 차지 펌프 유닛들로서 형성된 차지 펌프회로를 구비하고, 상기 차지 펌프회로는 복수의 동작 모드에서 동작가능하고, 각각의 동작 모드는 인에이블 신호들의 값들의 관련된 패턴에 의해 선택되어, 사용된 상기 차지 펌프 유닛들과, 이에 따라 상기 차지 펌프 회로의 구동 강도가 상기 동작 모드에 의존하여 변동하고,
    상기 제어회로에 의해 조정된 1개 이상의 설정값들은 상기 복수의 차지 펌프 유닛들과 관련된 상기 인에이블 신호들의 값들을 적어도 포함하는 집적회로.
    
14. 제 13항에 있어서,
    각각의 차지 펌프 유닛은 적어도 한 개의 차지 펌프 블록을 구비하고, 각각의 차지 펌프 블록은,
    상기 출력 노드와 상기 공급된 입력 전압을 제공하는 입력 노드 사이에 직렬 배치되어 제 1 중간 노드를 제공하는 제 1 복수의 트랜지스터들과,
    상기 입력 노드와 기준 전압 사이에 직렬 배치되어 제 2 중간 노드를 제공하는 제 2 복수의 트랜지스터들과,
    상기 제 1 중간 노드와 상기 제 2 중간 노드 사이에 접속된 커패시터 소자를 구비하고,
    충전 동작 단계 중에는, 상기 제 1 복수의 트랜지스터들 중에서 적어도 한 개의 트랜지스터와 상기 제 2 복수의 트랜지스터들 중에서 적어도 한 개의 트랜지스터가 기동되어 상기 입력 노드와 상기 기준 전압 사이에 상기 커패시터 소자를 접속하는 충전 트랜지스터들로서 동작하고,
    방전 동작 단계중에는, 상기 제 1 복수의 트랜지스터들 중에서 적어도 한 개의 다른 트랜지스터와 상기 제 2 복수의 트랜지스터들 중에서 적어도 한 개의 다른 트랜지스터가 기동되어 상기 입력 노드와 상기 출력 노드 사이에 상기 커패시터 소자를 접속하는 방전 트랜지스터들로서 동작하는 집적회로.
    
15. 제 14항에 있어서,
    상기 제 2 복수의 트랜지스터들의 트랜지스터들은 동일한 형태를 갖고,
    상기 제 2 복수의 트랜지스터들 중에서 상기 적어도 한 개의 트랜지스터는 클록신호의 제 1 위상에 의해 충전 단계중에 기동되고,
    상기 제 2 복수의 트랜지스터들 중에서 상기 적어도 한 개의 다른 트랜지스터는 상기 클록신호의 제 2 위상에 의해 방전 단계중에 기동되고, 상기 제 1 및 제 2 위상이 상보 위상인 집적회로.
    
16. 제 15항에 있어서,
    상기 제 2 복수의 트랜지스터의 트랜지스터들은 NMOS 트랜지스터인 집적회로.
    
17. 제 14항에 있어서,
    상기 제 1 복수의 트랜지스터들 및 상기 제 2 복수의 트랜지스터들 중에서 적어도 한 개가 상기 차지 펌프 유닛과 관련된 상기 인에이블 신호에 의해 기동된 인에이블 트랜지스터들을 구비한 집적회로.
    
18. 제 17항에 있어서,
    상기 제 1 복수의 트랜지스터들은 상기 인에이블 트랜지스터들을 구비하고,
    충전 단계중에, 제 1 인에이블 트랜지스터를 포함하는 상기 제 1 복수의 트랜지스터들 중에서 다수의 트랜지스터들을 적층 배치로 사용하여 상기 제 1 복수의 트랜지스터들로부터 상기 충전 트랜지스터들을 구성하고,
    방전 단계중에는, 제 2 인에이블 트랜지스터를 포함하는 상기 제 1 복수의 트랜지스터들 중에서 다수의 트랜지스터들을 적층 배치로 사용하여 상기 제 1 복수의 트랜지스터들로부터 방전 트랜지스터들을 구성하는 집적회로.
    
19. 제 18항에 있어서,
    상기 제 1 복수의 트랜지스터들의 트랜지스터들은 PMOS 트랜지스터인 집적회로,
    
20. 제 14항에 있어서,
    각각의 차지 펌프 유닛은 상기 출력 노드에 대해 병렬 배치된 제 1 및 제 2 차지 펌프 블록들을 구비하고, 제 1 차지 펌프 블록은 제 1 절반의 클록 사이클 중에 상기 충전 단계에 있도록 구성되고, 제 2 차지 펌프 블록은 제 2 절반의 상기 클록 사이클 중에 상기 충전 단계에 있도록 구성된 집적회로.
    
21. 제 1항에 있어서,
    상기 발진회로는 링 발진기인 집적회로.
    
22. 공급된 입력 전압으로부터 동작하여 상기 공급된 입력 전압과 다른 온칩 전압 공급을 출력 노드에서 발생하도록 구성된 전압 발생회로와,
    상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급을 받고, 동작중에, 상기 출력 노드에 대해 가변 부하를 제공하도록 구성된 회로 블록과,
    상기 출력 노드에 접속되어 상기 출력 노드에 대해 추가적인 부하를 제공하고 상기 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 발생하도록 구성된 발진회로와,
    트리거 상태에 응답하여 상기 발진회로에 의해 상기 출력 노드에 제공된 상기 추가적인 부하를 조정하도록 구성된 제어회로를 구비하고,
    상기 제어회로는, 시동 모드시에, 상기 전압 발생회로의 시동 단계중에 상기 출력 노드로부터 상기 전압 발생회로의 출력 인터페이스를 단절하도록 구성된 드룹 방지회로를 더 구비한 집적회로.
    
23. 제 22항에 있어서,
    상기 시동 모드에서, 상기 드룹 방지회로가 상기 출력 노드를 상기 공급된 입력 전압으로 프리차지하도록 더 구성된 집적회로.
    
24. 제 22항에 있어서,
    상기 시동 모드후에, 상기 제어회로가 상기 드룹 방지회로를, 상기 전압 발생회로의 상기 출력 인터페이스가 상기 출력 노드에 재접속되는 라이브 모드로 두는 집적회로,
    
25. 제 22항에 있어서,
    상기 전압 발생회로가 사용되고 있지 않을 때, 상기 제어회로가, 상기 전압 발생회로의 상기 출력 인터페이스를 상기 출력 노드로부터 단절하고, 상기 출력 인터페이스를 상기 공급된 입력 전압으로 프리차지하도록 구성된 집적회로.
    
26. 제 22항에 있어서,
    상기 회로 블록은 소정의 동작 모드에서 상기 온칩 공급 전압에 의해 구동되는 일련의 파워 스위치들을 구비한 집적회로.
    
27. 제 1항에 있어서,
    상기 온칩 전압 공급이 공급된 입력 전압보다 큰 집적회로.
    
28. 공급된 입력 전압으로부터 집적회로의 전압 발생회로에 의해 출력 노드에서 발생된 온칩 전압 공급의 값의 변동을 제어하는 집적회로에 사용되는 회로로서,
    상기 집적회로는 상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급을 받도록 구성된 회로 블록을 갖고, 상기 회로 블록의 동작중에, 상기 회로 블록이 상기 출력 노드에 대한 가변 부하를 제공하고,
    상기 집적회로에 사용되는 회로는,
    상기 출력 노드에 접속되어 상기 출력 노드에 대한 추가적인 부하를 제공하고 상기 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 발생하도록 구성된 발진회로와,
    트리거 상태에 응답하여, 상기 발진회로에 의해 상기 출력 노드에 대해 제공된 상기 추가적인 부하를 조정하도록 구성된 제어회로를 구비하고,
    상기 제어회로는, 상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급의 값의 변동을 모니터링하기 위해 상기 발진신호를 모니터링하도록 구성된 모니터링 회로를 더 구비하고,
    상기 모니터링 회로는 상기 발진신호의 적어도 한 개의 소정의 변동에 응답하여 상기 트리거 상태를 표시하도록 구성되고, 상기 제어회로는 상기 트리거 상태에 응답하여, 상기 출력 노드에 대한 상기 추가적인 부하의 양을 변동하기 위해 상기 발진회로의 전력 소비가 변동되도록 하는, 집적회로에 사용되는 회로.
    
29. 공급된 입력전압으로부터 집적회로의 전압 발생회로에 의해 출력 노드에서 발생된 온칩 전압 공급의 값의 변동을 제어하는 방법으로서,
    상기 집적회로는 전압 발생회로에 의해 발생된 온칩 전압 공급을 받도록 구성된 회로 블록을 갖고, 상기 회로 블록의 동작중에, 상기 회로 블록이 상기 출력 노드에 대한 가변 부하를 제공하고,
    상기 제어방법은,
    상기 출력 노드에 접속된 발진회로를 사용하여 상기 출력 노드에 대한 추가적인 부하를 제공하고, 상기 발진회로가, 상기 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 생성하는 단계와,
    트리거 상태에 응답하여, 상기 발진회로에 의해 상기 출력 노드에 대해 제공된 상기 추가적인 부하를 조정하는 단계와,
    상기 전압 발생회로에 의해 발생된 상기 온칩 전압 공급의 값의 변동을 모니터링하기 위해 상기 발진신호를 모니터링하는 단계와,
    상기 발진신호의 적어도 한 개의 소정의 변동에 응답하여 상기 트리거 상태를 표시하는 단계와,
    상기 트리거 상태에 응답하여, 상기 출력 노드에 대한 상기 추가적인 부하의 양을 변동하기 위해 상기 발진회로의 전력 소비가 변동되도록 하는 단계를 포함하는, 변동 제어방법.
    
30. 공급된 입력 전압으로부터 동작하여 상기 공급된 입력 전압과 다른 온칩 전압 공급을 출력 노드에서 발생하는 전압 발생수단과,
    상기 전압 발생수단에 의해 발생된 상기 온칩 전압 공급을 받고, 동작중에, 상기 출력 노드에 대해 가변 부하를 제공하는 회로수단과,
    상기 출력 노드에 접속되어 상기 출력 노드에 대해 추가적인 부하를 제공하고 상기 온칩 전압 공급의 값이 변동할 때 주파수가 변동하는 발진신호를 발생하는 발진수단과,
    트리거 상태에 응답하여 상기 발진수단에 의해 상기 출력 노드에 제공된 상기 추가적인 부하를 조정하는 제어수단을 구비하고,
    상기 제어수단은, 상기 전압 발생수단에 의해 발생된 상기 온칩 전압 공급의 값의 변동을 모니터링하기 위해 상기 발진신호를 모니터링하도록 구성된 모니터링 수단을 더 구비하고,
    상기 모니터링 수단은 상기 발진신호의 적어도 한 개의 소정의 변동에 응답하여 상기 트리거 상태를 표시하도록 구성되고, 상기 제어수단은 상기 트리거 상태에 응답하여, 상기 출력 노드에 대한 상기 추가적인 부하의 양을 변동하기 위해 상기 발진수단의 전력 소비가 변동되도록 하는, 집적회로.

Images