KR102122631B1 - Solder bump having cored structure and production method therefor - Google Patents

Solder bump having cored structure and production method therefor Download PDF

Info

Publication number
KR102122631B1
KR102122631B1 KR1020167004857A KR20167004857A KR102122631B1 KR 102122631 B1 KR102122631 B1 KR 102122631B1 KR 1020167004857 A KR1020167004857 A KR 1020167004857A KR 20167004857 A KR20167004857 A KR 20167004857A KR 102122631 B1 KR102122631 B1 KR 102122631B1
Authority
KR
South Korea
Prior art keywords
solder
powder
core
group
bump
Prior art date
Application number
KR1020167004857A
Other languages
Korean (ko)
Other versions
KR20160102150A (en
Inventor
쇼 나카가와
마사유키 이시카와
츠카사 야소시마
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20160102150A publication Critical patent/KR20160102150A/en
Application granted granted Critical
Publication of KR102122631B1 publication Critical patent/KR102122631B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1316—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent

Abstract

유심 구조 땜납 범프 및 그 제조 방법을 제공한다. 땜납 범프의 제조에 있어서, 미리, 범프의 중심 부분에 심용 페이스트를 인쇄 도포하고, 땜납 금속의 리플로우 처리 온도 근방 또는 그 이하에 이하의 온도에서 심용 페이스트를 소결함으로써 소결심을 형성하고, 이어서, 이 소결심의 주위에 땜납 금속을 인쇄법으로 도포하고, 이 땜납 금속을 리플로우 처리함으로써, 땜납 범프의 내부에, 수직인 방향으로 연장되는 소결심이 형성된 유심 구조 땜납 범프를 얻는다.A cored structure solder bump and a method of manufacturing the same are provided. In the production of the solder bump, a sintered core is formed by previously applying a core paste to the central portion of the bump and sintering the core paste at a temperature below or below the reflow treatment temperature of the solder metal, and then, By applying a solder metal around the sintered core by a printing method and reflowing the solder metal, a cored structure solder bump having a sintered core extending in a vertical direction is formed inside the solder bump.

Description

유심 구조 땜납 범프 및 그 제조 방법{SOLDER BUMP HAVING CORED STRUCTURE AND PRODUCTION METHOD THEREFOR}{SOLDER BUMP HAVING CORED STRUCTURE AND PRODUCTION METHOD THEREFOR}

본 발명은, 유심 구조 땜납 범프 및 그 제조 방법에 관한 것으로, 특히, 반도체 장치용 땜납 범프의 파인 피치화를 도모한 유심 구조 땜납 범프 및 반도체 장치의 패드 전극 상에 유심 구조 땜납 범프를 형성하기 위한 제조 방법에 관한 것이다.The present invention relates to a cored structure solder bump and a method for manufacturing the same, in particular, to form a cored structure solder bump on a padd electrode of a cored structured solder bump and a semiconductor device for fine pitching of the soldered bump for semiconductor devices. It relates to a manufacturing method.

본원은, 2013년 12월 27일에, 일본에 출원된 일본 특허출원 2013-270852호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.This application claims priority based on Japanese Patent Application No. 2013-270852 for which it applied to Japan on December 27, 2013, and uses the content here.

최근, 반도체의 고밀도 실장을 위해서, 땜납 범프를 사용한 접합이 일반적으로 사용되고 있지만, 보다 더 고밀도화를 도모하기 위해서는, 땜납 범프 형성의 파인 피치화가 요구된다.In recent years, for high-density mounting of semiconductors, bonding using solder bumps is generally used, but in order to further increase the density, fine pitching of solder bump formation is required.

그리고, 이 요청에 응하기 위해서, 파인 피치화를 실현하기 위한 땜납 범프 혹은 그 제조법에 대하여, 종래부터 몇 가지의 제안이 이루어지고 있다.In order to meet this request, several proposals have been made in the past for solder bumps for realizing fine pitching or their manufacturing methods.

예를 들어, 특허문헌 1 에는, 반도체 기판 표면의 도체 패드 상에, 필러 금속, 필러 금속 상면을 덮는 언더 범프 금속층 및 도체 패드와 거의 등직경의 땜납 금속층을 순차 형성하여 땜납 금속의 리플로우 처리를 실시함으로써 땜납 범프를 형성하는 것이 제안되어 있다. 또, 특허문헌 2 에는, 특허문헌 1 에 기재된 것과 마찬가지로 도체 패드 (13) 와 거의 등직경의 땜납 금속층 (배리어 금속층 (14)) 을 순차 형성한 후, 필러 금속층 (15) 의 직경을 감소시키고, 이어서, 땜납 금속 (17) 의 리플로우 처리를 실시하여, 도 1 에 나타내는 바와 같은 땜납 범프를 형성함으로써, 파인 피치화를 도모하는 것이 제안되어 있다.For example, in Patent Document 1, a filler metal, an under bump metal layer covering the upper surface of the filler metal, and a solder metal layer having a substantially equal diameter with the conductor pad are sequentially formed on the conductor pad on the surface of the semiconductor substrate to perform reflow treatment of the solder metal. It is proposed to form a solder bump by carrying out. In addition, in Patent Document 2, as described in Patent Document 1, after the conductor pad 13 and the solder metal layer (barrier metal layer 14) having a substantially equal diameter are sequentially formed, the diameter of the filler metal layer 15 is reduced, Subsequently, it has been proposed to perform fine refining by performing a reflow treatment of the solder metal 17 and forming a solder bump as shown in FIG. 1.

또, 예를 들어, 특허문헌 3 에는, 반도체 칩 상의 패드 전극을 하측 방향으로 하여 용융 땜납의 분류면 (噴流面) 에 접촉시킴으로써 이 패드 전극 상에 1 차 땜납 범프를 형성하고, 이 1 차 땜납 범프가 형성된 패드 전극을 상측 방향으로 하고, 이것에 스크린 인쇄의 수법에 의해 땜납 페이스트를 재치 (載置) 하고, 이 땜납 페이스트를 하측 방향으로 하고, 이 하측 방향으로 되어 중력이 더해진 상태로 상기 땜납 페이스트를 리플로우하여 2 차 땜납 범프를 형성함으로써, 패드 전극의 파인 피치화를 가능하게 한 땜납 범프의 제조도 제안되어 있다.In addition, for example, in Patent Document 3, a primary solder bump is formed on the pad electrode by contacting the pad electrode on the semiconductor chip in a downward direction to the dividing surface of the molten solder, and this primary solder The pad electrode on which the bump is formed is directed upward, and the solder paste is placed thereon by a screen printing technique, the solder paste is turned downward, and the solder is turned downward and gravity is added to the solder. It has also been proposed to manufacture solder bumps that enable fine pitching of pad electrodes by reflowing the paste to form secondary solder bumps.

일본 공개특허공보 2013-187258호 (A)Japanese Patent Application Publication No. 2013-187258 (A) 일본 공개특허공보 2006-332694호 (A)Japanese Patent Application Publication No. 2006-332694 (A) 일본 특허공보 제3961876호 (B)Japanese Patent Publication No. 3961876 (B)

상기 종래 기술에 나타내는 바와 같이, 반도체의 고밀도 실장을 목적으로 하여, 땜납 범프의 파인 피치화가 도모되고 있는 가운데, 땜납 범프의 밀착성, 도전성을 확보한 후의 파인 피치화 기술은 아직 확립되어 있지 않다.As shown in the prior art, while fine pitching of solder bumps is being pursued for the purpose of high-density mounting of semiconductors, fine pitching techniques after ensuring adhesion and conductivity of solder bumps have not yet been established.

예를 들어, 특허문헌 1, 2 에 기재된 기술에 있어서는, 웨이퍼나 유기 기판의 전극 상에, 전기 도금법을 사용하여, 소직경의 필러를 형성하고, 그 위에 도금 법을 사용하여 땜납 금속을 형성하고, 리플로우 처리를 실시함으로써 땜납 범프를 형성하여, 범프의 높이를 어느 정도까지 높게 형성하고 있다. 그러나, 도금법으로 필러 형성, 땜납 금속 형성하고 있기 때문에, 프로세스 스루풋이 나쁘고, 또, 용융시의 땜납 금속의 자중 및 표면 장력에 의해, 범프가 편평해져 범프 높이가 제한되기 때문에, 땜납 범프 직경에 비하여, 그만큼 높은 애스팩트비인 것을 얻을 수 없고, 만일, 땜납 금속의 재치량을 늘렸다고 하더라도, 인접하는 다른 땜납 범프에 접촉하여 쇼트를 일으킬 우려가 발생한다는 문제가 있다.For example, in the techniques described in Patent Documents 1 and 2, a filler having a small diameter is formed on an electrode of a wafer or an organic substrate using an electroplating method, and a solder metal is formed thereon using a plating method. , By performing the reflow treatment, solder bumps are formed, and the height of the bumps is formed to some extent. However, since filler formation and solder metal formation are performed by the plating method, process throughput is poor, and due to the self-weight and surface tension of the solder metal during melting, the bumps are flattened and the bump height is limited. However, it is not possible to obtain a high aspect ratio, and even if the amount of solder metal is increased, there is a problem that a short circuit may occur due to contact with other adjacent solder bumps.

또, 특허문헌 3 에 기재된 기술에 있어서도, 1 차 땜납 범프 표면의 땜납 페이스트에 대하여, 하측 방향으로 하여 리플로우함으로써, 비교적 애스팩트비가 높은 범프는 형성되지만, 어셈블리시 등, 재용융시에 땜납 금속의 자중 및 표면 장력에 의해 저절로 애스팩트비는 제약을 받아 인접하는 용융 땜납 금속 범프와 접촉됨으로써, 전기적 도통 불량의 원인이 될 우려가 있다.In addition, in the technique described in Patent Document 3, a bump having a relatively high aspect ratio is formed by reflowing the solder paste on the surface of the primary solder bump in a downward direction, but the solder metal is re-melted, such as during assembly. Due to the self-weight and surface tension, the aspect ratio is restricted by itself, and may be caused by electrical conduction defects due to contact with adjacent molten solder metal bumps.

따라서, 반도체의 고밀도 실장을 실현하기 위해서는, 파인 피치화가 가능해지는 고애스팩트비의 땜납 범프 및 그 간이한 제조법이 요망된다.Therefore, in order to realize high-density packaging of semiconductors, a high aspect ratio solder bump capable of fine pitching and a simple manufacturing method thereof are desired.

본 발명자들은, 땜납 범프의 파인 피치화를 가능하게 하기 위하여, 땜납 범프의 구조 및 그 제조 방법에 대해 예의 검토한 결과, 이하의 지견을 얻었다.In order to enable fine pitching of the solder bumps, the present inventors have studied the structure of the solder bumps and a method of manufacturing the same, and the following findings have been obtained.

즉, 본 발명자들은, 땜납 범프의 제조에 있어서, 예를 들어, 반도체 기판의 소정 위치 (예를 들어, 반도체 패키지용 유기 기판 상에 형성된 패드 전극 표면 혹은 반도체 패키지용 웨이퍼 위에 형성된 UBM (언더 범프 메탈)) 에, 미리 소정의 재료로 이루어지는 심용 페이스트를 도포하고, 리플로우 처리함으로써, 소정의 높이를 갖는 소결심을 형성하고, 이어서, 이 소결심의 주위에 인쇄법으로 땜납 페이스트를 도포한 후, 이 땜납 페이스트를 리플로우 처리함으로써 유심 구조의 땜납 범프를 형성할 수 있는 것을 알아냈다.That is, the present inventors, in the manufacture of solder bumps, for example, a predetermined position of a semiconductor substrate (for example, a pad electrode surface formed on an organic substrate for a semiconductor package or a UBM (under bump metal) formed on a wafer for a semiconductor package )), a paste for a core made of a predetermined material is previously applied, and a reflow treatment is performed to form a sintered core having a predetermined height, and then a solder paste is applied around the sintered core by a printing method, It has been found that solder bumps having a core structure can be formed by reflowing the solder paste.

그리고, 이 유심 구조의 땜납 범프는, 범프의 자중에 의한 편평화가 잘 발생하지 않기 때문에, 범프 높이가 높은 고애스팩트비의 땜납 범프가 되는 것, 또, 소결심의 재질을 적절히 선택함으로써, 땜납 금속과의 밀착성이 향상되고, 이것에 수반하여, 범프와 반도체 기판의 밀착성도 향상되는 것, 게다가 이 고애스팩트비의 유심 구조 땜납 범프는, 종래 범프와 비교하여 손색이 없는 도전성을 구비하는 것을 알아낸 것이다.In addition, since the solder bumps of the cored structure are less likely to flatten due to the weight of the bumps, the solder bumps having a high aspect ratio with a high bump height, and by appropriately selecting the material of the sintered core, The adhesion between the solder metal is improved, and the adhesion between the bump and the semiconductor substrate is also improved. In addition, this high aspect ratio core-structured solder bump has an inferior conductivity compared to conventional bumps. I figured it out.

또한 본 발명자들은, 상기 유심 구조의 땜납 범프는, 통상적인 스크린 인쇄법으로 간이하게 제조할 수 있는 것을 알아냈다.In addition, the present inventors have found that the solder bumps having the above-mentioned core structure can be easily produced by a conventional screen printing method.

즉, 먼저, 제 1 공정으로서, 반도체 기판의 소정 위치 (예를 들어, 반도체 패키지용 유기 기판 상에 형성된 패드 전극 표면 혹은 반도체 패키지용 웨이퍼 상에 형성된 UBM (언더 범프 메탈)) 에, 패드 전극 혹은 UBM 이 약간 노출되는 정도의 개구를 갖는 마스크를 장착하고, 소결심이 되는 심용 페이스트를 패드 전극 혹은 UBM 의 중앙 부분에 인쇄하고, 이어서, 마스크를 떼어내고, 패드 전극 혹은 UBM 에 도포된 심용 페이스트를 땜납 페이스트의 리플로우 온도 근방 또는 그 이하에 이하에서 소결하고, 패드 전극 혹은 UBM 의 거의 중앙 부분에 소정의 높이를 갖는 소결심을 제조하고, 이어서, 제 2 공정으로서, 패드 전극 혹은 UBM 의 직경보다 큰 직경의 개구를 갖는 마스크를, 거의 중앙부에 소결심이 형성된 패드 전극 혹은 UBM 이 노출되도록 장착하고, 패드 전극 혹은 UBM 및 소결심 전체를 덮도록 땜납 페이스트를 도포하고, 이어서, 마스크를 떼어내고, 패드 전극 혹은 UBM 및 소결심 전체를 덮도록 도포 인쇄된 땜납 페이스트를, 땜납 페이스트의 리플로우 온도에서 리플로우 처리함으로써, 유심 구조의 땜납 범프를 간이한 공정으로 제조할 수 있는 것을 알아낸 것이다.That is, first, as a first step, a pad electrode or a predetermined position of a semiconductor substrate (eg, a pad electrode surface formed on an organic substrate for a semiconductor package or a UBM (under bump metal) formed on a wafer for a semiconductor package), or A mask having an opening having a degree of exposure to the UBM is mounted, and a paste for a core serving as a sintered core is printed on the pad electrode or a central portion of the UBM, and then the mask is removed, and a pad electrode or a core paste applied to the UBM is applied. Sintering is performed at or below the reflow temperature of the solder paste, and a sintered core having a predetermined height is formed at a substantially center portion of the pad electrode or UBM, and then, as a second step, it is smaller than the diameter of the pad electrode or UBM. A mask having a large-diameter opening is mounted so that a pad electrode or UBM having a sintered core is exposed at the center, a solder paste is applied to cover the entire pad electrode or the UBM and the sintered core, and then the mask is removed. It has been found that a solder bump having a core structure can be manufactured by a simple process by reflowing a solder paste coated and applied to cover the entire pad electrode or the UBM and the sintered core at a reflow temperature of the solder paste.

본원발명은, 상기 지견에 기초하여 이루어진 것으로서, 이하에 나타내는 양태를 갖는다.This invention was made|formed based on the said knowledge, and has an aspect shown below.

(1) 반도체 기판 상에 형성된 유심 구조 땜납 범프로서, 상기 땜납 범프는, 땜납 범프의 내부에 형성되고, 또한, 반도체 기판에 수직인 방향으로 연장되는 소결심과, 상기 소결심의 주위에 피착된 땜납 금속의 유심 구조로 이루어지고, 상기 소결심은, 땜납 페이스트의 리플로우 처리 온도 근방 또는 그 이하에 이하의 온도에서 소결된 소결체로 이루어지는 것을 특징으로 하는 유심 구조 땜납 범프.(1) A cored structure solder bump formed on a semiconductor substrate, wherein the solder bump is formed inside the solder bump, and furthermore, a sintered core extending in a direction perpendicular to the semiconductor substrate and deposited around the sintered core A cored structure solder bump comprising a core structure of solder metal, the sintered core comprising a sintered body sintered at a temperature below or below the reflow treatment temperature of the solder paste.

(2) 상기 소결심은, 제 1 군 분말과 제 2 군 분말의 분말 소결체, 합금 소결체 또는 이들의 혼합 소결체로 이루어지고, 상기 제 1 군 분말은, 제 1 의 A 군 분말 및 제 1 의 B 군 분말의 적어도 어느 것을 함유하고, 상기 제 1 의 A 군 분말은, Cu, Ag, Au, Pt, Pd, Ti, Ni, Fe, Co 중에서 선택된 1 종 또는 2 종 이상의 금속 분말로 이루어지고, 또, 상기 제 1 의 B 군 분말은, 액상 온도가 450 ℃ 이상의 납합금 분말 및 액상 온도가 280 ℃ 이상의 고온 땜납 합금 분말 중에서 선택된 1 종 또는 2 종 이상의 합금 분말로 이루어지는 것을 특징으로 하는 상기 (1) 에 기재된 유심 구조 땜납 범프.(2) The sintered core is composed of a powder sintered body of a first group powder and a second group powder, an alloy sintered body, or a mixed sintered body thereof, and the first group powder comprises a first group A powder and a first group B Contains at least any of the group powder, the first group A powder, Cu, Ag, Au, Pt, Pd, Ti, Ni, Fe, Co is made of one or more metal powder selected from, and , Wherein the first group B powder is composed of one or two or more alloy powders selected from lead alloy powders having a liquidus temperature of 450°C or higher and high-temperature solder alloy powders having a liquidus temperature of 280°C or higher. The core structure solder bump described in.

(3) 상기 소결심은, 제 1 군 분말과 제 2 군 분말의 분말 소결체, 합금 소결체 또는 이들의 혼합 소결체로 이루어지고, 상기 제 2 군 분말은, 제 2 의 A 군 분말 및 제 2 의 B 군 분말의 적어도 어느 것을 함유하고, 상기 제 2 의 A 군 분말은, Sn, In, Bi, Ga 중에서 선택된 1 종 또는 2 종 이상의 금속 분말로 이루어지고, 또, 상기 제 2 의 B 군 분말은, 액상 온도가 240 ℃ 이하의 땜납 합금의 합금 분말로 이루어지는 것을 특징으로 하는 상기 (1) 에 기재된 유심 구조 땜납 범프.(3) The sintered core is composed of a powder sintered body of a first group powder and a second group powder, an alloy sintered body, or a mixed sintered body thereof, and the second group powder comprises a second group A powder and a second group B It contains at least any of the group powders, and the second group A powder is composed of one or more metal powders selected from Sn, In, Bi, Ga, and the second group B powder is A cored structure solder bump according to (1) above, wherein the liquid phase is made of an alloy powder of a solder alloy having a temperature of 240°C or lower.

(4) 반도체 기판 상에 형성된 유심 구조 땜납 범프의 제조 방법으로서, 반도체 기판 상에 형성된 패드 전극 혹은 언더 범프 메탈의 표면에 심용 페이스트를 인쇄 도포하고, 땜납 페이스트의 리플로우 처리 온도 근방 또는 그 이하에 이하의 온도에서 심용 페이스트를 소결하고, 패드 전극 혹은 언더 범프 메탈의 표면의 거의 중앙 부분에 소결심을 형성하고, 이어서, 패드 전극 혹은 언더 범프 메탈의 거의 중앙부에 형성된 소결심 전체를 덮도록 땜납 페이스트를 인쇄 도포하고, 땜납 페이스트의 리플로우 처리 온도에서 리플로우 처리함으로써, 패드 전극 표면 상 혹은 언더 범프 메탈의 표면 상에 유심 구조 땜납 범프를 형성하는 것을 특징으로 하는 유심 구조 땜납 범프의 제조 방법.(4) As a method of manufacturing a core-structured solder bump formed on a semiconductor substrate, a core paste is printed and coated on the surface of a pad electrode or under bump metal formed on the semiconductor substrate, and the solder paste is reflowed at or near the temperature. Solder paste to sinter the core paste at the following temperature, to form a sintered seam on almost the center of the surface of the pad electrode or under bump metal, and then to cover the entire sintered seam formed on the center of the pad electrode or under bump metal. A method of manufacturing a cored structure solder bump is characterized by forming a cored structure solder bump on the pad electrode surface or on the surface of the under bump metal by printing coating and reflowing the solder paste at a reflow treatment temperature.

본원발명의 일 양태인 유심 구조 땜납 범프 (이하, 본원발명의 유심 구조 범프라고 한다) 에 의하면, 범프의 자중에 의한 편평화가 잘 발생하지 않고, 고애스팩트비의 땜납 범프를 형성할 수 있음과 함께, 땜납 범프 내부에 형성되어 있는 소결심과 땜납 금속이 밀착성이 우수하여, 그 결과, 땜납 범프는 패드 전극, 반도체 기판에 대해 강고하게 밀착되고, 또, 도전성을 저하시키는 경우도 없는 점에서, 반도체의 고밀도 실장을 실현하기 위한 파인 피치화가 가능해진다.According to the core-structured solder bumps (hereinafter referred to as the core-structured bumps) of the present invention, flattening due to the self-weight of the bump does not occur well, and a high aspect ratio solder bump can be formed. In addition, the sintered core formed inside the solder bumps and the solder metal are excellent in adhesion, and as a result, the solder bumps are tightly adhered to the pad electrode and the semiconductor substrate, and the conductivity is not lowered. , Fine pitching for realizing high-density packaging of semiconductors becomes possible.

또, 본원발명의 다른 양태인 유심 구조 땜납 범프의 제조 방법 (이하, 본원발명의 유심 구조 범프의 제조법이라고 한다) 에 의하면, 인쇄법에 의해 심용 페이스트 (32) 를 도포한 후, 소결에 의해 소결심을 형성하고, 이어서, 동일한 인쇄법에 의해 땜납 페이스트 (34) 를 도포하고 리플로우 처리한다는 간이한 제조법에 의해, 유심 구조 땜납 범프가 얻어지는 점에서, 땜납 범프의 제조 공정의 간이화, 저비용화를 도모할 수 있다.In addition, according to another method of manufacturing a cored structure solder bump (hereinafter referred to as a method of manufacturing the cored structured bump of the present invention), which is another aspect of the present invention, the core paste 32 is coated by a printing method and then sintered by sintering. A simple manufacturing method of forming a crystal, and then applying the solder paste 34 by the same printing method and reflowing the process, simplifies and lowers the cost of the manufacturing process of the solder bumps in that a solder core structure is obtained. I can plan it.

도 1 은 종래 기술 (특허문헌 2 에 기재된 것) 에 있어서의 땜납 범프의 개략 설명도이다.
도 2 는 본원발명의 유심 구조 땜납 범프의 제조 공정의 개략 설명도를 나타낸다.
도 3 은 본원발명의 제조법에 의해 얻어진 유심 구조 땜납 범프의 단면 개략 모식도를 나타낸다.
도 4 는 Cu 분말 및 Sn 분말의 혼합 분말로 이루어지는 심용 페이스트 E 를 사용하여, 소결 온도 240 ℃ 에서 형성된 소결심의 SEM 화상을 나타낸다.1 is a schematic explanatory diagram of a solder bump in a prior art (described in Patent Document 2).
2 shows a schematic explanatory diagram of a manufacturing process of a cored structure solder bump of the present invention.
3 shows a schematic cross-sectional view of a core-structured solder bump obtained by the production method of the present invention.
4 shows a SEM image of a sintered core formed at a sintering temperature of 240° C. using a paste E for a core composed of a mixed powder of Cu powder and Sn powder.

이하, 도면을 참조하여 본원발명을 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도 2 에 본원발명의 유심 구조 땜납 범프의 제조 공정의 개략 설명도를 나타내고, 도 3 에 본원발명의 제조법에 의해 얻어진 유심 구조 땜납 범프의 단면 개략 모식도를 나타낸다.Fig. 2 shows a schematic explanatory diagram of the manufacturing process of the cored structure solder bump of the present invention, and Fig. 3 shows a schematic schematic cross-sectional view of the cored structure solder bump obtained by the production method of the present invention.

도 2 에 나타내는 바와 같이, 본원발명의 유심 구조 땜납 범프는, (a) ∼ (d) 의 공정 (제 1 공정이라고 한다) 및 (e) ∼ (h) 의 공정 (제 2 공정이라고 한다) 에 의해 제조할 수 있다. 제 1 공정은 이하와 같다.As shown in Fig. 2, the core structure solder bumps of the present invention are in steps (a) to (d) (referred to as a first step) and steps (e) to (h) (referred to as a second step). It can be produced by. The first step is as follows.

먼저, 패드 전극 (2) 이 형성되어 있는 반도체 기판 (1) 의 표면 (반도체 패키지용 웨이퍼 상에 UBM 이 형성되어 있는 경우도 당연히 포함하는데, 이하, UBM 에 대한 설명은 생략한다) 에, 패드 전극 (2) 의 거의 중앙부의 표면이 노출되는 정도의 개구를 갖는 메탈 마스크 (33) 를 장착하고 (도 2(a) 참조), 메탈 마스크 (33) 의 개구로부터 패드 전극 (2) 의 거의 중앙부의 표면에 스퀴지 (31) 를 사용하여 심용 페이스트 (32) 를 인쇄한다 (도 2(b) 참조). 이로써, 상기 서술한 개구에 심용 페이스트가 인쇄 충전 (S1) 된다.First, on the surface of the semiconductor substrate 1 on which the pad electrode 2 is formed (of course, a case where UBM is formed on a wafer for semiconductor packages is also included, hereinafter, description of the UBM will be omitted). A metal mask 33 having an opening to the extent that the surface of the substantially central portion of (2) is exposed (see Fig. 2(a)) is mounted, and the almost central portion of the pad electrode 2 from the opening of the metal mask 33 is mounted. A core paste 32 is printed using a squeegee 31 on the surface (see Fig. 2(b)). Thereby, the core paste is printed and filled (S1) in the opening described above.

이어서, 메탈 마스크 (33) 를 떼어내고 (도 2(c) 참조), 심용 페이스트 (32) 의 종류에 따른 온도 (땜납 페이스트 (34) 의 리플로우 온도 근방 또는 그 이하에 이하의 온도) 에서 소결 (S2) 하고, 패드 전극 (2) 의 거의 중앙부에, 반도체 기판 (1) 에 수직인 방향으로 연장되고, 또한, 최종적으로 형성되어 땜납 범프의 높이 (H) 보다 낮은 높이의 소결심 (3) 을 형성한다.Subsequently, the metal mask 33 is removed (see Fig. 2(c)) and sintered at a temperature according to the type of the core paste 32 (the temperature below or below the reflow temperature of the solder paste 34). (S2), and extends in the direction perpendicular to the semiconductor substrate 1 at a substantially central portion of the pad electrode 2, and is finally formed to have a height lower than the height H of the solder bumps 3 To form.

도 4 에 소결심 (3) 의 일례로서 심용 페이스트 E (표 2 참조) 를 사용하여, 소결 온도 240 ℃ 에서 형성된 9 개의 소결심 (3) 의 SEM 화상을 나타낸다.Fig. 4 shows an SEM image of nine sintered cores 3 formed at a sintering temperature of 240 deg. C using a paste for core E (see Table 2) as an example of the sintered core 3.

또한, 도 2 에서는, 패드 전극 (2) 표면에 형성되는 UBM 의 도시를 생략하고 있는데, 패드 전극 (2) 상에 UBM 이 형성되어 있는 경우도, 본원발명의 범위에 포함된다.In Fig. 2, the illustration of the UBM formed on the surface of the pad electrode 2 is omitted, but the case where the UBM is formed on the pad electrode 2 is also included in the scope of the present invention.

상기 제 1 공정에서 형성되는 소결심 (3) 은, 제 1 군 분말과 제 2 군 분말의 소결체로서 구성할 수 있다.The sintered core 3 formed in the first step can be configured as a sintered body of the first group powder and the second group powder.

또, 상기 소결심 (3) 은, 상기 제 1 군 분말과 상기 제 2 군 분말을 구성하는 구성 성분 원소를 함유하는 합금 소결체로서 구성할 수 있고, 혹은, 상기 분말 소결체와 합금 소결체의 혼합 소결체로서 구성해도 된다. Further, the sintered core 3 can be configured as an alloy sintered body containing the constituent elements constituting the first group powder and the second group powder, or as a mixed sintered body of the powder sintered body and the alloy sintered body. It may be configured.

여기서, 제 1 군 분말은, 제 1 의 A 군 분말 및 제 1 의 B 군 분말의 적어도 어느 것을 함유하는 분말이며, 그리고, 제 1 의 A 군 분말로는, Cu, Ag, Au, Pt, Pd, Ti, Ni, Fe, Co 중에서 선택된 1 종 또는 2 종 이상의 금속 분말을 사용할 수 있고, 또, 제 1 의 B 군 분말로는, 액상 온도가 450 ℃ 이상의 납합금 분말 및 액상 온도가 280 ℃ 이상의 고온 땜납 합금 분말 중에서 선택된 1 종 또는 2 종 이상의 합금 분말을 사용할 수 있다.Here, the first group powder is a powder containing at least one of the first group A powder and the first group B powder, and the first group A powder is Cu, Ag, Au, Pt, Pd , Ti, Ni, Fe, Co. One or two or more metal powders may be used, and as the first group B powder, a lead alloy powder having a liquidus temperature of 450°C or higher and a liquidus temperature of 280°C or higher One or two or more alloy powders selected from high-temperature solder alloy powders can be used.

또, 제 2 군 분말은, 제 2 의 A 군 분말 및 제 2 의 B 군 분말의 적어도 어느 것을 함유하는 분말이며, 그리고, 제 2 의 A 군 분말로는, Sn, In, Bi, Ga 중에서 선택된 1 종 또는 2 종 이상의 금속 분말을 사용할 수 있고, 또, 제 2 의 B 군 분말로는, 액상 온도가 240 ℃ 이하의 땜납 합금의 합금 분말을 사용할 수 있다.Further, the second group powder is a powder containing at least one of the second group A powder and the second group B powder, and the second group A powder is selected from Sn, In, Bi, Ga One type or two or more types of metal powders can be used, and as the second group B powder, an alloy powder of a solder alloy having a liquidus temperature of 240°C or lower can be used.

소결심 (3) 을 형성하기 위한 소결 온도는, 제 2 공정에서 소결심 (3) 의 주위에 인쇄 도포되는 땜납 페이스트 (34) 를 리플로우하는 온도 근방 또는 그 이하에 이하의 온도여야 한다. 이것은 땜납 페이스트 리플로우 처리시에도, 소결심 (3) 이 연화·용융되지 않고, 소결심 (3) 으로서의 그대로의 형상을 유지하고, 소결심 (3) 의 주위에 땜납 금속 (4) 을 부착시킬 필요가 있기 때문이다. 이로써, 고애스팩트비의 땜납 범프 (5) 가 형성되고, 또, 소결심 (3) 이 땜납 금속 (4) 과 넓은 접촉 면적을 가짐으로써 땜납 범프가 자중에 의해 편평화되는 것을 방지할 수 있다. 나아가서는, 땜납 금속 (4) 과 소결심 (3) 의 밀착성이 높아지고, 나아가서는, 범프와 패드 전극 (2), 반도체 기판 (1) 의 밀착성을 높인다는 작용이 발휘된다.The sintering temperature for forming the sintering core 3 should be the temperature below or below the temperature at which the solder paste 34 printed and applied around the sintering core 3 is reflowed in the second step. This ensures that the sintered core 3 is not softened or melted even when the solder paste is reflowed, and maintains its shape as the sintered core 3, so that the solder metal 4 is attached around the sintered core 3. Because there is a need. Thereby, a high aspect ratio solder bump 5 is formed, and the sintered core 3 has a large contact area with the solder metal 4, thereby preventing the solder bump from being flattened by its own weight. . Furthermore, the adhesion between the solder metal 4 and the sintered core 3 is increased, and furthermore, an effect of enhancing the adhesion between the bump, the pad electrode 2 and the semiconductor substrate 1 is exhibited.

여기서, 소결심 (3) 을 구성하는 제 1 군 분말의 함유량이 10 질량％ 미만이면, 리플로우시에 용융되는 제 2 군 분말이 지나치게 많아, 심이 붕괴되어 심기둥상의 소결심 (3) 이 되지 않는다. 또, 2 회째의 리플로우시에, 심기둥상의 소결심 (3) 을 구성하는 제 1 군 분말과 제 2 군 분말에 있어서, 제 2 군 분말에서 기인되는 재용융이 발생된다.Here, when the content of the first group powder constituting the sintered core 3 is less than 10% by mass, the second group powder melted at the time of reflow is too large, and the seam collapses to become the sintered core 3 in a columnar shape. Does not. In addition, during the second reflow, remelting caused by the second group powder is generated in the first group powder and the second group powder constituting the sintered core 3 of the columnar shape.

한편, 제 1 군 분말의 함유량이 90 질량％ 를 초과하면, 리플로우시에 용융되는 제 2 군 분말이 지나치게 적어 소결이 진행되지 않고, 제 2 공정인 땜납 금속 페이스트 인쇄시에 형상이 붕괴되기 때문에, 본원발명에서는, 혼합 분말 중에 있어서의 제 1 군 분말의 함유량을 10 ∼ 90 질량％ 로 하는 것이 바람직하고, 30 ∼ 80 질량％ 로 하는 것이 보다 바람직하다.On the other hand, when the content of the first group powder exceeds 90% by mass, the second group powder melted at the time of reflow is too small, so that sintering does not proceed and the shape collapses during printing of the second step of solder metal paste. , In the present invention, the content of the first group powder in the mixed powder is preferably 10 to 90% by mass, and more preferably 30 to 80% by mass.

또, 땜납 금속 (4) 의 종류와 소결심 (3) 을 구성하는 재질의 조합에 의해서는 땜납 금속 (4) 과 소결심 (3) 의 계면에서 확산 반응이 발생하고, 땜납 금속 (4) 과 소결심 (3) 의 밀착성이 향상되어, 보다 더 밀착성이 우수한 고애스팩트비의 땜납 범프가 형성된다.In addition, the combination of the type of the solder metal 4 and the materials constituting the sintered core 3 causes a diffusion reaction at the interface between the solder metal 4 and the sintered core 3, and the solder metal 4 and The adhesion of the sintered core 3 is improved, and a higher aspect ratio solder bump with better adhesion is formed.

본원발명의 유심 구조 범프의 소결심 (3) 으로는, 소결심 (3) 을 형성 용이성의 관점, 즉, 땜납 페이스트 (34) 의 리플로우 처리 온도 근방 또는 그 이하에 이하의 비교적 저온도에서 소결 가능하다라는 소결성의 관점, 또한 땜납 금속 (4) 과의 젖음성, 밀착성이 우수하다는 관점을 고려하면, 소결심 (3) 을 구성하는 제 1 의 A 군의 금속 분말로는, Cu, Ag, Au 중에서 선택된 1 종 또는 2 종 이상의 금속 분말을 사용하는 것이 바람직하고, 또, 제 2 의 A 군의 금속 분말로는, Sn, In, Bi 중에서 선택된 1 종 또는 2 종 이상의 금속 분말을 사용하는 것이 바람직하다.As the sintered core 3 of the oil core structure bump of the present invention, the sintered core 3 is sintered at a relatively low temperature below or below the reflow treatment temperature of the solder paste 34 in terms of ease of formation. Considering the viewpoint of sinterability that it is possible, and also the viewpoint of excellent wettability and adhesion to the solder metal 4, as the first group A metal powder constituting the sintered core 3, Cu, Ag, Au It is preferable to use one or more metal powders selected from among them, and it is preferable to use one or two or more metal powders selected from Sn, In, and Bi as the metal powder of the second group A. Do.

상기 소결심 (3) 을 형성하기 위해서 사용되는 심용 페이스트 (32) 는, 예를 들어, 이하의 순서로 조제할 수 있다.The core paste 32 used for forming the sintered core 3 can be prepared, for example, in the following procedure.

심용 페이스트용 원료 분말로서, 제 1 의 A 군 분말 및 제 1 의 B 군 분말의 적어도 어느 것을 함유하는 제 1 군 분말과, 제 2 의 A 군 분말 및 제 2 의 B 군 분말의 적어도 어느 것을 함유하는 제 2 군 분말을 준비한다.As a raw material powder for a core paste, a first group powder containing at least one of the first group A powder and a first group B powder, and at least one of a second group A powder and a second group B powder A second group powder to be prepared is prepared.

이들의 분말을, 심용 페이스트용 분말의 총 중량을 100 질량％ 로 한 경우에, 제 1 군 분말이 10 ∼ 90 질량％ 이며, 또, 잔부는 제 2 군 분말이 되도록 배합하여 혼합 분말을 제조한다.When the total weight of the powder for the core paste is 100% by mass, the powder of the first group is 10 to 90% by mass, and the remainder is formulated to be the second group powder to prepare a mixed powder. .

이 혼합 분말을, V 형 혼합기 등의 통상적으로 사용되는 분말 혼합기 중에서 혼합한다.This mixed powder is mixed in a commonly used powder mixer such as a V-type mixer.

다음으로, 심용 페이스트 (32) 의 총 중량을 100 질량％ 로 했을 때에, 바람직하게는 플럭스를 5 ∼ 40 질량％, 나머지는 상기 혼합 분말이 되도록 배합하고, 이 심용 페이스트 (32) 를 기계 혼련기 등의 통상적으로 사용되는 혼련기 중에서 혼합함으로써, 본원발명의 유심 구조 범프의 소결심 (3) 을 형성하기 위해서 사용되는 심용 페이스트 (32) 가 제조된다.Next, when the total weight of the core paste 32 is set to 100% by mass, preferably 5 to 40% by mass of the flux and the rest are blended to be the above mixed powder, and the core paste 32 is mechanically kneaded. By mixing in a commonly used kneading machine such as, a shim paste 32 used to form the sintered core 3 of the cored structure bump of the present invention is produced.

심용 페이스트 (32) 의 플럭스로는, 통상적으로 사용되는 일반적인 플럭스를 사용하는 것이 가능하고, 특별히 제한하는 것은 아니지만, 페이스트의 젖음성의 관점 등으로부터, RA 나 RMA 플럭스를 사용하는 것이 바람직하다. 또, 이 플럭스 중에는, 통상적으로 사용되는 로진, 활성제, 용제 및 틱소제 등이 함유되어 있어도 상관없다.As the flux for the core paste 32, it is possible to use a general flux that is usually used, and it is not particularly limited, but from the viewpoint of wettability of the paste, it is preferable to use RA or RMA flux. Moreover, the rosin, an activator, a solvent, a thixotropic agent, etc. which are normally used may be contained in this flux.

또, 심용 페이스트 (32) 에 있어서의 플럭스 함유량이 5 질량％ 미만이면, 페이스트상이 되지 않는다. 한편, 플럭스 함유량이 40 질량％ 를 초과하면, 심용 페이스트 (32) 의 점도가 지나치게 낮아, 인쇄시의 처짐이 발생하거나 리플로우시에 심이 붕괴되거나 하여 심기둥상의 소결심 (3) 으로서의 충분한 높이를 확보할 수 없게 된다. 이상의 이유로부터, 심용 페이스트 (32) 중의 플럭스 함유량을 5 ∼ 40 질량％ 로 하는 것이 바람직하고, 플럭스 함유량을 6 ∼ 15 질량％ 로 하는 것이 더욱 바람직하다.Moreover, when the flux content in the core paste 32 is less than 5 mass %, it does not become a paste. On the other hand, when the flux content exceeds 40% by mass, the viscosity of the core paste 32 is too low, causing sagging during printing or collapse of the shim during reflow, thereby increasing the sufficient height as the core sintered core 3 It cannot be secured. For the above reasons, the flux content in the core paste 32 is preferably 5 to 40 mass%, and more preferably the flux content is 6 to 15 mass%.

상기 제 1 공정에서, 심용 페이스트 (32) 를 소결함으로써 소결심 (3) 을 형성하는데, 소결심 (3) 을 형성하기 위한 소결 온도는, 제 2 공정에서 사용하는 땜납 페이스트 (34) 의 리플로우 처리 온도 (이것은, 땜납 금속 (4) 의 종류에 의존한다) 근방 혹은 그 이하의 온도인 것이 필요하다.In the first step, the sintering core 3 is formed by sintering the core paste 32, and the sintering temperature for forming the sintering core 3 is the reflow of the solder paste 34 used in the second step. It is necessary to be at or near the processing temperature (this depends on the type of the solder metal 4).

따라서, 사용하는 땜납 금속 (4) 의 종류에 따라, 심용 페이스트 (32) 에 함유되는 혼합 분말의 종류, 배합 비율을 정하지 않으면 안 된다.Therefore, according to the kind of the solder metal 4 to be used, the kind and the mixing ratio of the mixed powder contained in the core paste 32 must be determined.

예를 들어, 땜납 금속 (4) 으로서 Pb-Sn 계 합금 (리플로우 처리 온도는, 약 210 ℃) 을 사용하는 경우에는, 이 리플로우 온도에서 소결되는 심용 페이스트를 사용할 필요가 있고, 소결심 (3) 을 형성시킨 후, Pb-Sn 계 합금 페이스트를 인쇄하고, 이 리플로우 온도에서 범프를 형성하는 것이 된다. 또, Sn, SnAg 계 합금, SnCu 합금, SnAgCu 계 합금 (리플로우 처리 온도는, 약 240 ℃) 을 사용하는 경우에는, 이 리플로우 온도에서 소결되는 심용 페이스트를 사용할 필요가 있고, 소결심 (3) 을 형성시킨 후, Sn, SnAg 계 합금, SnCu 합금, SnAgCu 계 합금 페이스트를 인쇄하고, 이 리플로우 온도에서 범프 형성하는 것이 된다.For example, when using a Pb-Sn-based alloy (the reflow treatment temperature is about 210 deg. C) as the solder metal 4, it is necessary to use a shim paste that is sintered at this reflow temperature, and After forming 3), the Pb-Sn-based alloy paste is printed, and bumps are formed at this reflow temperature. In addition, when Sn, SnAg-based alloys, SnCu alloys, and SnAgCu-based alloys (reflow treatment temperature is about 240° C.), it is necessary to use a shim paste that is sintered at this reflow temperature, and the sintered core (3 After forming ), Sn, SnAg-based alloy, SnCu alloy, and SnAgCu-based alloy paste are printed and bump-formed at this reflow temperature.

상기한 바와 같이, 본원발명에서 사용하는 심용 페이스트 (32) 는, 이들의 리플로우 처리 온도에서 소결이 진행되도록 제 1 군 분말과 제 2 군 분말의 종류, 배합 비율을 결정할 필요가 있다. 통상적으로 소결은 제 2 군 분말이 용융됨으로써 제 1 군 분말과 반응하는 것에 의해 진행된다.As described above, the core paste 32 used in the present invention needs to determine the type and blending ratio of the first group powder and the second group powder so that sintering proceeds at their reflow treatment temperature. Typically, sintering proceeds by reacting the powder of the first group by melting the powder of the second group.

또한, 소결심 (3) (혹은 심용 페이스트 (32) 의 혼합 분말) 과 땜납 금속 (4) 을, 동일한 성분계의 재료를 사용하여 땜납 범프를 형성한 경우에는, 소결심 (3) 의 계면에 있어서의 땜납 금속 (4) 과의 친숙성이 높기 때문에, 보다 더 밀착성이 높은 땜납 범프를 형성할 수 있다.In addition, when the solder bumps are formed using the same component-based material for the sintered core 3 (or the mixed powder of the core paste 32) and the solder metal 4, at the interface of the sintered core 3 Since the affinity with the solder metal 4 is high, a solder bump with higher adhesion can be formed.

상기 제 1 공정 (도 2(a) ∼ (d)) 에서, 패드 전극 (2) 의 거의 중앙부에, 반도체 기판 (1) 에 수직인 방향으로 연장되고, 또한, 최종적으로 형성되는 땜납 범프의 높이 (H) 보다 낮은 높이의 소결심 (3) 을 형성한 후, 제 2 공정에서, 땜납 페이스트 (34) 를 인쇄 도포하여, 유심 구조의 땜납 범프를 제조한다.In the first step (FIGS. 2(a) to (d)), the height of the solder bumps that extend in the direction perpendicular to the semiconductor substrate 1 and extends to a substantially central portion of the pad electrode 2 (H) After forming the sintered core 3 of a lower height, in the second step, the solder paste 34 is printed and applied to produce a solder bump having a core structure.

즉, 소결심 (3) 이 거의 중앙부에 형성된 패드 전극 (2) 의 직경보다 큰 개구를 갖고, 소결심 (3) 의 높이 이상의 두께를 갖는 메탈 마스크 (35) 를 장착하고 (도 2(e) 참조), 메탈 마스크 (35) 의 개구로부터 패드 전극 (2) 의 노출 부분 및 소결심 (3) 전체를 덮도록 스퀴지 (36) 를 사용하여 땜납 페이스트 (34) 를 인쇄 도포한다 (도 2(f) 참조). 이로써, 상기 서술한 개구에 땜납 페이스트 (34) 가 인쇄 충전 (S3) 된다.That is, a metal mask 35 having an opening larger than the diameter of the pad electrode 2 in which the sintered core 3 is formed almost at the center and having a thickness equal to or higher than the height of the sintered core 3 is mounted (FIG. 2(e)) Reference), the solder paste 34 is printed and applied using a squeegee 36 to cover the exposed portion of the pad electrode 2 and the entire sintered core 3 from the opening of the metal mask 35 (Fig. 2(f) ) Reference). Thereby, the solder paste 34 is printed and filled (S3) in the opening described above.

이어서, 메탈 마스크 (36) 를 떼어내고 (도 2(g) 참조), 땜납 페이스트 (34) 의 종류에 따른 리플로우 처리 온도에서 리플로우 처리하고 (S4), 패드 전극 (2) 의 표면에, 게다가, 소결심 (3) 을 그 내부에 가두도록 하여 땜납 범프를 형성한다 (도 2(h) 참조).Subsequently, the metal mask 36 is removed (see FIG. 2(g)), reflowed at a reflow treatment temperature according to the type of the solder paste 34 (S4), and on the surface of the pad electrode 2, Moreover, a solder bump is formed by confining the sintered core 3 therein (see Fig. 2(h)).

상기 제 1 공정 (도 2(a) ∼ (d)) 및 제 2 공정 (도 2(e) ∼ (h)) 에 의해 본원발명의 유심 구조 땜납 범프가 형성된다. The core structure solder bumps of the present invention are formed by the first step (Figs. 2(a) to (d)) and the second step (Figs. 2(e) to (h)).

도 3 에 본원발명의 유심 구조 땜납 범프의 종단면 확대 모식도를 나타낸다.Fig. 3 shows an enlarged schematic cross-sectional view of the core structure solder bump of the present invention.

도 3 에 나타내는 바와 같이, 본원발명의 유심 구조 땜납 범프는, 범프 내부에 소결심 (3) 이 내포되고, 이 소결심 (3) 의 주위에 땜납 금속 (4) 이 피착됨으로써, 말하자면 계란형 형상으로서, 게다가 유심 구조의 땜납 범프가 구성된다.As shown in Fig. 3, the core-structured solder bump of the present invention has a sintered core (3) enclosed inside the bump, and a solder metal (4) is deposited around the sintered core (3), so to speak, as an oval shape. In addition, a solder bump of a cored structure is constructed.

종래의 땜납 범프에서는, 범프 내부에 소결심 (3) 이 형성되어 있지 않기 때문에, 땜납 범프 자체의 자중에 의해 범프가 편평화되어, 범프 높이를 높게 할 수 없었지만, 본원발명에 의하면, 유심 구조를 구성하는 땜납 범프 내부의 소결심 (3) 에 땜납 금속 (4) 이 밀착됨으로써, 도전성의 저하를 초래하는 경우도 없고, 땜납 범프와 소결심 (3), 나아가서는 땜납 범프와 패드 전극 (2), 반도체 기판 (1) 의 밀착력이 향상된다.In the conventional solder bump, since the sintered core 3 is not formed inside the bump, the bump is flattened by the self-weight of the solder bump itself, and the height of the bump cannot be increased, but according to the present invention, the core structure is When the solder metal 4 is brought into close contact with the sintered core 3 inside the constituting solder bump, there is no case that the conductivity is lowered, and the solder bump and the sintered core 3, and further, the solder bump and the pad electrode 2 , The adhesion of the semiconductor substrate 1 is improved.

또한, 소결심 (3) 이 반도체 기판 (1) 에 수직인 방향으로 연장되고 이 주위에 땜납 금속 (4) 이 부착되어 땜납 범프를 구성하고 있는 점에서, 땜납 범프의 높이 (H) 를 높게 취할 수 있다.Further, since the sintered core 3 extends in the direction perpendicular to the semiconductor substrate 1 and the solder metal 4 is attached around it to form a solder bump, the height H of the solder bump is to be taken high. Can be.

그 결과, 종래 기술에 있어서의 땜납 범프의 높이를 h, 또, 땜납 범프 직경을 d 로 한 경우의 종래의 땜납 범프의 애스팩트비 h/d 에 비하여, 본원발명의 유심 구조의 땜납 범프의 높이 (H) 와 땜납 범프의 직경 (D) 의 비 H/D 의 값 (즉, 본원발명의 땜납 범프의 애스팩트비) 은 큰 값 (즉, H/D ＞ h/d) 이 되어, 고애스팩트비의 땜납 범프가 형성되기 때문에, 땜납 범프의 파인 피치화를 실현할 수 있다.As a result, the height of the solder bump in the prior art is higher than the aspect ratio h/d of the conventional solder bump in the case where the height of the solder bump in the prior art is h and the diameter of the solder bump is d. The value of the ratio H/D of the diameter (D) of the (H) and the solder bumps (that is, the aspect ratio of the solder bumps of the present invention) becomes a large value (that is, H/D> h/d), and Since the pact ratio solder bumps are formed, fine pitching of the solder bumps can be realized.

또한, 도 3 에서도, 패드 전극 (2) 표면에 형성되는 UBM 의 도시를 생략하고 있지만, 패드 전극 (2) 상에 UBM 이 형성되어 있는 경우도, 본원발명의 범위에 포함되는 것은 물론이다.In addition, although the illustration of UBM formed on the surface of the pad electrode 2 is also omitted in FIG. 3, the case where UBM is formed on the pad electrode 2 is also included in the scope of the present invention.

이하, 본원발명에 관련된 유심 구조 땜납 범프 및 그 제조 방법에 대하여, 실시예를 사용하여 설명한다.Hereinafter, the cored structure solder bump and its manufacturing method according to the present invention will be described using examples.

[실시예 1] [Example 1]

표 1 에, 본 실시예 1 에서 땜납 범프를 형성하기 위해서 사용한 땜납 금속으로서 5 종류의 합금 분말의 성분 조성을 나타낸다.Table 1 shows the component composition of five types of alloy powders as the solder metal used to form the solder bumps in Example 1.

또한, 이 땜납 금속용 합금 분말의 입경은 2 ∼ 12 ㎛ 이며, 평균 입경은 7 ㎛ 이다.In addition, the particle diameter of the alloy powder for solder metal is 2 to 12 µm, and the average particle diameter is 7 µm.

또, 표 2 에, 본 실시예 1 에서 소결심을 형성하기 위해서 사용한 심용 페이스트 A ∼ M 에 함유되는 분말의 종류, 조합, 배합 비율, 또한 플럭스의 종류와 그 함유 비율을 나타낸다.In addition, Table 2 shows the types, combinations, and blending ratios of the powders contained in the core pastes A to M used to form the sintered core in Example 1, and also the types of fluxes and the proportions thereof.

또한, 심용 페이스트에 함유되는 분말에 대해서는, 그 입경은 1 ∼ 5 ㎛ 이며, 평균 입경은 2.5 ㎛ 이다.Moreover, about the powder contained in a core paste, the particle diameter is 1-5 micrometers, and the average particle diameter is 2.5 micrometers.

먼저, 제 1 공정으로서, 도 2(a) ∼ (d) 에 나타내는 바와 같이, 패드 전극 (직경：85 ㎛) (2) 가 형성되어 있는 반도체 기판 (1) 의 표면에 패드 전극 직경보다 소직경의 개구 (개구 직경：43 ㎛, 개구 피치：150 ㎛) 가 형성된 두께 20 ㎛ 의 메탈 마스크 (33) 를 재치하고, 표 2 에 나타내는 심용 페이스트 (32) (심용 페이스트의 종별 기호：A ∼ M) 를 스퀴지 (31) 에 의해 패드 전극 표면에 인쇄 도포 (인쇄 충전 (S1)) 하고, 메탈 마스크 (33) 를 떼어낸 후, 인쇄 도포한 심용 페이스트 (32) 를 질소 분위기의 벨트로에서 표 3 에 나타내는 온도에서 소결 (S2) 하여, 패드 전극 (2) 의 중앙부에 거의 메탈 마스크 (33) 의 두께에 상당하는 높이를 갖는 소결심 (3) 을 형성한다.First, as a first step, as shown in Figs. 2(a) to 2(d), a smaller diameter than the pad electrode diameter is formed on the surface of the semiconductor substrate 1 on which the pad electrodes (diameter: 85 µm) (2) are formed. A metal mask 33 having a thickness of 20 µm was formed with an opening (opening diameter: 43 µm, opening pitch: 150 µm), and the core paste 32 shown in Table 2 (type symbols of the core paste: A to M) Table 3 was printed and applied to the pad electrode surface with a squeegee 31 (printed filling (S1)), the metal mask 33 was removed, and then the printed paste 40 for a core was printed in a nitrogen atmosphere belt furnace to Table 3 Sintering (S2) is performed at the temperature shown to form a sintered core 3 having a height almost equal to the thickness of the metal mask 33 at the center of the pad electrode 2.

다음으로, 제 2 공정으로서, 도 2(e) ∼ (h) 에 나타내는 바와 같이, 소결심 (3) 이 거의 중앙부에 형성된 패드 전극 (2) 의 직경보다 큰 개구를 갖고, 소결심의 높이 이상의 두께를 갖는 메탈 마스크 (35) (개구 직경：110 ㎛, 개구 피치：150 ㎛, 두께：30 ㎛) 를 재치하고, 메탈 마스크 (35) 의 개구로부터 패드 전극 (2) 의 노출 부분 및 소결심 전체를 덮도록 스퀴지 (36) 를 사용하여, 표 1 에 나타내는 땜납 금속용 분말을 함유하는 땜납 페이스트 (34) 를 인쇄 도포 (인쇄 충전 (S3)) 하고, 메탈 마스크 (35) 를 떼어낸 후, 질소 분위기의 벨트로에서 땜납 페이스트 (34) 의 종류에 따라 표 3 에 나타내는 온도에서 리플로우 처리 (S4) 한다.Next, as a second step, as shown in Figs. 2(e) to (h), the sintered core 3 has an opening larger than the diameter of the pad electrode 2 formed in the center, and is higher than the height of the sintered core. A metal mask 35 having a thickness (opening diameter: 110 µm, opening pitch: 150 µm, thickness: 30 µm) was placed, and the exposed portion of the pad electrode 2 and the entire sintered core were opened from the opening of the metal mask 35. After using the squeegee 36 to cover the solder paste 34 containing the powder for solder metal shown in Table 1 by printing (printing filling (S3)), removing the metal mask 35, nitrogen In an atmosphere belt furnace, reflow treatment (S4) is performed at a temperature shown in Table 3 according to the type of the solder paste 34.

상기의 제 1 공정 및 제 2 공정에 의해, 패드 전극 (2) 의 표면에 소결심을 그 내부에 가둔 표 3 에 나타내는 유심 구조 땜납 범프 1 ∼ 17 (이하, 「본 발명 범프 1 ∼ 17」 이라고 한다) 을 제조하였다.By the above-mentioned first process and second process, the cored structure solder bumps 1 to 17 shown in Table 3 in which the sintered core is enclosed on the surface of the pad electrode 2 therein are hereinafter referred to as "the present invention bumps 1 to 17". It was prepared).

도 4 에는, 소결심의 일례로서 Cu 분말 및 Sn 분말의 혼합물로 이루어지는 심용 페이스트 E 를 사용하여, 소결 온도 240 ℃ 에서 형성된 9 개의 소결심의 SEM 화상을 나타낸다. 표 3 에 나타내는 본 발명 범프 (5) 의 내부에는, 이 소결심이 갇혀 유심 구조의 범프가 구성된다 (도 4 중의 화상 아래의 문자를 삭제한 것에 대응한 수정입니다).Fig. 4 shows SEM images of nine sintered cores formed at a sintering temperature of 240°C, using a core paste E made of a mixture of Cu powder and Sn powder as an example of the sintered core. Inside the bump 5 of the present invention shown in Table 3, this sintered core is trapped to form a bump of a cored structure (correction corresponding to deletion of characters under the image in Fig. 4).

상기에서 제조한 본 발명 범프 1 ∼ 17 에 대하여, 범프 높이를 평가하기 위해 범프의 높이 측정을 실시하였다.For the bumps 1 to 17 of the present invention prepared above, the height of the bumps was measured to evaluate the bump height.

측정은 NEXIV VMR-3030 (Nikon 사 제조) 을 사용하고, 광학식 화상 해석에 의해 범프의 정점부로부터 기판까지의 높이를 측정함으로써 실시하고, 200 범프에 대한 측정값을 평균하여 범프 높이로 하였다. 또한, 본 실시예에서는 패드 전극의 직경 및 메탈 마스크의 개구 직경이 일정하기 때문에, 범프 높이가 높을수록 애스팩트비는 높아진다.The measurement was carried out by using NEXIV VMR-3030 (manufactured by Nikon), and measuring the height from the apex of the bump to the substrate by optical image analysis, and the measured value for 200 bumps was averaged to determine the bump height. Further, in this embodiment, since the diameter of the pad electrode and the opening diameter of the metal mask are constant, the higher the bump height, the higher the aspect ratio.

표 3 에 본 발명 범프 1 ∼ 17 에 대해 구한 범프 높이를 나타낸다.Table 3 shows the bump heights obtained for the bumps 1 to 17 of the present invention.

[비교예] [Comparative example]

비교를 위해서, 패드 전극 (직경：85 ㎛) 이 형성되어 있는 반도체 기판의 표면에 실시예 1 의 제 2 공정에서 사용한 것과 동일한 사이즈의 메탈 마스크 (개구 직경：110 ㎛, 개구 피치：150 ㎛, 두께：30 ㎛) 를 재치하고, 메탈 마스크의 개구로부터 스퀴지를 사용하여, 표 1 에 나타내는 땜납 페이스트를 인쇄 도포하고, 메탈 마스크를 떼어낸 후, 질소 분위기의 벨트로에서 땜납 페이스트의 종류에 따라 표 4 에 나타내는 온도에서 리플로우 처리하고, 패드 전극의 표면에 표 4 에 나타내는 비교예의 땜납 범프 1 ∼ 5 (이하, 「비교예 범프 1 ∼ 5」 라고 한다) 를 제조하였다.For comparison, a metal mask of the same size as used in the second step of Example 1 (opening diameter: 110 µm, opening pitch: 150 µm, thickness on the surface of the semiconductor substrate on which the pad electrode (diameter: 85 µm) is formed) : 30 µm) was placed, and the solder paste shown in Table 1 was printed and applied by using a squeegee from the opening of the metal mask, and the metal mask was removed. Then, according to the type of solder paste in a nitrogen atmosphere belt furnace, Table 4 The reflow treatment was performed at the temperature shown in, and solder bumps 1 to 5 (hereinafter referred to as "Comparative Example Bumps 1 to 5") of Comparative Examples shown in Table 4 were produced on the surface of the pad electrode.

즉, 비교예 범프 1 ∼ 5 는, 심용 페이스트를 사용한 소결심의 형성을 실시하지 않은 점에서, 본 발명 범프 1 ∼ 17 과는 땜납 범프의 구조 및 제조법이 크게 상이하다.That is, in Comparative Examples Bumps 1 to 5, since the formation of a sintered core using a core paste was not performed, the structures and manufacturing methods of the solder bumps differed greatly from the bumps 1 to 17 of the present invention.

비교예 범프 1 ∼ 5 에 대하여, 본 발명 범프 1 ∼ 17 과 동일하게 하여 범프 높이를 구하였다. 또한, 본 비교예에서는 패드 전극의 직경 및 메탈 마스크의 개구 직경이 일정하기 때문에, 범프 높이가 높을수록 애스팩트비는 높아진다.In Comparative Examples bumps 1 to 5, bump heights were determined in the same manner as in bumps 1 to 17 of the present invention. In addition, in this comparative example, since the diameter of the pad electrode and the opening diameter of the metal mask are constant, the higher the bump height, the higher the aspect ratio.

표 4 에 비교예 범프 1 ∼ 5 에 대해 구한 범프 높이를 나타낸다.Table 4 shows bump heights obtained for Comparative Examples bumps 1 to 5.

Figure 112016018145369-pct00001
Figure 112016018145369-pct00001

Figure 112016018145369-pct00002
Figure 112016018145369-pct00002

Figure 112016018145369-pct00003
Figure 112016018145369-pct00003

Figure 112016018145369-pct00004
Figure 112016018145369-pct00004

[실시예 2] [Example 2]

실시예 2 로서, 제 1 군 분말 혹은 제 2 군 분말의 적어도 일방을 합금 분말로 한 표 5 에 나타내는 본 발명 심용 페이스트 N ∼ R 을 사용하여, 실시예 1 과 동일하게 하여, 표 6 에 나타내는 유심 구조 땜납 범프 18 ∼ 22 (이하, 「본 발명 범프 18 ∼ 22」라고 한다) 를 제조하였다.As Example 2, using at least one of the group 1 powder or the group 2 powder as an alloy powder, the core pastes of the present invention shown in Table 5 were used in the same manner as in Example 1, and the core core shown in Table 6 Structural solder bumps 18 to 22 (hereinafter referred to as "invention bumps 18 to 22") were produced.

또한, 이 땜납 금속용 합금 분말의 입경은 2 ∼ 12 ㎛ 이고, 평균 입경은 7 ㎛ 이고, 심용 페이스트에 함유되는 금속 분말, 합금 분말에 대해서는, 그 입경은 1 ∼ 5 ㎛ 이고, 평균 입경은 2.5 ㎛ 이다.In addition, the particle diameter of the alloy powder for solder metal is 2 to 12 µm, the average particle diameter is 7 µm, and for the metal powder and alloy powder contained in the core paste, the particle diameter is 1 to 5 µm, and the average particle diameter is 2.5. Μm.

표 6 에 본 발명 범프 18 ∼ 22 에 대해 구한 범프 높이를 나타낸다.Table 6 shows the bump heights obtained for the bumps 18 to 22 of the present invention.

Figure 112016018145369-pct00005
Figure 112016018145369-pct00005

Figure 112016018145369-pct00006
Figure 112016018145369-pct00006

표 3, 표 4, 표 6 에 나타내는 결과로부터, 비교예 범프 1 ∼ 5 는, 자중에 의한 편평화가 발생하고, 그 결과, 범프 높이가 30 ㎛ 전후로 낮을뿐만 아니라, 다른 범프와의 접촉에 의한 단락을 일으키기 쉬운 것인 데에 반하여, 본원발명에 의한 유심 구조 땜납 범프 1 ∼ 22 는 범프 높이가 40 ㎛ 이상으로 높고 고애스팩트비를 가지며, 또, 범프 내부에 소결심이 형성되어 있음으로써 소결심과 땜납 금속과의 밀착성, 땜납 범프와 패드 전극과의 밀착성이 우수하고, 또 도전성을 저하시킬 우려도 없는 점에서, 반도체의 고밀도 실장을 실현하기 위한 파인 피치화가 가능하다는 것을 알 수 있다.From the results shown in Tables 3, 4, and 6, in Comparative Examples bumps 1 to 5, flattening due to self-weight occurred, and as a result, the bump height was not only around 30 µm, but also due to contact with other bumps. On the contrary, it is easy to cause a short circuit, and the core structure solder bumps 1 to 22 according to the present invention have a high bump height of 40 µm or more and a high aspect ratio, and a sintered core is formed inside the bump. It can be seen that fine pitching for realizing high-density packaging of semiconductors is possible because the adhesion between the determination and the solder metal, the adhesion between the solder bump and the pad electrode is excellent, and there is no fear of lowering the conductivity.

산업상 이용가능성Industrial availability

본원발명에 의해 초래되는 유심 구조 땜납 범프 및 그 제조 방법에 의해 반도체의 고밀도 실장화를 보다 저비용으로 효율적으로 실현될 수 있게 된다.The high-density mounting of the semiconductor can be realized more efficiently and at a lower cost by the core-structured solder bumps and the manufacturing method caused by the invention.

1, 11 : 반도체 기판
2 : 패드 전극
3, 17 : 소결심
4 : 땜납 금속
5 : 고애스팩트비 범프
12 : 유전체층
13 : 도체 패드
14 : 배리어 금속층
15 : 필러 금속
16 : 언더 범프 금속층
31, 36 : 스퀴지
32 : 심용 페이스트
33, 35 : 메탈 마스크
34 : 땜납 페이스트
D : 범프 직경
H : 범프 높이
S1 : 인쇄 충전
S2 : 소결
S3 : 인쇄 충전
S4 : 리플로우1, 11: semiconductor substrate
2: Pad electrode
3, 17: sintered core
4: Solder metal
5: high aspect ratio bump
12: dielectric layer
13: conductor pad
14: barrier metal layer
15: filler metal
16: Under bump metal layer
31, 36: squeegee
32: core paste
33, 35: metal mask
34: solder paste
D: bump diameter
H: bump height
S1: Print charging
S2: Sinter
S3: Print charging
S4: Reflow

Claims (4)

반도체 기판 상에 형성된 유심 구조 땜납 범프로서, 상기 땜납 범프는, 땜납 범프의 내부에 형성되고, 또한, 반도체 기판에 수직인 방향으로 연장되는 소결심과, 상기 소결심의 주위에 피착된 땜납 금속의 유심 구조로 이루어지고, 상기 소결심은, 제 1 군 분말과 제 2 군 분말의 분말 소결체, 합금 소결체 또는 이들의 혼합 소결체로 이루어지고, 상기 제 1 군 분말은, 제 1 의 A 군 분말 및 제 1 의 B 군 분말의 적어도 어느 것을 함유하고, 상기 제 1 의 A 군 분말은, Cu, Ag, Au, Pt, Pd, Ti, Ni, Fe, Co 중에서 선택된 1 종 또는 2 종 이상의 금속 분말로 이루어지고, 또, 상기 제 1 의 B 군 분말은, 액상 온도가 450 ℃ 이상의 납합금 분말 및 액상 온도가 280 ℃ 이상의 고온 땜납 합금 분말 중에서 선택된 1 종 또는 2 종 이상의 합금 분말로 이루어지는 것을 특징으로 하는 유심 구조 땜납 범프.As a cored structure solder bump formed on a semiconductor substrate, the solder bump is formed of a solder bump, and furthermore, a sintered core extending in a direction perpendicular to the semiconductor substrate and a solder metal deposited around the sintered core. It is made of a core structure, the sintered core is composed of a powder sintered body of the first group powder and the second group powder, an alloy sintered body, or a mixed sintered body thereof, and the first group powder comprises a first group A powder and a first It contains at least any one of Group B powders, and the first Group A powders are made of one or more metal powders selected from Cu, Ag, Au, Pt, Pd, Ti, Ni, Fe, and Co. In addition, the first group B powder is made of one or two or more alloy powders selected from a high temperature solder alloy powder having a liquid temperature of 450°C or higher and a high temperature solder alloy powder having a liquid temperature of 280°C or higher. Structure solder bumps. 반도체 기판 상에 형성된 유심 구조 땜납 범프로서, 상기 땜납 범프는, 땜납 범프의 내부에 형성되고, 또한, 반도체 기판에 수직인 방향으로 연장되는 소결심과, 상기 소결심의 주위에 피착된 땜납 금속의 유심 구조로 이루어지고, 상기 소결심은, 제 1 군 분말과 제 2 군 분말의 분말 소결체, 합금 소결체 또는 이들의 혼합 소결체로 이루어지고, 상기 제 2 군 분말은, 제 2 의 A 군 분말 및 제 2 의 B 군 분말의 적어도 어느 것을 함유하고, 상기 제 2 의 A 군 분말은, Sn, In, Bi, Ga 중에서 선택된 1 종 또는 2 종 이상의 금속 분말로 이루어지고, 또, 상기 제 2 의 B 군 분말은, 액상 온도가 240 ℃ 이하의 땜납 합금의 합금 분말로 이루어지는 것을 특징으로 하는 유심 구조 땜납 범프.As a cored structure solder bump formed on a semiconductor substrate, the solder bump is formed of a solder bump, and furthermore, a sintered core extending in a direction perpendicular to the semiconductor substrate and a solder metal deposited around the sintered core. It is made of a core structure, the sintered core is composed of a powder sintered body of a first group powder and a second group powder, an alloy sintered body, or a mixed sintered body thereof, and the second group powder comprises a second group A powder and a second group powder. It contains at least any one of group 2 B powders, and the second group A powder is composed of one or more metal powders selected from Sn, In, Bi, Ga, and the second group B The powder is a cored structure solder bump, characterized in that the liquid phase is made of an alloy powder of a solder alloy having a temperature of 240°C or lower. 반도체 기판 상에 형성된 유심 구조 땜납 범프의 제조 방법으로서, 반도체 기판 상에 형성된 패드 전극 혹은 언더 범프 메탈의 표면에 심용 페이스트를 인쇄 도포하고, 땜납 페이스트의 리플로우 처리 온도 또는 그 이하의 온도에서 심용 페이스트를 소결하고, 패드 전극 혹은 언더 범프 메탈의 표면의 중앙 부분에 소결심을 형성하고, 이어서, 패드 전극 혹은 언더 범프 메탈의 중앙부에 형성된 소결심 전체를 덮도록 땜납 페이스트를 인쇄 도포하고, 땜납 페이스트의 리플로우 처리 온도에서 리플로우 처리함으로써, 패드 전극 표면 상 혹은 언더 범프 메탈의 표면 상에 유심 구조 땜납 범프를 형성하는 것을 특징으로 하는 유심 구조 땜납 범프의 제조 방법.As a method of manufacturing a cored structure solder bump formed on a semiconductor substrate, a core paste is printed and applied to the surface of a pad electrode or under bump metal formed on the semiconductor substrate, and the core paste is used at a temperature at or below the reflow treatment temperature of the solder paste. Sintering, forming a sintered core in the center portion of the surface of the pad electrode or under bump metal, and then printing and applying a solder paste to cover the entire sintered core formed in the center portion of the pad electrode or under bump metal, and A method of manufacturing a cored structure solder bump, characterized in that the reflow process is performed at a reflow temperature to form a cored structure solder bump on the pad electrode surface or on the surface of the under bump metal. 삭제delete
KR1020167004857A 2013-12-27 2014-12-04 Solder bump having cored structure and production method therefor KR102122631B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013270852A JP6226233B2 (en) 2013-12-27 2013-12-27 Core structure solder bump and manufacturing method thereof
JPJP-P-2013-270852 2013-12-27
PCT/JP2014/082181 WO2015098460A1 (en) 2013-12-27 2014-12-04 Solder bump having cored structure and production method therefor

Publications (2)

Publication Number Publication Date
KR20160102150A KR20160102150A (en) 2016-08-29
KR102122631B1 true KR102122631B1 (en) 2020-06-12

Family

ID=53478326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167004857A KR102122631B1 (en) 2013-12-27 2014-12-04 Solder bump having cored structure and production method therefor

Country Status (5)

Country Link
JP (1) JP6226233B2 (en)
KR (1) KR102122631B1 (en)
CN (1) CN105593980B (en)
TW (1) TWI648835B (en)
WO (1) WO2015098460A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6379342B2 (en) * 2014-07-09 2018-08-29 三菱マテリアル株式会社 Semiconductor device and manufacturing method thereof
US10559659B2 (en) 2016-04-06 2020-02-11 Mitsubishi Electric Corporation Power semiconductor device
US11646286B2 (en) * 2019-12-18 2023-05-09 Micron Technology, Inc. Processes for forming self-healing solder joints and repair of same, related solder joints, and microelectronic components, assemblies and electronic systems incorporating such solder joints

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294482A (en) 2004-03-31 2005-10-20 Fujikura Ltd Electronic component and electronic device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2698517B2 (en) * 1992-10-28 1998-01-19 日本碍子株式会社 Substrate with bump
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
JPH0997791A (en) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> Bump structure, formation of bump and installation connection body
JP3961876B2 (en) 2002-05-17 2007-08-22 株式会社タムラ製作所 Manufacturing method of solder bump for semiconductor device
JP4047065B2 (en) * 2002-05-17 2008-02-13 株式会社タムラ製作所 Method for forming pad electrode part for semiconductor device
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
TWI281718B (en) * 2002-09-10 2007-05-21 Advanced Semiconductor Eng Bump and process thereof
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
JP4404063B2 (en) * 2006-03-24 2010-01-27 株式会社村田製作所 Connection structure, formation method thereof, circuit board, and electronic component surface-mounted on mounting board
JP2006332694A (en) 2006-07-24 2006-12-07 Megic Corp Method for forming metal bumps on semiconductor surface
KR101485105B1 (en) * 2008-07-15 2015-01-23 삼성전자주식회사 Semiconductor packages
JP2013187258A (en) 2012-03-06 2013-09-19 Toshiba Corp Semiconductor device and semiconductor device manufacturing method
JP6156136B2 (en) * 2013-12-27 2017-07-05 三菱マテリアル株式会社 Core paste for forming sintered cores of solder bumps

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294482A (en) 2004-03-31 2005-10-20 Fujikura Ltd Electronic component and electronic device

Also Published As

Publication number Publication date
JP6226233B2 (en) 2017-11-08
KR20160102150A (en) 2016-08-29
JP2015126158A (en) 2015-07-06
CN105593980B (en) 2019-03-19
WO2015098460A1 (en) 2015-07-02
TWI648835B (en) 2019-01-21
CN105593980A (en) 2016-05-18
TW201541594A (en) 2015-11-01

Similar Documents

Publication Publication Date Title
JP4753090B2 (en) Solder paste and electronic device
JP5533665B2 (en) Electronic device manufacturing method, electronic component mounting substrate, and manufacturing method thereof
TW201540394A (en) Cu ball, Cu core ball, solder joint, solder paste, and solder foam
JP6004253B2 (en) Solder alloy powder for paste, paste and solder bump using the same
KR102122631B1 (en) Solder bump having cored structure and production method therefor
JP2004349487A (en) Conductive ball and method for forming electrode of electronic component, and electronic component and electronic equipment
JP2013237091A (en) Solder alloy powder and solder paste for bump, and solder bump using the same
JP6476823B2 (en) Pillar forming paste, method of manufacturing pillar, method of manufacturing bump structure, pillar, and bump structure
JP4672352B2 (en) Solder paste for bump formation
JP6350967B2 (en) Semiconductor device and manufacturing method thereof
JP6156136B2 (en) Core paste for forming sintered cores of solder bumps
JP2008238253A (en) Pb-FREE SOLDERING MATERIAL, AND MANUFACTURING METHOD OF SEMI-CONDUCTOR MOUNTED STRUCTURE USING THE SAME
JP6004254B2 (en) Solder alloy powder for paste, paste and solder bump using the same
JP6379342B2 (en) Semiconductor device and manufacturing method thereof
JP2009088431A (en) Paste for forming bump, and bump structure
JP2013237088A (en) Solder alloy powder and solder paste for bump, and solder bump using the same
JP5003551B2 (en) Pb-Sn solder alloy powder for paste and Pb-Sn solder alloy ball
JP2013004929A (en) Forming method of solder bump and paste for forming base
TWI613741B (en) Solder bump manufacturing method
US20040096688A1 (en) Lead-free joining material and joining method using the same
JP2012061508A (en) Joining material
JP6187536B2 (en) Solder bump manufacturing method and base forming paste
JP2009200285A (en) Bump and bump connection structure
CN117038474A (en) Method for forming bump electrode substrate
JP2015000428A (en) Needle reduction solder alloy powder, paste and solder bump using the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant