KR102120738B1 - 플라스마 처리 장치 및 플라스마 처리 방법 - Google Patents
플라스마 처리 장치 및 플라스마 처리 방법 Download PDFInfo
- Publication number
- KR102120738B1 KR102120738B1 KR1020180083776A KR20180083776A KR102120738B1 KR 102120738 B1 KR102120738 B1 KR 102120738B1 KR 1020180083776 A KR1020180083776 A KR 1020180083776A KR 20180083776 A KR20180083776 A KR 20180083776A KR 102120738 B1 KR102120738 B1 KR 102120738B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- frequency power
- high frequency
- transmission path
- phase
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 58
- 238000003672 processing method Methods 0.000 title claims description 4
- 230000005540 biological transmission Effects 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims description 24
- 230000001629 suppression Effects 0.000 claims description 15
- 238000001179 sorption measurement Methods 0.000 claims description 7
- 238000009832 plasma treatment Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 98
- 238000005530 etching Methods 0.000 abstract description 59
- 235000012431 wafers Nutrition 0.000 description 61
- 238000009826 distribution Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 16
- 238000005259 measurement Methods 0.000 description 14
- 230000002265 prevention Effects 0.000 description 14
- 239000007789 gas Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 239000010453 quartz Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- PBYMHCSNWNVMIC-UHFFFAOYSA-N C.F.F Chemical compound C.F.F PBYMHCSNWNVMIC-UHFFFAOYSA-N 0.000 description 1
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- OOBJYKUGPRVRSK-UHFFFAOYSA-N azane;trihydrofluoride Chemical compound N.F.F.F OOBJYKUGPRVRSK-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- VMTCKFAPVIWNOF-UHFFFAOYSA-N methane tetrahydrofluoride Chemical compound C.F.F.F.F VMTCKFAPVIWNOF-UHFFFAOYSA-N 0.000 description 1
- UNRFQJSWBQGLDR-UHFFFAOYSA-N methane trihydrofluoride Chemical compound C.F.F.F UNRFQJSWBQGLDR-UHFFFAOYSA-N 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- INCUOXCPYWNZNZ-UHFFFAOYSA-N propane hydrofluoride Chemical compound F.CCC INCUOXCPYWNZNZ-UHFFFAOYSA-N 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
- H01J37/32183—Matching circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32192—Microwave generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은, 플라스마 처리에 있어서의 양호한 에칭균일성 및 재현성을 양립하는 것을 과제로 한다.
이러한 과제를 해결하기 위한 수단으로서, 플라스마 처리 장치(100)에 있어서, 재치용 전극(108)은, 웨이퍼(110)를 정전 흡착시키는 안쪽 둘레부 전극(111)과 안쪽 둘레부 전극(111)의 외측에 배치되고 웨이퍼(110)를 정전 흡착시키는 바깥 둘레부 전극(112)을 구비하고 웨이퍼(110)가 재치되는 직류 전원부(155)는, 안쪽 둘레부 전송로(115)를 통해서 안쪽 둘레부 전극(111)에 제1 고주파 전력을 공급한다. 직류 전원부(156)는, 바깥 둘레부 전송로(116)를 통해서 바깥 둘레부 전극(112)에 제1 고주파 전력의 주파수와 같은 주파수의 제2 고주파 전력을 공급한다. 전자파 발생용 전원(106)은, 플라스마를 생성하기 위한 제3 고주파 전력을 공급한다. 제어부(127)는, 안쪽 둘레부 전극(111)에 인가되는 고주파 전압의 위상과 바깥 둘레부 전극(112)에 인가되는 고주파 전압의 위상이 동등하게 되도록 제1 고주파 전력의 위상과 제2 고주파 전력의 위상의 위상차를 제어한다.
이러한 과제를 해결하기 위한 수단으로서, 플라스마 처리 장치(100)에 있어서, 재치용 전극(108)은, 웨이퍼(110)를 정전 흡착시키는 안쪽 둘레부 전극(111)과 안쪽 둘레부 전극(111)의 외측에 배치되고 웨이퍼(110)를 정전 흡착시키는 바깥 둘레부 전극(112)을 구비하고 웨이퍼(110)가 재치되는 직류 전원부(155)는, 안쪽 둘레부 전송로(115)를 통해서 안쪽 둘레부 전극(111)에 제1 고주파 전력을 공급한다. 직류 전원부(156)는, 바깥 둘레부 전송로(116)를 통해서 바깥 둘레부 전극(112)에 제1 고주파 전력의 주파수와 같은 주파수의 제2 고주파 전력을 공급한다. 전자파 발생용 전원(106)은, 플라스마를 생성하기 위한 제3 고주파 전력을 공급한다. 제어부(127)는, 안쪽 둘레부 전극(111)에 인가되는 고주파 전압의 위상과 바깥 둘레부 전극(112)에 인가되는 고주파 전압의 위상이 동등하게 되도록 제1 고주파 전력의 위상과 제2 고주파 전력의 위상의 위상차를 제어한다.
Description
본 발명은, 플라스마 처리 장치 및 플라스마 처리 방법에 관한 것이며, 특히, 반도체 소자 기판 등의 피처리재의 가공에 바람직한 플라스마 에칭에 유효한 기술에 관한 것이다.
반도체 제조 공정에서는, 일반적으로 플라스마를 이용한 드라이 에칭이 행해지고 있다. 드라이 에칭을 행하기 위한 플라스마 처리 장치는, 다양한 방식이 사용되고 있다. 일반적으로 플라스마 처리 장치는, 진공 처리실 내에 플라스마를 발생시키는 플라스마 발생부에 의해 샤워 플레이트 등으로부터 진공 처리실 내에 공급된 처리 가스를 플라스마 상태로 함에 의해, 웨이퍼 재치(載置)용 전극에 유지된 웨이퍼의 에칭 처리가 행해진다.
최근, 반도체 디바이스의 집적도의 향상에 수반하여, 미세 가공 즉 가공 정밀도의 향상이 요구되고 있고, 특히 에칭 레이트의 면내균일성 혹은 에칭 패턴 형상에 있어서의 CD값(Critical Dimension)의 웨이퍼 면내균일성의 향상이 요구되고 있다.
에칭 처리의 면내균일성은, 플라스마 밀도 분포, 가스 반응 생성물 분포, 웨이퍼 면내 온도 분포, 및 입사 이온 에너지의 면내 분포의 영향을 받고 있다. 웨이퍼 면내 에칭 레이트나 CD의 불균일을 개선 혹은 제어하는 기술로서, 웨이퍼 주변의 전기적 과제, 특히 이온 에너지의 웨이퍼 면내 분포를 제어함에 의해 개선하는 방법이 제안되어 있다.
특허문헌 1에는, 동심원 형상으로 2분할된 전극인 시료대를 이용해서 시료를 가공하는 플라스마 처리 장치에 있어서, 전극인 시료대의 중심측의 시료대 블록과 바깥 둘레측의 시료대 블록에 두 고주파 바이어스 전원으로부터 인가하는 바이어스 전력을 각각 독립해서 제어한다는 취지가 기재되어 있다.
또한, 특허문헌 2에는, 시료가 재치되는 동심원 형상으로 중심측의 내측 스테이지와, 시료가 재치되는 원둘레 영역의 더 바깥 둘레측의 외측 스테이지로 2분할된 전극대를 이용해서 시료를 가공하는 플라스마 처리 장치에 있어서, 전극대의 내측 스테이지와 외측 스테이지에 두 고주파 바이어스 전원으로부터 공급되고, 각각의 고주파 전력의 위상을 동일 혹은 제어해서 인가하는 구성이 기재되어 있다.
각각의 고주파 전력의 위상을 동일 혹은 제어해서 인가하여, 내측 스테이지와 외측 스테이지의 각각의 전력에 차를 냄으로써, 전극대에 시료에 인가되는 고주파 RF 바이어스의 피크·투·피크 전압(이하, Vpp라 한다)이 시료의 개략 내측부와 외측부에서 차가 생기게 되어, 이온 에너지의 웨이퍼 면내 분포를 바꿀 수 있다.
전술한 전극 면내의 복수의 영역에 인가되는 고주파 RF 바이어스, 특히 Vpp의 크기를 제어해서 에칭 면내균일성을 향상하는 기술의 경우, 미세화가 현행 레벨이면 문제는 없지만, 미세화의 레벨이 더 진화하면, 복수의 영역에 인가되는 각 고주파 RF 바이어스 간의 위상차에 대한 에칭 레이트의 감도가 향상해 버려서, 고주파 RF 바이어스의 위상차를 무시할 수 없어진다는 문제가 있다.
그 결과, 의도한 에칭 레이트 분포로 되지 않거나, 재현성 좋게 에칭할 수 없거나 할 우려가 있고, 나아가서는 장치마다 성능이 변화한다는 문제 등도 발생한다.
본 발명의 목적은, 플라스마 처리에 있어서의 양호한 에칭균일성 및 재현성을 양립할 수 있는 기술을 제공하는 것에 있다.
본 발명의 상기 그리고 그 밖의 목적과 신규의 특징에 대해서는, 본 명세서의 기술 및 첨부 도면으로부터 명백하게 된다.
본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다.
즉, 대표적인 플라스마 처리 장치는, 진공 처리실, 시료대, 제1 고주파 전원, 제2 고주파 전원, 제3 고주파 전원, 및 제어부를 구비한다. 진공 처리실은, 시료가 플라스마 처리된다. 시료대는, 당해 시료를 정전 흡착시키기 위한 제1 전극과 당해 제1 전극의 외측에 배치되고 시료를 정전 흡착시키기 위한 제2 전극을 구비해서 시료가 재치된다.
제1 고주파 전원은, 제1 전송로를 통해서 제1 전극에 제1 고주파 전력을 공급한다. 제2 고주파 전원은, 제2 전송로를 통해서 제2 전극에 제1 고주파 전력의 주파수와 같은 주파수의 제2 고주파 전력을 공급한다. 제3 고주파 전원은, 플라스마를 생성하기 위한 제3 고주파 전력을 공급한다.
제어부는, 제1 전극에 인가되는 고주파 전압의 위상과 제2 전극에 인가되는 고주파 전압의 위상이 대략 동등하게 되도록 제1 고주파 전력의 위상과 제2 고주파 전력의 위상의 위상차를 제어한다.
또한, 플라스마 처리 장치는, 크로스토크 억제부를 구비한다. 크로스토크 억제부는, 한쪽의 전송로가 다른 쪽의 전송로에 영향을 주는 크로스토크를 억제하고 제1 전송로와 제2 전송로 사이에 배치된다.
특히, 크로스토크 억제부는, 인덕턴스를 구비하고, 당해 인덕턴스의 값은, 제1 전송로와 제2 전송로 사이의 크로스토크가 억제되는 값이다.
본원에 있어서 개시되는 발명 중, 대표적인 것에 의해서 얻어지는 효과를 간단히 설명하면 이하와 같다.
재현성이 좋고, 균일성이 높은 에칭 처리를 행할 수 있다.
도 1은 실시형태 1에 의한 마이크로파 ECR 에칭 장치에 있어서의 구성의 일례를 나타내는 설명도.
도 2는 도 1의 마이크로파 ECR 에칭 장치에 있어서의 고주파 RF 바이어스를 인가할 때의 일례를 나타내는 설명도.
도 3은 도 1의 마이크로파 ECR 에칭 장치가 갖는 크로스토크 방지 회로에 의한 크로스토크의 억제 동작을 나타내는 설명도.
도 4는 도 1의 마이크로파 ECR 에칭 장치에 의한 고주파 RF 바이어스에 있어서의 위상차의 제어의 일례를 나타내는 설명도.
도 5는 도 1의 마이크로파 ECR 에칭 장치가 갖는 위상차 측정기에 있어서의 위상 측정의 일례를 나타내는 설명도.
도 6은 도 5의 위상 측정에 있어서의 다른 예를 나타내는 설명도.
도 7은 도 1의 마이크로파 ECR 에칭 장치에 의한 고주파 RF 바이어스에 있어서의 동위상 제어의 처리예를 나타내는 플로차트.
도 8은 도 7의 동위상 제어의 다른 처리예를 나타내는 플로차트.
도 9는 본 발명자의 검토에 따른 위상차의 유무에 의한 고주파 RF 바이어스를 인가했을 때의 에칭 레이트 분포의 일례를 나타내는 설명도.
도 10은 본 발명자의 검토에 따른 웨이퍼의 면내에 있어서의 Vpp 분포 내의 일례를 나타내는 설명도.
도 11은 본 발명자의 검토에 따른 크로스토크에 의한 위상차의 발생의 일례를 나타내는 설명도.
도 12는 본 발명자의 검토에 따른 크로스토크를 방지하는 인덕턴스를 설치했을 때의 Vpp차의 발생예를 나타내는 설명도.
도 13은 본 발명자의 검토에 따른 위상차 및 Vpp차가 있을 때의 에칭 레이트 분포의 변화예를 나타내는 설명도.
도 14는 실시형태 2에 의한 고주파 RF 바이어스를 인가할 때의 일례를 나타내는 설명도.
도 15는 도 14의 재치용 전극에 있어서의 전극 분할의 일례를 나타내는 설명도.
도 16은 도 15의 전극 분할의 다른 예를 나타내는 설명도.
도 2는 도 1의 마이크로파 ECR 에칭 장치에 있어서의 고주파 RF 바이어스를 인가할 때의 일례를 나타내는 설명도.
도 3은 도 1의 마이크로파 ECR 에칭 장치가 갖는 크로스토크 방지 회로에 의한 크로스토크의 억제 동작을 나타내는 설명도.
도 4는 도 1의 마이크로파 ECR 에칭 장치에 의한 고주파 RF 바이어스에 있어서의 위상차의 제어의 일례를 나타내는 설명도.
도 5는 도 1의 마이크로파 ECR 에칭 장치가 갖는 위상차 측정기에 있어서의 위상 측정의 일례를 나타내는 설명도.
도 6은 도 5의 위상 측정에 있어서의 다른 예를 나타내는 설명도.
도 7은 도 1의 마이크로파 ECR 에칭 장치에 의한 고주파 RF 바이어스에 있어서의 동위상 제어의 처리예를 나타내는 플로차트.
도 8은 도 7의 동위상 제어의 다른 처리예를 나타내는 플로차트.
도 9는 본 발명자의 검토에 따른 위상차의 유무에 의한 고주파 RF 바이어스를 인가했을 때의 에칭 레이트 분포의 일례를 나타내는 설명도.
도 10은 본 발명자의 검토에 따른 웨이퍼의 면내에 있어서의 Vpp 분포 내의 일례를 나타내는 설명도.
도 11은 본 발명자의 검토에 따른 크로스토크에 의한 위상차의 발생의 일례를 나타내는 설명도.
도 12는 본 발명자의 검토에 따른 크로스토크를 방지하는 인덕턴스를 설치했을 때의 Vpp차의 발생예를 나타내는 설명도.
도 13은 본 발명자의 검토에 따른 위상차 및 Vpp차가 있을 때의 에칭 레이트 분포의 변화예를 나타내는 설명도.
도 14는 실시형태 2에 의한 고주파 RF 바이어스를 인가할 때의 일례를 나타내는 설명도.
도 15는 도 14의 재치용 전극에 있어서의 전극 분할의 일례를 나타내는 설명도.
도 16은 도 15의 전극 분할의 다른 예를 나타내는 설명도.
실시형태를 설명하기 위한 전체 도면에 있어서, 동일한 부재에는 원칙적으로 동일한 부호를 부여하고, 그 반복 설명은 생략한다.
(실시형태 1)
이하, 실시형태를 상세히 설명한다.
〈플라스마 처리 장치의 구성예〉
도 1은, 본 실시형태 1에 의한 플라스마 처리 장치(100)에 있어서의 구성의 일례를 나타내는 설명도이다.
플라스마 처리 장치(100)는, 예를 들면 마이크로파 ECR(Electron Cyclotron Resonance) 에칭 장치 등으로 이루어지고, 도 1에 나타내는 바와 같이 진공 처리실인 처리실(104)을 갖는다. 처리실(104)은, 진공 용기(101), 석영 샤워 플레이트(102), 및 유전체창(103)으로 구성되어 있다.
유전체창(103)은, 진공 용기(101)의 상부에 설치되어 있고, 이 유전체창(103)에 의해서 당해 진공 용기(101) 내에 에칭 가스가 봉입(封入)된다. 유전체창(103)은, 예를 들면 석영 등으로 이루어진다. 유전체창(103)의 아래쪽에는, 석영 샤워 플레이트(102)가 설치되어 있다. 또한, 진공 용기(101)에는, 배기구(125)를 개재해서 도시하지 않는 진공 배기 장치가 접속되어 있다.
유전체창(103)의 위쪽에는, 전자파를 전송하는 도파관(105)이 설치된다. 이 도파관(105)에 의해서 플라스마를 생성하는 전력이 처리실(104)에 전송된다. 전자파 발생용 전원(106)에서 생성된 전자파는, 도파관(105)을 통해서 처리실(104)에 입력된다.
전자파의 주파수는, 예를 들면 2.45GHz 정도의 마이크로파를 사용한다. 처리실(104)의 바깥 둘레부에는, 자장을 형성하는 자장 발생 코일(107)이 설치되어 있다. 전자파 발생용 전원(106)에 의해서 발진된 전력은, 자장 발생 코일(107)에 의해 형성된 자장과의 상호 작용에 의해, 처리실(104) 내에 고밀도의 플라스마(126)를 생성한다.
이들 도파관(105), 전자파 발생용 전원(106), 및 자장 발생 코일(107) 등에 의해서 플라스마 생성부가 구성되어 있다.
진공 용기(101)의 내부에 있어서는, 유전체창(103)에 대향하도록 재치용 전극(108)이 설치되어 있다. 재치용 전극(108)은, 시료인 반도체 소자 기판 등의 웨이퍼(110)를 재치한다.
재치용 전극(108)의 상부에는, 알루미나, 세라믹스 등의 용사(溶射)막을 갖는 유전체막(109)이 형성되어 있다. 유전체막(109) 내부에는, 제1 전극인 안쪽 둘레부 전극(111) 및 제2 전극인 바깥 둘레부 전극(112)이 각각 설치되어 있다.
안쪽 둘레부 전극(111)은, 막 형상의 원반 형상으로 이루어지는 전극이고, 유전체막(109)의 중심에 배치되어 있다. 바깥 둘레부 전극(112)은, 막 형상의 링 형상으로 이루어지는 전극이고, 안쪽 둘레부 전극(111)을 둘러싸듯이 바깥 둘레측에 배치되어 있다.
안쪽 둘레부 전극(111) 및 바깥 둘레부 전극(112)에는, 제1 고주파 전원인 직류 전원부(155), 제2 고주파 전원인 직류 전원부(156)가 고주파 컷 필터(153), 고주파 컷 필터(154)를 통해서 각각 접속되어 있고, 웨이퍼(110)를 정전기력에 의해서 흡착한다. 안쪽 둘레부 전극(111) 및 바깥 둘레부 전극(112)의 면적은, 균등한 웨이퍼 흡착을 실현하기 위하여 각각 같은 정도로 하고 있다.
안쪽 둘레부 전극(111)에는, 안쪽 둘레부 커패시터(151)를 통해서 안쪽 둘레부 매칭 회로(113)가 접속되어 있다. 바깥 둘레부 전극(112)에는, 바깥 둘레부 커패시터(152)를 통해서 바깥 둘레부 매칭 회로(114)가 접속되어 있다.
안쪽 둘레부 바이어스 전원부(117)는, 안쪽 둘레부 매칭 회로(113)가 접속되어 있고, 바깥 둘레부 바이어스 전원부(118)는, 바깥 둘레부 매칭 회로(114)가 접속되어 있다. 안쪽 둘레부 커패시터(151) 및 바깥 둘레부 커패시터(152)는, 웨이퍼 흡착용의 직류 DC 전압을 컷한다.
여기에서, 안쪽 둘레부 전극(111)과 안쪽 둘레부 매칭 회로(113) 사이의 라인을 안쪽 둘레부 전송로(115)로 하고, 바깥 둘레부 전극(112)과 바깥 둘레부 매칭 회로(114) 사이의 라인을 바깥 둘레부 전송로(116)로 한다. 안쪽 둘레부 전송로(115)는, 제1 전송로이고, 바깥 둘레부 전송로(116)는, 제2 전송로이다.
에칭 처리를 개시하면, 처리실(104) 내에 웨이퍼(110)가 반송된다. 재치용 전극(108)에 의해서 웨이퍼(110)를 흡착시킨 후, 에칭 가스가 도입된다. 에칭 가스는, 가스 공급 시스템(124)으로부터 도시하지 않는 매스 플로 컨트롤러를 통해서, 유전체창(103)과 석영 샤워 플레이트(102) 사이를 통과한다. 그리고, 석영 샤워 플레이트(102)의 가스 구멍으로부터 처리실(104)로 도입된다.
진공 용기(101) 안이 소정의 압력으로 되면, 제3 고주파 전원인 전자파 발생용 전원(106)이 마이크로파를 인가함에 의해서 처리실(104) 내에 플라스마를 발생시킨다. 안쪽 둘레부 바이어스 전원부(117) 및 바깥 둘레부 바이어스 전원부(118)로부터 고주파 바이어스를 발진해서 안쪽 둘레부 전극(111) 및 바깥 둘레부 전극(112)에 인가한다. 이것에 의해서, 플라스마(126)로부터 웨이퍼(110)에 이온을 인입하여 에칭이 진행된다. 에칭 가스나 에칭에 의해 발생한 반응 생성물은 배기구(125)로부터 배기된다.
안쪽 둘레부 전송로(115)에는, Vi 전압 모니터(121)가 접속되어 있고, 바깥 둘레부 전송로(116)에는, Vo 전압 모니터(122)가 접속되어 있다. Vi 전압 모니터(121) 및 Vo 전압 모니터(122)는, 안쪽 둘레부 전송로(115) 및 바깥 둘레부 전송로(116)의 전압을 각각 검출, 측정한다.
Vi 전압 모니터(121) 및 Vo 전압 모니터(122)는, 피크 간 전압 Vpp를 측정할 수 있는 것이면 되지만, A/D 변환기 등에 의해 구성되는 고시간분해능으로 모니터할 수 있는 것이면 보다 바람직하다.
A/D 변환기 등에 의해 구성되는 고시간분해능의 모니터의 경우는, 고주파 바이어스가 간헐적으로 인가 혹은 시간 변조되어도 Vpp 측정이 가능하다. 또한, 고주파 바이어스의 전압이 변형을 수반했을 때에도, 고주파 바이어스의 Vpp, 각 전송로 위상 및 전송로 간의 위상차를 고정밀도로 측정할 수 있다.
또한, 안쪽 둘레부 전송로(115)와 바깥 둘레부 전송로(116) 사이에는, 크로스토크 방지 회로(120) 및 위상차 측정기(123)가 각각 접속되어 있다. 크로스토크 억제부인 크로스토크 방지 회로(120)는, 크로스토크를 억제한다. 위상차 측정기(123)는, 안쪽 둘레부 전극(111)과 바깥 둘레부 전극(112)의 위상차를 측정한다.
제어부(127)는, Vi 전압 모니터(121), Vo 전압 모니터(122), 및 위상차 측정기(123) 등의 측정 결과에 의거해서, 크로스토크 방지 회로(120), 안쪽 둘레부 바이어스 전원부(117), 및 바깥 둘레부 바이어스 전원부(118) 등의 동작을 제어한다.
또한, 안쪽 둘레부 매칭 회로(113), 바깥 둘레부 매칭 회로(114), 안쪽 둘레부 바이어스 전원부(117), 바깥 둘레부 바이어스 전원부(118), 크로스토크 방지 회로(120), Vi 전압 모니터(121), Vo 전압 모니터(122), 위상차 측정기(123), 안쪽 둘레부 커패시터(151), 바깥 둘레부 커패시터(152), 및 제어부(127)에 의해서 고주파 바이어스 전력 제어 인가부가 구성되어 있다.
〈고주파 바이어스의 인가예〉
도 2는, 도 1의 플라스마 처리 장치(100)에 있어서의 고주파 바이어스를 인가할 때의 일례를 나타내는 설명도이다.
도 2는, 안쪽 둘레부 전극(111) 및 바깥 둘레부 전극(112)에 고주파 바이어스를 동위상으로 인가하는 기술의 상세를 나타낸 것이다. 또한, 도 2는, 도 1의 재치용 전극(108), 안쪽 둘레부 매칭 회로(113), 바깥 둘레부 매칭 회로(114), 안쪽 둘레부 바이어스 전원부(117), 바깥 둘레부 바이어스 전원부(118), 크로스토크 방지 회로(120), Vi 전압 모니터(121), Vo 전압 모니터(122), 위상차 측정기(123), 안쪽 둘레부 커패시터(151), 바깥 둘레부 커패시터(152), 고주파 컷 필터(153, 154), 및 직류 전원부(155, 156) 등에 주목한 것이다.
안쪽 둘레부 바이어스 전원부(117) 및 바깥 둘레부 바이어스 전원부(118)는, 고주파 바이어스를 임의로 하는 것을 설정할 수 있다. 여기에서는, 고주파 바이어스의 주파수가 400KHz 정도인 것으로 한다.
안쪽 둘레부 바이어스 전원부(117) 및 바깥 둘레부 바이어스 전원부(118)는, 같은 주파수로 고주파 바이어스를 발진할 필요가 있다. 이유는 조금이라도 주파수의 차가 있으면 비트 신호가 발생해서, 그것에 기인한 반사파에 의한 바이어스 전원부(117, 118)의 고장이나 매칭 회로(113, 114)의 정합 문제 등의 불량을 방지하기 위함이다. 다른 하나의 이유로서는, 비트 신호에 의해 바이어스 전원부(117, 118)가 일정하지 않은 고주파 바이어스의 인가를 방지하기 위함이다.
같은 주파수에 의해서 발진하기 위해서는, 안쪽 둘레부 바이어스 전원부(117) 및 바깥 둘레부 바이어스 전원부(118)를 400KHz 정도의 고주파 바이어스를 각각 발진시키는 것이 아니라, 같은 기준 클럭 신호(150)에 의거해서, 발진시키는 것이 바람직하다.
안쪽 둘레부 매칭 회로(113) 및 바깥 둘레부 매칭 회로(114)는, 각각 독립해서 동작하고 있다. 즉 안쪽 둘레부 매칭 회로(113) 및 바깥 둘레부 매칭 회로(114)는, 고주파 바이어스의 입사파와 반사파의 전력을 검지한다.
전술한 바와 같이, 안쪽 둘레부 매칭 회로(113) 및 바깥 둘레부 매칭 회로(114)의 각 출력부에는, 안쪽 둘레부 커패시터(151)와 바깥 둘레부 커패시터(152)가 각각 접속되어 있다.
또한, 안쪽 둘레부 커패시터(151)와 안쪽 둘레부 전극(111) 사이 및 바깥 둘레부 커패시터(152)와 바깥 둘레부 전극(112) 사이에 있어서, 안쪽 둘레부 전송로(115) 및 바깥 둘레부 전송로(116)에는, 고주파 컷 필터(153, 154)를 통해서 직류 전원부(155, 156)가 각각 접속되어 있다. 즉, 안쪽 둘레부 전극(111) 및 바깥 둘레부 전극(112)에는, 각각 400KHz 정도의 고주파 바이어스와 웨이퍼 흡착용의 직류(DC) 전압이 중첩해서 인가된다.
고주파 바이어스의 전압, 특히 위상을 엄밀하게 측정하기 위해서는, Vi 전압 모니터(121), Vo 전압 모니터(122), 및 위상차 측정기(123)는, 안쪽 둘레부 전송로(115)나 바깥 둘레부 전송로(116)에 있어서, 가능한 한 웨이퍼(110), 혹은 안쪽 둘레부 전극(111), 바깥 둘레부 전극(112)에 가까운 위치에 설치할 필요가 있다.
또한, Vi 전압 모니터(121) 및 Vo 전압 모니터(122)에 의한 모니터 측정 위치와 안쪽 둘레부 전극(111), 바깥 둘레부 전극(112)의 거리는 어느 쪽이라도 같게 하는 것도 필요하다. 그렇게 하지 않으면 위상차를 바르게 측정할 수 없거나, 혹은 Vpp의 측정이 부정확하게 되는 경우가 있다.
안쪽 둘레부 전송로(115)와 바깥 둘레부 전송로(116) 사이에 접속되어 있는 크로스토크 방지 회로(120)는, 전술한 바와 같이 크로스토크를 억제한다. 크로스토크는, 편측에 인가된 고주파 바이어스가 다른 한쪽의 상대측까지 전파함에 의해서 상대측에 있어서 반사파로 된다.
이것을 억제하지 않으면 반사파의 작용에 의해, 바이어스 전원부(117, 118)의 고장이나 매칭 회로(113, 114)의 정합 문제, 반사파 증가, 혹은 고주파 바이어스의 인가가 안정되지 않는 등의 문제가 있다.
크로스토크 방지 회로(120)는, 예를 들면 인덕턴스 회로인 인덕턴스(157) 및 전류계(158)로 구성되어 있다. 인덕턴스(157)는, 예를 들면 제어부(127)에 의해서 인덕턴스값이 조정된다. 인덕턴스값을 바꿈에 의해서, 크로스토크를 조정한다. 여기에서, 안쪽 둘레부 전극(111)으로부터 바깥 둘레부 전극(112)을 보았을 때, 전기적으로는 거의 용량 성분으로 간주된다.
또한, 에칭 처리 중의 플라스마도 용량과 저항 성분으로 간주되고, 또한 웨이퍼(110) 그 자신, 웨이퍼(110)가 재치된 상태의 재치용 전극(108), 안쪽 둘레부 커패시터(151), 및 바깥 둘레부 커패시터(152) 등 모두가 용량 성분으로 간주되기 때문에, 이들 모두를 합성한 것은, 거의 합성 용량으로 간주해도 된다.
크로스토크 방지 회로(120)에 있어서의 인덕턴스(157)의 인덕턴스값 및 안쪽 둘레부 전송로(115)와 바깥 둘레부 전송로(116) 사이의 용량에 의해서, LC 공진으로 되도록 설정되어 있고, 안쪽 둘레부 전극(111) 또는 바깥 둘레부 전극(112) 중 어느 한쪽의 전극으로부터 본 다른 쪽의 전극의 임피던스를 올려서 전기 회로적으로 간섭하지 않도록 하고 있다.
〈크로스토크의 억제예〉
도 3은, 도 1의 플라스마 처리 장치(100)가 갖는 크로스토크 방지 회로(120)에 의한 크로스토크의 억제 동작을 나타내는 설명도이다. 또, 이하에 나타내는 처리는, 제어부(127)가 주체로 되어 행하는 것으로 한다.
크로스토크의 억제 제어에 대해서는, 도 3에 나타내는 바와 같이, 전자파 발생용 전원(106)이 온됨에 의해서 플라스마가 생성된 후, 고주파 바이어스를 안쪽 둘레부 바이어스 전원부(117) 또는 바깥 둘레부 바이어스 전원부(118)의 어느 한쪽에 인가한다. 여기에서, 도 3에서는, 안쪽 둘레부 바이어스 전원부(117)에 의해서 고주파 바이어스가 인가되는 예를 나타내고 있다.
그 때, Vi 전압 모니터(121) 및 Vo 전압 모니터(122)에 의해서 안쪽 둘레부 전송로(115) 및 바깥 둘레부 전송로(116)의 전압, 즉 도 3의 곡선(701)인 Vi 전압 모니터 Vpp값 및 도 3의 곡선(702)인 Vo 전압 모니터 Vpp값을 각각 측정한다.
크로스토크 방지 회로(120)에 있어서의 인덕턴스(157)를 조정하여, 크로스토크가 어느 정도 억제되어 있는지의 정도를 나타내는 Vpp의 Vo/Vi, 즉 도 3의 곡선(703)이 최소로 되도록 하면 크로스토크는 최소이다.
예를 들면 Vo/Vi가 1/10이라고 하면, 크로스토크는 전력 환산으로 1/100으로 되어 있다. Vo/Vi가 그 이하인 경우에는 거의 크로스토크는 없는 것으로 간주해도 상관없다.
이상적으로는 크로스토크가 최소, 즉 Vo/Vi가 최소값을 취하도록 제어하는 것이 바람직하지만, 어느 기준값을 마련하여, 그 이하이면 크로스토크는 없는 것으로 간주해도 된다.
실제로 복수의 고주파 바이어스를 동일한 재치용 전극에 인가할 때, 크로스토크가 제로라는 것은 있을 수 없다. 그 중에서 크로스토크 방지 회로가 없는 크로스토크의 정도, 크로스토크에 의한 바이어스 전원부의 불량의 방지, 및 후술의 크로스토크 기인에 의한 위상차의 발생을 억제할 수 있는 범위라는 세 관점에서 기준값을 설정한다.
그것에 의하면, 크로스토크가 어느 정도 억제되어 있는지의 정도를 나타내는 Vpp의 Vo/Vi는, 1.5/10=15(%)=-16.4(dB) 이하를 충족시키는 인덕턴스(157)를 설정하면 되고, 그 인덕턴스값의 범위는, 약 100마이크로헨리±20%이다.
또, 안쪽 둘레부 전송로(115)와 바깥 둘레부 전송로(116) 사이의 크로스토크를 조사하는 경우에는, 어느 한쪽의 바이어스 전원부, 예를 들면 본 예에서는 안쪽 둘레부 바이어스 전원부(117)에 의한 고주파 바이어스를 인가해서 인덕턴스 조정하는 것만으로 충분하고, 반대측인 바깥 둘레부 바이어스 전원부(118)만 인가하는 쪽은 생략할 수 있다.
상기한 크로스토크를 충분히 억제하고 나서 미리 설정된 고주파 바이어스를 인가한다. 본 예는 크로스토크를 억제하기 위하여 안쪽 둘레부 바이어스 전원부(117)만 인가하고 있고, 이후, 바깥 둘레부 바이어스 전원부(118)의 고주파 바이어스도 인가하게 된다. 즉, 이 시점에서 안쪽 둘레부 전극(111) 및 바깥 둘레부 전극(112)의 양쪽에 원하는 고주파 바이어스가 인가되게 된다.
〈고주파 바이어스의 위상차 제어예〉
도 4는, 도 1의 플라스마 처리 장치(100)에 의한 고주파 바이어스에 있어서의 위상차의 제어의 일례를 나타내는 설명도이다. 이 도 4의 처리에 대해서도, 제어부(127)가 주체로 되어 행하는 것으로 한다.
크로스토크를 억제하는 처리에 계속해서, 웨이퍼(110)에 인가되는 고주파 바이어스의 위상을 조정한다. 고주파 바이어스의 위상 조정은, 도 4에 나타내는 바와 같이, 안쪽 둘레부 바이어스 전원부(117) 또는 바깥 둘레부 바이어스 전원부(118) 중, 편측의 바이어스 전원부에 공급되는 400KHz 정도의 기준 클럭 신호(150)를 전원 위상차 θRF만 변화시키고, 그것에 의거하여 고주파 바이어스를 발진함에 의해 위상차를 제어한다.
도 4에 있어서, 전원 위상차 θRF는, 안쪽 둘레부 바이어스 전원부(117) 및 바깥 둘레부 바이어스 전원부(118)가 생성하는 고주파 바이어스의 위상차를 나타내고 있다. θi는, 안쪽 둘레부 바이어스 전원부(117)가 고주파 바이어스를 각각 발진시키는 클럭 신호이고, θo는, 바깥 둘레부 바이어스 전원부(118)가 고주파 바이어스를 각각 발진시키는 클럭 신호이다.
제어부(127)는, 안쪽 둘레부 바이어스 전원부(117) 및 바깥 둘레부 바이어스 전원부(118)가 생성하는 고주파 바이어스의 위상차가 전원 위상차 θRF로 되도록, 클럭 신호 θi 및 클럭 신호 θo의 위상차를 제어하는 제어 신호를 출력한다.
안쪽 둘레부 바이어스 전원부(117) 및 바깥 둘레부 바이어스 전원부(118)는, 도시하지 않는 클럭 생성부를 갖고 있고, 제어부(127)로부터 출력되는 제어 신호에 의거해서, 클럭 신호 θi, θo를 각각 생성한다.
또, 바이어스 전원부(117, 118)의 다른 방식으로서, 같은 오실레이터에 의한 발진, 즉 안쪽 둘레부 전송로(115) 또는 바깥 둘레부 전송로(116) 중 어느 한쪽의 전송로 상에 지연 회로를 설치하고, 하나의 바이어스 전원부에서 위상을 제어하는 것을 생각할 수 있다. 그 경우, 지연 회로에 의해서 여분으로 발생하는 크로스토크를 충분히 고려해야만 한다.
또한, 하나의 바이어스 전원부의 전력을 안쪽 둘레부 전극(111) 및 바깥 둘레부 전극(112)에 각각 분배하는 것도 필요하게 되지만, 그때, 전력을 분배하는 전력 분배 회로에 대해서도 크로스토크를 충분히 고려해야만 한다.
안쪽 둘레부 바이어스 전원부(117) 및 바깥 둘레부 바이어스 전원부(118)의 전력은 같다고 하고, 이들 바이어스 전원부(117, 118)의 발진하는 초기 위상차를 제로로 인가했을 때, 우연히 위상차 측정기(123)에 의한 위상차가 제로이면, Vi 전압 모니터(121)의 Vpp값 및 Vo 전압 모니터(122)의 Vpp값은, 안쪽 둘레부 매칭 회로(113) 및 바깥 둘레부 매칭 회로(114)의 정합 위치가 같아지는 경우도 있다. 이 경우는, 위상차의 조정은 불필요하다.
그러나, 통상의 에칭 조건에서는, 설정되는 바이어스 전원부(117, 118)의 전력에 차가 있는 경우가 많다. 기준 신호인 기준 클럭 신호(150)를 수취해서 고주파 바이어스를 발진할 때에 큰 전력과 작은 전력의 차가 있으면 고주파 바이어스의 발진 시간의 어긋남, 즉 위상 어긋남이 발생한다.
혹은 안쪽 둘레부 매칭 회로(113)와 바깥 둘레부 매칭 회로(114)의 정합 위치의 차에 의한 위상 어긋남, 플라스마 시스 등의 플라스마 부하의 영향에 의한 위상 어긋남 등이 발생한다.
이들에 의해, 전원 위상차의 조정은, 에칭 조건마다 기본적으로 필요하게 되지만, 예외로서 에칭 조건이나 처리 웨이퍼의 저항값이 고정 또는 반복되고, 이미 데이터로서 인덕턴스 위치를 A, 두 고주파 바이어스의 위상차를 B도로 하면, 웨이퍼에 인가되는 고주파 바이어스의 위상차가 제로인 것을 알고 있는 경우에는 제어를 생략할 수 있다.
〈위상차 측정기의 동작예〉
도 5는, 도 1의 플라스마 처리 장치(100)가 갖는 위상차 측정기(123)에 있어서의 위상 측정의 일례를 나타내는 설명도이다.
이 도 5 및 도 6에 나타내는 처리에 대해서도, 제어부(127)가 주체로 되어 행하는 것으로 한다. 전술한 바와 같이 안쪽 둘레부 전극(111)과 바깥 둘레부 전극(112)의 위상차에 대해서는, 위상차 측정기(123)에서 측정한다. 도 5의 아래쪽에 나타내는 위상차 측정기(123)는, 고주파 바이어스의 위상차를 동위상, 위상 전진, 혹은 위상 지연을 수도(數度) 레벨로 검출할 수 있는 것이 바람직하다.
위상차 전압을 어느 위상 포인트에서 측정하는지에 대해서는, 도 5 위쪽의 측정 위상차(901, 902, 903)에 나타내는 바와 같이, 포인트에 따라서 위상차가 변하지만, 고주파 바이어스 전압의 최소값이 가장 에칭 레이트에의 영향이 크므로, 위상차 측정 포인트가 1점이면 전압 최소 포인트 측정 위상차(903)를 채용하는 것이 바람직하다.
혹은 도 5의 곡선(905, 906)과 같이 전압을 고시간분해능으로 모니터할 수 있는 Vi 전압 모니터(121) 및 Vo 전압 모니터(122)에 의해서, 각각의 측정 결과의 위상차를 측정할 수도 있다.
위상차 측정기(123)는, Vi 전압 모니터(121) 및 Vo 전압 모니터(122)가 측정한 1주기의 전압 파형의 모든 샘플링 포인트에 있어서, 각각의 위상차를 측정한다. 그리고, 측정한 모든 위상차의 평균값을 산출해서, 그 산출 결과를 위상차로서 제어부(127)에 출력한다.
이 경우는, 판정에는 시간이 걸리지만, RF 바이어스 파형에 어느 정도의 변형이 있어도 위상차를 검지할 수 있다는 이점이 있다. 또한, 전체 포인트의 위상이어도 위상차를 측정할 수 있으므로 위상차의 판정을 보다 엄밀하게 할 수 있다는 메리트가 있다.
〈위상 측정의 다른 예〉
도 6은, 도 5의 위상 측정에 있어서의 다른 예를 나타내는 설명도이다.
이 도 6은, 인덕턴스 전류에 의해 위상을 제어하는 예를 나타낸 것이다.
위상차 측정기(123)를 이용하지 않고 위상차를 제어하는 기술로서는, 예를 들면 도 6의 (a)에 나타내는 바와 같이 크로스토크 방지 회로(120)의 인덕턴스(157)에 흐르는 전류를 측정하는 전류계(158)의 값이 최소로 되도록 제어부(127)가 전원 위상차 θRF를 조정한다.
구체적인 방법으로서는, 전원 위상차 θRF를 마이너스로부터 플러스, 만약 안쪽 둘레부측이 위상이 5도 빠른 상태로부터 바깥 둘레부측의 위상이 5도 느린 상태까지 전원 위상차를 주사한다. 인덕턴스(157)에 흐르는 전류는, 그 위상차에 의해서 도 6의 (b)의 곡선(1002)에 나타내는 바와 같이 변화한다.
그 전류값이 최소로 되도록, 고주파 바이어스의 발진 위상차를 제어해서, 최종적으로 도 6의 동그라미 표시(1003)의 위상차로 결정하는 것이다. 이 기술에서는, 인덕턴스 전류는, 고주파 바이어스의 1주기 전체의 위상차를 정확하게 반영해서 나타내고 있으므로 고정밀도로 판정할 수 있다.
또한, 안쪽 둘레부 바이어스 전원부(117)와 바깥 둘레부 바이어스 전원부(118)의 전력에 극단적인 차가 있는 조합에 있어서 위상차 측정기(123)에 의한 위상차 검출을 할 수 없을 때에도 위상차를 검출할 수 있다. 따라서, 고주파 바이어스 전압의 파형의 변형에도 관계없이 위상차를 검출 가능하게 할 수 있다.
여기에서는, 전류계(158)와 위상차 측정기(123)의 2개를 이용했다. 최초로 위상차 측정기(123)에서 개략의 위상차를 측정하고, 그것에 의거하여 주사하는 전원 위상차 범위를 결정하여, 인덕턴스(157)에 흐르는 전류값이 최소로 되도록 제어하고 있다.
또한, 인덕턴스(157)에 흐르는 전류값을 최소로 하는 것이 아니라, 고주파 바이어스의 전원 위상차 0도로부터 360도까지의 모든 범위에서, 인덕턴스(157)에 흐르는 전류를 플롯했을 때의 전류값의 하위 수%, 예를 들면 하위 3% 정도의 전류값을 최소의 전류값으로 간주하도록 해도 된다.
〈위상 제어의 처리예〉
도 7은, 도 1의 플라스마 처리 장치(100)에 의한 고주파 바이어스에 있어서의 동위상 제어의 처리예를 나타내는 플로차트이다. 도 8은, 도 7의 동위상 제어의 다른 처리예를 나타내는 플로차트이다.
도 7은, 도 5에 따른 위상 제어를 이용한 처리예를 나타내고 있고, 도 8은, 인덕턴스 전류에 의한 위상 제어를 이용한 처리예를 나타내고 있다. 이들 도 7 및 도 8의 처리에 대해서도, 제어부(127)가 주체로 되어 행한다.
도 7 및 도 8의 어느 경우에 있어서도, 웨이퍼의 안쪽 둘레부와 바깥 둘레부를 동위상의 고주파 바이어스로 인가하는 제어 순서는, 우선, 크로스토크 방지(도 7의 스텝S101, S102 및 도 8의 스텝S201, S202), 계속해서 설정된 복수 RF 바이어스를 인가(도 7의 스텝S103 및 도 8의 스텝S203), 마지막으로 전원 위상차 조정(도 7의 스텝S104, S105 및 도 8의 스텝S204, S205)이라는 처리순인 것이 바람직하다.
크로스토크를 억제하지 않고 위상 조정을 하면 RF 바이어스의 전압 파형이 변형되어, 위상 측정의 조정이 곤란하게 되고, 또한 위상 조정 후 고주파 바이어스를 변화시켜 버리면, 그것만으로 위상차 변화해 버리기 때문이다.
여기에서, 배경기술에서 기술한 전극에 인가되는 고주파 바이어스, 특히 Vpp의 크기를 제어해서 에칭 면내균일성을 향상하는 기술의 문제점에 대하여 상세하게 설명한다.
배경기술에서 기술한 바와 같이 미세화가 현행 레벨이면 이것으로 문제없지만, 미세화의 레벨이 보다 진화하면, 복수의 영역에 인가되는 각 고주파 바이어스 간의 위상차에 대한 에칭 레이트의 감도가 향상하여 고주파 바이어스의 위상차를 무시할 수 없어진다.
〈본 발명자에 의한 검토예〉
도 9는, 본 발명자의 검토에 따른 위상차의 유무에 의한 고주파 바이어스를 인가했을 때의 에칭 레이트 분포의 일례를 나타내는 설명도이다. 도 10은, 본 발명자의 검토에 따른 웨이퍼의 면내에 있어서의 Vpp 분포 내의 일례를 나타내는 설명도이다.
전극 상의 시료인 웨이퍼면의 두 영역, 예를 들면 웨이퍼의 안쪽 둘레부와 바깥 둘레부에 인가되는 고주파 바이어스의 Vpp가 같았다고 해도, 이들 고주파 바이어스에 위상차가 있는 경우와 없는 경우에서는, 도 9의 (a)의 곡선(201) 및 도 9의 (b)의 곡선(202)에 나타내는 바와 같이 에칭 레이트 분포가 서로 다르다는 현상이 발생한다.
여기에서, 도 9의 (a)는, 웨이퍼의 안쪽 둘레부에 인가하는 고주파 바이어스와 당해 웨이퍼의 바깥 둘레부에 인가하는 고주파 바이어스에 위상차가 없는 경우의 에칭 레이트 분포예를 나타내고 있고, 도 9의 (b)는, 웨이퍼의 안쪽 둘레부에 인가하는 고주파 바이어스와 당해 웨이퍼의 바깥 둘레부에 인가하는 고주파 바이어스에 위상차가 있는 경우의 에칭 레이트 분포예를 나타내고 있다.
구체적으로는, 위상차 있음과 위상차 없음에서는, 웨이퍼 면내의 Vpp 분포가 서로 다르다. 도 10의 (a)는, 위상차가 없는 경우에 있어서의 웨이퍼(110)의 안쪽 둘레부, 바깥 둘레부, 및 중간부의 전압을 나타내고 있고, 도 10의 (b)는, 위상차가 있는 경우에 있어서의 웨이퍼(110)의 안쪽 둘레부, 바깥 둘레부, 및 중간부의 전압을 나타내고 있다.
위상차가 있을 경우, 웨이퍼(110)의 고주파 바이어스가 각각 인가되는 안쪽 둘레부와 바깥 둘레부 사이인 웨이퍼(110)의 중간부에 있어서의 고주파 바이어스의 전압은, 도 10의 (b)에 있어서의 곡선(203)에 나타내는 바와 같이, 웨이퍼 안쪽 둘레부와 바깥 둘레부의 Vpp뿐만 아니라, 곡선(204) 및 곡선(205)에 나타내는 바와 같이 웨이퍼(110)의 안쪽 둘레부와 바깥 둘레부의 위상차의 영향도 받기 때문이다.
도 11은, 본 발명자의 검토에 따른 크로스토크에 의한 위상차의 발생의 일례를 나타내는 설명도이다.
위상차의 발생 요인은, 도 11에 나타내는 바와 같이 크로스토크(3001)를 들 수 있다. 크로스토크란, 전술한 바와 같이 어느 한쪽에 인가된 고주파 바이어스가 다른 한쪽의 상대측 전송로까지 전파하는 것이고, 이것에 의해, 상대측에 전파한 고주파 바이어스가 상대측에 있어서는 반사파로 간주된다.
이 반사파의 크기는, 인가한 고주파 바이어스의 입사파에 비례 계수를 곱한 것이며, 이하에 나타내는 식 1로 표시되고, 웨이퍼의 안쪽 둘레부 및 웨이퍼의 바깥 둘레부에 인가되는 고주파 바이어스의 설정에 따라서 각각 서로 다르다.
"한쪽에 인가된 고주파 바이어스의 크기"×"크로스토크 정도" (식 1)
이 반사파의 위상은, 플라스마(3003) 및 플라스마 시스(3004)도 경유해서 전파하고 있으므로, 웨이퍼의 안쪽 둘레부를 예로 들면, 도 11의 우측 아래쪽의 그래프의 곡선(3005)에 나타내는 고주파 바이어스의 입사파와, 도 11의 우측 아래쪽의 그래프의 곡선(3006)에 나타내는 고주파 바이어스의 반사파의 그래프와 같이 고주파 바이어스의 입사파와 반사파의 위상은 약 90도 정도 서로 다르다.
입사파와 반사파의 합성파인 전송 선로의 전압, 즉 실제로 인가되는 고주파 바이어스의 전압을 도 11의 우측 아래쪽의 그래프의 곡선(3007)에 나타내면, 곡선(3005)에 나타내는 원래의 고주파 바이어스의 위상과 서로 다르다. 웨이퍼(1100)의 안쪽 둘레부와 바깥 둘레부의 고주파 바이어스 전력이 같으면, 웨이퍼의 안쪽 둘레부와 바깥 둘레부는, 각각 크로스토크에 의해 전파하는 고주파 바이어스의 전력량도 같고, 웨이퍼의 안쪽 둘레부와 바깥 둘레부의 동위상으로 되기 때문에 문제는 없다.
그러나, 대부분의 경우, 에칭 레이트를 제어하기 위하여, 웨이퍼의 안쪽 둘레부와 바깥 둘레부의 고주파 바이어스의 설정이 서로 다르며, 도 11의 상측의 화살표(308)에 나타내는 웨이퍼 안쪽 둘레부의 고주파 바이어스 전력과 화살표(309)에 나타내는 웨이퍼 바깥 둘레부의 고주파 바이어스 전력은 같지 않다.
웨이퍼의 안쪽 둘레부 및 바깥 둘레부의 반사파의 크기는, 전술한 식 1에 따라서, 각각 도 11의 상측의 화살표(3001), 화살표(3002)와 같이 된다. 실제로 인가되는 웨이퍼 안쪽 둘레부의 전압 그래프는, 도 11의 좌측 아래쪽에 나타내는 바와 같이 되고, 웨이퍼 바깥 둘레부의 전압 그래프는, 도 11의 우측 아래쪽에 나타내는 바와 같이 되어, 웨이퍼의 안쪽 둘레부와 바깥 둘레부의 고주파 바이어스의 전력차가 변한다. 즉 설정한 고주파 바이어스 전력의 조합이 변할 때마다, 곡선(307)에 나타내는 웨이퍼 안쪽 둘레부와 곡선(3100)에 나타내는 웨이퍼 바깥 둘레부의 위상차가 변화하게 된다. 이것이 크로스토크 기인의 위상차이고, 크로스토크를 억제하면 할수록 이 위상차는 저감할 수 있다.
도 12는, 본 발명자의 검토에 따른 크로스토크를 방지하는 인덕턴스(4001)를 설치했을 때의 Vpp차의 발생예를 나타내는 설명도이다.
이 도 12에서는, 크로스토크를 방지할 목적으로, 웨이퍼의 안쪽 둘레부와 바깥 둘레부에 고주파 바이어스를 인가하는 전송로 간에 인덕턴스(4001)를 설치한 예를 나타내고 있다.
크로스토크를 방지할 목적으로 인덕턴스(4001)을 설치했을 경우, 웨이퍼의 안쪽 둘레부에 인가하는 고주파 바이어스(4002)와 웨이퍼의 바깥 둘레부에 인가하는 고주파 바이어스(4003) 사이에 위상차가 있으면, 인덕턴스(4001)에 전류가 흐른다. 이 전류는, 인덕턴스(4001)의 양단에 전압차를 발생시키기 때문에, 결과적으로 두 전송로 간에 Vpp차가 발생한다.
만약 안쪽 둘레부와 바깥 둘레부에 같은 고주파 바이어스를 인가했다고 해도, 인덕턴스(4001)의 양단에 위상차가 있는 경우에는, 그것만으로 웨이퍼의 안쪽 둘레부와 바깥 둘레부에 Vpp차가 발생한다.
도 13은, 본 발명자의 검토에 따른 위상차 및 Vpp차가 있을 때의 에칭 레이트 분포의 변화예를 나타내는 설명도이다.
도 13의 (a)에 나타내는 바와 같이, 전원 위상차 θRF가 느린 쪽이 Vpp는 보다 커지고, 반대로 위상이 빠른 경우에는, Vpp는 보다 작아진다. 또한, 도 13의 (b)에 나타내는 바와 같이, 웨이퍼의 안쪽 둘레부 및 바깥 둘레부의 Vpp의 크기에 따라서 에칭 레이트 분포도 변화한다.
이들 세 요인에 의해, 복수의 영역에 고주파 바이어스를 인가할 경우, 웨이퍼에 인가되는 시점의 면내의 고주파 바이어스의 위상차를 고려하지 않으면 의도한 에칭 레이트 분포로 되지 않는다.
또한, 고주파 바이어스를 인가하는 바이어스 전원부의 개체차, 플라스마, 고주파 바이어스 전력의 조합 등의 조건에 따라, 재현성 좋게 에칭할 수 없거나 한다. 나아가서는 장치마다 성능이 변화한다는 기차(機差) 문제도 발생한다.
한편, 본 실시형태의 플라스마 처리 장치(100)에 의하면, 전술한 바와 같이 도 7 등에 나타낸 위상 제어 처리에 의해 에칭 조건, 장치의 개체차 등에 관계없이, 웨이퍼(110)의 안쪽 둘레부 및 바깥 둘레부에 동위상으로 고주파 바이어스를 인가할 수 있다.
그것에 의해, 위상차 기인에 의한 Vpp 불균일 및 에칭 레이트 분포의 불균일을 억제할 수 있다. 그 결과, 재현성이 좋고, 균일성이 높은 에칭 처리를 행할 수 있다.
(실시형태 2)
본 실시형태 2에 있어서는, 안쪽 둘레부 바이어스 전원부(117) 또는 바깥 둘레부 바이어스 전원부(118) 중 어느 한쪽에 의해서만 고주파 바이어스를 인가함에 의해, 위상차 요인을 없애는 기술에 대하여 설명한다.
〈고주파 바이어스의 인가예〉
도 14는, 본 실시형태 2에 의한 고주파 바이어스를 인가할 때의 일례를 나타내는 설명도이다.
또, 플라스마 처리 장치(100)의 구성에 대해서는, 상기 실시형태 1의 도 1과 마찬가지이지만, 당해 플라스마 처리 장치(100)가 갖는 안쪽 둘레부 바이어스 전원부(117) 및 바깥 둘레부 바이어스 전원부(118)는, 도 14의 펄스 신호(1101)에 나타내는 바와 같이, 고주파 바이어스의 인가를 간헐적으로, 즉 시간 변조할 수 있는 것으로 한다.
또한, 안쪽 둘레부 바이어스 전원부(117) 및 바깥 둘레부 바이어스 전원부(118)는, 웨이퍼(110)의 안쪽 둘레부에 인가하는 고주파 바이어스 및 웨이퍼(110)의 바깥 둘레부에 인가하는 고주파 바이어스의 인가 타이밍을 각각 개별적으로 임의로 조정할 수 있는 것으로 한다. 이들 제어는, 제어부(127)가 행한다.
안쪽 둘레부 바이어스 전원부(117) 또는 바깥 둘레부 바이어스 전원부(118) 중 어느 한쪽에 의해서 고주파 바이어스를 인가해서, 크로스토크가 최소로 되도록 크로스토크 방지 회로(120)의 인덕턴스(157)를 조정할 때까지는, 상기 실시형태 1과 마찬가지이지만, 거기에서, 도 14의 아래쪽의 신호 타이밍 차트의 전압 파형(1102, 1103)에 나타내는 바와 같이, 웨이퍼(110)의 처리 중에 있어서, 안쪽 둘레부 바이어스 전원부(117) 및 바깥 둘레부 바이어스 전원부(118)가 번갈아 고주파 바이어스를 각각 인가하도록 한다.
여기에서, 도 14에 있어서, 전압 파형(1102)은, 안쪽 둘레부 바이어스 전원부(117)가 안쪽 둘레부 전극(111)에 인가하는 고주파 바이어스의 전압 파형을 나타낸 것이고, 전압 파형(1103)은, 바깥 둘레부 바이어스 전원부(118)가 바깥 둘레부 전극(112)에 인가하는 고주파 바이어스의 전압 파형을 나타낸 것이다.
이와 같은 편측에만 고주파 바이어스를 인가할 때는, 이미 크로스토크가 최소이기 때문에, 다른 쪽의 고주파 바이어스가 인가되어 있지 않은 웨이퍼(110)의 영역측에는, 거의 고주파 바이어스는 인가되지 않고, 그 때문에 위상차는 거의 없다.
또한, 크로스토크가 완벽히 억제되지 않아 조금 전파된 고주파 바이어스와 인가된 입사파 사이에 위상차가 있어도, 그것은 항상 일정한 위상차이기 때문에 에칭 조건에 따라서 변하는 경우는 없다. 따라서, Vpp차 및 에칭 레이트 분포는, 일정하여 에칭 레이트의 재현성은 유지된다.
또, 에칭 레이트 분포를 결정하는 평균의 Vpp의 크기의 설정은, 시간 변조된 바이어스 시간의 온듀티비 혹은 전력의 크기에 따라 조정할 수 있다.
에칭 형상 개선의 관점에서 꼭 복수의 고주파 바이어스를 동시에 인가하는 것이 필수인 경우에는 사용할 수 없지만, 그 이외의 경우에는 적용 가능하다.
예를 들면 에칭 처리에 있어서, 초기의 불안정 시 혹은 상기 실시형태 1에 있어서의 전원 위상차의 조정 전반(前半), 최저한의 고주파 바이어스를 동시에 인가하는 타이밍에 위상차를 조정한 후에 각각의 고주파 바이어스 시간 변조의 온 시간을 연장함에 의해, 상기 실시형태 1에 비해서 위상차의 영향을 더 경감해서 에칭 처리를 행할 수 있다. 그것에 의해, 에칭 레이트 분포의 재현성을 향상시킬 수 있다.
또 상기 실시형태 1 및 본 실시형태 2 모두, 재치용 전극(108)의 전극을 안쪽 둘레부 전극(111)과 바깥 둘레부 전극(112)의 둘로 한 예를 나타냈지만, 전극수는 이것으로 한정되는 것은 아니며, 셋 이상의 전극으로 해도 된다.
〈재치 전극의 다른 예〉
도 15는, 도 14의 재치용 전극(108)에 있어서의 전극 분할의 일례를 나타내는 설명도이다. 도 16은, 도 15의 전극 분할의 다른 예를 나타내는 설명도이다.
도 15는, 재치용 전극(108)을 네 전극으로 분할한 예를 나타낸 것이다. 이 경우, 재치용 전극(108)은, 전극(111a∼111d)을 갖는 구성으로 이루어진다. 전극(111a)은, 동심원 형상의 전극으로 이루어지고, 재치용 전극(108)의 중심부에 설치되어 있다.
전극(111b∼111d)은, 각각 도넛 형상의 전극으로 이루어지고, 전극(111b)은, 전극(111a)을 둘러싸도록 설치되어 있다. 전극(111c)은, 전극(111b)을 둘러싸도록 설치되어 있다. 전극(111d)은, 전극(111c)을 둘러싸도록 설치되어 있다.
도 16은, 재치용 전극(108)이 다섯 전극을 갖는 예를 나타낸 것이다. 이 경우, 재치용 전극(108)은, 전극(111a∼111e)을 갖는다. 전극(111a)은, 동심원 형상이고, 재치용 전극(108)의 중심부에 설치되어 있다. 나머지 전극(111b∼111e)에 의해서, 와셔 형상의 전극이 형성되어 있다. 이들 전극(111b∼111e)에 의해서 형성되는 와셔 형상의 전극은, 전극(111a)을 둘러싸도록 설치되어 있다.
그러나, 재치용 전극(108)을 둘 내지 셋으로 분할, 혹은 넷으로 분할하면, 크로스토크 억제와 위상차 제어의 조합 횟수가 단순하게는 1 방법 내지 3 방법, 또한 6 방법으로 되고, 제어의 복잡함도 증대해서 제어도 시간이 걸린다.
이 경우, 도 15 및 도 16의 아래쪽에 각각 나타내는 바와 같이, 크로스토크 억제에 대해서는, 웨이퍼(110)에 있어서의 인접하는 영역만을 제어하거나, 혹은 전원 위상차는, 가장 영향이 있는 영역의 위상차만 제로로 하도록 해도 된다. 그 외 영역에 대해서는, 각 고주파 바이어스의 위상을 그 평균이나 보완하거나, 혹은 같은 위상으로 하는 등 해서 생략할 수 있다.
그 결과, 재치용 전극(108)을 어떠한 분할수로 해도, 재치용 전극(108)의 각 위상차의 요소를 거의 제로로 할 수 있다.
재치용 전극(108)에 있어서, 에칭 레이트가 낮은 영역은, Vpp를 크게 하고, 반대로 에칭 레이트가 높은 영역은, Vpp를 작게 함에 의해, 더 고정밀도의 에칭 레이트를 달성할 수 있어, 설계를 용이하게 할 수 있다.
이상의 실시형태 1, 2에서는, 피에칭 재료를 예를 들면 실리콘산화막으로 하지만, 폴리실리콘막, 포토레지스트막, 반사 방지 유기막, 질화실리콘산화막, 질화실리콘막, Low-k 재료, High-k 재료, 아모퍼스 카본막, 혹은 Si(실리콘) 기판 등에 있어서도 동등한 효과가 얻어진다.
에칭을 실시하는 가스로서는, 예를 들면, 염소, 브롬화수소, 사불화메탄, 삼불화메탄, 이불화메탄, 아르곤, 헬륨, 산소, 질소, 이산화탄소, 일산화탄소, 수소, 암모니아, 팔불화프로판, 삼불화질소, 육불화황, 메탄, 사불화실리콘, 혹은 사염화실리콘 등을 사용할 수 있다.
에칭 장치의 방전 방식에 대해서도, 마이크로파 ECR 방전을 이용한 에칭 장치뿐만 아니라, 예를 들면 유자장 UHF(Ultra High Frequency) 방전, 용량 결합형 방전, 유도 결합형 방전, 혹은 마그네트론 방전 등을 이용한 드라이 에칭 장치에 있어서도 마찬가지의 효과가 있다.
기본적으로는 플라스마 에칭 장치에 있어서, 이온 인입용 고주파 바이어스 전원을 구비하고, 당해 고주파 바이어스 전원을 인가함에 의해 발생하는 Vpp에 따라, 에칭 레이트에 차가 생기는, 즉 이온 에너지와 에칭 레이트에 상관이 있는 프로세스에 대하여 넓게 적용할 수 있다.
이상, 본 발명자에 의해서 이루어진 발명을 실시예에 의거하여 구체적으로 설명했지만, 본 발명은 상기 실시예로 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 각종 변경 가능한 것은 물론이다. 예를 들면, 상기한 실시예는 본 발명을 알기 쉽게 설명하기 위하여 상세히 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것으로 한정되는 것은 아니다. 또한, 각 실시예의 구성의 일부에 대하여, 다른 구성의 추가·삭제·치환을 하는 것이 가능하다.
100 : 플라스마 처리 장치 101 : 진공 용기
102 : 석영 샤워 플레이트 103 : 유전체창
104 : 처리실 105 : 도파관
106 : 전자파 발생용 전원 107 : 자장 발생 코일
108 : 재치용 전극 109 : 유전체막
110 : 웨이퍼 111 : 안쪽 둘레부 전극
112 : 바깥 둘레부 전극 113 : 안쪽 둘레부 매칭 회로
114 : 바깥 둘레부 매칭 회로 115 : 안쪽 둘레부 전송로
116 : 바깥 둘레부 전송로 117 : 안쪽 둘레부 바이어스 전원부
118 : 바깥 둘레부 바이어스 전원부
120 : 크로스토크 방지 회로 121 : Vi 전압 모니터
122 : Vo 전압 모니터 123 : 위상차 측정기
124 : 가스 공급 시스템 125 : 배기구
127 : 제어부 151 : 안쪽 둘레부 커패시터
152 : 바깥 둘레부 커패시터 153 : 고주파 컷 필터
154 : 고주파 컷 필터 155 : 직류 전원부
156 : 직류 전원부 157 : 인덕턴스
158 : 전류계
102 : 석영 샤워 플레이트 103 : 유전체창
104 : 처리실 105 : 도파관
106 : 전자파 발생용 전원 107 : 자장 발생 코일
108 : 재치용 전극 109 : 유전체막
110 : 웨이퍼 111 : 안쪽 둘레부 전극
112 : 바깥 둘레부 전극 113 : 안쪽 둘레부 매칭 회로
114 : 바깥 둘레부 매칭 회로 115 : 안쪽 둘레부 전송로
116 : 바깥 둘레부 전송로 117 : 안쪽 둘레부 바이어스 전원부
118 : 바깥 둘레부 바이어스 전원부
120 : 크로스토크 방지 회로 121 : Vi 전압 모니터
122 : Vo 전압 모니터 123 : 위상차 측정기
124 : 가스 공급 시스템 125 : 배기구
127 : 제어부 151 : 안쪽 둘레부 커패시터
152 : 바깥 둘레부 커패시터 153 : 고주파 컷 필터
154 : 고주파 컷 필터 155 : 직류 전원부
156 : 직류 전원부 157 : 인덕턴스
158 : 전류계
Claims (12)
- 시료가 플라스마 처리되는 진공 처리실과,
상기 시료를 정전 흡착시키기 위한 제1 전극과 상기 제1 전극의 외측에 배치되고 상기 시료를 정전 흡착시키기 위한 제2 전극을 구비하고 상기 시료가 재치되는 시료대와,
제1 전송로를 통해서 상기 제1 전극에 제1 고주파 전력을 공급하는 제1 고주파 전원과,
제2 전송로를 통해서 상기 제2 전극에 상기 제1 고주파 전력의 주파수와 같은 주파수의 제2 고주파 전력을 공급하는 제2 고주파 전원과,
플라스마를 생성하기 위한 제3 고주파 전력을 공급하는 제3 고주파 전원과,
한쪽의 전송로가 다른 쪽의 전송로에 영향을 주는 크로스토크를 억제하고 상기 제1 전송로와 상기 제2 전송로 사이에 배치된 크로스토크 억제부와,
상기 제1 전극에 인가되는 고주파 전압의 위상과 상기 제2 전극에 인가되는 고주파 전압의 위상이 대략 동등하게 되도록 상기 제1 고주파 전력의 위상과 상기 제2 고주파 전력의 위상의 위상차를 제어하는 제어부를 구비하고,
상기 크로스토크 억제부는, 인덕턴스를 구비하며,
상기 인덕턴스의 값은, 상기 제2 전송로의 전위를 상기 제1 전송로의 전위에 의해 나눈 값의 최소값에 의거해서 구해진 값인 것을 특징으로 하는 플라스마 처리 장치. - 시료가 플라스마 처리되는 진공 처리실과,
상기 시료를 정전 흡착시키기 위한 제1 전극과 상기 제1 전극의 외측에 배치되고 상기 시료를 정전 흡착시키기 위한 제2 전극을 구비하고 상기 시료가 재치되는 시료대와,
제1 전송로를 통해서 상기 제1 전극에 제1 고주파 전력을 공급하는 제1 고주파 전원과,
제2 전송로를 통해서 상기 제2 전극에 상기 제1 고주파 전력의 주파수와 같은 주파수의 제2 고주파 전력을 공급하는 제2 고주파 전원과,
플라스마를 생성하기 위한 제3 고주파 전력을 공급하는 제3 고주파 전원과,
한쪽의 전송로가 다른 쪽의 전송로에 영향을 주는 크로스토크를 억제하고 상기 제1 전송로와 상기 제2 전송로 사이에 배치된 크로스토크 억제부와,
상기 크로스토크 억제부에 흐르는 전류의 최소값에 의거해서 상기 제1 고주파 전력의 위상과 상기 제2 고주파 전력의 위상의 위상차를 제어하는 제어부를 구비하고,
상기 크로스토크 억제부는, 인덕턴스를 구비하고,
상기 인덕턴스의 값은, 상기 제2 전송로의 전위를 상기 제1 전송로의 전위에 의해 나눈 값의 최소값에 의거해서 구해진 값인 것을 특징으로 하는 플라스마 처리 장치. - 시료가 플라스마 처리되는 진공 처리실과, 상기 시료를 정전 흡착시키기 위한 제1 전극과 상기 제1 전극의 외측에 배치되고 상기 시료를 정전 흡착시키기 위한 제2 전극을 구비하고 상기 시료가 재치되는 시료대와, 제1 전송로를 통해서 상기 제1 전극에 제1 고주파 전력을 공급하는 제1 고주파 전원과, 제2 전송로를 통해서 상기 제2 전극에 상기 제1 고주파 전력의 주파수와 같은 주파수의 제2 고주파 전력을 공급하는 제2 고주파 전원과, 플라스마를 생성하기 위한 제3 고주파 전력을 공급하는 제3 고주파 전원을 구비하는 플라스마 처리 장치를 이용한 플라스마 처리 방법으로서,
상기 제1 전극에 인가되는 고주파 전압의 위상과 상기 제2 전극에 인가되는 고주파 전압의 위상이 대략 동등하게 되도록 상기 제1 고주파 전력의 위상과 상기 제2 고주파 전력의 위상의 위상차를 제어하는 공정과,
상기 제2 전송로의 전위를 상기 제1 전송로의 전위에 의해 나눈 값의 최소값에 의거해서 상기 제1 전송로와 상기 제2 전송로 사이에 있어서의, 한쪽의 전송로가 다른 쪽의 전송로에 영향을 주는 크로스토크를 억제하는 공정을 갖는 것을 특징으로 하는 플라스마 처리 방법. - 시료가 플라스마 처리되는 진공 처리실과, 상기 시료를 정전 흡착시키기 위한 제1 전극과 상기 제1 전극의 외측에 배치되고 상기 시료를 정전 흡착시키기 위한 제2 전극을 구비하고 상기 시료가 재치되는 시료대와, 제1 전송로를 통해서 상기 제1 전극에 제1 고주파 전력을 공급하는 제1 고주파 전원과, 제2 전송로를 통해서 상기 제2 전극에 상기 제1 고주파 전력의 주파수와 같은 주파수의 제2 고주파 전력을 공급하는 제2 고주파 전원과, 플라스마를 생성하기 위한 제3 고주파 전력을 공급하는 제3 고주파 전원과, 한쪽의 전송로가 다른 쪽의 전송로에 영향을 주는 크로스토크를 억제하고 상기 제1 전송로와 상기 제2 전송로 사이에 배치된 크로스토크 억제부를 구비하는 플라스마 처리 장치를 이용한 플라스마 처리 방법으로서,
상기 크로스토크 억제부에 흐르는 전류의 최소값에 의거해서 상기 제1 고주파 전력의 위상과 상기 제2 고주파 전력의 위상의 위상차를 제어하는 공정과,
상기 제2 전송로의 전위를 상기 제1 전송로의 전위에 의해 나눈 값의 최소값에 의거해서 상기 제1 전송로와 상기 제2 전송로 사이의 크로스토크를 억제하는 공정을 갖는 것을 특징으로 하는 플라스마 처리 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018013766A JP6997642B2 (ja) | 2018-01-30 | 2018-01-30 | プラズマ処理装置およびプラズマ処理方法 |
| JPJP-P-2018-013766 | 2018-01-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190092219A KR20190092219A (ko) | 2019-08-07 |
| KR102120738B1 true KR102120738B1 (ko) | 2020-06-10 |
Family
ID=67393669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180083776A KR102120738B1 (ko) | 2018-01-30 | 2018-07-19 | 플라스마 처리 장치 및 플라스마 처리 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10755897B2 (ko) |
| JP (1) | JP6997642B2 (ko) |
| KR (1) | KR102120738B1 (ko) |
| TW (1) | TWI711084B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114373669A (zh) * | 2017-06-27 | 2022-04-19 | 佳能安内华股份有限公司 | 等离子体处理装置 |
| KR102399816B1 (ko) * | 2019-08-05 | 2022-05-20 | 주식회사 히타치하이테크 | 플라스마 처리 장치 |
| US11462389B2 (en) * | 2020-07-31 | 2022-10-04 | Applied Materials, Inc. | Pulsed-voltage hardware assembly for use in a plasma processing system |
| WO2023069211A1 (en) * | 2021-10-18 | 2023-04-27 | Lam Research Corporation | Systems and methods for determining a phase difference between rf signals provided to electrodes |
| US20230268216A1 (en) | 2022-02-01 | 2023-08-24 | Tokyo Electron Limited | Substrate support and plasma processing apparatus |
| WO2023223866A1 (ja) * | 2022-05-19 | 2023-11-23 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ処理方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196319A (ja) * | 1990-11-28 | 1992-07-16 | Toshiba Corp | 放電処理装置 |
| US6042686A (en) * | 1995-06-30 | 2000-03-28 | Lam Research Corporation | Power segmented electrode |
| JP4717295B2 (ja) * | 2000-10-04 | 2011-07-06 | 株式会社半導体エネルギー研究所 | ドライエッチング装置及びエッチング方法 |
| JP2004022822A (ja) | 2002-06-17 | 2004-01-22 | Shibaura Mechatronics Corp | プラズマ処理方法および装置 |
| JP2005071872A (ja) | 2003-08-26 | 2005-03-17 | Noda Rf Technologies:Kk | 高周波電源装置および高周波電力供給方法 |
| US20050130620A1 (en) | 2003-12-16 | 2005-06-16 | Andreas Fischer | Segmented radio frequency electrode apparatus and method for uniformity control |
| JP2007067037A (ja) | 2005-08-30 | 2007-03-15 | Hitachi High-Technologies Corp | 真空処理装置 |
| JP2008027816A (ja) | 2006-07-24 | 2008-02-07 | Canon Inc | プラズマ処理装置及びプラズマ処理方法 |
| TW200948217A (en) * | 2008-03-25 | 2009-11-16 | Tokyo Electron Ltd | Plasma processing system, method for supplying high frequency power and method for feedback-controlling plasma processing system |
| JP2010016124A (ja) * | 2008-07-02 | 2010-01-21 | Hitachi High-Technologies Corp | プラズマ処理装置およびプラズマ処理方法 |
| JP5528244B2 (ja) | 2010-07-26 | 2014-06-25 | 東京エレクトロン株式会社 | プラズマ処理方法および記憶媒体 |
| US9842725B2 (en) * | 2013-01-31 | 2017-12-12 | Lam Research Corporation | Using modeling to determine ion energy associated with a plasma system |
| JP6207880B2 (ja) | 2012-09-26 | 2017-10-04 | 東芝メモリ株式会社 | プラズマ処理装置およびプラズマ処理方法 |
| JP6356516B2 (ja) | 2014-07-22 | 2018-07-11 | 東芝メモリ株式会社 | プラズマ処理装置およびプラズマ処理方法 |
| JP6488150B2 (ja) | 2015-02-27 | 2019-03-20 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置およびプラズマ処理方法 |
| JP6539113B2 (ja) | 2015-05-28 | 2019-07-03 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置およびプラズマ処理方法 |
| KR102124407B1 (ko) * | 2016-01-18 | 2020-06-18 | 주식회사 히타치하이테크 | 플라스마 처리 방법 및 플라스마 처리 장치 |
-
2018
- 2018-01-30 JP JP2018013766A patent/JP6997642B2/ja active Active
- 2018-07-19 KR KR1020180083776A patent/KR102120738B1/ko active IP Right Grant
- 2018-08-07 TW TW107127335A patent/TWI711084B/zh active
- 2018-08-31 US US16/118,696 patent/US10755897B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10755897B2 (en) | 2020-08-25 |
| US20190237300A1 (en) | 2019-08-01 |
| JP6997642B2 (ja) | 2022-01-17 |
| JP2019134021A (ja) | 2019-08-08 |
| TWI711084B (zh) | 2020-11-21 |
| TW201933469A (zh) | 2019-08-16 |
| KR20190092219A (ko) | 2019-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102120738B1 (ko) | 플라스마 처리 장치 및 플라스마 처리 방법 | |
| US11742181B2 (en) | Control method and plasma processing apparatus | |
| US11742182B2 (en) | Control method and plasma processing apparatus | |
| JP6548748B2 (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| KR101993880B1 (ko) | 플라즈마 처리 장치 | |
| KR101938151B1 (ko) | 플라스마 처리 장치 및 플라스마 처리 방법 | |
| TWI622081B (zh) | 電漿處理裝置及電漿處理方法 | |
| US20200279719A1 (en) | Plasma processing apparatus and plasma processing method | |
| WO2022234831A1 (ja) | プラズマ処理装置及び終点検出方法 | |
| JP6055537B2 (ja) | プラズマ処理方法 | |
| JP5959275B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| CN111492460A (zh) | 用于干洗半导体基板的等离子体装置 | |
| WO2024019020A1 (ja) | プラズマ処理装置及び終点検出方法 | |
| JP2022173042A (ja) | プラズマ処理装置及び終点検出方法 | |
| JP2007115867A (ja) | プラズマ処理装置およびプラズマ処理装置の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |