KR102103461B1 - Rf 트랜지스터 패키지 및 이의 제조방법 - Google Patents

Rf 트랜지스터 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR102103461B1
KR102103461B1 KR1020180073438A KR20180073438A KR102103461B1 KR 102103461 B1 KR102103461 B1 KR 102103461B1 KR 1020180073438 A KR1020180073438 A KR 1020180073438A KR 20180073438 A KR20180073438 A KR 20180073438A KR 102103461 B1 KR102103461 B1 KR 102103461B1
Authority
KR
South Korea
Prior art keywords
transistor
base
pcb
package
array panel
Prior art date
Application number
KR1020180073438A
Other languages
English (en)
Other versions
KR20200001025A (ko
Inventor
최명석
손현수
정민규
Original Assignee
알에프에이치아이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알에프에이치아이씨 주식회사 filed Critical 알에프에이치아이씨 주식회사
Priority to KR1020180073438A priority Critical patent/KR102103461B1/ko
Publication of KR20200001025A publication Critical patent/KR20200001025A/ko
Application granted granted Critical
Publication of KR102103461B1 publication Critical patent/KR102103461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 RF 트랜지스터 패키지 및 이의 제조방법에 관한 것으로서, 보다 구체적으로는 PCB 부와 리드부가 일체형으로 형성되어 제조 공정을 향상시키는 RF 트랜지스터 패키지 및 이의 제조방법에 관한 것이다.

Description

RF 트랜지스터 패키지 및 이의 제조방법{RF TRANSISTOR PACKAGE AND FABRICATING METHOD OF THE SAME}
본 발명은 RF 트랜지스터 패키지 및 이의 제조방법에 관한 것으로서, 보다 구체적으로는 PCB 부와 리드부가 일체형으로 형성되어 제조 공정을 향상시키는 RF 트랜지스터 패키지 및 이의 제조방법에 관한 것이다.
최근 각종 이동통신 시스템, 방송 시스템, 기타 통신 시스템에서 고집적화 및 고성능화가 중요하다. 따라서 동일 면적에서 보다 높은 출력을 가진 고출력 증폭기의 중요성이 날로 증가하고 있다.
또한, 고출력 증폭기로는 RF 트랜지스터 소자를 주로 사용하는데, 이러한 RF 트랜지스터 소자는 하나의 패키지 형태로 형성되어 사용된다.
상기 패키지 형태는 한국등록특허 10-1363392 공보에 개시된 구조로 간략하게 도1에 도시하였다.
도 1은 종래의 RF 트랜지스터 패키지의 단면 구조도이다.
도 1을 참고하면, 종래의 패키지는 베이스, 소자 모듈, Kovar ring, 세라믹 링, 리드 프레임 및 세라믹 캡을 포함하여 구성된다.
좀 더 구체적으로 설명하자면, 상기 베이스는 패키지의 최하단에 위치하며, CPC (Cu/Mo70Cu30/Cu) 합금으로 형성되어 패키지 내 전기적 접지 및 상기 소자 모듈로부터 발생되는 열의 방출을 수행한다.
또한, 상기 소자 모듈은 상기 베이스 상부에 부착되어 트랜지스터 소자 및 제어 소자 등이 복수개 포함하여 구성된다.
또한, 상기 세라믹 링은 상기 베이스 상부에 부착된 소자 모듈의 외측을 둘러싸는 듯한 형태로 배치된다.
또한, 상기 리드 프레임은 상기 세라믹 링 상부에 부착되고 외부단자와 연결되어 RF 전력 및 DC 전력이 입출력된다.
이와 같은 종래의 패키지 구조 및 구성은 많은 기술에 적용되어 왔고, 이에 따른 구조 및 구성의 신뢰성과 성능이 입증되어 왔다.
그러나 상기 베이스를 구성하는 CPC 합금은 순수 Cu재질보다 열특성이 떨어지는 단점이 있다.
이러한 열특성 감소를 개선하기 위하여 공개특허 10-2010-0029697와 같이 상기 구조에서 베이스만 Cu로 형성하는데, Cu 특성 상 제작 공정 또는 트랜지스터 구동 중 발생되는 고온에 의하여 휘어짐이 발생된다. 또한, 상기 Cu로 형성된 베이스를 지지하는 세라믹 링도 연성이 약하여 베이스를 고정시키지 못하므로 전체 트랜지스터 패키지가 뒤틀리는 문제가 발생된다.
상기 세라믹 재질은 높은 Loss tangent(tan δ) 값으로 인하여 임피던스 대역폭이 저감되고, RF 트랜지스터의 주요 성능 지표 중 하나인 Gain 특성이 저하되는 문제점이 있다. 또한, 상기 세라믹과 Cu로 형성된 베이스를 부착하기 위한 추가 부재들을 활용하는 별도의 공정이 요구된다.
이에 따라 RF 트랜지스터의 특성을 향상시킬 수 있도록 베이스를 Cu 재질로 구성하여 열 특성이 개선되고, 결합공정 및 결합부재가 간소화될 수 있는 대안이 필요하다.
KR 10-2010-0029697 A
본 발명은 베이스의 열 특성 개선 및 Gain 특성과 임피던스 대역폭이 증대되는 구조를 형성하고, 제조공정이 간소화될 수 있는 RF 트랜지스터 패키지 및 이의 제조방법을 제공한다.
본 발명의 실시 예에 따른 RF 트랜지스터 패키지는 트랜지스터 소자 모듈을 포함하며, 상기 RF 트랜지스터 패키지는, 상기 패키지의 최하단에 위치하여 상기 트랜지스터 소자 모듈이 장착되는 소자 모듈 장착부를 구비하는 베이스, 상기 베이스 상부에 부착되어 상기 트랜지스터 소자 모듈을 둘러싸는 형태로 형성된 PCB 부 및 상기 PCB 부 상부에 부착되는 캡을 포함하여 구성되고, 상기 PCB 부는, 상기 소자모듈 장착부에 대응되는 개구부, 상기 개구부 둘레에 형성되는 PCB 프레임 및 상기 PCB 프레임의 소정 영역에서 연장되어 일체화된 리드부를 포함하여 구성된다.
상기 PCB 프레임은, 상기 트랜지스터 소자 모듈이 듀얼로 구성되도록 분리대를 포함하여 구성되고, 상기 분리대를 사이에 두고 양측에 두 개의 개구부가 구성된다.
상기 캡은, 상기 PCB 프레임의 분리대에 대응되는 위치에 격벽이 형성된다.
상기 트랜지스터 소자 모듈은, 트랜지스터 소자 및 제어 소자를 포함하여 구성된다.
상기 리드부는, 상기 트랜지스터 소자 모듈과 와이어로 연결된다.
상기 캡은, 플라스틱으로 제작된다.
상기 베이스는, 구리로 제작된다.
본 발명의 실시 예에 따른 RF 트랜지스터 패키지 제조방법은 베이스가 복수개 배열된 하나의 베이스 배열 패널을 준비하는 베이스 배열 패널 준비단계, 기판 상에 유전체가 도포된 PCB 부가 복수개 배열된 하나의 PCB 부 배열 패널을 준비하는 PCB 부 배열 패널 준비단계, 상기 베이스 배열 패널 상부에 상기 PCB 부 배열 패널을 부착하는 배열 패널 부착단계, 상기 배열 패널 부착단계 후, 상기 PCB 부 배열 패널이 부착된 베이스 배열 패널의 각 베이스의 상부면에 트랜지스터 소자 모듈을 구성시키는 소자 모듈 구성단계, 상기 소자 모듈 구성단계에서의 트랜지스터 소자 모듈이 구성된 각 베이스의 상부에 캡을 부착하는 캡 부착단계 및 상기 캡이 부착된 배열 패널을 하나의 패키지 형태로 절삭하는 절삭단계를 포함하여 구성되고, 상기 PCB 부는, PCB 프레임과 PCB 프레임의 소정 영역에서 연장되어 일체화된 리드부가 구성되고, 상기 PCB 프레임은 분리대가 구성되어 상기 소자 모듈 구성단계에서 트랜지스터 소자 모듈이 듀얼로 구성된다.
상기 소자 모듈 구성단계는, 트랜지스터 소자 및 제어소자가 상기 베이스 상부면에 부착되는 소자 부착단계, 상기 소자 부착단계에서 부착된 소자 간의 전기적 연결을 위하여 와이어가 연결되는 소자 연결단계 및 상기 소자 연결단계에서 연결된 소자 중 가장자리에 배치된 소자와 리드부가 연결되는 리드부 연결단계를 포함하여 구성된다.
본 발명의 실시 예에 따른 RF 트랜지스터 패키지 및 이의 제조방법은 리드부- PCB 부 일체화 구성을 통해 제조공정이 단축되고, 제조단가가 절감될 수 있다.
또한, 연성에 강하고 종래보다 작은 LOSS Tangent 값을 가진 PCB 부를 형성하여 베이스가 Cu 재질로 형성할 수 있게 되어 열 특성이 개선되며, 종래보다 작은 LOSS Tangent 값으로 인한 Gain 특성이 향상되고, 광대역 매칭을 위한 임피던스 대역폭이 향상될 수 있다.
도 1은 종래의 RF 트랜지스터 패키지의 단면 구조도.
도 2는 본 발명의 실시 예에 따른 RF 트랜지스터 패키지의 구조도.
도 3은 종래의 CPC 재질과 본 발명의 실시 예에 따른 Cu 재질로 구성된 가상모델의 열전도 이미지.
도 4는 본 발명의 실시 예에 따른 RF 트랜지스터 패키지의 트랜지스터 소자 모듈의 이미지.
도 5는 본 발명의 실시 예에 따른 PCB 부의 이미지.
도 6은 종래의 패키지와 본 발명의 실시 예에 따른 RF 트랜지스터 패키지의 Gain 특성 비교 그래프.
도 7은 본 발명의 실시 예에 따른 RF 트랜지스터 패키지의 단면 구조도.
도 8은 종래의 와이어가 연결된 트랜지스터 소자의 단면 구조도 및 본 발명의 실시 예에 따른 와이어가 연결된 트랜지스터 소자의 단면 구조도.
도 9는 본 발명의 실시 예에 따른 RF 트랜지스터 패키지의 캡 구조도.
도 10은 종래의 패키지와 본 발명의 실시 예에 따른 RF 트랜지스터 패키지의 대역폭 비교 그래프.
도 11은 본 발명의 실시 예에 따른 RF 트랜지스터 패키지 제조방법의 순서도.
도 12는 본 발명의 실시 예에 따른 RF 트랜지스터 패키지 제조방법의 베이스 배열 패널 준비단계 내지 배열 패널 부착단계의 이미지.
이하, 첨부된 도면들에 기재된 내용들을 참조하여 본 발명에 실시 예를 상세하게 설명한다. 다만, 본 발명이 실시 예들에 의해 제한되거나 한정되는 것은 아니다. 단지 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명의 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 식별하는 목적으로만 사용된다. 예컨대, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
<실시 예 1>
다음으로 본 발명의 실시 예에 따른 RF 트랜지스터 패키지에 대하여 설명한다.
본 발명의 실시 예에 따른 RF 트랜지스터 패키지는 리드부가 결합된 일체형의 PCB 부를 형성하여 용이하게 패키지를 생산할 수 있으며, 종래 세라믹 링보다 LOSS Tangent 값이 작은 유전체 또는 유전 물질로 형성된 PCB 부를 구성함에 따라 Gain 특성이 향상되고, 광대역 매칭을 위한 임피던스 대역폭이 향상될 수 있다.
또한, 종래보다 연성이 큰 유전체 또는 유전 물질로 구성된 PCB 부를 통해 Cu 재질로 형성된 베이스를 구성할 수 있으며, 이로 인하여 열 특성이 향상되게 제조될 수 있다.
도 2는 본 발명의 실시 예에 따른 RF 트랜지스터 패키지의 구조도이다.
도 2를 참고하면, 본 발명의 실시 예에 따른 RF 트랜지스터 패키지(100)는 트랜지스터 소자 모듈(120)을 포함하며, 상기 패키지의 최하단에 위치하여 상기 트랜지스터 소자 모듈이 장착되는 소자 모듈 장착부(111)를 구비하는 베이스(110), 베이스(110) 상부에 부착되어 상기 트랜지스터 소자 모듈(120)을 둘러싸는 형태로 형성된 PCB 부(130) 및 PCB 부(130) 상부에 부착되는 캡(150)을 포함하여 구성된다.
이러한 RF 트랜지스터 패키지(100)에 대한 구성은 하기에서 더욱 상세하게 설명한다.
상기 베이스(110)는 상기 패키지의 최하단에 위치하여 상기 트랜지스터 소자 모듈이 장착되는 소자 모듈 장착부(111)를 구비하는 구성으로서, 패키지 내 구성이 전기적으로 접지될 수 있도록 한다.
또한, 종래의 베이스는 CPC (Cu/Mo70Cu30/Cu) 합금으로 제조되었고, 본 발명의 실시 예에 따른 베이스(110)는 Cu 재질로 제조된다.
베이스(110)의 재질에 따른 효과는 도3을 들어 좀 더 구체적으로 설명한다.
도3은 종래의 CPC 재질과 본 발명의 실시 예에 따른 Cu 재질로 구성된 가상모델의 열전도 이미지이다.
도3-(a)는 열전도 감지를 위하여 형성된 가상모델의 구조도이고, 도 3-(b)는 본 발명의 실시 예에 따른 Cu 재질을 베이스로 구성하여 도 3-(a) 구조로 형성된 가상모델의 열전도 이미지이다.
또한, 도 3-(c)는 상기 종래의 CPC 재질을 베이스로 구성하여 도 3-(a) 구조로 형성된 가상모델의 열전도 이미지이다.
상기 도 3-(b)와 도 3-(c)의 좌측 상단에 기재된 바와 같이 가상모델에 표식된 색이 적색 계열 색일 수록 고온특성을 의미하며, 청색 계열 색의 진하기가 진해질수록 저온특성임을 의미한다.
좀 더 구체적으로 설명한다면, 우선 도 3-(a)의 가상모델 구조는 일반적인 트랜지스터 패키지 구조와 유사한 Quarter Model 구조를 사용하며, 최하단은 1.55(mm)의 알루미늄(Aluminum)으로 구성되고, 알루미늄 상부에는 베이스(Base)가 구성되며 상기 알루미늄과 상기 베이스는 50(μm)의 솔더(Solder)를 통해 결합된다.
또한, 상기 베이스의 상부에는 트랜지스터 소자와 같은 소재인 100(μm)의 갈륨나이트라이드(GaN) 다이(die)가 구성되며 상기 베이스와 상기 갈륨나이트라이드 다이는 20(μm)의 Au-Sn를 통해 결합된다.
이에 알루미늄에 동일한 85℃를 가하면, 상기 도 3-(b)의 Cu 재질의 베이스로 구성된 가상모델의 최고온도는 270.17℃이며, 상기 도 3-(c)의 CPC 재질의 베이스로 구성된 가상모델의 최고온도는 291.02℃이다. 또한, 좌측 상단에 표식된 색에 따른 온도 값도 도 3-(b)에 표기된 값이 도 3-(c)에 표기된 값보다 전체적으로 낮은 값으로 형성된다.
일반적으로 Cu 재질은 CPC 재질보다 열 전도율이 뛰어나 Cu 재질로 형성된 베이스의 열 특성은 CPC 재질로 형성된 배이스의 열 특성보다 개선된 효과가 있음에 따라 본 발명의 베이스는 종래기술에 비하여 방열 특성이 개선된다.
또한, 상기 베이스(110)의 상부에 부착되는 트랜지스터 소자 모듈(120)은 도4를 들어 좀 더 상세하게 설명한다.
도 4는 본 발명의 실시 예에 따른 RF 트랜지스터 패키지의 트랜지스터 소자 모듈의 이미지이다.
도 4를 참고하면, 상기 트랜지스터 소자 모듈(120)은 상기 베이스(110)에 PCB 부(130)을 통해 나뉘어 지는 두 개의 공간에 각각 배치되는 구성이다.
또한, 상기 트랜지스터 소자 모듈(120)은 트랜지스터 소자 및 제어 소자 등으로 구성되며, 각 소자 간의 연결은 와이어(160)를 본딩하여 연결된다.
또한, 상기 와이어(160)를 통해 각 소자와 상호 연결된 트랜지스터 소자 모듈(120)은 상기 리드부(140)와 전기적으로 연결되기 위하여 와이어(160)를 본딩한다.
또한, 상기 베이스(110)에 상기 트랜지스터 소자 모듈(120)은 본딩 등을 이용하여 부착된다.
또한, 상기 트랜지스터 소자 모듈(120)를 둘러싸는 상기 PCB 부(130)은 도 5를 들어 상세하게 설명한다.
도 5는 본 발명의 실시 예에 따른 PCB 부의 이미지이다.
도 5-(a)는 상기 PCB 부(130)의 상부면으로 신호가 출력되는 면이고, 도 5-(b)는 상기 PCB 부(130)의 하부면으로 접지되는 면이다.
따라서 상기 5-(a)의 PCB 부(130)의 상부면은 상기 캡(150)의 하부면에 부착되고, 상기 5-(b)의 PCB 부(130)의 하부면은 상기 베이스(110)의 상부면에 부착된다.
또한, 상기 PCB 부(130)는 상기 소자모듈 장착부에 대응되는 개구부(131), 개구부(131) 둘레에 형성되는 PCB 프레임(132) 및 PCB 프레임(132)의 소정 영역에서 연장되어 일체화된 리드부(140)를 포함하여 구성된다.
상기 개구부(131)는 상기 베이스(110)의 상부가 노출되어 베이스에 트랜지스터 소자 모듈이 용이하게 형성될 수 있도록 있도록 한다.
또한, 상기 PCB 프레임(132)은 전체적인 RF 트랜지스터 패키지의 형태가 유지될 수 있도록 고정하며, RF 트랜지스터 패키지의 형태에 따라 상기 트랜지스터 소자 모듈(120)이 듀얼로 구성될 수 있도록 분리대(132_1)를 더 포함하여 구성된다. 이에 따라 상기 분리대를 사이에 두고 양측에 두 개의 개구부(131)가 구성되어 있다.
또한, 상기 분리대(132_1)는 듀얼 구성으로 배치된 각 트랜지스터 소자 모듈(120)에서의 RF 신호의 간섭을 최소화 하며, 고온에서 제조되는 제조공정 시 발생되는 뒤틀림을 감소시킨다.
또한, 상기 PCB 부(130)의 상부면 및 하부면은 유전체가 형성되는데, 여기서는 일 실시 예로서, FR4를 사용하며, 이 외에도 CEM, Teflon 및 Polyimide와 같은 수지계열의 유전체가 사용될 수 있다.
종래의 유전체는 세라믹(Ceramic)을 사용하여 기판이 제조되는데, 본 발명의 실시 예에 따른 유전체는 FR4를 사용하여 기판이 제조된다.
좀 더 구체적으로 설명하자면, 종래의 트랜지스터 패키지는 연성이 약한 세라믹 재질의 유전체로 인하여 Cu보다 강성이 큰 CPC 합금으로 형성된 베이스 및 베이스와 세라믹 재질의 유전체 사이의 변형을 완충시키는 Kovar ring이 구성되었다.
상기 Kovar ring은 CPC와 세라믹 사이의 열 팽창계수의 차에 의해 변형되는 각각의 베이스와 유전체 구성을 고정시켜 전체 구조의 뒤틀림 발생을 방지하였다.
한편, 본 발명의 실시 예에서는 향상된 연성을 가진 FR4로 구성된 PCB 부를 사용함에 따라 CPC보다 향상된 열 특성을 가진 Cu 재질로 베이스를 구성할 수 있으며 종래의 Kovar ring 구성이 제거되어, 종래보다 트랜지스터 패키지의 생산 비용이 절감되고 제조가 용이하며 열 특성 효율이 증대된 트랜지스터 패키지를 생산할 수 있다.
또한, 종래의 세라믹 재질은 0.02296의 LOSS Tangent (tan δ)를 가지며, FR4는 0.0004의 LOSS Tangent (tan δ)를 가진다.
여기서 LOSS Tangent (tan δ)는 유전체의 손실특성을 의미하며, tan δ =σ/μE (σ 는 전기전도도， μ는 투자율， E은 유전율)에 의해 도출된다.
따라서 종래의 세라믹 재질보다 FR4 재질의 LOSS Tangent이 약 57.4배 작으므로 FR4 재질을 사용하는 본 발명의 RF 트랜지스터 패키지의 효율이 향상될 수 있는데, 이러한 효과는 도 6을 들어 상세하게 설명한다.
도 6은 종래의 패키지와 본 발명의 실시 예에 따른 RF 트랜지스터 패키지의 Gain 특성 비교 그래프이다.
도 6-(a)는 트랜지스터가 최대의 출력을 낼 수 있을 때의 조건을 설정하여 종래의 패키지와 본 발명의 패키지로 도출한 결과 값 그래프이고, 도 6-(b)는 트랜지스터가 최대의 효율을 낼 수 있을 때의 조건을 설정하여 종래의 패키지와 본 발명의 패키지로 도출한 결과 값 그래프이다.
이는 Load pull 방식을 사용하여 성능을 측정하였으며, 각각 X축은 RF Output Power[dBm], Y축은 Gain[dB]을 나타낸다.
6-(a), (b)를 참고하면, 최대의 출력과 효율을 도출하는 각 실험에서도 본 발명의 실시 예에 따른 RF 트랜지스터 패키지의 이득 특성이 종래의 패키지보다 향상되었다.
또한, 상기 PCB 부(130)은 상기 PCB 부의 소정 영역에서 연장되어 일체화된 리드부를 포함하는데, 이는 도7을 들어 상세하게 설명한다.
도 7은 본 발명의 실시 예에 따른 RF 트랜지스터 패키지의 단면 구조도이다.
도 7을 참고하면, 상기 리드부(140)는 상기 PCB 부(130)의 상단 양측으로부터 연장되어 일체화된 형상을 가지며 외부단자와 연결을 수행하는 구성으로서, 상기 도1과 비교하면, 상기 베이스(110)와 캡(150) 간의 간격이 감소된 것을 볼 수 있다.
즉, 상기 도1에서의 종래의 세라믹 구성은 세라믹 재질의 특성 상 각 부재간의 결합을 위해 KOVAR RING과 같은 별도의 부재가 필요하며, 재질 특성에 의한 세라믹 링의 두께가 두꺼워 베이스와 캡 간의 간격이 컸다.
그러나 본 발명의 실시 예에 따른 RF 트랜지스터 패키지는 PCB 구성을 통해 KOVAR RING과 같은 별도의 부재가 불필요하여 RF 트랜지스터 패키지의 구성이 간단하며, PCB부(130)와 리드부(140)가 일체화형태로 형성됨에 따라 베이스(110)와 캡(150) 간의 간격이 감소되어 패키지의 크기가 소형화될 수 있다.
또한, 이러한 감소된 상기 베이스(110)와 캡(150) 간의 간격은 상기 트랜지스터 소자 모듈(120)의 트랜지스터 소자와 리드부(140) 간에 연결된 와이어(160)의 길이를 감소시킨다.
이러한 와이어 길이 형태는 도8을 들어 더욱 상세하게 설명한다.
도8은 종래의 와이어가 연결된 트랜지스터 소자의 단면 구조도 및 본 발명의 실시 예에 따른 와이어가 연결된 트랜지스터 소자의 단면 구조도이다.
도8-(a)는 본 발명의 실시 예에 따른 와이어가 연결된 트랜지스터 소자의 단면 구조도이고, 8-(b)는 종래의 트랜지스터 패키지 구조에 상기 도 8-(a)의 와이어가 연결된 트랜지스터 소자의 단면 구조도이다.
도8-(a)를 참고하면, 본 발명의 실시 예에 따른 트랜지스터 소자와 리드부(140)는 와이어(160)로 연결하는데, 여기서 와이어(160)는 연결이 안정되기 위하여 소정의 텐션(tesion)을 가져야 하므로 여유분의 길이로 형성되어 절곡된 형태로 형성된다.
또한, 상기 도 8-(a)의 와이어와 동일한 길이와 형태를 가진 와이어를 종래에 트랜지스터 패키지 구조에 형성하면, 도 8-(b)와 같이 리드 프레임과 트랜지스터 소자 간의 단차에 의해 연결되지 않는다.
이에 따라 본 실시 예의 리드부와 트랜지스터 소자 간의 단차는 종래에 비하여 감소된 것을 확인할 수 있다.
이러한 리드부와 트랜지스터 소자 간의 단차 감소는 트랜지스터 설계 시 고려되는 와이어 길이에 의한 제약이 감소되어 설계범위가 확장되는 장점이 있다.
좀 더 상세하게 설명하자면 트랜지스터 패키지는 사용자가 필요한 주파수와 성능이 부합되도록 최적화된 임피던스(Impedance)가 회로 상에 구현되어야 한다.
상기 임피던스는 회로적으로 L(Inductance)와 C(capacitance)등을 이용하여 모델링되며, 와이어의 재질, 두께 및 길이에 따라 임피던스가 변경될 수 있다(일반적으로는 임피던스 최적화를 위하여 와이어의 재질 및 두께를 고정하고 길이를 변화시킴).
이에 따라 와이어는 트랜지스터 패키지 설계 시 중요한 고려 요소가 된다.
즉, 본 발명의 실시 예에 따라 리드 프레임과 트랜지스터 소자 간의 단차가 종래보다 감소된 것은 소자 간의 연결에 필요한 와이어의 길이가 종래보다 단축된 것을 의미하며, 단축된 와이어의 길이만큼의 임피던스가 변경될 수 있어 L(Inductance)와 C(capacitance)를 이용한 트랜지스터 패키지 설계 시 설계 가능한 범위가 확장된다.
또한, 상기 트랜지스터 소자 모듈(120)과 리드부(140) 간에 연결된 와이어(160)가 보호되도록 리드부(140)의 상부 일부를 덮는 형태의 캡(150)은 도9를 들어 상세하게 설명한다.
도 9는 본 발명의 실시 예에 따른 RF 트랜지스터 패키지의 캡 구조도이다.
도9-(a)는 캡(150)의 상부면의 구조도이고, 9-(b)는 캡(150)의 하부면의 구조도이며, 8-(c)는 캡(150)의 측면의 구조도이다.
도 9를 참고하면, 상기 캡(150)은 상기 PCB 부(130) 상부에 부착되는 구성으로서, 트랜지스터 소자 모듈(120)과 와이어(160)로 인한 연결을 보호한다.
또한, 상기 캡(150)은 상기 PCB 부의 분리대(131)에 대응되는 위치에 격벽(151)이 형성된다.
상기 격벽(151)은 상기 분리대(131) 상부면에 결합되어 듀얼 구성으로 배치된 각 트랜지스터 소자 모듈(120)에서 출력되는 RF 신호의 간섭을 최소화 하며, 제조공정 시 발생되는 고온으로 인해 발생되는 뒤틀림을 감소시킨다.
또한, 상기 캡(150)은 일 실시 예로써, 종래의 세라믹 재질보다 강한 연성을 갖는 플라스틱으로 제조될 수 있다.
좀 더 구체적으로 설명하자면, 상기 캡(150)은 폴리에틸렌(polyethylene, PE), 폴리프로필렌(polypropylene, PP), 폴리스타이렌(polystyrene, PS), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET, 페트), 폴리아미드(polyamides, PA,　나일론), 폴리에스터(polyester, PES), 폴리염화비닐(polyvinyl chloride, PVC), 폴리우레탄(polyurethanes, PU), 폴리카보네이트(polycarbonate, PC), 폴리염화비닐리덴(polyvinylidene chloride, PVDC), 폴리테트라플루오르에틸렌(polytetrafluoroethylene, PTFE,　테플론), 폴리에테르에테르케톤(polyetheretherketone, PEEK,　폴리케톤) 및 폴리에테르이미드(polyetherimide, PEI,　울템)과 같은 고분자 물질로 형성될 수 있다.
또한, 본 발명은 일 실시예와 같은 구조로 인하여 임피던스 대역폭이 향상되는 효과를 가지는데, 이는 도 10을 통해 상세하게 설명한다.
도 10은 종래의 패키지와 본 발명의 실시 예에 따른 RF 트랜지스터 패키지의 대역폭 비교 그래프이다.
도 10을 참고하면, -1dB 기준으로 종래의 패키지는 1740~3600MHz의 범위의 760MHz 대역폭을 가지나, 본 발명의 RF 트랜지스터 패키지는 1500~2530MHz의 범위의 1030MHz 대역폭을 가진다.
따라서 종래의 패키지에 비하여 본 발명의 실시 예에 따른 RF 트랜지스터 패키지의 임피던스 대역폭이 향상되는 것을 볼 수 있다.
이러한 향상된 임피던스 대역폭을 통해 광대역 매칭이 종래보다 용이하게 수행될 수 있다.
<실시 예 2>
다음으로 본 발명의 실시 예에 따른 RF 트랜지스터 패키지 제조방법에 대하여 설명한다.
본 발명의 실시 예에 따른 RF 트랜지스터 패키지 제조방법은 리드부가 결합된 일체형의 PCB 부를 형성하여 간소화된 공정으로 빠르게 패키지를 생산할 수 있으며, 복수개가 배열된 패널 형태의 베이스와 PCB 부를 이용하여 다량의 RF 트랜지스터 패키지를 용이하게 생산할 수 있다.
도 11은 본 발명의 실시 예에 따른 RF 트랜지스터 패키지 제조방법의 순서도이다.
도 11을 참고하면, 본 발명의 실시 예에 따른 RF 트랜지스터 패키지 제조방법은 우선, 베이스가 복수개 배열된 하나의 베이스 배열 패널을 생성하고(베이스 배열 패널 준비단계: S110), 기판 상에 유전체가 도포된 PCB 부가 복수개 배열된 하나의 PCB 부 배열 패널을 생성한다(PCB 부 배열 패널 준비단계: S120).
그런 후, 상기 베이스 배열 패널 상부에 상기 PCB 부 배열 패널을 부착하고(배열 패널 부착단계: S130), 배열 패널이 부착되면, 상기 PCB 부 배열 패널이 부착된 베이스 배열 패널의 각 베이스의 상부면에 트랜지스터 소자 모듈을 구성시킨다(소자 모듈 구성단계: S140).
그런 후, 상기 베이스 배열 패널이 부착된 PCB 부 배열 패널의 각 상부에 캡을 부착하며(캡 부착단계: S150), 마지막으로 상기 캡이 부착된 배열 패널을 하나의 패키지 형태로 절삭한다(절삭단계: S160).
이에 따라 종래에 수행되었던 베이스와 KOVAR RING을 결합하는 공정 및 세라믹링과 리드부를 부착하는 공정이 삭제되므로 공정이 간소화되며, 이로 인한 생산 비용이 절감되는 효과가 있다.
또한, 복수개의 베이스 및 PCB 부가 구성된 배열 패널 구조를 사용함에 따라 다량의 RF 트랜지스터 패키지를 용이하게 제조할 수 있다.
이러한 RF 트랜지스터 패키지 제조방법에 대한 단계는 하기에서 더욱 상세하게 설명한다.
베이스 배열 패널 준비단계(S110) 내지 배열 패널 부착단계(S130)는 도 12를 들어 더욱 상세하게 설명한다.
도 12는 본 발명의 실시 예에 따른 RF 트랜지스터 패키지 제조방법의 베이스 배열 패널 준비단계 내지 배열 패널 부착단계의 이미지이다.
도 12-(a)는 베이스 배열 패널의 사진이고, 도 12-(b)는 PCB 부 배열 패널의 이미지이며, 도 12-(c)는 상기 베이스 배열 패널 상부에 PCB 부 판 상부가 부착된 어셈블리 배열 패널의 이미지이다.
상기 도12-(a)를 참고하면, 상기 베이스 배열 패널 준비단계(S110)는 베이스가 복수개 배열된 하나의 베이스 배열 패널을 준비하는 단계로서, 외측에는 고정 틀이 형성되며 전체 배열 패널은 Cu로 이루어져 있다.
또한, 상기 도12-(b)를 참고하면 상기 PCB 부 배열 패널 준비단계(S120)는 기판 상에 유전체가 도포된 PCB 부가 복수개 배열된 하나의 PCB 부 배열 패널을 준비하는 단계로서, 외측에는 고정 틀이 형성되고 PCB 기판 상/하부면에는 FR4로 형성된 유전체가 구성된다.
또한, 상기 PCB부 배열 패널에는 종래의 세라믹 링 구성보다 연성이 큰 유전체가 도포됨에 따라 베이스와 세라믹 링의 변형을 완충시키는 KOVAR RING 구성이 삭제되어 베이스와 KOVAR RING 구성이 결합되는 공정이 생략된다.
또한, 상기 PCB 부 배열 패널에 형성된 PCB 부는 리드부와 일체형 형태로 형성되어 종래의 세라믹링에 리드부가 부착되는 공정도 또한 생략된다.
따라서 본 발명의 실시 예에 따른 RF 트랜지스터 패키지 제조방법은 상기 생략되는 베이스- KOVAR RING 결합 공정 및 세라믹 링- 리드부부착 공정에 의하여 종래보다 제조공정이 더욱 간소화되며, 이에 따라 다수개의 RF 트랜지스터 패키지가 용이하게 제조될 수 있다.
또한, 상기 배열 패널 부착단계(S130)는 상기 베이스 배열 패널 상부에 상기 PCB 부 배열 패널을 부착하는 단계로서, 각 배열 패널의 외측에 형성된 고정 틀을 맞춰 부착을 수행함에 따라 복수개의 베이스와 PCB 부 간의 결합이 한번의 공정으로 용이하게 수행될 수 있다.
또한, 상기 배열 패널 부착단계 후, 상기 PCB 부 배열 패널이 부착된 베이스 배열 패널의 각 베이스의 상부면에 트랜지스터 소자 모듈을 구성시키는 소자 모듈 구성단계(S140)가 수행되는데, 이는 하기에서 좀 더 구체적으로 설명한다.
상기 소자 모듈 구성단계는 소자 부착단계, 소자 연결단계 및 리드부 연결단계으로 구성된다.
상기 소자 부착단계는 트랜지스터 소자 및 제어소자가 상기 베이스 상부면에 부착되는 단계로서, 솔더링 및 접합을 통해 연결된다.
또한, 상기 소자 연결단계는 상기 소자 부착단계에서 부착된 소자 간의 전기적 연결을 위하여 와이어가 연결되는 단계로서, 와이어 본딩으로 연결된다.
또한, 상기 리드부 연결단계는 상기 소자 연결단계에서 연결된 소자 중 가장자리에 배치된 소자와 리드부가 연결되는 단계로서, 이도 역시 와이어 본딩으로 연결된다.
상기 캡 부착단계(S150)는 상기 소자 모듈 구성단계에서의 트랜지스터 소자 모듈이 구성된 각 베이스의 상부에 캡을 부착하는 단계로서, 상기 리드부 연결단계(S123)에서 연결된 소자와 리드부 간의 와이어도 보호될 수 있도록 이에 대응되는 위치의 PCB 부 상부에 부착한다.
또한, 상기 절삭단계(S160)는 상기 캡이 부착된 배열 패널을 하나의 패키지 형태로 절삭하는 단계로서, 상기와 같은 공정을 통해 다량의 RF 트랜지스터 패키지가 용이하게 제조될 수 있다.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 통상의 지식을 가진 자는 서술한 특허청구범위 기술 내에서 다양한 실시 예가 가능할 수 있을 것이다.
100: RF 트랜지스터 패키지
110: 베이스
111: 소자 모듈 장착부
120: 트랜지스터 소자 모듈
130: PCB 부
131: 개구부
132: PCB 프레임
132_1: 분리대
140: 리드부
150: 캡
151: 격벽
160: 와이어

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. RF 트랜지스터 패키지 제조방법에 있어서,
    베이스가 복수개 배열된 하나의 베이스 배열 패널을 준비하는 베이스 배열 패널 준비단계;
    기판 상에 유전체가 도포된 PCB 부가 복수개 배열된 하나의 PCB 부 배열 패널을 준비하는 PCB 부 배열 패널 준비단계;
    상기 베이스 배열 패널 상부에 상기 PCB 부 배열 패널을 부착하는 배열 패널 부착단계;
    상기 배열 패널 부착단계 후, 상기 PCB 부 배열 패널이 부착된 베이스 배열 패널의 각 베이스의 상부면에 트랜지스터 소자 모듈을 구성시키는 소자 모듈 구성단계;
    상기 소자 모듈 구성단계에서의 트랜지스터 소자 모듈이 구성된 각 베이스의 상부에 캡을 부착하는 캡 부착단계; 및
    상기 캡이 부착된 배열 패널을 하나의 패키지 형태로 절삭하는 절삭단계; 를 포함하여 구성되고,
    상기 PCB 부는, PCB 프레임과 PCB 프레임의 소정 영역에서 연장되어 일체화된 리드부가 구성되고,
    상기 PCB 프레임은 분리대가 구성되어 상기 소자 모듈 구성단계에서 트랜지스터 소자 모듈이 듀얼로 구성되는 것을 특징으로 하는 RF 트랜지스터 패키지 제조방법.
  9. 청구항 8에 있어서,
    상기 소자 모듈 구성단계는,
    트랜지스터 소자 및 제어소자가 상기 베이스 상부면에 부착되는 소자 부착단계;
    상기 소자 부착단계에서 부착된 소자 간의 전기적 연결을 위하여 와이어가 연결되는 소자 연결단계; 및
    상기 소자 연결단계에서 연결된 소자 중 가장자리에 배치된 소자와 리드부가 연결되는 리드부 연결단계;
    를 포함하여 구성되는 것을 특징으로 하는 RF 트랜지스터 패키지 제조방법.
KR1020180073438A 2018-06-26 2018-06-26 Rf 트랜지스터 패키지 및 이의 제조방법 KR102103461B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180073438A KR102103461B1 (ko) 2018-06-26 2018-06-26 Rf 트랜지스터 패키지 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180073438A KR102103461B1 (ko) 2018-06-26 2018-06-26 Rf 트랜지스터 패키지 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20200001025A KR20200001025A (ko) 2020-01-06
KR102103461B1 true KR102103461B1 (ko) 2020-04-23

Family

ID=69159284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180073438A KR102103461B1 (ko) 2018-06-26 2018-06-26 Rf 트랜지스터 패키지 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102103461B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102432814B1 (ko) 2021-12-10 2022-08-16 한화시스템 주식회사 Rf 전력트랜지스터 방열 개선을 위한 에어 캐비티 패키지 및 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156196A (ja) * 1999-09-17 2001-06-08 Toshiba Corp 高周波パッケージおよびその製造方法
KR101363392B1 (ko) * 2012-10-17 2014-02-17 (주)엘이디팩 고출력 증폭기용 GaN 반도체 패키지 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5377096B2 (ja) 2008-09-08 2013-12-25 株式会社東芝 高周波パッケージ装置およびその製造方法
KR101871501B1 (ko) * 2011-07-29 2018-06-27 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 조명 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156196A (ja) * 1999-09-17 2001-06-08 Toshiba Corp 高周波パッケージおよびその製造方法
KR101363392B1 (ko) * 2012-10-17 2014-02-17 (주)엘이디팩 고출력 증폭기용 GaN 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102432814B1 (ko) 2021-12-10 2022-08-16 한화시스템 주식회사 Rf 전력트랜지스터 방열 개선을 위한 에어 캐비티 패키지 및 제조 방법

Also Published As

Publication number Publication date
KR20200001025A (ko) 2020-01-06

Similar Documents

Publication Publication Date Title
US11367708B2 (en) Microelectronic devices designed with efficient partitioning of high frequency communication devices integrated on a package fabric
US20200412858A1 (en) Microelectronic devices designed with integrated antennas on a substrate
JP5308512B2 (ja) リング・キャビティ及び／又はオフセット・キャビティにおける集積開口部結合型パッチ・アンテナを有する無線周波数（ｒｆ）集積回路（ｉｃ）パッケージ
JP3538045B2 (ja) Ｒｆ回路モジュール
US7615863B2 (en) Multi-dimensional wafer-level integrated antenna sensor micro packaging
JP2010016789A (ja) Ｎ個集積開口部結合型パッチ・アンテナを有する無線周波数集積回路チップ・パッケージ、及びその製造する方法
JP2011512771A (ja) 集積開口部結合型パッチ・アンテナを有する無線周波数（ｒｆ）集積回路（ｉｃ）パッケージ
WO2017187559A1 (ja) 高周波回路
KR100713195B1 (ko) 고주파모듈 및 그 제조방법
JP6633656B2 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
KR102103461B1 (ko) Rf 트랜지스터 패키지 및 이의 제조방법
US5901042A (en) Package and semiconductor device
EP0912997A1 (en) Rf power package with a dual ground
WO2018216219A1 (ja) 半導体装置
KR102405276B1 (ko) 반도체 패키지 및 이의 제조방법
CN107750478B (zh) 无埋块rf功率放大器
US20190103666A1 (en) Mountable Antenna Fabrication and Integration Methods
JP2019016929A (ja) 多層基板型アレイアンテナ
JP2022104789A (ja) 前面インターポーザ端子とモジュールを通じる熱散逸構造とを有する回路モジュール
KR101850923B1 (ko) 고주파 전력 트랜지스터 패키지 및 그 제조방법
US11257734B2 (en) Thermal management package and method
EP4338201A1 (en) Circuitry package for power applications
KR19980033656A (ko) 반도체 패키지 및 그 제조방법
WO2021045677A1 (en) Antenna system, and method of forming the same
JPH11214916A (ja) アンテナ装置およびアンテナ装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)